KR20220002324A - 발광 디스플레이를 구동하는 방법 및 디스플레이 - Google Patents

발광 디스플레이를 구동하는 방법 및 디스플레이 Download PDF

Info

Publication number
KR20220002324A
KR20220002324A KR1020217034740A KR20217034740A KR20220002324A KR 20220002324 A KR20220002324 A KR 20220002324A KR 1020217034740 A KR1020217034740 A KR 1020217034740A KR 20217034740 A KR20217034740 A KR 20217034740A KR 20220002324 A KR20220002324 A KR 20220002324A
Authority
KR
South Korea
Prior art keywords
light emitting
organic light
emitting transistor
vertical organic
voltage
Prior art date
Application number
KR1020217034740A
Other languages
English (en)
Inventor
히로미츠 가츠이
보 리우
막심 르메트르
Original Assignee
제이에스알 가부시끼가이샤
매트릭스 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019086610A external-priority patent/JP2020183971A/ja
Application filed by 제이에스알 가부시끼가이샤, 매트릭스 테크놀로지스, 인크. filed Critical 제이에스알 가부시끼가이샤
Publication of KR20220002324A publication Critical patent/KR20220002324A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3244—
    • H01L51/5296—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/841—Applying alternating current [AC] during manufacturing or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

복잡한 회로 구성을 추가하지 않고, 장기간의 사용에도 불구하고 화질 및 휘도의 변동이 억제되는 발광 디스플레이를 구동하는 방법이 제공된다. 이 발광 구동 방법은 수직형 유기 발광 트랜지스터의 게이트 전극에, 표시될 화상 데이터에 기초한 전압을 인가하는 단계 (A) 및 상기 단계 (A) 후에, 상기 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압의 값에 기초하여, 상기 수직형 유기 발광 트랜지스터의 게이트 전극에, 상기 단계 (A)에서 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압과는 반대 극성을 갖는 전압을 인가하는 단계 (B)를 포함한다.

Description

발광 디스플레이를 구동하는 방법 및 디스플레이
본 발명은 발광 디스플레이를 구동하고 동작시키는 방법 및 디스플레이에 관한 것이다.
최근, 유기 발광 다이오드와 같은 유기 반도체 소자를 광원 소자로서 이용한 디스플레이가 실용화되었고, 현재 시판되고 있다. 유기 반도체 소자를 광원으로서 이용한 디스플레이의 개발에 있어서는, 성능을 더욱 향상시키기 위해, 더 높은 휘도, 더 높은 해상도, 더 낮은 전력 소비, 및 더 긴 수명을 달성하기 위한 연구가 계속해서 이루어졌다.
종래, 유기 EL 디스플레이의 발광 요소("화소" 및/또는 "부화소"라고도 지칭됨)는 유기 발광 다이오드("OLED"라고도 지칭됨) 및 유기 발광 다이오드를 통해 흐르는 전류를 제어하는 트랜지스터로 구성된다. 유기 발광 다이오드는, 애노드 전극과 캐소드 전극 사이에 끼인 유기 EL 층에, 경성 또는 연성 기판 상에 형성된 박막 트랜지스터("TFT"라고도 지칭됨)로부터 입력된 전류에 응답하여 발광하는 디바이스이다.
그러나, 위의 구성에 대해, 하기의 특허 문헌 1에는, 제어 소자의 수를 감소시키고 발광 면적을 증가시켜 더 높은 휘도를 달성하기 위한 소자로서 기능하고 게이트 전극에 인가된 전압을 제어하여 트랜지스터를 통해 흐르는 전류를 조정하는 트랜지스터가 기재되어 있고, 수직형 유기 발광 트랜지스터(vertical organic light emitting transistor)("VOLET"라고도 지칭됨)를 통한 전류량에 따라 자체적으로 발광하는 수직형 유기 발광 트랜지스터가 기재되어 있다. 하기의 특허 문헌 2에는 수직형 유기 발광 트랜지스터를 이용한 디스플레이가 기재되어 있고, 디스플레이의 휘도를 크게 증가시킬 것으로 기대되고 있다. 하기의 특허 문헌 3에는 수직 전계 효과 트랜지스터로서, 그것의 게이트 전극과 전기적으로 스며드는 소스 전극 사이에 전하 저장 층이 삽입되어 있고 전하 저장 층에 주입되고 저장된 전하들에 의해 변조되는 튜닝가능한 문턱 전압을 가질 수 있는 수직 전계 효과 트랜지스터가 기재되어 있다.
WO 2009/036071 JP-A-2014-505324 WO2011109693A2
전계 효과 트랜지스터와 유사하게, 수직형 유기 발광 트랜지스터는 소스 전극, 게이트 전극, 및 드레인 전극을 포함한다. 소스 전극은 애노드 전극에 대응하고, 드레인 전극은 캐소드 전극에 대응한다. 소스 전극과 드레인 전극 사이에는 EL 소자 및 유기 반도체 층이 형성되고, 각각의 전극은 EL 소자 및 유기 반도체 층을 통해 전류를 흐르게 하는 것에 의해 EL을 발광하도록 구성된다. 발광에 의해 얻어진 광이 외부로 출사되도록 소스 전극 및 드레인 전극 중 적어도 하나가 투명하도록 구성된다.
종래의 구성에서 사용되는 유기 발광 다이오드는 장기간 동안 계속 점등될 때, 주입된 전류에 따라 열화가 진행되고 휘도가 서서히 감소하는 것이 알려져 있다. 이는 유기 발광 다이오드에서 화학 변화, 각각의 유기 층 계면으로의 전하 축적 등으로 인한 층간 주입 효율의 변동에 의해 야기되는 것으로 생각된다. 위에 기술된 바와 같이 애노드 전극에 대응하는 소스 전극과 캐소드 전극에 대응하는 드레인 전극 사이에 끼인 EL 소자 및 유기 반도체 층을 통해 전류를 흐르게 하는 것에 의해 EL을 발광하는 수직형 유기 발광 트랜지스터에도 동일하게 적용된다.
그러나, 본 발명자는, 집중적인 연구를 통해, 상세 기술된 디바이스 구조들 및 사용되는 재료들에 따라서는, 수직형 유기 발광 트랜지스터를 이용한 디스플레이가 다음의 문제들을 겪을 수 있다는 것을 발견하였다. EL 소자 및 유기 반도체 층을 통해 전류를 흐르게 하는 것에 의해 EL을 발광하기 위해 수직형 유기 발광 트랜지스터가 게이트 전극에 전압을 인가할 때, 게이트 전극과 게이트 절연막 층 사이의 계면, 소스 전극과 유기 반도체 층과 표면 층 등 사이의 계면에, 그리고 게이트 절연막 층 및 표면 층 각각에 전하가 축적된다. 이들 계면에 전하가 축적될 때, 수직형 유기 발광 트랜지스터가 게이트 전극에 미리 결정된 전압을 인가하더라도, EL 소자 및 유기 반도체 층에 트랜지스터가 막 제조된 상태 또는 공장 출하시의 상태와 동등한 전하가 주입되지 않는 현상이 발생하므로, 유기 발광 다이오드보다 더 빠르게 휘도가 감소하게 된다. 따라서, 수직형 유기 발광 트랜지스터를 이용한 디스플레이는, 단기간에 특성 변동을 일으키는 경향이 있고 짧은 수명을 갖는 경향이 있으므로, 제품으로서의 신뢰성이 문제가 된다.
수직형 유기 발광 트랜지스터를 통해 흐르는 전류가 변화하더라도, 원하는 전류가 흐르도록 피드백 제어를 수행하는 회로를 구성하는 것이 가능하다. 그러나, 이는 복잡한 회로 구성을 추가하므로, 소자 배치를 위한 영역이 요구된다. 즉, 발광 영역이 작아지고, 더 높은 휘도의 달성이 저해된다.
위의 문제들을 감안하여, 본 발명의 목적은 복잡한 회로 구성 및 디스플레이를 추가하지 않고 장기간에 걸쳐 휘도의 변동을 억제하는 수직형 유기 발광 트랜지스터를 이용한 발광 디스플레이를 구동하는 방법을 제공하는 것이다.
본 발명에 따른 발광 디스플레이를 구동하는 방법은 수직형 유기 발광 트랜지스터의 게이트 전극에, 표시될 화상 데이터에 기초한 전압을 인가하는 단계 (A), 및 상기 단계 (A) 후에, 상기 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압의 값에 기초하여, 상기 수직형 유기 발광 트랜지스터의 게이트 전극에, 상기 단계 (A)에서 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압과는 반대 극성을 갖는 전압을 인가하는 단계 (B)를 포함한다.
먼저, 종래의 구성들 중 하나인, 유기 발광 다이오드와 박막 트랜지스터의 조합의 구성에서 위에 기술된 방법을 수행할 때의 동작 및 효과를 확인한다. 많은 박막 트랜지스터들은 소스 전극 및 드레인 전극이 게이트 전극에 대하여 대칭이 되도록 구성된다. 극성이 역전된 전압이 박막 트랜지스터의 게이트 전극에 인가되더라도, 이는 단지 소스 전극, 및 소스 전극 근방의 게이트 절연막 층 계면 및 유기 반도체 계면에서만 축적된 전하의 방출을 야기하고, 박막 트랜지스터 특성을 회복시키는 효과는 없다.
그러나, 수직형 유기 발광 트랜지스터를 포함하는 디스플레이에서 역전압을 인가하는 위의 방법이 수행될 때, 예를 들어, 수직형 유기 발광 트랜지스터의 소스 전극과, 게이트 절연막 층 및 유기 반도체 층 사이의 계면에 축적된 전하가 방출되고, 수직형 유기 발광 트랜지스터의 특성이 트랜지스터가 막 제조된 상태 또는 공장 출하시의 상태에 근접하도록 회복될 수 있다.
수직형 유기 발광 트랜지스터는 소스 전극이 드레인 전극에 비해 게이트 전극에 상당히 가깝게 위치하고, 소스 전극이 게이트 절연막 층과 게이트 전극의 대부분을 덮도록 구성된다. 따라서, 이는 게이트 전극에 인가된 전압이 소스 전극에 인가된 전압보다 더 높은 상태로부터 더 낮은 상태로 역전되거나, 또는 높은 상태로부터 더 낮은 상태로 역전되므로, 트랜지스터 특성에 영향을 미치는 소스 전극과, 게이트 절연막 층 및 유기 반도체 층 사이의 계면에서의 전하 축적이 효율적으로 방출될 수 있다고 하는 수직형 유기 발광 트랜지스터의 특성을 효과적으로 이용한다는 사실에 기인한다.
위에 기술된 바와 같이, 수직형 유기 발광 트랜지스터의 휘도는 게이트 전극에 인가된 전압을 조정하는 것에 의해 조정되므로, 구동 제어를 수행하기 위한 박막 트랜지스터도 불필요하다. 위의 방법에 따르면, 새로운 회로를 추가할 필요가 없고, 드라이버가 미리 결정된 타이밍에서 데이터 라인에 역전압을 인가하도록 단순한 제어 회로 또는 제어 프로그램을 구성하는 것만으로 실현될 수 있다. 따라서, 수직형 유기 발광 트랜지스터의 전류 값을 모니터링하기 위한 검출 구성 및 복잡한 제어가 요구되지 않는다.
또한, 특허 문헌 1에 기재된 바와 같이, 게이트 전극과 소스 전극 사이에 큰 기생 커패시터가 형성되므로, 전압을 유지하기 위한 커패시터를 별도로 제공할 필요가 없다. 커패시턴스 값이 불충분하고 커패시터를 제공할 필요가 있는 경우가 있더라도, 부족분을 보상하기에 충분한 커패시턴스 값을 갖는 커패시터를 접속하기만 하면 되므로, 그것은 종래의 구성에 비해 작은 소자들로 구성된다.
따라서, 위의 방법에 따르면, 요구되는 소자의 수가 적고, 수직형 유기 발광 트랜지스터의 발광 영역을 최대로 확장할 수 있고, 디스플레이의 휘도를 더욱 증가시킬 수 있다.
이 발광 구동 방법에서, 단계 (A) 및 단계 (B)는 각각의 프레임 레이트에 대해 수행될 수 있다.
위의 방법에 따르면, 표시될 화상이 갱신될 때마다, 예를 들어, 수직형 유기 발광 트랜지스터의 소스 전극과, 게이트 절연막 층 및 유기 반도체 사이의 계면에 축적된 전하가 방출된다. 따라서, 장시간의 전하 축적 상태로 인한 열화가 억제될 수 있고, 디스플레이의 수명이 더 연장될 수 있다.
또한, 표시될 화상이 갱신될 때마다, 수직형 유기 발광 트랜지스터의 게이트 전압을 조정하는 것에 의해 그리고/또는 전류 공급 라인의 Vdd 전압을 조정하는 것에 의해 수직형 유기 발광 트랜지스터에 공급되는 전류가 정지될 수 있으므로, 수직형 유기 발광 트랜지스터가 점등되지 않는 검은 화면이 순간적으로 삽입된다. 그에 의해, 표시된 화상이 표시될 다음 화상으로 갱신될 때 잔상들을 억제하는 것이 가능하다.
이 발광 구동 방법의 단계 (A)에서 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압(Vs1) 과 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압(Vg1) 사이의 차이(Vg1 - Vs1)가 커질수록, 단계 (B)에서 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압(Vs2)과 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압(Vg2) 사이의 차이(ΔV2 = Vg2 - Vs2)가 커지도록 제어가 수행될 수 있다.
한편, 이 발광 구동 방법의 단계 (B)에서 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압과 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압 사이의 차이가 단계 (A)에서 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압과 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압 사이의 차이와 동등하도록 제어가 수행될 수 있다.
표시될 화상 데이터에 따라 수직형 유기 발광 트랜지스터의 게이트 전극에 인가되는 전압은 상이하다. 따라서, 각각의 화상 데이터의 표시에서, 예를 들어, 수직형 유기 발광 트랜지스터의 소스 전극과, 게이트 절연막 층 및 유기 반도체 층 사이의 계면에 축적된 전하의 양도 상이하다. 따라서, 예를 들어, 수직형 유기 발광 트랜지스터의 소스 전극과, 게이트 절연막 층 및 유기 반도체 층 사이의 계면에 축적된 전하를 충분히 방출하기 위해 필요한 전압도 상이하다.
따라서, 각각의 프레임 레이트에 대해 화상을 표시하기 위해서 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압에 따라, 예를 들어, 수직형 유기 발광 트랜지스터의 소스 전극과, 게이트 절연막 층 및 유기 반도체 층 사이의 계면에 축적된 전하를 방출하기 위해, 위에 기술된 바와 같이, 수직형 유기 발광 트랜지스터의 게이트 전극에 인가되는 전압이 조정되므로, 예를 들어, 수직형 유기 발광 트랜지스터의 소스 전극과, 게이트 절연막 층 및 유기 반도체 층 사이의 계면에 축적된 전하가 충분히 방출될 수 있고, 특성이 회복될 수 있다. 따라서, 디스플레이의 수명이 더 연장될 수 있다.
발광 구동 방법의 단계 (B)에서 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 인가하는 시간은 단계 (A)에서 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 인가하는 시간보다 짧을 수 있다.
위에 기술된 바와 같이, 표시될 화상이 갱신될 때마다, 수직형 유기 발광 트랜지스터에 공급되는 전류가 정지될 수 있으므로, 수직형 유기 발광 트랜지스터가 점등되지 않는 검은 화면이 순간적으로 삽입된다. 따라서, 검은 화면의 표시가 표시될 화상의 표시 시간과 동일한 시간 또는 그보다 긴 시간이 걸린다면, 디스플레이 디바이스 상의 표시가 반복적으로 점멸하거나 덜 밝아진다.
위의 방법에서와 같이, 단계 (B)에서 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 인가하는 시간이 단계 (A)에서 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 인가하는 시간보다 짧은 경우, 수직형 유기 발광 트랜지스터가 발광하는 시간이 트랜지스터가 소등되는 시간보다 길고, 검은 화면 또는 검은 표시로 인해 반복적으로 점멸하는 표시를 억제하는 것이 가능하다.
본 발명의 디스플레이는 복수의 수직형 유기 발광 트랜지스터와, 상기 수직형 유기 발광 트랜지스터의 발광 구동을 제어하는 제어기를 포함하는 디스플레이이고, 상기 제어기는 위의 발광 구동 방법을 실행하여 화상을 표시한다.
위의 구성에 의해, 제어기가 디스플레이를 적절하게 제어하므로, 디스플레이는 매끄러운 화상들 및 동영상들을 표시할 수 있다. 또한, 기대되는 전압을 데이터 라인, 전류 공급 라인, 및 게이트 라인에 더 정확하게 인가할 수 있으므로, 화소를 구성하는 소자에 과부하를 걸지 않고 각각의 계면에 축적된 전하를 방출하는 동작 및 표시 동작을 실행할 수 있다.
본 발명에 따르면, 복잡한 회로 구성을 추가하지 않고, 장기간의 사용에도 불구하고 화질 및 휘도의 변동이 억제되는 발광 디스플레이를 구동하는 방법을 실현하는 것이 가능하다.
도 1은 디스플레이의 일 실시 형태의 일부의 모식적인 구성도이다.
도 2는 도 1의 발광 유닛의 회로도이다.
도 3은 도 1의 제어기의 구성도이다.
도 4는 기판 상에 구성된 발광 유닛의 모식적인 소자 구성의 상면도이다.
도 5는 도 4의 발광 유닛의 측면도이다.
도 6은 발광 유닛의 구동 제어 수순을 도시하는 플로차트이다.
도 7은 수직형 유기 발광 트랜지스터의 게이트 전극에 인가되는 전압의 변동을 도시하는 그래프이다.
이하, 본 발명의 디스플레이의 구성 및 발광 구동 방법에 대해 도면들을 참조하여 설명한다. 다음의 도면들은 모식적으로 도시되어 있고, 도면들에서의 치수 비율 및 개수는 실제 치수 비율 및 실제 개수와 반드시 일치하는 것은 아니다.
구성
먼저, 디스플레이의 구성에 대해 설명한다. 도 1은 디스플레이(1)의 일 실시 형태의 일부의 모식적인 구성도이다. 도 1에 도시된 바와 같이, 본 실시 형태의 디스플레이(1)는 어레이 형상으로 배열된 수직형 유기 발광 트랜지스터들을 포함하는 발광 유닛(10), 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 공급하는 데이터 라인(11), 수직형 유기 발광 트랜지스터의 소스 전극에 전류를 공급하는 전류 공급 라인(12), 박막 트랜지스터를 제어하는 게이트 라인(13), 및 제어기(15)를 포함한다.
도 2는 디스플레이(1)의 일 실시 형태에서의 발광 유닛(10)의 모식적인 회로도이다. 도 2에 도시된 바와 같이, 발광 유닛(10)은 수직형 유기 발광 트랜지스터(20), 수직형 유기 발광 트랜지스터(20)의 게이트 전극으로의 전압 공급을 제어하는 박막 트랜지스터(21), 및 수직형 유기 발광 트랜지스터(20)의 소스 전극과 게이트 전극 사이에 접속된 커패시터(23)를 포함한다(수직형 발광 트랜지스터(20)의 게이트 전극 및 소스 전극의 커패시턴스 값에 따라 독립적인 커패시터 소자가 필요할 수 있거나 그렇지 않을 수 있다).
데이터 라인(11)은 표시될 화상에 따라 수직형 유기 발광 트랜지스터(20)의 발광 휘도를 조정하기 위해 박막 트랜지스터(21)를 통해 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 전압을 인가하기 위한 배선이다. 전류 공급 라인(12)은 수직형 유기 발광 트랜지스터(20)의 소스 전극에 전류를 공급하기 위한 배선이다.
게이트 라인(13)은 박막 트랜지스터(21)의 게이트 전극에 접속되어, 박막 트랜지스터(21)의 온/오프를 제어하는데, 즉, 수직형 유기 발광 트랜지스터(20)의 게이트 전극과 데이터 라인(11) 간의 통전을 제어한다.
제어기(15)는 데이터 라인(11)의 전압 및 게이트 라인(13)의 전압을 제어하여 발광 유닛들(10)(수직형 유기 발광 트랜지스터(20)) 각각의 발광 휘도를 조정한다. 제어에 관한 상세는 제어 방법의 항목에서 후술한다.
제어기(15)를 구성하는 각각의 블록의 구체적인 구성은 전용 회로, 소프트웨어 프로그램에 의해 제어되는 프로세서, 또는 이들의 조합에 의해 구성된다. 예를 들어, 전용 회로는 전용 집적 회로(Application Specific Integrated Circuit, ASIC으로 약칭됨) 또는 프로그래머블 디바이스(PLD, CPLD, FPGA)일 수 있다. ASIC은 수직형 유기 발광 트랜지스터(20)가 구성된 기판 상에 구성된 제어 신호를 생성하는 로직 회로, 수직형 유기 발광 트랜지스터들(20) 각각을 구동하기 위한 드라이버 회로, 또는 각각의 라인(11, 12, 13, 14)에 전기적으로 접속되도록 구성된다. 프로그래머블 디바이스는 프로그래밍에 의해 전용 회로를 구축할 수 있다.
프로세서는 중앙 처리 유닛(CPU로 약칭됨), 다른 범용 프로세서, 디지털 신호 프로세서(DSP로 약칭됨), ASIC 등일 수 있다. 범용 프로세서는 마이크로프로세서일 수 있고, 프로세서는 임의의 표준 프로세서 등일 수 있다. 다양한 처리 단계들은 하드웨어 프로세서에 의해 직접 실행될 수 있거나, 프로세서에서의 하드웨어와 소프트웨어(또는 소프트웨어 기능 모듈)의 조합에 의해 실행될 수 있다. 또한, 마이크로컨트롤러와 같은 제어 디바이스가 사용될 수도 있다.
커패시터(23)는 박막 트랜지스터(21)가 오프 상태인 동안 미리 결정된 시간 동안 표시된 화상을 유지하기 위해 배치되어 있는, 그리고 수직형 유기 발광 트랜지스터(20)의 게이트 전극과 소스 전극 사이의 전압을 유지하는 전압 유지 소자이다.
다음으로, 기판 상에 형성된 각각의 소자의 구조에 대해 설명한다. 도 4는 기판(30) 상에 구성된 발광 유닛(10)의 모식적인 소자 구성의 상면도이다. 도 5는 도 4의 발광 유닛(10)의 측면도이다. 도 4 및 도 5에 도시된 바와 같이, 수직형 유기 발광 트랜지스터(20) 및 박막 트랜지스터(21)는 데이터 라인(11), 전류 공급 라인(12), 및 게이트 라인(13)에 의해 구획된 영역에 형성된다.
기판(30)은 유리 재료 또는 PET(Poly Ethylene Terephthalate), PEN(Poly Ethylene Naphthalate), 또는 폴리이미드와 같은 플라스틱 재료로 이루어질 수 있다.
이하의 설명에서는, 데이터 라인(11)과 전류 공급 라인(12)이 배선되는 방향이 X 방향이고, 게이트 라인(13)이 배선되는 방향이 Y 방향이고, 그에 직교하는 방향이 Z 방향이고, 기판(30)으로부터 멀어지는 방향(+ Z 방향)을 향하는 측이 상층 측이라고 가정하여 설명한다.
수직형 유기 발광 트랜지스터(20)의 구성에서는, 소스 전극 층(20s)이 형성되고, 소스 전극 층(20s) 아래에 유전체로 형성된 게이트 절연막 층(20h)을 개재하여 게이트 전극 층(20g)이 더 형성된다. 소스 전극 층(20s)은 상층으로부터 캐소드 전극에 대응하는 드레인 전극 층(20d), 유기 EL 층(20c), 유기 반도체 층(20a), 및 표면 층(31)의 표면 상에 카본을 함유한 도전성 재료(본 실시 형태에서는, 카본 나노튜브)를 도포하도록 구성된다. 게이트 전극 층(20g)에 전압이 인가될 때, 유기 반도체 층(20a)과 소스 전극 층(20s) 사이의 쇼트키 장벽이 변화하고, 미리 결정된 문턱 값이 초과되면 소스 전극 층(20s)으로부터 유기 반도체 층(20a) 및 유기 EL 층(20c)으로 전류가 흐르므로, 수직형 유기 발광 트랜지스터(20)가 발광한다.
본 실시 형태의 디스플레이(1)에서, 기판(30)은 가시광에 투명한 재료로 이루어지고, 게이트 전극 층(20g) 및 소스 전극 층(20s)도 가시광이 완전히 차단되지 않고 통과하기에 충분한 투명도 레벨을 가지므로, 유기 EL 층(20c)으로부터 출사된 광이 기판(30)을 통과하여 외부로 출사되고, 그에 의해 화상을 표시하게 된다. 위에 기술된 바와 같이, 기판(30)을 통해 광을 통과시켜 광을 출사하는 방법은 "보텀 에미션 방식(bottom emission method)"이라고도 지칭되고, 전극들 간의 배선 접속이 용이하고 제조가 용이하다는 이점을 갖는다.
박막 트랜지스터(21)에서는, 소스 전극 층(21s)과 드레인 전극 층(21d)이 산화물 반도체 층(21a)을 사이에 두고 접속되고, 산화물 반도체 층(21a) 아래에 절연막 층 또는 유전체 층을 사이에 두고 게이트 전극 층(21g)이 형성된다. 각각의 경우에, 게이트 전극 층(21g)에 전압이 인가될 때, 산화물 반도체 층(21a)에 채널이 형성되고, 소스 전극 층(21s) 및 드레인 전극 층(21d)이 통전된다.
박막 트랜지스터(21)에서는, 소스 전극 층(21s)이 데이터 라인(11)에 접속되고, 드레인 전극 층(21d)이 수직형 유기 발광 트랜지스터(20)의 게이트 전극 층(20g)에 접속되어 있다. 박막 트랜지스터(21)에서는, 소스 전극 층(21s)이 수직형 유기 발광 트랜지스터(20)의 게이트 전극 층(20g)에 접속될 수도 있고, 드레인 전극 층(21d)이 데이터 라인(11)에 접속될 수도 있다.
도 4에 도시된 바와 같이, 수직형 유기 발광 트랜지스터(20)는 높은 개구율을 달성하기 위해 발광 영역이 가능한 한 크도록 형성되어 높은 휘도를 용이하게 하고, 박막 트랜지스터(21)는 수직형 유기 발광 트랜지스터(20)의 발광 영역에 대하여 영향이 작도록 구분된 영역의 코너에 가능한 한 작게 형성되어 있다.
도 4 및 도 5에서, 커패시터(23)는 도시되어 있지 않지만, 도 5에 도시된 바와 같이, 본 실시 형태의 수직형 유기 발광 트랜지스터(20)에서는, 소스 전극 층(20s)과 게이트 전극 층(20g)이 게이트 절연막 층(20h)을 사이에 두고 서로 대향하여 배열되어 있으므로, 기생 소자로서 커패시터(23)가 제공된다. 그러한 기생 소자로서의 커패시터(23)에서는, 커패시턴스 값이 불충분할 때, 다른 커패시터가 추가로 형성될 수도 있다.
이하, 각 층에 사용되는 재료들을 예시한다.
수직형 유기 발광 트랜지스터(20)의 드레인 전극 층(20d)의 재료의 예들은, 단층 또는 다층 그래핀, 카본 나노튜브, 알루미늄(Al), 불화 리튬(LiF), 산화 몰리브덴(MoXOY), 산화 인듐 주석(ITO), 및 산화 아연(ZnO)을 포함한다.
수직형 유기 발광 트랜지스터(20)의 게이트 전극 층(20g)의 재료의 예들은, 알루미늄(Al), 주석(Sn), 이트륨(Y), 스칸듐(Sc), 또는 갈륨(Ga) 등의 금속으로 도핑된 산화 아연(ZnO), 산화 인듐(In2O3), 이산화 주석(SnO2), 및 산화 카드뮴(CdO) 등의 금속 도핑 및 비도핑 투명 도전성 산화물들, 및 이들의 조합들을 함유한 재료들을 포함한다. 대안적으로, 알루미늄(Al), 금(Au), 은(Ag), 백금(Pt), 카드뮴(Cd), 니켈(Ni) 및 탄탈륨(Ta), 및 이들의 조합들뿐만 아니라, p- 또는 n-도핑된 규소(Si) 및 갈륨 비소(GaAs)가 채용될 수도 있다.
수직형 유기 발광 트랜지스터(20)의 표면 층(31)과 게이트 전극 층(20g) 사이의 게이트 절연막 층(20h)의 재료의 예들은, 산화 규소(SiOX), 산화 알루미늄(Al2O3), 질화 규소(Si3N4), 산화 이트륨(Y2O3), 티탄산 납(PbTiOX), 티탄산 알루미늄(AlTiOX), 유리 및 파릴렌 폴리머, 폴리스티렌, 폴리이미드, 폴리비닐페놀, 폴리메틸 메타크릴레이트, 및 플루오로폴리머 등의 유기 화합물들을 포함한다.
수직형 유기 발광 트랜지스터(20)의 유기 반도체 층(20a)의 재료의 예들은, 나프탈렌, 안트라센, 루브렌, 테트라센, 펜타센, 헥사센, 및 이들의 유도체들과 같은 선형 축합 다환 방향족 화합물들(또는 아센 화합물들), 구리 프탈로시아닌(CuPc) 화합물들, 아조 화합물들, 페릴렌 화합물들, 및 이들의 유도체들과 같은 안료들, 히드라존 화합물들, 트리페닐메탄 화합물들, 디페닐메탄 화합물들, 스틸벤 화합물들, 알릴 비닐 화합물들, 피라졸린 화합물들, 트리페닐아민 유도체들(TPD), 알릴아민 화합물들, 저분자량 아민 유도체들(a-NPD), 2,2',7,7'-테트라키스(디페닐아미노)-9,9'-스피로비플루오렌(스피로-TAD), N,N'-디(1-나프틸)-N,N'-디페닐-4,4'-디아미노비페닐(스피로-NPB), 4,4',4"-트리스[N-3-메틸페닐-N-페닐아미노]트리페닐아민(mMTDATA), 2,2',7,7'-테트라키스(2,2-디페닐비닐)-9,9-스피로비플루오렌(스피로-DPVBi), 4,4'-비스(2,2-디페닐비닐)비페닐(DPVBi), (8-퀴놀리놀라토)알루미늄(Alq), 트리스(8-퀴놀리놀라토)알루미늄(Alq3), 트리스(4-메틸-8퀴놀리놀라토)알루미늄(Almq3) 및 이들의 유도체들과 같은 저분자량 화합물들, 폴리티오펜, 폴리(p-페닐렌 비닐렌)(PPV), 비페닐 기를 함유한 폴리머, 디알콕시 기를 함유한 폴리머, 알콕시페닐 PPV, 페닐 PPV, 페닐/디알콕시 PPV 코폴리머, 폴리(2-메톡시-5-(2'-에틸헥실옥시)-1,4-페닐렌비닐렌)(MEH-PPV), 폴리(에틸렌디옥시티오펜)(PEDOT), 폴리(스티렌술폰산)(PSS), 폴리(아닐린)(PAM), 폴리(N-비닐카바졸), 폴리(비닐피렌), 폴리(비닐안트라센), 피렌포름알데히드 수지, 에틸카르바졸 포름알데히드 할로겐화 수지, 및 이들의 변성된 화합물들과 같은 폴리머 화합물들, 5,5_-디퍼플루오로헥실카르보닐-2,2_: 5_, 2_: 5_, 2_-쿼터티오펜(DFHCO-4T), DFH-4T, DFCO-4T, P(NDI2OD-T2), PDI8-CN2, PDIF-CN2, F16CuPc, 풀러린, 나프탈렌, 페릴렌, 및 올리고티오펜 유도체들과 같은 n형 수송 유기 저분자들, 올리고머들, 또는 폴리머, 뿐만 아니라 티에노[3,2-b]티오펜, 디나프틸[2,3-b: 2',3'-f]티에노[3,2-b]티오펜(DNTT), 및 2-데실-7-페닐[1]벤조티에노[3,2-b][1]벤조티오펜(BTBT)과 같은 티오펜 고리들을 갖는 방향족 화합물들을 포함한다.
여기서, 수직형 유기 발광 트랜지스터(20)에서는, 적절한 에너지 준위를 갖는 유기 반도체가 적절하게 선택되므로, OLED 디스플레이들에서 전형적으로 사용되는 정공 주입 층, 정공 수송 층, 유기 EL 층, 전자 수송 층, 전자 주입 층 등이 바람직하게 사용될 수 있다. 외부로 출사되는 광의 색은, 유기 EL 층(20c)을 구성하는 재료를 선택하는 것에 의해, 적색, 녹색, 및 청색과 같은 색의 광이 출사되도록 조정된다. 또한, 수직형 유기 발광 트랜지스터(20)는 백색광을 출사하도록 구성될 수 있고, 동일한 수직형 유기 발광 트랜지스터(20)를 갖는 화소에는 컬러 필터가 통합될 수 있고 이를 이용하여 원하는 색의 광을 선택하여 광을 출사할 수 있다. 또한, 수직형 유기 발광 트랜지스터(20)는 청색광과 같은 단파장의 광을 출사하도록 구성될 수 있고, 동일한 수직형 유기 발광 트랜지스터(20)를 갖는 화소에서는 양자점들과 같은 에너지 변환 재료들로 구성되는 층을 이용하여 출사된 광을 원하는 파장들로 변환하여 녹색 및 적색과 같은 원하는 색의 광을 출사할 수 있다.
표면 층(31)은 소스 전극 층(20s)(특히, CNT 층)을 고착할 목적으로 게이트 절연막 층(20h) 상에 형성된 층이다. 표면 층(31)은 실란 커플링 재료, 아크릴 수지 등으로 형성된 바인더 수지를 함유한 조성물을 도포하는 것에 의해 형성될 수 있다.
박막 트랜지스터(21)에 의해 구성되는 산화물 반도체 층(21a)의 재료의 예들은, In-Ga-Zn-O-계 반도체, Zn-O-계 반도체(ZnO), In-Zn-O-계 반도체(IZO(등록 상표)), Zn-Ti-O-계 반도체(ZTO), Cd-Ge-O-계 반도체, Cd-Pb-O 반도체, CdO(산화 카드뮴), Mg-Zn-O-계 반도체, In-Sn-Zn-O-계 반도체(예를 들어, In2O3-SnO2-ZnO), 및 In-Ga-Sn-O-계 반도체를 포함한다.
본 실시 형태에서, 박막 트랜지스터(21)는 산화물 반도체로 이루어진 박막 트랜지스터이지만, 비정질 실리콘으로 이루어진 박막 트랜지스터일 수도 있다. p형 또는 n형 중 어느 하나가 사용될 수 있다. 또한, 구체적인 구성으로서, 스태거(staggered)형, 인버티드 스태거(inverted staggered)형, 코플래너(coplanar)형, 또는 인버티드 코플래너(inverted coplanar)형과 같은 임의의 구성이 채용될 수 있다.
유기 반도체 층(20a)과 표면 층(31) 사이에는 절연을 위해 뱅크 층(24)이 형성되고, 소스 전극 층(20s)이 데이터 라인(11)에 접속되어 있는 부분에서는, 절연을 위해 표면 층(31)과 게이트 절연막 층(20h)에 형성된 간극을 채우도록 뱅크 층(24)이 채워진다.
수직형 유기 발광 트랜지스터(20)로서, 특허 문헌 1 및 2에 기재된 수직형 유기 발광 트랜지스터들(20)도 채용될 수 있다.
제어 방법
마지막으로, 디스플레이 제어 방법에 대해 설명한다. 본 실시 형태에서는, 도 1에 도시된 바와 같이, 발광 유닛들(10)이 어레이 형상으로 배열되어 있다. 도 1에서의 수직 방향에서의 열은 데이터 라인(11)과 전류 공급 라인(12)을 공유하고, 도 1에서의 수평 방향에서의 열에는 게이트 라인(13)이 제공되어 있다.
디스플레이(1)의 전원이 켜지고 제어가 시작될 때, 디스플레이(1)는 하나의 화소에 대응하는 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 전압을 인가하기 위해 데이터 라인(11)에 화상 데이터에 기초하여 결정된 전압을 인가한다. 그 후, 제어기(15)는 데이터 라인(11)에 인가된 전압이 공급될 수직형 유기 발광 트랜지스터(20)에 접속된 박막 트랜지스터(21)를 오프 상태로부터 온 상태로 전환하는 제어를 수행한다.
데이터 라인(11)에 인가된 전압이 수직형 유기 발광 트랜지스터(20)에 공급될 때, 제어기(15)는 박막 트랜지스터(21)를 온 상태로부터 오프 상태로 전환하는 제어를 수행한다. 이때, 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 인가된 전압은 커패시터(23)에 의해 유지되므로, 발광 휘도가 유지된다.
그 후, 디스플레이(1)는 다른 화소에 대응하는 수직형 유기 발광 트랜지스터(20)에 전압을 인가하기 위해 데이터 라인(11)에 화상 데이터에 기초하여 결정된 전압을 인가하고, 제어기(15)가 박막 트랜지스터(21)를 제어한다.
이들 제어가 수직형 유기 발광 트랜지스터들(20) 각각에 대해 순차적으로 수행되고, 모든 수직형 유기 발광 트랜지스터들(20)에 대해 위에 기술된 제어가 수행됨으로써, 디스플레이(1) 상에 화상이 표시된다.
위에 기술된 바와 같이, 디스플레이(1)는 각 화소에 대응하는 수직형 유기 발광 트랜지스터(20)에 대해 순차적으로 동일한 수순을 반복하므로, 이하에서는 하나의 발광 유닛(10)의 제어 수순의 상세에 대해 설명한다.
도 6은 발광 유닛(10)의 구동 제어 수순을 도시하는 플로차트이다. 도 7은 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 인가되는 전압의 변동을 도시하는 그래프이다. 도 7에서, 수직축은 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 인가되는 전압의 값(Vg)과 수직형 유기 발광 트랜지스터(20)의 소스 전극에 인가되는 전압의 값(Vs) 간의 차이(ΔV = Vg-Vs)를 나타내고, 수평축은 시간축을 나타낸다.
본 명세서에서는, 수직형 유기 발광 트랜지스터(20)가, ΔV가 양일 때, 그의 절대 값이 커짐에 따라, 수직형 유기 발광 트랜지스터(20)가 더 높은 휘도로 발광하는 것을 지시하는 것으로서 구성되는 것, 즉, 수직형 유기 발광 트랜지스터(20)가 n형 트랜지스터로서 구성되는 것을 가정하여 설명한다. 그러나, 수직형 유기 발광 트랜지스터(20)는, ΔV가 음일 때, 그의 절대 값이 커짐에 따라, 수직형 유기 발광 트랜지스터(20)가 더 높은 휘도로 발광하는 p형 트랜지스터로서 구성될 수도 있다.
도 6 및 도 7에 도시된 바와 같이, 먼저, 표시될 화상 데이터에 기초하여 대상인 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 미리 결정된 전압을 인가하기 위해, 이 전압을 데이터 라인(11)에 인가한다(S1). 그 후, 제어기(15)는 대상인 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 접속된 박막 트랜지스터(21)를 오프 상태로부터 온 상태로 전환하는 제어를 수행한다(S2).
여기서, 박막 트랜지스터(21)가 오프 상태로부터 온 상태로 전환된 후에, 수직형 유기 발광 트랜지스터(20)의 게이트 전극이 데이터 라인(11)에 인가되는 전압과 실질적으로 동일한 전압에 도달하는 시간을 t1로 정의한다. 실질적으로 동일한 전압은 바람직하게는 데이터 라인(11)에 인가되는 전압에 대하여 95% 이상의 전압이고, 더 바람직하게는 99% 이상의 전압이다.
시간 t1이 경과하면, 제어기(15)는 박막 트랜지스터(21)를 온 상태로부터 오프 상태로 전환하고(S3), 커패시터(23)는 미리 결정된 기간 t2 동안 전압 값(ΔV1)을 유지한다(S4).
미리 결정된 기간 t2 동안만 전압 값(ΔV1)이 유지된 후에, 제어기(15)는, 단계 S1(S5)에서 데이터 라인(11)에 인가될 전압을 결정하기 위한 기초로서 사용되는 화상 데이터에 기초하여 각 화소에 대응하는 수직형 유기 발광 트랜지스터(20)의 게이트 전극에서 데이터 라인(11)에 ΔV1과는 반대 극성을 갖는 전압의 값을 인가한다. 그 후, 제어기(15)는 대상인 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 접속된 박막 트랜지스터(21)를 오프 상태로부터 온 상태로 전환하는 제어를 수행한다(S6).
여기서, 박막 트랜지스터(21)가 오프 상태로부터 온 상태로 전환된 후에, 수직형 유기 발광 트랜지스터(20)의 게이트 전극이 데이터 라인(11)에 인가되는 전압과 실질적으로 동일한 전압에 도달하는 시간을 t3으로 정의한다.
시간 t3이 경과하면, 제어기(15)는 박막 트랜지스터(21)를 온 상태로부터 오프 상태로 전환하고(S7), 커패시터(23)는 미리 결정된 기간 t4 동안만 전압 값(Vg2)을 유지한다(S8).
미리 결정된 기간 t4 동안만 전압 값(ΔV2)이 유지된 후에, 제어기(15)는, 표시될 다음 화상 데이터에 기초하여 대상인 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 결정된 전압을 인가하기 위해 데이터 라인(11)에 결정된 전압을 인가한다(S9). 그 후, 전원이 정지되거나 제어가 정지될 때까지 단계 S2로부터 단계 S9까지의 위의 동작이 반복된다.
본 실시 형태에서는, 도 7에 도시된 바와 같이, 각 시간에 대해 t2 > t4가 설정되고, ΔV1 = -ΔV2가 되도록 제어가 수행된다. 그러나, 각 시간의 길이 및 전압 값의 관계는 임의로 결정될 수 있다.
위의 구성에서는, 발광 구동 방법이 수행될 때, 예를 들어, 수직형 유기 발광 트랜지스터(20)의 소스 전극 층(20s)과, 게이트 절연막 층(20h) 및 유기 반도체 층(20a) 사이의 계면에 축적된 전하가 방출되고, 수직형 유기 발광 트랜지스터(20)의 특성이 트랜지스터가 막 제조된 상태 또는 공장 출하시의 상태에 근접하도록 회복될 수 있다. 따라서, 디스플레이(1)는 장기간에 걸쳐 휘도의 변화가 억제된다.
본 실시 형태의 발광 구동 방법에서는, 위에 기술된 바와 같이, t4의 상태에서, 수직형 유기 발광 트랜지스터(20)가 오프 상태이고, 전류가 거의 흐르지 않는다. 따라서, 프레임 레이트 간격으로 검은 화면이 삽입된다.
본 실시 형태의 발광 구동 방법에서, 위에 기술된 바와 같이, t4의 상태에서, 수직형 유기 발광 트랜지스터(20)가 오프 상태일 때, 전류 공급 라인 상의 Vdd 전압은 t2의 상태와 동일한 값을 유지할 수 있다. 그러나, 전류 공급 라인 상의 Vdd 전압은 또한 t4 기간 동안 상이한 값으로, 예컨대 적절한 값의 반대 전압으로 변경될 수 있다. 이 경우, 수직형 발광 트랜지스터의 소스 전극과 캐소드 전극 사이의 전압은 전류 공급 라인 상의 전압 변화를 따라 반대로도 될 것이다. 이는 전류 공급 라인을 공유하는 모든 화소들에 영향을 미칠 것이므로, 이는 전류 공급 라인을 공유하는 모든 화소들이 t4 기간에 있을 때만 행해진다. 수직형 발광 트랜지스터의 소스 전극과 캐소드 전극 사이의 반대 전압은 수직형 발광 트랜지스터 층들의 전체 스택에 걸쳐 발광 기간 동안의 전계와 반대인 전계 분포를 유도하여, 유기 반도체 채널 층, 정공 주입 층, 정공 수송 층, 유기 EL 층, 전자 수송 층, 및 전자 주입 층을 포함하는 각각의 기능 및 보조 층들 내에 그리고 이들 사이에 축적된 또는 포획된 전하들을 잠재적으로 탈포획(de-trap)할 수 있다. 이들 층 및/또는 계면으로부터의 전하들의 탈포획은 수직형 발광 트랜지스터의 동작 전압을 감소시키고 그것의 수명을 증가시키는 데 도움이 될 수 있다. 전류 공급 라인 상의 이러한 전압 역전은 검은 화면 삽입 기간 동안 행해지기 때문에, 패널 휘도 또는 표시 내용이 영향을 받지 않을 것이다.
액정 디스플레이 또는 유기 EL 디스플레이에서는, 프레임 레이트 간격들로 표시되는 화상과는 상이한 화면이 한순간 삽입되므로, 이전 화상이 다음 화상으로 전환될 때의 잔상들이 감소된다. 따라서, 디스플레이(1)는 위의 방법에 의해 잔상들을 억제하는 것에 의해 화상들 및 동영상들을 더 선명하게 표시할 수 있다.
다른 실시 형태
이하, 다른 실시 형태에 대해 설명한다.
<1> 위에 기술된 발광 구동 방법에서는, 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 인가되는 Vg2로서, Vg1에 관계없이 미리 결정된 전압의 값이 인가될 수 있다.
<2> 위의 발광 구동 방법에서는, 수직형 유기 발광 트랜지스터(20)의 게이트 전극으로의 Vg2의 인가는 표시될 화상이 갱신될 때마다 반드시 수행되어야 하는 것은 아니고, 화상 갱신이 수회 수행될 때마다 Vg2가 인가될 수도 있다.
<3> 디스플레이(1)는 유기 EL 층(20c)으로부터 출사된 광을 기판(30)의 반대 측에 출사하여 화상을 표시하도록 구성될 수도 있다. 이 구성은 "탑 에미션 방식(top emission method)"이라고도 불리고, 수직형 유기 발광 트랜지스터(20)와 기판(30) 사이에 소자를 구성할 수 있다는 이점을 갖는다.
<4> 위에 기술된 디스플레이(1)에 포함되는 구성 및 제어 방법은 예들에 불과하고, 본 발명은 도시된 구성들로 한정되지 않는다.

Claims (7)

  1. 발광 디스플레이를 구동하는 방법으로서,
    수직형 유기 발광 트랜지스터의 게이트 전극에, 표시될 화상 데이터에 기초한 전압을 인가하는 단계 (A), 및
    상기 단계 (A) 후에, 상기 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압의 값에 기초하여, 상기 수직형 유기 발광 트랜지스터의 게이트 전극에, 상기 단계 (A)에서 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압과는 반대 극성을 갖는 전압을 인가하는 단계 (B)를 포함하는, 발광 디스플레이 구동 방법.
  2. 제1항에 있어서, 상기 단계 (A) 및 상기 단계 (B)는 각각의 프레임 레이트에 대해 수행되는, 발광 디스플레이 구동 방법.
  3. 제2항에 있어서, 상기 단계 (A)에서 상기 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압과 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압 사이의 차이가 클수록, 상기 단계 (B)에서 상기 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압과 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압 사이의 차이가 커지도록 제어가 수행되는, 발광 디스플레이 구동 방법.
  4. 제2항에 있어서, 상기 단계 (B)에서 상기 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압과 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압 사이의 차이가 상기 단계 (A)에서 상기 수직형 유기 발광 트랜지스터의 소스 전극에 인가된 전압과 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 인가된 전압 사이의 차이와 동등하도록 제어가 수행되는, 발광 디스플레이 구동 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 단계 (B)에서 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 인가하는 시간이 상기 단계 (A)에서 상기 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 인가하는 시간보다 짧은, 발광 디스플레이 구동 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 단계 (B)에서의 시간의 지속기간에서, 동일한 전류 공급 라인을 공유하는 모든 화소들에 대해, 상기 단계 (A) 동안 상기 전류 공급 라인에 인가된 전압과는 반대 극성을 갖는 전압을 상기 전류 공급 라인에 인가하는, 발광 디스플레이 구동 방법.
  7. 복수의 수직형 유기 발광 트랜지스터 및 상기 수직형 유기 발광 트랜지스터의 구동을 제어하는 제어기를 포함하는 디스플레이로서,
    상기 제어기는 화상을 표시하기 위해 제1항 내지 제6항 중 어느 한 항에 따른 발광 구동 방법을 실행하는, 디스플레이.
KR1020217034740A 2019-04-26 2020-04-23 발광 디스플레이를 구동하는 방법 및 디스플레이 KR20220002324A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2019-086610 2019-04-26
JP2019086610A JP2020183971A (ja) 2019-04-26 2019-04-26 ディスプレイの点灯方法及びディスプレイ
US202063004041P 2020-04-02 2020-04-02
US63/004,041 2020-04-02
PCT/JP2020/017498 WO2020218420A1 (en) 2019-04-26 2020-04-23 Method of driving a light emitting display and display

Publications (1)

Publication Number Publication Date
KR20220002324A true KR20220002324A (ko) 2022-01-06

Family

ID=72942108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217034740A KR20220002324A (ko) 2019-04-26 2020-04-23 발광 디스플레이를 구동하는 방법 및 디스플레이

Country Status (4)

Country Link
US (1) US20220215800A1 (ko)
KR (1) KR20220002324A (ko)
TW (1) TW202109494A (ko)
WO (1) WO2020218420A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020218421A1 (en) * 2019-04-26 2020-10-29 Jsr Corporation Method of compensating brightness of display and display
CN113571666B (zh) * 2021-07-22 2023-06-30 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009036071A2 (en) 2007-09-10 2009-03-19 University Of Florida Research Foundation, Inc. Nanotube enabled, gate-voltage controlled light emitting diodes
WO2011109693A2 (en) 2010-03-04 2011-09-09 University Of Florida Research Foundation Inc. Semiconductor devices including an electrically percolating source layer and methods of fabricating the same
JP2014505324A (ja) 2010-12-07 2014-02-27 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド アクティブマトリクス式希薄ソース使用可能縦型有機発光トランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738034B2 (en) * 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
KR101374507B1 (ko) * 2006-10-31 2014-03-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
JP5183336B2 (ja) * 2008-07-15 2013-04-17 富士フイルム株式会社 表示装置
WO2010146707A1 (ja) * 2009-06-19 2010-12-23 パイオニア株式会社 アクティブマトリクス型有機ｅｌ表示装置及びその駆動方法
JP6546400B2 (ja) * 2015-02-05 2019-07-17 株式会社ジャパンディスプレイ 表示装置
US10957868B2 (en) * 2015-12-01 2021-03-23 Atom H2O, Llc Electron injection based vertical light emitting transistors and methods of making

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009036071A2 (en) 2007-09-10 2009-03-19 University Of Florida Research Foundation, Inc. Nanotube enabled, gate-voltage controlled light emitting diodes
WO2011109693A2 (en) 2010-03-04 2011-09-09 University Of Florida Research Foundation Inc. Semiconductor devices including an electrically percolating source layer and methods of fabricating the same
JP2014505324A (ja) 2010-12-07 2014-02-27 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド アクティブマトリクス式希薄ソース使用可能縦型有機発光トランジスタ

Also Published As

Publication number Publication date
TW202109494A (zh) 2021-03-01
US20220215800A1 (en) 2022-07-07
WO2020218420A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
CN113711297A (zh) 驱动发光显示器的方法及显示器
US9721498B2 (en) Organic light emitting diode display
US7880701B2 (en) Display device and manufacturing method thereof
US10541336B2 (en) Semiconductor device with dummy hole
US11050034B2 (en) Quantum dot light emitting diode and quantum dot display device including the same
GB2433161A (en) Organic semiconductor light-emitting device and display using same
CN111146352B (zh) 有机电致发光晶体管
EP2911214B1 (en) Multilayer structure of an OLET transistor
WO2020218420A1 (en) Method of driving a light emitting display and display
KR20110112309A (ko) 변조 가능한 발광 다이오드
CN113678189A (zh) 补偿显示器亮度的方法和显示器
WO2020218421A1 (en) Method of compensating brightness of display and display
TWI836064B (zh) 補償顯示器亮度的方法和顯示器
KR100489166B1 (ko) 유기전계발광소자를 이용한 디스플레이 장치
WO2022168771A1 (en) Manufacturing method of display and display
WO2021157550A1 (en) Display
JP7428977B2 (ja) ディスプレイの製造方法及びディスプレイ
JP2021124723A (ja) ディスプレイ
WO2022039100A1 (en) Display
JP7367635B2 (ja) ディスプレイ
CN116762475A (zh) 显示器的制造方法及显示器
US20240057441A1 (en) Light-emitting transistor and display substrate
Negi et al. Performance analysis of active matrix organic display using vertical channel organic thin film transistor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal