KR20220001676A - Current power module package with dual side cooling without spacer with wire bonding - Google Patents

Current power module package with dual side cooling without spacer with wire bonding Download PDF

Info

Publication number
KR20220001676A
KR20220001676A KR1020200079944A KR20200079944A KR20220001676A KR 20220001676 A KR20220001676 A KR 20220001676A KR 1020200079944 A KR1020200079944 A KR 1020200079944A KR 20200079944 A KR20200079944 A KR 20200079944A KR 20220001676 A KR20220001676 A KR 20220001676A
Authority
KR
South Korea
Prior art keywords
dbc substrate
semiconductor chip
wire bonding
substrate
double
Prior art date
Application number
KR1020200079944A
Other languages
Korean (ko)
Other versions
KR102484544B1 (en
Inventor
김인석
윤기명
Original Assignee
하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디. filed Critical 하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디.
Priority to KR1020200079944A priority Critical patent/KR102484544B1/en
Publication of KR20220001676A publication Critical patent/KR20220001676A/en
Application granted granted Critical
Publication of KR102484544B1 publication Critical patent/KR102484544B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors

Abstract

A spacerless double-sided cooling power package having wire bonding according to the disclosed present invention, includes: a lower DBC substrate provided on one surface with a bonding pattern; a semiconductor chip mounted on a lead frame of the lower DBC substrate; an upper DBC substrate having a size smaller than that of the lower DBC substrate and positioned to face the lower DBC substrate; a sealing resin provided to surround the semiconductor chip; and a wire bond configured to dissipate heat by connecting the lower DBC substrate and an upper portion of the semiconductor chip that does not interfere with the upper DBC substrate. According to the present invention, the wire bond connects the lower DBC substrate and the upper portion of the semiconductor chip that does not interfere with the upper DBC substrate, such that it is possible to efficiently dissipate the heat not only from the upper and lower surfaces through the upper and lower DBC substrates, but also from both sides through the wire bond.

Description

와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지 {CURRENT POWER MODULE PACKAGE WITH DUAL SIDE COOLING WITHOUT SPACER WITH WIRE BONDING}Spacerless double-sided cooling power package with wire bonding {CURRENT POWER MODULE PACKAGE WITH DUAL SIDE COOLING WITHOUT SPACER WITH WIRE BONDING}

본 발명은 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지에 관한 것으로, 더욱 상세하게는 열 방출 효과를 개선한 전력 패키지에 관한 것이다.The present invention relates to a spacerless double-sided cooling power package having wire bonding, and more particularly, to a power package having improved heat dissipation effect.

일반적으로 반도체 패키지는 하나 혹은 다수개의 반도체 칩을 리드 프레임 내에 있는 칩 패드(chip pad) 위에 탑재한 후, 봉합 수지(EMC : Epoxy Molding Compound)로 밀봉하여 내부를 보호한 후, 인쇄 회로 기판(Printed Circuit Board)에 실장하여 사용한다.In general, in a semiconductor package, one or more semiconductor chips are mounted on a chip pad in a lead frame, sealed with an Epoxy Molding Compound (EMC) to protect the inside, and then a printed circuit board (Printed Circuit Board) is used. It is used after being mounted on the Circuit Board).

그러나 최근 들어 전자 기기의 고속도화, 대용량화 및 고집적화가 급진전되면서 자동차, 산업 기기 및 가전제품에 적용되는 전력 소자(power device) 역시 저 비용으로 소형화 및 경량화를 달성해야 하는 요구에 직면하고 있다. However, in recent years, as high-speed, high-capacity, and high-integration of electronic devices are rapidly advancing, power devices applied to automobiles, industrial devices, and home appliances are also facing a need to achieve miniaturization and weight reduction at low cost.

이와 동시에 전력용 소자는 저발열과 고신뢰를 달성하여야 하기 때문에 하나의 반도체 패키지에 다수개의 반도체 칩을 탑재하는 전력용 모듈 패키지가 일반화되고 있다.At the same time, since the power device needs to achieve low heat generation and high reliability, a power module package in which a plurality of semiconductor chips are mounted in one semiconductor package has become common.

한편, 반도체 패키지에서 양면 냉각 파워 모듈을 제작하기 위해서는 절연 게이트 양극성 트랜지스터 (Insulated gate bipolartransistor, 이하 IGBT), 다이오드(diode)가 필요하다. 이 두 소자들을 high side와 low side의 회로 구성이 가능하도록 비아 스페이서(via spacer)가 필요하다.Meanwhile, in order to manufacture a double-sided cooling power module in a semiconductor package, an insulated gate bipolar transistor (IGBT) and a diode are required. A via spacer is required so that the circuit configuration of the high side and the low side of these two devices is possible.

양면 냉각 파워 모듈의 냉각을 위해서, 하부기판과 상부기판으로 DBC(direct bonded cupper) 기판을 사용하며, 하부기판 상에 하이브리드 자동차의 모터를 구동시키기 위한 IGBT, 다이오드 비아 스페이서를 일차적으로 솔더링 접합하고, 이 위에 다시 상부기판을 솔더링 접합한 구조로 이루어져 있다.For the cooling of the double-sided cooling power module, a direct bonded cupper (DBC) substrate is used as the lower substrate and the upper substrate, and the IGBT for driving the motor of the hybrid vehicle and the diode via spacer are first soldered on the lower substrate, It has a structure in which the upper substrate is again soldered on top of this.

이러한, 양면 냉각이 가능한 패키지와 관련된 기술이 한국등록특허 제2065118호에 제안된 바 있다.A technology related to a package capable of double-sided cooling has been proposed in Korean Patent Registration No. 2065118.

그러나 특허문헌 1은 상, 하부기판을 통해서만 냉각이 가능하므로 전력 소자에서 발생하는 열을 전력소자 패키지 외부로 완전히 방출하는데 한계가 있는 문제점이 있었다.However, Patent Document 1 has a problem in that since cooling is possible only through the upper and lower substrates, there is a limitation in completely dissipating the heat generated from the power device to the outside of the power device package.

한국등록특허 제2065118호(2020.01.06)Korean Patent No. 2065118 (2020.01.06)

본 발명은 상기와 같은 점을 감안하여 안출된 것으로서, 본 발명의 해결과제는, 전력 패키지의 열을 상하 및 양측면에서도 효과적으로 방출 가능한 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 제공하는데 그 목적이 있다.The present invention has been devised in view of the above points, and an object of the present invention is to provide a spacerless double-sided cooling power package having wire bonding capable of effectively dissipating the heat of the power package from both top and bottom and both sides. have.

상기 목적을 달성하기 위한 본 발명에 따른 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지는, 일면에 본딩 패턴이 구비되는 하부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장된 반도체칩; 상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되는 상부 DBC 기판; 상기 반도체칩을 감싸도록 구비되는 봉합수지; 및 상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판을 연결하여 열을 방출시키는 와이어 본드;를 포함할 수 있다.Spacerless double-sided cooling power package with wire bonding according to the present invention for achieving the above object, a lower DBC substrate provided with a bonding pattern on one surface; a semiconductor chip mounted on a lead frame of the lower DBC substrate; an upper DBC substrate having a size smaller than that of the lower DBC substrate and positioned to face the lower DBC substrate; a sealing resin provided to surround the semiconductor chip; and a wire bond connecting the upper part of the semiconductor chip where the upper DBC substrate does not interfere with the lower DBC substrate and dissipating heat.

상기 상부 DBC 기판은 외곽에 위치된 반도체칩의 일부를 가리는 크기로 구비될 수 있다.The upper DBC substrate may be sized to cover a portion of the semiconductor chip positioned outside.

상기 와이어 본드는 상기 봉합수지의 양측에 단부가 노출되도록 구비될 수 있다.The wire bond may be provided such that ends are exposed on both sides of the encapsulant resin.

본 발명에 의하면, 와이어 본드에 의해 상부 DBC 기판이 간섭하지 않는 반도체칩의 상부와 하부 DBC 기판을 연결하여 열을 상, 하부 DBC 기판에 의한 상, 하면 뿐만 아니라 와이어 본드를 통한 양측면을 통해서도 효과적으로 방출 가능하며, 스페이서를 없애 패키지의 두께가 얇은 효과가 있다.According to the present invention, by connecting the upper and lower DBC substrates of the semiconductor chip where the upper DBC substrate does not interfere by wire bonds, heat is effectively radiated through the upper and lower surfaces of the upper and lower DBC substrates as well as both sides through wire bonds. It is possible, and there is an effect that the thickness of the package is thin by eliminating the spacer.

도 1은 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 정면도이다.
도 2는 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 측면도이다.1 is a front view showing a spacerless double-sided cooling power package with wire bonding of the present invention.
2 is a side view showing a spacerless double-sided cooling power package with wire bonding of the present invention.

본 발명의 상기와 같은 목적, 특징 및 다른 장점들은 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명함으로써 더욱 명백해질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지에 대해 상세히 설명하기로 한다.The above objects, features and other advantages of the present invention will become more apparent by describing preferred embodiments of the present invention in detail with reference to the accompanying drawings. Hereinafter, a spacerless double-sided cooling power package with wire bonding according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 정면도이고, 도 2는 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지를 도시한 측면도이다.1 is a front view showing a spacerless double-sided cooling power package with wire bonding of the present invention, and FIG. 2 is a side view showing a spacerless double-sided cooling power package with wire bonding of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지(100)는 하부 DBC 기판(110), 반도체칩(120), 상부 DBC 기판(130), 와이어 본드(140) 및 봉합수지(150)를 포함하며, 상, 하부 DBC 기판(130, 110)에 의한 상하면과 함께 와이어 본드(140)에 의한 측면으로도 방열이 가능하다.1 and 2, the spacerless double-sided cooling power package 100 with wire bonding of the present invention includes a lower DBC substrate 110, a semiconductor chip 120, an upper DBC substrate 130, a wire bond ( 140) and the encapsulating resin 150, and heat dissipation is also possible from the side by the wire bond 140 together with the upper and lower surfaces by the upper and lower DBC substrates 130 and 110.

하부 DBC 기판(110)은 반도체칩(120)을 실장을 위한 캐비티가 형성되고, 저면에 방열을 위한 히트싱크(도면에 미도시)가 구비되며, 상면에 본딩 패턴(도면에 미도시)이 패터닝된다.The lower DBC substrate 110 has a cavity for mounting the semiconductor chip 120 , a heat sink (not shown) for dissipation of heat is provided on the bottom surface, and a bonding pattern (not shown) is patterned on the upper surface. do.

여기서, 히트싱크는 일반적인 금속 등으로 제작할 수 있다.Here, the heat sink may be made of general metal or the like.

본딩 패턴은 금속프레임에 리드 단자들이 패터닝되어 반도체칩(120)의 전기적 성능을 극대화 시킬 수 있다.In the bonding pattern, lead terminals are patterned on the metal frame to maximize the electrical performance of the semiconductor chip 120 .

이러한, 본딩 패턴은 전체적으로 도금될 수 있으며, 도금물질은 니켈, 구리, 또는 기타 금속으로 이루어질 수 있다.The bonding pattern may be plated as a whole, and the plating material may be made of nickel, copper, or other metal.

반도체칩(120)은 하부 DBC 기판(110)의 본딩 패턴의 상면에 실장된 것으로서, 솔더링 또는 도전성 에폭시에 의해 실장된다.The semiconductor chip 120 is mounted on the upper surface of the bonding pattern of the lower DBC substrate 110 , and is mounted by soldering or conductive epoxy.

여기서, 반도체칩(120)은 전자기기의 다기능화, 고성능화 추세에 따라 전자기기의 설계를 다양화함으로써 전자기기의 설계에 따라 개수를 달리할 수 있다.Here, the number of semiconductor chips 120 may vary according to the design of the electronic device by diversifying the design of the electronic device according to the trend toward multifunctionality and high performance of the electronic device.

반도체칩(120)은 하부 DBC 기판(110)의 본딩 패턴의 상면에 실장된 것으로서, 솔더링 또는 도전성 에폭시에 의해 실장된다.The semiconductor chip 120 is mounted on the upper surface of the bonding pattern of the lower DBC substrate 110 , and is mounted by soldering or conductive epoxy.

여기서, 반도체칩(120)은 전자기기의 다기능화, 고성능화 추세에 따라 전자기기의 설계를 다양화함으로써 전자기기의 설계에 따라 개수를 달리할 수 있다.Here, the number of semiconductor chips 120 may vary according to the design of the electronic device by diversifying the design of the electronic device according to the trend toward multifunctionality and high performance of the electronic device.

상부 DBC 기판(130)은 상면에 방열을 위한 히트싱크(도면에 미도시)가 구비된다.The upper DBC substrate 130 is provided with a heat sink (not shown in the drawing) for heat dissipation on the upper surface.

여기서, 히트싱크는 일반적인 금속 등으로 제작할 수 있다.Here, the heat sink may be made of general metal or the like.

더욱이, 상부 DBC 기판(130)은 하부 DBC 기판(110)보다 크기가 작은 상태로 하부 DBC 기판(110)과 대향되게 위치된다.Furthermore, the upper DBC substrate 130 is positioned to face the lower DBC substrate 110 while being smaller in size than the lower DBC substrate 110 .

따라서, 상부 DBC 기판(130)은 하부 DBC 기판(110)보다 크기가 작은 상태로 구비되므로 상부 DBC 기판(130)과 하부 DBC 기판(110)의 사이에 스페이서 없이 상부 DBC 기판(130)의 게이트에 와이어 본드(140)를 연결하여 양면냉각 전력 패키지(100)의 두께를 감소시킬 수 있다.Therefore, since the upper DBC substrate 130 is provided in a smaller size than the lower DBC substrate 110 , there is no spacer between the upper DBC substrate 130 and the lower DBC substrate 110 to the gate of the upper DBC substrate 130 . By connecting the wire bond 140 , the thickness of the double-sided cooling power package 100 may be reduced.

와이어 본드(140)는 상부 DBC 기판(130)이 간섭하지 않는 반도체칩(120)의 상부와 하부 DBC 기판(110)을 연결하여 열을 방출시킨다.The wire bond 140 connects the upper part of the semiconductor chip 120 where the upper DBC substrate 130 does not interfere with the lower DBC substrate 110 to emit heat.

봉합수지(150)는 열과 압력에 의해 액체로 변한 상태로, 캐비티에 충전되어, 절연을 위해 반도체 패키지의 밀봉 기능을 한다.The encapsulating resin 150 is in a state of being changed into a liquid by heat and pressure, is filled in the cavity, and functions to seal the semiconductor package for insulation.

이때, 봉합수지(150)는 하부 DBC 기판(110)에 고정되는 와이어 본드(140)를 밀봉한다.At this time, the sealing resin 150 seals the wire bond 140 fixed to the lower DBC substrate 110 .

이와 같이, 본 발명의 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지(100)는 상부 DBC 기판(130)의 크기가 하부 DBC 기판(110)보다 작은 상태로 구비되므로 상부 DBC 기판(130)과 하부 DBC 기판(110)의 사이에 스페이서 없이 상부 DBC 기판(130)의 게이트에 와이어 본드(140)를 연결하여 양면냉각 전력 패키지(100)의 두께를 감소시킬 수 있고, 상부 DBC 기판(130)과 하부 DBC 기판(110)에 의한 상하부의 열 방출과 함께 와이어 본드(140)에 의한 양측면에서의 열 방출이 구현 가능하다.As described above, in the spacerless double-sided cooling power package 100 with wire bonding of the present invention, the size of the upper DBC substrate 130 is smaller than that of the lower DBC substrate 110 , so the upper DBC substrate 130 and the lower The thickness of the double-sided cooling power package 100 may be reduced by connecting the wire bond 140 to the gate of the upper DBC substrate 130 without a spacer between the DBC substrate 110 , and the upper DBC substrate 130 and the lower portion It is possible to realize heat release from both sides by the wire bond 140 together with heat release from the upper and lower parts by the DBC substrate 110 .

이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those of ordinary skill in the art to which the present invention pertains can realize that the present invention may be embodied in other specific forms without changing its technical spirit or essential features. you will be able to understand Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

100: 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
110: 하부 DBC 기판
120: 반도체칩
130: 상부 DBC 기판
140: 와이어 본드
150: 봉합수지100: spacerless double-sided cooling power package with wire bonding
110: lower DBC substrate
120: semiconductor chip
130: upper DBC substrate
140: wire bond
150: sealing resin

Claims (3)

일면에 본딩 패턴이 구비되는 하부 DBC 기판;
상기 하부 DBC 기판의 리드 프레임에 실장된 반도체칩;
상기 하부 DBC 기판보다 크기가 작은 상태로 상기 하부 DBC 기판과 대향되게 위치되는 상부 DBC 기판;
상기 반도체칩을 감싸도록 구비되는 봉합수지; 및
상기 상부 DBC 기판이 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판을 연결하여 열을 방출시키는 와이어 본드;를 포함하는 것을 특징으로 하는 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지.
a lower DBC substrate having a bonding pattern on one surface;
a semiconductor chip mounted on a lead frame of the lower DBC substrate;
an upper DBC substrate having a size smaller than that of the lower DBC substrate and positioned to face the lower DBC substrate;
a sealing resin provided to surround the semiconductor chip; and
Spacerless double-sided cooling power package with wire bonding, comprising a; wire bond connecting the upper part of the semiconductor chip and the lower DBC substrate where the upper DBC substrate does not interfere to emit heat.
 제1항에 있어서,
상기 상부 DBC 기판은 외곽에 위치된 반도체칩의 일부를 가리는 크기로 구비되는 것을 특징으로 하는 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지.
According to claim 1,
Spacerless double-sided cooling power package with wire bonding, characterized in that the upper DBC substrate is sized to cover a portion of the semiconductor chip located outside.
 제1항에 있어서,
상기 와이어 본드는 상기 봉합수지의 양측에 단부가 노출되도록 구비되는 것을 특징으로 하는 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지.According to claim 1,
Spacerless double-sided cooling power package with wire bonding, characterized in that the wire bond is provided so that the ends are exposed on both sides of the encapsulant.
KR1020200079944A 2020-06-30 2020-06-30 Current power module package with dual side cooling without spacer with wire bonding KR102484544B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200079944A KR102484544B1 (en) 2020-06-30 2020-06-30 Current power module package with dual side cooling without spacer with wire bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200079944A KR102484544B1 (en) 2020-06-30 2020-06-30 Current power module package with dual side cooling without spacer with wire bonding

Publications (2)

Publication Number Publication Date
KR20220001676A true KR20220001676A (en) 2022-01-06
KR102484544B1 KR102484544B1 (en) 2023-01-04

Family

ID=79347895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200079944A KR102484544B1 (en) 2020-06-30 2020-06-30 Current power module package with dual side cooling without spacer with wire bonding

Country Status (1)

Country Link
KR (1) KR102484544B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036035A (en) * 2005-07-28 2007-02-08 Toshiba Corp Semiconductor device
JP2008192853A (en) * 2007-02-05 2008-08-21 Sharp Corp Semiconductor device equipped with two or more semiconductor elements, and manufacturing method of semiconductor device
KR101626534B1 (en) * 2015-06-24 2016-06-01 페어차일드코리아반도체 주식회사 Semiconductor package and a method of manufacturing the same
KR102065118B1 (en) 2018-11-26 2020-03-03 현대오트론 주식회사 Dual side cooling power module and manufacturing method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036035A (en) * 2005-07-28 2007-02-08 Toshiba Corp Semiconductor device
JP2008192853A (en) * 2007-02-05 2008-08-21 Sharp Corp Semiconductor device equipped with two or more semiconductor elements, and manufacturing method of semiconductor device
KR101626534B1 (en) * 2015-06-24 2016-06-01 페어차일드코리아반도체 주식회사 Semiconductor package and a method of manufacturing the same
KR102065118B1 (en) 2018-11-26 2020-03-03 현대오트론 주식회사 Dual side cooling power module and manufacturing method of the same

Also Published As

Publication number Publication date
KR102484544B1 (en) 2023-01-04

Similar Documents

Publication Publication Date Title
KR100723454B1 (en) Power module package with high thermal dissipation capability and method for manufacturing the same
KR101127199B1 (en) Semiconductor device
US8796831B2 (en) Complex semiconductor packages and methods of fabricating the same
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
KR101208332B1 (en) Clip structure for semiconductor package and a semiconductor package using the same
KR101222831B1 (en) Power module package
KR20100126909A (en) Power semiconductor module
KR20090062612A (en) Multi chip package
KR101321277B1 (en) Power module package and method for manufacturing the same
US7551455B2 (en) Package structure
KR20050077866A (en) Semiconductor package with heat-dissipating structure and method for fabricating the same
KR102172689B1 (en) Semiconductor package and method of fabricating the same
KR101343199B1 (en) Semiconductor device package
KR102163662B1 (en) Dual side cooling power module and manufacturing method of the same
KR101388857B1 (en) Semiconductor package and method of manufacturing the semiconductor package
KR102490612B1 (en) Power semiconductor module
JP5172290B2 (en) Semiconductor device
KR20220001679A (en) Current power module package with dual side cooling with copper via spacers with upper and lower conductive layers
KR20220001676A (en) Current power module package with dual side cooling without spacer with wire bonding
JP2017069351A (en) Semiconductor device
KR102418409B1 (en) Electrically isolated power semiconductor with heat clip
KR102405129B1 (en) Semiconductor package having exposed heat sink and method for fabricating the same
KR20150061441A (en) Package Substrate and Manufacturing Method for the same and Power module Package using the same
KR20100002875A (en) Semiconductor package
JP2017069352A (en) Semiconductor device

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
N231 Notification of change of applicant