KR20210155577A - Methods of manufacturing semiconductor device - Google Patents

Methods of manufacturing semiconductor device Download PDF

Info

Publication number
KR20210155577A
KR20210155577A KR1020200072972A KR20200072972A KR20210155577A KR 20210155577 A KR20210155577 A KR 20210155577A KR 1020200072972 A KR1020200072972 A KR 1020200072972A KR 20200072972 A KR20200072972 A KR 20200072972A KR 20210155577 A KR20210155577 A KR 20210155577A
Authority
KR
South Korea
Prior art keywords
thin film
forming
film
silicon oxide
semiconductor device
Prior art date
Application number
KR1020200072972A
Other languages
Korean (ko)
Inventor
빗하
권영수
오현곤
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020200072972A priority Critical patent/KR20210155577A/en
Publication of KR20210155577A publication Critical patent/KR20210155577A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Abstract

The present invention provides a method of manufacturing a semiconductor device capable of improving a gap fill process in a patterned structure. The method of manufacturing a semiconductor device includes the steps of: forming a pad oxide thin film on a substrate; forming a first silicon nitride layer on the pad oxide thin film; forming a blocking thin film on the first silicon nitride film; forming a second silicon nitride film on the blocking thin film; forming a pattern structure including a trench by patterning and etching the second silicon nitride layer, the blocking thin film, the first silicon nitride layer, and the pad oxide thin film; removing the second silicon nitride film to expose the blocking thin film; and forming a silicon oxide layer on the pattern structure to fill the trench. In the step of forming the silicon oxide film, a silicon oxide film is not deposited on the blocking thin film to prevent the entrance of the pattern structure from being blocked.

Description

반도체 소자의 제조 방법{Methods of manufacturing semiconductor device}Methods of manufacturing semiconductor device

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더 상세하게는 트렌치 등을 구비하는 패턴 구조체를 충전(filling)할 수 있는 반도체 소자의 제조 방법 에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of filling a pattern structure having a trench or the like.

반도체 소자의 소형화 및 집적도가 증가함에 따라 종횡비(aspect ratio)가 큰 트렌치 등의 패턴 구조체에서 갭필(gap fill) 공정의 난이도가 높아지는 어려움이 있다. As the miniaturization and integration of semiconductor devices increase, there is a difficulty in that the difficulty of a gap fill process increases in a pattern structure such as a trench having a large aspect ratio.

한국특허공개공보 제10-2010-0039654호Korean Patent Publication No. 10-2010-0039654

본 발명은 종횡비(aspect ratio)가 큰 트렌치 등의 패턴 구조체에서 갭필(gap fill) 공정을 개선할 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.An object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving a gap fill process in a pattern structure such as a trench having a large aspect ratio. However, these problems are exemplary, and the scope of the present invention is not limited thereto.

본 발명의 일 관점에 따른 반도체 소자의 제조 방법은 기판 상에 패드 옥사이드 박막을 형성하는 단계; 상기 패드 옥사이드 박막 상에 제 1 실리콘 질화막을 형성하는 단계; 상기 제 1 실리콘 질화막 상에 블로킹 박막을 형성하는 단계; 상기 블로킹 박막 상에 제 2 실리콘 질화막을 형성하는 단계; 상기 제 2 실리콘 질화막, 상기 블로킹 박막, 상기 제 1 실리콘 질화막 및 상기 패드 옥사이드 박막을 패터닝한 후 식각하여 트렌치를 구비하는 패턴 구조체를 형성하는 단계; 상기 블로킹 박막이 노출되도록 상기 제 2 실리콘 질화막을 제거하는 단계; 및 상기 트렌치를 충전하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계;를 포함하되, 상기 실리콘 산화막을 형성하는 단계에서 상기 패턴 구조체의 입구가 막히는 것을 방지하도록 상기 블로킹 박막 상에는 실리콘 산화막이 증착되지 않은 것을 특징으로 한다. 상기 블로킹 박막은 알루미늄 산화막, 티타늄 산화막 또는 하프늄 산화막을 포함할 수 있다. A method of manufacturing a semiconductor device according to an aspect of the present invention includes forming a pad oxide thin film on a substrate; forming a first silicon nitride film on the pad oxide thin film; forming a blocking thin film on the first silicon nitride film; forming a second silicon nitride film on the blocking thin film; forming a patterned structure including trenches by patterning the second silicon nitride layer, the blocking thin film, the first silicon nitride layer, and the pad oxide thin film and then etching; removing the second silicon nitride film to expose the blocking thin film; and forming a silicon oxide film on the pattern structure to fill the trench; including, wherein a silicon oxide film is not deposited on the blocking thin film to prevent the entrance of the pattern structure from being blocked in the forming of the silicon oxide film characterized in that The blocking thin film may include an aluminum oxide film, a titanium oxide film, or a hafnium oxide film.

상기 반도체 소자의 제조 방법에서, 상기 실리콘 산화막을 형성하는 단계는 원자층 증착 공정으로 실리콘 산화막을 형성하는 단계를 포함할 수 있다. In the method of manufacturing the semiconductor device, the forming of the silicon oxide layer may include forming the silicon oxide layer through an atomic layer deposition process.

상기 반도체 소자의 제조 방법은, 상기 실리콘 산화막을 형성하는 단계 후에 상기 블로킹 박막을 스토퍼(stopper)로 하여 상기 실리콘 산화막의 일부를 제거하는 단계;를 더 포함할 수 있다. The method of manufacturing the semiconductor device may further include, after forming the silicon oxide layer, removing a portion of the silicon oxide layer using the blocking thin film as a stopper.

상기 반도체 소자의 제조 방법은, 상기 트렌치를 충전하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계는 TSA 기체와 O3 기체의 반응을 수반하는 FCVD 공정을 수행하는 단계를 포함할 수 있다.In the method of manufacturing the semiconductor device, forming a silicon oxide layer on the pattern structure to fill the trench may include performing an FCVD process involving a reaction between a TSA gas and an O3 gas.

상기 반도체 소자의 제조 방법은, 상기 트렌치를 충전하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계는 TEOS 기체와 O3 기체의 반응을 수반하는 HARP(High Aspect Ratio Process) 공정을 수행하는 단계를 포함할 수 있다.In the manufacturing method of the semiconductor device, the step of forming a silicon oxide layer on the pattern structure to fill the trench may include performing a high aspect ratio process (HARP) process involving a reaction between a TEOS gas and an O3 gas. can

상기 반도체 소자의 제조 방법은, 상기 트렌치를 충전하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계는 SiH4 기체와 Ar/O2 기체의 반응을 수반하는 HDPCVD(High Density Plasma Chemical Vapor Deposition) 공정을 수행하는 단계를 포함할 수 있다.In the method of manufacturing the semiconductor device, the step of forming a silicon oxide film on the pattern structure to fill the trench is a High Density Plasma Chemical Vapor Deposition (HDPCVD) process involving a reaction between SiH4 gas and Ar/O2 gas. may include steps.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 종횡비(aspect ratio)가 큰 트렌치 등의 패턴 구조체에서 갭필(gap fill) 공정을 개선할 수 있는 반도체 소자의 제조 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention made as described above, a method of manufacturing a semiconductor device capable of improving a gap fill process in a pattern structure such as a trench having a large aspect ratio can be implemented. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 도해하는 순서도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순차적으로 도해하는 단면도들이다. 1 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
2 to 5 are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, several preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.Examples of the present invention are provided to more completely explain the present invention to those of ordinary skill in the art, and the following examples may be modified in various other forms, and the scope of the present invention is as follows It is not limited to an Example. Rather, these embodiments are provided so as to more fully and complete the present disclosure, and to fully convey the spirit of the present invention to those skilled in the art. In addition, in the drawings, the thickness or size of each layer is exaggerated for convenience and clarity of description.

이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically illustrating ideal embodiments of the present invention. In the drawings, variations of the illustrated shape can be envisaged, for example depending on manufacturing technology and/or tolerances. Accordingly, embodiments of the spirit of the present invention should not be construed as limited to the specific shape of the region shown herein, but should include, for example, changes in shape caused by manufacturing.

본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 블로킹 박막이 오목 패턴의 측면과 바닥면에 형성되지 않고 상기 오목 패턴의 상부면에 선택적으로 형성된, 패턴 구조체를 제공하는 단계; 및 상기 오목 패턴을 충전(filling)하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계;를 포함하되, 상기 실리콘 산화막을 형성하는 단계에서 상기 블로킹 박막 상에는 실리콘 산화막이 증착되지 않은 것을 특징으로 한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention includes: providing a pattern structure in which a blocking thin film is selectively formed on the upper surface of the concave pattern without being formed on the side and bottom surfaces of the concave pattern; and forming a silicon oxide film on the pattern structure so as to fill the concave pattern, wherein, in the forming of the silicon oxide film, a silicon oxide film is not deposited on the blocking thin film.

본 명세서에서 오목 패턴은 상부면에서 하방으로 깊이를 가지는 공간을 가지는 패턴을 의미하며, 예를 들어, 트렌치 패턴, 홀 패턴, 비아 패턴 등을 포함할 수 있다. 오목 패턴의 측면과 바닥면은 하방으로 깊이를 가지는 공간을 정의하는 면을 의미한다. 오목 패턴의 상부면은 오목 패턴의 측면 중 최상단에서 오목 패턴의 외부로 이어지는 상면을 의미한다. 따라서 서로 이격된 오목 패턴의 바닥면과 오목 패턴의 상부면은 오목 패턴의 측면을 통하여 서로 이어질 수 있다. In the present specification, the concave pattern means a pattern having a space having a depth downward from the upper surface, and may include, for example, a trench pattern, a hole pattern, a via pattern, and the like. The side surface and the bottom surface of the concave pattern mean a surface defining a space having a depth downward. The upper surface of the concave pattern means an upper surface extending from the top of the side surfaces of the concave pattern to the outside of the concave pattern. Accordingly, the bottom surface of the concave pattern spaced apart from each other and the upper surface of the concave pattern may be connected to each other through the side surface of the concave pattern.

블로킹(blocking) 박막은 실리콘 산화막이 증착되는 것을 방지할 수 있는 박막(SBL; SiO2 Blocking Layer)을 의미하면, 알루미늄 산화막, 티타늄 산화막 또는 하프늄 산화막을 포함할 수 있다. The blocking thin film means a thin film (SBL; SiO 2 Blocking Layer) capable of preventing a silicon oxide film from being deposited, and may include an aluminum oxide film, a titanium oxide film, or a hafnium oxide film.

실리콘 산화막이 증착되기 전의 패턴 구조체에서, 블로킹 박막은 상부면에서 하방으로 깊이를 가지는 공간을 정의하는 오목 패턴의 측면 내지 바닥면에 형성되지 않고 오목 패턴의 상부면에만 선택적으로 형성된다. 이러한 패턴 구조체 상에 실리콘 산화막이 증착되는 경우, 오목 패턴의 상부에 오버행(overhang)이 발생되는 것을 방지할 수 있고 이에 따라 오목 패턴을 충전하는 실리콘 산화막 내 보이드(void) 등이 발생하는 문제점을 개선할 수 있다. 이러한 구성은 오목 패턴의 종횡비가 클수록 현저한 효과를 가질 수 있다. In the pattern structure before the silicon oxide film is deposited, the blocking thin film is selectively formed only on the upper surface of the concave pattern rather than on the side or bottom surface of the concave pattern defining a space having a depth downward from the upper surface. When a silicon oxide film is deposited on such a pattern structure, it is possible to prevent an overhang from being generated on the upper portion of the concave pattern, and thus the problem of occurrence of voids in the silicon oxide film filling the concave pattern is improved. can do. Such a configuration may have a significant effect as the aspect ratio of the concave pattern increases.

한편, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 상기 실리콘 산화막을 형성하는 단계 후에 상기 블로킹 박막을 스토퍼(stopper)로 하여 상기 실리콘 산화막의 일부를 제거하는 단계;를 더 포함할 수 있다. Meanwhile, the method of manufacturing a semiconductor device according to an embodiment of the present invention may further include a step of removing a portion of the silicon oxide film using the blocking thin film as a stopper after the forming of the silicon oxide film. .

오목 패턴을 충전하는 실리콘 산화막은 오목 패턴의 깊이를 충전하고 여분의 높이만큼 더 증착될 수 있어 이를 제거하는 것이 필요한 바, 상기 블로킹 박막은 상기 여분의 실리콘 산화막을 제거하는 공정에서 제거 공정의 스토퍼(stopper) 기능을 담당할 수 있다. The silicon oxide film filling the concave pattern fills the depth of the concave pattern and can be further deposited as much as an extra height, so it is necessary to remove it. The blocking thin film is a stopper of the removal process in the process of removing the excess silicon oxide film ( stopper) function.

따라서, 상술한 블로킹 박막을 도입함으로써 오목 패턴을 충전함에 있어 보이드가 발생하는 것을 방지할 수 있으며, 오목 패턴을 충전하는 실리콘 산화막의 여분을 제거함에 있어서 필요한 스토퍼 박막을 별도로 도입하지 않을 수 있다. Therefore, it is possible to prevent voids from being generated in filling the concave pattern by introducing the above-described blocking thin film, and a stopper thin film necessary for removing the excess of the silicon oxide film filling the concave pattern may not be separately introduced.

이하에서는 상술한 본 발명의 기술적 사상을 STI(Shallow Trench Isolation) 구조에 구체적으로 적용한 실시예들을 설명한다. STI 구조에서 단차를 가지는 오목 패턴은 트렌치 패턴으로 이해할 수 있다. Hereinafter, embodiments in which the above-described technical idea of the present invention is specifically applied to a shallow trench isolation (STI) structure will be described. A concave pattern having a step difference in the STI structure may be understood as a trench pattern.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 도해하는 순서도이며, 도 2 내지 도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순차적으로 도해하는 단면도들이다. 1 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 2 to 5 are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 도 2와 도 3의 조합으로 구성되는 제 1-1 실시예, 도 2와 도 4의 조합으로 구성되는 제 1-2 실시예 또는 도 2와 도 5의 조합으로 구성되는 제 1-3 실시예로 구성될 수 있다. A method of manufacturing a semiconductor device according to an embodiment of the present invention is the 1-1 embodiment configured by the combination of FIGS. 2 and 3 , the 1-2 embodiment configured by the combination of FIGS. 2 and 4 , or FIG. 2 . It may be configured according to the first to third embodiments configured by a combination of and FIG. 5 .

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 (1) 기판 상에 패드 옥사이드(Pad Oxide) 박막을 형성하는 단계(S100); 상기 패드 옥사이드 박막 상에 제 1 실리콘 질화막(SiN)을 형성하는 단계(S200); 상기 제 1 실리콘 질화막 상에 블로킹 박막을 형성하는 단계(S300); 상기 블로킹 박막 상에 제 2 실리콘 질화막(SiN)을 형성하는 단계(S400) ;를 수행할 수 있다. 1 and 2, a method of manufacturing a semiconductor device according to an embodiment of the present invention includes (1) forming a pad oxide thin film on a substrate (S100); forming a first silicon nitride film (SiN) on the pad oxide thin film (S200); forming a blocking thin film on the first silicon nitride film (S300); Forming a second silicon nitride film (SiN) on the blocking thin film (S400); may be performed.

(2) 상기 제 2 실리콘 질화막, 상기 블로킹 박막, 상기 제 1 실리콘 질화막 및 상기 패드 옥사이드 박막을 패터닝한 후 식각하여 트렌치를 구비하는 패턴 구조체를 형성하는 단계((S500);를 수행할 수 있다. 상기 트렌치는 상기 기판의 일부까지 하방으로 신장하도록 형성될 수 있다. 예를 들어, 패터닝은 포토 리소그래피(photo lithography) 공정으로 구현될 수 있으며, 식각은 에칭(etching) 공정으로 구현될 수 있다. (2) patterning the second silicon nitride film, the blocking thin film, the first silicon nitride film, and the pad oxide thin film and etching to form a patterned structure having a trench ((S500); may be performed. The trench may be formed to extend downwardly to a portion of the substrate, For example, patterning may be implemented by a photo lithography process, and etching may be implemented by an etching process.

(3) 상기 블로킹 박막이 노출되도록 상기 제 2 실리콘 질화막을 제거하는 단계(S600);를 수행할 수 있다. 이에 의하면, 블로킹 박막은 트렌치 패턴의 측면과 바닥면에 형성되지 않고 트렌치 패턴의 상부면에 선택적으로 배치될 수 있다. (3) removing the second silicon nitride layer to expose the blocking thin film (S600); may be performed. Accordingly, the blocking thin film may be selectively disposed on the upper surface of the trench pattern without being formed on the side surface and the bottom surface of the trench pattern.

(4) 상기 패턴 구조체 상에 실리콘 산화막(SiO2)을 형성하는 단계(S700);를 수행할 수 있다. 상기 실리콘 산화막을 형성하는 단계는 원자층 증착 (ALD) 공정으로 실리콘 산화막을 형성하는 단계를 포함할 수 있다. 이 경우, 원자층 증착 (ALD) 공정으로 구현되는 실리콘 산화막은 트렌치 패턴의 적어도 일부를 충전할 수 있다. (4) forming a silicon oxide layer (SiO2) on the pattern structure (S700); may be performed. The forming of the silicon oxide layer may include forming the silicon oxide layer using an atomic layer deposition (ALD) process. In this case, a silicon oxide layer implemented by an atomic layer deposition (ALD) process may fill at least a portion of the trench pattern.

계속하여, 도 3을 참조하면, 본 발명의 제 1-1 실시예에 따른 반도체 소자의 제조 방법은, 도 2의 (1) 단계 내지 (4) 단계를 수행한 후에, (5A) 트렌치 패턴을 완전히 충전할 때까지 원자층 증착 (ALD) 공정으로 실리콘 산화막을 형성하는 단계;를 수행할 수 있다. Subsequently, referring to FIG. 3 , in the method of manufacturing a semiconductor device according to the 1-1 embodiment of the present invention, after steps (1) to (4) of FIG. 2 are performed, (5A) a trench pattern is formed. Forming a silicon oxide film by an atomic layer deposition (ALD) process until fully charged; may be performed.

실리콘 산화막이 증착되기 전의 패턴 구조체에서, 블로킹 박막은 상부면에서 하방으로 깊이를 가지는 공간을 정의하는 트렌치 패턴의 측면 내지 바닥면에 형성되지 않고 트렌치 패턴의 상부면에만 선택적으로 형성된다. 이러한 패턴 구조체 상에 실리콘 산화막이 증착되는 경우, 상기 블로킹 박막 상에는 실리콘 산화막이 증착되지 않으므로 트렌치 패턴의 상부에 오버행(overhang)이 발생되는 것을 방지할 수 있고 이에 따라 트렌치 패턴을 충전하는 실리콘 산화막 내 보이드(void) 등이 발생하는 문제점을 개선할 수 있다. 이러한 구성은 트렌치 패턴의 종횡비가 클수록 현저한 효과를 가질 수 있다. In the pattern structure before the silicon oxide film is deposited, the blocking thin film is selectively formed only on the upper surface of the trench pattern, not on the side or bottom surface of the trench pattern defining a space having a depth downward from the upper surface. When a silicon oxide film is deposited on such a pattern structure, since a silicon oxide film is not deposited on the blocking thin film, it is possible to prevent an overhang from occurring on the upper portion of the trench pattern, and thus voids in the silicon oxide film filling the trench pattern (void), etc., can be improved. Such a configuration may have a significant effect as the aspect ratio of the trench pattern increases.

(6) 블로킹 박막을 습식 공정에 의하여 스트립 제거하는 단계를 수행하며, (7) 트렌치 패턴을 구비하는 패턴 구조체 상에 실리콘 산화막을 추가적으로 더 형성할 수 있다. 한편, 단계 (6), (7)의 수행 여부는 선택적일 수 있다. (6) strip-removing the blocking thin film by a wet process is performed, and (7) a silicon oxide film may be additionally formed on the pattern structure having the trench pattern. Meanwhile, whether steps (6) and (7) are performed may be optional.

(8) 트렌치 패턴을 충전하는 실리콘 산화막 외의 나머지 실리콘 산화막을 제거할 수 있다. 이러한 제거 공정은, 예컨대, 화학적 기계적 폴리싱(CMP) 공정으로 구현될 수 있으며, 제거 공정의 스토퍼(stopper)는 제 1 실리콘 질화막 또는 블로킹 박막일 수 있다. 예를 들어, 단계 (6)을 수행하지 않는 경우, 실리콘 산화막의 CMP 공정의 스토퍼는 블로킹 박막일 수 있으며, 단계 (6)을 수행하는 경우, 실리콘 산화막의 CMP 공정의 스토퍼는 제 1 실리콘 질화막일 수 있다. (8) The remaining silicon oxide film other than the silicon oxide film filling the trench pattern may be removed. The removal process may be implemented as, for example, a chemical mechanical polishing (CMP) process, and a stopper of the removal process may be a first silicon nitride film or a blocking thin film. For example, when step (6) is not performed, the stopper of the CMP process of the silicon oxide film may be a blocking thin film, and when the step (6) is performed, the stopper of the CMP process of the silicon oxide film is the first silicon nitride film can

(9) (블로킹 박막), 제 1 실리콘 질화막 및 패드 옥사이드 박막을 스트립 제거하는 단계;를 수행할 수 있다. (9) (blocking thin film), strip-removing the first silicon nitride film and the pad oxide thin film; may be performed.

한편, 도 4를 참조하면, 본 발명의 제 1-2 실시예에 따른 반도체 소자의 제조 방법은, 도 2의 (1) 단계 내지 (4) 단계를 수행한 후에, (5) 블로킹 박막을 습식 공정에 의하여 스트립 제거하는 단계;를 수행한다. Meanwhile, referring to FIG. 4 , in the method of manufacturing a semiconductor device according to the first 1-2 embodiment of the present invention, after steps (1) to (4) of FIG. 2 are performed, (5) the blocking thin film is wetted. removing the strip by the process; is performed.

(6) 트렌치 패턴을 완전히 충전할 때까지 화학 기상 증착(CVD) 공정으로 실리콘 산화막을 형성하는 단계;를 수행할 수 있다. STI 갭필 공정으로서 화학 기상 증착(CVD) 공정은, 예를 들어, FCVD, HARP 또는 HDPCVD 공정을 포함할 수 있다. (6) forming a silicon oxide film by a chemical vapor deposition (CVD) process until the trench pattern is completely filled; may be performed. A chemical vapor deposition (CVD) process as the STI gapfill process may include, for example, an FCVD, HARP or HDPCVD process.

(6.1) FCVD 공정은 TSA 기체와 O3 기체의 반응을 수반하며, 저온에서의 증착과 650℃ 미만에서의 산화 변환(oxide conversion)을 포함할 수 있다. (6.1) The FCVD process involves the reaction of TSA gas and O3 gas, and may include deposition at a low temperature and oxide conversion at less than 650°C.

(6.2) HARP(High Aspect Ratio Process) 공정은 TEOS 기체와 O3 기체의 반응을 수반하며, 예를 들어, 증착온도가 540℃, 어닐온도가 1050℃일 수 있다.(6.2) HARP (High Aspect Ratio Process) process involves the reaction of TEOS gas and O3 gas. For example, the deposition temperature may be 540°C and the annealing temperature may be 1050°C.

(6.3) HDPCVD(High Density Plasma Chemical Vapor Deposition) 공정은 SiH4 기체와 Ar/O2 기체의 반응을 수반하며, 예를 들어, 증착온도는 250 ~ 350℃일 수 있다. (6.3) HDPCVD (High Density Plasma Chemical Vapor Deposition) process involves the reaction of SiH4 gas and Ar/O2 gas, for example, the deposition temperature may be 250 ~ 350 ℃.

(7) 트렌치 패턴을 구비하는 패턴 구조체 상에 최종적인 실리콘 산화막을 형성할 수 있다. (7) A final silicon oxide film may be formed on the pattern structure having the trench pattern.

(8) 트렌치 패턴을 충전하는 실리콘 산화막 외의 나머지 실리콘 산화막을 제거할 수 있다. 이러한 제거 공정은, 예컨대, 화학적 기계적 폴리싱(CMP) 공정으로 구현될 수 있으며, 제거 공정의 스토퍼(stopper)는 제 1 실리콘 질화막일 수 있다. 한편, 단계 (5)를 수행하지 않거나 불충분하게 수행할 경우, 실리콘 산화막의 CMP 공정에서 스토퍼는 블로킹 박막일 수 있다. (8) The remaining silicon oxide film other than the silicon oxide film filling the trench pattern may be removed. The removal process may be implemented as, for example, a chemical mechanical polishing (CMP) process, and a stopper of the removal process may be the first silicon nitride layer. On the other hand, when step (5) is not performed or insufficiently performed, the stopper in the CMP process of the silicon oxide film may be a blocking thin film.

(9) (블로킹 박막), 제 1 실리콘 질화막 및 패드 옥사이드 박막을 스트립 제거하는 단계;를 수행할 수 있다. (9) (blocking thin film), strip-removing the first silicon nitride film and the pad oxide thin film; may be performed.

한편, 도 5를 참조하면, 본 발명의 제 1-3 실시예에 따른 반도체 소자의 제조 방법은, 도 2의 (1) 단계 내지 (4) 단계를 수행한 후에, (5) 트렌치 패턴을 완전히 충전할 때까지 화학 기상 증착(CVD) 공정으로 실리콘 산화막을 형성하는 단계;를 수행할 수 있다. STI 갭필 공정으로서 화학 기상 증착(CVD) 공정은, 예를 들어, FCVD, HARP 또는 HDPCVD 공정을 포함할 수 있다. Meanwhile, referring to FIG. 5 , in the method of manufacturing a semiconductor device according to the 1-3 embodiment of the present invention, after steps (1) to (4) of FIG. 2 are performed, (5) the trench pattern is completely Forming a silicon oxide film by a chemical vapor deposition (CVD) process until charging may be performed. A chemical vapor deposition (CVD) process as the STI gapfill process may include, for example, an FCVD, HARP or HDPCVD process.

(5.1) FCVD 공정은 TSA 기체와 O3 기체의 반응을 수반하며, 저온에서의 증착과 650℃ 미만에서의 산화 변환(oxide conversion)을 포함할 수 있다. (5.1) The FCVD process involves the reaction of TSA gas and O3 gas, and may include deposition at a low temperature and oxide conversion at less than 650°C.

(5.2) HARP(High Aspect Ratio Process) 공정은 TEOS 기체와 O3 기체의 반응을 수반하며, 예를 들어, 증착온도가 540℃, 어닐온도가 1050℃일 수 있다.(5.2) HARP (High Aspect Ratio Process) process involves the reaction of TEOS gas and O3 gas. For example, the deposition temperature may be 540°C and the annealing temperature may be 1050°C.

(5.3) HDPCVD(High Density Plasma Chemical Vapor Deposition) 공정은 SiH4 기체와 Ar/O2 기체의 반응을 수반하며, 예를 들어, 증착온도는 250 ~ 350℃일 수 있다. (5.3) HDPCVD (High Density Plasma Chemical Vapor Deposition) process involves the reaction of SiH4 gas and Ar/O2 gas, for example, the deposition temperature may be 250 ~ 350 ℃.

(6) 트렌치 패턴을 구비하는 패턴 구조체 상에 최종적인 실리콘 산화막을 형성할 수 있다. (6) A final silicon oxide film may be formed on the pattern structure having the trench pattern.

(7) 트렌치 패턴을 충전하는 실리콘 산화막 외의 나머지 실리콘 산화막을 제거할 수 있다. 이러한 제거 공정은, 예컨대, 화학적 기계적 폴리싱(CMP) 공정으로 구현될 수 있으며, 제거 공정의 스토퍼(stopper)는 블로킹 박막일 수 있다. (7) The remaining silicon oxide film other than the silicon oxide film filling the trench pattern may be removed. The removal process may be implemented as, for example, a chemical mechanical polishing (CMP) process, and a stopper of the removal process may be a blocking thin film.

(6) 블로킹 박막, 제 1 실리콘 질화막 및 패드 옥사이드 박막을 스트립 제거하는 단계;를 수행할 수 있다. (6) strip-removing the blocking thin film, the first silicon nitride film, and the pad oxide thin film; may be performed.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

Claims (9)

기판 상에 패드 옥사이드 박막을 형성하는 단계;
상기 패드 옥사이드 박막 상에 제 1 실리콘 질화막을 형성하는 단계;
상기 제 1 실리콘 질화막 상에 블로킹 박막을 형성하는 단계;
상기 블로킹 박막 상에 제 2 실리콘 질화막을 형성하는 단계;
상기 제 2 실리콘 질화막, 상기 블로킹 박막, 상기 제 1 실리콘 질화막 및 상기 패드 옥사이드 박막을 패터닝한 후 식각하여 트렌치를 구비하는 패턴 구조체를 형성하는 단계;
상기 블로킹 박막이 노출되도록 상기 제 2 실리콘 질화막을 제거하는 단계; 및
상기 트렌치를 충전하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계;를 포함하되,
상기 실리콘 산화막을 형성하는 단계에서 상기 패턴 구조체의 입구가 막히는 것을 방지하도록 상기 블로킹 박막 상에는 실리콘 산화막이 증착되지 않은 것을 특징으로 하는,
반도체 소자의 제조 방법.forming a pad oxide thin film on a substrate;
forming a first silicon nitride film on the pad oxide thin film;
forming a blocking thin film on the first silicon nitride film;
forming a second silicon nitride film on the blocking thin film;
forming a patterned structure including trenches by patterning the second silicon nitride layer, the blocking thin film, the first silicon nitride layer, and the pad oxide thin film and then etching;
removing the second silicon nitride film to expose the blocking thin film; and
Including; forming a silicon oxide film on the pattern structure to fill the trench;
Characterized in that the silicon oxide film is not deposited on the blocking thin film to prevent the entrance of the pattern structure from being blocked in the step of forming the silicon oxide film,
A method of manufacturing a semiconductor device. 제 1 항에 있어서,
상기 실리콘 산화막을 형성하는 단계는 원자층 증착 공정으로 실리콘 산화막을 형성하는 단계를 포함하는,
반도체 소자의 제조 방법.The method of claim 1,
Forming the silicon oxide film includes forming a silicon oxide film by an atomic layer deposition process,
A method of manufacturing a semiconductor device. 제 1 항에 있어서,
상기 실리콘 산화막을 형성하는 단계 후에 상기 블로킹 박막을 스토퍼(stopper)로 하여 상기 실리콘 산화막의 일부를 제거하는 단계;를 더 포함하는,
반도체 소자의 제조 방법.The method of claim 1,
After forming the silicon oxide film, using the blocking thin film as a stopper to remove a part of the silicon oxide film; further comprising
A method of manufacturing a semiconductor device. 제 1 항에 있어서,
상기 블로킹 박막은 알루미늄 산화막을 포함하는,
반도체 소자의 제조 방법.The method of claim 1,
The blocking thin film comprises an aluminum oxide film,
A method of manufacturing a semiconductor device. 제 1 항에 있어서,
상기 블로킹 박막은 티타늄 산화막을 포함하는,
반도체 소자의 제조 방법.The method of claim 1,
The blocking thin film comprises a titanium oxide film,
A method of manufacturing a semiconductor device. 제 1 항에 있어서,
상기 블로킹 박막은 하프늄 산화막을 포함하는,
반도체 소자의 제조 방법.The method of claim 1,
The blocking thin film comprises a hafnium oxide film,
A method of manufacturing a semiconductor device. 제 1 항에 있어서,
상기 트렌치를 충전하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계는 TSA 기체와 O3 기체의 반응을 수반하는 FCVD 공정을 수행하는 단계를 포함하는,
반도체 소자의 제조 방법.The method of claim 1,
Forming a silicon oxide film on the patterned structure to fill the trench includes performing an FCVD process involving a reaction of a TSA gas and an O3 gas,
A method of manufacturing a semiconductor device. 제 1 항에 있어서,
상기 트렌치를 충전하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계는 TEOS 기체와 O3 기체의 반응을 수반하는 HARP(High Aspect Ratio Process) 공정을 수행하는 단계를 포함하는,
반도체 소자의 제조 방법.The method of claim 1,
The step of forming a silicon oxide film on the pattern structure to fill the trench includes performing a High Aspect Ratio Process (HARP) process involving a reaction between a TEOS gas and an O3 gas.
A method of manufacturing a semiconductor device. 제 1 항에 있어서,
상기 트렌치를 충전하도록 상기 패턴 구조체 상에 실리콘 산화막을 형성하는 단계는 SiH4 기체와 Ar/O2 기체의 반응을 수반하는 HDPCVD(High Density Plasma Chemical Vapor Deposition) 공정을 수행하는 단계를 포함하는,
반도체 소자의 제조 방법.The method of claim 1,
The step of forming a silicon oxide film on the pattern structure to fill the trench includes performing a High Density Plasma Chemical Vapor Deposition (HDPCVD) process involving a reaction between SiH4 gas and Ar/O2 gas.
A method of manufacturing a semiconductor device.
KR1020200072972A 2020-06-16 2020-06-16 Methods of manufacturing semiconductor device KR20210155577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200072972A KR20210155577A (en) 2020-06-16 2020-06-16 Methods of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200072972A KR20210155577A (en) 2020-06-16 2020-06-16 Methods of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20210155577A true KR20210155577A (en) 2021-12-23

Family

ID=79175714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200072972A KR20210155577A (en) 2020-06-16 2020-06-16 Methods of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20210155577A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100039654A (en) 2008-10-08 2010-04-16 주성엔지니어링(주) Method of gap filling in a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100039654A (en) 2008-10-08 2010-04-16 주성엔지니어링(주) Method of gap filling in a semiconductor device

Similar Documents

Publication Publication Date Title
KR100898580B1 (en) Method of forming isolation layer for semiconductor device
US6214698B1 (en) Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
US8580649B2 (en) Method for manufacturing semiconductor device
US7947551B1 (en) Method of forming a shallow trench isolation structure
KR20150007216A (en) Method of forming a shallow trench isolation structure
US6974755B2 (en) Isolation structure with nitrogen-containing liner and methods of manufacture
TW554472B (en) A method for forming shallow trench isolation
KR100545697B1 (en) Trench device isolation method for semiconductor devices
US20090072355A1 (en) Dual shallow trench isolation structure
TWI579923B (en) Trench structure of semiconductor device and manufacturing method thereof
US7018905B1 (en) Method of forming isolation film in semiconductor device
KR20070070967A (en) Method for forming isolation layer of semiconductor device
KR20210155577A (en) Methods of manufacturing semiconductor device
CN104716035A (en) Chemical mechanical polishing method
KR100691016B1 (en) Method for forming isolation layer of semiconductor device
KR19990024548A (en) Method for manufacturing isolation structure of semiconductor device
US10811311B2 (en) Element isolation layer structure and method of manufacturing the same
KR20060011449A (en) Method for isolation in semiconductor device
KR100671661B1 (en) Method of forming isolation film in semiconductor device
KR100567872B1 (en) Method for forming isolation layer in a semiconductor manufacturing device
KR101078720B1 (en) Method for forming isolation layer of semiconductor device
US20150087134A1 (en) Semiconductor isolation region uniformity
KR100829371B1 (en) Fabricating method of semiconductor device
KR100653704B1 (en) Methods of forming trench isolation in semiconductor device and trench isolation structure fabricated thereby
JP2014212230A (en) Method of manufacturing semiconductor device