KR100898580B1 - Method of forming isolation layer for semiconductor device - Google Patents

Method of forming isolation layer for semiconductor device Download PDF

Info

Publication number
KR100898580B1
KR100898580B1 KR1020020077594A KR20020077594A KR100898580B1 KR 100898580 B1 KR100898580 B1 KR 100898580B1 KR 1020020077594 A KR1020020077594 A KR 1020020077594A KR 20020077594 A KR20020077594 A KR 20020077594A KR 100898580 B1 KR100898580 B1 KR 100898580B1
Authority
KR
South Korea
Prior art keywords
film
forming
trench
formed
1hdp
Prior art date
Application number
KR1020020077594A
Other languages
Korean (ko)
Other versions
KR20040049739A (en
Inventor
김진웅
김한민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020077594A priority Critical patent/KR100898580B1/en
Publication of KR20040049739A publication Critical patent/KR20040049739A/en
Application granted granted Critical
Publication of KR100898580B1 publication Critical patent/KR100898580B1/en

Links

Images

Abstract

본 발명은 STI 기술에 의한 고집적 소자의 소자분리막 형성시 보이드 발생없이 트렌치를 용이하게 매립하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공하기 위한 것으로, 본 발명은 반도체기판을 소정 깊이만큼 식각하여 트렌치를 형성하는 단계; The present invention is to provide a device isolation film formed in a semiconductor device ways to improve the reliability of the device to facilitate embedding the trench with no voids when the device isolation film is formed of a highly integrated device of the STI technique, the present invention is a semiconductor substrate forming a trench by etching a predetermined depth; 상기 트렌치의 바닥에서 형성되는 두께가 상기 트렌치의 측벽에서 형성되는 두께보다 더 두껍게 하여 상기 트렌치 저부를 소정 부분 채우도록 상기 트렌치 및 마스크 패턴의 표면 상에 제1HDP산화막을 형성하는 단계; The step of the thickness is formed in the bottom of the trench to form a first 1HDP oxide film on the surface of the trench and the mask pattern to be thicker than the thickness to be formed in the side wall of the trench so that the trench bottom to fill the predetermined portion; 상기 제1HDP산화막이 형성된 트렌치에 매립되도록 상기 제1HDP산화막 상부에 SOG막을 형성하는 단계; Forming a SOG film on said first oxide upper 1HDP so embedded in the said first 1HDP oxide film formed trenches; 상기 SOG막과 제1HDP산화막을 상기 마스크 패턴의 표면이 노출되도록 전면식각하여 상기 SOG막이 상기 제1HDP산화막이 형성된 트렌치 내부를 소정 부분만 채우도록 하는 단계; Further comprising: a trench within the SOG film is 1HDP wherein the oxide film formed by the SOG film and the first oxide film 1HDP by etching to expose the front surface of the mask pattern so as to fill only a predetermined portion; 상기 제1HDP산화막과 SOG막이 형성된 상기 트렌치 내부의 나머지 부분을 채우도록 상기 반도체기판의 전면 상에 제2HDP산화막을 형성하는 단계; Forming a first 2HDP oxide film on the front surface of the semiconductor substrate to fill the remainder of the interior of the trench wherein the 1HDP oxide film and SOG film has been formed; 및 상기 마스크 패턴의 표면이 노출되도록 상기 제2HDP산화막을 전면식각하여 상기 SOG막이 상기 제1HDP산화막과 제2HDP산화막에 의해 둘러싸이는 소자분리막을 형성하는 단계를 포함한다. And that by the front etching the second oxide film 2HDP such that the exposed surface of the mask pattern wherein the SOG film is surrounded by the first and second oxide films 1HDP 2HDP oxide film and forming a device isolation film.
HDP-CVD, SOG막, STI, 보이드, 갭매립, 소자분리막 HDP-CVD, SOG film, STI, voids, gaps filled, the device isolation film

Description

반도체 소자의 소자분리막 형성방법{METHOD OF FORMING ISOLATION LAYER FOR SEMICONDUCTOR DEVICE} Device isolation method for forming a semiconductor device {METHOD OF FORMING ISOLATION LAYER FOR SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도. Figure 1a to 1d is a sectional view for explaining a device isolation method for forming a semiconductor device according to an embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명 Description of the drawings ※

10 : 반도체 기판 11A : 패드 산화막 10: semiconductor substrate 11A: pad oxide film

11B : 패드 질화막 11 : 마스크 패턴 11B: pad nitride layer 11: a mask pattern

12A, 12B : 제 1 및 제 2 HDP 산화막 12A, 12B: first and the HDP oxide film 2

13 : SOG막 100 : 소자분리막 13: SOG film 100: element isolation film

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 특히 STI(Sallow Trench Isolation) 기술을 적용한 반도체 소자의 소자분리막 형성방법에 관한 것이다. The present invention relates to a device isolation method for forming a semiconductor device, and more particularly applying the STI (Sallow Trench Isolation) technique related to the element-isolating film forming method of the semiconductor device.

일반적으로, 소자분리막은 질화막 패턴을 마스크로 하여 반도체 기판을 열산화시키는 로코스(Local Oxidation of Silicon; LOCOS) 공정을 주로 이용하여 형성하였으나, LOCOS 공정에 의한 소자분리 영역은 비교적 면적이 크고 경계면에 발생되는 버즈빅(bird's beak) 등의 문제로 인하여 고집적 소자에 적용하는데 한계가 있었다. In general, the device isolation film is LOCOS for thermally oxidizing a semiconductor substrate by the nitride film pattern as a mask, the (Local Oxidation of Silicon LOCOS), but is formed by mainly using the process, the element isolation region by the LOCOS process is a relatively size large interface due to problems such as bird's beak (bird's beak) is generated there is a limitation in applying the high-density devices. 따라서, 최근에는 소자의 고집적화에 대응하기 위하여, 기판에 얕은 깊이의 트렌치를 형성하고, 이 트렌치에 산화막을 매립시키는 STI(Sallow Trench Isolation) 기술로 소자분리막을 형성하고 있다. Therefore, in recent years, and in order to cope with higher integration of the device, forming a trench in a shallow depth on a substrate, forming an isolation film on the oxide film in the trench STI (Sallow Trench Isolation) technique of embedding. 여기서, 산화막은 통상적으로 고밀도플라즈마(High Density Plasma;HDP)-화학기상증착(Chemical Vapor Deposition; CVD) 공정에 의해 형성한다. Here, the oxide film is typically a high-density plasma;; is formed by (CVD Chemical Vapor Deposition) process (High Density Plasma HDP) chemical vapor deposition.

한편, HDP-CVD 공정은 트렌치 저부에서는 증착속도가 늦게 이루어지는 반면 기판 상부에서는 증착과 스퍼터링이 동시에 이루어져서 예컨대 삼각형상의 패턴을 형성하며, 이러한 HDP-CVD 공정을 일정 두께까지 수행하게 되면 삼각형상의 패턴은 거의 변화가 없고 트렌치 저부의 막이 점점 더 증가하여 트렌치를 매립하게 된다. On the other hand, if the HDP-CVD process, the trench bottom in the vapor deposition and sputtering yirueojyeoseo at the same time the other hand, a substrate deposition rates slow made for example to form a pattern on the triangle, performs this HDP-CVD process to a predetermined thickness of patterns on the triangle is substantially no change is the trench bottom film filling the trench to increase more and more. 그러나, 기판 상부에서 스퍼터링된 원자나 분자들이 트렌치 상부의 에지측면으로 재증착(redeposition)되어 증착막의 프로파일이 보잉(bowing)을 가지게 되어 증착막 내부에 보이드(void)를 유발함으로써 소자의 신뢰성에 악영향을 미치게 된다. However, the sputtered atoms from a substrate molecule that is redeposited (redeposition) to the edge side of the upper portion the trench is a vapor-deposited film of the profile have a Boeing (bowing) adversely affect the reliability of the device by causing a void (void) in the deposited film inside It is mad. 또한, 이러한 현상은 어스펙트비(aspect ratio)가 큰 경우 더 심하게 발생되어 갭매립 특성을 저하시키기 때문에, 예컨대 100㎚ 이하의 고집적 소자에서 HDP-CVD 공정에 의한 산화막으로 소자분리막을 형성하는 데에는 많은 어려움이 있다. Furthermore, this phenomenon is an aspect ratio (aspect ratio) the more due to lower the badly is generated gap filling characteristics, e.g., much There forming a device isolation film of an oxide film by the HDP-CVD processes in highly integrated device is greater or less 100㎚ there are difficulties.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, STI 기술에 의한 고집적 소자의 소자분리막 형성시 보이드 발생없이 트렌치를 용이하게 매립하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다. The present invention device of the semiconductor device which can be proposed in order to solve the problems of the prior art, when forming the isolation film in the integrated device of the STI technology to improve the reliability of readily filling the trench with the device without voids to provide a membrane-forming method it is an object.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 상기 반도체기판의 일부를 노출시키는 마스크 패턴을 준비하는 단계; According to an aspect of the invention an aspect of the object of the present invention is the step of preparing a mask pattern for exposing a portion of the semiconductor substrate on a semiconductor substrate; 상기 노출된 반도체기판을 소정 깊이만큼 식각하여 트렌치를 형성하는 단계; Forming a trench by etching the exposed semiconductor substrate by a predetermined depth; 상기 트렌치의 바닥에서 형성되는 두께가 상기 트렌치의 측벽에서 형성되는 두께보다 더 두껍게 하여 상기 트렌치 저부를 소정 부분 채우도록 상기 트렌치 및 마스크 패턴의 표면 상에 제1HDP산화막을 형성하는 단계; The step of the thickness is formed in the bottom of the trench to form a first 1HDP oxide film on the surface of the trench and the mask pattern to be thicker than the thickness to be formed in the side wall of the trench so that the trench bottom to fill the predetermined portion; 상기 제1HDP산화막이 형성된 트렌치에 매립되도록 상기 제1HDP산화막 상부에 SOG막을 형성하는 단계; Forming a SOG film on said first oxide upper 1HDP so embedded in the said first 1HDP oxide film formed trenches; 상기 SOG막과 제1HDP산화막을 상기 마스크 패턴의 표면이 노출되도록 전면식각하여 상기 SOG막이 상기 제1HDP산화막이 형성된 트렌치 내부를 소정 부분만 채우도록 하는 단계; Further comprising: a trench within the SOG film is 1HDP wherein the oxide film formed by the SOG film and the first oxide film 1HDP by etching to expose the front surface of the mask pattern so as to fill only a predetermined portion; 상기 제1HDP산화막과 SOG막이 형성된 상기 트렌치 내부의 나머지 부분을 채우도록 상기 반도체기판의 전면 상에 제2HDP산화막을 형성하는 단계; Forming a first 2HDP oxide film on the front surface of the semiconductor substrate to fill the remainder of the interior of the trench wherein the 1HDP oxide film and SOG film has been formed; 및 상기 마스크 패턴의 표면이 노출되도록 상기 제2HDP산화막을 전면식각하여 상기 SOG막이 상기 제1HDP산화막과 제2HDP산화막에 의해 둘러싸이는 소자분리막을 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법에 의해 달성될 수 있다. And by a device isolation method for forming a semiconductor device comprising the step of forming the second to the front etching 2HDP oxide the SOG film is surrounded by the first 1HDP oxide film and the 2HDP oxide which the device isolation film such that the exposed surface of the mask pattern It can be achieved.

삭제 delete

또한, SOG막을 형성하는 단계는 SOG막을 도포 및 베이킹하는 단계과 SOG막을 경화하는 단계로 이루어진다. In addition, forming SOG film is a step of curing dangyegwa SOG film for coating and baking SOG film. 또한, SOG막은 HSQ 계열의 무기 SOG막이나 폴리실록산 계열의 유기 SOG막으로 형성할 수 있는데, 무기 SOG막의 경우에는 경화를 200 내지 1000℃의 온도에서 수행하고, 유기 SOG막의 경우에는 200 내지 600℃의 온도에서 수행한다. Further, SOG film may be formed by the HSQ inorganic SOG film or an organic SOG film of the polysiloxane family in the series, if the inorganic SOG film is carried out the curing at a temperature of 200 to 1000 ℃ and, in the case an organic SOG film is 200 to 600 ℃ carried out at a temperature.

또한, 트렌치는 2500Å의 깊이로 형성하고, 제 1 산화막은 트렌치 저부를 500Å 정도 채우도록 형성하며, SOG막의 전면식각은 에치백공정으로 기판 표면으로부터 500Å 하부에 SOG막이 존재하도록 수행한다. In addition, the trench is formed to a depth of 2500Å, and the first oxide film is performed so as SOG film is present on the lower 500Å from the surface of the substrate by etching back step to form a trench bottom and, SOG film is etched so as to fill the front about 500Å.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다. It will be introduced to a preferred embodiment of the present invention to the following, to allow the present invention to make the self-of ordinary skill in the art, the present invention facilitates a more embodiments belong.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도이다. Figure 1a to 1d are cross-sectional views for explaining a device isolation method for forming a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막(11A)과 패드 질화막(11B)을 순차적으로 증착하고 패터닝하여 기판(10)의 일부를 노출시키는 마스크 패턴(11)을 형성한다. Referring to Figure 1a, to form a mask to sequentially deposited on a semiconductor substrate 10, the pad oxide film (11A) and the pad nitride film (11B) on and patterned to expose a portion of the substrate 10, pattern 11. 그 다음, 마스크 패턴(11)을 식각 마스크로하여 노출된 기판(10)을 소정 깊이, 바람직하게 약 2500Å 깊이로 식각하여 트렌치를 형성한다. Then, the mask pattern 11 as an etch mask to form a trench by etching the exposed substrate 10 to a predetermined depth, preferably about 2500Å depth. 그 후, 트렌치 저부를 소정 부분, 바람직하게 약 500Å 정도 채우도록 트렌치 및 마스크 패턴(11)의 표면 상에 HDP-CVD 방식으로 제 1 HDP 산화막(12A)을 형성한 다. Then, the bottom of the trench forming the HDP oxide film 1 (12A) to the HDP-CVD method on the surface of the trench and the mask pattern 11 to a predetermined portion, filling preferably about 500Å. 바람직하게, HDP-CVD 공정은 O 2 및 SiH 4 등의 반응성 개스와 Ar 및/또는 He 등의 비활성 개스를 이용하여 30mTorr 이하의 압력과 1500 내지 6000W의 플라즈마발생 전력(plasma generationp power) 및 500 내지 4000W의 플라즈마 내의 이온바이어스 전력(ion-bias power) 하에서 수행한다. Preferably, HDP-CVD process is O 2 and SiH 4, etc. of a reactive gas and Ar and / or by using an inert gas pressure and 1500 to the plasma generating power (plasma generationp power) of 6000W of 30mTorr or less such as He and 500 to It is carried out in the ion bias voltage (ion-bias power) in the plasma of 4000W. 여기서, 반응성 개스와 비활성 개스의 총개스 유량은 100 내지 500sccm으로 조절하고, O 2 /SiH 4 의 비율은 1.2 내지 4.0 정도로 한다. Here, the total gas flow rate of the reactive gas and the inert gas is adjusted to a ratio of 100 to 500sccm, and, O 2 / SiH 4 is about 1.2 to 4.0. 그 다음, 제 1 HDP 산화막(12A)이 형성된 트렌치에 매립되도록 제 1 HDP 산화막(12A) 상부에 갭매립 특성이 우수한 SOG(Spin-On-Glass)막(13)을 형성한다. That forms the next, the HDP oxide film of claim 1 1 HDP oxide layer (12A) having excellent gap filling characteristics in the upper SOG (Spin-On-Glass) film 13, so that (12A) embedded in the trench is formed. 여기서, SOG막(13)의 형성은 SOG막을 도포 및 베이킹(baking)하는 공정과 SOG막을 경화(curing)하는 공정으로 이루어진다. Here, the formation of the SOG film 13 is formed of a step of hardening (curing) step and the SOG film is applied and baked (baking) SOG film. 또한, SOG막(13)은 HSQ(Hydrogen Silsequioxane) 계열의 무기 SOG막이나 폴리실록산(polysiloxane) 계열의 유기 SOG막을 이용하여 형성하는데, 무기 SOG막의 경우에는 경화를 200 내지 1000℃의 온도에서 수행하고, 유기 SOG막의 경우에는 경화를 200 내지 600℃의 온도에서 수행한다. Further, SOG film 13 is to form with a film of organic SOG for HSQ (Hydrogen Silsequioxane) of streams inorganic SOG film or a polysiloxane (polysiloxane) series, if the inorganic SOG film is carried out the curing at a temperature of 200 to 1000 ℃ and If an organic SOG film, is carried out at a temperature of 200 to 600 ℃ curing.

도 1b를 참조하면, SOG막(13) 및 제 1 HDP 산화막(12A)을 마스크 패턴(11)의 표면이 노출되도록 에치백(etch-back) 공정으로 전면식각하여 포켓(pocket) 형태로 SOG막(13)이 제 1 HDP 산화막(12A)이 형성된 트렌치 내부를 소정 부분 채우도록 한다. Referring to Figure 1b, SOG film 13 and a 1 HDP by the front etching the oxide film (12A) to etch back (etch-back) process, in that the exposed surface of the mask pattern (11) SOG film in the form the pocket (pocket) to be 13, the HDP oxide film of claim 1 (12A) to fill the trench formed inside the predetermined portion. 바람직하게는, 기판 표면으로부터 약 500Å 하부에 SOG막(13)이 존재하도록 한다. Preferably, so that the SOG film 13 is about 500Å lower exists from the substrate surface. 또한, 에치백 공정시 패드 질화막(11B)에 비해 제 1 HDP 산화막(12A)과 SOG막(13)이 우수한 식각선택비를 갖도록 하고, 제 1 HDP 산화막(12A)과 SOG막(13)에 대해서는 약 1 : 1 정도의 식각선택비를 갖도록 한다. Further, in comparison to the etch-back process when the pad nitride film (11B) of claim 1 HDP oxide layer (12A) and the SOG film 13 is to have a good etching selectivity, and for claim 1 HDP oxide layer (12A) and the SOG film 13, and so as to have an etching selection ratio of about 1: 1. 또한, 트렌치 상부의 제 1 HDP 산화막(12A) 측벽에 SOG막(13)이 잔존하는 것을 방지하기 위하여, 에치백 공정 후 세정공정을 수행할 수도 있다. In addition, the, also perform a cleaning process after the etching back process in order to prevent the SOG film 13 remaining in claim 1 HDP oxide film (12A) side walls of the trench above. 이때, 세정공정은 SOG막(13)과 제 1 HDP 산화막(12A)과의 식각비가 약 100 : 1 정도로 큰 식각용액을 이용하여 습식식각으로 수행한다. In this case, the washing step is an etching ratio of about 100 with the SOG film 13 and the first HDP oxide film (12A): using a large etching solution of about 1 to perform the wet etching.

도 1c를 참조하면, 제 1 HDP 산화막(12A)이 형성된 트렌치 내부의 나머지 부분을 채우도록 기판 전면 상에 HDP-CVD 공정으로 제 2 HDP 산화막(12B)을 형성한다. Referring to Figure 1c, the first to form an HDP oxide film (12A) of claim 2 HDP oxide layer (12B) as a HDP-CVD process on the substrate surface so as to fill a remaining portion of the trench interior is formed. 바람직하게, HDP-CVD 공정은 제 1 HDP 산화막(12A) 형성에서와 마찬가지로 O 2 및 SiH 4 등의 반응성 개스와 Ar 및/또는 He 등의 비활성 개스를 이용하여 30mTorr 이하의 압력과 1500 내지 6000W의 플라즈마발생 전력(plasma generationp power) 및 500 내지 4000W의 플라즈마 내의 이온바이어스 전력(ion-bias power) 하에서 수행한다. Preferably, HDP-CVD process of claim 1 HDP oxide layer (12A) as in the form O 2 and SiH 4, such as the reactive gas and Ar and / or He, etc. using an inert gas pressure of 1500 to 6000W of 30mTorr or less of the It is carried out in the plasma generating power (plasma generationp power) and bias power 500 to an ion (ion-bias power) in the plasma of 4000W. 여기서, 반응성 개스와 비활성 개스의 총개스 유량은 100 내지 500sccm으로 조절하고, O 2 /SiH 4 의 비율은 1.2 내지 4.0 정도로 한다. Here, the total gas flow rate of the reactive gas and the inert gas is adjusted to a ratio of 100 to 500sccm, and, O 2 / SiH 4 is about 1.2 to 4.0.

도 1d를 참조하면, 화학기계연마(Chemical Mechanical Polishing; CMP) 공정으로 마스크 패턴(11)의 표면이 노출되도록 제 2 HDP 산화막(12B)을 전면식각하여 제 1 HDP 산화막(12A), SOG막(13) 및 제 2 HDP 산화막(12B)으로 이루어진 소자분리막(100)을 형성한다. Referring to Figure 1d, the chemical mechanical polishing (Chemical Mechanical Polishing; CMP) to process the front etched to claim 2 HDP oxide layer (12B) so that the exposed surface of the mask pattern (11) of claim 1 HDP oxide layer (12A), SOG film ( 13) and the second to form a device isolation film 100 made of a HDP oxide layer (12B). 그 후, 마스크 패턴(11)을 제거하고 세정공정을 수행한다. Then, the removal of the mask pattern 11, and perform a cleaning process.

상기 실시예에 의하면, HDP 산화막과 갭매립 특성이 우수한 SOG막을 조합하여 보이드 발생없이 트렌치를 용이하게 매립할 수 있게 된다. According to the embodiment, the HDP oxide gap filling characteristics and the combination film excellent SOG is possible to easily fill the trench without voids. 또한, 트렌치 내에 서 SOG막을 둘러싸는 포켓형태로 HDP 산화막을 형성함에 따라 SOG막의 비교적 열악한 절연특성을 보완할 수 있고, 이에 따라 안정적인 소자분리막 특성을 확보할 수 있게 됨으로써 소자의 신뢰성을 향상시킬 수 있다. Also, standing as forming the HDP oxide layer in the pocket shape surrounding SOG film may complement the SOG film is relatively poor insulating properties, whereby it is possible to improve the reliability of the device being able to ensure a stable device isolation characteristics in accordance with the trench .

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited by the embodiments described above and the accompanying drawings, it is that various changes and modifications may be made without departing from the scope of the present invention in the art got to those of ordinary skill will be obvious.

전술한 본 발명은 STI 기술에 의한 고집적 소자의 소자분리막 형성시 HDP 산화막과 SOG막을 조합하여 보이드 발생없이 트렌치를 용이하게 매립함으로써 소자의 신뢰성을 향상시킬 수 있다. The present invention described above can improve the reliability of the device by easily fill the device isolation film is formed when HDP oxide film and the trench without voids in combination SOG film having a highly integrated device of the STI technology.

Claims (11)

  1. 반도체 기판 상에 상기 반도체기판의 일부를 노출시키는 마스크 패턴을 준비하는 단계; A step of preparing a mask pattern for exposing a portion of the semiconductor substrate on a semiconductor substrate;
    상기 노출된 반도체기판을 소정 깊이만큼 식각하여 트렌치를 형성하는 단계; Forming a trench by etching the exposed semiconductor substrate by a predetermined depth;
    상기 트렌치의 바닥에서 형성되는 두께가 상기 트렌치의 측벽에서 형성되는 두께보다 더 두껍게 하여 상기 트렌치 저부를 소정 부분 채우도록 상기 트렌치 및 마스크 패턴의 표면 상에 제1HDP산화막을 형성하는 단계; The step of the thickness is formed in the bottom of the trench to form a first 1HDP oxide film on the surface of the trench and the mask pattern to be thicker than the thickness to be formed in the side wall of the trench so that the trench bottom to fill the predetermined portion;
    상기 제1HDP산화막이 형성된 트렌치에 매립되도록 상기 제1HDP산화막 상부에 SOG막을 형성하는 단계; Forming a SOG film on said first oxide upper 1HDP so embedded in the said first 1HDP oxide film formed trenches;
    상기 SOG막과 제1HDP산화막을 상기 마스크 패턴의 표면이 노출되도록 전면식각하여 상기 SOG막이 상기 제1HDP산화막이 형성된 트렌치 내부를 소정 부분만 채우도록 하는 단계; Further comprising: a trench within the SOG film is 1HDP wherein the oxide film formed by the SOG film and the first oxide film 1HDP by etching to expose the front surface of the mask pattern so as to fill only a predetermined portion;
    상기 제1HDP산화막과 SOG막이 형성된 상기 트렌치 내부의 나머지 부분을 채우도록 상기 반도체기판의 전면 상에 제2HDP산화막을 형성하는 단계; Forming a first 2HDP oxide film on the front surface of the semiconductor substrate to fill the remainder of the interior of the trench wherein the 1HDP oxide film and SOG film has been formed; And
    상기 마스크 패턴의 표면이 노출되도록 상기 제2HDP산화막을 전면식각하여 상기 SOG막이 상기 제1HDP산화막과 제2HDP산화막에 의해 둘러싸이는 소자분리막을 형성하는 단계 The front etching the first oxide film 2HDP the SOG film is surrounded by the first and second oxide films 1HDP 2HDP oxide film so that the exposed surface of the mask pattern, which method comprising: forming a device isolation film
    를 포함하는 반도체 소자의 소자분리막 형성방법. Device isolation method for forming a semiconductor device comprising a.
  2. 삭제 delete
  3. 제 1 항에 있어서, According to claim 1,
    상기 SOG막을 형성하는 단계는 SOG막을 도포 및 베이킹하는 단계과 상기 SOG막을 경화하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Forming device isolation method for a semiconductor device the step of forming the SOG film is characterized by comprising the step of curing the SOG film for coating and baking dangyegwa SOG film.
  4. 제 1 항 또는 제 3 항에 있어서, According to claim 1,
    상기 SOG막은 HSQ 계열의 무기 SOG막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Device isolation method for forming a semiconductor device characterized in that formed in the SOG film of the inorganic SOG film is HSQ family.
  5. 제 1 항 또는 제 3 항에 있어서, According to claim 1,
    상기 SOG막은 폴리실록산 계열의 유기 SOG막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Device isolation method for forming a semiconductor device characterized in that formed in the organic SOG film in the SOG film is a polysiloxane series.
  6. 제 4 항에 있어서, 5. The method of claim 4,
    상기 SOG막의 경화는 200 내지 1000℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Device isolation method for forming a semiconductor device characterized in that the SOG film is cured at a temperature of 200 to 1000 ℃.
  7. 제 5 항에 있어서, 6. The method of claim 5,
    상기 SOG막의 경화는 200 내지 600℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Device isolation method for forming a semiconductor device characterized in that the SOG film is cured at a temperature of 200 to 600 ℃.
  8. 제 1 항에 있어서, According to claim 1,
    상기 트렌치는 2500Å의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Device isolation method for forming a semiconductor device characterized by forming the depth of the trench is 2500Å.
  9. 제 1 항에 있어서, According to claim 1,
    상기 제1HDP산화막은 상기 트렌치 저부를 500Å 채우도록 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Wherein the oxide film is 1HDP device isolation method for forming a semiconductor device characterized in that it formed to fill the trench bottom 500Å.
  10. 제 1 항에 있어서, According to claim 1,
    상기 SOG막의 전면식각은 에치백공정으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Device isolation method for forming a semiconductor device, characterized in that for performing the SOG film is etched back by the front etching process.
  11. 제 10 항에 있어서, 11. The method of claim 10,
    상기 에치백 공정은 상기 기판 표면으로부터 500Å 하부에 상기 SOG막이 존재하도록 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. Etch-back process to the device isolation film is formed in a semiconductor device, characterized in that to perform so that the SOG film is present on the lower 500Å from the surface of the substrate.
KR1020020077594A 2002-12-07 2002-12-07 Method of forming isolation layer for semiconductor device KR100898580B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020077594A KR100898580B1 (en) 2002-12-07 2002-12-07 Method of forming isolation layer for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020077594A KR100898580B1 (en) 2002-12-07 2002-12-07 Method of forming isolation layer for semiconductor device

Publications (2)

Publication Number Publication Date
KR20040049739A KR20040049739A (en) 2004-06-12
KR100898580B1 true KR100898580B1 (en) 2009-05-20

Family

ID=37344110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020077594A KR100898580B1 (en) 2002-12-07 2002-12-07 Method of forming isolation layer for semiconductor device

Country Status (1)

Country Link
KR (1) KR100898580B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721830B2 (en) 2015-07-16 2017-08-01 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including isolation layers

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332409B2 (en) 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
KR100816749B1 (en) 2006-07-12 2008-03-27 삼성전자주식회사 Device Isolation Layer, Nonvolatile Memory Device Having The Device Isolation Layer, and Methods Of Forming The Device Isolation Layer and The Semiconductor Device
KR100880322B1 (en) * 2006-09-29 2009-01-28 주식회사 하이닉스반도체 Flash memory device and its manufacturing method
KR101050454B1 (en) * 2007-07-02 2011-07-19 주식회사 하이닉스반도체 Element of a semiconductor device isolation film and a method
KR100920048B1 (en) * 2007-12-20 2009-10-07 주식회사 하이닉스반도체 Method of manufacturing semiconductor device
KR100929640B1 (en) * 2008-01-18 2009-12-03 주식회사 하이닉스반도체 The method of producing a semiconductor device
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114362A (en) 1998-10-02 2000-04-21 Nec Corp Manufacture of semiconductor device
KR20010063731A (en) * 1999-12-24 2001-07-09 박종섭 Method of forming an isolation layer in a semiconductor device
KR20020071169A (en) * 2001-03-05 2002-09-12 삼성전자 주식회사 Method of forming insulation layer in trench isolation type semiconductor device
KR20020072657A (en) * 2001-03-12 2002-09-18 삼성전자 주식회사 Trench isolation type semiconductor device and method of forming trench type isolation layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114362A (en) 1998-10-02 2000-04-21 Nec Corp Manufacture of semiconductor device
KR20010063731A (en) * 1999-12-24 2001-07-09 박종섭 Method of forming an isolation layer in a semiconductor device
KR20020071169A (en) * 2001-03-05 2002-09-12 삼성전자 주식회사 Method of forming insulation layer in trench isolation type semiconductor device
KR20020072657A (en) * 2001-03-12 2002-09-18 삼성전자 주식회사 Trench isolation type semiconductor device and method of forming trench type isolation layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721830B2 (en) 2015-07-16 2017-08-01 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including isolation layers

Also Published As

Publication number Publication date
KR20040049739A (en) 2004-06-12

Similar Documents

Publication Publication Date Title
US6583028B2 (en) Methods of forming trench isolation regions
US6756654B2 (en) Structure of trench isolation and a method of forming the same
US7351661B2 (en) Semiconductor device having trench isolation layer and a method of forming the same
US6992024B2 (en) Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
EP0813240B1 (en) Method of integrated circuit trench isolation
US4671970A (en) Trench filling and planarization process
US5731241A (en) Self-aligned sacrificial oxide for shallow trench isolation
US6566229B2 (en) Method of forming an insulating layer in a trench isolation type semiconductor device
US5465003A (en) Planarized local oxidation by trench-around technology
CN100424850C (en) Method for producing shallow trench isolation structure and semiconductor structure
US6033970A (en) Method for forming device-isolating layer in semiconductor device
US5729043A (en) Shallow trench isolation with self aligned PSG layer
US6140224A (en) Method of forming a tungsten plug
JP4538272B2 (en) The method of manufacturing a semiconductor device capable of preventing attack by wet cleaning
US6057210A (en) Method of making a shallow trench isolation for ULSI formation via in-direct CMP process
KR100335495B1 (en) Simplified method of manufacturing isolation layer preventing divot generation
KR100621888B1 (en) Method of forming an isolation layer and method of manufacturing the fin type field effect transistor using the same
KR100870616B1 (en) Methods of Forming Trench Isolation Regions
CN1638091A (en) Novel nitride barrier layer to prevent metal leakage issue in a dual damascene structure
KR101284146B1 (en) Semiconductor device having a trench isolation region and method of fabricating the same
WO2006042498A1 (en) Method for the creation of a layer system and layer system
CN102420164B (en) The method of forming a shallow trench isolation structure
US5918131A (en) Method of manufacturing a shallow trench isolation structure
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
US20040058549A1 (en) Method for forming shallow trench isolation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee