KR20210154562A - 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자 - Google Patents

고유전막 및 이를 포함하는 반도체 또는 커패시터 소자 Download PDF

Info

Publication number
KR20210154562A
KR20210154562A KR1020200071703A KR20200071703A KR20210154562A KR 20210154562 A KR20210154562 A KR 20210154562A KR 1020200071703 A KR1020200071703 A KR 1020200071703A KR 20200071703 A KR20200071703 A KR 20200071703A KR 20210154562 A KR20210154562 A KR 20210154562A
Authority
KR
South Korea
Prior art keywords
film
thin film
gas
hydrocarbon
plasma
Prior art date
Application number
KR1020200071703A
Other languages
English (en)
Other versions
KR102451638B1 (ko
Inventor
김의태
김동옥
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020200071703A priority Critical patent/KR102451638B1/ko
Priority to PCT/KR2021/007349 priority patent/WO2021251800A1/ko
Priority to US18/008,851 priority patent/US20230223166A1/en
Priority to CN202180045846.5A priority patent/CN115769340A/zh
Publication of KR20210154562A publication Critical patent/KR20210154562A/ko
Application granted granted Critical
Publication of KR102451638B1 publication Critical patent/KR102451638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H01G4/145—Organic dielectrics vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/18—Vacuum control means
    • H01J2237/182—Obtaining or maintaining desired pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 유전상수가 크고 누설전류가 낮으며 절연강도가 높아 고집적 소자의 제조에 유용한 신규한 고유전막 및 상기 고유전막을 포함하는 반도체와 커패시터 소자에 관한 것으로, 보다 상세하게는 유전상수가 10 이상인 비정질 탄화수소로 이루어진 것을 특징으로 하는 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자에 관한 것이다.

Description

고유전막 및 이를 포함하는 반도체 또는 커패시터 소자{High-k Films and Semiconductor or Capacitor Devices Comprising the Film}
본 발명은 유전상수가 크고 누설전류가 낮으며 절연강도가 높아 고집적 소자의 제조에 유용한 신규한 고유전막 및 상기 고유전막을 포함하는 반도체 또는 커패시터 소자에 관한 것이다.
기억소자나 논리소자 등 고밀도 반도체 장치의 집적화는 높은 유전상수(high-k)와 낮은 누설전류 및 큰 절연강도를 갖는 고유전체를 요하게 되었다. 예를 들어 MOSFET 트랜지스터의 게이트 길이는 과거 수십년 사이에 10 ㎛에서 10 nm로 급격히 감소하였으며, 이에 따라 종래 절연막으로 사용되던 SiO2 박막의 효용성은 한계에 도달하였다. SiO2의 유전상수 3.9보다 높은 유전상수를 갖는 물질을 통상적으로 고유전체로 약칭한다. 이에 SiO2보다 높은 유전율을 갖는 새로운 고유전 물질의 개발이 활발하다. 고유전 물질로는 Ta2O4나 Al2O3 등이 초창기에 적용되었으며, 최근에는 100 nm 이하의 노드에 대해 Hf- 또는 Zr- 기반 산화물들이 주목을 받고 있다. 현재는 Hf Source를 대체할 물질(Al, Zr, Ta, STO, BST 등)을 찾거나, Hf Source에 다른 물질을 추가하여 증착시키는 방법 등 여러 가지 방향으로 연구되고 있다. 이들 고유전체들은 대부분 산화물 박막인 고유전막 형태로 소자에 적용이 가능하다. 그러나 금속산화물의 고유전층은 산소공공 등의 다수의 벌크트랩을 포함하여 CV 히스테리시스를 증가시키며, 문턱전압의 불안정성 현상을 초래한다. 또한 소자의 노드 크기가 10nm 단위로 감소하면, 등가산화물두께(equivalent oxide thickness)는 1 nm 이하가 요구되며 해당 조건은 Hf- 또는 Zr- 기반 산화물의 전자 터널링이 일어날 수 있다. 더구나 Hf- 또는 Zr- 기반 산화물은 결정화하기 쉽기 때문에 높은 누설전류를 나타내며 계면 특성이 열화된다. 이에 10 nm 이하의 노드를 갖는 기술을 위하여 새로운 고유전막의 개발이 요구된다.
탄소 박막은 우수한 전기적, 기계적 특성으로 인해 기술적, 산업적 응용분야에서 많은 주목을 받고 있다. 탄소 박막을 구성하는 탄소계 재료는 결합에 따라 다이아몬드, 그래핀 및 비정질 탄소로 분류될 수 있다. 탄소재료의 결합은 증착 조건, 특히 온도 조절에 의해 조절이 가능한 것으로 알려져 있다. 예를 들어 탄소계 박막 제조에 널리 이용되는 화학기상증착법(CVD)에 의하면 ~1000℃의 고온에서는 고품질의 그래핀과 탄소나노튜브가 제조된다. ~700℃ 정도로 증착온도가 낮아지면 나노그라파이트 구조가 형성되며, 상온에서는 비정질 탄소가 형성된다. 탄소 원자가 주변 4개의 탄소원자와 가장 강한 sp3 결합을 하고 있는 다이아몬다는 경도가 매우 높으나 전기 전도성을 전혀 띠지 않는다. 그래핀은 주변 탄소 3개와 sp2 결합을 이루어 2차원 π-공액구조를 갖기 때문에 전자이동도가 25000 cm2/V·s로 매우 높고 전도성이 우수하다. 비정질 탄소는 sp3 결합과 sp2결합을 모두 가지므로 그래핀에 비해서는 전도성이 낮다.
탄소계 재료에 대한 연구는 높은 전도도 특성과 투명도에 의해 투명 전도체나 차세대 반도체로서의 높은 잠재성을 갖는 그래핀과 탄소 나노튜브와 같은 고도로 정렬된 구조를 갖는 나노구조체에 대한 연구에 초점이 맞춰져 있다. 이에 비해 비정질 탄소 역시 여러 가지 흥미로운 특성을 나타냄에도 불구하고 많은 주목을 받지는 못하였다. 비정질 탄소에는 고정된 자유 라디칼을 의미하는 소위 "댕글링 본드(dangling bond)" 가 상당 비율 함유되어 있기 때문에 적절한 조건에서 가공하여 다양한 특성을 갖는 소재의 개발이 가능하다. 그러나 비정질 탄소와 마찬가지로 이를 활용하여 새로운 특성을 갖는 소재를 개발하고 응용하고자 하는 시도들은 매우 제한적이었다.
비정질 탄화수소막은 균일한 두께의 평탄한 박막 형성이 용이하고 유기층 및 무기층과의 계면 접합성이 우수하며 저유전 특성을 갖는다는 성질을 이용하여, 식각 마스크로 사용되거나(공개특허 제10-2010-0112070호, 등록특허 제10-1837370호), 절연막의 보호막으로 사용되거나(공개특허 제10-2013-0108611호) 반도체 금속 배선의 층간 물질과 같은 저유전 절연체로 박막 결함을 방지하고 층간 밀착도를 증가시키기 위하여(등록특허 제10-0850495호) 사용되어 왔다. 그러나 이제까지 비정질 탄화수소막을 고유전막으로 사용한 예는 보고된 바 없다.
공개특허 제10-2010-0112070호 등록특허 제10-1837370호 공개특허 제10-2013-0108611호 등록특허 제10-0850495호 등록특허 제10-1464909호
본 발명은 종래기술의 문제점을 해결하기 위하여 유전상수가 크고 누설전류가 낮으며 절연강도가 높아 고집적 소자의 제조에 유용한 신규한 고유전체막을 제공하는 것을 목적으로 한다.
본 발명은 또한 상기 고유전막을 포함하여 우수한 성능을 나타내는 반도체와 커패시터 소자를 제공하는 것을 다른 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명은 유전상수가 10 이상인 비정질 탄화수소로 이루어진 것을 특징으로 하는 고유전막에 관한 것이다.
비정질 탄화수소 박막은 균일한 두께의 평탄한 박막을 형성하는 것이 용이하고 강도가 높으며, 유기층은 물론 무기층과의 계면 접합성이 우수하나 종래기술에서는 저유전 특성을 갖는 것으로만 알려져 왔다. 본 발명은 특정 조건에서는 유전상수가 10 이상인 고유전 특성을 갖는 비정질 탄화수소 박막이 제조될 수 있음을 확인하고, 이를 이용한 고유전막을 제공하고자 하는 것을 특징으로 한다.
먼저 본 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 그리고 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에", "상부에"라 함은, 이는 다른 부분 "바로 위에" 있는 경우 뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 마찬가지로 층, 막, 영역, 판 등의 다른 부분 "아래" 또는 "하에", "하부에"라 함은, 이는 다른 부분 "바로 아래에" 있는 경우 뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 어떤 부분이 다른 부분 위에 "전체적으로" 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것 뿐만 아니라 가장자리 일부에는 형성되지 않는 것도 포함한다.
본 발명의 도면에서는 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었으며, 이는 여러 층 및 영역을 명확하게 표시하기 위함이다.
본 발명의 고유전막은 TEM 이미지와 라만 스펙트럼에서 비정질 구조를 갖는 것을 확인하였으며, XPS, FTIR 및 이차이온 질량분석을 통하여 탄소-수소의 sp3 결합이 포함된 비정질 탄화수소로 이루어져 있음을 확인할 수 있었다. 또한 Ar+ 플라즈마로 에칭하면서 관측한 XPS 스펙트럼 및 이차이온 질량분석 스펙트럼의 피크 변화가 없어 고유전막의 조성이 균일함을 확인할 수 있었다.
본 발명의 고유전막은 유전상수가 10 이상이며, 바람직하게는 20 내지 200, 더욱 바람직하게는 30 내지 150일 수 있다. 본 발명의 고유전막은 종래기술의 고유전 산화물로 알려진 하프늄(Hf)이나 지르코늄(Zr) 산화물의 유전상수보다 현저히 높은 고유전 특성을 구현할 수 있어 10 nm 이하의 노드를 갖는 반도체에 유용하게 적용될 수 있을 것으로 기대된다.
본 발명의 고유전막은 누설전류는 1 A/㎠ 이하이고, 절연강도는 1 MV/㎝ 이상일 수 있으며, 바람직하게는 누설전류가 0.5 A/㎠ 이하이고, 절연강도는 5 MV/㎝인 것이 좋다. 하기 실시예에서 제작된 고유전막은 0.2 nm의 등가 산화막 두께에서, 누설전류가 0.25 A/㎠ 이하이고, 절연강도는 5 MV/㎝ 이상으로 종래 고유전 산화물로 알려진 HfO2, ZrO2, HfAlOx나 ZrAlOx과 같은 Hf- 또는 Zr- 기반 산화물이 높은 누설전류를 나타내는 것에 비해 우수한 특성을 나타내었다.
본 발명의 고유전막의 rms 표면거칠기가 20 nm 이하일 수 있으며, 바람직하게는 10 nm 이하, 더욱 바람직하게는 5 nm 이하인 것이 좋다. 표면거칠기가 낮을수록 계면 결함 역시 낮아 우수한 계면 특성을 나타내므로 그 하한을 설정하는 것은 의미가 없다. 금속산화물의 고유전층은 산소공공 등의 다수의 벌크트랩을 포함하여 CV 히스테리시스를 증가시키며, 문턱전압의 불안정성 현상을 초래한다. 이에 반해 본 발명의 고유전막은 증착 조건 및 박막의 두께에 따라 표면거칠기가 매우 낮은 핀홀이 없는 매우 균일하고 매끄러운 구조로 성장시키는 것이 가능하다. 하기 실시예에서 제조된 고유전막은 계면에서의 결함이 거의 없기 때문에, CV 히스테리시스나 평탄밴드 전압이동이 없는 안정한 특성을 나타냄을 확인할 수 있었다.
본 발명의 고유전막은 (A) 플라즈마 반응기 내에 기판을 위치시키는 단계; (B) 상기 반응기 내에 탄화수소 가스를 포함하는 제1가스 및 수소 가스를 포함하는 제2가스를 주입하는 단계; 및 (C) 상기 반응기에 플라즈마를 발생시키는 단계;를 포함하여 탄화수소 박막을 성장시키며, 이때 상기 탄화수소 박막이 유전상수가 10 이상인 탄화수소 박막이 되도록 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기 중 적어도 하나를 조절하는 것에 의해 제조될 수 있다.
본 발명에서 플라즈마 반응기란 반응기 내에서 플라즈마를 발생시켜 반응가스의 반응을 유도하는 것으로, 예로서 플라즈마 보조 화학기상증착(PE-CVD) 또는 유도결합플라즈마 화학기상증착(ICP-CVD), 전자싸이클로트론공명 화학기상증착(ECR-CVD) 반응기를 들 수 있다. 플라즈마는 반응가스로부터 반응성이 높은 라디칼을 다량 생성하여 낮은 온도에서도 박막의 형성이 가능하다. 하기 실시예에서는 ICP-CVD를 예로 들어 설명하였으나, 이에 한정되는 것이 아님은 당연하다.
본 발명에서 기판은 그 상부에 고유전막을 형성시키기 위한 기재 역할을 하는 것으로, 통상 박막의 제조에 사용되는 기판 어느 것을 사용하여도 무방하다. 예를 들면, 실리콘, 유리, 금속, 금속 산화물 기판을 들 수 있으며, 별도의 촉매층이 필수적인 것은 아니다. 상기 기판은 통상 반도체 소자의 제조를 위한 기판은 물론, 그 위에 활성층에 형성되어 있는 기판도 포함한다. 상기 기판은 이를 적용한 반도체 소자의 용도 및 목적에 따라 다양하게 설계 가능하다.
상기 (A) 단계 이전에는 상기 기판을 세척하는 단계를 더 포함할 수 있다. 상기 기판을 세척하는 단계를 통하여 상기 탄화수소 박막을 직접 성장시키기 유리한 표면 상태를 구현할 수 있다. 상기 기판을 세척하는 단계는 예를 들면, 불산 용액을 이용하여 상기 기판의 표면을 세정하는 방법으로 수행될 수 있다. 일 구현예에서, 상기 불산 용액은 약 5중량% 내지 20중량%의 불산을 포함하는 불산 수용액일 수 있다.
반응가스로 제1가스는 탄화수소 가스를 포함하는 것으로, 탄화수소 가스는 플라즈마에 의해 탄화수소 박막을 형성할 수 있는 것이라면 어떤 것이라도 사용할 수 있으며, 통상 고온에서 화학기상증착에 의해 그래핀 제조에 사용될 수 있는 메탄, 에탄, 프로판, 에틸렌, 아세틸렌, 프로필렌 및 벤젠으로부터 이루어진 군으로부터 선택된 하나 이상을 사용할 수 있다. 제1가스에는 탄화수소 가스 이외에 비활성 가스가 포함될 수 있다. 그러나 이외의 탄화수소 가스를 제외하는 것은 아니다.
상기 제2가스는 수소 가스를 포함하는 것으로, 수소 가스 이외에 비활성 가스를 추가로 포함할 수 있다.
상기 제1가스와 제2가스 이외에도, 수송가스로 아르곤이나 헬륨과 같은 비활성 가스를 추가로 더욱 포함할 수 있다.
고유전막을 이루는 탄화수소 박막의 특성은 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기에 의해 결정되며, 각 변수들을 조절하는 것에 의해 유전상수가 10이상인 비정질 탄화수소 박막을 성장시킬 수 있다. 이에 각 변수들을 상세히 설명한다. 각 변수들의 최적화된 절대값은 각 장비에 따라 변화할 수 있음은 당연하며, 하기 변수들에 대한 설명을 참조하여 사용하고자 하는 용도에 적합한 두께와 유전상수 및 표면거칠기의 박막을 제조하는 것은 용이할 것이다.
탄화수소 가스와 수소가스의 혼합 가스의 존재하에서 플라즈마를 가하면 기판 상에 탄화수소 박막이 형성되는데, 이때 고온에서는 고품질의 그래핀 박막이 형성되며 온도가 낮아짐에 따라 그래핀 박막의 결정성이 저하되는 것은 이미 잘 알려져 있다. 하기 실시예에서도 확인할 수 있듯이, 본 발명의 고유전막의 제조 시에도 박막 성장 온도에 따라 생성되는 박막의 특성이 변화하였다. 증착 시의 다른 조건이 동일하다면 고온에서는 그래핀이 형성되며, 온도가 낮아짐에 따라 비정질 탄화수소 박막 내에 나노 그래핀 결정이 포함된 나노 그라파이트가 형성되고, 박막 제조 온도를 더 낮추면 본 발명의 유전상수가 10이상인 탄화수소 박막으로 이루어진 고유전막이 형성되었다. 그 보다 온도가 더 낮아지는 경우에는 저유전(low-k) 탄화수소 박막이 형성되었다. 하기 실시예의 특정 조건에서는 200~600℃에서 제조된 탄화수소 박막이 고유전 특성을 나타내었으나, 사용하는 장비와 반응 조건, 기판의 종류에 따라 변동될 수 있으므로, 20~700℃의 범위에서 원하는 유전상수를 나타내도록 적절하게 조절될 수 있을 것이다.
상기 반응기 내 압력은 플라즈마 방전이 원활하게 이루어질 수 있도록 0.1 Torr~10 Torr인 것이 바람직하다. 압력이 너무 높은 경우에는 플라즈마 유지가 힘들어 탄화수소 박막 증착 효율이 낮아지고, 압력이 너무 낮으면 공정 효율성이 저하될 수 있다.
본 발명에서는 박막 제조 온도가 낮아짐에 따라 박막 내에 증가하는 댕글링 결합과 수소의 결합을 유도하기 위하여 반응가스로 탄화수소 가스와 수소 가스의 혼합물을 사용한다. 상기 (B) 단계에서 제1가스 중 탄화수소 가스와 제2가스 중 수소 가스의 체적 비는 100:1~1:50 정도의 것이 바람직하다. 수소 가스의 비율이 너무 낮으면 박막의 표면이 거칠어져 표면 특성이 저하될 수 있으며, 너무 높으면 탄화수소 박막 형성이 잘 되지 않았다.
본 발명에서 플라즈마의 세기 또한 고유전막의 유전상수에 영향을 미친다. 플라즈마의 세기는 100 W~1,000 W의 범위에서 조절될 수 있다. 플라즈마의 세기가 증가할수록 박막의 성장속도가 증가하고, 표면 거칠기가 작아지며, 유전상수는 증가하는 경향을 나타내었으므로(데이터 미도시) 1,000 W 이상의 세기를 제외하는 것은 아니다. 또한 플라즈마의 세기가 낮은 경우에는 증착시간을 증가시키는 것에 의해 박막의 두께나 표면거칠기를 조절할 수 있으며, 유전상수 또한 이에 따라 변화할 수 있다. 따라서 100 W 미만을 제외하지 않는다.
최적의 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기는 상호 영향을 미치는 인자이므로, 다른 값을 고정시켰을 때 하나의 파라메타가 특정값에서 최적값을 나타내었다고 하더라도, 다른 변수가 조절되면 그 절대값이 변할 수 있음은 당연하다.
본 발명은 이제까지 고유전 특성이 알려지지 않았던 비정질 탄화수소 박막의 특성을 확인하고, 이를 고유전막으로 활용하고자 하는 것으로 사용하고자 하는 고유전막의 용도와 다른 구성요소들의 설계에 따라 원하는 두께, 유전상수, 표면거칠기를 포함한 최적의 특성을 갖도록 상기 조건들을 변화시켜 설계하는 것은 당업자들이라면 용이하게 실시할 수 있을 것이다.
본 발명의 또 다른 예는 상기 고유전막을 포함하는 반도체 소자에 관한 것이다. 상기 고유전막은 예를 들면 high-k 유전체를 요하는 게이트 절연막일 수 있다. 본 발명의 반도체 소자의 예로는 기억소자 또는 논리소자를 들 수 있다. 본 발명의 고유전막은 박막 트랜지스터 뿐 아니라 커패시터의 절연막으로도 적용이 가능하다. 즉, MIS(Metal-Insulator-Semiconductor) 소자나 MIM(Metal-Insulator-Metal) 소자에서 반도체-금속 또는 금속-금속 적층구조에서 층간 절연막으로 적용 가능하다.
이상과 같이 본 발명에 의한 고유전막은 유전값이 SiO2는 물론 종래의 Hf- 또는 Zr- 기반 산화물보다 현저히 높으면서도 누설전류가 매우 낮고, 높은 유전강도 특성을 보여 10 nm 노드 이하의 반도체 소자에 적용되어 보다 우수한 성능을 나타낼 수 있다.
또한 본 발명의 고유전막은 반도체 또는 금속 기판 상에 원하는 두께로 성장이 용이하다. 따라서 기판 상에 바로 증착되는 경우 전사공정을 요하지 않아 계면특성이 우수한 반도체 소자를 제조할 수 있다. 또는 금속 기판 상에 성장하여 전사하는 경우에는 기판의 종류와 무관하게 유전막을 형성할 수 있으므로, 열에 약한 유연성 소자에도 적용할 수 있다.
도 1은 증착온도에 따라 생성되는 탄소계 박막의 모식도 및 TEM 이미지.
도 2는 증착온도에 따라 생성된 탄소계 박막의 라만 스펙트럼.
도 3은 증착온도에 따라 생성된 탄소계 박막의 EELS 스펙트럼.
도 4는 본 발명의 일시예에 의해 제조된 비정질 탄화수소 박막의 XPS 스펙트럼 및 EXAFS 스펙트럼.
도 5는 본 발명의 일시예에 의해 제조된 비정질 탄화수소 박막의 FTIR 스펙트럼.
도 6은 본 발명의 일시예에 의해 제조된 비정질 탄화수소 박막의 이차이온 질량분석 스펙트럼.
도 7은 본 발명의 일실시예에 의한 고유전막을 포함하는 MIS 소자의 모식도.
도 8은 증착온도에 따른 고유전막의 전기적 특성을 보여주는 그래프.
도 9는 탄화수소 가스 유량에 따른 고유전막의 전기적 특성을 보여주는 그래프.
도 10은 본 발명의 일실시예에 의한 고유전막의 AFM 이미지.
도 11은 본 발명의 일실시예에 의한 고유전막을 포함하는 MIS 소자의 C-V 곡선.
이하 첨부된 실시예를 들어 본 발명을 보다 상세히 설명한다. 그러나 이러한 실시예는 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다.
[실시예]
실시예 1 : 증착 온도에 따른 탄화수소 박막의 제조
Si 웨이퍼 또는 Si/SiO2/Ag(200 nm) 기판 상에 하기 조건에서 CH4 가스와 수소 가스를 사용하여 ICP CVD(Inductively-coupled plasma chemical vapor deposition)에 의해 탄화수소 박막을 증착하였다. 구체적으로, 반응기 내로 1 sccm의 CH4 가스와 100 sccm의 수소와 Ar 혼합가스(수소 10%)를 주입하였고 압력은 1 Torr, 플라즈마 파워는 600 W로 고정하였다.
50℃, 400℃, 700℃ 또는 950℃의 증착온도에서 5분간 박막을 성장시켜 탄화수소 박막을 제조하였다. 950℃에서 증착된 박막은 그래핀의 성장을 위하여 촉매금속인 구리 기판에서 증착하였다.
비교를 위하여 Hummer 법을 사용하여 화학용액 상에서 그래파이트를 산화시키고 이를 박리하여 산화그래핀 박막을 제조하였다.
실시예 2 : 탄화수소 박막의 특성 평가
1) 투과전자현미경 이미지 및 라만 스텍트럼 분석
상기 실시예 1에서 증착온도에 따라 성장된 탄화수소 박막을 일탈 교정 투과전자 현미경(Aberration-corrected TEM; Titan G2 Cube 60-300kV, FEI)으로 확인하고, 그 결과를 도 1에 도시하였다.
도 1의 b는 950℃에서 증착된 탄화수소 박막의 TEM 이미지로 탄소원자가 고도로 정렬된 육방정계(hexagonal) 배열을 갖는 것을 보여준다. 내부 도면은 FFT(fast Fourier transformed) digital diffractogram을 나타낸 것으로 고품질 그래핀의 전형적인 특성인 육방정계의 패턴을 나타낸다. 도 2의 라만 스펙트럼에서도 I2D/IG가 약 3정도로 높은 값을 나타내고, 2D 피크의 최대반값폭이 32 ㎝-1로 작아 비교예 1에서는 고품질의 그래핀 박막이 형성되었음을 확인할 수 있었다.
증착 온도가 700℃인 박막은 비정질 매트릭스내에 부분적으로 육방정계 격자의 나노결정이 존재하는 나노그라파이트 모폴로지를 나타내었다(도 1의 c). FFT는 어두운 점(원으로 표시)을 갖는 확산된 고리형태를 보여준다. 점들간의 간격은 0.246 nm로 탄소동소체 헥사고나이트(carbon allotrope hexagonite)에 해당한다.
증착온도가 400℃ 또는 50 ℃로 더욱 낮아지면, 박막은 나노결정성을 상실하고 비정질 구조를 나타내며, halo FFT 패턴을 보여주었다(도 1의 d, e).
증착온도가 700℃ 이하인 탄화수소 박막은 도 2에 도시된 라만 스펙트럼에서 모두 2000 cm-1 이상의 영역에서 유의미한 피크를 나타내지 않았다.
2) EELS 스펙트럼 분석
전자 에너지 손실 분광(EELS; electron energy-loss spectroscopy) 장치(Gatan Quantum 965 dual)를 이용하여, 상기 실시예 1에서 제조된 박막 각각에 대한 EELS 스펙트럼을 측정하였다. 비교를 위하여 Hummer 법을 사용하여 화학용액 상에서 그래파이트를 산화시키고 이를 박리하여 제조한 산화그래핀 박막에 대해서도 EELS 스펙트럼을 측정하였다. 도 3의 a와 b는 각각 저손실(low-loss) 영역 및 탄소 K-edge 영역의 EELS 스펙트럼으로, 증착온도에 따른 탄화수소 박막의 결합 양상을 확인할 수 있다.
도 3의 a에서 그래핀 박막은 두 개의 특징적인 피크를 보여주었는데, 5 eV의 강한 피크는 탄소의 sp2 결합에 의한 π→π* 전이와 관련된 π 플라즈몬 피크이며, 15.5 eV 부근의 브로드한 피크는 (π+σ) 플라즈몬 피크이다. (π+σ) 플라즈몬 피크의 위치는 원자가 전자의 밀도, 즉 탄소 박막의 질량 밀도에 비례한다. 950℃에서 성장된 그래핀 박막에 비해 증착온도가 700℃로 낮아진 박막에서 π 플라즈몬 피크의 세기는 현저히 감소하여, 비정질 매트릭스 내에 sp2 결합을 갖는 나노결정성 헥사고나이트가 존재함을 보여주는 TEM 이미지의 결과와 일치하였다. 증착온도가 더욱 낮아져 400℃와 50℃에서 각각 성장된 박막에서는 (π+σ) 플라즈몬 피크만이 관측되었다. 700℃ 이하의 온도에서 증착된 박막에서 (π+σ) 플라즈몬 피크의 에너지는 각각 25.0 eV, 24.5 eV 및 25.8 eV로 sp3 결합이 다량 함유된 탄소 박막보다는 약 5 eV 정도가 낮아, sp3 결합의 비율이 아주 적을 것임을 시사하였다. 700℃에서 제조된 박막에서 에너지가 상대적으로 큰 값을 나타내는 것은 밀도가 높은 결정 상태가 함유되었기 때문으로 사료된다.
박막 내에 π 결합의 존재는 도 3의 b에 도시된 탄소 K-edge 영역의 EELS 스펙트럼에서도 확인할 수 있다. 50℃ 및 400℃에서 제조된 박막은 281 eV에서 처음 피크가 관측되며, 이는 1s 상태에서 페르미 레벨 위의 π* 상태로의 전이(1s→π*)에 해당한다. 해당 영역에서 강하게 피크가 관측되는 것으로부터 비정질 박막 내에 상당한 양의 sp2 결합이 존재함을 확인할 수 있다. 두 번째 피크는 290~305 eV 영역에서 매우 브로드하게 관측되었는데, 이는 1s→σ* 전이에 해당한다. 증착 온도를 700℃로 높이면, ~289.5 eV에 첫 번째 피크가 관측되어 나노결정화에 의해 에너지 밴드가 좁아진 것을 알 수 있었다. 이 피크는 950℃에서 제조된 그래핀에서 더욱 확실히 관측되었다. EELS 스펙트럼에 의하면, 50℃와 400℃에서 제조된 박막은 종래 J. Fink 등(Physical Review B, 30, 4713-4718 (1984))이 보고한 비정질 탄화수소와 매우 유사하였다. 반면 산화그래핀의 EELS 스펙트럼은 탄화수소와는 매우 다른 양상을 나타내었다.
3) XPS 및 EXAFS 스펙트럼 분석
400℃에서 제조된 탄화수소 박막 중 화학결합 특성을 XPS(X-ray photoelectron spectroscopy)와 EXAFS(extended X-ray absorption fine structure)로 확인하였다. 도 4의 a는 400℃서 제조된 박막 및 이를 1 keV 세기의 아르곤 플라즈마로 5~20초간 에칭한 박막에 대해 MultiLab 2000(Thermo Fisher Scientific) 장비를 사용하여 측정한 XPS 스펙트럼이다. 도 4의 a에서 확인할 수 있듯이, 탄화수소 박막의 XPS 스펙트럼에서는 지방족 탄화수소 CxHy에 해당하는 285.3 eV이 관측되며, Ar+ 플라즈마를 사용하여 에칭하여도 해당 피크의 위치가 변하지 않아 탄화수소 박막의 조성이 균일함을 확인할 수 있었다. 별도로 도시하지는 않았지만, 그래핀 박막의 XPS 스펙트럼에서는 표면의 에칭에 따라 피크의 위치가 285.0 eV에서 284.4 eV로 이동하였다. 공기중에 노출된 그래핀 표면은 다양한 종류의 탄화수소가 흡착될 수 있어 그 결과 285.0 eV의 높은 결합 에너지를 보여준다. 에칭에 따라 표면의 탄화수소가 제거되면 그래핀 그 자체의 결합에너지인 284.4 eV를 보여준다.
도 4의 b는 1s 코어 레벨의 EXAFS 스펙트럼이며, c는 페르미 레벨 근처에서의 EXAFS 스펙트럼이다. 도 4의 b에서 285.1 eV의 강한 피크는 XPS 스펙트럼의 285.3 eV 피크에 대응된다. 탄화수소 박막 중에 수소가 상당량 함유되어 있는 것을 확인하기 위하여 박막을 제조 후 in-situ로 700℃에서 열처리하였다. 열처리 후 피크의 위치는 284.7 eV로 적색편이하여 지방족 탄화수소 CxHy로부터 수소가 탈착되었음을 나타내었다. 그 결과 탈착된 시료는 확장 상태의 밀도가 높아져 도 4의 c에서 확인할 수 있듯이 페르미 레벨 근처 영역에서의 강도가 증가하는 것을 나타내었다.
4) 이차이온 질량 분석
상기 실시예 1의 방법에 따라 200℃ 내지 400℃의 증착온도에서 성장된 탄화수소 박막에 대하여, 이차이온 질량분석(SIMS: secondary-ion mass spectrometry) 장비(TOF.SIMS M6, IONTOF GmbH)를 이용하여 상온 고진공 하에서 에칭하면서 에칭 시간 0초 내지 8초의 스펙트럼을 얻고, 그 결과를 도 5에 도시하였다.
도 5에서 탄화수소 박막 내 수소 대 탄소의 상대 강도 비(H/C)가 2~30에 해당함을 확인할 수 있었다. 박막의 SIMS 스펙트럼에서 H/C 강도는 박막의 증착온도에 영향을 받았는데, 200℃에서 증착온도가 증가하면 H/C 강도가 증가하여 약 250~300℃에서 가장 높은 값을 나타내었으며, 온도가 더욱 증가하면 다시 낮아지는 경향을 보여주었다. 이는 박막 내 함유되는 수소의 농도가 증착온도에 의해 결정되는 것을 시사한다.
에칭 시간에 따른 박막의 H/C 강도는 큰 차이를 나타내지 않아, XPS 결과와 마찬가지로 탄화수소 박막의 조성이 균일함을 확인할 수 있었다.
5) 분광 분석
그래핀 박막과 400℃에서 성장된 탄화수소 박막의 분광 분석을 통하여 C-H 결합을 확인하였다. 도 6은 실시예 1의 400℃ 증착온도에서 성장시킨 박막의 FRIR 스펙트럼을 보여주는 것으로, 그래핀에서는 관측되지 않던 2500~3000 cm-1 영역의 C-H 스트레칭에 해당하는 피크와 500~1200 cm-1 영역의 C-H 밴딩에 해당하는 피크가 관측되어 C-H 결합이 형성되었음을 다시 한번 확인할 수 있다.
실시예 3 : 탄화수소 박막의 전기적 특성 평가
1) 탄화수소 박막 증착온도에 따른 전기적 특성
유전층으로서 본 발명에 의한 탄화수소 박막을 사용한 도 5의 구조를 갖는 MIS 소자를 제조하여 상기 탄화수소 박막의 전기적 특성을 평가하였다. 탄화수소 박막은 기판 상에 직접 성장하거나, 촉매 금속 상에서 증착한 후 전사하여 MIS 소자를 제조하였다.
보다 구체적으로는, Si(100) 웨이퍼 상에 직접 성장하기 위해서는 Si(100) 웨이퍼를 10% 불산 용액에 침지하여 SiO2 자연산화막을 제거한 후 세척하였다. 세척된 기판은 ICP CVD 반응기에 장입 후 별도로 언급된 조건을 제외하고는 실시예 1에 기술된 조건에 따라 탄화수소 박막을 30 분간 증착하였다. 탄화수소 박막의 전사를 위해서는 Si/SiO2/Ag(200 nm) 기판을 ICV CVD 반응기에 장입한 후 직접 성장과 동일한 조건에서 탄화수소 박막을 5 분간 증착하였다. 증착된 탄화수소 박막 위에 PMMA를 스핀 코팅한 후 FeCl3 수용액에 담가 Ag 촉매층을 식각하여 탄화수소/PMMA 막을 분리하였다. 분리된 탄화수소/PMMA 막을 Si(100) 웨이퍼 상에 전사한 후 아세톤에 담가 PMMA를 제거하였다. Ag 촉매층 또는 Ag 촉매층이 없는 Si 웨이퍼 그 자체 상에 성장한 탄화수소의 AFM 이미지는 균일하고, 핀홀이 없으며, 매끄러운 표면을 갖는 것을 보여주었다.
전술한 바와 같이 Si(100) 웨이퍼 상에 직접 성장하거나 혹은 전사한 탄화수소 박막위에 100 ㎛ 직경의 Au 전극을 형성하여 도 7의 구조를 갖는 MIS 소자를 제조하였다. 하기 표 1에 MIS 소자에 사용한 탄화수소 박막의 단면 TEM과 AFM(Asylum Research, MFP-3D)으로부터 측정한 탄화수소 박막의 두께와 rms 거칠기 및 MIS 소자에서의 유전상수를 나타내었다.
Figure pat00001
도 8은 제조된 MIS 소자에 대해 측정한 전기적 특성을 보여주는 그래프들이다. 도 8의 a는 실리콘 웨이퍼 상에 직접 성장한 탄화수소 박막의 C-V 곡선으로, ●은 -4 V에서 4 V까지 측정된 값이며, ○은 +4 V에서 -4 V까지 측정된 값이다. C-V 곡선에서 가장 중요한 특성은 모든 시료에 대한 C-V 루프에서 히스테리시스가 5 mV 미만으로 거의 0에 가깝다는 것으로, 이는 high-k 게이트 유전체의 기준(<30 mV)에 부합한다. 집적(accumulation)과 공핍(depletion)으로부터의 전이가 빠르고, 히스테리시스 값이 매우 작다는 것은 박막 및 박막과 Si 계면에 트랩된 전하밀도가 매우 작음을 의미한다. 이에 비해 촉매 금속 상에서 성장시킨 후 Si 기판에 전사된 탄화수소 박막으로 제작한 MIS 소자는 상당한 히스테리시스를 나타내었으며, 집적과 공핍으로부터의 전이가 상대적으로 느렸다(미도시). 이는 전사과정에서의 계면특성의 열화와 전사 중 Ag 촉매 박막의 에칭과정에서의 오염에 기인하는 것으로 사료된다. 도 8의 a의 내부 도면에서 확인할 수 있듯이, C-V 곡선이 이상적인 형태를 나타낸 것에 비하여 탄화수소 박막의 플랫 밴드 전압은 고정된 양 전하로 인하여 - 전압쪽으로 약간 이동하였다. 시료간 플랫 밴드 전압의 차이는 크지 않았으며, 모두 -0.3~0.4 V 범위에 속하였다.
탄화수소 박막의 유전상수(k)는 하기 수식으로부터 계산될 수 있다.
Cmax=ε(HC)/t(HC)
여기서 Cmax는 집적 캐패시턴스, ε(HC)는 탄화수소 박막의 유전율, t(HC)는 탄화수소 박막의 두께를 나타낸다.
도 8의 b는 각 온도에서 제조된 박막의 유전상수를 도시한 그래프로, 실리콘 웨이퍼 상에 직접 성장한 탄화수소 박막의 유전율은 최대 90으로 고유전 게이트 산화물로 알려진 Hf- 및 Zr- 기반 산화물의 유전상수 20~30 보다 매우 우수하였다. 박막 성장온도가 증가할수록 유전상수는 점차 증가하여 350℃에서 최대값 90을 나타내었으며, 온도가 더욱 증가하여 400℃가 되면 유전율은 13으로 저하되었다. Si 웨이퍼 상에 전사된 탄화수소 박막은 직접 성장된 탄화수소 박막과 박막 성장 온도에 대한 경향성은 유사하여, 증착 온도의 증가에 따라 유전상수 역시 점차 증가하여 500℃에서 최대값 61에 도달하였으며, 이후 온도가 더욱 증가하여 600℃가 되면 다시 감소하였다. 이는 낮은 온도에서 증착된 탄화수소 박막에서는 무질서하게 배열된 다이폴 모멘트가 서로 상쇄되어 상대적으로 낮은 k 값을 나타내며, 온도가 증가함에 따라 탄소 골격구조의 구조화가 증가되어 다이폴 모멘트 역시 증가하기 때문에 유전상수가 증가하는 것으로 보인다. 임계온도 이상이 되면, 댕글링 결합에 수소와 탄화수소가 포획되기 어렵게 되어 탄화수소 구조가 붕괴되고 high-k 유전체로서의 특성을 상실하게 된다.
high-k 유전체로서의 중요한 특징의 하나는 누설전류 밀도가 낮고 절연강도가 높아야 한다는 것이다. 도 8의 c는 I-V 곡선으로 유전상수가 각각 82 및 90인 300℃ 및 350℃에서 제조된 박막은 등가산화막 두께 0.15 및 0.2 nm에 대해 1V에서의 누설전류가 0.15 A/㎠였다. 누설전류는 400℃에서 증착된 박막에서 가장 낮은 값을 나타내었는데 그 두께는 약 6.5 nm로 박막 중 가장 두꺼웠다. 모든 시료들은 5V까지 항복현상(breakdown)을 나타내지 않아 절연강도가 적어도 5 MV/㎝ 이상, 통상 10 MV/㎝ 이상으로 높은 값을 갖는 것을 알 수 있었다. 이러한 누설전류 및 절연강도는 최근에 보고된 high-k 산화물과 적어도 동등하거나 이들보다 우수하다.
실시예 4 : 반응가스 조성에 따른 탄화수소 박막의 특성 평가
증착온도를 350℃로 고정하고, CH4 가스의 주입 속도를 1~20 sccm으로 변화시킨 것을 제외하고는 실시예 1의 탄화수소 박막 제조 공정과 동일한 공정에 의해 탄화수소 박막을 제조하였다. 상기 박막을 사용하여 실시예 3과 동일한 MIS를 제조하고, 박막의 물리적 특성과 함께 전기적 특성을 평가하였다.
도 9는 그 결과를 도시한 그래프로, 탄화수소 가스와 수소의 비율은 제조된 탄화수소 박막의 전기적 특성 및 물리적 특성에 영향을 미치는 것을 확인할 수 있다. 구체적으로, 예측할 수 있듯이 탄화수소 가스의 공급이 증가함에 따라 박막의 성장 속도가 증가하여 생성된 CH4 가스의 비율이 가장 높은 경우 박막의 두께가 가장 두꺼웠다. 박막의 거칠기는 소자의 제조 시 계면 특성을 결정하는 주요한 요인 중 하나로, CH4 가스의 비율이 증가함에 따라 점차 거칠기가 증가하다가, 10 sccm보다 더욱 증가한 경우 표면 거칠기가 급격히 감소되어 20 sccm의 경우 가장 매끄러운 박막을 형성하였다. 박막의 유전상수 역시 CH4 가스의 비율이 증가함에 따라 점차 증가하는 경향을 나타내었다.
도 10은 CH4 가스 20 sccm과 10% H2 가스를 포함한 Ar 가스 100 sccm을 반응가스로 하여, 350 ℃, 600 W, 1 torr의 조건에서 증착한 고유전막의 AFM 이미지로, 핀홀이 없는 매우 균일한 막이 성장되었음을 확인하였다. rms 표면 거칠기는 0.059 nm로 매우 낮아 MIS 또는 MIM과 같은 소자에 우수하게 적용될 수 있다. 박막의 유전상수는 플라즈마 파워가 증가할수록 점차 증가하였다.
도 11은 상기 고유전막을 사용하여 제조한 MIS 소자의 C-V 곡선이다. C-V 곡선에서 C-V 히스테리시스와 평탄밴드 전압이동(flat-band voltage shift)이 거의 없어, 탄화수소 박막의 계면에서 결함이 거의 없는 우수한 MIS 구조가 형성되었음을 확인할 수 있다.

Claims (13)

  1. 유전상수가 10 이상인 비정질 탄화수소로 이루어진 것을 특징으로 하는 고유전막.
  2. 제 1 항에 있어서,
    상기 고유전막의 누설전류는 1 A/㎠ 이하이고, 절연강도는 1 MV/㎝ 이상인 것을 특징으로 하는 고유전막.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 고유전막의 rms 표면거칠기가 20 nm 이하인 것을 특징으로 하는 고유전막.
  4. (A) 플라즈마 반응기 내에 기판을 위치시키는 단계;
    (B) 상기 반응기 내에 탄화수소 가스를 포함하는 제1가스 및 수소 가스를 포함하는 제2가스를 주입하는 단계; 및
    (C) 상기 반응기에 플라즈마를 발생시키는 단계;
    를 포함하여 탄화수소 박막을 성장시키며,
    이때 상기 탄화수소 박막이 유전상수가 10 이상인 탄화수소 박막이 되도록 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기 중 적어도 하나를 조절하는 것에 의해 제조되는 것을 특징으로 하는 고유전막.
  5. 제 4 항에 있어서,
    상기 반응기는,
    플라즈마 보조 화학기상증착, 유도결합 플라즈마 화학기상 증착 또는 전자싸이클로트론공명 화학기상증착을 위한 반응기인 것을 특징으로 하는 고유전막.
  6. 제 4 항에 있어서,
    상기 반응기 내 온도는 20℃~700℃ 범위에서 조절되는 것을 특징으로 하는 고유전막.
  7. 제 4 항에 있어서,
    상기 제1가스 중 탄화수소 가스와 제2가스 중 수소 가스의 체적 비가 100:1~1:50이 되도록 제1가스와 제2가스의 유량이 조절되는 것을 특징으로 하는 고유전막.
  8. 제 4 항에 있어서,
    상기 반응기 내 압력은 0.1 Torr~10 Torr 범위에서 조절되는 것을 특징으로 하는 고유전막.
  9. 제 4 항에 있어서,
    상기 플라즈마의 세기는 100 W~1,000 W의 범위에서 조절되는 것을 특징으로 하는 고유전막.
  10. 제 4 항에 있어서,
    상기 기판은 반도체 기판 또는 금속 기판인 것을 특징으로 하는 고유전막.
  11. 제 10 항에 있어서,
    금속 기판 상에서 성장되어 전사되는 것을 특징으로 하는 고유전막.
  12. 제 1 항 내지 제 3 항 중 어느 하나의 고유전막을 포함하는 반도체 소자.
  13. 제 1 항 내지 제 3 항 중 어느 하나의 고유전막을 포함하는 커패시터.
KR1020200071703A 2020-06-12 2020-06-12 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자 KR102451638B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200071703A KR102451638B1 (ko) 2020-06-12 2020-06-12 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
PCT/KR2021/007349 WO2021251800A1 (ko) 2020-06-12 2021-06-11 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
US18/008,851 US20230223166A1 (en) 2020-06-12 2021-06-11 High dielectric films and semiconductor or capacitor devices comprising same
CN202180045846.5A CN115769340A (zh) 2020-06-12 2021-06-11 高介电性膜以及包含其的半导体或电容器器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200071703A KR102451638B1 (ko) 2020-06-12 2020-06-12 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자

Publications (2)

Publication Number Publication Date
KR20210154562A true KR20210154562A (ko) 2021-12-21
KR102451638B1 KR102451638B1 (ko) 2022-10-06

Family

ID=78845775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200071703A KR102451638B1 (ko) 2020-06-12 2020-06-12 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자

Country Status (4)

Country Link
US (1) US20230223166A1 (ko)
KR (1) KR102451638B1 (ko)
CN (1) CN115769340A (ko)
WO (1) WO2021251800A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058007A (ko) * 2004-11-24 2006-05-29 마츠시타 덴끼 산교 가부시키가이샤 용량절연막 및 그 제조방법, 용량소자 및 그 제조방법과반도체기억장치 및 그 제조방법
KR100850495B1 (ko) 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
KR20100057860A (ko) * 2007-08-20 2010-06-01 사빅 이노베이티브 플라스틱스 아이피 비.브이. 고유전상수 열가소성 조성물, 그 제조 방법과 이를 포함한 물건
KR100960759B1 (ko) * 2006-07-07 2010-06-01 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 처리 방법
KR20100112070A (ko) 2009-04-08 2010-10-18 삼성전자주식회사 비정질 탄소막 형성 방법 및 이를 이용한 패턴 형성 방법
KR20130108611A (ko) 2010-11-26 2013-10-04 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR101837370B1 (ko) 2016-02-04 2018-03-12 주식회사 테스 플라즈마를 이용한 비정질 탄소막의 증착 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105465B2 (en) * 2008-10-14 2012-01-31 Applied Materials, Inc. Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (PECVD)
WO2012155116A1 (en) * 2011-05-12 2012-11-15 Sabic Innovative Plastics Ip B.V. Amorphous polycarbonate films for capacitors, methods of manufacture, and articles manufactured therefrom
US9530535B2 (en) * 2013-11-13 2016-12-27 The United States Of America, As Represented By The Secretary Of The Navy Hydrogen-free amorphous dielectric insulating thin films with no tunneling states
KR102637107B1 (ko) * 2018-09-18 2024-02-15 삼성전자주식회사 전자 소자 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058007A (ko) * 2004-11-24 2006-05-29 마츠시타 덴끼 산교 가부시키가이샤 용량절연막 및 그 제조방법, 용량소자 및 그 제조방법과반도체기억장치 및 그 제조방법
KR100960759B1 (ko) * 2006-07-07 2010-06-01 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 처리 방법
KR100850495B1 (ko) 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
KR20100057860A (ko) * 2007-08-20 2010-06-01 사빅 이노베이티브 플라스틱스 아이피 비.브이. 고유전상수 열가소성 조성물, 그 제조 방법과 이를 포함한 물건
KR20100112070A (ko) 2009-04-08 2010-10-18 삼성전자주식회사 비정질 탄소막 형성 방법 및 이를 이용한 패턴 형성 방법
KR20130108611A (ko) 2010-11-26 2013-10-04 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR101464909B1 (ko) 2010-11-26 2014-11-24 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR101837370B1 (ko) 2016-02-04 2018-03-12 주식회사 테스 플라즈마를 이용한 비정질 탄소막의 증착 방법

Also Published As

Publication number Publication date
CN115769340A (zh) 2023-03-07
US20230223166A1 (en) 2023-07-13
WO2021251800A1 (ko) 2021-12-16
KR102451638B1 (ko) 2022-10-06

Similar Documents

Publication Publication Date Title
KR102387926B1 (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
US9028919B2 (en) Epitaxial graphene surface preparation for atomic layer deposition of dielectrics
Kim et al. Characteristics of ZrO2 gate dielectric deposited using Zr t–butoxide and Zr (NEt2) 4 precursors by plasma enhanced atomic layer deposition method
JP2009506207A (ja) バナジウム酸化物薄膜の製造方法
CN110911492A (zh) 电子器件和制造该电子器件的方法
KR102387925B1 (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
Kwak et al. Low interface trap density in scaled bilayer gate oxides on 2D materials via nanofog low temperature atomic layer deposition
KR102375281B1 (ko) 고유전 탄화수소 박막을 이용한 커패시터 및 이를 이용한 반도체 소자
KR102451638B1 (ko) 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
US11682556B2 (en) Methods of improving graphene deposition for processes using microwave surface-wave plasma on dielectric materials
Kim et al. Novel high-k gate dielectric properties of ultrathin hydrocarbon films for next-generation metal-insulator-semiconductor devices
KR102347279B1 (ko) 탄화수소 박막의 제조방법
KR102314727B1 (ko) 탄화수소 박막, 탄화수소 박막의 제조방법 및 탄화수소 박막을 포함하는 반도체 소자
KR102559901B1 (ko) 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법
KR20240037612A (ko) 고유전 비정질 불소화 탄소 박막을 이용한 커패시터, 그 제조방법 및 이를 이용한 반도체
KR20240037610A (ko) 고유전 비정질 불소화 탄소 박막 게이트 유전층을 갖는 반도체 소자 및 그 제조방법
KR20240037609A (ko) 고유전 비정질 불소화 탄소 초박막층을 포함하는 반도체 구조물과 반도체 소자 및 그 제조방법
KR20230169654A (ko) 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자
KR102172776B1 (ko) 누설전류를 차단한 유전체 박막의 제조방법
KR101504548B1 (ko) 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자
Heo et al. Graphene Based Tunable Schottky Diode for High Performance Devices
Chien et al. Gate Stack Engineering and Thermal Treatment on Electrical and Interfacial Properties of Ti/Pt/HfO 2/InAs pMOS Capacitors
Becerra et al. Strategies for CMOS Low Equivalent Oxide Thickness Achievement with High-κ Oxides Grown on Si (001) by MBE
Yeo et al. Metal-dielectric band alignment and its implications for metal gate complementary metal-oxide semiconductor technology

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right