KR102559901B1 - 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법 - Google Patents

비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법 Download PDF

Info

Publication number
KR102559901B1
KR102559901B1 KR1020230050060A KR20230050060A KR102559901B1 KR 102559901 B1 KR102559901 B1 KR 102559901B1 KR 1020230050060 A KR1020230050060 A KR 1020230050060A KR 20230050060 A KR20230050060 A KR 20230050060A KR 102559901 B1 KR102559901 B1 KR 102559901B1
Authority
KR
South Korea
Prior art keywords
thin film
channel layer
charge
amorphous hydrocarbon
amorphous
Prior art date
Application number
KR1020230050060A
Other languages
English (en)
Other versions
KR20230058333A (ko
Inventor
김의태
김동옥
이종훈
Original Assignee
충남대학교산학협력단
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단, 울산과학기술원 filed Critical 충남대학교산학협력단
Priority to KR1020230050060A priority Critical patent/KR102559901B1/ko
Publication of KR20230058333A publication Critical patent/KR20230058333A/ko
Application granted granted Critical
Publication of KR102559901B1 publication Critical patent/KR102559901B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전극 또는 박막트랜지스터와 같이 전하가 이동하는 전하 채널층을 포함하는 구조에서, 전하 채널층의 전하이동도를 향상시키는 방법에 관한 것으로, 보다 상세하게는 전하 채널층의 표면 중 일부 또는 전체를 비정질 탄화수소 박막으로 패시베이션 하는 것을 특징으로 하는 전하 채널층의 전하이동도 향상 방법에 관한 것이다.

Description

비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법{Method for Enhancement of Charge Mobility by Passivation Using Amorphous Hydrocarbon Thin Films}
본 발명은 전극 또는 박막트랜지스터와 같이 전하가 이동하는 전하 채널층을 포함하는 구조에서, 전하 채널층의 전하이동도를 향상시키는 방법에 관한 것이다.
메모리, 센서, 디스플레이, 논리 회로 등 다양한 전자 응용 장치에 전계효과 트랜지스터(field-effect transistors)가 적용되고 있으며, 기존의 실리콘 재료에서 더 나아가 유기물, 금속 산화물 반도체, 2차원 나노 전자 재료, 탄소 화합물(탄소 나노튜브, 그래핀) 등 첨단 전자재료가 주목받고 있다. 전계효과 트랜지스터는 게이트 아래에 놓인 절연층에 의해 축전기 구조가 형성되므로 접합형 트랜지스터에 비해 동작 속도가 느리고 전송 컨덕턴스가 낮다는 문제가 있다. 그러나 게이트 전류가 거의 0인 장점이 있어 접합형 트랜지스터보다 고밀도 집적에 적합하기 때문에 현대의 집적회로에 다수를 차지하고 있다.
트랜지스터를 작게 만들어 집적화 시키는 것은 이미 분자 단위의 크기까지 연구적으로 개발됨에 따라 크기 감소에 한계에 도달하게 되었다. 전계효과 트랜지스터의 동작속도는 채널층의 전하이동도에 의해 결정된다. 따라서 빠른 동작속도를 구현하기 위해서는 채널층에서의 전하이동도가 높아야 하며, 더 많은 연산, 처리 및 정보전달을 위해서는 전 이동도가 현재 수준보다 훨씬 빠른 전계효과 트랜지스터를 개발할 필요가 있다. 종래의 트랜지스터에서는, 전자 이동도를 증가시키기 위하여 다양한 재료를 사용하거나 구조적으로 변형을 주어 새로운 구조를 제작하는 등 여러 가지 방법의 시도가 제안되고 있다. 그러나, 이는 기존의 공정 설비를 거의 활용하지 못하거나 재료의 단가가 비싸거나 공정이 상대적으로 복잡하여 추가적인 공정 단가가 발생하기 때문에 실제로 기존의 공정 라인에 적용하기 어렵다는 한계가 있다. 이에, 저가의 재료를 사용하여 간단한 공정에 의해 기존 전계효과 트랜지스터의 채널층에서의 전하이동도를 증가시킬 수 있는 효율적인 방법이 필요하다.
탄소 박막은 우수한 전기적, 기계적 특성으로 인해 기술적, 산업적 응용분야에서 많은 주목을 받고 있다. 탄소 박막을 구성하는 탄소계 재료는 결합에 따라 다이아몬드, 그래핀 및 비정질 탄소로 분류될 수 있다.
탄소계 재료에 대한 연구는 높은 전도도 특성과 투명도에 의해 투명 전도체나 차세대 반도체로서의 높은 잠재성을 갖는 그래핀과 탄소 나노튜브와 같은 고도로 정렬된 구조를 갖는 나노구조체에 대한 연구에 초점이 맞춰져 있다. 이에 비해 비정질 탄소 역시 여러 가지 흥미로운 특성을 나타냄에도 불구하고 많은 주목을 받지 못하고 있다. 비정질 탄소에는 고정된 자유 라디칼을 의미하는 소위 "댕글링 본드(dangling bond)"가 상당 비율 함유되어 있기 때문에 적절한 조건에서 가공하여 다양한 특성을 갖는 소재의 개발 가능성이 있다. 그러나 비정질 탄소를 활용하여 새로운 특성을 갖는 소재를 개발하고 응용하고자 하는 시도들은 매우 제한적이었다.
비정질 탄화수소막은 균일한 두께의 평탄한 박막 형성이 용이하고 유기층 및 무기층과의 계면 접합성이 우수하며 저유전 특성을 갖는다는 성질을 이용하여, 식각 마스크로 사용되거나(공개특허 제10-2010-0112070호, 등록특허 제10-1837370호), 절연막의 보호막으로 사용되거나(등록특허 제10-1464909호), 반도체 금속 배선의 층간 물질과 같은 저유전 절연체로 박막 결함을 방지하고 층간 밀착도를 증가시키기 위하여(등록특허 제10-0850495호) 사용되어 왔다. 그러나 이제까지 채널층의 이동도를 향상시키기 위하여 비정질 탄화수소막을 사용한 예는 보고된 바 없다.
공개특허 제10-2010-0112070호 등록특허 제10-1837370호 등록특허 제10-1464909호 등록특허 제10-0850495호
본 발명은 종래기술의 문제점을 해결하기 위하여 저가의 재료를 사용하여 간단한 공정에 의해 패시베이션층을 형성하는 것만으로 전하가 이동하는 통로인 전하 채널층의 전하이동도를 현저하게 증가시킬 수 있는 방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명은 전하 채널층의 표면 중 일부 또는 전체를 비정질 탄화수소 박막으로 패시베이션 하는 것을 특징으로 하는 전하 채널층의 전하이동도 향상 방법에 관한 것이다.
먼저 본 명세서 전체에서, "전하 채널층"은 전하가 이동하는 통로를 의미하는 것으로, 트랜지스터에서의 채널층, 태양전지나 발광소자의 전극을 예로 들 수 있으나 이에 한정되는 것은 아니며 각종 소자나 장치 등에서 전하의 이동 통로를 담당하는 구성을 모두 통칭한다.
어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 그리고 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에", "상부에"라 함은, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 마찬가지로 층, 막, 영역, 판 등의 다른 부분 "아래" 또는 "하에", "하부에"라 함은, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 어떤 부분이 다른 부분 위에 "전체적으로" 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장자리 일부에는 형성되지 않는 것도 포함한다.
본 발명에서 "비정질″은 원자들의 위치에 대해서 장거리 질서가 존재하지 않음을 의미하며, ″비정질 탄화수소″는 비정질 구조를 갖는 것으로서 탄소의 댕글링 본드의 일부가 수소에 의해 종단(terminate)되어 있는 것을 의미한다.
또한 본 명세서에서 "기판"은 박막 성장을 위한 기재 역할을 하는 것으로, 통상 박막의 제조에 사용되는 실리콘, 유리, 금속, 금속 산화물, 플라스틱과 같은 기판은 물론이고, 그 위에 추가로 활성층이 형성되어 있는 기판도 포함한다. 상기 기판은 성장되는 박막의 종류와 목적에 따라 적절하게 선택할 수 있음은 당연하다.
본 발명의 도면에서는 설명의 편의를 위해, 일부 층 및 영역의 크기나 두께, 형상 등이 과장되거나 단순화되어 있을 수 있다. 이는 여러 층 및 영역을 명확하게 표시하기 위함으로 실제 소자에서의 비율을 의미하는 것은 아니다.
하기 실시예에서 확인할 수 있듯이, 전하 채널층의 표면 중 일부 또는 전체를 비정질 탄화수소 박막으로 패시베이션 하는 것에 의해 전하이동도가 현저하게 증가하였다. 동일 조건에서 비교하였을 때, 비정질 탄화수소 박막에 의한 패시베이션 전에 비해 전하 채널층의 전하이동도는 300배 이상 증가하였으며, 조건을 변화시킴에 따라 종래 기술에서 보고된 전하이동도를 크게 뛰어넘는 결과를 보여주었다. 하기 실시예에서는 전하 채널층의 상면에만 패시베이션층을 형성하였으나, 하면에만 패시베이션층을 형성하거나, 혹은 상면과 하면에 동시에 형성할 수 있음은 당연하다. 또는 본 발명의 전하 채널층이 적용되는 장치의 구조 및 특성에 따라 상면 및/또는 하면의 일부에만 형성될 수도 있다. 이때 비정질 탄화수소의 패시베이션층은 상기 채널층에 직접 성장되거나, 혹은 촉매 기판 위에서 성장한 후 전사과정을 거쳐 형성될 수 있다. 채널층에 직접 성장되는 경우에는 전사과정을 거치지 않기 때문에 균일하고 결함이 적은 박막을 형성할 수 있다는 장점이 있다. 이에 비해 전사과정을 거쳐 탄화수소 박막을 성장시키는 것은 기판의 종류에 제한을 받지 않는다는 장점이 있다. 만일 기판 자체 또는 기판 상에 증착된 활성층이 비정질 탄화수소 박막의 성장 조건에서 안정하지 않은 경우 직접 성장보다는 전사 공정이 더 유리할 수 있으므로 사용 목적 및 소자의 설계에 따라 적절히 선택하여 사용될 수 있음은 당연하다.
본 발명에서 패시베이션층을 이루는 비정질 탄화수소 박막의 두께는 단일원자층 두께 ~ 1 ㎛, 바람직하게는 1 nm ~ 100 nm 범위에서 적절하게 조절되는 것이 바람직하다. 탄소의 원자 크기는 약 0.15 nm로 비정질 탄화수소 박막의 두께는 대략 0.2 nm 정도이다. 상기 비정질 탄화수소 박막의 크기는 전하 채널층의 종류 및 용도 등을 고려하여 필요에 따라 적절한 범위로 사용될 수 있다.
예를 들어, 본 발명에서 상기 전하 채널층은 박막 트랜지스터의 채널층일 수 있다. 더욱 구체적으로는, 기판상에 형성된 절연층; 상기 절연층 상에 서로 이격하여 위치하는 소스 전극 및 드레인 전극; 상기 소스 전극과 드레인 전극을 전기적으로 연결하는 채널층;을 포함하는 박막 트랜지스터의 채널층일 수 있다.
본 발명은 채널층을 비정질 탄화수소 박막으로 패시베이션 하여 전하이동도를 향상시킨다는 것에 특징이 있으므로, 채널층을 구성하는 물질이나 소자의 구체적인 구조에 의해 제한되는 것은 아니다. 따라서 본 발명의 채널층을 구성하는 물질로는 종래 반도체 또는 전도체를 이용한 소자에서 채널층으로 이용되는 것이라면 어떠한 것을 사용하여도 무방하다. 예를 들면 상기 채널층은 실리콘이나 금속산화물 반도체, 유기반도체와 같은 반도체 물질을 사용할 수 있으며, 그래핀과 같은 전도성 물질을 사용할 수도 있다. 채널층에는 소자의 특성을 향상시키기 위하여 다른 원소가 도핑될 수도 있다. 본 발명은 채널층의 물질 특성에 관한 것은 아니므로 이에 대한 상세한 설명은 생략하지만, 당업자라면 종래기술로부터 적절한 특성을 갖는 물질을 선정하여 사용하는 것은 용이할 것이다.
소스 전극과 드레인 전극은 일반적인 전극물질, 즉, 금속이나 도전성 산화물로 형성될 수 있다. 소스 전극과 드레인 전극은 단일층 또는 다중층일 수 있으며, 그 구체적인 형태 및 위치는 채널층에 의해 전기적으로 연결될 수 있다면 다양하게 설계될 수 있다.
특히, 상기 트랜지스터가 전계유도 박막트랜지스터인 경우에는, 상기 비정질 탄화수소 박막으로 이루어진 패시베이션층이 게이트 유전막으로 작용할 수 있다. 이 경우, 별도의 게이트 유전막을 형성하지 않고 게이트 유전막 상에 게이트 전극을 형성하여 전계유도 박막트랜지스터를 구성할 수 있다. 또는 바텀 게이트 구조인 경우에는 게이트 전극을 채널층의 아래에 형성할 수 있다.
패시베이션을 게이트 유전막으로 사용할 때에는, 상기 비정질 탄화수소 박막의 유전상수가 10 이상인 고유전막인 것이 더욱 바람직하다. 비정질 탄화수소 박막은 이제까지는 유전율이 낮은 low-k 물질로 인식되어 왔다. 그러나 플라즈마를 이용한 비정질 탄화수소 박막의 제조 시, 증착온도와 압력, 반응가스의 유량, 플라즈마 파워를 조절하면 high-k의 비정질 탄화수소 박막을 성장시킬 수 있음을 확인하고, 본 발명자들은 유전상수가 10 이상인 비정질 탄화수소 박막으로 이루어진 고유전막에 대해 출원번호 10-2020-0071703호로 2020년 06월 12일 특허출원하였다. 상기 고유전막은 유전율이 10 이상, 바람직하게는 20 내지 200, 더욱 바람직하게는 30~150으로 종래 기술에서 고유전 산화물로 알려진 하프늄(Hf)이나 지르코늄(Zr) 산화물의 유전상수 보다 현저히 높은 고유전 특성을 나타내었다. 더욱이 표면거칠기가 매우 낮아 계면에서의 결함이 낮으며, 누설전류는 1 A/cm2 이하이고, 절연강도는 1 MV/cm 이상, 바람직하게는 누설전류가 0.5 A/cm2 이하이고, 절연강도는 5 MV/cm이상이었다. 일 실시예에서는 0.2 nm의 등가산화막 두께에서 누설전류가 0.25 A/cm2로 Hf- 또는 Zr- 기반 산화물이 높은 누설전류를 나타내는 것에 비해 매우 우수한 특성을 나타내었다(데이터 미도시).
또 다른 예로서, 상기 전하 채널층은 전극일 수 있다. 상기 전극은 예를 들면, 디스플레이, 태양전지, 발광다이오드에 적용될 수 있는 전극을 포함하며, 이에 한정되는 것은 아니다. 전극의 소재로는 반도체 전극, 금속 전극, 투명 전극, 유연 전극을 예로 들 수 있다.
본 발명에 의한 페시베이션층 위에는 추가의 절연막이 형성될 수도 있다. 추가의 절연막으로는 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물, Ta2O4나 Al2O3, Hf- 또는 Zr-기반 산화물과 같은 고유전물질로 이루어진 막을 사용할 수 있으나 이에 한정되는 것은 아니다.
본 발명의 비정질 탄화수소 박막은 (A) 플라즈마 반응기 내에 기판을 위치시키는 단계; (B) 상기 반응기 내에 탄화수소 가스를 포함하는 제1가스 및 수소 가스를 포함하는 제2가스를 주입하는 단계; 및 (C) 상기 반응기에 플라즈마를 발생시키는 단계;를 포함하여 제조될 수 있다.
본 발명에서 패시베이션층이 채널층에 직접 성장되는 경우에는, 상기 기판은 채널층이 형성되어 있는 기판을 사용한다. 만일 패시베이션층을 전사에 의해 제조하는 경우에는 비정질 탄화수소 박막이 먼저 제조된 후 채널층 상에 전사되므로, 비정질 탄화수소 박막의 성장 후 전사 공정에 유리한 종류의 기판 예를 들면, 촉매 금속층이 형성되어 있는 기판을 사용할 수 있다.
본 발명에서 플라즈마 반응기란 반응기 내에서 플라즈마를 발생시켜 반응가스의 반응을 유도하는 것으로, 예로서 플라즈마 보조 화학기상증착(PE-CVD) 또는 유도결합플라즈마 화학기상증착(ICP-CVD), 전자싸이클로트론공명 화학기상증착(ECR-CVD) 반응기를 들 수 있다. 플라즈마는 반응가스로부터 반응성이 높은 라디칼을 다량 생성하여 낮은 온도에서도 박막의 형성이 가능하다. 하기 실시예에서는 ICP-CVD를 예로 들어 설명하였으나, 이에 한정되는 것이 아님은 당연하다.
반응가스로 제1가스는 탄화수소 가스를 포함하는 것으로, 탄화수소 가스는 플라즈마에 의해 탄화수소 박막을 형성할 수 있는 것이라면 어떤 것이라도 사용할 수 있으며, 통상 고온에서 화학기상증착에 의해 그래핀 제조에 사용될 수 있는 메탄, 에탄, 프로판, 에틸렌, 아세틸렌, 프로필렌 및 벤젠으로부터 이루어진 군으로부터 선택된 하나 이상을 사용할 수 있다. 제1가스에는 탄화수소 가스 이외에 비활성 가스가 포함될 수 있다.
상기 제2가스는 수소 가스를 포함하는 것으로, 수소 가스 이외에 비활성 가스를 추가로 포함할 수 있다.
상기 제1가스와 제2가스 이외에도, 수송가스로 아르곤이나 헬륨과 같은 비활성 가스를 추가로 더욱 포함할 수 있다.
본 발명에서 비정질 탄화수소 박막의 증착온도는 상온 ~ 600℃인 것이 바람직하다. 증착온도가 600℃보다 높으면 탄화수소 박막은 결정성을 나타내기 시작하였다.
상기 반응기 내 압력은 플라즈마 방전이 원활하게 이루어질 수 있도록 0.1 ~ 10 Torr인 것이 바람직하다. 압력이 너무 높은 경우에는 플라즈마 유지가 힘들어 탄화수소 박막 증착 효율이 낮아지고, 압력이 너무 낮으면 공정 효율성이 저하될 수 있다.
본 발명에서는 박막 제조 온도가 낮아짐에 따라 박막 내에 증가하는 댕글링 결합과 수소의 결합을 유도하기 위하여 반응가스로 탄화수소 가스와 수소 가스의 혼합물을 사용한다. 상기 (B) 단계에서 제1가스 중 탄화수소 가스와 제2가스 중 수소 가스의 체적 비는 100 : 1 ~ 1 : 50 정도의 것이 바람직하다. 수소 가스의 비율이 너무 낮으면 박막의 표면이 거칠어져 표면 특성이 저하될 수 있으며, 너무 높으면 탄화수소 박막 형성이 잘 되지 않았다.
본 발명에서 플라즈마의 세기 또한 박막의 특성에 영향을 미친다. 플라즈마의 세기는 100 ~ 1,000 W의 범위에서 조절될 수 있다. 플라즈마의 세기가 증가할수록 박막의 성장속도가 증가하고, 표면 거칠기가 작아지나 1,000 W 이상의 세기를 제외하는 것은 아니다. 또한 플라즈마의 세기가 낮은 경우에는 증착시간을 증가시키는 것에 의해 박막의 두께나 표면거칠기를 조절할 수 있으므로 100 W 미만을 제외하지 않는다.
최적의 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기는 상호 영향을 미치는 인자이므로, 다른 값을 고정시켰을 때 하나의 파라메타가 특정값에서 최적값을 나타내었다고 하더라도, 다른 변수가 조절되면 그 절대값이 변할 수 있음은 당연하다.
상기 공정에 의해 제조되는 비정질 탄화수소 박막의 특성은 증착 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기에 의해 조절될 수 있다. 따라서 사용하고자 하는 소자에 따라 박막의 두께, 표면거칠기 등의 특성을 갖도록 상기 조건을 변화시켜 최적화할 수 있을 것이다.
상기 방법에 의해 제조된 박막 TEM 이미지와 라만 스펙트럼에서 비정질 구조를 갖는 것을 확인하였으며, XPS, FTIR 및 이차이온 질량분석을 통하여 탄소-수소의 sp3 결합이 포함된 비정질 탄화수소로 이루어져 있음을 확인할 수 있었다. 또한 Ar+ 플라즈마로 에칭하면서 관측한 XPS 스펙트럼 및 이차이온 질량분석 스펙트럼의 피크 변화가 없어 박막의 조성이 균일함을 확인할 수 있었다.
하기 실시예에 구체적인 데이터를 기재하지는 않았으나, 하기 실시예 1에서 제조된 박막 중, 실리콘 기판 상에서 증착된 박막은 200~500℃ 범위에서 증착된 경우 유전상수가 10~90의 값을 나타내었으며, Ag 촉매 상에서 증착된 박막은 300~600℃의 온도에서 증착된 경우 유전상수가 10~60 정도의 값을 나타내었다. 그러나 이는 반응가스의 유량과 플라즈마 파워를 실시예 1의 조건으로 고정한 경우의 수치이며, 반응가스의 비율 및 유량, 플라즈마 파워 역시 유전상수에 영향을 미치기 때문에 상기 온도조건에서의 유전상수가 절대적임을 의미하는 것은 아니다.
본 발명은 또한 전하 채널층의 표면 중 일부 또는 전체가 비정질 탄화수소 박막에 의해 패시베이션 되어 있는 것을 특징으로 하는 박막 트랜지스터와 전극을 제공한다.
이상과 같이 본 발명에 의하면 저가의 원료를 사용하여 간단한 공정으로 성장시킬 수 있는 비정질 탄화수소 박막으로 전하 채널층을 패시베이션 하는 것만으로 전하이동도를 현저하게 증가시킬 수 있어, 트랜지스터나 전극과 같이 전하의 빠른 이동이 요구되는 전하 채널층을 포함하는 장치의 특성을 크게 향상시킬 수 있다.
도 1은 증착온도에 따라 생성되는 탄소계 박막의 모식도 및 TEM 이미지.
도 2는 증착온도에 따라 생성된 탄소계 박막의 라만 스펙트럼.
도 3은 증착온도에 따라 생성된 탄소계 박막의 EELS 스펙트럼.
도 4는 본 발명의 일시예에 의해 제조된 비정질 탄화수소 박막의 XPS 스펙트럼 및 EXAFS 스펙트럼.
도 5는 본 발명의 일시예에 의해 제조된 비정질 탄화수소 박막의 FTIR 스펙트럼.
도 6은 본 발명의 일시예에 의해 제조된 비정질 탄화수소 박막의 이차이온 질량분석 스펙트럼.
도 7은 본 발명의 일실시예에 의한 전계효과 트랜지스터의 단면을 보여주는 모식도.
도 8은 본 발명의 비교예에 의한 그래핀 전계효과 트랜지스터의 게이트 전압-드레인 전류 특성의 측정 결과를 보여주는 그래프.
도 9는 본 발명의 일실시예에 의한 전사된 비정질 탄화수소 박막을 포함하는 전계효과 트랜지스터의 전기적 특성을 보여주는 그래프.
도 10은 본 발명의 일실시예에 의한 직접 증착된 비정질 탄화수소 박막을 포함하는 전계효과 트랜지스터의 전기적 특성을 보여주는 그래프.
이하 첨부된 실시예를 들어 본 발명을 보다 상세히 설명한다. 그러나 이러한 실시예는 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다.
[실시예]
실시예 1 : 증착 온도에 따른 탄화수소 박막의 제조
Si 웨이퍼 또는 Si/SiO2/Ag(200 nm) 기판 상에 하기 조건에서 CH4 가스와 수소 가스를 사용하여 ICP CVD(Inductively-coupled plasma chemical vapor deposition)에 의해 탄화수소 박막을 증착하였다. 구체적으로, 반응기 내로 1 sccm의 CH4 가스와 100 sccm의 수소와 Ar 혼합가스(수소 10%)를 주입하였고 압력은 1 Torr, 플라즈마 파워는 600 W로 고정하였다.
50℃~950℃의 증착온도에서 5분간 박막을 성장시켜 탄화수소 박막을 제조하였다. 950℃에서 증착된 박막은 그래핀의 성장을 위하여 촉매금속인 구리 기판에서 증착하였다.
비교를 위하여 Hummer 법을 사용하여 화학용액 상에서 그래파이트를 산화시키고 이를 박리하여 산화그래핀 박막을 제조하였다.
실시예 2 : 탄화수소 박막의 특성 평가
1) 투과전자현미경 이미지 및 라만 스텍트럼 분석
상기 실시예 1에서 증착온도에 따라 성장된 탄화수소 박막을 일탈 교정 투과전자 현미경(Aberration-corrected TEM; Titan G2 Cube 60-300kV, FEI)으로 확인하고, 그 결과를 도 1에 도시하였다.
도 1의 b는 950℃에서 증착된 탄화수소 박막의 TEM 이미지로 탄소원자가 고도로 정렬된 육방정계(hexagonal) 배열을 갖는 것을 보여준다. 내부 도면은 FFT(fast Fourier transformed) digital diffractogram을 나타낸 것으로 고품질 그래핀의 전형적인 특성인 육방정계의 패턴을 나타낸다. 도 2의 라만 스펙트럼에서도 I2D/IG가 약 3정도로 높은 값을 나타내고, 2D 피크의 최대반값폭이 32 ㎝-1로 작아 비교예 1에서는 고품질의 그래핀 박막이 형성되었음을 확인할 수 있었다.
증착 온도가 700℃인 박막은 비정질 매트릭스내에 부분적으로 육방정계 격자의 나노결정이 존재하는 나노그라파이트 모폴로지를 나타내었다(도 1의 c). FFT는 어두운 점(원으로 표시)을 갖는 확산된 고리형태를 보여준다. 점들간의 간격은 0.246 nm로 탄소동소체 헥사고나이트(carbon allotrope hexagonite)에 해당한다.
증착온도가 400℃ 또는 50 ℃로 더욱 낮아지면, 박막은 나노결정성을 상실하고 비정질 구조를 나타내며, halo FFT 패턴을 보여주었다(도 1의 d, e).
증착온도가 700℃ 이하인 탄화수소 박막은 도 2에 도시된 라만 스펙트럼에서 모두 2000 cm-1 이상의 영역에서 유의미한 피크를 나타내지 않았다.
2) EELS 스펙트럼 분석
전자 에너지 손실 분광(EELS; electron energy-loss spectroscopy) 장치(Gatan Quantum 965 dual)를 이용하여, 상기 실시예 1에서 제조된 박막 각각에 대한 EELS 스펙트럼을 측정하였다. 비교를 위하여 Hummer 법을 사용하여 화학용액 상에서 그래파이트를 산화시키고 이를 박리하여 제조한 산화그래핀 박막에 대해서도 EELS 스펙트럼을 측정하였다. 도 3의 a와 b는 각각 저손실(low-loss) 영역 및 탄소 K-edge 영역의 EELS 스펙트럼으로, 증착온도에 따른 탄화수소 박막의 결합 양상을 확인할 수 있다.
도 3의 a에서 그래핀 박막은 두 개의 특징적인 피크를 보여주었는데, 5 eV의 강한 피크는 탄소의 sp2 결합에 의한 π→π* 전이와 관련된 π 플라즈몬 피크이며, 15.5 eV 부근의 브로드한 피크는 (π+σ) 플라즈몬 피크이다. (π+σ) 플라즈몬 피크의 위치는 원자가 전자의 밀도, 즉 탄소 박막의 질량 밀도에 비례한다. 950℃에서 성장된 그래핀 박막에 비해 증착온도가 700℃로 낮아진 박막에서 π 플라즈몬 피크의 세기는 현저히 감소하여, 비정질 매트릭스 내에 sp2 결합을 갖는 나노결정성 헥사고나이트가 존재함을 보여주는 TEM 이미지의 결과와 일치하였다. 증착온도가 더욱 낮아져 400℃와 50℃에서 각각 성장된 박막에서는 (π+σ) 플라즈몬 피크만이 관측되었다. 700℃ 이하의 온도에서 증착된 박막에서 (π+σ) 플라즈몬 피크의 에너지는 각각 25.0 eV, 24.5 eV 및 25.8 eV로 sp3 결합이 다량 함유된 탄소 박막보다는 약 5 eV 정도가 낮아, sp3 결합의 비율이 아주 적을 것임을 시사하였다. 700℃에서 제조된 박막에서 에너지가 상대적으로 큰 값을 나타내는 것은 밀도가 높은 결정 상태가 함유되었기 때문으로 사료된다.
박막 내에 π 결합의 존재는 도 3의 b에 도시된 탄소 K-edge 영역의 EELS 스펙트럼에서도 확인할 수 있다. 50℃ 및 400℃에서 제조된 박막은 281 eV에서 처음 피크가 관측되며, 이는 1s 상태에서 페르미 레벨 위의 π* 상태로의 전이(1s→π*)에 해당한다. 해당 영역에서 강하게 피크가 관측되는 것으로부터 비정질 박막 내에 상당한 양의 sp2 결합이 존재함을 확인할 수 있다. 두 번째 피크는 290~305 eV 영역에서 매우 브로드하게 관측되었는데, 이는 1s→σ* 전이에 해당한다. 증착 온도를 700℃로 높이면, ~289.5 eV에 첫 번째 피크가 관측되어 나노결정화에 의해 에너지 밴드가 좁아진 것을 알 수 있었다. 이 피크는 950℃에서 제조된 그래핀에서 더욱 확실히 관측되었다. EELS 스펙트럼에 의하면, 50℃와 400℃에서 제조된 박막은 종래 J. Fink 등(Physical Review B, 30, 4713-4718 (1984))이 보고한 비정질 탄화수소와 매우 유사하였다. 반면 산화그래핀의 EELS 스펙트럼은 탄화수소와는 매우 다른 양상을 나타내었다.
3) XPS 및 EXAFS 스펙트럼 분석
400℃에서 제조된 탄화수소 박막 중 화학결합 특성을 XPS(X-ray photoelectron spectroscopy)와 EXAFS(extended X-ray absorption fine structure)로 확인하였다. 도 4의 a는 400℃서 제조된 박막 및 이를 1 keV 세기의 아르곤 플라즈마로 5~20초간 에칭한 박막에 대해 MultiLab 2000(Thermo Fisher Scientific) 장비를 사용하여 측정한 XPS 스펙트럼이다. 도 4의 a에서 확인할 수 있듯이, 탄화수소 박막의 XPS 스펙트럼에서는 지방족 탄화수소 CxHy에 해당하는 285.3 eV이 관측되며, Ar+ 플라즈마를 사용하여 에칭하여도 해당 피크의 위치가 변하지 않아 탄화수소 박막의 조성이 균일함을 확인할 수 있었다. 별도로 도시하지는 않았지만, 그래핀 박막의 XPS 스펙트럼에서는 표면의 에칭에 따라 피크의 위치가 285.0 eV에서 284.4 eV로 이동하였다. 공기 중에 노출된 그래핀 표면은 다양한 종류의 탄화수소가 흡착될 수 있어 그 결과 285.0 eV의 높은 결합 에너지를 보여준다. 에칭에 따라 표면의 탄화수소가 제거되면 그래핀 그 자체의 결합에너지인 284.4 eV를 보여준다.
도 4의 b는 1s 코어 레벨의 EXAFS 스펙트럼이며, c는 페르미 레벨 근처에서의 EXAFS 스펙트럼이다. 도 4의 b에서 285.1 eV의 강한 피크는 XPS 스펙트럼의 285.3 eV 피크에 대응된다. 탄화수소 박막 중에 수소가 상당량 함유되어 있는 것을 확인하기 위하여 박막을 제조 후 in-situ로 700℃에서 열처리하였다. 열처리 후 피크의 위치는 284.7 eV로 적색편이하여 지방족 탄화수소 CxHy로부터 수소가 탈착되었음을 나타내었다. 그 결과 탈착된 시료는 확장 상태의 밀도가 높아져 도 4의 c에서 확인할 수 있듯이 페르미 레벨 근처 영역에서의 강도가 증가하는 것을 나타내었다.
4) 이차이온 질량 분석
상기 실시예 1의 방법에 따라 200℃ 내지 400℃의 증착온도에서 성장된 탄화수소 박막에 대하여, 이차이온 질량분석(SIMS: secondary-ion mass spectrometry) 장비(TOF.SIMS M6, IONTOF GmbH)를 이용하여 상온 고진공 하에서 에칭하면서 에칭 시간 0초 내지 8초의 스펙트럼을 얻고, 그 결과를 도 5에 도시하였다.
도 5에서 탄화수소 박막 내 수소 대 탄소의 상대 강도 비(H/C)가 2~30에 해당함을 확인할 수 있었다. 박막의 SIMS 스펙트럼에서 H/C 강도는 박막의 증착온도에 영향을 받았는데, 200℃에서 증착온도가 증가하면 H/C 강도가 증가하여 약 250~300℃에서 가장 높은 값을 나타내었으며, 온도가 더욱 증가하면 다시 낮아지는 경향을 보여주었다. 이는 박막 내 함유되는 수소의 농도가 증착온도에 의해 결정되는 것을 시사한다.
에칭 시간에 따른 박막의 H/C 강도는 큰 차이를 나타내지 않아, XPS 결과와 마찬가지로 탄화수소 박막의 조성이 균일함을 확인할 수 있었다.
5) 분광 분석
그래핀 박막과 400℃에서 성장된 탄화수소 박막의 분광 분석을 통하여 C-H 결합을 확인하였다. 도 6은 실시예 1의 400℃ 증착온도에서 성장시킨 박막의 FRIR 스펙트럼을 보여주는 것으로, 그래핀에서는 관측되지 않던 2500~3000 cm-1 영역의 C-H 스트레칭에 해당하는 피크와 500~1200 cm-1 영역의 C-H 밴딩에 해당하는 피크가 관측되어 C-H 결합이 형성되었음을 다시 한번 확인할 수 있다.
실시예 3 : 비정질 탄화수소 박막을 이용한 전계효과 트랜지스터의 패시베이션
도 7의 a에 도시된 구조를 갖는 전계효과 트랜지스터(비교예)와 채널층이 비정질 탄화수소 박막으로 패시베이션된 도 7의 b(제조예 1) 또는 c(제조예 2~제조예 5)에 도시된 구조를 갖는 전계효과 트랜지스터를 제조한 후, 채널층의 전하이동도를 평가하여 패시베이션층이 채널층의 전하이동도에 미치는 영향을 평가하였다. 비정질 탄화수소 박막은 촉매 금속 상에서 성장시킨 후 전사하거나(제조예 1), 채널층 상에 직접 성장시켜(제조예 2) 전계효과 트랜지스터를 제조하였다. 보다 구체적인 제작 과정은 다음과 같다.
비교예 1 : 그래핀 전계효과 트랜지스터
구리 기판 위에서 CVD 법으로 성장한 그래핀을 Si/SiO2 웨이퍼 상에 전사하였다. 자외선 사진공정을 통하여 길이 50 ㎛, 폭 10 ㎛의 패턴을 형성하고, 600 mTorr에서 150 W Ar 플라즈마로 15분간 식각하였다. 식각 후 아세톤을 이용하여 포토레지스트를 제거하였다.
사진 식각 공정 후 스퍼터를 이용하여 금속(Au) 박막을 증착하고 Lift-off 공정을 통해 소스 전극과 드레인 전극을 형성하여 그래핀 전계효과 트랜지스터를 제작하였다.
비교예 2 ~ 4
비교예 1의 전계효과 트랜지스터를 각각 100, 150, 200℃ 진공 하에서 20분간 열처리하여 비교예 2~4의 전계효과 트랜지스터로 사용하였다.
제조예 1 : 비정질 탄화수소 패시베이션층이 전사된 전계효과 트랜지스터
실시예 1의 방법에 의해 Si/SiO2/Ag 기판 상에 400℃의 증착온도에서 성장된 비정질 탄화수소 박막을 비교예 1의 채널층 상에 전사하여 비정질 탄화수소 패시베이션층이 형성된 전계효과 트랜지스터를 제작하였다.
제조예 2 : 비정질 탄화수소 패시베이션층이 전사된 전계효과 트랜지스터
구리 기판 위에서 CVD 법으로 성장한 그래핀 상에 in-situ로 상온에서 비정질 탄화수소 박막을 30분간 성장시켰다. 증착 시 압력은 1 Torr, 플라즈마 파워는 600 W 였다. 성장된 비정질 탄화수소 박막의 두께는 2~3 nm 였다.
소스 전극과 드레인 전극이 형성된 Si/SiO2 웨이퍼 상에 위에서 제작된 그래핀/비정질 탄화수소 다층 박막을 전사하였다. 자외선 사진공정을 통하여 비교예 1과 동일하게 길이 50 ㎛, 폭 10 ㎛의 패턴을 형성하고, 600 mTorr에서 150 W Ar 플라즈마로 15분간 식각한 후 아세톤을 이용하여 포토레지스트를 제거하였다.
제조예 3 : 비정질 탄화수소 패시베이션층이 직접 성장된 전계효과 트랜지스터
비정질 탄화수소 박막의 증착온도를 100℃로 설정한 것을 제외하고는, 제조예 2와 동일한 방법에 의해 비정질 탄화수소 패시베이션층이 형성된 전계효과 트랜지스터를 제작하였다.
제조예 4 : 비정질 탄화수소 패시베이션층이 직접 성장된 전계효과 트랜지스터
비정질 탄화수소 박막의 증착온도를 300℃로 설정한 것을 제외하고는, 제조예 2와 동일한 방법에 의해 비정질 탄화수소 패시베이션층이 형성된 전계효과 트랜지스터를 제작하였다.
제조예 5 : 비정질 탄화수소 패시베이션층이 직접 성장된 전계효과 트랜지스터
비정질 탄화수소 박막의 증착온도를 500℃로 설정한 것을 제외하고는, 제조예 2와 동일한 방법에 의해 비정질 탄화수소 패시베이션층이 형성된 전계효과 트랜지스터를 제작하였다.
도 8은 드레인 전압(VDS)이 각각 0.5 V, 10 V일 때, 비교예 1 내지 4에서 제작한 그래핀 전계효과 트랜지스터의 게이트 전압-드레인 전류 특성의 측정 결과를 보여주는 그래프이다. 열처리 온도가 높아질수록 디락 전압이 감소함을 보여주며, 기울기가 증가하는 것으로부터 그래핀 채널층의 전하이동도가 증가하는 것을 확인할 수 있다. 도 8의 그래프로부터 VDS = 0.5 V일 때의 전하이동도를 계산하여 표 1에 기재하였다.
도 9는 제조예 1의 전계효과 트랜지스터의 전기적 특성을 나타내는 그래프이다. 도 9의 a) 드레인 전압-드레인 전류 그래프로부터 드레인 전압이 -2~+2 V, 게이트 전압이 -40~40 V 영역에서 모두 전계효과 트랜지스터는 비포화 영역(Ohmic region)에 해당하는 것을 보여준다. 도 9의 b)는 드레인 전압에 따른 게이트 전압-드레인 전류 그래프를 나타내는 것이고, 도 9의 c)는 그로부터 계산한 전하이동도를 드레인 전압에 따라 도시한 그래프이다.
VDS = 0.5 V일때의 제조예 1의 채널층의 전하이동도는 21,913 cm2/Vs였다. 이는 비정질 탄화수소로 패시베이션 하기 전인 비교예 1에 비해 무려 332배 이상 이동도가 증가한 것으로, 그래핀 층이 열처리된 비교예 2∼4에 비해서도 전하이동도가 현저하게 향상된 것을 확인할 수 있다. 더욱이 VDS = 0.1 V일때의 제조예 1의 채널층의 전하이동도는 103,304 cm2/Vs로, 지금까지 보고된 그래핀 전계효과 트랜지스터의 전하이동도를 크게 뛰어넘는 특성을 보였다.
도 10은 제조예 2~5의 전계효과 트랜지스터의 게이트 전압-드레인 전류 특성의 측정 결과를 보여주는 그래프이다. 상기 그래프로부터 계산된 VDS = 0.5 V일 때의 전하이동도 값을 표 2에 기재하였다.
표 2에서 비정질 탄화수소로 채널층이 패시베이션됨에 따라 전계효과 트랜지스터의 전하이동도가 상승한 것을 확인할 수 있다. 특히 제조예 3의 경우 전하이동도의 상승 효과가 가장 현저하였다. 제조예 2의 전하이동도가 제조예 1보다 낮은 것은 전계효과 트랜지스터의 제조공정의 차이가 반영된 것으로 보인다.
이와 같이 비정질 탄화수소 박막에 의해 채널층이 패시베이션된 전계효과 트랜지스터에서 채널층으로 사용된 그래핀의 이동도는 패시베이션층을 갖지 않는 전계효과 트랜지스터에서보다 현저하게 향상되었다. 이 이동도는 현재 SiO2 위에 전사된 그래핀의 전하이동도의 기록인 40,000 cm2/Vs을 크게 넘어서는 결과이다.

Claims (4)

  1. 전계유도 박막트랜지스터의 전하 채널층 표면 중 일부 또는 전체에 비정질 탄화수소 박막으로 이루어진 유전상수가 10 이상인 고유전막으로 패시베이션층을 형성하며, 상기 패시베이션층이 게이트 유전막으로 작용하는 것을 특징으로 하는 전하 채널층의 전하이동도 향상 방법.
  2. 제 1 항에 있어서,
    상기 비정질 탄화수소 박막이 채널층의 표면에 직접 성장되거나 또는 비정질 탄화수소 박막을 채널층의 표면에 전사되는 것에 의해 패시베이션되는 것을 특징으로 하는 전하 채널층의 전하이동도 향상 방법.
  3. 제 2 항에 있어서,
    상기 비정질 탄화수소 박막의 두께는 단일 원자층 두께 ~ 1 ㎛인 것을 특징으로 하는 전하 채널층의 전하이동도 향상 방법.
  4. 제 1 항에 있어서,
    상기 채널층은 실리콘, 금속산화물 반도체, 유기 반도체 또는 그래핀으로부터 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 전하 채널층의 전하이동도 향상 방법.
KR1020230050060A 2020-06-22 2023-04-17 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법 KR102559901B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230050060A KR102559901B1 (ko) 2020-06-22 2023-04-17 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200075954A KR20210157756A (ko) 2020-06-22 2020-06-22 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법
KR1020230050060A KR102559901B1 (ko) 2020-06-22 2023-04-17 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200075954A Division KR20210157756A (ko) 2020-06-22 2020-06-22 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Publications (2)

Publication Number Publication Date
KR20230058333A KR20230058333A (ko) 2023-05-03
KR102559901B1 true KR102559901B1 (ko) 2023-07-27

Family

ID=79176880

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200075954A KR20210157756A (ko) 2020-06-22 2020-06-22 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법
KR1020230050060A KR102559901B1 (ko) 2020-06-22 2023-04-17 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200075954A KR20210157756A (ko) 2020-06-22 2020-06-22 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Country Status (1)

Country Link
KR (2) KR20210157756A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012506151A (ja) 2008-10-14 2012-03-08 アプライド マテリアルズ インコーポレイテッド プラズマ強化化学気相成長（ｐｅｃｖｄ）によって共形の非晶質炭素膜を堆積させる方法
KR101736971B1 (ko) 2010-10-01 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850495B1 (ko) 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
KR20100112070A (ko) 2009-04-08 2010-10-18 삼성전자주식회사 비정질 탄소막 형성 방법 및 이를 이용한 패턴 형성 방법
WO2012070151A1 (ja) 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102360025B1 (ko) * 2014-10-16 2022-02-08 삼성전자주식회사 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
KR101837370B1 (ko) 2016-02-04 2018-03-12 주식회사 테스 플라즈마를 이용한 비정질 탄소막의 증착 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012506151A (ja) 2008-10-14 2012-03-08 アプライド マテリアルズ インコーポレイテッド プラズマ強化化学気相成長（ｐｅｃｖｄ）によって共形の非晶質炭素膜を堆積させる方法
KR101736971B1 (ko) 2010-10-01 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법

Also Published As

Publication number Publication date
KR20230058333A (ko) 2023-05-03
KR20210157756A (ko) 2021-12-29

Similar Documents

Publication Publication Date Title
US8652950B2 (en) C-rich carbon boron nitride dielectric films for use in electronic devices
EP2790227B1 (en) Graphene based field effect transistor
Park et al. Controllable P‐and N‐type conversion of MoTe2 via oxide interfacial layer for logic circuits
KR101927579B1 (ko) 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
KR20210157796A (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
US10147603B2 (en) Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment
Lu et al. A comparative study on fluorination and oxidation of indium–gallium–zinc oxide thin-film transistors
CN103000669A (zh) 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法
KR20200036078A (ko) 전자 소자 및 그 제조방법
CN112750685A (zh) 氮化硼层、包括其的装置以及制造氮化硼层的方法
Das et al. Tunable Current Transport in PdSe2 via Layer‐by‐Layer Thickness Modulation by Mild Plasma
Jeong et al. Physisorbed-precursor-assisted atomic layer deposition of reliable ultrathin dielectric films on inert graphene surfaces for low-power electronics
KR102387925B1 (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
Liang et al. Electrical Characteristics of Ultrathin InZnO Thin-Film Transistors Prepared by Atomic Layer Deposition
KR102559901B1 (ko) 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법
KR102375281B1 (ko) 고유전 탄화수소 박막을 이용한 커패시터 및 이를 이용한 반도체 소자
CN100380589C (zh) 具有应力吸收半导体层的半导体组件及其制造方法
US11682556B2 (en) Methods of improving graphene deposition for processes using microwave surface-wave plasma on dielectric materials
KR102347279B1 (ko) 탄화수소 박막의 제조방법
KR102314727B1 (ko) 탄화수소 박막, 탄화수소 박막의 제조방법 및 탄화수소 박막을 포함하는 반도체 소자
KR102451638B1 (ko) 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
US20230104966A1 (en) Method for atomically manipulating an artificial two-dimensional material and apparatus therefor
US11985835B2 (en) Film structure, element, and multilevel element
KR20240037609A (ko) 고유전 비정질 불소화 탄소 초박막층을 포함하는 반도체 구조물과 반도체 소자 및 그 제조방법
KR102056312B1 (ko) 고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right