KR20210151597A - 반도체 소자 검사용 프로브 헤드의 제조 방법 - Google Patents
반도체 소자 검사용 프로브 헤드의 제조 방법 Download PDFInfo
- Publication number
- KR20210151597A KR20210151597A KR1020200068639A KR20200068639A KR20210151597A KR 20210151597 A KR20210151597 A KR 20210151597A KR 1020200068639 A KR1020200068639 A KR 1020200068639A KR 20200068639 A KR20200068639 A KR 20200068639A KR 20210151597 A KR20210151597 A KR 20210151597A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- insulating layer
- insulating
- electrode part
- present
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000523 sample Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 2
- 235000013870 dimethyl polysiloxane Nutrition 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 claims description 2
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 claims description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 238000007689 inspection Methods 0.000 description 17
- 238000012360 testing method Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명에 따른 프로브 헤드는 기판의 상면에 소정의 두께로 적층되어 형성되는 절연부, 절연부의 내부에 매설되는 복수의 전극부 및 상기 절연부의 상측방향으로 돌출 형성되는 복수의 접촉팁을 포함하고, 각 상기 전극부는 상기 절연부의 내부의 서로 다른 높이인 복수의 배치층 중 어느 한 배치층에 각각 위치되는 것을 특징으로 한다. 이에 따라, 각 전극부는 면적의 영향을 최소화하는 방향으로 디자인할 수 있으며, 단일 면적에서 최대의 집적도로 형성될 수 있다.
Description
본 발명은 반도체 소자의 검사를 위한 프로브 헤드의 제조 방법에 관한 것이다. 상세하게, 기판 상에 형성되는 복수의 전극부 및 상기 전극부와 연결되고 반도체 소자와 접촉되는 복수의 접촉 핀을 포함하는 프로브 헤드의 제조 방법에 관한 것이다.
제작된 반도체 소자를 검사하기 위한 프로브 장치가 개시된다. 프로브 장치는 검사할 반도체 소자와 접촉하는 프로브 헤드를 포함하며, 프로브 헤드는 반도체 소자와 접촉되어 전기적인 연결을 형성하는 접촉 핀 및, 접촉 핀과 검사 회로를 연결하는 전극부를 포함할 수 있다.
그런데, 나날이 반도체 소자의 크기가 감소하고 있으며, 반도체 소자가 제작될 시 다수의 반도체 소자가 일 기판상에 집적되어 제작되므로, 이를 검사하기 위한 프로브 헤드 또한 다수의 접촉 핀 및 전극부가 집적되어 형성될 필요가 있다.
또한, 다수의 전극부는 서로 간에 전기적으로 간섭되지 않아야 제대로 검사가 수행될 수 있으므로 서로 이격되어야 한다.
이는 접촉 핀의 숫자가 많이 요구될수록 전극부도 다수가 형성되어야 하며, 전극부간 이격을 고려하면 요구되는 프로브 헤드의 기판의 넓이도 증가함을 의미한다. 특히, 마이크로 미터 이하의 작은 반도체 소자의 경우, 다수의 전극부를 배치하기 어려운 문제가 발생하며, 이에 따라 접촉 핀의 숫자가 제한되거나, 접촉 핀 간의 거리를 좁히는데 제한이 발생할 수 있다.
본 발명의 기술적 과제는 프로브 헤드의 기판 상에 전극부가 배치되기 위한 면적의 영향을 감소시키는 것이다.
본 발명의 다른 기술적 과제는 프로브 헤드의 기판 상에 배치되는 접촉팁간 거리의 제약을 감소시키는 것이다.
본 발명의 다른 기술적 과제는 프로브 헤드의 기판 상에 배치되는 접촉팁의 개수의 제한을 감소시키는 것이다.
상기한 과제를 해결하기 위해 본 발명에 따른 프로브 헤드는 기판의 상면에 소정의 두께로 적층되어 형성되는 절연부, 절연부의 내부에 매설되는 복수의 전극부 및 상기 절연부의 상측방향으로 돌출 형성되는 복수의 접촉팁을 포함하고, 각 상기 전극부는 상기 절연부의 내부의 서로 다른 높이인 복수의 배치층 중 어느 한 배치층에 각각 위치되는 것을 특징으로 한다.
본 발명에 따르면 각 전극부는 면적의 영향을 최소화하는 방향으로 디자인할 수 있으며, 단일 면적에서 최대의 집적도로 형성될 수 있다.
또한, 동일 면적에 형성되는 접촉팁의 수가 증가될 수 있으며, 각 전극부는 절연부 자체의 절연성으로 인해 전기적 신호의 간섭을 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 프로브 헤드를 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전극부 및 종래의 전극부를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 프로브 헤드의 내부를 나타낸 사시도이다.
도 4는 본 발명의 일 실시예에 따른 프로브 헤드의 구조를 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 프로브 헤드의 제조 방법을 나타낸 순서도이다.
도 6은 본 발명의 일 실시예에 따른 제1 절연층이 적층된 것을 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 따른 제1 전극부가 형성된 것을 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 제2 절연층이 적층된 것을 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따른 제1 관통부 및 제2 관통부가 형성된 것을 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 따른 제1 접촉팁 및 제1 전원팁이 도금된 것을 나타낸 단면도이다.
도 11은 본 발명의 일 실시예에 따른 제2 절연층 및 제2 전극부가 형성된 것을 나타낸 단면도이다.
도 12는 본 발명의 일 실시예에 따른 제1 관통부 및 제2 관통부가 형성된 것을 나타낸 단면도이다.
도 13은 본 발명의 일 실시예에 따른 제1 접촉팁, 제2 접촉팁, 제1 전원팁 및 제2 전원팁이 도금된 것을 나타낸 단면도이다.
도 14는 본 발명의 일 실시예에 따른 제3 절연층, 제3 전극부, 제1 접촉팁 내지 제3 접촉팁 및 제1 전원팁 내지 제3 전원팁이 형성된 것을 나타낸 단면도이다.
도 15는 본 발명의 일 실시예에 따른 제5 절연층, 제1 접촉팁 내지 제3접촉팁이 형성된 것을 나타낸 단면도이다.
도 16은 본 발명의 일 실시예에 따른 절연부의 테두리부가 깎인 것을 나타낸 단면도이다.
도 17은 본 발명의 일 실시예에 따른 전원팁이 검사 수행부와 연결된 것을 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전극부 및 종래의 전극부를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 프로브 헤드의 내부를 나타낸 사시도이다.
도 4는 본 발명의 일 실시예에 따른 프로브 헤드의 구조를 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 프로브 헤드의 제조 방법을 나타낸 순서도이다.
도 6은 본 발명의 일 실시예에 따른 제1 절연층이 적층된 것을 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 따른 제1 전극부가 형성된 것을 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 제2 절연층이 적층된 것을 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따른 제1 관통부 및 제2 관통부가 형성된 것을 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 따른 제1 접촉팁 및 제1 전원팁이 도금된 것을 나타낸 단면도이다.
도 11은 본 발명의 일 실시예에 따른 제2 절연층 및 제2 전극부가 형성된 것을 나타낸 단면도이다.
도 12는 본 발명의 일 실시예에 따른 제1 관통부 및 제2 관통부가 형성된 것을 나타낸 단면도이다.
도 13은 본 발명의 일 실시예에 따른 제1 접촉팁, 제2 접촉팁, 제1 전원팁 및 제2 전원팁이 도금된 것을 나타낸 단면도이다.
도 14는 본 발명의 일 실시예에 따른 제3 절연층, 제3 전극부, 제1 접촉팁 내지 제3 접촉팁 및 제1 전원팁 내지 제3 전원팁이 형성된 것을 나타낸 단면도이다.
도 15는 본 발명의 일 실시예에 따른 제5 절연층, 제1 접촉팁 내지 제3접촉팁이 형성된 것을 나타낸 단면도이다.
도 16은 본 발명의 일 실시예에 따른 절연부의 테두리부가 깎인 것을 나타낸 단면도이다.
도 17은 본 발명의 일 실시예에 따른 전원팁이 검사 수행부와 연결된 것을 나타낸 단면도이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명의 일 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 발명을 상세히 설명하기에 앞서, 본 명세서에서 사용되는 용어에 대하여 다음과 같이 정의한다.
본 명세서에서 '상측'이란 프로브 헤드의 기판에 절연부가 적층되는 방향을 의미하며, 각 도면에서 위쪽 방향을 의미한다. '하측'이란 상기 상측의 반대 방향을 의미하며, 각 도면에서 아래쪽 방향을 의미한다. '상면'이란 상측 방향의 외면을 의미하며, '하면'이란 하측 방향의 외면을 의미한다. '측방향'이란 상측 및 하측과 수직인 방향으로서, 도 4 내지 도 16에서 왼쪽 및 오른쪽 방향을 의미한다.
이하, 첨부된 도면을 통해 본 발명에 따른 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 프로브 헤드를 나타낸 사시도이다.
본 발명에 따르면, 반도체 소자를 검사하기 위한 프로브 헤드는 기판(G), 절연부(10), 전극부(20) 및 접촉팁(30)을 포함한다.
기판(G)은 후술할 절연부(10)가 적층되기 위한 구성으로서, 일반적인 기판에 이용되는 소재로 구비될 수 있다. 바람직하게, 기판(G)은 유리 소재일 수 있다.
절연부(10)는 기판(G)의 상면에 소정의 두께로 적층되어 내부에 후술할 전극부(20)가 매설되고, 전극부(20)를 고정시키며, 프로브헤드에 가해지는 충격을 흡수하기 위한 구성이다. 이를 위해, 절연부(10)는 소정의 탄성을 갖는 재질일 수 있다. 바람직하게, 절연부(10)는 PDMS, Si epoxy 및 UV resin 중 어느 하나의 재질일 수 있다.
절연부(10)에 후술할 전극부(20)가 매설됨에 따라, 각 전극부(20)는 절연되어 전기적인 간섭이 가해지는 것을 방지할 수 있다. 또한, 검사 대상인 반도체 소자가 후술할 접촉팁(30)에 접촉될 시에 발생할 수 있는 충격이 절연부(10)의 탄성에 의해 흡수된다. 이에 따라, 반도체 소자 및 프로브 헤드의 파손이 방지되며, 검사 작업이 신속하게 처리될 수 있는 효과가 있다.
전극부(20)는 통전 재질로 형성되어 상기 절연부(10)에 매설되고, 후술할 접촉팁(30)과 검사 수행부(P)를 연결하기 위한 구성이다. 도 1에서는 복수의 전극부(20) 중 하나의 전극부(20)만 점선으로 도시되었다.
여기서, '검사 수행부'란 반도체 소자의 검사를 위해 접촉팁(30)에 전력 및 전기 신호를 보내며, 검사를 위한 전기적 회로 구성을 포함하여 검사를 수행하는 구성을 의미한다. 검사 수행부(P)는 검사를 위한 소프트웨어와 전력 공급부 및 전기 신호 송수신부를 포함하는 컴퓨터 장치일 수 있으며, 이는 공지된 기술이므로 상세한 설명은 생략한다.
전극부(20)는 접촉팁(30)과 검사 수행부(P)를 전기적으로 연결하여야 하므로, 전도성 재질로 구비된다. 바람직하게, 전극부(20)는 금속 재질일 수 있다. 구체적으로, 전극부(20)는 Ti, Cr, Al, Ni, W, Cu 및 Au 중 어느 하나인 금속 재질이거나, 어느 둘 이상의 합금 재질일 수 있다.
접촉팁(30)은 검사 대상인 반도체 소자와 직접 접촉되는 구성이다. 즉, 접촉팁(30) 및 상기 전극부(20)를 통해 상기 검사 수행부(P)가 반도체 소자와 전기적으로 연결됨으로써 반도체 소자의 검사를 수행할 수 있다.
이를 위해, 접촉팁(30)은 프로브 헤드의 상측으로 돌출 형성되며, 검사 대상인 반도체 소자의 각 단자와 대응되는 위치에 형성된다. 바람직하게, 접촉팁(30)은 복수로 구비되어 절연부(10)의 상측방향으로 돌출 형성된다. 검사 대상인 반도체 소자는 검사를 위해 접촉팁(30)의 상단과 접촉된다.
또한, 접촉팁(30)은 절연부(10)의 상면을 관통하여 하단이 상기 전극부(20)와 연결된다. 도 1은 원기둥 형태의 접촉팁(30)이 6×10 배열로 형성된 것을 기준으로 도시되었다.
도 2는 본 발명의 일 실시예에 따른 전극부(20) 및 종래의 전극부를 나타낸 도면이다. 상세하게, 도 2의 <a>는 종래의 전극부(20)를 상측에서 바라본 것을 기준으로 나타낸 도면이고, 도 2의 <b> 및 도 2의 <c>는 본 발명의 일 실시예에 따른 전극부(20)를 각각 측방향과 상측방향에서 바라본 것을 기준으로 나타낸 도면이다.
종래의 프로브 헤드의 경우 복수의 전극부가 동일한 높이에 형성되므로, 도 2의 <a>에 도시된 바와 같이 각 전극부는 측방향으로 이격되어 형성된다. 그런데, 각 접촉팁은 밀집되어 있는 복수의 반도체 소자와 대응되도록 형성되어야 하므로 마찬가지로 밀집되어 형성된다. 따라서 각 전극부는 상호간 이격된 상태를 유지하기 위해 타 전극부를 우회하는 경로로 설계되어야 하고, 이에 따라 기판 상에서 차지하는 면적이 증가하며, 서로 교차할 수 없으므로 배치 설계가 어려워지는 문제점이 있다.
본 발명에 따른 절연부(10)의 내부는 서로 다른 높이인 복수의 배치층으로 구분되며, 각 배치층은 소정의 간격으로 상하방향으로 이격되고, 전극부(20)는 상기 복수의 배치층 중 어느 한 배치층에 각각 위치되는 것을 특징으로 한다. 도 2의 <b>는 4개의 배치층에 각각 전극부(21, 22, 23, 24)가 형성된 것을 기준으로 도시되었다.
바람직하게, 각 접촉팁(31, 32, 33, 34)은 각각 연결된 전극부(21, 22, 23,24)가 위치하는 배치층 보다 상측 배치층에 위치된 전극부로부터 측방향으로 이격된다. 예를 들면, 도 2의 <b>에 도시된 제1 접촉팁(31)은 제2 전극부(22) 내지 제4 전극부(24)로부터 측방향으로 이격된 위치에 형성된다. 이를 위해 제1 전극부(21)는 제2 전극부(22) 내지 제4 전극부(24)에 의해 가려지는 부분보다 측방향으로 돌출된 부분이 형성되고, 이 돌출된 부분에 제1 접촉팁(31)이 형성됨으로써 제1 접촉팁(31)은 상측 배치층에 위치된 전극부로부터 이격된다.
서로 상하방향으로 이격된 배치층에 전극부(20)가 형성됨에 따라, 서로 다른 배치층에 위치된 전극부(20) 간에는 상하방향으로 이격되게 된다. 이는 서로 다른 배치층에 위치된 전극부(20)는 절연부(10)에 의해 자연스럽게 절연됨으로써 상호간 전기적인 간섭이 방지되는 것을 의미한다.
또한, 각각이 위치된 배치층만 상이하다면 자연스럽게 절연되므로, 서로 상이한 배치층에 위치된 전극부(20)는 상측에서 바라보았을 때 중첩되도록 형성되어도 절연될 수 있다. 이에 따라, 같은 수의 전극부(20)를 배치하더라도 종래에 비해 기판(G)상에서 차지하는 면적이 감소한다. 도 2의 w0 및 w1를 비교하면, 종래에 비해 동일 숫자의 전극부(20)가 차지하는 면적이 감소한 것을 알 수 있다. 이는 기판(G)의 단위 면적당 전극부(20)의 형성 개수가 증가할 수 있음을 의미한다.
또한, 전극부(20) 간에 서로 엇갈리도록 교차하여 형성할 수 있으므로, 전극부(20)의 배치 설계가 용이해지는 효과가 있다.
도 3은 본 발명의 일 실시예에 따른 프로브 헤드의 내부를 나타낸 사시도이다. 도 3은 절연부(10)가 생략된 것을 기준으로 도시되었다. 도 3의 <a>는 프로브 헤드의 일부 위치를 확대하여 나타낸 것이다.
도 3에 도시된 바와 같이, 제1 전극부(21), 제2 전극부(22) 및 제3 전극부(23)는 상측에서 바라볼 경우 중첩됨에도 서로 상하방향으로 이격되는 것을 알 수 있다. 또한, 다수의 접촉팁(30)에 대해 각 전극부는 서로 다른 배치층에 배치됨으로써 기판(G)을 차지하는 면적이 감소하며, 단순하게 배치 설계될 수 있는 것을 알 수 있다.
단, 일 배치층에 반드시 한 개의 전극부만 형성되는 것은 아니며, 동일 배치층에 복수의 전극부가 형성될 수 있다. 이 경우, 서로 같은 배치층에 위치된 전극부 간에는 측방향으로 이격되어야 함이 바람직하다.
도 4는 본 발명의 일 실시예에 따른 프로브 헤드의 구조를 나타낸 단면도이다. 도 4는 각 구성간 구분이 용이하도록 상하방향으로의 두께를 과장하고, 측방향으로의 폭은 축소하여 도시되었으며, 3개의 접촉팁(31, 32, 33)만 형성된 것을 기준으로 도시되었다. 이는 이하에서도 마찬가지로 적용된다.
본 발명의 일 실시예에 따르면, 절연부(10)는 복수의 절연층이 적층되어 형성될 수 있다. 또한, 상기 배치층은 각 절연층의 사이인 것을 특징으로 한다.
상세하게, 기판(G)의 상면에 제1 절연층(11)이 적층되고, 제1 절연층(11)의 상면에 제1 전극부(21)가 형성되며, 제1 전극부(21)를 덮도록 제2 절연층(12)이 적층된다. 마찬가지로, 제2 절연층(12)의 상면에 제2 전극부(22), 제3 절연층(13), 제3 전극부(23) 및 제4 절연층(14)이 형성된다.
또한, 각 전극부의 상면 일 지점으로부터 절연부(10)의 상면까지 관통하는 제1 관통부가 형성되고, 제1 관통부에 금속이 도금되어 접촉팁(31, 32, 33)이 형성된다.
본 발명의 바람직한 실시예로서, 전원팁(41, 42, 43)이 더 포함될 수 있다.
전원팁(41, 42, 43)은 전극부(20)와 검사 수행부(P)를 연결하기 위한 구성으로서, 접촉팁(30)이 각 전극부(20)의 일단과 연결되고 전원팁(41, 42, 43)은 각 전극부(20)의 타단과 연결된다. 또한 전원팁(41, 42, 43)은 검사 수행부(P)와 연결됨으로써 검사 대상인 반도체 소자, 접촉팁(30) 및 전극부(20)는 전원팁(41, 42, 43)을 통해 검사 수행부(P)와 연결된다.
보다 바람직한 실시예로서, 절연부(10)의 상면은 테두리부(B)가 소정 깊이로 음각되고, 전원팁(41, 42, 43)은 상단이 상기 테두리부(B)의 상측방향으로 돌출되며, 하단은 각 전극부(20)와 연결된다. 이에 따라, 테두리부(B)가 음각된 만큼 검사 수행부(P)의 연결 단이 위치될 수 있는 공간이 형성되고, 검사 수행부(P)가 반도체 소자와 간섭되는 것이 방지될 수 있다.
이하, 도 5 내지 도 17을 참조하여 본 발명의 일 실시예에 따른 프로브 헤드의 제조 방법을 상세히 설명한다.
도 5는 본 발명의 일 실시예에 따른 프로브 헤드의 제조 방법을 나타낸 순서도이다. 본 발명에 따르면, 프로브 헤드의 제조 방법은 절연부를 형성하는 제1단계(S100); 전극부를 형성하는 제2단계(S200); 추가 절연층을 적층하는 제3단계(S300); 제1 관통부를 형성하는 제4단계(S400); 접촉팁을 적층하는 제5단계(S500); 접촉팁의 상단을 노출시키는 제6단계(S600);를 포함한다.
절연부를 형성하는 제1단계(S100)에서 기판(G) 상면에 절연층을 적층하여 절연부(10)를 형성한다. 제1단계(S100)에서 가장 하단 층의 절연층이 적층되며, 이를 제1 절연층(11)이라 한다. 절연층은 원료가 되는 용액을 도포 또는 분사하고 건조시킴으로써 형성될 수 있다. 또는, 스핀코팅과 같은 방식을 통해 적층될 수 있다. 이는 후에 적층되는 절연층에도 마찬가지로 적용된다.
제1단계(S100) 이후, 제2단계(S200) 내지 제5단계(S500)는 적어도 1회 이상 반복됨으로써 복수의 배치층을 형성한다.
전극부를 형성하는 제2단계(S200)는 절연부(10)의 상면에 전극부(20)를 형성하는 단계이다. 여기서 절연부(10)의 상면은, 가장 마지막으로 적층된 절연층의 상면이 된다. 첫 회 시행인 경우 제1 절연층(11)의 상면에 제1 전극부(21)가 형성되게 된다. 바람직하게, 각 전극부(20)는 절연부(10)의 상면에 금속을 증착하여 형성될 수 있다. 증착을 통해 금속 구조를 형성하는 방법은 본 발명의 속하는 기술분야에서 널리 알려진 것이므로 상세한 설명은 생략하도록 한다.
추가 절연층을 적층하는 제3단계(S300)는 전극부를 덮도록 절연부(10)의 상면에 추가 절연층을 적층하는 단계이다. 이 경우도 마찬가지로 절연부(10)의 상면은 가장 마지막으로 적층된 절연층이며, 전극부는 가장 마지막으로 형성된 전극부이다. 첫 회 시행인 경우 추가 절연층은 제2 절연층(12)이며, 전극부는 제1 전극부(21)이다.
제1 관통부를 형성하는 제4단계(S400)는 전극부의 상면 일 지점으로부터 추가 절연층의 상면까지 관통시킴으로써 제1 관통부를 형성하는 단계이다. 바람직하게, 제1 관통부는 에칭 방식을 통해 형성될 수 있다. 에칭 방식은 본 발명의 속하는 기술분야에서 널리 알려진 방식이므로 상세한 설명은 생략하도록 한다.
접촉팁을 적층하는 제5단계(S500)는 상기 제1 관통부에 금속을 도금하여, 추가 절연층의 두께에 해당되는 높이의 접촉팁을 형성하는 단계이다. 즉, 각 절연층의 두께만큼의 접촉팁이 차례로 적층되어 접촉팁을 형성하게 된다. 접촉팁은 전해 도금 또는 무전해 도금 방식을 통해 형성될 수 있다. 이는 본 발명이 속하는 분야에서 널리 알려진 방식이므로 상세한 설명은 생략하도록 한다.
제2단계(S200) 내지 제5단계(S500)를 반복 시행함으로써 제1 절연층(11) 내지 제n 절연층의 방식으로 복수의 절연층이 적층된 절연부(10)가 형성되고, 각 절연층의 사이에 제1 전극부(21) 내지 제n 전극부의 방식으로 복수의 전극부(20)가 각각의 배치층에 형성된다. 단, 각 전극부는 상술한 바와 같이 각각에 연결된 접촉팁이 보다 상측 배치층에 위치된 전극부로부터 측방향으로 이격될 수 있도록 형성된다. 바람직하게, 각 전극부의 각 접촉팁이 연결되는 일단은 상측 전극부보다 측방향으로 돌출되도록 형성된다 (도 4 참조).
접촉팁의 상단을 노출시키는 제6단계(S600)는 절연부(10)의 상측 일부를 깎아냄으로써 접촉팁의 상단을 노출시키는 단계이다. 즉, 제5단계(S500)에서는 절연부(10)의 상면까지만 접촉팁이 형성되므로 절연부(10)의 상측 일부를 깎아냄으로써 접촉팁의 상단이 돌출되게끔 한다.
한편, 상술한 전원팁을 형성하기 위한 단계가 더 포함될 수 있다. 상세하게, 상기 제4단계(S400)는 상기 전극부의 상면 타 지점으로부터 상기 추가 절연층의 상면까지 관통하는 제2 관통부를 형성하는 단계를 더 포함한다. 제2 관통부는 상기 제1 관통부와 마찬가지로 에칭 방식을 통해 형성될 수 있다.
또한, 상기 제5단계(S500)는 상기 제2 관통부에 금속을 도금하여 전원팁을 적층하는 단계를 더 포함한다. 즉, 접촉팁의 경우와 마찬가지로 상기 제2 관통부에 금속을 도금하여, 추가 절연층의 두께에 해당되는 높이의 전원팁을 형성하는 단계이다. 이에 따라, 각 절연층의 두께만큼의 전원팁이 차례로 적층되어 전원팁을 형성하게 된다. 전원팁은 접촉팁과 마찬가지로, 전해 도금 또는 무전해 도금 방식을 통해 형성될 수 있다.
또한, 상기 제6단계(S600) 이후에 상기 절연부(10)의 테두리부(B)의 상측 일부를 깎아내어 상기 전원팁의 상단을 노출시키는 단계를 더 포함한다. 이는 상술한 실시예 중, 절연부(10)의 상면은 테두리부(B)가 소정 깊이로 음각되고, 전원팁은 상단이 상기 테두리부(B)의 상측방향으로 돌출되며, 하단은 각 전극부(20)와 연결되는 실시예에 대응된다. 이에 따라, 테두리부(B)가 음각된 만큼 검사 수행부(P)의 연결 단이 위치될 수 있는 공간이 형성되고, 검사 수행부(P)가 반도체 소자와 간섭되는 것이 방지될 수 있다.
바람직하게는, 각 전원팁은 대응되는 접촉팁에 비해 최상측의 절연층의 두께만큼 짧게 형성될 수 있다.
이하, 도 6 내지 도 17을 참조하여 각 단계의 일 실시예를 설명한다.
도 6은 본 발명의 일 실시예에 따른 제1 절연층(11)이 적층된 것을 나타낸 단면도이다(제1단계). 상술한 바와 같이, 기판(G) 상면에 절연층 원료 용액이 도포되고 건조됨으로써 제1 절연층(11)이 적층된다.
도 7은 본 발명의 일 실시예에 따른 제1 전극부(21)가 형성된 것을 나타낸 단면도이다(제2단계 1회차). 상술한 바와 같이, 제1 절연층(11)의 상면에 소정의 두께로 금속이 증착되어 제1 전극부(21)가 형성된다. 제1 전극부(21)는 가장 하측인 배치층에 위치하게 되므로, 상술한 바와 같이 후에 형성될 전극부로부터 제1 접촉팁(31)이 이격될 수 있도록 제1 전극부(21)의 형태가 미리 설계되어야 함은 당연하다.
도 8은 본 발명의 일 실시예에 따른 제2 절연층(12)이 적층된 것을 나타낸 단면도이다(제3단계 1회차). 제2 절연층(12)은 이전 절연층인 제1 절연층(11)의 상면에 적층되고, 제1 전극부(21)를 덮도록 형성된다.
도 9는 본 발명의 일 실시예에 따른 제1 관통부 및 제2 관통부가 형성된 것을 나타낸 단면도이다(제4단계 1회차). 이하 도면에서, 각 전극부의 오른쪽 단이 접촉팁이 연결되는 일단이며, 왼쪽 단이 전원팁이 연결되는 타단인 것을 기준으로 설명한다.
도 10은 본 발명의 일 실시예에 따른 제1 접촉팁(31) 및 제1 전원팁(41)이 도금된 것을 나타낸 단면도이다(제5단계 1회차).
도 6 내지 도 10과 같이, 제2단계(S200) 내지 제5단계(S500)가 1회 수행됨으로써 제1 전극부(21), 제2 절연층(12), 제1 접촉팁(31) 및 제1 전원팁(41)이 형성된다. 이후, 제2단계(S200) 내지 제5단계(S500)가 반복 수행되어 추가적인 전극부, 절연층, 접촉팁 및 전원팁이 형성될 수 있다.
도 11은 본 발명의 일 실시예에 따른 제2 절연층(12) 및 제2 전극부(22)가 형성된 것을 나타낸 단면도이다(제2단계 및 제3단계 2회차). 상술한 바와 같이, 제1 접촉팁(31)은 제2 전극부(22)로부터 측방향으로 이격되는 것을 알 수 있다.
도 12는 본 발명의 일 실시예에 따른 제1 관통부(111', 112) 및 제2 관통부(121', 122)가 형성된 것을 나타낸 단면도이다(제4단계(S400) 2회차). 단, 2회차에서는 1회차에서 이미 형성된 접촉팁 및 전원팁과 동일한 위치에 제1 관통부(111') 및 제2 관통부(121')가 형성되는 것이 바람직하다. 이는 반복시마다 동일하게 적용된다.
도 13은 본 발명의 일 실시예에 따른 제1 접촉팁(31), 제2 접촉팁(32), 제1 전원팁(41) 및 제2 전원팁(42)이 도금된 것을 나타낸 단면도이다(제5단계 2회차). 도 13과 같이, 제2단계(S200) 내지 제5단계(S500)가 반복됨으로써 각 전극부(21, 22)와 대응되는 접촉팁(31, 32) 및 전원팁(41, 42)이 형성되는 것을 알 수 있다.
도 14는 본 발명의 일 실시예에 따른 제3 절연층(13), 제3 전극부(23), 제1 접촉팁(31) 내지 제3 접촉팁(33) 및 제1 전원팁(41) 내지 제3 전원팁(43)이 형성된 것을 나타낸 단면도이다(제2단계 내지 제5단계 3회차). 도 14와 같이, 제2단계(S200) 내지 제5단계(S500)가 반복됨으로써 복수의 전극부(21, 22, 23), 접촉팁(31, 32, 33) 및 전원팁(41, 42, 43)이 형성될 수 있으며, 각 전극부(21, 22, 23)는 복수의 배치층에 구분되어 절연부(10) 내부에 매설된다.
도 15는 본 발명의 일 실시예에 따른 제5 절연층(15), 제1 접촉팁(31) 내지 제3 접촉팁(33)이 형성된 것을 나타낸 단면도이다. 바람직한 실시예로서, 한 개의 절연층이 추가로 적층되되 접촉팁(31, 32, 33)만 추가로 적층되고 전원팁은 추가로 적층되지 않음으로써 최종적인 접촉팁(31, 32, 33)과 전원팁(41, 42, 43)의 길이 차이를 형성할 수 있다.
이는 상술한 실시예 중, 절연부(10)의 상면은 테두리부(B)가 소정 깊이로 음각되는 실시예를 용이하게 실시하기 위함이다. 도 16 및 도 17을 참조하면, 각 전원팁(41, 42, 43)은 대응되는 접촉팁(31, 32, 33)에 비해 제5 절연층(15)의 두께만큼 짧게 형성되고, 검사 수행부(P)의 연결 단이 테두리부(B)의 공간에 위치될 수 있다.
상기한 본 발명의 바람직한 실시예는 예시의 목적으로 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경 및 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 상기의 특허청구 범위에 속하는 것으로 보아야 할 것이다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서, 여러 가지 치환, 변형 및 변경이 가능하므로, 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
G: 기판
10: 절연부
11: 제1 절연층 12: 제2 절연층
13: 제3 절연층 14: 제4 절연층
15: 제1 절연층
111, 121: 제1 관통부 121, 122: 제2 관통부
20: 전극부
21: 제1 전극부 22: 제2 전극부
23: 제3 전극부 24: 제4 전극부
30: 접촉팁
31: 제1 접촉팁 32: 제2 접촉팁
33: 제3 접촉팁 34: 제4 접촉팁
41: 제1 전원팁 42: 제2 전원팁
43: 제3 전원팁
B: 테두리부 P: 검사 수행부
10: 절연부
11: 제1 절연층 12: 제2 절연층
13: 제3 절연층 14: 제4 절연층
15: 제1 절연층
111, 121: 제1 관통부 121, 122: 제2 관통부
20: 전극부
21: 제1 전극부 22: 제2 전극부
23: 제3 전극부 24: 제4 전극부
30: 접촉팁
31: 제1 접촉팁 32: 제2 접촉팁
33: 제3 접촉팁 34: 제4 접촉팁
41: 제1 전원팁 42: 제2 전원팁
43: 제3 전원팁
B: 테두리부 P: 검사 수행부
Claims (5)
- 반도체 소자를 검사하기 위한 프로브 헤드의 제조 방법에 있어서,
기판 상에 절연층을 적층하여 절연부를 형성하는 제1단계;
상기 절연부의 상면에 전극부를 형성하는 제2단계;
상기 절연부의 상면에 상기 전극부를 덮도록 추가 절연층을 적층하는 제3단계;
상기 전극부의 상면 일 지점으로부터 상기 추가 절연층의 상면까지 관통하는 제1 관통부를 형성하는 제4단계;
상기 제1 관통부에 금속을 도금하여 접촉팁을 적층하는 제5단계; 및
상기 절연부의 상측 일부를 깎아내어 상기 접촉팁의 상단을 노출시키는 제6단계;를 포함하고,
상기 제2단계 내지 제5단계는 적어도 1회 이상 반복되는 것을 특징으로 하는 프로브 헤드의 제조 방법.
- 제1항에 있어서,
상기 절연층은 소정의 탄성을 갖는 재질인 것을 특징으로 하는 프로브 헤드의 제조 방법.
- 제2항에 있어서,
상기 절연부는 PDMS, Si epoxy, UV resin 중 적어도 하나 이상의 재질인 것을 특징으로 하는 프로브 헤드의 제조 방법.
- 제1항에 있어서,
상기 전극부는 Ti, Cr, Al, Ni, W, Cu 및 Au 중 어느 하나인 금속 재질이거나, 어느 둘 이상의 합금 재질인 것을 특징으로 하는 프로브 헤드의 제조 방법.
- 제1항에 있어서,
상기 제4단계는,
상기 전극부의 상면 타 지점으로부터 상기 추가 절연층의 상면까지 관통하는 제2 관통부를 형성하는 단계를 더 포함하고,
상기 제5단계는,
상기 제2 관통부에 금속을 도금하여 전원팁을 적층하는 단계를 더 포함하며,
상기 제6단계 이후에,
상기 절연부의 테두리부의 상측 일부를 깎아내어 상기 전원팁의 상단을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 프로브 헤드의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200068639A KR20210151597A (ko) | 2020-06-05 | 2020-06-05 | 반도체 소자 검사용 프로브 헤드의 제조 방법 |
| KR1020210177100A KR20210154792A (ko) | 2020-06-05 | 2021-12-10 | 반도체 소자 검사용 프로브 헤드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200068639A KR20210151597A (ko) | 2020-06-05 | 2020-06-05 | 반도체 소자 검사용 프로브 헤드의 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210177100A Division KR20210154792A (ko) | 2020-06-05 | 2021-12-10 | 반도체 소자 검사용 프로브 헤드 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210151597A true KR20210151597A (ko) | 2021-12-14 |
Family
ID=78935201
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200068639A KR20210151597A (ko) | 2020-06-05 | 2020-06-05 | 반도체 소자 검사용 프로브 헤드의 제조 방법 |
| KR1020210177100A KR20210154792A (ko) | 2020-06-05 | 2021-12-10 | 반도체 소자 검사용 프로브 헤드 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210177100A KR20210154792A (ko) | 2020-06-05 | 2021-12-10 | 반도체 소자 검사용 프로브 헤드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR20210151597A (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101183978B1 (ko) | 2011-02-10 | 2012-09-18 | 주식회사 프로텍 | Ｌｅｄ 칩 검사용 지그 유닛 |
| KR101585818B1 (ko) | 2011-11-18 | 2016-01-14 | 럭스뷰 테크놀로지 코포레이션 | 마이크로 소자 이송 헤드 히터 조립체 및 마이크로 소자의 이송 방법 |
-
2020
- 2020-06-05 KR KR1020200068639A patent/KR20210151597A/ko not_active Application Discontinuation
-
2021
- 2021-12-10 KR KR1020210177100A patent/KR20210154792A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101183978B1 (ko) | 2011-02-10 | 2012-09-18 | 주식회사 프로텍 | Ｌｅｄ 칩 검사용 지그 유닛 |
| KR101585818B1 (ko) | 2011-11-18 | 2016-01-14 | 럭스뷰 테크놀로지 코포레이션 | 마이크로 소자 이송 헤드 히터 조립체 및 마이크로 소자의 이송 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210154792A (ko) | 2021-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6834000B2 (ja) | フレキシブルコネクタ | |
| US20220077097A1 (en) | Manufacturing method of semiconductor structure | |
| CN109962046B (zh) | 半导体封装件和包括其的半导体模块 | |
| CN103796420B (zh) | 多层配线基板和使用该多层配线基板的探针卡 | |
| TWI732568B (zh) | 內埋元件的基板結構及其製造方法 | |
| CN108713354B (zh) | 探针卡用层叠布线基板以及具备它的探针卡 | |
| CN100517670C (zh) | 半导体装置及其制造方法 | |
| US20150270234A1 (en) | Pad structure for semiconductor device connection | |
| CN105789172A (zh) | 晶片封装体及其制造方法 | |
| US7842611B2 (en) | Substrate and manufacturing method of the same | |
| JP4703456B2 (ja) | 電気信号測定用治具 | |
| JP5379065B2 (ja) | プローブカード及びその製造方法 | |
| KR20210154792A (ko) | 반도체 소자 검사용 프로브 헤드 | |
| TWI706139B (zh) | 金屬探針結構及其製造方法 | |
| JP5449719B2 (ja) | 配線基板、ｉｃ電気特性検査用配線基板、及び配線基板の製造方法 | |
| JP5777997B2 (ja) | 電子部品検査装置用配線基板およびその製造方法 | |
| JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
| US20200303268A1 (en) | Semiconductor device including residual test pattern | |
| JP2012198190A5 (ko) | ||
| TW201517227A (zh) | 採用具有長條形接點之晶片封裝用載板的空間轉換器及其製造方法 | |
| JP2008060208A (ja) | 多層配線基板およびそれを用いたプローブカード | |
| US20100281679A1 (en) | Fabricating method for multi-layer electric probe | |
| CN106206502B (zh) | 半导体元件及其制造方法 | |
| JP2007115958A (ja) | 半導体装置 | |
| US20230349950A1 (en) | Contact, inspection jig, inspection device, and method of manufacturing contact |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal |