KR20210149155A - Smt 실장 소켓의 적층 제조를 위한 시스템 및 방법 - Google Patents

Smt 실장 소켓의 적층 제조를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20210149155A
KR20210149155A KR1020217036285A KR20217036285A KR20210149155A KR 20210149155 A KR20210149155 A KR 20210149155A KR 1020217036285 A KR1020217036285 A KR 1020217036285A KR 20217036285 A KR20217036285 A KR 20217036285A KR 20210149155 A KR20210149155 A KR 20210149155A
Authority
KR
South Korea
Prior art keywords
pit
buried
raised
ame
package
Prior art date
Application number
KR1020217036285A
Other languages
English (en)
Inventor
다니엘 소콜
아비람 란코비치
Original Assignee
나노-디멘션 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노-디멘션 테크놀로지스, 엘티디. filed Critical 나노-디멘션 테크놀로지스, 엘티디.
Publication of KR20210149155A publication Critical patent/KR20210149155A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 볼 격자 어레이(BGA) 표면 실장 패드(SMP), 및 표면 실장 기술 디바이스(SMT) 패키지 소켓을 제작하기 위한 적층 제조 기술을 사용하기 위한 시스템 및 방법에 관한 것이다. 더 구체적으로, 본 발명은 각각이 통합된 융기된 및/또는 매몰된 BGA SMP, 및 또는 내부에 획정된 SMT 디바이스(들)를 위한 표면 실장 소켓을 갖는 인쇄 회로 기판(PCB), 및/또는 가요성 인쇄 회로(FPC), 및/또는 고밀도 상호 연결 인쇄 회로 기판(HDIPCB)과 같은 적층 제조 전자(AME) 회로를 위한 적층 제조 방법, 및 거기에 BGA 및/또는 SMT와 같은 표면 실장 디바이스를 결합하는 방법에 관한 것이다.

Description

SMT 실장 소켓의 적층 제조를 위한 시스템 및 방법
본 발명은 전자 회로에서 표면 실장(SMT) IC 패키지 디바이스를 위한 표면 실장 패드 및 소켓을 제작하기 위한 시스템 및 방법에 관한 것이다. 이는 볼 격자 어레이(ball grid array: BGA), 및 다른 표면 실장 디바이스를 포함한다. 더 구체적으로, 본 발명은 내부에 획정된 통합 SMT 디바이스 소켓 및/또는 표면 실장 패드를 갖는 인쇄 회로 기판(printed circuit board: PCB), 가요성 인쇄 회로(flexible printed circuit: FPC) 및 고밀도 상호 연결 인쇄 회로 기판(high-density interconnect printed circuit board: HDIPCB) 중 적어도 하나와 같은 적층 제조 전자(additive manufacturing: AME) 회로를 제작하기 위한 적층 제조(additive manufacturing: AM) 방법에 관한 것이다.
소형 폼 팩터(form factor)를 갖는 전자 디바이스는 예를 들면: 제조, 비즈니스, 소비재, 군사, 항공, 사물 인터넷, 등의 모든 영역에서 점점 더 수요가 증가하고 있다. 결과적으로, 집적 회로 칩의 소형화가 크게 진행되어, 일부 유형이 핀 격자 어레이(PGA) 연결기 패키지와 같은, 리드(lead)가 없는 소형 직사각형 판형 부품이 광범위하게 사용되고 있다. 이 유형의 핀 격자 어레이 패키지 구조 중 일부는 외부 단자 핀이 아닌 그들의 기저 표면에 땜납 볼(또는 땜납 범프)로 형성되며 "볼 격자 어레이"(BGA) 패키지로서 언급된다.
게다가, 상기 논의된 그 애플리케이션과 같은 전자 패키지 산업 애플리케이션은 인쇄 회로의 배선 밀도, 임피던스 매칭, 및 경로 길이 문제를 개선하기 위해 표면 실장 기술(surface mounted technology: SMT) 연결기를 널리 활용하고 있다. 폼 팩터가 덜 중요하거나, 제작 기술이 했던 이전 애플리케이션에서 활용된, 이전의 및 더 기계적으로 강건하고 내결함성이 있는 핀 또는 핀 관통 홀 인터페이스 기술과 비교하여, 상대적으로 엄격한 허용 오차를 가진 이 계속 소형화된 SMT 인터페이스(들)의 어셈블리 제약으로 인해 SMT 연결기 기술로부터 새로운 기계적 요구조건이 나타난다.
이 유형의 SMT 패키지(BGA를 포함함)는 작은 외부 치수를 가질 수 있다. 예를 들면, 이의 기저 표면에 165개의 땜납 벨(solder bell)을 갖는 BGA 패키지는 약 23.0㎜(길이)×23.0㎜(폭)×2.13㎜(두께)의 치수를 가질 수 있다. 이 치수로 인해, 표면 실장 패드에 적절한 결합을 보장하기가 어렵다.
기판의 표면 실장 패드에 땜납 범프를 배치하기 위한 전형적인 방법은 기판의 표면 실장 패드 위에 배치된 스텐실 판을 사용하여 땜납 페이스트, 또는 땜납 볼이 표면 실장 패드의 스텐실 판에서 개구부를 통해 흐르도록 안내한다. 땜납 페이스트, 또는 땜납 볼은 스텐실 위에 퍼지거나 분산될 수 있다(예컨대, 스퀴지(예컨대, 탄력 있는 와이퍼 블레이드)를 사용하여 땜납 페이스트를 고르게 분산시킬 뿐만 아니라, 과도한 땜납 페이스트를 제거함). 스텐실이 기판으로부터 제거된 후에, 땜납 범프가 표면 실장 패드에 형성되고; 이에 부착된 상태로 유지된다. 이 방법은 표면 실장 패드에 땜납 범프를 형성하고 표면 실장 패드에 미리 형성된 땜납을 배치하지 않는다. 기판의 표면 실장 패드에 땜납 볼을 배치하기 위한 또 다른 방법은 튜브를 사용하여 표면 실장 패드 위에 땜납 볼을 고정하는 것이다. 각각의 튜브는 튜브의 끝에 단일 땜납 볼을 고정하기 위해 진공력을 적용한다. 땜납 볼을 고정하는 튜브를 대응하는 표면 실장 패드 위에 배치한 후에, 진공을 제거하고 튜브를 수직으로 진동시켜 땜납 볼을 표면 실장 패드에 놓음으로써 땜납 볼이 표면 실장 패드에 배치된다. 방법 둘 모두(및 다른 방법)는 집적 칩 패키지의 리드, 레그(leg) 또는 볼 격자를 - 효과적이고 효율적인 방식으로 배선 회로의 표면 실장 패드에 결합하는데 필요한 정확도를 해결하지 않는다.
본 발명은 적층 제조 기술 및 시스템의 사용에 의해 상기 식별된 결점 중 하나 이상을 극복하는 것에 관한 것이다.
다양한 실시형태에서, 각각이 내부에 획정된 집적된 BGA 소켓을 갖는 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC), 및 고밀도 상호 연결 인쇄 회로 기판(HDIPCB) 중 적어도 하나와 같은 적층 제조 전자(AME) 회로를 제작하기 위한 적층 제조(AM) 방법이 개시된다.
일 실시형태에서, 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC), 및 고밀도 상호 연결 인쇄 회로 기판(HDIPCB) 중 적어도 하나인 적층 제조 전자(AME) 회로가 본 명세서에서 제공되고, AME 회로는 AME 회로의 외부 표면으로부터 피트 바닥부까지 내부로 연장되는 측벽을 갖는 매몰된 피트(sunk pit)로서, 바닥부는 각각이 납땜 매체를 받아들이고 수용하도록 구성된 복수의 우물을 갖는 우물 어레이를 획정하는, 상기 매몰된 피트, 및 AME 회로의 외부(정단, 기저, 측면) 표면(들)으로부터 외부로(예컨대, 정점, 기저, 또는 측면으로) 연장되는 측벽을 갖는 융기된 프레임(raised frame)(즉, 피트를 프레이밍함)으로서, 측벽 및 바닥부를 갖는 프레임형 피트를 획정하고, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하는, 상기 융기된 프레임 중 적어도 하나를 포함하는 적어도 하나의 외부 표면을 가지며, 내부에 획정된 우물 어레이를 갖는 매몰된 피트 및 융기된 프레임형 피트의 각각은, 볼 격자 어레이(BGA) 패키지(구성요소의 물리적 형상, 풋프린트(footprint) 또는 윤곽을 언급함) 및 표면 실장 디바이스(SMT) 패키지 중 적어도 하나를 동작 가능하게 결합하도록 크기가 조정되고 구성된다.
또 다른 실시형태에서, 융기된 프레임형 피트는 부분 프레임을 갖고 피트 바닥부는 또한, 복수의 우물을 상호 연결하는 홈, 또는 채널을 획정하고, 홈(또는 채널)은 복수의 우물 사이의 유체 연통을 유지하도록 동작 가능하며 예를 들면, 땜납 플럭스와 같은 과잉 땜납 리플로우 물질(solder reflow material)을 수집(및 이의 배수를 제공)하도록 구성된다.
여전히 또 다른 실시형태에서, 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC), 및 고밀도 상호 연결 인쇄 회로 기판(HDIPCB) 중 적어도 하나인 적층 제조 전자(AME) 회로를 제작하기 위한 방법이 본 명세서에서 제공되고, 인쇄 회로 기판, 가요성 인쇄 회로 및 고밀도 상호 연결 인쇄 회로 기판 각각은 AME 회로의 외부(정단, 기저, 측면) 표면으로부터 피트 바닥부까지 내부로 연장되는 측벽을 갖는 매몰된 피트로서, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하는, 상기 매몰된 피트, 및 AME 회로의 외부(정단, 기저, 측면) 표면으로부터 외부로 연장되는 측벽을 갖는 융기된 프레임으로서, 측벽 및 바닥부를 갖는 융기된 프레임형 피트를 획정하고, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하는, 상기 융기된 프레임 중 적어도 하나를 포함하고, 매몰된 피트 및 융기된 프레임형 피트의 각각의 하나는 볼 격자 어레이(BGA) 패키지, 및 표면 실장 기술(SMT) 패키지 중 적어도 하나를 결합하도록 동작 가능하고, 방법은, 잉크 젯 인쇄 시스템을 제공하는 단계로서, 잉크 젯 인쇄 시스템은, 유전체 잉크를 분배하도록 구성된 제1 프린트 헤드; 전도성 잉크를 분배하도록 구성된 제2 프린트 헤드; 기판을 각각의 프린트 헤드로 전달하도록 구성된, 제1 및 제2 프린트 헤드에 동작 가능하게 결합된 컨베이어; 및 제1 및 제2 프린트 헤드의 각각과 통신하는 컴퓨터 지원 제조("CAM") 모듈로서, CAM은 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로를 표현하는 3D 시각화 파일을 수신하는 단계; 및 각각이 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로를 인쇄하기 위한 실질적인 2D 층을 표현하는 복수의 파일을 갖는 파일 라이브러리, 및 적어도 인쇄 순서를 표현하는 메타파일을 생성하는 단계를 포함하는 단계를 실행함으로써, 적어도 하나의 프로세서에 의해 실행될 때 CAM으로 하여금 잉크젯 인쇄 시스템을 제어하게 하는 명령어를 저장하도록 구성된 비일시적 컴퓨터 판독 가능한 저장 디바이스와 통신하는 적어도 하나의 프로세서를 포함하는 중앙 처리 모듈(CPM)을 더 포함하는, 상기 CAM 모듈을 갖는, 상기 잉크 젯 인쇄 시스템을 제공하는 단계; 유전체 잉크젯 잉크 조성물, 및 전도성 잉크젯 잉크 조성물을 제공하는 단계; CAM 모듈을 사용하여 라이브러리로부터 제1 층 파일을 얻는 단계; 제1 프린트 헤드를 사용하여 유전체 잉크젯 잉크에 대응하는 패턴을 형성하는 단계; 유전체 잉크젯 잉크에 대응하는 패턴을 경화시키는 단계; 제2 프린트 헤드를 사용하여 전도성 잉크에 대응하는 패턴을 형성하는 단계로서, 패턴은 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로의 인쇄를 위한 실질적인 2D 층에 또한 대응하는, 상기 패턴을 형성하는 단계; 전도성 잉크젯 잉크에 대응하는 패턴을 소결하는 단계; CAM 모듈을 사용하여 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로를 인쇄하기 위한 후속 층을 나타내는 후속 파일을 라이브러리로부터 얻는 단계로서; 후속 파일은 유전체 잉크, 및 전도성 잉크 중 적어도 하나를 나타내는 패턴에 대한 인쇄 명령어를 포함하는, 상기 후속 파일을 얻는 단계; 제1 프린트 헤드를 사용하여 유전체 잉크에 대응하는 패턴을 형성하는 단계, CAM 모듈을 사용하여 2D 파일 라이브러리로부터 후속하는 실질적인 2D 층을 얻는 단계, 최종 층을 인쇄할 때, 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로를 형성하는 단계를 반복하는 단계를 포함한다.
라이브러리가 트레이스 및 유전체 절연(DI) 물질의 컴퓨터 지원 설계(CAD) 생성 레이아웃, 및 예를 들면, 활용된 적층 제조 시스템에서 사용하기 위해 필요한 라벨, 인쇄 연대순 및 다른 정보를 포함하는 그들의 검색을 위해 요구된 메타파일을 포함함에 유의한다.
융기되고/되거나 매몰된 피트의 우물 어레이는 표면 실장 패드로서 동작 가능하고 크기가 조정되며(즉, 정확한 표면 단면 및 측벽 피치, 또는 공간 방향을 가짐), 다양한 SMT 디바이스의 리드(예컨대, 레그(예를 들면, J형, 날개형, T형), 범프 구 등)를 받아들이고 수용하도록 적응되고, 이에 의해 각각의 우물, 또는 표면 실장 패드가 타겟 구성요소와 통신하도록 구성된다(즉, 전자 접촉을 유지함).
여전히 또 다른 실시형태에서, 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC), 및 고밀도 상호 연결 인쇄 회로 기판(HDIPCB) 중 적어도 하나의 AME 회로가 본 명세서에서 제공되고, 각각은 BGA 칩 패키지에 동작 가능하게 결합되도록 크기가 조정되고 구성된 일체형으로 제작된 BGA 소켓을 포함한다.
볼 격자 어레이(BGA) 패키지 소켓을 제작하기 위한 시스템, 및 방법의 이 및 다른 특징은 제한적이 아니라 예시적인 도면 및 예와 결부하여 판독될 때 다음의 상세한 설명으로부터 명백해질 것이다.
통합 볼 격자 어레이(BGA) 패키지 소켓을 갖는 AME 회로의 적층 제조를 위한 시스템 및 방법, 및 이의 실시형태와 관련하여 그들의 제작 조성물의 더 양호한 이해를 위해, 첨부된 예 및 도면에 대한 참조가 행해지며, 여기서:
도 1은 개시된 방법을 사용하여 제작된 인쇄 회로의 상단 등각 투시 개략도;
도 2A는 개시된 방법을 사용하여 제작된, 도 1의 확대된 융기된 프레임형 피트의 등각 개략도이고, 도 2B는 개시된 방법을 사용하여 제작된 표면 실장 패드를 도시하는 도면;
도 3은 도 1에 도시된 AME 회로의 단면도;
도 4는 개시된 방법을 사용하여 제작된 AME 회로의 또 다른 구성의 등각 개략도이며, 이에 의해 융기된 프레임형 피트는 부분 프레임임;
도 5A는 땜납 리플로우 수집을 위한 홈(또는 채널)을 보여주는, 개시된 방법을 사용하여 제작된 BGA 소켓의 개략도이고, 도 5B 내지 도 5F는 기술을 사용하여 결합될 수 있는 BGA 및 SMT 구성요소의 일부 예를 도시한 도면; 및
도 6은 개시된 방법을 사용하여 제작된 소켓에 IC 패키지를 결합하기 위한 흐름도.
볼 격자 어레이(BGA) 및 SMT 패키지 소켓을 제작하기 위한 시스템 및 방법의 실시형태가 본 명세서에서 제공된다. 더 구체적으로, BGA 패키지 소켓 및/또는 SMT 소켓 중 적어도 하나를 갖는 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC), 및 고밀도 상호 연결 인쇄 회로 기판(HDIPCB) 중 적어도 하나의 AME 회로를 제작하기 위한 적층 제조 방법의 실시형태가 본 명세서에서 제공된다.
본 명세서에서 사용된 바와 같이, 볼 격자 어레이(BGA)는 일 실시형태에서 AME 회로에 집적 칩을 결합하기 위해 사용된 표면 실장 패키지(집적 칩(IC) 캐리어)를 언급한다. 게다가, BGA 연결기 패키지의 전형적인 납땜은 250℃에서 약 30초 동안 수행된다. 이 온도에서 사용되는 땜납 페이스트는 공동과 같은 내부 구조적 결함, 또는 융합 공정 동안 융합된 땜납 체적의 밀도 변화를 발생시킬 수 있고, 그에 의해 잠재적인 결함을 제조 공정에 도입하고/하거나 제품의 수명 동안 고장 위험을 초래한다. 게다가, 땜납 접합부(및 접촉 패드)에 대한 BGA 연결기 패키지의 리드(레그) 또는 땜납 볼 사이의 접촉을 보장하기 위해, 사용될 때 땜납 볼은 표면 실장 패드에 정확하게 배치해야 한다. 예를 들면, 약 120℃ 내지 약 160℃의 더 낮은 온도에서 공정을 갖는 것이 바람직할 때, 땜납 볼(또는 리드)을 표면 실장 패드 위에 정확히 배치하는 것이 이롭다.
용어 "땜납 볼"은 그것이 리드(레그), 땜납 범프, 땜납 구체 등이든 아니든, 제작된 소켓에 맞춰진 칩 패키지의 전도성 프리폼의 다양한 폼 팩터를 언급하기 위해 본 명세서에서 사용된다.
여기서, 본 명세서에서 설명된 시스템, 방법 및 조성물은 단일 연속 적층 제조 공정(패스)에서 전도성 및 유전체 잉크 조성물과의 프린트 헤드의 조합을 활용하여, 예를 들면, 잉크젯 인쇄 디바이스를 사용하거나, 몇몇 패스를 사용하여 BGA 칩 패키지에 선택적으로 결합된 집적 BGA 연결기 소켓을 포함하는 PCB, FPC 및 HDIPCB 기판 중 적어도 하나의 AME 회로를 형성/제작하기 위해 사용될 수 있다. 본 명세서에서 설명된 시스템, 방법 및 조성물을 사용하여, 유전체 수지 물질은 인쇄된 AME 회로의 절연 및/또는 유전체 부분을 형성하기 위해 사용될 수 있다(예컨대, 도 1의 100 참조). 이 인쇄된 유전체 잉크젯 잉크(DI) 물질은 인쇄 회로의 외부(정단, 기저 또는 측면) 표면(들)로 매몰되거나, 프레임(110)에서 위로 융기되거나, 임의의 조합일 수 있는 정확한 우물(즉, 표면 실장 패드(예컨대, 도 2B의 114j 참조)을 포함하는 최적화된 형상으로 인쇄되고, 이에 의해 프레임은 완전하거나(110) 부분적일 수 있다(예컨대, 도 4의 110' 참조).
잉크젯 잉크에 대한 참조가 이루어지지만, 다른 적층 제조 방법(신속 프로토타이핑, 신속 제조, 및 3D 인쇄로서 또한 알려짐)이 또한 개시된 방법의 구현예에서 고려된다. 예시적인 구현예에서, 적어도 하나의 프레임형 피트, 및/또는 적어도 하나의 매몰된 피트를 포함하는 AME 회로는, 마찬가지로 선택적 레이저 소결(SLS) 공정, 직접 금속 레이저 소결(DMLS), 전자 빔 용융(EBM), 선택적 열 소결(SHS), 또는 광경화조형(stereolithography: SLA)에 의해 제작될 수 있다. 예컨대, BGA 연결기 패키지 소켓을 포함하는 AME 회로는 금속 분말(들)(예컨대, 코발트 크롬, 강철, 알루미늄, 티타늄 및/또는 니켈 합금), 가스 원자화 금속 분말(들), 열가소결 분말(들)(예컨대, 폴리락트산(PLA), 아크릴로나이트릴 부타다이엔 스타이렌(ABS), 및/또는 고밀도 폴리에틸렌(HDPE)), 광중합체 수지(들)(예컨대, 예를 들면, PMMA와 같은 UV 경화성 광중합체), 열경화성 수지(들), 열가소결 수지(들), 가요성 유전체 물질, 가요성 전도성 물질, 및/또는 본 명세서에서 설명된 바와 같이 기능을 가능하게 하는 임의의 다른 적합한 물질과 같은 임의의 적합한 적층 제조 물질로 제작될 수 있다.
사용된 시스템은 전형적으로, 몇몇 서브 시스템 및 모듈을 포함할 수 있다. 이는, 예를 들면, 부가적인 전도성 및 유전체 프린트 헤드, 프린트 헤드의 움직임을 제어하는 기계적 서브 시스템, 척(chuck), 이의 가열 및 컨베이어 동작; 잉크 조성물 주입 시스템; 경화/소결 서브시스템; 공정을 제어하도록 구성되고 적절한 인쇄 명령어를 생성하는 적어도 하나의 프로세서 또는 CPU를 갖는 전산화된 서브 시스템, 자동화된 로봇 팔과 같은 구성요소(예컨대, BGA/SMT 패키지) 배치 시스템, 납땜하기 위한 핫 에어 나이프, 기계 비전 시스템, 및 3D 인쇄를 제어하는 명령 및 제어 시스템일 수 있다. 게다가, 납땜 페이스트를 우물 어레이(114j)로 직접적으로 분배하기 위해 부가적인 프린트 헤드가 사용될 수 있다.
따라서 일 예시적인 구현예에서, 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC), 및 고밀도 상호 연결 인쇄 회로 기판(HDIPCB) 중 적어도 하나를 제작하기 위한 방법이 본 명세서에서 제공되고, 각각은 PCB, FPC 및 HDIPCB 중 적어도 하나의 외부 표면으로부터 피트 바닥부까지 내부로 연장되는 측벽을 갖는 매몰된 피트로서, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하는, 상기 매몰된 피트, 및 PCB, FPC 및 HDIPCB 중 적어도 하나의 외부 표면으로부터 외부로 연장되는 측벽을 갖는 융기된 프레임으로서, 측벽 및 바닥부를 갖는 융기된 프레임형 피트를 획정하는, 상기 융기된 프레임 중 적어도 하나를 포함하고, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하고, 매몰된 피트 및 융기된 프레임형 피트의 각각의 하나는 볼 격자 어레이(BGA) 패키지, 및 표면 실장 기술(SMT) 패키지 중 적어도 하나를 동작 가능하게 결합하도록 크기가 조정되고 구성되고, 방법은, 잉크 젯 인쇄 시스템을 제공하는 단계로서, 잉크 젯 인쇄 시스템은, 유전체 잉크를 분배하도록 구성된 제1 프린트 헤드; 전도성 잉크를 분배하도록 구성된 제2 프린트 헤드; 기판을 각각의 프린트 헤드로 전달하도록 구성된, 제1 및 제2 프린트 헤드에 동작 가능하게 결합된 컨베이어; 및 제1 프린트 헤드, 제2 프린트 헤드, 및 컨베이어와 통신하는 컴퓨터 지원 제조("CAM") 모듈로서, 적어도 하나의 프로세서; 실행될 때, 적어도 하나의 프로세서로 하여금, 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 표현하는 3D 시각화 파일을 수신하게 하고; 3D 시각화 파일을 사용하여, 복수의 층 파일을 포함하는 라이브러리를 생성하게 하는 것으로서, 각각의 층 파일은 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나 중 적어도 하나를 포함하는 PCB, FPC 및 HDIPCB 중 적어도 하나의 인쇄를 위한 실질적인 2D 층을 표현하는, 상기 라이브러리를 생성하게 하고; 라이브러리를 사용하여 PCB, FPC 및 HDIPCB 중 적어도 하나의 전도성 부분을 인쇄하기 위한 층 파일의 각각의 전도성 부분을 포함하는 전도성 잉크 패턴을 생성하게 하고; 라이브러리를 사용하여 PCB, FPC 및 HDIPCB 중 적어도 하나의 유전체 부분을 인쇄하기 위한 층 파일의 각각의 유전체 잉크 부분에 대응하는 잉크 패턴을 생성하게 하도록 구성된 실행 가능한 명령어의 세트를 저장하는 비휘발성 메모리를 포함하고, 제1 및 제2 프린트 헤드의 각각을 제어하도록 구성되는, 상기 CAM 모듈을 포함하는, 상기 잉크 젯 인쇄 시스템을 제공하는 단계; 유전체 잉크 조성물, 및 전도성 잉크 조성물을 제공하는 단계; CAM 모듈을 사용하여 제1 층 파일을 얻는 단계; 제1 프린트 헤드를 사용하여 유전체 잉크에 대응하는 패턴을 형성하는 단계로서, 유전체 패턴은, 매몰된 피트 및 융기된 프레임형 피트 중 적어도 하나의 인쇄를 위한 실질적인 2D 층에 또한 대응하는, 상기 유전체 잉크에 대응하는 패턴을 형성하는 단계; 실질적인 2D 층의 유전체 잉크에 대응하는 패턴을 경화시키는 단계; 제2 프린트 헤드를 사용하여 전도성 잉크에 대응하는 패턴을 형성하는 단계로서, 전도성 패턴은, 매몰된 피트 및 융기된 프레임형 피트 중 적어도 하나의 인쇄를 위한 실질적인 2D 층에 또한 대응하는, 상기 전도성 잉크에 대응하는 패턴을 형성하는 단계; 및 전도성 잉크에 대응하는 패턴을 소결하는 단계를 포함한다.
게다가 및 또 다른 예시적인 구현예에서, 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC) 및 고밀도 상호 연결 인쇄 회로 기판(HDIPCB) 중 적어도 하나인 적층 제조 전자(AME) 회로를 제작하기 위한 방법이 본 명세서에서 제공되고, 이들 회로 기판 및 인쇄 회로 각각은, AME 회로의 외부(정단, 기저, 측면) 표면으로부터 피트 바닥부까지 내부로 연장되는 측벽을 갖는 매몰된 피트로서, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하는, 상기 매몰된 피트, 및 AME 회로의 외부(정단, 기저, 측면) 표면으로부터 외부로 연장되는 측벽을 갖는 융기된 프레임으로서, 측벽 및 바닥부를 갖는 융기된 프레임형 피트를 획정하고, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하는, 상기 융기된 프레임 중 적어도 하나를 포함하고, 매몰된 피트 및 융기된 프레임형 피트의 각각의 하나는 볼 격자 어레이(BGA) 패키지, 및 표면 실장 기술(SMT) 패키지 중 적어도 하나를 결합하도록 동작 가능하고, 방법은, 잉크 젯 인쇄 시스템을 제공하는 단계로서, 잉크 젯 인쇄 시스템은, 유전체 잉크를 분배하도록 구성된 제1 프린트 헤드; 전도성 잉크를 분배하도록 구성된 제2 프린트 헤드; 기판을 각각의 프린트 헤드로 전달하도록 구성된, 제1 및 제2 프린트 헤드에 동작 가능하게 결합된 컨베이어; 및 제1 및 제2 프린트 헤드의 각각과 통신하는 컴퓨터 지원 제조("CAM") 모듈로서, CAM은 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로를 표현하는 3D 시각화 파일을 수신하는 단계; 및 각각이 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로를 인쇄하기 위한 실질적인 2D 층을 표현하는 복수의 파일을 갖는 파일 라이브러리, 및 적어도 인쇄 순서를 표현하는 메타파일을 생성하는 단계를 포함하는 단계를 실행함으로써, 적어도 하나의 프로세서에 의해 실행될 때 CAM으로 하여금 잉크젯 인쇄 시스템을 제어하게 하는 명령어를 저장하도록 구성된 비일시적 컴퓨터 판독 가능한 저장 디바이스와 통신하는 적어도 하나의 프로세서를 포함하는 중앙 처리 모듈(CPM)을 더 포함하는, 상기 CAM 모듈을 갖는, 상기 잉크 젯 인쇄 시스템을 제공하는 단계; 유전체 잉크젯 잉크 조성물, 및 전도성 잉크젯 잉크 조성물을 제공하는 단계; CAM 모듈을 사용하여 라이브러리로부터 제1 층 파일을 얻는 단계; 제1 프린트 헤드를 사용하여 유전체 잉크젯 잉크에 대응하는 패턴을 형성하는 단계; 유전체 잉크젯 잉크에 대응하는 패턴을 경화시키는 단계; 제2 프린트 헤드를 사용하여 전도성 잉크에 대응하는 패턴을 형성하는 단계로서, 패턴은 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로의 인쇄를 위한 실질적인 2D 층에 또한 대응하는, 상기 패턴을 형성하는 단계; 전도성 잉크젯 잉크에 대응하는 패턴을 소결하는 단계; CAM 모듈을 사용하여 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로를 인쇄하기 위한 후속 층을 나타내는 후속 파일을 라이브러리로부터 얻는 단계로서; 후속 파일은 유전체 잉크, 및 전도성 잉크 중 적어도 하나를 나타내는 패턴에 대한 인쇄 명령어를 포함하는, 상기 후속 파일을 얻는 단계; 제1 프린트 헤드를 사용하여 유전체 잉크에 대응하는 패턴을 형성하는 단계, CAM 모듈을 사용하여 2D 파일 라이브러리로부터 후속하는 실질적인 2D 층을 얻는 단계, 최종 층을 인쇄할 때, 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로를 형성하는 단계를 반복하는 단계를 포함한다.
그러나, 이 및 유사한 용어 모두가 적절한 물리량과 연관되어야 하며 단지 이 양에 적용된 편리한 라벨이라는 점에 유의해야 한다. 다음 논의로부터 명백한 바와 같이 구체적으로 달리 명시되지 않는 한, 본 발명 전체에 걸쳐 "생성하는", 또는 "얻는", "렌더링하는", 또는 "야기하는", 또는 "허용하는", "액세스하는" 또는 "배치하는" 또는 "형성하는" 또는 "실장하는" 또는 "제거하는" 또는 "부착하는" 또는 "프로세싱하는" 또는 "단일화하는" 또는 "수행하는" 또는 "생성하는" 또는 "조정하는" 또는 "생성하는" 또는 "실행하는" 또는 " 계속하는" 또는 "산출하는" 또는 "결정하는" 등과 같은 용어를 활용하는 논의가 컴퓨터 시스템의 레지스터, 라이브러리, 데이터베이스 및 메모리 내의 물리적(전자적) 양으로서 표현된 데이터를 조작하고 이를 컴퓨터 시스템 메모리 또는 레지스터 또는 다른 이러한 정보 저장, 송신 또는 디스플레이 디바이스 내의 물리적 양으로서 유사하게 표현된 다른 데이터로 변환하는 컴퓨터 시스템의 프로세서, 또는 유사한 전자 컴퓨팅 디바이스의, 또는 이의 제어 하에 있는 동작 및 프로세스를 언급함을 인식해야 한다.
또한, 실행 가능한 명령어의 세트는 또한, 실행될 때, 적어도 하나의 프로세서로 하여금, 3D 시각화 파일을 사용하여 복수의 후속 층의 파일의 라이브러리를 생성하게 하도록 구성되고, 각각의 후속 층 파일은 각각의 후속 층의 파일이, 2D 라이브러리(래스터 파일, 벡터 파일 등)의 인쇄가 종료될 때, 결과적인 AME 회로가 적어도 하나의 기능적 BGA 연결기 패키지 소켓 및/또는 적어도 하나의 기능적 SMT 디바이스 소켓을 포함하도록, BGA 연결기 패키지 및/또는 SMT 디바이스 리드를 결합하도록 동작 가능한, 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로의 후속 부분을 인쇄하기 위한 실질적인 2차원(2D) 후속 층을 표현하도록, 인쇄 순서에 의해 인덱싱되고, 이에 의해 우물 어레이의 모든 우물은 AME 회로의 및 AME 회로에서의 그들의 미리 결정된 목적지에 연결된다.
용어 "모듈"의 사용은 모듈의 일부로서 설명되거나 청구된 구성요소 또는 기능이 모두 (단일) 공통 패키지로 구성된다는 것을 의미하지 않는다. 실제로, 제어 로직 또는 다른 구성요소든 아니든, 모듈의 다양한 구성요소 중 임의의 것 또는 전부는 단일 패키지로 조합되거나 별개로 유지될 수 있으며 다수의 그룹 또는 패키지로 또는 다수의 (원격) 위치 및 디바이스에 걸쳐 또한 분산될 수 있다. 또한, 특정 실시형태에서, 용어 "모듈"은 모놀리식 또는 분산된 하드웨어 유닛(들)을 언급한다.
또한, 시스템, 방법, AME 회로 및 프로그램과 관련하여, 용어 "동작 가능한"은 시스템 및/또는 디바이스 및/또는 프로그램, 또는 특정 요소 또는 단계가 완전히 기능하는 크기로 조정되고, 적응되고 교정되며, 활성화되고, 결합되고, 구현되고, 실행되고, 실현될 때 또는 실행 가능한 프로그램이 시스템 및/또는 디바이스와 연관된 적어도 하나의 프로세서에 의해 실행될 때 인용된 기능을 수행하기 위해 적용 가능한 작동성 요구조건을 위한 요소를 포함하고, 이를 충족시킴을 의미한다. 시스템 및 AME 회로와 관련하여, 용어 "동작 가능한"은 시스템 및/또는 회로가 완전하게 기능적이고 교정되며, 적어도 하나의 프로세서에 의해 실행될 때 인용된 기능을 수행하기 위한 적용 가능한 작동성 요구조건을 위한 로직을 포함하고, 이를 충족시킴을 의미한다.
일 실시형태에서, 제1 프린트 헤드의 맥락에서 용어 "분산시키다"는 잉크 방울이 분산되는 디바이스를 지정하기 위해 사용된다. 디스펜서는 예를 들면, 마이크로 밸브, 압전 디스펜서, 연속 분사 프린트 헤드, 비등(거품 분사) 디스펜서, 및 디스펜서를 통해 흐르는 유체의 온도 및 속성에 영향을 미치는 다른 것을 포함하는 소량의 액체를 분산시키기 위한 장치일 수 있다.
따라서 일 예시적인 구현예에서, AM 방법은 AME 회로를 형성/제작하기 위해 시스템, 프로그램 및 구성을 사용하여 구현되고, AME 회로는 AME 회로의 외부(정단, 기저 또는 측면) 표면으로부터, 또는 이와 같은 높이로 피트 바닥부으로 연장되는 측벽을 갖는 매몰된 피트로서, 바닥부는 복수의 우물(피트는 표면 실장 패드 및/또는 소켓과 상호 교환 가능함)을 갖는 우물 어레이를 획정하고, 각각의 우물은 납땜 매체를 받아들이고 수용하도록 구성되는, 상기 매몰된 피트, 및 AME 회로의 외부 표면으로부터 외부로 연장되는 측벽을 갖는 융기된 프레임으로서, 측벽 및 바닥부를 갖는 프레임형 피트를 획정하는, 상기 융기된 프레임 중 적어도 하나를 포함하고, 바닥부는 각각이 납땜 매체를 받아들이고 수용하도록 구성된, 복수의 우물을 갖는 우물 어레이를 획정하며, 내부에 획정된 우물 어레이를 갖는 매몰된 피트 및 융기된 프레임형 피트의 각각은 소켓으로서 또는 표면 실장 패드로서 동작 가능하고; 적어도 하나의 볼 격자 어레이(BGA) 연결기 칩 패키지, 및/또는 적어도 하나의 SMT 디바이스 패키지를 동작 가능하게 결합하도록 크기가 조정되고 구성된다.
용어 "칩"은 패키징되지 않은 단일화된 집적 회로(IC) 디바이스를 언급한다. 용어 "칩 패키지"는 특히, 회로 기판에 플러깅하거나(소켓 장착, 예컨대, 도 5A의 (220) 참조) 이에 납땜(표면 실장 패드, 예컨대, 도 5A의 (210) 참조)하기 위해 사용된, 칩이 들어가는 하우징을 나타낼 수 있고, 따라서 칩 패키지를 수용하도록 적응되고, 크기가 조정되며 구성된 BGA 연결기 소켓 및/또는 SMT 디바이스 소켓을 생성한다. 전자 장치에서, 용어 칩 패키지 또는 칩 캐리어는 그것이 손상 없이 취급되고 회로에 통합되는 것을 허용하도록 구성요소 또는 단일화된 IC 주위에 부가된 물질을 나타낼 수 있다. 또한, 본 명세서에서 설명된 시스템, 방법 및 조성물과 결부하여 사용된 칩 패키지는 쿼드 플랫 팩(QFP) 패키지, 얇은 소형 패키지(TSOP), 소형 집적 회로(SOIC) 패키지, 소형 J-리드(SOJ) 패키지, 플라스틱 리드 칩 캐리어(PLCC) 패키지, 웨이퍼 레벨 칩 스케일 패키지(WLCSP), 성형 어레이 공정 볼 격자 어레이(MAPBGA) 패키지, 볼 격자 어레이(BGA), 쿼드 플랫 노 리드(QFN) 패키지, 랜드 격자 어레이(LGA) 패키지, 수동 구성요소, 또는 상기 언급된 것 중 2개 이상을 포함하는 조합일 수 있다.
CAM 모듈은 따라서, 이에 SMT 디바이스 소켓을 포함하는 리드, 및/또는 BGA 연결기 소켓을 포함하는 AME 회로의 3D 시각화 파일로부터 변환된 파일을 저장하는 2D 파일 라이브러리를 저장하는 비일시적 메모리 디바이스를 포함할 수 있다. 본 명세서에서 사용된 바와 같이, 용어 "라이브러리"는 CPM에 의해 액세스 가능하고 사용되며, 프로세서 판독 가능한 매체에 의해 실행될 수 있는 각각의 전도성 및 유전체 패턴을 인쇄하기 위해 필요한 정보를 포함하는, CAM 모듈에 포함된 적어도 하나의 프로세서에 의해 3D 시각화 파일로부터 얻어진 2D 층 파일의 컬렉션을 언급한다. CAM은 라이브러리와 통신하는 적어도 하나의 프로세서; 적어도 하나의 프로세서에 의한 실행을 위한 동작 명령어의 세트를 저장하는 비일시적 메모리 디바이스; CPM 및 라이브러리와 통신하는 마이크로기계 잉크젯 프린트 헤드 또는 헤드들; 및 2D 파일 라이브러리, 메모리 및 마이크로기계 잉크젯 프린트 헤드 또는 헤드들과 통신하는 프린트 헤드(또는 헤드들의) 인터페이스 회로를 더 포함하고, 2D 파일 라이브러리는 기능적 층에 특정한 프린터 동작 파라미터를 제공하도록 구성된다. 용어 "기능적 층"이 그 층을 위해 사용된 전도성 또는 유전체 물질의 양에 관계 없이, 라이브러리의 파일에 의해 캡쳐된 임의의 층을 언급함에 유의한다.
특정 구성에서, 본 명세서에서 제공된 시스템은 예를 들면, 페이스트 또는 땜납 볼을 납땜하기 위해 사용된 핫 에어 나이프 또는 전자기 방사선 소스를 더 포함한다.
일 예시적인 구현예에서, 본 명세서에서 설명된 인쇄 회로를 제작하기 위한 방법은 모든 후속 층의 인쇄 시에(예컨대, 라이브러리의 층 파일의 완료 시에), 납땜 매체(예컨대, 저 융점을 갖는 납땜 페이스트 또는 저 융점을 갖는 땜납 볼)를 매몰된 피트 및 융기된 프레임형 피트 중 적어도 하나의 우물 어레이에 적용하는 단계; BGA 연결기 패키지, 또는 땜납 페이스트에 땜납 리플로우 물질(예컨대, 땜납 플럭스)을 선택적으로 적용하는 단계; BGA 연결기 패키지, 또는 리드형(레그, 또는 리드를 갖지만, 리드로 만들어진 것을 의미하지 않음) SMT 디바이스를 융기된 프레임형 피트 및 매몰된 피트 중 적어도 하나에 결합시키는 단계로서, BGA 연결기 패키지 또는 리드형 SMT 디바이스는 복수의 기본적으로 연장되는 복수의 연장부(즉, 레그, 또는 리드), 납땜 범프, 납땜 구체, 리드 등을 더 포함하고, 각각은 대응하는 우물에 부분적으로 진입하도록(및/또는 우물 또는 표면 실장 패드에 인접하도록), 또는 리드를 수용하고 맞물리도록 구성된 오목부에 부분적으로 진입하도록 구성되는, 상기 결합시키는 단계; 및 BGA 연결기 패키지 및/또는 SMT 디바이스 패키지를 납땜하는 단계를 더 포함한다. 사용된 땜납 페이스트는 또한, 플럭스, 솔벤트, 및 요변성 물질과 혼합된 납땜 합금의 약 30㎛의 구체를 포함할 수 있다.
명확히 하기 위해, BGA 연결기 패키지는, 납땜 범프, 핀 격자 어레이, 납땜 구체, 및 쿼드 플랫 노 리드 중 적어도 하나를 갖는 그 IC 패키지(예컨대, 도 5E, 도 5F 참조)를 언급한다. 반면에, 리드형 SMT 디바이스 패키지는 전형적으로 측벽으로부터 연장되는 예를 들면, J형, 날개형, T형과 같은 리드를 갖는 IC 패키지를 언급하고, SMT 디바이스 패키지의 주변을 커버한다(예컨대, 도 5B 내지 도 5D 참조).
성공적인 상호 연결을 형성하기 위해, 플럭싱 물질을 적용하는 것이 필요할 수 있다. 다수의 상이한 대안이 사용되었다. 예를 들면, 고체 플럭스 물질은 납땜 물질 자체 내에서 사용될 수 있다. 일반적으로, 이러한 납땜 물질은 그 다음, 땜납을 통해 흐르는 플럭스 물질의 코어를 통합할 와이어 또는 다른 이러한 고체 형태로 제공될 것이다. 가열 시에 땜납이 용융할 때, 플럭스가 활성화되고, 납땜 공정이 허용 가능한 표준인 경우 결과적인 상호 연결이 형성된다. 이러한 고체 플럭스 함유 물질은 우물(또는 표면 실장 패드(SMPs))에 배치될 수 있는 납땜 볼의 형태로 제공될 수 있다. 또 다른 예는 픽 앤 딥(pick-and-dip) 공정에 의해 적용될 수 있지만 후속 납땜을 위해 잠긴 구성요소에 제자리에 남아 있을 만큼 충분히 점착성이 있는(즉, BGA 연결기 패키지, 또는 PGA 연결기 패키지의 땜납 범프에 직접적으로 적용됨) 유체를 언급하는 점착성 유체의 형태의 플럭스일 수 있다. 다수의 기능을 성취하는 플럭스 물질을 제공하는 것이 바람직하다. 예를 들면, 플럭스 물질은 양호한 표면 활성화를 제공해야 한다. 이와 관련하여, 그것은 금속 표면으로부터 산화된 물질을 제거하는 작용을 할 플럭스 물질 내에 활성화제 구성요소를 포함하도록 알려지고, 그에 의해 더 양호한 땜납 대 금속 상호 연결 및 궁극적으로 금속(PCB) 대 금속(전자 구성요소) 상호 연결을 허용한다. 또 다른 파라미터는 BGA 칩 패키지 리드 또는 다른 납땜 폼 팩터(예컨대, 땜납 구체 등)와의 적절한 접촉을 보장하기 위해 납땜 물질과 SMP 벽 사이에 적절한 표면 장력을 생성하는 것이다(예컨대, 도 2B 참조).
그에 따라 및 일 실시형태에서, 융기된 프레임형(또는 부분적으로 프레임형) 피트, 및 BGA 연결기 패키지 소켓을 형성하는 매몰된 피트, 또는 리드형 SMT 디바이스 소켓 예컨대, SMP) 중 적어도 하나를 갖는 인쇄 회로를 제작하기 위한 방법에서, 매몰된 피트 바닥부 및 융기된 프레임형 피트 바닥부 중 적어도 하나의 유전체 부분에 대응하는 패턴은 홈 또는 홈 패턴을 또한 인쇄하도록 구성되고, 이에 의해 완전히 인쇄될 때, 홈 또는 홈들의 네트워크는 땜납 리플로우 물질을 받아들이도록 동작 가능하고 홈은 복수의 우물 사이에서 유체 연통을 유지하고, 납땜 매체는 납땜 페이스트이며 납땜 물질을 적용하는 단계에 이어서 과잉 페이스트를 제거하는 단계가 후행한다.
또한, 우물, 또는 표면 실장 패드(SMP)는 땜납 마스크 획정 BGA 패드, 및/또는 비땜납 마스크 획정(non-solder-mask defined) BGA 패드일 수 있다. 땜납 마스크 획정(SMD) 패드는 예를 들면, BGA 패드에 적용된 땜납 마스크 개구에 의해 획정된다. SMD 패드는 마스크의 개구부(rext)가 그들이 커버하는 패드의 직경(rint)보다 작도록 명시된 땜납 마스크 개구(예컨대, 도 2B의 비(non)SMD BGA(NSMD) 패드 참조)를 가져서, 구성요소(즉, BGA 칩 패키지 땜납 볼, 땜납 범프, 또는 PGA의 핀 및 본 명세서에서 설명된 바와 같이 다른 폼 팩터)가 납땜될 인쇄된 전도성 패드의 크기를 효과적으로 축소한다. 부가적으로 또는 대안적으로, NSMD 패드는 땜납 마스크가 패드의 전도성 부분과 접촉하지 않도록 획정되기 때문에 SMD 패드와는 상이하다. 대신에, 패드의 에지와 땜납 마스크 사이에 갭이 생성되도록 마스크가 생성된다.
일 실시형태에서, 피트의 깊이는 약 0.25㎜ 내지 약 1.00㎜, 또는 약 0.30㎜ 내지 약 0.80㎜, 예를 들면, 약 0.40㎜ 내지 약 0.60㎜, 또는 약 0.45㎜ 내지 약 0.55㎜이고, 우물 깊이는 약 50㎛ 내지 약 150㎛, 또는 약 60㎛ 내지 약 120㎛, 예를 들면, 약 70㎛ 내지 약 100㎛, 또는 약 75㎛ 내지 약 85㎛이다.
또한, 시스템 및 프로그램과 함께 개시된 방법을 사용하여 제작된 AME 회로의 우물 어레이의 우물의 각각은 도금되거나, 채워진 다음 중 하나에 결합된다: 관통 홀 비아, 블라인드 비아, 또는 작동성을 보장하기 위해 필요에 따라 BGA 연결기 패키지를 결합하도록 동작 가능한 매립된 비아.
일 실시형태에서, 제1 전도성 잉크는 은을 함유할 수 있고, 부가적인 잉크는 구리를 함유할 수 있으며, 따라서 구리 땜납 접합부를 갖는 은 트레이스(silver traces)를 갖는 연결기, 또는 일체형 내장 표면 실장 패드의 인쇄를 허용한다.
용어 "형성하는"(및 이의 변형 "형성된" 등)은 일 실시형태에서 본 분야에서 알려진 임의의 적합한 방식을 사용하여 또 다른 물질(예컨대, 기판, 수지 또는 또 다른 층)과 접촉하는 유체 또는 물질(예컨대, 전도성 잉크)를 펌핑하거나, 주입하거나, 붓거나, 방출하거나, 대체하거나, 발견하거나, 순환시키거나, 그렇지 않으면 배치하는 것을 언급한다.
본 명세서에서 설명된 바와 같이 적절한 프린트 헤드에 의해 증착된 절연 및/또는 유전체 층 또는 패턴의 경화는 예를 들면, 가열, 광중합, 건조, 플라즈마 증착, 어닐링, 산화 환원 반응 촉진, 자외선 빔에 의한 조사 또는 상기 언급한 것 중 하나 이상을 포함하는 조합에 의해 성취될 수 있다. 경화는 단일 공정으로 수행될 필요가 없으며 동시에 또는 순차적으로 몇몇 공정을 수반할 수 있다(예컨대, 건조 및 가열 및 부가적인 프린트 헤드를 통한 가교제 증착).
또한, 또 다른 실시형태에서, 가교는 가교제를 사용하여 공유 결합에 의해, 즉 연결 기를 형성함으로써, 또는 메타크릴레이트, 메타크릴아미드, 아크릴레이트, 또는 아크릴아미드와 같지만, 이로 제한되지 않는 단량체의 라디칼 중합화에 의해 모이어티(moiety)를 함께 연결하는 것을 언급한다. 일부 실시형태에서, 연결 기는 중합체 암의 단부까지 성장된다.
따라서, 일 실시형태에서, 비닐 성분은 다 기능성 아크릴레이트, 이의 카르보네이트 공중합체, 이의 우레탄 공중합체, 또는 상기 언급된 것을 포함하는 단량체 및/또는 올리고머의 조성물을 포함하는 그룹으로부터 선택된 단량체 공단량체, 및/또는 올리고머이다. 따라서, 다기능성 아크릴레이트는 1,2-에탄다이올 다이아크릴레이트, 1,3-프로판다이올 다이아크릴레이트, 1,4-부탄다이올 다이아크릴레이트, 1,6-헥산다이올 다이아크릴레이트, 디프로필렌 글리콜 다이아크릴레이트, 네오펜틸 글리콜 다이아크릴레이트, 에톡실화 네오펜틸 글리콜 다이아크릴레이트, 프로폭실화 네오펜틸 글리콜 다이아크릴레이트, 트라이프로필렌 글리콜 다이아크릴레이트, 비스페놀-A-다이글리시딜 에테르 다이아크릴레이트, 하이드록시피발산 네오펜탄다이올 다이아크릴레이트, 에톡실화 비스페놀-A-다이글리시딜 에테르 다이아크릴레이트, 폴리에틸렌 글리콜 다이아크릴레이트, 트라이메틸올프로판 트라이아크릴레이트, 에톡실화 트라이메틸올프로판 트라이아크릴레이트, 프로폭실화 트라이메틸올프로판 트라이아크릴레이트, 프로폭실화 글리세롤 트라이아크릴레이트, 트리스(2-아크릴로일옥시에틸)아이소사이아누레이트, 펜타에리트리톨 트라이아크릴레이트, 에톡실화 펜타에리트리톨 트라이아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 에톡실화 펜타에리트리톨 테트라아크릴레이트, 다이트라이메틸올프로판 테트라아크릴레이트, 다이펜타에리트리톨 펜타아크릴레이트 및 다이펜타에리트리톨 헥사아크릴레이트 또는 상기 언급된 것 중 하나 이상을 포함하는 다기능성 아크릴레이트 조성물이다.
일 실시형태에서, 용어 "공중합체"는 2개 이상의 단량체(삼원공중합체, 사중공합체, 등을 포함함)로부터 얻어진 중합체를 의미하고, 용어 "중합체"는 하나 이상의 상이한 단량체로부터의 반복 유닛을 갖는 임의의 탄소 함량 화합물을 언급한다.
다른 기능적 헤드는 본 명세서에서 설명된 방법을 구현하기 위한 시스템에서 사용된 잉크젯 잉크 프린트 헤드의 앞, 사이 또는 뒤에 위치될 수 있다. 이는 미리 결정된 파장(λ), 예를 들면, 190㎚ 내지 약 400㎚, 예컨대, 일 실시형태에서 전도성 잉크에 사용된 금속 나노입자 분산액과 결부하여 사용될 수 있는 광중합성 절연 및/또는 유전체를 가속화 및/또는 조절 및/또는 촉진하기 위해 사용될 수 있는 395nm의 전자기 복사를 방출하도록 구성된 전자기 복사 소스를 포함할 수 있다. 다른 기능적 헤드는 가열 요소, 다양한 잉크를 갖는 부가적인 인쇄 헤드(예컨대, 지지부, 사전 납땜 연결 잉크, 다양한 구성요소 예를 들면, 커패시터, 트랜지스터 등의 라벨 인쇄) 및 상기 언급한 것의 조합일 수 있다.
다른 유사한 기능적 단계(따라서 이 단계에 영향을 미치기 위한 지지 시스템)는 DI 또는 금속 전도성 잉크젯 잉크 프린트 헤드(예컨대, 전도성 층을 소결하기 위한)의 각각의 전 또는 후에 취해질 수 있다. 이 단계는 다음을 포함할 수 있다(그러나 이로 제한되지 않음): 납땜 단계(가열 요소, 또는 뜨거운 공기에 의해 영향을 받음); (포토레지스트 마스크 지지 패턴의) 광표백, 광경화, 또는 임의의 다른 적절한 화학선 방사선 소스에 대한 노출(예컨대, UV 광원을 사용함); 건조(예컨대, 진공 영역, 또는 가열 요소를 사용함); (반응성) 플라즈마 증착(예컨대, 가압 플라즈마 건 및 플라즈마 빔 제어기를 사용함); 양이온 개시제 예컨대, [4-[(2-하이드록시테트라데실)-옥실]-페닐]-페닐요오도늄 헥사플루오로 안티모네이트 내지 가요성 수지 중합체 용액 또는 가요성 전도성 수지 용액을 사용함으로써와 같은 가교; 코팅 이전; 어닐링, 또는 산화 환원 반응의 촉진 및 이 공정이 활용되는 순서에 관계 없이 이의 조합. 특정 실시형태에서, 레이저(예를 들면, 선택적 레이저 소결/용융, 직접적인 레이저 소결/용융), 또는 전자 빔 용융이 경질 수지, 및/또는 가요성 부분에 사용될 수 있다. 전도성 부분의 소결이, 전도성 부분이 본 명세서 구성요소에서 설명된 내장형 수동 및 내장형 능동 구성요소를 포함하는 인쇄 회로 기판의 경질 수지 부분의 상단에 인쇄되는 상황 하에서도 발생할 수 있다는 점에 유의해야 한다.
전도성 잉크 조성물을 제형화하는 것은 존재한다면, 증착 도구에 의해 부과된 요구조건(예컨대, 조성물의 점도 및 표면 장력 측면에서) 및 증착 표면 특성(예컨대, 친수성 또는 소수성, 및 사용되는 경우 기판 또는 지지 물질(예컨대, 유리)의 계면 에너지), 또는 연속 층이 증착되는 기판 층을 고려할 수 있다. 예를 들면, 전도성 잉크젯 잉크 및/또는 DI(인쇄 온도 ℃에서 측정됨)의 점도는 예를 들면, 약 5cP 이상 예컨대, 약 8cP 이상, 또는 약 10cP 이상, 및 약 30cP 이하 예컨대, 약 20cP 이하, 또는 약 15cP 이하일 수 있다. 전도성 잉크는 각각 약 25mN/m 내지 약 35mN/m의, 예를 들면, 50ms의 표면 수명 및 25℃에서 최대 기포 압력 장력 측정에 의해 측정된 약 29mN/m 내지 약 31mN/m의 동적 표면 장력(잉크젯 잉크 액적이 프린트 헤드 개구에서 형성될 때의 표면 장력을 언급함)을 갖도록 구성(예컨대, 제형화)될 수 있다. 동적 표면 장력은 약 100° 내지 약 165°의 박리 가능한 기판, 지지 물질, 수지 층(들), 또는 이의 조합과의 접촉 각을 제공하도록 제형화될 수 있다.
일 실시형태에서, 용어 "척"은 기판 또는 워크피스(workpiece)를 지지, 보유, 또는 유지하기 위한 메커니즘을 의미하도록 의도된다. 척은 하나 이상의 조각을 포함할 수 있다. 하나의 실시형태에서, 척은 스테이지 및 삽입부, 플랫폼의 조합을 포함하고, 재킷(jacket)되거나 그렇지 않으면, 가열 및/또는 냉각을 위해 구성되며 또 다른 유사한 구성요소, 또는 이의 임의의 조합을 가질 수 있다.
일 실시형태에서, 일체로 제작된 BGA 연결기 패키지 SMP, 및/또는 SMT 디바이스의 소켓을 포함하는, 설명된 AME 회로를 형성/제작하기 위해 직접, 연속 또는 반연속 잉크젯 인쇄를 허용하는 잉크젯 잉크 조성물, 시스템 및 방법은 프린트 헤드(또는 기판)가 예를 들면, 탈착 가능한 기판 또는 임의의 후속 층 위에서 미리 결정된 거리로 2차원(X-Y)(프린트 헤드가 또한 Z축으로 이동할 수 있음을 이해해야 함)으로 이동될 때 오리피스로부터 한 번에 하나씩 본 명세서에서 제공된 액체 잉크젯 잉크의 액적을 배출함으로써 패턴화될 수 있다. 프린트 헤드의 높이는 예를 들면, 고정 거리를 유지하면서 층의 수에 따라 변경될 수 있다. 각각의 액적은 오리피스에 동작 가능하게 결합된 우물 내로부터, 일 실시형태에서 변형 가능한 압전 결정을 통해 예를 들면, 압력 임펄스에 의해 명령에 따라 기판으로 미리 결정된 궤적을 취하도록 구성될 수 있다. 제1 잉크젯 금속성 잉크의 인쇄는 부가적일 수 있고 더 많은 수의 층을 수용할 수 있다. 본 명세서에서 설명된 방법에서 사용된 잉크젯 프린트 헤드는 약 0.3㎛ 내지 10,000㎛과 같거나 그 미만의 최소 층 막 두께를 제공할 수 있다.
설명된 방법에서 사용되고 설명된 시스템에서 구현 가능한 다양한 프린트 헤드 사이에서 이동하는 컨베이어는 약 5㎜/sec 내지 약 1000㎜/sec의 속도로 이동하도록 구성될 수 있다. 예컨대, 척의 속도는, 예를 들면, 원하는 처리량, 공정에서 사용된 프린트 헤드의 수, 인쇄된 본 명세서에서 설명된 내장된 수동 및 내장된 능동 구성요소를 포함하는 인쇄 회로 기판의 층의 수 및 두께, 잉크의 경화 시간, 잉크 용매의 증발 레이트, 금속 입자 또는 금속성 중합체 페이스트의 제1 잉크젯 전도성 잉크를 포함하는 프린트 헤드(들)와 제2 열경화성 수지 및 기판 형성 잉크젯 잉크 등을 포함하는 제2 프린트 헤드 사이의 거리 또는 상기 언급한 것 중 하나 이상을 포함하는 인자의 조합에 의존할 수 있다.
일 실시형태에서, 금속성(또는 금속성) 잉크, 및/또는 제2 수지 잉크의 각각의 액적의 체적은 0.5 내지 300피코리터(pL) 예를 들면, 1 내지 4pL의 범위일 수 있고 구동 펄스의 세기 및 잉크의 속성에 의존할 수 있다. 단일 액적을 방출하기 위한 파형은 10V 내지 약 70V 펄스, 또는 약 16V 내지 약 20V일 수 있고, 약 2㎑ 내지 약 500㎑의 주파수에서 방출될 수 있다.
BGA 칩 패키지 소켓을 내부에 갖는 인쇄 회로 기판의 제작을 위해 사용된 내장된 수동 및 내장된 능동 구성요소를 포함하는 인쇄 회로 기판을 표현하는 3D 시각화 파일은, ODB, ODB++, asm, STL, IGES, DXF, DMIS, NC, STEP, Catia, SolidWorks, Autocad, ProE, 3D Studio, Gerber, EXCELLON 파일, Rhino, Altium, Orcad, 또는 상기 언급된 것 중 하나 이상을 포함하는 파일일 수 있고; 적어도 하나의 실질적인 2D 층(및 라이브러리에 업로드됨)를 표현하는 파일은 예를 들면, JPEG, GIF, TIFF, BMP, PDF 파일, 또는 상기 언급된 것 중 하나 이상을 포함하는 조합일 수 있다.
본 명세서에서 설명된 인쇄 공정을 제어하는 컴퓨터는, 컴퓨터 판독 가능한 저장 디바이스로 구현된 컴퓨터 판독 가능한 프로그램 코드를 저장하는 컴퓨터 판독 가능한 저장 디바이스를 포함할 수 있으며, 디지털 컴퓨팅 디바이스에서 적어도 하나의 프로세서에 의해 실행될 때 컴퓨터 판독 가능한 프로그램 코드는 3차원 잉크젯 인쇄 유닛으로 하여금, 설명된 AME 회로(들)와 연관된 컴퓨터 지원 설계/컴퓨터 지원 제조(CAD/CAM) 생성 정보(예컨대, 3D 시각화 파일)를 사전 프로세싱하고, 그에 의해 복수의 2D 파일(즉, PCB를 인쇄하기 위한 적어도 하나의 실질적인 2D 층을 표현하는 파일)의 라이브러리를 생성하는 단계; 기판의 표면에서 3차원 잉크젯 인쇄 유닛의 제2 잉크젯 프린트 헤드로부터 금속 물질(예컨대, 전도성 잉크)의 액적의 스트림을 지향시키는 단계; 기판의 표면에서 제1 잉크젯 프린트 헤드로부터의 DI 수지 물질의 액적의 스트림을 지향시키는 단계; 대안적으로 또는 부가적으로 또 다른 잉크젯 프린트 헤드로부터의 액적 물질(예컨대, 지지 잉크)의 스트림을 지향시키는 단계; 기판의 X-Y 평면에서 잉크젯 헤드에 대해 기판을 이동시키는 단계를 수행하게 하고, 복수의 층의 각각(및/또는 각각의 층 내의 전도성 또는 DI 잉크젯 잉크의 패턴)에 대해, 기판의 X-Y 평면에서 잉크젯 헤드에 대해 기판을 이동시키는 단계는 AME 회로의 층별 제작에서 수행된다.
게다가, 컴퓨터 프로그램은 본 명세서에서 설명된 방법의 단계 중 임의의 단계를 수행하기 위한 프로그램 코드 수단뿐만 아니라, 컴퓨터에 의해 판독될 수 있는 매체에 저장된 프로그램 코드 수단을 포함하는 컴퓨터 프로그램 제품을 포함할 수 있다. 본 명세서에서 설명된 방법에서 사용된 바와 같이 메모리 디바이스(들)는 다양한 유형의 비휘발성 메모리 디바이스 또는 저장 디바이스(즉, 전원이 없을 때 정보를 잃지 않는 메모리 디바이스) 중 임의의 것일 수 있다. 용어 "메모리 디바이스" 또는 "메모리 저장 디바이스"는 설치 매체 예컨대, CD-ROM, 플로피 디스크, 또는 테이프 디바이스 또는 자기 매체 예컨대, 하드 드라이브(기계식 또는 고체 상태), 광학 저장장치, 또는 ROM, EPROM, FLASH, 등과 같은 비휘발성 메모리를 포함하도록 의도된다.
메모리 저장 디바이스는 또한 다른 유형의 메모리, 또는 이의 조합을 포함할 수 있다. 게다가, 메모리 매체는 프로그램이 실행되는 제1 컴퓨터(예컨대, 제공된 3D 잉크젯 프린터)에 위치될 수 있고/있거나, 인터넷과 같은 네트워크를 통해 제1 컴퓨터에 연결하는 상이한 제2 컴퓨터에 위치될 수 있다. 후자의 사례에서, 제2 컴퓨터는 또한, 실행을 위해 제1 컴퓨터에 프로그램 명령어를 제공할 수 있다. 용어 "메모리 디바이스"는 또한, 예컨대, 네트워크를 통해 연결되는 상이한 컴퓨터에서와 같은 상이한 위치에 상주할 수 있는 2개 이상의 메모리 디바이스를 포함할 수 있다. 그에 따라, 예를 들면, 라이브러리는 제공된 3D 잉크젯 프린터에 결합된 CAM 모듈로부터 멀리 떨어진 메모리 디바이스에 상주하고, 제공된 3D 잉크젯 프린터에 의해 액세스될 수 있다(예를 들면, 광역 네트워크에 의해).
달리 구체적으로 언급되지 않는 한, 다음 논의로부터 명백한 바와 같이, 명세서 논의 전반에 걸쳐 "프로세싱하는", "로드하는", "통신 중", "검출하는", "산출하는", "결정하는", "분석하는" 등과 같은 활용 용어는 트랜지스터 아키텍처와 같은, 물리적으로서 표현된 데이터를 조작하고/하거나 이를 물리적 구조(즉, 수지 또는 금속/금속형) 층으로서 유사하게 표현된 다른 데이터로 변환하는 컴퓨터 또는 컴퓨팅 시스템, 또는 유사한 전자 컴퓨팅 디바이스의 동작 및/또는 프로세스를 언급한다.
또한, 본 명세서에서 사용된 바와 같이, 용어 "2D 파일 라이브러리"는 BGA 연결기 패키지 소켓(SMP), 및/또는 리드형 SMT 디바이스 소켓을 내부에 갖는 단일 AME 회로, 또는 주어진 목적을 위해 사용된 내부에 BGA 칩 패키지 소켓을 갖는 복수의 PCB를 함께 획정하는 파일의 주어진 세트를 언급한다. 또한, 용어 "2D 파일 라이브러리"는 또한, 복수의 벡터 데이터 모델 및/또는 비트맵을 언급하기 위해 사용될 수 있으며, 각각의 벡터 데이터 모델 및/또는 비트맵은 검색이 AME 회로 전체에 대한 것인지, 또는 AME 회로 내의 주어진 특정 층에 대한 것인지 여부에 관계 없이, 주어진 AME 회로의 구조적 층을 제공하기 위해 인덱싱되고, 검색되며, 재조립될 수 있는, 2D 파일의 세트 또는 임의의 다른 래스터 그래픽 파일 포맷(일반적으로 직사각형 격자 형태의 픽셀의 컬렉션으로서의 이미지의 표현 예컨대, BMP, PNG, TIFF, GIF) 형태의 미리 결정된 층 또는 그 인터페이스 및/또는 단면에 대해 특정하다.
방법, 프로그램 및 라이브러리에서 사용될 수 있는 제작될 본 명세서에서 설명된 구성요소 내부에 BGA 칩 패키지 소켓을 갖는 PCB와 연관된 컴퓨터 지원 설계/컴퓨터 지원 제조(CAD/CAM) 생성 정보는 변환된 CAD/CAM 데이터 패키지에 기초할 수 있고, 이 패키지는 예를 들면, IGES, DXF, DWG, DMIS, NC 파일, GERBER® 파일, EXCELLON®, STL, EPRT 파일, ODB, ODB++, asm, STL, IGES, STEP, Catia, SolidWorks, Autocad, ProE, 3D Studio, Gerber, Rhino, Altium, Orcad, Eagle 파일 또는 상기 언급된 것 중 하나 이상을 포함하는 패키지일 수 있다. 부가적으로, 그래픽 객체에 첨부된 속성은 제작을 위해 필요한 메타 정보를 전달하고 PCB를 정확하게 획정할 수 있다. 그에 따라 및 일 실시형태에서, 사전 프로세싱 알고리즘을 사용하여, 본 명세서에서 설명된 바와 같이, GERBER®, EXCELLON®, DWG, DXF, STL, EPRT ASM, 등은 2D 파일로 변환된다.
게다가, 본 명세서에서 설명된 방법을 사용하여 제작된 접촉부는 예를 들면, 다양한 층(중간 또는 외부)을 통해 연결된, 도금/충전된 비아(관통 홀, 블라인드, 또는 매립된)를 사용하여 임의의 층, 또는 층의 조합에서 트레이스에 결합될 수 있다.
본 명세서에서 개시된 구성요소, 공정, 어셈블리, 및 디바이스의 더 완전한 이해는 첨부 도면을 참조하여 얻어질 수 있다. 이 도면(본 명세서에서 "FIG.s"로서 언급됨)은 본 발명을 입증하는 편의 및 용이성에 기초한 단지 개략적 표현(예컨대, 예시)이고, 따라서 디바이스 또는 이의 구성요소의 상대적인 크기 및 치수를 나타내고/내거나 예시적인 실시형태의 범위를 정의하거나 제한하도록 의도되지 않는다. 특정 용어가 명확을 기하기 위하여 하기의 설명에서 사용되더라도, 이러한 용어는 도면에서 예시하기 위해 선택된 실시형태의 특정한 구조를 단지 언급하도록 의도되고, 본 발명의 범위를 정의하거나 제한하도록 의도되지 않는다. 하기의 도면 및 다음의 설명에서, 유사한 숫자 명칭이 유사한 기능 및/또는 구성 및/또는 구조의 구성요소를 언급함을 이해해야 한다.
도 1 내지 도 5B를 참조하면, 도 1에 AME 회로(10)(PCB, FPC 및 HDIPCB와 상호 교환 가능하게 사용됨)의 사시도가 도시되고, PCB(10)는 상부 외부 표면(101), 및 기저 외부 표면을 갖고, 여기서 융기된 프레임 피트(110), 매몰된 피트(210), 또는 리드형 SMT 디바이스 소켓(220)(예컨대, 도 5A 참조)의 각각이 통합될 수 있다. 도시된 바와 같이, AME(10)는 외부로(상부 외부 표면(101)으로부터 정점으로, 또는 AME(10)의 기저 외부 표면(102)으로부터 기저부로) 연장되는 측벽(111)을 갖는 융기형 프레임(110)을 포함하고, 융기된 프레임은 프레임형 피트(110), 또는 측벽(112) 및 바닥부(113)를 갖는 부분적으로 프레임형 피트(110')(예컨대, 도 4 참조)를 획정하고, 상부 외부 표면(101)과 동일하거나 상이한 평면에 있을 수 있는 바닥부는 각각의 우물이 납땜 매체를 받아들이고 수용하도록 구성된 표면 실장 패드로서 동작하는 복수의 우물(114j)을 갖는 우물 어레이를 획정한다. 예컨대, 관통 홀 비아, 블라인드 비아, 또는 매몰된 비아와 같은 도금되거나 채워진 비아를 사용하여 각각의 땜납 장착 패드 또는 우물(114j)을 미리 결정된 지정된 위치(120p)에 연결하는 트레이스(103i)가 또한 도시된다. 약 0.25㎜ 내지 약 1.00㎜의 깊이를 가질 수 있는 피트 벽(112)을 보여주는 융기된 프레임형 피트의 확대도가 도 2A에 도시되어 있으며, 피트는 BGA 연결기 칩 패키지의 일부와 맞물리고/맞물리거나 이를 수용하도록 동작 가능하여, 이를 납땜 공정 동안 제자리에 고정한다. 피트 개구부의 공간 치수(개구부 영역)는 AME(10)에 결합하고자 하는 타겟 칩 패키지(예컨대, 도 5E, 도 5F 참조)에 기초하여 미리 결정될 수 있다.
이제 도 2B를 다시 참조하면, 표면 실장 패드(SMP)로서 동작하는 확대된 우물(114j)을 도시하며, 이는 직경(rext)을 갖는 정점 개구부를 획정하는 원통형 우물 벽(1141)을 나타내고, 땜납 접합부(1142)는 내부 직경(rint)을 갖는다. rext/rint 사이의 비가 1보다 작을 때 표시된 바와 같이, 우물은 SMD로서 동작한다. 도 2B에 도시된 예에서, rext/rint 사이의 비는 1보다 커서, 우물이 피트 바닥부(113)로 열리는 원통형 벽(1141)에 대한 경사진 에지를 갖는 NMSD의 일례가 되게 한다. 또 다른 뷰는 도 1에 도시된 AME(10)의 단면을 보여주는 도 3에서 제공된다. 외부 직경(rext)은 약 15㎛ 내지 약 1000㎛, 또는 약 100㎛ 내지 약 700㎛, 예를 들면; 약 250㎛ 내지 약 600㎛일 수 있다. 마찬가지로, 어레이에서 동일하거나 상이할 수 있는 임의의 2개의 인접한 j번째 114j 우물의 중심 사이의 거리로서 획정된 볼(또는 범프 또는 핀) 피치(예컨대, 도 5A 참조)는 약 20㎛ 내지 약 1750㎛, 또는 약 250㎛ 내지 약 1500㎛, 예를 들면, 약 500㎛ 내지 약 1250㎛, 또는 약 900㎛ 내지 약 1100㎛일 수 있다.
이제 도 4를 참조하면, BGA 연결기 칩 패키지 또는 리드형(즉, 레그를 갖는 IC 패키지, 또는 "리드") SMT 디바이스의 크기에 의존하여, 부분 프레임을 인쇄하거나 AM을 제작하는 것이 바람직할 수 있다. 일례로 네(4)개의 부분 코너를 갖는 것으로 도시되어 있지만, BGA/SMT 칩 패키지(예컨대, 도 5A의 (221), (222) 참조)의 하우징을 맞물리는 것을 목적으로 2개의 대각선 코너를 사용하는 것이 또한 고려된다.
도 5를 참조하면, 도 5A에 AME(20)의 외부 표면(201)(및/또는 (202))으로부터 피트 바닥부(213)까지 내부로 연장되는 측벽(212)을 갖는 매몰된 피트(210)를 보여주는 AME(20)가 도시되고, 바닥부(213)은 각각이 납땜 매체(도시되지 않음)를 받아들이고, 맞물리며 수용하도록 구성되는 복수의 우물을 갖는 우물 어레이(214j)를 획정한다. 또한, 홈(215q)이 도시되며, 이는 우물(214j) 사이에서 액체 연통을 형성하고 유지하며, 사용될 때 과량의 땜납 리플로우 물질(도시되지 않음) 예를 들면, 땜납 플럭스를 받아들이도록 구성된다. AME(20)에 납땜하기 전에, SMT 디바이스의 칩 패키지(250)가 도 5B 내지 도 5D에 또한 도시된다. 도 5B는 개시된 시스템 및 방법을 사용하여 제작된 융기된 프레임 피트(110)에 결합되고(도시되지 않음) 3D 시각화 파일이 도 1에 도시되는 SMT 디바이스 패키지의 일례를 도시한다.
홈(215q)은 약 15㎛ 내지 1000㎛, 또는 약 100㎛ 내지 약 700㎛, 예를 들면; 약 250㎛ 내지 약 600㎛, 또는 약 400㎛ 내지 약 550㎛의 폭을 가질 수 있고 예를 들면, j번째 우물(214j)의 외부 직경(rext), 및 납땜 페이스트 및/또는 플럭스의 점도 중 적어도 하나에 의존할 것이다.
이제 도 1의 우물 어레이(114j)에 대한, 도 5B의 납땜 리드(251)에 사용된 방법 부분을 도시하는 도 6을 참조한다. 도시된 바와 같이, 낮은 용융 온도의 납땜 페이스트를 피트 바닥부(113)에 분배하고(601), 우물 어레이(114j)를 채우고 초과분을 세척한 후에, 납땜 보조물, 예를 들면, 납땜 리플로우 플럭스를 분배하여(602), 세척된 초과분으로 모든 우물을 커버한다. 다음에, 도 5B 내지 도 5E에 도시된 SMT(250)는 리드(251k)가 우물 어레이(114j, 224j 또는 234j)에 진입하고 리플로우 오븐(604)에서 납땜되도록 융기된 프레임형 피트(110, 210 또는 220)(예컨대, 도 5A 참조)에 배치되었다(603). 저 용융 온도의 납땜 페이스트는 무연 예를 들면, 주석(Sn)과 비스무트(Bi)의 합금, 또는 약 2:3의 비로 은(Ag) 또는 구리(Cu)와 같은 최대 3%의 부가적인 금속을 갖거나 갖지 않고, 약 120℃ 내지 약 140℃의 용융 온도를 제공하고, 조성물에 의존하여 약 140℃ 내지 약 170℃의 피크 리플로우 온도를 갖는 인듐(In)일 수 있다. 주석 및 비스무트와 납의 혼합물을 사용하여 100℃ 미만의 훨씬 더 낮은 용융 온도가 얻어질 수 있지만, 구성요소의 사용이 혼합물의 용융 온도(Tm) 이상으로 가열될 수 있는 AME 회로 응용 분야에서 이것이 회피되어야 하는데, 이는 접합부 고장으로 이어질 수 있다. 특정 구성에서, AME 회로의 설계 규칙은 납땜 매체의 용융 온도와, AME 회로의 동작 온도 사이에 적어도 50℃의 안전 마진을 포함한다.
그에 따라, 본 명세서에서 개시되고 청구된 방법은 다른 표면 실장 디바이스(SMTs)를 위한 소켓을 제작하기 위해 유사하게 사용될 수 있으며, 이에 의해 본 명세서에서 제공된 시스템 및 방법은 다양한 직사각형, 정사각형, 및 임의의 다른 표면 실장 디바이스(예컨대, 육각형 칩 패키지)를 위한 랜드 소켓을 제작하기 위해 사용될 수 있다. 게다가, 개시된 소켓 구조는 "픽 앤 플레이스(pick-and-place) 시스템을 사용하여 제작되고 조립된 회로에서 사용되도록 구성될 수 있다.
따라서, 형성된 표면 실장 패드(우물 어레이)는 임의의 다각형 형상을 갖고 SMT의 임의의 형상 및 크기를 수용하도록 크기가 조정되며 구성될 수 있다. 도 5E에 도시된 바와 같이, BGA 연결기 패키지는 피트(소켓)(210)에 배치되고 맞물릴 수 있으며, 여기서 우물 어레이(214j)는 SMD 또는 NSMD 우물(표면 실장 패드)을 갖는 땜납 칩 패키지(260) 예를 들면, MAPBGA, WLCSP, LGA, 플립 칩 BGA 연결기 패키지(들)에 대한 상보적인 표면으로서 구성된다. 도 5A에 또한 도시된 바와 같이, 우물(표면 실장 소켓) 어레이(224j 또는 234j)는 다양한 다른 칩 패키지 예를 들면, SOT(예컨대, 도 5B 참조)로부터의 리드를 수용하고 이와 맞물리도록 구성될 수 있으며, 여기서 슬롯(224j)은 개시된 우물 어레이로서 동작하거나, 즉, 트레이스와 비아를 포함하는 통합적으로 제작된 표면 실장 소켓이 그들의 적절한 목적지로 라우팅된다. 마찬가지로, PLCC(예컨대, 도 5C 참조) J-리드는 피트 내에 수용되고 적절한 피치(234j)에서 J-리드(예를 들면)와 맞물리도록 구성될 수 있다. SOT와 유사하게, 슬롯(224j)은 QFP, SOIC 및 TSOP의 (갈매기 날개(gull wing) 형상) 리드를 수용하도록 크기가 조정되고 구성될 수 있다.
도시된 바와 같이, 우물 어레이가 피트의 바닥부에만 도시되어 있지만(매몰 및/또는 융기됨), 특정 예시적인 구현예에서, 원형 단면을 갖는 우물 어레이가 측벽(212)에 획정되고, 예를 들면, 특정 플립 칩에 있는 것과 같은 주변에 배치된 범프 또는 구체에 동작 가능하게 결합되도록 구성될 수 있음이 고려된다.
본 명세서에 개시된 SMP 및/또는 소켓을 제작할 때, 3D 시각화 파일은 각각의 SMP 및/또는 소켓을 자동으로 제작하기 위해 필요한 데이터를 제공하도록 구성될 수 있다. 데이터는 그 중에서도 다음을 포함할 수 있다: 패키지 유형(QFP, SOP, TSOP, MAPBGA 등), 리드 유형(J형, 갈매기 날개, 범프/볼 등), X-Y 치수(TSOP는 동일한 수의 리드를 가질 수 있지만, 길이 및 너비는 상이할 수 있음), 핀/핀 아웃/풋프린트, 양 및 토폴로지.
개시된 방법 및 시스템으로 제작된 소켓은 다양한 리드 유형을 수용하도록 크기가 조정되고 구성될 수 있다. 예를 들면, 갈매기 날개 리드는 예를 들면, IC에서 많은 수의 리드를 얻기 위해 사용된다. 예를 들면, 개시된 시스템에서 구현된 제작 방법은 갈매기 날개 리드를 사용하여 IC를 결합하는 선형 인치 당 40 내지 80개의 리드 소켓(cm 당 15 내지 33개의 리드, 즉 리드 피치)을 얻기 위해 사용될 수 있다. 갈매기 날개 리드는 납땜 후에 검사하기 쉽다. 또한, 갈매기 날개 리드보다 더 많은 공간을 차지하는 J-리드를 위한 소켓이 또한 제작될 수 있고, 이에 의해 선형 인치 당 20개의 리드(cm 당 8개의 리드 또는 약 1350㎛의 리드 피치)가 IC 패키지(예컨대, PLCC)에 존재한다. 리드 형성 장비를 사용함으로써 납땜하기 이전에 리드를 절단하고 갈매기 날개로 구부리든 아니든 평평한 리드를 위한 소켓이 여전히 더 용이하다. 본 명세서에서 제공된 방법 및 시스템을 사용함으로써, 소켓은 평평한 리드를 구부릴 필요 없이 평평한 리드를 받아들이도록 크기가 조정되고 적응되며, 따라서 시간을 절약한다. 리드 형성 장비는 부가적인 비용이다. 본 명세서에서 사용된 바와 같이, "리드 피치"는 "리드 공간"과 동의어이다.
또한 도 5A에 도시된 것은 땜납 리플로우 물질을 수집하기 위한 채널(245q)을 갖는 우물 어레이(또는 SMP 어레이)(244j)를 갖는 소켓(243)의 일례이다. 소켓(243)에는 임의의 프레임이 없고, 이는 AME(20)의 상단 표면(201)으로 매몰되지도 않으며, 오히려 상부 표면(201)과 같은 높이이다. 소켓(243)은 원형 단면을 갖지 않고 오히려 슬릿, 또는 사변형 단면을 갖는 땜납 장착 패드를 가질 수 있으며, 본 명세서에서 논의된 바와 같이 다른 리드 유형을 수용하도록 구성된다. 프레임이 없는 같은 높이(동일한 평면에서)의 SMP는 "픽 앤 플레이스" 로봇 시스템과 결부하여 사용될 수 있고, 이는 제조 또는 테스트 장비 내에서 하나 이상의 회로 어셈블리를 이동시키고, 일부 예에서 유지하기 위한 메커니즘을 언급한다. 예를 들면, 픽 앤 플레이스 암은 회로 어셈블리(예컨대, 플립 칩(5E))를 회로 어셈블리 캐리어로부터 소켓(243)으로 이동할 수 있다. 실제 메커니즘은 예를 들면, 3차원 테이블 기반 암, 2차원 테이블 기반 암, 고정 기반의 로봇 암 및/또는 회전 전달 디바이스를 포함하는 임의의 적합한 형태를 취할 수 있다.
도 5A에 또한 도시된 바와 같이, 융기된 프레임은 부분적이고 SMT 본체(250)와 맞물리도록(예컨대, 마찰적으로) 구성된 2개의 대각선 코너(221, 222)를 가질 수 있다.
본 명세서에서 사용된 바와 같이, 용어 "포함하는" 및 그 파생어는 언급된 특징, 요소, 구성요소, 그룹, 정수, 및/또는 단계의 존재를 명시하는 개방형 용어인 것으로 의도되지만, 다른 언급되지 않은 기능, 요소, 구성요소, 그룹, 정수 및/또는 단계의 존재를 배제하지 않는다. 상기 언급된 내용은 또한, 용어 "포함하는", "갖는" 및 그 파생어와 같은 유사한 의미를 갖는 단어에 적용된다.
본 명세서에 개시된 모든 범위는 종점을 포함하고, 종점은 서로 독립적으로 조합 가능하다. "조합"은 혼합, 혼합물, 합금, 반응 생성물, 등을 포함한다. 본 명세서에서 용어 "a", "an" 및 "the"는 양의 제한을 나타내지 않으며, 본 명세서에서 달리 나타내거나 문맥상 명백하게 모순되지 않는 한, 단수 및 복수 둘 모두를 커버하는 것으로 해석되어야 한다. 본 명세서에서 사용된 바와 같이 접미사 "(들)"은 그것이 수정하는 용어의 단수 및 복수 둘 모두를 포함하도록 의도되고, 그에 의해 그 용어 중 하나 이상을 포함한다(예컨대, 프린트 헤드(들)는 하나 이상의 프린트 헤드를 포함함). 명세서 전체에 걸쳐 "하나의 실시형태", "또 다른 실시형태", "일 실시형태", 등에 대한 참조는 존재할 때, 실시형태와 관련하여 설명된 특정한 요소(예컨대, 특징, 구조, 및/또는 특성)이 본 명세서에서 설명된 적어도 하나의 실시형태에 포함되고, 다른 실시형태에 존재하거나 존재하지 않을 수 있음을 의미한다. 게다가, 설명된 요소가 다양한 실시형태에서 임의의 적합한 방식으로 조합될 수 있음을 이해해야 한다. 또한, 본 명세서에서 용어 "제1", "제2", 등은 임의의 순서, 양, 또는 중요성을 나타내지 않지만, 오히려 또 다른 요소로부터 하나의 요소를 나타내기 위해 사용된다.
유사하게, 용어 "약"은 양, 크기, 제형, 파라미터, 및 다른 양 및 특성이 정확하지 않고 정확할 필요도 없지만, 허용 오차, 변환 인자, 반올림, 측정 오차 등, 및 당업자에게 알려진 다른 인자를 반영하여 원하는 대로 근사치 및/또는 더 크거나 더 작을 수 있음을 의미한다. 일반적으로 양, 크기, 제형, 파라미터 또는 다른 양 또는 특성은 이와 같이 명시적으로 언급되었는지의 여부에 관계 없이 "약" 또는 "대략적인"이다.
그에 따라, 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC), 및 고밀도 상호 연결 PCB(HDIPCB) 중 적어도 하나로서 동작 가능한 적층 제조 전자(AME) 회로가 본 명세서에서 제공되고, AME 회로는 AME 회로의 외부 표면으로부터 피트 바닥부까지 내부로 연장되는 측벽을 갖는 매몰된 피트로서, 바닥부 및/또는 측벽은 각각이 납땜 매체를 받아들이고 수용하며 예를 들면, 관통 홀 비아, 블라인드 비아 및/또는 매립된 비아와 같은 도금되고/되거나 채워진 비아를 사용하여 전도성 트레이스에 연결하도록 구성되는 복수의 우물(또는 슬롯, 또는 오목부, 딤플 및 다른 함몰부)을 갖는 우물 어레이를 획정하는, 상기 매몰된 피트, 및 AME 회로의 외부 표면으로부터 외부로 연장되는 측벽을 갖는 융기된(즉, 회로의 외부 평면 위) 프레임을 더 포함하고, 융기된 프레임은 측벽 및 바닥부를 갖는 프레임형 피트를 획정하고, 바닥부, 및/또는 측벽은 각각이 납땜 매체를 받아들이고 수용하도록 구성되는 복수의 우물을 갖는 우물 어레이를 획정하고, 내부에 획정된 우물 어레이를 갖는 매몰된 피트 및/또는 융기된 프레임형 피트는 볼 격자 어레이(BGA) 연결기 패키지, 및/또는 임의의 다른 표면 실장 디바이스(SMT) 패키지를 결합하고 연결하도록 동작 가능하고, 매몰되고/되거나 융기된 피트는 각각 표면 실장 패드(SMP) 또는 표면 실장 소켓으로서 동작 가능하고, (i) 융기된 프레임은 부분 프레임이고, (ii) 매몰된 피트 및/또는 융기된 프레임형 피트의 우물 어레이에서 적어도 하나의 우물은 땜납 마스크 획정 장착 패드(solder-mask defined mounting pad: SMDM, 이에 의해, 우물의 개구부(rext)가 우물의 직경(rint)보다 작음) 또는 (iii) 대안적으로, 비SMD(이에 의해, 우물의 개구부(rext)가 우물의 직경(rint)보다 큼)로서 동작 가능하고, (iv) 납땜 매체는 납땜 페이스트 및/또는 땜납 볼이고, (v) 매몰된 피트의 우물 어레이 및/또는 융기된 프레임형 피트 우물 어레이에 있는 적어도 하나의 우물은 약 50㎛ 내지 약 150㎛의 깊이, 및 약 50㎛ 내지 약 1000㎛의 내부 직경을 갖고, 이의 외부 직경은 약 50㎛ 내지 약 1250㎛이고, (vi) 매몰된 피트 바닥부 및/또는 융기된 프레임형 피트 바닥부는 각각 땜납 리플로우 물질을 받아들이도록 크기가 조정되고 구성된 홈을 또한 획정하며, (vii) 홈은 복수의 우물 사이에서 유체 연통을 유지하도록 적응되는 네트워크를 형성한다.
또 다른 예시적인 구현예에서, 인쇄 회로 기판(PCB) 및/또는 가요성 인쇄 회로(FPC) 및/또는 고밀도 상호 연결 인쇄 회로 기판(HDIPCB)인 적층 제조 전자(AME) 회로를 제작하기 위한 방법이 본 명세서에서 제공되고, 각각은, AME 회로의 외부(정단, 기저, 측면) 표면으로부터 피트 바닥부까지 내부로 연장되는 측벽을 갖는 매몰된 피트로서, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하는, 상기 매몰된 피트, 및 AME 회로의 외부(정단, 기저, 측면) 표면으로부터 외부로 연장되는 측벽을 갖는 융기된 프레임으로서, 측벽 및 바닥부를 갖는 융기된 프레임형 피트를 획정하고, 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 융기된 프레임 피트 우물 어레이(매몰된 피트의 우물 어레이와 같거나 상이할 수 있음)를 획정하는, 상기 융기된 프레임을 포함하고, 매몰된 피트 및 융기된 프레임형 피트의 각각의 하나는 적어도 하나의 볼 격자 어레이(BGA) 연결기 패키지, 및/또는 표면 실장 기술(SMT) 패키지를 결합하도록 동작 가능하고, 방법은, 잉크 젯 인쇄 시스템을 제공하는 단계로서, 잉크 젯 인쇄 시스템은, 유전체 잉크(DI)를 분배하도록 구성된 제1 프린트 헤드; 전도성 잉크(CI)를 분배하도록 구성된 제2 프린트 헤드; 기판(예컨대, 척에 결합됨)을 각각의 프린트 헤드로 전달하도록 동작 가능한, 제1 및 제2 프린트 헤드에 동작 가능하게 결합된 컨베이어; 및 제1 및 제2 프린트 헤드의 각각과 통신하는 컴퓨터 지원 제조("CAM") 모듈로서, CAM은 매몰된 피트, 및 융기된 프레임 피트를 포함하는 AME 회로를 표현하는 3D 시각화 파일(예컨대, 가버 파일(Gerber file))을 수신하는 단계; 및 각각이 매몰된 피트, 및/또는 융기된 프레임 피트를 포함하는 AME 회로를 인쇄하기 위한 실질적인 2D 층을 표현하는 복수의 파일의 파일 라이브러리, 뿐만 아니라 적어도 인쇄 순서를 표현하는 각각의 래스터 2D 기능적 층 파일과 연관된 메타파일을 생성하는 단계를 포함하는 단계를 실행함으로써, 적어도 하나의 프로세서에 의해 실행될 때 CAM으로 하여금 잉크젯 인쇄 시스템을 제어하게 하는 명령어를 저장하도록 구성된 비일시적 컴퓨터 판독 가능한 저장 디바이스와 통신하는 적어도 하나의 프로세서를 포함하는 중앙 처리 모듈(CPM)을 더 포함하는, 상기 CAM 모듈을 갖는, 상기 잉크 젯 인쇄 시스템을 제공하는 단계; DI 및 CI 조성물을 제공하는 단계; CAM 모듈을 사용하여 제1 층 파일을 얻는 단계; 제1 프린트 헤드를 사용하여 제1 층에 DI에 대응하는 패턴을 형성하는 단계; DI에 대응하는 패턴을 경화시키는 단계; 제2 프린트 헤드를 사용하여 CI에 대응하는 패턴을 형성하는 단계로서, 패턴은 매몰된 피트, 및/또는 융기된 프레임 피트를 포함하는 AME 회로의 인쇄를 위한 실질적인 2D 층에 또한 대응하는, 상기 패턴을 형성하는 단계; CI에 대응하는 패턴을 소결하는 단계; CAM 모듈을 사용하여 AME 회로를 인쇄하기 위한 후속 층을 나타내는 파일을 라이브러리로부터 얻는 단계로서, 후속 파일은 유전체 잉크, 및/또는 전도성 잉크를 나타내는 패턴에 대한 인쇄 명령어를 포함하는, 상기 파일을 얻는 단계; 제1 프린트 헤드를 사용하여 유전체 잉크에 대응하는 패턴을 형성하는 단계, CAM 모듈을 사용하여 2D 파일 라이브러리로부터 후속하는 실질적인 2D 층을 얻는 단계로서, 최종 층을 인쇄할 때, 매몰된 피트 및 융기된 프레임 피트 중 적어도 하나를 포함하는 AME 회로는 적어도 하나의 BGA 연결기 패키지 구성요소, 및/또는 적어도 하나의 SMT 디바이스를 장착하도록 동작 가능한, 상기 실질적인 2D 층을 얻는 단계를 반복하는 단계; 및 선택적으로 BGA 연결기 패키지 및 SMT 디바이스 패키지 중 적어도 하나를 결합시키는 단계를 포함하고, 방법은 (viii) 납땜 매체를 매몰된 피트 및/또는 융기된 프레임형 피트의 우물 어레이에 적용하는 단계; 선택적으로 땜납 리플로우 물질(즉, 2:3 주석:비스무트 조성물과 같은 땜납 페이스트)를 적용하는 단계; BGA 연결기 패키지 및/또는 SMT 디바이스 패키지를 융기된 프레임형 피트, 및/또는 매몰된 피트에 결합시키는 단계로서, BGA 연결기 패키지 및/또는 SMT 디바이스 패키지는 각각이 함몰부에 연결된(예컨대, 트레이스에 비아를 통해) 대응하는 우물, 오목부, 슬롯, 딤플 등에 부분적으로 진입하도록 구성된 복수의 연장부, 범프, 볼, 리드, 레그, 핀 어레이 등을 더 포함하는, 상기 결합시키는 단계; 및 BGA 연결기 패키지 및/또는 SMT 디바이스 패키지를 적절한 SMP 또는 표면 실장 소켓에서 납땜하는 단계를 더 포함하고, (ix) 매몰된 피트 바닥부 및 융기된 프레임형 피트 바닥부 중 적어도 하나의 유전체 잉크 부분에 대응하는 패턴은 복수의 홈을 또한 획정하도록 구성되고, 복수의 홈은 완전히 형성될 때, 각각 땜납 리플로우 물질(즉, 땜납 물질은 용융된 땜납 페이스트, 땜납 범프, 및 땜납 볼을 언급함)을 받아들이도록 크기가 조정되고 구성되고, 복수의 홈은 복수의 우물 사이에서 유체 연통을 유지하도록 구성된 네트워크를 형성하고, (x) 납땜 매체는 납땜 페이스트이고 납땜 물질을 적용하는 단계에 이어서 과잉 페이스트를 제거하는 단계가 후행하고, (xi) 매몰된 피트 및/또는 융기된 프레임형 피트의 우물 어레이의 적어도 하나의 우물은 땜납 마스크 획정 장착 패드로서, 또는 (xii) 비땜납 마스크 획정 장착 패드로서 크기가 조정되고 구성되며, 대안적으로 (xiii) 납땜 매체는 납땜 볼이다.
BGA 및/또는 SMT 칩 패키지 소켓을 내부에 포함하고, 변환된 3D 시각화 CAD/CAM 데이터 패키지에 기초하여 잉크젯 인쇄를 사용하는 AME 회로에 대한 상기 개시가 일부 실시형태와 관련하여 설명되어 있지만, 다른 실시형태가 본 명세서의 개시내용으로부터 당업자에게 명백할 것이다. 게다가, 설명된 실시형태는 단지 예로서 제공되었으며, 본 발명의 범위를 제한하도록 의도되지 않는다. 실제로, 본 명세서에서 설명된 신규 방법, 프로그램, 라이브러리 및 시스템은 이의 사상을 벗어나지 않고 다양한 다른 형태로 구현될 수 있다. 따라서, 다른 조합, 생략, 대체 및 수정이 본 명세서의 개시내용에 비추어 당업자에게 명백할 것이다.

Claims (15)

  1. 인쇄 회로 기판(printed circuit board: PCB), 가요성 인쇄 회로(flexible printed circuit: FPC), 및 고밀도 상호 연결 PCB(high-density interconnect PCB: HDIPCB) 중 적어도 하나를 포함하는 적층 제조 전자(additive manufacturing electronic: AME) 회로로서,
    a. 상기 AME 회로의 외부 표면으로부터 피트 바닥부까지 내부로 연장되는 측벽을 갖는 매몰된 피트(sunk pit)로서, 상기 바닥부, 및 상기 측벽 중 적어도 하나는 각각의 우물이 납땜 매체를 받아들이고 수용하도록 구성된 복수의 우물을 갖는 우물 어레이를 획정하는, 상기 매몰된 피트, 및
    b. 상기 AME 회로의 외부 표면으로부터 외부로 연장되는 측벽을 갖는 융기된 프레임(raised frame)으로서, 측벽 및 바닥부를 갖는 프레임형 피트를 획정하고, 상기 바닥부, 및 상기 측벽 중 적어도 하나는 각각이 납땜 매체를 받아들이고 수용하도록 구성된 복수의 우물을 갖는 우물 어레이를 획정하는, 상기 융기된 프레임
    중 적어도 하나를 포함하되, 내부에 획정된 상기 우물 어레이를 갖는 상기 매몰된 피트 및 상기 융기된 프레임형 피트의 각각은 볼 격자 어레이(ball grid array: BGA) 패키지, 및 임의의 다른 표면 실장 디바이스(SMT) 패키지 중 적어도 하나를 동작 가능하게 결합하도록 크기가 조정되고 구성되는, 적층 제조 전자 회로.
  2. 제1항에 있어서, 상기 융기된 프레임은 부분 프레임인, 적층 제조 전자 회로.
  3. 제2항에 있어서, 상기 매몰된 피트 및/또는 상기 융기된 프레임형 피트의 우물 어레이의 적어도 하나의 우물은 땜납 마스크 획정 장착 패드(solder-mask defined mounting pad)로서 동작 가능한, 적층 제조 전자 회로.
  4. 제2항에 있어서, 상기 매몰된 피트 및/또는 상기 융기된 프레임형 피트의 우물 어레이의 적어도 하나의 우물은 비땜납 마스크 획정 장착 패드(non-solder-mask defined mounting pad)로서 동작 가능한, 적층 제조 전자 회로.
  5. 제4항에 있어서, 상기 납땜 매체는 납땜 페이스트 및 땜납 볼 중 적어도 하나인, 적층 제조 전자 회로.
  6. 제5항에 있어서, 상기 매몰된 피트 및/또는 상기 융기된 프레임형 피트 우물 어레이의 우물 어레이의 적어도 하나의 우물은 약 50㎛ 내지 약 150㎛의 깊이를 갖는, 적층 제조 전자 회로.
  7. 제6항에 있어서, 상기 매몰된 피트 바닥부 및 상기 융기된 프레임형 피트 바닥부 중 상기 적어도 하나는 각각 또한 땜납 리플로우 물질(solder reflow material)을 받아들이도록 크기가 조정되고 구성되는 홈을 획정하는, 적층 제조 전자 회로.
  8. 제7항에 있어서, 상기 홈은 복수의 우물 사이에서 유체 연통을 유지하도록 적응되는, 적층 제조 전자 회로.
  9. 인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC) 및 고밀도 상호 연결 인쇄 회로 기판(HDIPCB) 중 적어도 하나인 적층 제조 전자(AME) 회로를 제작하기 위한 방법으로서, 상기 인쇄 회로 기판 및 가요성 인쇄 회로 및 고밀도 상호 연결 인쇄 회로 기판 각각은, 상기 AME 회로의 외부 표면으로부터 피트 바닥부까지 내부로 연장되는 측벽을 갖는 매몰된 피트로서, 상기 바닥부는 납땜 매체를 받아들이고 수용하도록 구성된 우물 어레이를 획정하는, 상기 매몰된 피트, 및 상기 AME 회로의 외부 표면으로부터 외부로 연장되는 측벽을 갖는 융기된 프레임으로서, 측벽 및 바닥부를 갖는 융기된 프레임형 피트를 획정하고, 상기 바닥부는 상기 납땜 매체를 받아들이고 수용하도록 구성된 상기 우물 어레이를 획정하는, 상기 융기된 프레임 중 적어도 하나를 포함하고, 상기 매몰된 피트 및 상기 융기된 프레임형 피트의 각각의 하나는 볼 격자 어레이(BGA) 패키지, 및 표면 실장 기술(surface mounted technology: SMT) 패키지 중 적어도 하나를 결합하도록 동작 가능하고, 상기 방법은,
    a. 잉크 젯 인쇄 시스템을 제공하는 단계로서, 상기 잉크 젯 인쇄 시스템은,
    i. 유전체 잉크를 분배하도록 구성된 제1 프린트 헤드;
    ii. 전도성 잉크를 분배하도록 구성된 제2 프린트 헤드;
    iii. 기판을 각각의 프린트 헤드로 전달하도록 구성된, 상기 제1 및 제2 프린트 헤드에 동작 가능하게 결합된 컨베이어; 및
    iv. 상기 제1 및 제2 프린트 헤드의 각각과 통신하는 컴퓨터 지원 제조("CAM") 모듈로서, 상기 CAM은 상기 매몰된 피트 및 상기 융기된 프레임 피트 중 적어도 하나를 포함하는 상기 AME 회로를 표현하는 3D 시각화 파일을 수신하는 단계; 및 각각의 파일이 상기 매몰된 피트 및 상기 융기된 프레임 피트 중 상기 적어도 하나를 포함하는 상기 AME 회로를 인쇄하기 위한 실질적인 2D 층을 표현하는 복수의 파일을 갖는 파일 라이브러리, 및 적어도 인쇄 순서를 표현하는 메타파일을 생성하는 단계를 포함하는 단계를 실행함으로써, 적어도 하나의 프로세서에 의해 실행될 때 상기 CAM으로 하여금 상기 잉크젯 인쇄 시스템을 제어하게 하는 명령어를 저장하도록 구성된 비일시적 컴퓨터 판독 가능한 저장 디바이스와 통신하는 상기 적어도 하나의 프로세서를 포함하는 중앙 처리 모듈(CPM)을 더 포함하는, 상기 CAM 모듈을 갖는, 상기 잉크 젯 인쇄 시스템을 제공하는 단계;
    b. 유전체 잉크젯 잉크 조성물, 및 전도성 잉크젯 잉크 조성물을 제공하는 단계;
    c. 상기 CAM 모듈을 사용하여 제1 층 파일을 얻는 단계;
    d. 상기 제1 프린트 헤드를 사용하여 상기 유전체 잉크젯 잉크에 대응하는 패턴을 형성하는 단계;
    e. 상기 유전체 잉크젯 잉크에 대응하는 상기 패턴을 경화시키는 단계;
    f. 상기 제2 프린트 헤드를 사용하여 상기 전도성 잉크에 대응하는 패턴을 형성하는 단계로서, 상기 패턴은 상기 매몰된 피트 및 상기 융기된 프레임 피트 중 상기 적어도 하나를 포함하는 상기 AME 회로의 인쇄를 위한 상기 실질적인 2D 층에 또한 대응하는, 상기 패턴을 형성하는 단계;
    g. 상기 전도성 잉크젯 잉크에 대응하는 상기 패턴을 소결하는 단계;
    h. 상기 CAM 모듈을 사용하여 상기 매몰된 피트 및 상기 융기된 프레임 피트 중 상기 적어도 하나를 포함하는 상기 AME 회로를 인쇄하기 위한 후속 층을 나타내는 후속 파일을 상기 라이브러리로부터 얻는 단계로서, 상기 후속 파일은 상기 유전체 잉크, 및 상기 전도성 잉크 중 적어도 하나를 나타내는 패턴에 대한 인쇄 명령어를 포함하는, 상기 후속 파일을 얻는 단계;
    i. 상기 제1 프린트 헤드를 사용하여 상기 유전체 잉크에 대응하는 상기 패턴을 형성하는 단계, 상기 CAM 모듈을 사용하여 상기 2D 파일 라이브러리로부터 후속하는 실질적인 2D 층을 얻는 단계로서, 최종 층을 인쇄할 때, 상기 매몰된 피트 및 상기 융기된 프레임 피트 중 상기 적어도 하나를 포함하는 상기 AME 회로는 적어도 하나의 BGA 연결기 패키지 구성요소, 및/또는 적어도 하나의 SMT 디바이스를 장착하도록 동작 가능한, 상기 실질적인 2D 층을 얻는 단계를 반복하는 단계; 및
    j. 상기 BGA 연결기 패키지 및 상기 SMT 디바이스 패키지 중 상기 적어도 하나를 선택적으로 결합시키는 단계
    를 포함하는, 적층 제조 전자 회로를 제작하기 위한 방법.
  10. 제9항에 있어서,
    a. 상기 매몰된 피트 및 상기 융기된 프레임형 피트 중 상기 적어도 하나의 우물 어레이에 납땜 매체를 적용하는 단계;
    b. 선택적으로 땜납 리플로우 물질을 적용하는 단계;
    c. 상기 BGA 연결기 패키지 및 상기 SMT 디바이스 패키지 중 상기 적어도 하나를 상기 융기된 프레임형 피트 및 상기 매몰된 피트 중 상기 적어도 하나에 결합시키는 단계로서, 상기 BGA 연결기 패키지 및 상기 SMT 디바이스 패키지 중 상기 적어도 하나의 각각은 복수의 연장부를 더 포함하고, 각각의 연장부는 대응하는 우물에 부분적으로 진입하도록 구성되는, 상기 결합시키는 단계; 및
    d. 상기 BGA 연결기 패키지 및 상기 SMT 디바이스 패키지 중 상기 적어도 하나를 납땜하는 단계
    를 더 포함하는, 적층 제조 전자 회로를 제작하기 위한 방법.
  11. 제10항에 있어서, 상기 매몰된 피트 바닥부 및 상기 융기된 프레임형 피트 바닥부 중 상기 적어도 하나의 유전체 잉크 부분에 대응하는 상기 패턴은 복수의 홈을 또한 획정하도록 구성되고, 상기 복수의 홈은 완전히 형성될 때 각각, 상기 땜납 리플로우 물질을 받아들이도록 크기가 조정되고 구성되며 상기 복수의 홈은 복수의 우물 사이에서 유체 연통을 유지하도록 구성된 네트워크를 형성하는, 적층 제조 전자 회로를 제작하기 위한 방법.
  12. 제11항에 있어서, 상기 납땜 매체는 납땜 페이스트이고 상기 납땜 물질을 적용하는 단계에 이어서 과잉 페이스트를 제거하는 단계가 후행하는, 적층 제조 전자 회로를 제작하기 위한 방법.
  13. 제9항에 있어서, 상기 매몰된 피트 및/또는 상기 융기된 프레임형 피트의 우물 어레이의 적어도 하나의 우물은 땜납 마스크 획정 장착 패드로서 크기가 조정되고 구성되는, 적층 제조 전자 회로를 제작하기 위한 방법.
  14. 제9항에 있어서, 상기 매몰된 피트 및/또는 상기 융기된 프레임형 피트의 우물 어레이의 적어도 하나의 우물은 비땜납 마스크 획정 장착 패드로서 크기가 조정되고 구성되는, 적층 제조 전자 회로를 제작하기 위한 방법.
  15. 제10항에 있어서, 상기 납땜 매체는 땜납 볼인, 적층 제조 전자 회로를 제작하기 위한 방법.
KR1020217036285A 2019-04-08 2020-04-08 Smt 실장 소켓의 적층 제조를 위한 시스템 및 방법 KR20210149155A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962830619P 2019-04-08 2019-04-08
US62/830,619 2019-04-08
PCT/US2020/027151 WO2020210284A1 (en) 2019-04-08 2020-04-08 Systems and methods for additive manufacturing of smt mounting sockets

Publications (1)

Publication Number Publication Date
KR20210149155A true KR20210149155A (ko) 2021-12-08

Family

ID=72751995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217036285A KR20210149155A (ko) 2019-04-08 2020-04-08 Smt 실장 소켓의 적층 제조를 위한 시스템 및 방법

Country Status (7)

Country Link
US (1) US11395412B2 (ko)
EP (1) EP3954182A4 (ko)
JP (1) JP2022527389A (ko)
KR (1) KR20210149155A (ko)
CN (1) CN114208397B (ko)
CA (1) CA3136480A1 (ko)
WO (1) WO2020210284A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2609034A (en) * 2021-07-19 2023-01-25 Mordechai Ronen Aviv Systems and methods for additive manufacturing of electronics

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
KR101084526B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
CN1901181B (zh) 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias
KR100735411B1 (ko) * 2005-12-07 2007-07-04 삼성전기주식회사 배선기판의 제조방법 및 배선기판
WO2015081347A1 (en) * 2013-11-29 2015-06-04 Michael Knox Apparatus and method for the manufacturing of printed wiring boards and component attachment
US9445526B2 (en) * 2014-12-22 2016-09-13 Toyota Motor Engineering & Manufacturing North America, Inc. Modular jet impingement assemblies with passive and active flow control for electronics cooling
WO2018110890A1 (ko) * 2016-12-14 2018-06-21 엘지이노텍 주식회사 전자 부품 하우징 및 이를 포함하는 dc-dc 컨버터
CN110521056B (zh) * 2017-03-31 2021-08-03 株式会社Kmw 天线组件及包括天线组件的装置
JP6838501B2 (ja) * 2017-06-14 2021-03-03 株式会社デンソー 電子制御装置、および、これを用いた電動パワーステアリング装置

Also Published As

Publication number Publication date
CN114208397A (zh) 2022-03-18
EP3954182A4 (en) 2022-06-01
JP2022527389A (ja) 2022-06-01
CN114208397B (zh) 2024-05-17
EP3954182A1 (en) 2022-02-16
US11395412B2 (en) 2022-07-19
US20220095461A1 (en) 2022-03-24
WO2020210284A1 (en) 2020-10-15
CA3136480A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
KR20190126305A (ko) 칩 임베딩형 인쇄 회로 보드 및 제조 방법
US20220192030A1 (en) Circuit boards having side-mounted components ans additive manufacturingf methods thereof
JP2022517370A (ja) プリント回路基板の集積化および加工方法
KR20210149155A (ko) Smt 실장 소켓의 적층 제조를 위한 시스템 및 방법
TWI827834B (zh) 用於smt安裝插座之積層製造之系統及方法
KR102466431B1 (ko) 적층 제조 전자 부품에 대한 표면-상보형 유전체 마스크, 제조 방법 및 그 용도
KR20210016395A (ko) 집적 회로용 인프라스트럭처의 직접 잉크젯 인쇄
TW202203072A (zh) 用於印刷電路之表面互補介電性遮罩、其製造方法及用途
TWI836113B (zh) 用於印刷電路之表面互補介電性遮罩、其製造方法及用途
WO2021026521A1 (en) Reduced resistivity traces in multilayered printed circuit boards and methods of forming
TW202137840A (zh) 具有側面安裝之組件之積層製造之電子（ame）電路及其積層製造方法
Zarrow et al. Surface mount technology terms and concepts

Legal Events

Date Code Title Description
A201 Request for examination