KR20210149020A

KR20210149020A - 커패시턴스 대 디지털 컨버터, 통합 센서 인터페이스 및 센서 디바이스

Info

Publication number: KR20210149020A
Application number: KR1020217013107A
Authority: KR
Inventors: 고타레도나 라파엘 세라노; 곤살레스 호세 마누엘 가르시아
Original assignee: 에이엠에스 아게
Priority date: 2018-10-02
Filing date: 2019-09-25
Publication date: 2021-12-08
Also published as: CN113242975A; KR102508035B1; US11680969B2; EP3633393A1; CN113242975B; EP3633393B1; US20220034950A1; WO2020069941A1

Abstract

커패시턴스 대 디지털 컨버터(CDC)는, 제1 및 제2 기준 전압(VREFP, VREFN)을 수신하기 위한 제1 및 제2 기준 단자(T1, T2), 하나 이상의 기준 전하 저장소를 포함하며 제1 스위칭 블록(SWB1)을 통해 제1 및 제2 기준 단자(T1, T2)에 커플링되는 기준 블록(CREF), 제3 및 제4 기준 단자(T3, T4)에서 스케일링 인자에 따라 제1 및 제2 기준 전압(VREFP, VREFN)으로부터 다운스케일링된 전압(SVREFP, SVREFN)을 제공하기 위한 스케일링 블록(SCB), 용량성 센서 엘리먼트(CS)를 연결하기 위한 제1 및 제2 측정 단자(M1, M2) - 제1 측정 단자(M1)는 제2 스위칭 블록(SWB2)을 통해 제3 및 제4 기준 단자(T3, T4)에 커플링됨 - , 및 기준 블록(CREF)에 그리고 제2 측정 단자(M2)에 커플링되며 센서 엘리먼트(CS)와 기준 블록 사이의 전하 분포에 기초하여 그리고 스케일링 인자에 기초하여 디지털 출력 신호 - 출력 신호는 센서 엘리먼트(CS)의 커패시턴스 값을 나타냄 - 를 결정하도록 구성되는 프로세싱 블록(PROC)을 구비한다.

Description

커패시턴스 대 디지털 컨버터, 통합 센서 인터페이스 및 센서 디바이스

본 개시는, 예를 들면, 용량성 센서 엘리먼트의 커패시턴스 값을 결정하기 위한 커패시턴스 대 디지털 컨버터(capacitance to digital converter), 그러한 커패시턴스 대 디지털 컨버터를 갖는 통합 센서 인터페이스 및 그러한 커패시턴스 대 디지털 컨버터를 갖는 센서 디바이스에 관한 것이다.

용량성 센서는, 예를 들면, 습도 또는 압력과 같은 물리적 또는 화학적 양을 측정하기 위해 많은 애플리케이션에서 사용될 수도 있다. 예를 들면, 용량성 센서의 커패시턴스 값은 측정될 물리적 또는 화학적 양을 나타낸다. 센서를 평가하기 위해, 커패시턴스 값으로부터 디지털 값으로의 변환을 수행하는 커패시턴스 대 디지털 컨버터인(capacitance to digital converter; CDC)가 사용된다.

몇몇 종래의 접근법에서, CDC는 공통의 미리 정의된 전압으로 용량성 센서 및 하나 이상의 기준 커패시터 둘 모두를 충전하고, 용량성 센서 및 기준 커패시터에 저장되는 전하 사이의 관계로부터 디지털 값을 결정한다. 그러한 구현예에서, 하나 이상의 기준 커패시터는 측정될 커패시턴스 값과 동일한 또는 더 큰 커패시턴스 값을 갖는다. 그러므로, 큰 커패시턴스가 측정되어야 하는 경우, 하나 이상의 기준 커패시터는 상응하여 큰 커패시턴스 값을 제공받아야 한다. 예를 들면, 기준 커패시터는 특정한 용량성 센서 애플리케이션의 예상 커패시턴스 값에 매치되는 외부 회로 엘리먼트로서 제공된다.

달성될 목적은, 용량성 센서의 더욱 유연한 측정을 허용하는 향상된 측정 개념을 제공하는 것이다.

이 목적은 독립 청구항의 요지(subject-matter)에 의해 달성된다. 향상된 측정 개념의 구현예 및 실시형태는 종속 청구항의 요지이다.

향상된 측정 개념은, 커패시턴스 상에 저장되는 전하가 커패시턴스 값 및 커패시턴스가 충전되는 전압에 둘 모두 의존한다는 지식에 기초한다. 용량성 센서 상에 저장되는 전하 및 하나 이상의 기준 커패시터가 비교되는 경우, 향상된 개념은 용량성 센서를 충전하기 위해 사용되는 전압을 감소시키는 것을 제안하는데, 이것은 동시에 더 높은 전압으로 충전되는 기준 커패시턴스의 커패시턴스 값을 감소시키는 것을 허용한다. 따라서, 향상된 측정 개념에 따르면 기준 커패시턴스가 용량성 센서와 비교하여 더 큰 커패시턴스 값을 갖는 것이 필요하지 않다.

예를 들면, 기준 블록(reference block)의 하나 이상의 기준 커패시턴스를 충전하기 위한 제1 및 제2 기준 전압을 가지면, 이들 기준 전압은, 용량성 센서를 충전하기 위해 사용되는 제1 및 제2 다운스케일링된 전압으로 다운스케일링될 수 있다. 각각의 프로세싱에 의해, 디지털 출력 신호는 용량성 센서와 기준 블록의 하나 이상의 기준 커패시턴스 사이의 전하 분포에 기초하여 그리고 기준 전압의 다운스케일링을 위해 사용되는 스케일링 인자에 기초하여 결정될 수 있다. 그러므로, 스케일링되지 않은 기준 전압과 스케일링된 기준 전압 사이의 비율에 대응하는 이 스케일링 인자는, 프로세싱에서 공지되어 있으며, 비율 계량(ratiometric) 프로세싱을 허용한다. 따라서, 전하 그 자체의 프로세싱은 기준 전압의 실제 값과는 독립적이다.

예를 들면, 향상된 측정 개념은 기준 커패시턴스를 외부에서 제공하는 대신 그들을 집적 회로에 통합하는 것을 허용한다. 스케일링 인자는, 예를 들면, 용량성 센서의 예상 커패시턴스 값에 따라 다양하게 선택될 수도 있다. 그러므로, 동일한 회로가 상이한 용량성 센서에 대해 사용될 수도 있다.

센서 커패시턴스로 사전 충전되는 전압을 스케일링하면, 그 저장되는 전하의 양은 스케일링될 수 있고, 결과로서, 용량성 센서의 범위는 상응하게 확장될 수 있다.

예를 들면, 향상된 측정 개념에 따른 커패시턴스 대 디지털 컨버터(CDC)는 제1 및 제2 기준 전압을 수신하기 위한 제1 및 제2 기준 단자를 포함한다. 제1 및 제2 기준 전압은 양 및 음의 공급 전압 또는 그러한 공급 전압으로부터 유도되는 전압일 수도 있다. 대안적으로, 제1 및 제2 기준 전압은 하나의 기준 전압 및 접지 전위와 같이 베이스 전압에 대응하는 전압일 수도 있다.

CDC는, 하나 이상의 기준 전하 저장소를 포함하며 하나 이상의 기준 전하 저장소를 제1 및 제2 기준 단자에 선택적으로 연결하기 위한 제1 스위칭 블록을 통해 제1 및 제2 기준 단자에 커플링되는 기준 블록(reference block)을 더 포함한다. 스케일링 블록은, 제3 및 제1 기준 단자에서, 스케일링 인자에 따라 제1 및 제2 기준 전압으로부터 다운스케일링된 전압을 제공한다. 스케일링 인자는 1보다 더 작아지도록 선택될 수도 있지만, 반면 스케일링 인자를 1로 설정하는 것은 일반적으로 배제되지 않아야 한다.

CDC는 용량성 센서 엘리먼트를 연결하기 위한 제1 및 제2 측정 단자를 더 포함한다. 제1 측정 단자는, 제1 및 제2 기준 전압 중 적어도 하나로부터 다운스케일링된 전압을 선택적으로 수신하기 위해 제2 스위칭 블록을 통해 제3 및 제4 기준 단자에 커플링된다. 예를 들면, 제1 측정 단자에는 제1 기준 전압으로부터의 제1 다운스케일링된 전압을 또는 제2 기준 전압으로부터 제2 다운스케일링된 전압을 제공받는다.

프로세싱 블록은 기준 블록 및 제2 측정 단자에 커플링되고 센서 엘리먼트와 기준 블록 사이의 전하 분포에 기초하여 그리고 스케일링 인자에 기초하여 디지털 출력 신호를 결정하도록 구성된다. 출력 신호는 센서 엘리먼트의 커패시턴스 값을 나타낸다. 그러므로, 스케일링 인자를 특정한 애플리케이션, 즉, 특정한 용량성 센서에 대해 조정하는 것은, 기준 블록의 것보다 더 작은 커패시턴스 값을 갖는 센서로 특히 제한되지 않는 광범위한 용량성 센서를 갖는 CDC를 구비하는 것을 허용한다.

다양한 구현예에서, CDC는 시그마-델타 아날로그 대 디지털 컨버터(analog-to-digital converter; ADC)로, 또는 연속 근사 레지스터(successive approximation register; SAR) ADC로 구현되는 프로세싱 블록을 구비할 수도 있다. 전하 분배에 기초하는 다른 구현예가 배제되지는 않는다.

적어도 언급되는 구현예, 즉 시그마-델타 ADC 또는 SAR ADC에서, 용량성 엘리먼트는 스위칭된 양식(switched fashion)으로 동작된다. 예를 들면, 다양한 구현예에서, CDC는, 제1 위상(phase) 동안, 제1 측정 단자를 제2 스위칭 블록을 통해 제3 기준 단자에 연결하도록, 제1 위상과 중첩되지 않는 제2 위상 동안, 제1 측정 단자를 제2 스위칭 블록을 통해 제4 기준 단자에 연결하도록 구성된다.

따라서, 제1 위상 동안, 제1 측정 단자는 제1 다운스케일링된 전압을 제공받고, 제2 위상 동안 제2 다운스케일링된 전압을 제공받는다.

예를 들면, 시그마-델타 ADC에 관련되는 CDC의 몇몇 구현예에서, 프로세싱 블록은 시그마-델타 ADC의 일부인 적분기(integrator) 및 양자화기(quantizer)를 포함한다. 적분기의 입력은 기준 블록에 그리고 제2 측정 단자에 커플링된다. 기준 블록은, 적어도 부분적으로, 양자화기의 출력으로부터 적분기의 입력으로의 시그마-델타 ADC의 피드백 경로의 일부이다. 제1 스위칭 블록은 피드백 경로에서의 피드백 신호에 기초하여 제어된다. 예를 들면, 디지털 출력 신호는 시그마-델타 ADC의 피드백 경로에서 하나 이상의 기준 전하 저장소와 센서 엘리먼트 사이의 전하 분포에 의존한다.

예를 들면, 기준 블록의 하나 이상의 기준 전하 저장소는, 제1 스위칭 블록을 통해, 제1 단부에서 적분기의 입력에 그리고 제2 단부에서 제1 및 제2 기준 단자에 스위칭 가능하게 커플링되는 적어도 하나의 피드백 전하 저장소를 포함한다. 이것은, 예를 들면, 스위칭 위상에 따라, 피드백 신호와 관련되는 각각의 기준 전압으로 하나 이상의 기준 전하 저장소를 충전하는 것 및 제2 위상 동안 저장된 전하를 적분기 입력에 제공하는 것을 허용한다.

예를 들면, 출력 값은 적어도 하나의 피드백 전하 저장소의 커패시턴스 값과 스케일링 인자(s)로 스케일링되는 센서 엘리먼트의 커패시턴스 값 사이의 비율에 의존한다. 예를 들면, 센서 엘리먼트의 커패시턴스 값(Cs)과 적어도 하나의 피드백 전하 저장소의 커패시턴스 값(Cref) 사이에는 다음과 같이 표현될 수 있는 비례성이 존재하는데

여기서 DOut은 디지털 출력 신호의 값을 나타낸다.

몇몇 구현예에서, 피드백 신호에 기초하여 제어되지 않는 그러나 제1 및 제2 위상으로 스위칭되는 추가적인 용량성 엘리먼트가 기준 블록에 포함될 수도 있다. 이들 추가적인 기준 전하 저장소는, 예를 들면, 디지털 출력 신호가 평균 값으로부터의 센서 엘리먼트의 용량성 값의 편차만을 나타내도록, 예를 들면, 통합 프로세스 동안 차감되는 평균 값을 생성하는 목적에 도움이 될 수도 있다.

시그마-델타 ADC 기반의 CDC의 다양한 구현예에서, CDC는 제2 측정 단자를 제1 위상 동안 공통 모드 단자에 그리고 제2 위상 동안 적분기의 입력에 연결하도록 구성된다. 더구나, CDC는 기준 블록의 하나 이상의 기준 전하 저장소 중 적어도 하나의 기준 전하 저장소의 제1 단부를 제1 위상 동안 공통 모드 단자에 그리고 제2 위상 동안 적분기의 입력에 연결한다. 더구나, CDC는 기준 블록의 하나 이상의 기준 전하 저장소 중 적어도 하나의 기준 전하 저장소의 제2 단부를 제1 위상 동안 제1 기준 단자에 그리고 제2 위상 동안 제2 기준 단자에, 또는 제1 위상 동안 제2 기준 단자에 그리고 제2 위상 동안 제1 기준 단자에 연결한다. 하나 이상의 기준 전하 저장소 중 적어도 하나의 기준 전하 저장소의 제2 단부의 연결은 피드백 경로에서 피드백 신호의 각각의 실제 값에 의존할 수도 있다.

SAR 접근법을 활용하는 CDC의 예시적인 구현예에서, 프로세싱 블록은 비교기 및 비교기의 출력에 커플링되는 SAR 로직을 포함한다. 제2 측정 단자 및 기준 블록은 비교기의 입력에 커플링된다. 비교기의 입력은 제1 위상의 적어도 일부 동안 공통 모드 단자에 커플링된다. 예를 들면, 비교기의 입력은 제2 위상 동안 공통 모드 단자에 커플링되지 않는다. SAR 로직은 제2 위상 동안 제1 스위칭 블록을 제어하도록 그리고 비교기의 하나 이상의 비교 결과에 기초하여 출력 신호를 결정하도록 구성된다.

앞서 언급되는 바와 같이, 제1 측정 단자는 제1 위상 동안 제3 기준 단자에 그리고 제2 위상 동안 제4 기준 단자에 연결된다. 예를 들면, 제1 위상은 용량성 센서 엘리먼트의 리셋 단계 또는 샘플링 단계에 대응하고, 반면, 제2 위상은 SAR 로직이 센서 엘리먼트 상에서 샘플링되는 전하의 실제 변환을 수행하는 변환 위상에 대응한다.

예를 들면, 기준 블록의 하나 이상의 기준 전하 저장소의 각각은 비교기의 입력에 커플링되는 제1 단부 및 SAR 로직에 의해 제공되는 제어 신호에 따라 제1 또는 제2 기준 단자 중 어느 하나에 연결되는 제2 단부를 구비한다.

예를 들면, 하나 이상의 기준 전하 저장소는 서로 그들의 커패시턴스 값의 미리 정의된 비율을 가지며, 그 결과, SAR 로직의 출력으로 스위칭 블록을 제어하는 것은, 기준 전하 저장소 상에 저장되는 전하로 용량성 센서 엘리먼트의 샘플링된 전하를 근사하는 것을 허용한다. 예를 들면, 하나 이상의 기준 전하 저장소는 이진 가중될(binary weighted) 수도 있다.

커패시턴스를 충전하기 위해 다운스케일링된 전압을 사용하는 것의 개념은 기준 블록의 하나 이상의 기준 전하 저장소를 충전하는 데 또한 활용될 수 있다. 예를 들면, CDC는 추가적인 스케일링 인자에 따라 제5 및 제6 기준 단자에서 제1 및 제2 기준 전압의 추가로 다운스케일링된 전압을 제공하기 위한 추가적인 스케일링 블록을 더 포함한다. 기준 블록의 하나 이상의 기준 전하 저장소 각각은 SAR 로직에 의해 제공되는 제어 신호에 따라 비교기의 입력에 연결되는 제1 단부 및 제5 또는 제6 기준 단자 중 어느 하나에 커플링되는 제2 단부를 구비한다. 이러한 방식으로, CDC의 범위는 고해상도를 갖는 용량성 센서 엘리먼트의 작은 값을 감지하도록 확장된다. 예를 들면, 이것은, 센서 엘리먼트의 예상 커패시턴스 값이, 스케일링 인자와 추가적인 스케일링 인자 둘 모두가 1로 설정되는 경우 획득될 수 있는 공칭 값보다 더 작은 경우에 사용될 수 있다. 추가적인 스케일링 인자에 의해, 감지될 최대 커패시턴스 값은, CDC의 다이나믹 레인지가 더욱 효율적으로 사용되도록 다운스케일링될 수 있다.

대조적으로, 센서 엘리먼트에서 적용되는 스케일링 인자를 사용하면, CDC로 감지될 최대 커패시턴스의 공칭 값은, 예를 들면, 스케일링 인자에 반비례하여, 업스케일링된다.

예를 들면, 기준 블록의 하나 이상의 기준 전하 저장소의 각각은 기준 커패시턴스 값에 대한 미리 정의된 스케일링을 갖는다. 그러므로, 출력 값은 기준 커패시턴스 값과 스케일링 인자로 스케일링되는 센서 엘리먼트의 커패시턴스 값 사이의 비율에 의존한다.

상기에서 설명되는 CDC의 다양한 구현예에서, 스케일링 인자는 상이한 방식으로 설정될 수 있다. 예를 들면, 스케일링 인자는 CDC의 프로그래밍 인터페이스를 통해 프로그래밍에 의해 설정될 수 있다. 예를 들면, 감지될 수 있는 최대 커패시턴스 값이 1로 가정되는 스케일링 인자에 대해 공지되어 있고, 센서 엘리먼트의 예상 커패시턴스 값이 공지되어 있는 경우, 스케일링 인자(s ≤ 1)는 상응하게, 예를 들면, 다이나믹 레인지 및/또는 헤드룸과 관련하여 선택될 수 있고, 그에 따라 프로그래밍 인터페이스를 통해 프로그래밍될 수 있다. 다른 구현예에서, 스케일링 인자(s)는 미리 정의될 수도 있고, 그 결과, 감지될 최대 커패시턴스 값에 대한 정적 공칭 값이 나타난다. 예를 들면, 이것은 CDC가 특정한 애플리케이션, 즉 특정한 용량성 센서 전용으로 설계되는 경우 적절할 수도 있다.

추가적인 구현예에서, 스케일링 인자는 제1 및 제2 측정 단자에 연결되는 용량성 센서 엘리먼트의 실제 값을 고려하는 교정 프로시져(calibration procedure)에 의해 설정된다. 예를 들면, 교정 프로시져 동안, 센서 엘리먼트의 커패시턴스 값을 측정하기 위해 다양한 스케일링 인자가 선택되고, 어떤 종류의 평가에 따라 실제 설정에 대해 하나의 스케일링 인자가 선택된다. 예를 들면, 다이나믹 레인지 또는 및 헤드룸에 기초하여 선택이 이루어진다.

다운스케일링된 전압은 어떤 종류의 고정된 또는 프로그래밍 가능한 분압기(voltage divider)를 사용하여 또는 적어도 분압(voltage division)에 기초하여 생성될 수 있다. 다른 구현예에서, 스위칭 블록은 스케일링 인자에 따라 제3 및 제4 기준 단자에서 다운스케일링된 전압을 제공하기 위한 디지털 대 아날로그 컨버터를 포함한다. 예를 들면, 이 스케일링 인자는 스케일링 블록에 디지털 신호 워드로서 제공되거나, 또는 스케일링 블록 내에 저장된다.

향상된 측정 개념에 따르면, 통합 센서 인터페이스는 상기에서 설명되는 구현예 중 하나에 따른 CDC를 포함한다. 예를 들면, 통합 센서 인터페이스는, 단일의 집적 회로에 통합되는 각각의 하나 이상의 기준 전하 저장소 및 기준 블록을 갖는 CDC를 포함한다. 예를 들면, 인터페이스 칩으로서 구현될 수도 있는 센서 인터페이스는, 제1 및 제2 측정 단자에 대한 연결을 제공하기 위한, 즉, 외부 용량성 센서 엘리먼트를 연결하기 위한 외부 단자를 구비한다. 더구나, 센서 인터페이스는 디지털 출력 신호를 제공하기 위한 각각의 단자, 구현예에 따라, 센서 인터페이스를 제어 및/또는 프로그래밍하기 위한, 예를 들면, 스케일링 인자를 설정하기 위한 단자의 특색을 묘사할 수도 있다.

향상된 측정 개념에 따른 센서 디바이스의 예는 상기에서 설명되는 구현예 중 하나에 따른 CDC 및 물리적 또는 화학적 양을 측정하도록 구성되는 용량성 센서 엘리먼트를 포함한다. 물리적 또는 화학적 양은, 압력, 습도, 가스 농도, 이슬점, 가속도, 기울기, 각도, 경사, 위치, 힘, 액체 또는 다른 유체 또는 유동화된 고체의 레벨일 수도 있다. 그러나, 용량성 값을 통해 측정되는 다른 양이 이 열거에 의해 배제지는 않는다. 예를 들면, 용량성 센서 엘리먼트는 자이로스코프 센서의 일부일 수도 있다.

몇몇 구현예에서, 센서 디바이스는 용량성 센서 엘리먼트와 관련되는 데이터의 송신을 위한 무선 주파수 식별(radio frequency identification; RFID) 회로를 더 포함한다. 예를 들면, RFID 회로는 센서 디바이스의 전력 공급에 기여한다. 다양한 애플리케이션에서, 용량성 센서 엘리먼트는 또한 용량성 MEMS 마이크일 수 있다.

상기에서 설명되는 바와 같은 통합 센서 인터페이스 및 센서 디바이스의 다양한 구현예는 스마트 가전(smart home appliance) 또는 사물 인터넷(internet of thing; IoT) 디바이스로서 또는 그 안에서 사용될 수 있다. 더구나, 센서 인터페이스 및/또는 센서 디바이스는, 이동 전화, 태블릿, 노트북 또는 다른 핸드헬드 디바이스와 같은 모바일 디바이스에서 사용될 수 있다.

향상된 측정 개념은 비용 효율적인 표준 제품을 생성하는 것을 허용하는데, 이것은 넓은 측정 범위에 대해 그것을 사용하는 것을 가능하게 하고 반면 디바이스의 비용을 낮게 유지한다. 예를 들면, 매우 큰 커패시터를 통합하는 것이 불필요하다.

하기에서, 향상된 측정 개념이 도면을 참조한 예시적인 구현예의 도움으로 상세하게 설명된다. 기능적으로 동일한 또는 동일한 효과를 갖는 컴포넌트는 동일한 참조 부호에 의해 나타내어질 수도 있다. 동일한 컴포넌트 및/또는 동일한 효과를 갖는 컴포넌트는 그들이 먼저 발생하는 도면과만 관련하여 설명될 수도 있고; 그들의 설명은 후속하는 도면에서 반드시 반복되는 것은 아니다.
도면에서:
도 1은, 향상된 측정 개념에 따른 용량성 센서 엘리먼트를 갖는 용량성 디지털 컨버터의 예시적인 구현예의 개략도를 도시한다;
도 2는 시그마-델타 변환 접근법을 사용하는 향상된 측정 개념에 따른 CDC의 예시적인 구현예를 도시한다;
도 3은 시그마-델타 변환 접근법을 사용하는 CDC에서 존재할 수도 있는 신호의 예시적인 신호 시간 다이어그램을 도시한다;
도 4는 도 2의 구현예에 관련이 있는 향상된 측정 개념에 따른 CDC의 세부 사항을 도시한다;
도 5는 SAR 접근법을 활용하는 CDC의 예시적인 구현예의 개략적 표현을 도시한다;
도 6은 도 5의 SAR 접근법을 사용하는 CDC의 예시적인 구현 세부 사항을 도시한다;
도 7은 도 6의 구현예에서 사용될 수 있는 신호에 대한 예시적인 타이밍 다이어그램을 도시한다; 그리고
도 8은 SAR 접근법을 활용하는 CDC의 추가적인 구현예를 도시한다.

도 1은, 용량성 센서 엘리먼트(CS)의 커패시턴스 값을 나타내는 디지털 출력 신호를 결정하기 위한 프로세싱 블록(processing block; PROC)을 갖는, 커패시턴스 대 디지털 컨버터(CDC)의 예시적인 구현예를 도시한다. 출력 신호의 결정은 센서 엘리먼트(CS)와 기준 블록(CREF) 사이의 전하 분포에 기초한다. 센서 엘리먼트(CS)는 CDC의 일부일 수도 있거나 또는 아닐 수도 있다.

CDC는 제1 및 제2 기준 전압(VREFP, VREFN)을 각각 수신하기 위한 제1 기준 단자(T1) 및 제2 기준 단자(T2)를 갖는다. 하나 이상의 기준 전하 저장소를 포함하는 기준 블록(CREF)은 제1 스위칭 블록(SWB1)을 통해 제1 및 제2 기준 단자(T1, T2)에 커플링된다. 이것은 하나 이상의 기준 전하 저장소를 기준 단자(T1, T2)에 선택적으로 연결하는 것을 허용한다.

스케일링 블록(scaling block; SCB)은 입력 측에서 제1 및 제2 기준 단자(T1, T2)에 연결되고, 출력 측에서 제3 및 제4 기준 단자(T3, T4)의 특색을 묘사할 수도 있다. 스케일링 블록(SCB)은 제1 및 제2 기준 단자(T1, T2)에서의 제1 및 제2 기준 전압(VREFP, VREFN)으로부터 제3 및 제4 기준 단자(T3, T4)에서 각각의 다운스케일링된 전압(SVREFP, SVREFN)을 제공하도록 구성된다. 기준 전압(VREFP, VREFN)의 다운스케일링은 0과 1 사이의 범위 내에 있는 스케일링 인자에 기초한다. 다운스케일링은 분압에 기초하여, 예를 들면, 분압기를 사용하여 직접적으로 또는 분압기에 기초하여 수행될 수도 있다. 몇몇 구현예에서, 스케일링 블록(SCB)은 스케일링 인자에 따라 제3 및 제4 기준 단자(T3, T4)에서 다운스케일링된 전압(SVREFP, SVREFN)을 제공하기 위한 디지털 대 아날로그 컨버터(digital-to-analog converter; DAC)를 포함한다. 예를 들면, 기준 전압(VREFP, VREFN)은 그러한 디지털 대 아날로그 컨버터를 위한 전원(supply)으로서 기능한다. 스케일링 인자는 디지털 대 아날로그 컨버터에 디지털 스케일링 워드 또는 등등으로서 제공될 수도 있거나, 또는 스케일링 블록(SCB)에 저장될 수도 있다.

센서 엘리먼트(CS)는 제1과 제2 측정 단자(M1, M2) 사이에서 연결된다. 제1 측정 단자(M1)는 제2 스위칭 블록(SWB2)을 통해 제3 및 제4 기준 단자에 연결된다. 이것은 제1 측정 단자(M1)에서 제3 및 제4 기준 단자(T3, T4)로부터 다운스케일링된 전압(SVREFP, SVREFN)을 선택적으로 수신하는 것을 허용한다. 제2 측정 단자(M2)는 프로세싱 블록(PROC)의 입력에 커플링된다. 프로세싱 블록(PROC)의 추가적인 입력이 기준 블록(CREF)에 커플링된다. 이 커플링은 더 나은 개관(overview)의 이유 때문에 단순한 연결로서 도시되지만, 그러나 CDC의 실제 구현에 따라 하나 이상의 개개의 연결을 포함할 수 있다.

상기에서 언급되는 바와 같이, 디지털 출력 값의 결정은 센서 엘리먼트(CS)와 기준 블록(CREF) 사이의 전하 분포에 기초한다. CDC의 동작 동안, 기준 블록(CREF)의 하나 이상의 전하 저장소는 기준 전압(VREFP, VREFN)을 사용하여 충전되고, 센서 엘리먼트(CS)는 다운스케일링된 전압(SVREFP, SVREFN)을 사용하여 충전된다. 그러므로, 기준 블록(CREF)의 전하 저장소는 더 작게 만들어질 수 있다, 즉, 다운스케일링된 전압(SVREFP, SVREFN)이 기준 전압(VREFP, VREFN)보다 더 작은 것과 동일한 인자만큼 더 작은 커패시턴스 값을 가질 수 있다. 그러므로, 기준 전하 저장소 및 용량성 센서 엘리먼트 둘 모두가 동일한 전압을 사용하여 충전되는 종래의 접근법과 비교하여, 센서 엘리먼트(CS)에 대해 다운스케일링된 전압(SVREFP, SVREFN)을 사용하는 것은 기준 전하 저장소보다 더 큰 커패시턴스 값의 측정을 허용한다. 예를 들면, 이것은, 전하 저장소 상에 저장되는 전하가 커패시턴스 값 및 충전 전압 둘 모두에 의존한다는 아이디어에 기초한다.

CDC는 프로세싱 블록(PROC)에서 프로세싱하기 위한 여러 가지 접근법에서 구현될 수 있는데, 그 중 두 가지가 하기에서 더욱 상세하게 설명될 것이다. 예를 들면, 시그마-델타 아날로그-디지털 변환을 사용하는 접근법이 도 2 내지 도 4와 연계하여 상세하게 설명된다. 연속 근사 레지스터(SAR)를 갖는 연속 근사의 원리를 사용하는 접근법이 도 5 내지 도 8과 연계하여 설명된다.

이제 도 2를 참조하면, 향상된 측정 개념에 따른 CDC의 예시적인 구현예가 도시된다. 가변 커패시턴스 값을 갖는 용량성 센서 엘리먼트(CS)를 포함하는 센서 표현(sensor representation; SR)이 시그마-델타 ADC로서 구현되는 CDC의 입력에서 도시된다.

제1 피드백 회로(F1)가 CDC의 입력에서 존재한다. 예를 들면, 센서 표현(SR) 및 도 5의 추가적인 엘리먼트는, 하기에서 더욱 상세하게 논의될 도 4에서 도시되는 바와 같이 구현된다. CDC는 제1 피드백 회로(F1)의 다운스트림에 연결되는 제1 적분기(I1)를 더 포함하는데, 제1 적분기(I1)는, 예를 들면, 도 4에서 도시되는 바와 같이 통합 유닛(integration unit; IU)을 포함한다. CDC는 제1 적분기(I1)의 출력에 연결되는 제2 적분기(I2) 및 제1과 제2 적분기(I1, I2) 사이에서 연결되는 제2 피드백 회로(F2)를 더 포함한다. 제2 피드백 회로(F2)는, 예를 들면, 제1 피드백 회로(F1)와 유사하게 구현될 수도 있다. CDC는 제2 적분기(I2)의 출력에 연결되는 양자화기(Q) 및 양자화기(Q)의 출력에 연결되는 옵션 사항의 필터(DF)를 더 포함한다. 필터(DF)는, 예를 들면, 디지털 필터로서, 특히 디지털 저역 통과 필터로서 구현될 수도 있다. 더구나, 양자화기(Q)의 출력은 제1 및 제2 피드백 회로(F1, F2)에도 또한 연결된다.

더구나, 제1 피드백 회로(F1)와 양자화기(Q) 사이, 제2 피드백 회로(F2)와 양자화기(Q) 사이, 그리고 제1 적분기(I1)와 제2 피드백 회로(F2) 사이에서 가중 인자(g1, g2, g3)가 각각 나타내어진다. 가중 인자(g1, g2, g3)는, 예를 들면, CDC의 커패시턴스 값에, 예를 들면, 도 4에서만 도시되는, 용량성 센서 엘리먼트(CS), 기준 커패시터(Cm1, Cm2, Cm3), 및/또는 통합 커패시터(Cd1, Cd2)의 커패시턴스에 의존할 수도 있다.

동작에서, 센서 표현(SR)은 CDC의 샘플링 스테이지로서 사용된다. 즉, 도 1과 관련하여 일반적으로 설명되는 바와 같이, 전하는 용량성 센서 엘리먼트(CS) 상에 저장되고 제2 측정 단자(M2)를 통해 판독된다.

이제 도 4를 참조하면, 그것은 도 2의 CDC의 예시적인 구현예의 세부 사항을 도시한다.

센서 엘리먼트(CS)는 센서 표현(SR)의 일부이고 제1과 제2 측정 단자(M1, M2) 사이에서 연결된다. 센서 표현(SR)의 추가적인 용량성 엘리먼트(CBG, CSG)는 용량성 센서 엘리먼트의 두 개의 단자와 공통 전극(GE) 사이의 기생 용량을 나타낸다. 예를 들면, 연산 증폭기로서 구현될 수도 있는 버퍼 엘리먼트(B)는, 공통 전극(GE)에서의 전압을 제2 측정 단자(M2)에서 인가되는 전압과 동일하도록 또는 대략 동일하도록 만드는 목적에 도움이 된다. 이것은, 예를 들면, 참조에 의해 그 전체가 본원에 통합되는 국제 공개 WO 2016/180568 A1에서 더욱 상세하게 개시된다.

용량성 센서 엘리먼트(CS)의 상부 단자(upper terminal)는, 제2 측정 단자(M2)를 통해, 스위치(S1)를 통해 공통 모드 단자(VCM)에 연결된다. 용량성 센서 엘리먼트(CS)의 하부 전극은, 제1 측정 단자(M1)를 통해, 스위치(S2)를 통해 제3 기준 단자(T3)에, 그리고 스위치(S3)를 통해 제4 기준 단자(T4)에 연결된다. CDC는 통합 유닛(IU) 및 기준 유닛(reference unit; RU)을 또한 포함한다.

통합 유닛(IU)은 스위치(S4)를 통해 제2 측정 단자(M2)에 그리고 기준 유닛(RU)에 연결되는 제1 통합 입력(integration input) 및 기준 유닛(RU)에 연결되는 제2 통합 입력을 포함한다.

더구나, 통합 유닛(IU)은, 제1 통합 입력에 연결되는 비반전 입력, 제2 통합 입력에 연결되는 반전 입력, 제1 통합 출력에 연결되는 반전 출력 및 제2 통합 출력에 연결되는 비반전 출력을 갖는 연산 증폭기(operational amplifier; OA)를 포함한다. 통합 유닛(IU)은 제1 통합 입력과 제1 통합 출력 사이에서 연결되는 제1 통합 커패시터(Ci1) 및 제2 통합 입력과 제2 통합 출력 사이에서 연결되는 제2 통합 커패시터(Ci2)를 포함한다. 또한, 통합 유닛(IU)은 제1 및 제2 통합 커패시터(Ci1, Ci2)를 단락시키기 위한 스위치(S5, S6)를 포함한다.

기준 유닛(RU)은 스위치(S7)를 통해 제1 통합 입력에 그리고 스위치(S8)를 통해 공통 모드 단자(VCM)에 연결되는 제1 플레이트를 갖는 제1 기준 커패시터(Cm1)를 포함한다. 제1 기준 커패시터(Cm1)의 제2 플레이트는 스위치(S14)를 통해 제1 기준 단자(T1)에 그리고 스위치(S13)를 통해 제2 기준 단자(T2)에 연결된다. 기준 유닛(RU)은 스위치(S9)를 통해 제2 통합 입력에 그리고 스위치(S10)를 통해 공통 모드 단자(VCM)에 연결되는 제1 플레이트를 갖는 제2 기준 커패시터(Cm2)를 포함한다. 제2 기준 커패시터(Cm2)의 제2 플레이트는 스위치(S15)를 통해 제1 기준 단자(T1)에 그리고 스위치(S16)를 통해 제2 기준 단자(T2)에 연결된다. 기준 유닛(RU)은 스위치(S11)를 통해 제2 통합 입력에 그리고 스위치(S12)를 통해 공통 모드 단자(VCM)에 연결되는 제1 플레이트를 갖는 제3 기준 커패시터(Cm3)를 포함한다. 제2 기준 커패시터(Cm2)의 제2 플레이트는 스위치(S18)를 통해 제1 기준 단자(T1)에 그리고 스위치(S17)를 통해 제2 기준 단자(T2)에 연결된다.

기준 커패시터(Cm1, Cm2, Cm3)는 기준 블록(CREF)의 일부일 수도 있다.

스위치(S1, S2, S5, S6, S8, S10, S12, S13, S15, S17)는 제1 스위치 신호(Φ1)에 의해 제어될 수도 있고, 특히 제1 스위치 신호(Φ1)가 로직 하이이면 닫힐 수도 있고 제1 스위치 신호(Φ1)가 로직 로우이면 개방될 수도 있다. 다른 한편으로, 스위치(S3, S4, S7, S9, S11, S14, S16, S18)는 제2 스위치 신호(Φ2)에 의해 제어될 수도 있고, 특히 제2 스위치 신호(Φ2)가 로직 하이이면 닫힐 수도 있고 제2 스위치 신호(Φ2)가 로직 로우이면 개방될 수도 있다.

제1 및 제2 스위치 신호(Φ1, Φ2)의 타이밍에 대해서는, 도 3을 참조한다. 특히, 제1 및 제2 스위치 신호(Φ1, Φ2)는, 예를 들면, 동시에 로직 하이가 아닐 수도 있다. Φ1은 제1 위상을 지칭할 수도 있고 Φ2는 제2 위상을 지칭할 수도 있다.

또한, 도 4의 CDC는 제1 및 제2 통합 입력에 연결되는 제1 피드백 회로(F1)를 포함한다. 제1 피드백 회로(F1)는, 스위치(S21)를 통해 제1 통합 입력에 그리고 스위치(S22)를 통해 공통 모드 단자(VCM)에 연결되는 제1 플레이트를 갖는 제1 피드백 커패시터(Cd1)를 포함한다. 제1 피드백 커패시터(Cd1)의 제2 플레이트는 스위치(S27)를 통해 제1 기준 단자(T1)에, 스위치(S26)를 통해 제2 기준 단자(T2)에, 그리고 스위치(S28)를 통해 공통 모드 단자(VCM)에 연결된다. 제1 피드백 회로(F1)는, 스위치(S19)를 통해 제2 통합 입력에 그리고 스위치(S20)를 통해 공통 모드 단자(VCM)에 연결되는 제1 플레이트를 갖는 제2 피드백 커패시터(Cd2)를 포함한다. 제2 피드백 커패시터(Cd2)의 제2 플레이트는 스위치(S23)를 통해 제1 기준 단자(T1)에, 스위치(S24)를 통해 제2 기준 단자(T2)에, 그리고 스위치(S25)를 통해 공통 모드 단자(VCM)에 연결된다.

제1 피드백 커패시터(Cd1) 및 제2 피드백 커패시터(Cd2)는 기준 블록(CREF)의 일부이며 피드백 전하 저장소로서 작용한다.

스위치(S20 및 S22)는 제1 스위치 신호(Φ1)에 의해 제어될 수도 있고, 특히 제1 스위치 신호(Φ1)가 로직 하이이면 닫힐 수도 있고 제1 스위치 신호(Φ1)가 로직 로우이면 개방될 수도 있다. 스위치(S19, S21, S25, S28)는 제2 스위치 신호(Φ2)에 의해 제어될 수도 있고, 특히 제2 스위치 신호(Φ2)가 로직 하이이면 닫힐 수도 있고 제2 스위치 신호(Φ2)가 로직 로우이면 개방될 수도 있다. 스위치(S23 및 S26)는 제1 피드백 신호(Φ1A)에 의해 제어될 수도 있고, 특히 제1 피드백 신호(Φ1A)가 로직 하이이면 닫힐 수도 있고 제1 피드백 신호(Φ1A)가 로직 로우이면 개방될 수도 있다. 스위치(S24 및 S27)는 제2 피드백 신호(Φ1B)에 의해 제어될 수도 있고, 특히 제2 피드백 신호(Φ1B)가 로직 하이이면 닫힐 수도 있고 제2 피드백(Φ1B)이 로직 로우이면 개방될 수도 있다.

스위치(S13, S14, S15, S16, S17, S18, S19, S20, S21, S22, S23, S24, S26 및 S27)는 제1 스위칭 블록(SWB1)에 의해 구성된다. 스위치(S2 및 S3)는 제2 스위칭 블록(SWB2)에 의해 구성된다.

제1 및 제2 피드백 신호(Φ1A, Φ1B)의 타이밍에 대해서는, 도 3을 참조한다.

제1 피드백 회로(F1)에 의해, 센서 회로는 감지 신호로부터 신호를 효과적으로 감산할 수도 있다. 감지 신호로부터 감산되는 신호는, 예를 들면, 적분기 회로, CDC 및/또는 시그마-델타 변조기의 다른 컴포넌트로부터 생성될 수도 있다. 예를 들면, 제1 스위칭 블록(SWB1)의 스위치(S23, S24, S26 및 S27)는 양자화기 출력으로부터의 피드백 경로에서의 피드백 신호에 기초하여 제어된다.

동작에서, 제1 스위치 신호(Φ1)가 로직 하이인 경우, 제2 측정 단자(M2)는 공통 모드 단자(VCM)에 연결되고, 제1 측정 단자(M1)는 스케일링 블록(SCB)에 의해 제공되는 다운스케일링된 전압(SVREFP)을 사용하여 용량성 센서 엘리먼트(CS) 상으로 전하를 저장하기 위해 제3 기준 단자(T3)에 연결된다. 저장되는 전하의 양은 다운스케일링된 전압(SVREFP) 및 용량성 엘리먼트(CS)의 용량 둘 모두에 의존하며, 따라서, 측정될 물리적 또는 화학적 양에 의존한다. 그 다음, 제2 스위치 신호(Φ2)가 로직 하이인 경우, 제1 측정 단자(M1)는 스케일링 블록(SCB)에 의해 제공되는 다운스케일링된 전압(SVREFN)을 수신하기 위해 제4 기준 단자(T4)에 연결되고, 제2 측정 단자(M2)는 제1 통합 입력에 연결된다. 따라서, 용량성 엘리먼트(CS) 상에 저장되는 전하에 대응하는 감지 신호가 제1 통합 입력에 인가된다. 결과적으로, 통합 유닛(IU), 특히 연산 증폭기(OA)는 감지 신호에 따라 제1 통합 출력에서 제1 출력 전압 그리고 제2 통합 출력에서 제2 출력 전압을 생성한다. 제1 및 제2 출력 전압은 용량성 엘리먼트(CS) 상에 저장되는 전하에, 따라서 측정될 물리적 또는 화학적 양에 의존한다.

기준 커패시터(Cm1, Cm2, Cm3)의 커패시턴스는, 예를 들면, 기준 커패시턴스로 조정된다. 특히, 기준 커패시턴스는 용량성 센서 엘리먼트(CS)의 커패시턴스의 평균 값에 대응할 수도 있다. 예를 들면, 측정될 물리적 또는 화학적 양에 따라, 용량성 센서 엘리먼트(CS)의 커패시턴스는 커패시턴스의 최소 값과 최대 값 사이에서 놓일 수도 있다. 그 다음, 기준 커패시터(Cm1, Cm2, Cm3)의 커패시턴스는 최소 값과 최대 값의 평균 값일 수도 있다.

기준 유닛(RU)의 설명된 연결 및 스위칭에 기인하여, 감지 신호는 기준 커패시턴스에 대응하는 기준 값, 즉, 예를 들면, 용량성 센서 엘리먼트(CS)의 커패시턴스의 평균 값과 관련하여 조정된다.

제1 및 제2 통합 커패시터(Ci1, Ci2)는, 예를 들면, 용량성 센서 엘리먼트(CS) 상에 전하가 저장될 때마다 제1 스위치 신호(Φ1)에 의해 단락될 수도 있다.

도 4에서, 제1 및 제2 통합 커패시터(Ci1, Ci2)는, 제1 스위치 신호(Φ1)에 의해 제어되는 대신, 예를 들면, 리셋 신호(Φr)에 의해 제어될 수도 있다. 리셋 신호(Φr)는, 예를 들면, CDC의 동작의 명시된 인스턴스에서 제1 및 제2 통합 커패시터(Ci1, Ci2)를 단락시키기 위해 로직 하이일 수도 있다.

다시 도 2를 참조하면, 제1 적분기(I1)는 센서 회로의 제1 및 제2 출력 전압에 기초하여 제1 통합된 신호(integrated signal)를 생성한다. 거기에서, 전하를 판독하는 것에 의해 센서 회로에 의해 생성되는 감지 신호는 앞서 설명되는 바와 같이 제1 피드백 회로(F1)에 의해 조정될 수도 있다.

그 다음, 제1 통합된 신호는 제3 가중 인자(g3)에 의해 가중되고 제1 피드백 회로(F1)와 관련하여 설명되는 바와 유사하게 제2 피드백 회로(F2)에 의해 조정된다. 가중되고 조정된 제1 통합 신호는 제2 적분기(I2)에 공급되는데, 제2 적분기(I2)는 그에 기초하여 제2 통합된 신호를 생성한다. 제2 통합된 신호는 양자화기(Q)에 공급되는데, 양자화기(Q)는 제2 통합된 신호에 기초하여, 따라서 또한, 제1 통합된 신호 및 센서 회로의 제1 및 제2 출력 전압에 각각 기초하여 양자화된 신호(Sq)를 생성한다.

양자화된 신호(Sq)는 제1 및 제2 가중 인자(g1, g2)에 의해 상응하게 가중되고, 그 다음, 각각, 제1 및 제2 피드백 회로(F1, F2)로 피드백된다. 양자화된 신호(Sq)는 또한 필터(DF)에 공급될 수도 있는데, 필터(DF)는 그에 기초하여 필터링된 출력 신호, 예를 들면, 디지털 출력 신호를 생성한다. 디지털 출력 신호에 대응하는 출력 비트스트림은 측정될 물리적 또는 화학적 양을 나타내고 및/또는 그에 비례할 수도 있다.

제1 및 제2 피드백 신호(Φ1A, Φ1B)는, 예를 들면, 도 3과 관련하여 설명되는 바와 같이, 양자화된 신호(Sq)에 기초하여 생성될 수도 있다.

도 3은 제1 및 제2 스위치 신호(Φ1, Φ2), 양자화된 신호(Sq)뿐만 아니라, 제1 및 제2 피드백 신호(Φ1A, Φ1B)를 시간의 함수로서 개략적으로 도시한다. 제1 스위치 신호(Φ1)는, 예를 들면, 클록 신호로부터 유도될 수도 있고, 로직 하이의 명시된 기간 및 로직 로우의 명시된 기간의 특색을 묘사할 수도 있다. 도시된 예에서, 제1 스위치 신호(Φ1)의 로직 하이의 기간은, 예를 들면, 제1 스위치 신호의 로직 로우의 기간보다 더 짧다. 제2 스위치 신호(Φ2)는, 예를 들면, 제1 스위치 신호(Φ1)가 로직 하이일 때마다 항상 로직 로우일 수도 있고, 제1 신호(Φ1)가 로직 로우인 기간 동안에만 로직 로우일 수도 있다. 예를 들면, 제1 스위치 신호(Φ1)의 모든 하강 에지 다음에는, 제1 지연(d1) 이후 제2 스위치 신호(Φ2)의 상승 에지가 후속될 수도 있고, 제2 스위치 신호(Φ2)의 모든 하강 에지 다음에는, 제2 지연(d2) 이후 제1 스위치 신호(Φ1)의 상승 에지가 후속될 수도 있다.

제1 피드백 신호(Φ1A)는, 예를 들면, 양자화된 신호(Sq)가 로직 로우일 때마다 제1 스위치 신호(Φ1)에 대응할 수도 있고 그렇지 않으면 로직 로우일 수도 있다. 제2 피드백 신호(Φ1B)는, 예를 들면, 양자화된 신호(Sq)가 로직 하이일 때마다 제1 스위치 신호(Φ1)에 대응할 수도 있고 그렇지 않으면 로직 로우일 수도 있다.

용량성 센서 엘리먼트(CS)에 대한 상이한 충전 전압, 즉 전압(SVREFP, SVREFN) 및 피드백 전하 저장소(Cd1, Cd2) 및 기준 커패시터(Cm1, Cm2, Cm3)에 대한 상이한 충전 전압, 즉 기준 전압(VREFP, VREFN)에 기인하여, 디지털 출력 값은 실제 커패시턴스 값뿐만 아니라, 기준 전압(VREFP, VREFN)으로부터 다운스케일링된 전압(SVREFP, SVREFN)을 생성하기 위해 스케일링 블록(SCB)에 의해 인가되는 스케일링 인자에도 또한 의존한다. 특히, 디지털 출력 신호(DOut)는, 스케일링 인자(s)로 스케일링되는 용량성 센서 엘리먼트(CS)의 커패시턴스 값(Cs) 대 피드백 전하 저장소(Cd1, Cd2) - 이들은 예를 들면 적어도 명목상 동일한 커패시턴스 값을 가짐 - 의 커패시턴스 값(Cref)의 비율에 비례한다. 이것은 다음에 의해 표현될 수 있다

.

평균 값과 같은 기준 값과 관련하여 출력 값을 조정하도록 기능하는 기준 전하 저장소(Cm1, Cm2, Cm3)를 또한 고려하면, 디지털 출력 신호는 다음과 같이 표현될 수 있는데

여기서 Cm은 기준 전하 저장소(Cm1, Cm2, Cm3)의 커패시턴스 값이다. DOut은 디지털 출력 신호의 비트 길이(N)에 추가로 비례할 수도 있다.

몇몇 구현예에서, 각각의 쵸핑 엘리먼트(chopping element)는 통합 유닛(IU) 이전에 그리고 이후에 도입될 수 있다.

시그마-델타 ADC 기반의 구조를 갖는 CDC는, 피드백에 대한 일반적인 접근법으로부터 벗어나지 않으면서 그리고 도 4와 연계하여 설명되는 바와 같이 상이한 충전 전압을 가지고 단일의 피드백 회로(F1) 또는 두 개보다 더 많은 피드백 회로(F1, F2) 중 어느 하나를 사용하여 구현될 수 있다는 것이 숙련된 독자에게 명백해야 한다.

이제 도 5를 참조하면, SAR 접근법을 사용하는 CDC의 구현예가 도시된다. 일반적으로, 도 5의 구현예는 도 1에서 도시되는 구현예에 기초한다. 그러나, 도 5의 특정한 구현예에서, 프로세싱 블록(PROC)은 비교기(CMP) 및 비교기(CMP)의 출력에 커플링되는 SAR 로직(SAR logic; SARL)을 포함한다. 비교기(CMP)는, 비교기(CMP)의 제2 입력에서의 입력 전압이 비교될 수 있는, 비교 전압을 제공하기 위한 제1 입력, 예를 들면, 비반전 입력을 포함한다. 제2 입력은 반전 입력일 수도 있다. 제2 측정 단자(M2)는 비교기(CMP)의 제2 입력에 연결된다. 더구나, 기준 블록(CREF)은 제2 비교기 입력에 커플링되는 출력을 갖는다. 또한, 제2 비교기 입력은 공통 모드 단자(VCM)에 선택적으로 커플링된다. SAR 로직(SARL)은 디지털 출력 신호를 제공하기 위한 출력 및 제1 스위칭 블록(SWB1)의 각각의 스위치를 제어하기 위한 제어 출력을 갖는다.

리셋 또는 샘플링 위상일 수도 있는 제1 스위칭 위상 동안, 용량성 센서 엘리먼트(CS)는 제1 다운스케일링된 전압(SVREFP)으로 센서 엘리먼트를 충전하기 위해 제3 기준 단자에 연결된다. 더구나, 적어도 제1 스위칭 위상의 일부 동안 공통 모드 단자(VCM)는 제2 비교기 입력에 연결된다. 변환 위상인 제2 위상 동안, SAR 로직(SARL)은, 기준 블록(CREF)의 전하를 센서 엘리먼트(CS)의 전하에 연속적으로 근사하기 위해 제1 스위칭 블록(SWB1)을 제어한다. 제1 측정 단자(M1)는 제2 위상 동안 제2 다운스케일링된 전압(SVREFN)을 수신하기 위해 제4 기준 단자에 연결된다.

기준 블록(CREF)의 기준 전하 저장소가 센서 엘리먼트(CS)와 비교하여 더 높은 전압으로 충전됨에 따라, 센서 엘리먼트(CS)의 예상 커패시턴스 값과 관련하여 더 작은 기준 커패시턴스 값이 선택될 수 있다. 예를 들면, 기준 블록의 기준 전하 저장소는 기준 커패시턴스 값과 관련하여 미리 정의된 스케일링을 가지며, 그 결과, 디지털 출력 값은 기준 커패시턴스 값과 스케일링 인자로 스케일링되는 센서 엘리먼트의 커패시턴스 값 사이의 비율에 의존한다.

이제 도 6을 참조하면, SAR 기반의 CDC의 개략적 표현의 예시적인 구현예가 도시된다. 예를 들면, 기준 블록(CREF)은, 이 예에서 이진 스케일링인 기준 커패시턴스 값 CD에 대한 정의된 스케일링을 갖는 기준 전하 저장소를 포함한다. 기준 전하 저장소의 각각은, 제2 비교기 입력에 연결되는 하나의 단자 및 상보적 제어식 스위치(complementary controlled switch)에 의해 제1 및 제2 기준 단자(T1, T2)에 연결되는 각각의 다른 단자를 구비한다. 특히, SAR 로직(SARL)은, 각각의 기준 전하 저장소에 대해, 개별적으로, 그것이 제1 또는 제2 기준 단자(T1 또는 T2)에 실제로 연결되는지의 여부를 제어하는 제1 스위칭 블록(SWB1)에 각각의 비트 값을 제공한다. 제1 측정 단자(M1)는 제3 및 제4 기준 단자에 스위칭 가능하게 연결되는데, 위상(Φ1) 동안, 제1 측정 단자(M1)는 제3 기준 단자(T3)에 연결되고 위상(Φ2) 동안 측정 단자(M1)는 제4 기준 단자(T4)에 연결된다.

이제 도 7을 참조하면, 도 6의 구현예를 위한 스위칭 스킴(scheme)이 도시된다. 리셋 또는 샘플링 위상 동안, 신호(Φ1)는 높은 레벨을 가지며, 따라서 M1과 T3 사이에서 스위치를 닫는다. 다음의 변환 위상에서, 신호(Φ2)는, 단자(M1과 T4) 사이의 스위치가 닫히도록, 로직 하이이다. 스위칭 신호(Φ1 및 Φ2)는 중첩되지 않는다. 변환 위상 이후, 프로세스는 샘플링 단계 및 후속하는 추가적인 변환 단계 및 등등으로 다시 시작된다. 변환 위상 동안, SAR 로직(SARL)은, 기준 블록(CREF)의 기준 전하 저장소의 각각의 충전으로 용량성 센서 엘리먼트(CS) 상에 저장되는 전하를 근사하도록 제1 스위칭 블록(SWB1)을 제어한다. 예를 들면, 소망되는 출력 워드의 각각의 비트에 대해, 스위칭 블록(SWB1)에서의 각각의 스위치 설정과의 비교가 수행된다.

용량성 센서가 기준 블록(CREF)에서의 기준 전하 저장소와 동일한 기준 전압으로 충전되는 SAR 기반의 CDC의 종래의 구현예를 가정하면, 센서 엘리먼트의 최대 커패시턴스 값은 기준 커패시턴스 값의 값에 의해 제한된다. 기준 전압을 다운스케일링하는 것에 의해, 동일한 기준 커패시턴스 값을 가정하여, 측정 범위는 스케일링 인자에 반비례하여 확장된다. 또한, 스케일링 인자를 적절하게 선택하는 것에 의해, CDC의 다이나믹 레인지가 활용될 수 있다.

스케일링 효과는 다른 방향에서도 또한 사용될 수 있다. 예를 들면, 이제 도 8을 참조하면, 도 5에서 도시되는 구현예는, 제1 스케일링 블록(SCB)와는 독립적으로, 제5 및 제6 기준 단자(T5, T6)에서 추가로 다운스케일링된 전압(SVREFP2, SVREFN2)을 제공하는 제2 스케일링 블록(SCB2)을 추가적으로 제공하는 것에 의해 추가로 확장될 수 있다. 그러므로, 기준 전하 저장소를 제1 및 제2 단자(T1, T2)에 선택적으로 연결하는 대신, 도 8의 구현예에서, 기준 전하 저장소는 제1 스위칭 블록(SWB1)에 의해 단자(T5 및 T6)에 연결된다. 기준 블록(CREF)의 기준 전하 저장소에 대한 상이한 충전 전압 외에도, 스위칭 스킴은 도 5 내지 도 7과 연계하여 설명되는 것과 동일하게 유지된다.

제2 스케일링 블록(SCB2)의 활용은, 기준 전하 저장소에 더 적은 전압이 인가되고, 그에 의해, 용량성 센서에 대해 감지될 최대 커패시턴스 값을 효과적으로 감소시킨다는 효과를 갖는다. 그러므로, 예를 들면, 작은 커패시턴스 값, 예를 들면, 기준 블록(CREF)의 기준 커패시턴스 값과 비교하여 작은 커패시턴스 값을 갖는 용량성 센서가 감지되어야 하는 경우, 제2 스케일링 블록(SCB2)을 제어하는 적절한 추가적인 스케일링 인자를 선택하는 것에 의해 CDC의 다이나믹 레인지가 그에 대해 적응될 수 있다.

상기에서 설명되는 CDC의 모든 구현예에서, 스케일링 인자, 또는 도 8의 구현예의 경우, 스케일링 인자는, 예를 들면, CDC에 연결될 용량성 센서 엘리먼트의 공지된 속성에 따라 선택되는 고정된 설정에 의해 설정될 수 있다. 추가적으로 또는 대안으로서, 설정은, CDC의 프로그래밍 인터페이스를 통해 프로그래밍하는 것에 의해 제공될 수 있다. 이것은 약간 더 많은 노력을 필요로 하지만 그러나 CDC를 사용에 대해 더 유연하게 만든다. 이것은, CDC가 센서 인터페이스, 예를 들면, 상이한 애플리케이션 및 예상 용량 범위를 갖는 여러 가지 상이한 용량성 센서 엘리먼트와 함께 사용될 수 있는 통합 센서 인터페이스에서 구현되는 경우 특히 유용할 수도 있다.

다른 옵션은, 제1 및 제2 측정 단자(M1, M2)에 연결되는 용량성 센서 엘리먼트의 액션 값을 고려하는 교정 프로시져에 의해 스케일링 인자를 설정하는 것이다. 예를 들면, 스케일링 인자를 변경하는 것에 의해, 용량성 센서 엘리먼트의 실제 값 및 스케일링 인자로 달성될 수 있는 다이나믹 레인지를 고려하는 최적의 설정이 발견될 수 있다.

앞서 언급되는 바와 같이, 용량성 센서 엘리먼트를 충전하기 위해 다운스케일링된 전압을 사용하는 것의 한 가지 효과는 더 작은 커패시턴스 값이 기준 블록(CREF)에서 사용될 수 있다는 것이다. 이것은, 합리적인 측정 범위를 유지하면서, 기준 블록의 기준 전하 저장소를 집적 회로에 통합하는 것을 허용한다. 게다가, 감소된 커패시턴스 값에 기인하여 그러한 통합을 위해서는 작은 실리콘 영역만이 필요로 된다. 따라서, 외부 기준 커패시터의 사용은 방지될 수 있다. 몇몇 애플리케이션에서, 상기에서 설명되는 구현예 중 하나에 따른 CDC는, 용량성 센서 엘리먼트와 결합되어 센서 디바이스를 형성할 수 있다. 용량성 센서 엘리먼트는, 압력, 습도, 가스 농도, 이슬점, 가속도, 기울기, 각도, 가속도, 경사, 위치, 힘, 액체 또는 다른 유체 또는 유동화된 고체의 레벨과 같은 물리적 또는 화학적 양을 측정하도록 구성된다. 그러나, 용량성 값을 통해 측정되는 다른 양이 이 열거에 의해 배제지는 않는다.

그러한 센서 디바이스는, 용량성 센서 엘리먼트, 예를 들면, 디지털 출력 신호 또는 센서 엘리먼트에 의해 측정되는 물리적 또는 화학적 양을 나타내는 값과 관련되는 데이터의 송신을 위한 RFID 회로를 더 포함할 수도 있다. RFID 회로는 센서 디바이스의 전력 공급부에 기여할 수도 있다. 예를 들면, 초저전력 센서 디바이스가 이러한 방식으로 제조될 수 있다.

그러한 통합 센서 인터페이스 또는 센서 디바이스는, 스마트 가전 또는 IoT 디바이스 또는 이동 전화, 태블릿, 노트북 또는 다른 핸드헬드 디바이스 또는 소비자, 산업 및 자동차 시장을 위한 다른 애플리케이션과 같은 다양한 전자 디바이스에서 사용될 수 있다.

Claims

커패시턴스 대 디지털 컨버터(capacitance to digital converter; CDC)로서,
제1 및 제2 기준 전압(VREFP, VREFN)을 수신하기 위한 제1 및 제2 기준 단자(T1, T2);
하나 이상의 기준 전하 저장소(reference charge store)를 포함하며 상기 하나 이상의 기준 전하 저장소를 상기 제1 및 제2 기준 단자(T1, T2)에 선택적으로 연결하기 위한 제1 스위칭 블록(SWB1)을 통해 상기 제1 및 제2 기준 단자(T1, T2)에 커플링되는 기준 블록(CREF);
스케일링 인자(scaling factor)에 따라 상기 제1 및 제2 기준 전압(VREFP, VREFN)으로부터 다운스케일링된 전압(SVREFP, SVREFN)을 제3 및 제4 기준 단자(T3, T4)에 제공하기 위한 스케일링 블록(scaling block; SCB);
용량성 센서 엘리먼트(CS)를 연결하기 위한 제1 및 제2 측정 단자(M1, M2) - 상기 제1 측정 단자(M1)는, 상기 제1 및 제2 기준 전압(VREFP, VREFN) 중 적어도 하나로부터 상기 다운스케일링된 전압(SVREFP, SVREFN)을 선택적으로 수신하기 위한 제2 스위칭 블록(SWB2)을 통해 상기 제3 및 제4 기준 단자(T3, T4)에 커플링됨 - ; 및
상기 기준 블록(CREF)에 그리고 상기 제2 측정 단자(M2)에 커플링되며 상기 센서 엘리먼트(CS)와 상기 기준 블록 사이의 전하 분포에 기초하여 그리고 상기 스케일링 인자에 기초하여 디지털 출력 신호 - 상기 출력 신호는 상기 센서 엘리먼트(CS)의 커패시턴스 값을 나타냄 - 를 결정하도록 구성되는 프로세싱 블록(processing block; PROC)을 포함하는, 커패시턴스 대 디지털 컨버터(CDC).
제1항에 있어서,
상기 스케일링 인자는 1보다 더 작은 것인, 커패시턴스 대 디지털 컨버터(CDC).
제1항 또는 제2항에 있어서,
상기 CDC는,
제1 위상 동안, 상기 제1 측정 단자(M1)를 상기 제2 스위칭 블록(SWB2)을 통해 상기 제3 기준 단자(T3)에 연결하도록, 그리고
상기 제1 위상과 중첩되지 않는 제2 위상 동안, 상기 제1 측정 단자(M1)를 상기 제2 스위칭 블록(SWB2)을 통해 상기 제4 기준 단자(T4)에 연결하도록
구성되는 것인, 커패시턴스 대 디지털 컨버터(CDC).
제3항에 있어서,
상기 프로세싱 블록(PROC)은 적분기(IU, I1) 및 양자화기(Q)를 포함하되, 이들은 시그마-델타 아날로그 대 디지털 컨버터(analog-to-digital converter; ADC)의 일부이고,
상기 적분기(IU, I1)의 입력은 상기 기준 블록(CREF)에 그리고 상기 제2 측정 단자(M2)에 커플링되고,
상기 기준 블록(CREF)은 적어도 부분적으로 상기 양자화기(Q)의 출력으로부터 상기 적분기(IU, I1)의 입력으로의 상기 시그마-델타 ADC의 피드백 경로의 일부이고,
상기 제1 스위칭 블록(SWB1)은 상기 피드백 경로에서의 피드백 신호에 기초하여 제어되는 것인, 커패시턴스 대 디지털 컨버터(CDC).
제4항에 있어서,
상기 기준 블록(CREF)의 상기 하나 이상의 기준 전하 저장소는, 상기 제1 스위칭 블록(SWB1)을 통해, 제1 단부에서 상기 적분기(IU, I1)의 입력에 그리고 제2 단부에서 상기 제1 및 제2 기준 단자(T1, T2)에 스위칭 가능하게 커플링되는 적어도 하나의 피드백 전하 저장소(Cd1, Cd2)를 포함하는 것인, 커패시턴스 대 디지털 컨버터(CDC).
제5항에 있어서,
상기 출력의 값은 상기 적어도 하나의 피드백 전하 저장소의 커패시턴스 값과 상기 스케일링 인자로 스케일링되는 상기 센서 엘리먼트(CS)의 상기 커패시턴스 값 사이의 비율에 의존하는, 커패시턴스 대 디지털 컨버터(CDC).
제4항 내지 제6항 중 어느 한 항에 있어서,
상기 CDC는
상기 제2 측정 단자(M2)를 상기 제1 위상 동안 공통 모드 단자(VCM)에 그리고 상기 제2 위상 동안 상기 적분기(IU, I1)의 상기 입력에 연결하도록,
상기 기준 블록(CREF)의 상기 하나 이상의 기준 전하 저장소 중 적어도 하나의 기준 전하 저장소의 제1 단부를 상기 제1 위상 동안 상기 공통 모드 단자(VCM)에 그리고 제2 위상 동안 상기 적분기(IU, I1)의 상기 입력에 연결하도록,
상기 기준 블록(CREF)의 상기 하나 이상의 기준 전하 저장소 중 상기 적어도 하나의 기준 전하 저장소의 제2 단부를,
상기 제1 위상 동안 상기 제1 기준 단자(T1)로 그리고 상기 제2 위상 동안 상기 제2 기준 단자(T2)로; 또는
상기 제1 위상 동안 상기 제2 기준 단자(T2)로 그리고 상기 제2 위상 동안 상기 제1 기준 단자(T1)로
연결하도록 구성되는, 커패시턴스 대 디지털 컨버터(CDC).
제3항에 있어서,
상기 프로세싱 블록(PROC)은 비교기(CMP) 및 상기 비교기(CMP)의 출력에 커플링되는 연속 근사 레지스터(successive approximation register; SAR) 로직(SAR logic; SARL)을 포함하고,
상기 제2 측정 단자(M2) 및 상기 기준 블록(CREF)은 상기 비교기(CMP)의 입력에 커플링되고,
상기 비교기(CMP)의 상기 입력은 상기 제1 위상의 적어도 일부 동안 공통 모드 단자(VCM)에 커플링되고,
상기 SAR 로직(SARL)은 상기 제2 위상 동안 상기 제1 스위칭 블록(SWB1)을 제어하도록 그리고 상기 비교기(CMP)의 하나 이상의 비교 결과에 기초하여 상기 출력 신호를 결정하도록 구성되는 것인, 커패시턴스 대 디지털 컨버터(CDC).
제8항에 있어서,
상기 기준 블록(CREF)의 상기 하나 이상의 기준 전하 저장소의 각각은, 상기 비교기(CMP)의 상기 입력에 커플링되는 제1 단부 및 상기 SAR 로직(SARL)에 의해 제공되는 제어 신호에 따라 상기 제1 또는 제2 기준 단자(T1, T2) 중 어느 하나에 연결되는 제2 단부를 구비하는 것인, 커패시턴스 대 디지털 컨버터(CDC).
제8항에 있어서,
상기 CDC는 추가적인 스케일링 인자에 따라 제5 및 제6 기준 단자(T5, T6)에서 상기 제1 및 제2 기준 전압(VREFP, VREFN)의 추가로 다운스케일링된 전압(SVREFP2, SVREFN2)을 제공하기 위한 추가적인 스케일링 블록(SCB2)을 더 포함하고,
상기 기준 블록(CREF)의 상기 하나 이상의 기준 전하 저장소의 각각은, 상기 비교기(CMP)의 상기 입력에 커플링되는 제1 단부 및 상기 SAR 로직(SARL)에 의해 제공되는 제어 신호에 따라 상기 제5 또는 제6 기준 단자(T5, T6) 중 어느 하나에 연결되는 제2 단부를 구비하는 것인, 커패시턴스 대 디지털 컨버터(CDC).
제8항 내지 제10항 중 어느 한 항에 있어서,
상기 기준 블록(CREF)의 상기 하나 이상의 기준 전하 저장소의 각각은 기준 커패시턴스 값과 관련하여 미리 정의된 스케일링을 가지며, 상기 출력 값은 상기 기준 커패시턴스 값과 상기 스케일링 인자로 스케일링되는 상기 센서 엘리먼트(CS)의 상기 커패시턴스 값 사이의 비율에 의존하는, 커패시턴스 대 디지털 컨버터(CDC).
제1항 내지 제11항 중 어느 한 항에 있어서,
상기 스케일링 인자는 다음의 것:
프로그래밍 인터페이스를 통한 프로그래밍에 의해;
상기 제1 및 제2 측정 단자(M1, M2)에 연결되는 용량성 센서 엘리먼트(CS)의 실제 값을 고려하는 교정 프로시져에 의해;
고정된 설정에 의해
중 적어도 하나에 따라 설정되는 것인, 커패시턴스 대 디지털 컨버터(CDC).
제1항 내지 제12항 중 어느 한 항에 있어서,
상기 스케일링 블록은 상기 스케일링 인자에 따라 상기 제3 및 제4 기준 단자(T3, T4)에서 상기 다운스케일링된 전압(SVREFP, SVREFN)을 제공하기 위한 디지털 대 아날로그 컨버터(digital-to-analog converter)를 포함하는, 커패시턴스 대 디지털 컨버터(CDC).
제1항 내지 제13항 중 어느 한 항에 따른 CDC를 포함하는, 통합 센서 인터페이스.
제1항 내지 제13항 중 어느 한 항에 따른 CDC 그리고 압력, 근접도, 습도, 가스 농도, 가속도, 기울기, 각도와 같은 물리적 또는 화학적 양을 측정하도록 구성되는 상기 용량성 센서 엘리먼트(CS)를 포함하는, 센서 디바이스.
제15항에 있어서,
상기 용량성 센서 엘리먼트(CS)와 관련되는 데이터의 송신을 위한 무선 주파수 식별(radio frequency identification; RFID) 회로를 더 포함하되, 상기 RFID 회로는 상기 센서 디바이스의 전력 공급에 기여하는 것인, 센서 디바이스.