CN102318193B

CN102318193B - 宽范围电荷平衡电容数字转换器

Info

Publication number: CN102318193B
Application number: CN201080007294.0A
Authority: CN
Inventors: M.克劳斯; M.加法尔; K.王; E.霍夫曼
Original assignee: Hella KGaA Huek and Co
Current assignee: Idt Europe Ltd
Priority date: 2009-01-12
Filing date: 2010-01-12
Publication date: 2014-08-06
Anticipated expiration: 2030-01-12
Also published as: CN102318193A; WO2010081136A1; EP2386143A1; US20120112947A1; EP2386143B1; US8410969B2

Abstract

提供了一种电容数字转换器，该转换器包括：传感器电容、补偿电容以及参考电容，积分电路以及解调电路。传感器电容根据第一时钟来切换以及补偿电容根据具有更高切换频率的第二时钟来切换。参考电容根据来自转换器的输出的返回信号来切换。积分电路包括积分电容，并具有第一和第二节点，传感器电容、补偿电容以及参考电容每一个基于各自的第一时钟、第二时钟或返回信号来被切换到第一以及第二节点。解调电路接收积分电路的输出并将其转换为数字输出。补偿电容的更高频率的时钟允许补偿电容、参考电容或积分电容的电容量的减少，以及转换器的多时钟允许对传感器电容多参考的使用。

Description

宽范围电荷平衡电容数字转换器

相关申请的交叉引用

本申请要求2009年1月12日提交的美国临时申请No.61/143,851的优先权，该申请整体通过引用合并与此。

技术领域

本申请大体上涉及基于互补金属氧化半导体（CMOS）设备的用于电容性传感器信号的精确电容数字转换的宽范围电容数字电荷平衡转换器。

背景技术

电容性传感器信号调节集成电路，诸如来自德国德雷斯顿（Dresden）的Zentrum Mikroelektronik Dresden（ZMD）AG的cLite^TM电容性传感器信号调节器（或cLite^TM专用标准产品（ASSP）），包括电容数字转换器，并能够在可选的范围（例如，在cLite^TM信号调节器情况下的2-260pF）将电容转换为对应的数字值。有利地，cLite^TM信号调节器当前提供14-位分辨率以及在宽范围电容和温度上非常高的准确性，并能够被用于微控制器或其他开关应用。

电容性传感器被广泛用于许多MEMS传感元件中，诸如，用于液压控制系统的压力传感器、湿度传感器以及液体水平面测量仪器。这样的传感器不碰触或直接接触被感测的系统或设备，这样这些传感器有利于用于工业的直线以及角度位置传感器以及非接触式电位计，即使是在苛刻的或易爆环境条件下。

对于覆盖宽范围的电容数字转换器（CDC），诸如上述的cLite^TM电容性传感器以及信号调节器，通常来讲，片上补偿电容、参考电容以及积分电容必须都与传感器电容一样大或更大。根据所需的实施这可能不切实际并且高成本。

发明内容

一方面，通过提供一种电荷平衡电容数字转换器，克服了现有技术的缺点并提供了额外的优点。该电荷平衡电容数字转换器包括：传感器电容、补偿电容、参考电容、积分电路以及解调电路。传感器电容根据第一时钟计划表的第一时钟信号来切换，以及补偿电容根据第二时钟计划表的第二时钟信号来切换，其中第二时钟计划表具有比第一时钟计划表高的频率。参考电容被设置用于电荷平衡，并根据来自电荷平衡电容数字转换器的输出的返回信号来切换。集成电路包括积分电容，并具有第一输入节点和第二输入节点。传感器电容、补偿电容以及参考电容每一个根据各自的第一时钟计划表、第二时钟计划表或返回信号来切换到第一输入节点或第二输入节点。解调电路接收积分电路的输出并将积分电路的输出转换为时钟数字输出，其中第二时钟计划表具有比第一时钟计划表高的频率允许补偿电容、参考电容或积分电容的至少一者的电容量降低。

有利的是，此处提供的宽范围电容数字电荷平衡转换器具有高分辨率和低制造成本。在一个实施方式中，这是通过将多时钟与多参考（multi-referencing）方法一起应用来实现的。

通过本发明的技术来实现额外的特征和优点。此处详细描述本发明的其他实施方式和其他方面，并考虑作为要求的发明的一部分。

附图说明

在说明书的结尾部分特别指出并明确地要求关于本发明的主题。而本发明及其实践的组织和方法、以及本发明的进一步的目的和优点，通过参考与附图相联系的以下说明最好地被理解，在附图中：

图1示出了电荷平衡电容数字（C/D）转换器的一个实施方式；

图2示出了根据本发明的一个方面，具有多时钟和多参考特征的电荷平衡C/D转换器的一个实施方式；

图3是时钟时序图，示出了根据本发明的一个或多个方面的在图2的电荷平衡C/D转换器电路中应用的第一时钟信号（CLK_S）和第二时钟信号（CLK）的示例，特别示出了2:1时钟模式（即，[CLK：CLK_S]）；以及

图4示出了根据本发明的一个或多个方面的用于选择输入参考电压等级（level）（REFP-REFN）来输入到图2的电荷平衡C/D转换器的传感器电容的参考输入电压选择器电路的一个实施方式。

具体实施方式

图1示出了电荷平衡电容数字转换器100的示例。转换器100具有主要输入C_SENSOR，该C_SENSOR的输出节点通过第一开关110a连接到运算放大器（或积分器）150的负积分节点（IntNode），并通过第二开关110b连接到运算放大器150的正输入。如图所示，第一开关用时钟信号CLK定时并且第二开关用反向的CLK定时。运算放大器150的输出节点通过积分电容C_INT与运算放大器的IntNode桥接，并经由解调器160连接到与门（AND gate）170的输入，其中该与门170输出信号ZOUT（Z）。与门170的其他输入以及解调器160的其他输入被连接以接收时钟信号CLK（N）。

C_SENSOR的输入通过由CLK定时的第一开关112a连接到REFP，并且通过由反向CLK定时的第二开关112b连接到REFN。REFP与REFN之间的差值是参考电压110。电容COFF和CREF与CSENSOR并联耦合。这些电容在COFF的情况下，通过由CLK和反向CLK定时以及在CR_EF的情况下，通过来自转换器200的输出ZOUT（Z）的返回信号171定时的各个开关114a、114b和116a、116b开启（switch ON）或关闭（switched OFF），。

操作原理是

N*C_SENSOR*V_REF-N*C_OFF*V_REF-Z*C_REF*V_REF=0

其中V_REF=（REFP-REFN）.

每个时钟周期CLK（N）电容C_SENSOR（该C_SENSOR为传感器电容）将电荷加到IntNode，而每个时钟周期CLK（N）片上补偿电容C_OFF从IntNode提取电荷。

C_REF是片上参考电容，并且其由ZOUT（Z）启动的每个时钟周期从IntNode提取电荷。

当需要平衡电网电荷时ZOUT（Z）启动C_REF并且Z/N的比率是：

Z/N=（C_SENSOR-C_OFF）/C_REF

如图1描述的电荷平衡C/D转换器示出了对电路元件非常低的敏感性，但具有限定。

限定包括：

1）（C_SENSOR-C_OFF）/C_REF*（V_REF/2）<（VDD/2）

=>C_SENSOR<C_REF+C_OFF假定V_REF=VDD

C_SENSOR<C_REF假定C_OFF=0

2）（C_REF/C_INT）*（V_REF/2）<（VDD/2）

=>C_REF<C_INT（设计目标C_INT=1.25*C_REF）

或者V_REF<VDD.

从而片上电容（C_OFF，C_REF以及C_INT）通常都必须大于或等于C_SENSOR。这对C_SENSOR的大小有所限制。

图2示出了根据本发明的方面的提高的电容数字电荷平衡转换器，大体用200表示。如下面描述，转换器200有利地采用多时钟和多参考。

如图2所示，电容C_SENSOR、C_OFF以及C_REF连接到运算放大器250的负输入（即，IntNode），或可替换地经由分开的开关210a,210b、211a、211b连接到运算放大器250的正输入。

具体地，由第一时钟信号Clk_S定时的开关210a进行电容C_SENSOR的输出信号与IntNode的连接/断开，而由反向第一时钟信号Clk_S定时的开关210b进行电容C_SENSOR的输出信号与运算放大器250的正输入的连接/断开。

如图所示，补偿电容和参考电容（C_OFF和C_REF）使用第二时钟信号CLK以及反向第二时钟信号CLK经由开关211a,211b选择性地耦合到运算放大器250的负输入IntNode或正输入。

C_SENSOR的输入通过由第一时钟信号CLK_S定时的第一开关212a连接到REFP，并且通过由反向CLK_S定时的第二开关212b连接到REFN。这样，参考电压210（VREF）等于REFP-REFN。

C_OFF和C_REF的输入可替换地与地（GND）或VDD连接/断开，这样根据在输入侧的开关214a,214b,216a,216b的设置，电容C_OFF和C_REF上的电压从GND到VDD交替。C_OFF输入侧的开关214a,214b分别用时钟信号CLK和反向CLK定时，而C_REF输入侧的开关216a,216b用来自转换器200的输出（ZOUT（Z））的返回信号271来定时。

如图所示，运算放大器250的输出节点经由积分电容C_INT与运算放大器250的IntNode桥接，并经由解调器260与输出信号ZOUT（Z）的与门270的输入桥接。与门270的另一个输入被连接来接收第二时钟信号CLK（N），而输入到解调器260的时钟接收第一时钟信号CLK_S（N/MULT_F）。通过配置第一时钟信号的第一时钟计划表为比第二时钟信号的第二时钟计划表低一个因数（MULT_F）来实现多时钟。用于时钟信号CLK的第二时钟计划表可被写作CLK（N），其中N是每个单位时间的时钟数量。这样，用于时钟信号CLK_S的第一时钟计划表可被写作CLK_S（N/MULT_F），其中N/MULT_F是每个相同单位时间的时钟CLK_S的数量。

图2示出了第二时钟信号比第一时钟信号（CLK,CLK_S）为2:1模式的示例，但（通过示例）以1:1，4:1或8:1模式定时也是可行的。这些模式的细节在图4中示出，下面将进一步说明。

对图2的转换器200电路的创新包括：

（N/mult_F）*C_SENSOR*V_REF-N*C_OFF*VDD-Z*C_REF*VDD=0

N*C_SENSOR-N*C_OFF*mult_F*（VDD/V_REF）-Z*C_REF*mult_F*（VDD/V_REF）=0

Z/N=（C_SENSOR-（C_OFF+mult_F+mult_V）/（C_REF+mult_F+mult_V）

其中：

1）C_OFF和C_REF是0～7pF的片上可调电容（例如1pF级的3-位调整）。

2）mult_F:C_REF和C_OFF的多时钟模式以在不需要大的片上C_REF&C_OFF电容的情况下支持C_SENSOR大小范围（256PF）。

例如：

1:1（CLK:CLK_S）时钟模式，当（2pF,16pF）

2:1时钟模式，当（16pF,64pF）

4:1时钟模式，当（64pF,256pF）

3）mult_V:可变（V_REFP-V_REFN）参考电平在不需要大的片上C_INT电容的情况下支持C_SENSOR大小范围（256PF）。

通过具体示例：

[REFP,REFN]=[3/4,1/4]，当在1:1时钟模式（（2pF,16pF））时,C_INT=20pF

[REFP,REFN]=[5/8,3/8]，当在2:1时钟模式（（16pF,64pF））时,C_INT=40pF

[REFP,REFN]=[9/16,7/16]，当在4:1时钟模式（（64pF,256pF））时,C_INT=80pF

图3示出了2:1（CLK:CLK_S）时钟模式的示例，其中C_REF和C_OFF（在图2示出）每个接收两个时钟脉冲来转移足够的电荷以平衡由C_SENSOR的单个时钟增加的电荷。为了保持C_INT适当地小，对C_SENSOR的参考电压（REFP-REFN）被减小（例如,[REFP-REFN]=5/8VDD-3/8VDD）。

在图4，示出了参考输入电压选择器400，其接收多时钟选择信号（MULTICLKSEL[1:0]），并且向图2的电荷平衡C/D转换器提供VREF210（REFP–REFN）。该时钟设备可被分别连接到在图2示出的转换器的输入REFP和REFN。如上所述，参考输入电压选择器400由时钟信号MULTICLKSEL[1:0]来定时，该时钟信号（例如）通过将第二时钟信号CLK的第二时钟计划表比第一时钟信号CLK_S的第一时钟计划表来确定。

参考电压选择器具有两个信号发生器420a,420b，生成作为用于输出REFP和REFN的参考缓存块430的输入的两个输出信号。

如图所示，到信号发生器的输入被连接到包括产生所需比率的串联电阻410a-410i的电压分压器的各个节点。

有利地，REFP和REFN利用多时钟选择来标定（scale），以当使用较高的时钟比率时使用较小的（REFP-REFN）量。

当（REFP-REFN）的量减小时，由C_SENSOR和C_REF增加/提取的电荷减少。这样，允许C_INT保持合适的尺寸。

在图4的示例中：

[REFP,REFN]=[3/4,1/4]，当使用1:1（CLK:CLK_S）定时,

[REFP,REFN]=[5/8,3/8]，当使用2:1定时,

[REFP,REFN]=[9/16,7/16]，当使用4:1定时,以及

[REFP,REFN]=[17/32,15/32]，当使用8:1定时。

注意，通过一直使用[REFP,REFN]=[17:32,15/32]，C_INT可保持很小，但是当测量小传感器电容（例如，2pF）时使用这样的小参考电压会使底部噪声升高，这意味着，例如kT/C噪声会升高。

尽管文中详细说明并描述了实施方式，但对相关技术中的技术人员显而易见的是，在不背离本发明精神的情况下，能够进行各种修改、增加、替换等等，因此这些被考虑落入所附权利要求所定义的本发明的范围内。

Claims

1.一种电荷平衡电容数字转换器，该电荷平衡电容数字转换器包括：

传感器电容，该传感器电容根据第一时钟计划表的第一时钟信号来切换；

补偿电容，该补偿电容根据第二时钟计划表的第二时钟信号来切换，所述第二时钟计划表包括比所述第一时钟计划表高的切换频率；

参考电容，该参考电容用于电荷平衡，并且该参考电容根据来自所述电荷平衡电容数字转换器的输出的返回信号来切换；

积分电路，该积分电路包括积分电容，并且该积分电路包括第一输入节点和第二输入节点，所述传感器电容、所述补偿电容以及所述参考电容的每一者都基于各自的第一时钟计划表、第二时钟计划表或返回信号来被切换到所述第一输入节点或所述第二输入节点；以及

解调电路，该解调电路接收所述积分电路的输出并将所述积分电路的输出转换为时钟数字输出，其中所述第二时钟计划表具有比所述第一时钟计划表高的切换频率，所述第二时钟计划表允许在所述补偿电容、参考电容或积分电容中的至少一者上的电容量降低。

2.根据权利要求1所述的电荷平衡电容数字转换器，其中所述补偿电容和所述参考电容的每一者包括具有0pF～7pF的电容量值的片上可调电容。

3.根据权利要求1所述的电荷平衡电容数字转换器，其中所述第二时钟计划表的频率至少是所述第一时钟计划表的频率的2倍。

4.根据权利要求1所述的电荷平衡电容数字转换器，其中当所述传感器电容在16pF～64pF范围中时，所述第二时钟计划表的频率是所述第一时钟表的频率的2倍，以及当所述传感器电容在64pF～256pF范围中时，所述第二时钟计划表的频率是所述第一时钟计划表的频率的4倍.

5.根据权利要求1所述的电荷平衡电容数字转换器，其中所述传感器电容接收第一参考输入电压，并且所述补偿电容和所述参考电容接收第二参考输入电压，所述第一参考输入电压与所述第二参考输入电压不相同。

6.根据权利要求5所述的电荷平衡电容数字转换器，其中所述第一参考输入电压包括基于所述第一时钟计划表和所述第二时钟计划表选择的可变电压等级，并且所述第二参考输入电压在GND和VDD之间切换。

7.根据权利要求6所述的电荷平衡电容数字转换器，该电荷平衡电容数字转换器还包括参考输入电压选择器，该参考输入电压选择器向所述传感器电容提供所述第一参考输入电压，并接收作为输入的多时钟选择信号，所述多时钟选择信号对应于所述第二时钟计划表与所述第一时钟计划表的比率，以及其中所述参考输入电压选择器利用所述多时钟选择信号来选择第一输入参考电压等级。

8.根据权利要求7所述的电荷平衡电容数字转换器，其中所述多时钟选择信号的增加引起向所述传感器电容提供的所述第一输入参考电压等级的降低。

9.根据权利要求1所述的电荷平衡电容数字转换器，其中所述解调电路包括：

解调器，该解调器根据所述第一时钟信号来切换，以及

与门，该与门在第一输入接收所述解调器的输出以及在第二输入接收所述第二时钟信号。