KR20210145804A - 고차 모드 표면 탄성파 디바이스 - Google Patents

고차 모드 표면 탄성파 디바이스 Download PDF

Info

Publication number
KR20210145804A
KR20210145804A KR1020217035849A KR20217035849A KR20210145804A KR 20210145804 A KR20210145804 A KR 20210145804A KR 1020217035849 A KR1020217035849 A KR 1020217035849A KR 20217035849 A KR20217035849 A KR 20217035849A KR 20210145804 A KR20210145804 A KR 20210145804A
Authority
KR
South Korea
Prior art keywords
acoustic wave
surface acoustic
piezoelectric substrate
interdigital transducer
order mode
Prior art date
Application number
KR1020217035849A
Other languages
English (en)
Inventor
미치오 가도타
슈지 다나카
Original Assignee
도호쿠 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도호쿠 다이가쿠 filed Critical 도호쿠 다이가쿠
Publication of KR20210145804A publication Critical patent/KR20210145804A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H03H9/14541—Multilayer finger or busbar electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

이 고차 모드 표면 탄성파 디바이스는 LiTaO3 결정 또는 LiNbO3 결정으로 구성된 압전 기판(11)과, 압전 기판(11)의 표면에 매립되는 인터디지털 트랜스듀서(12)를 포함하지만 압전 기판(11)의 표면으로부터 돌출되도록 형성될 수 있고, 고차 모드 표면 탄성파 디바이스는 고차 모드 표면 판성파를 이용한다. 고차 모드 표면 탄성파 디바이스는 압전 기판(11) 상에 적층된 박막(13) 또는 기판을 포함할 수 있고, 인터디지털 트랜스듀서(12)가 제공되는 압전 기판(11)의 표면과는 반대측의 표면과 접촉하도록 제공되는 지지 기판(14) 및/또는 다층막(15)을 포함할 수 있다. 고차 모드 표면 탄성파 디바이스는 3.8GHz 이상의 고주파수대에서도 양호한 특성을 제공하고 충분한 기계적 강도를 유지할 수 있다.

Description

고차 모드 표면 탄성파 디바이스
본 발명은 기본 모드의 오버톤들을 형성하는 고차 모드를 제공하기 위한 고차 모드 표면 탄성파 디바이스에 관한 것이다.
최근, 스마트폰 등에 의해 주로 사용되는 700MHz 내지 3GHz 범위의 주파수대는 상당히 혼잡한 거의 80개의 밴드를 포함한다. 이 문제를 해결하기 위해, 차세대 무선 통신 시스템을 위한 5세대 이동 통신 시스템(5G)은 3.6GHz 내지 4.9GHz의 범위의 주파수대를 사용하도록 계획되었고, 그 다음 세대는 6GHz 이상의 주파수대를 사용하도록 계획될 수 있다.
이들 계획에 있어서, 표면 탄성파 디바이스들과 같은 전형적인 탄성파 디바이스들은 항전기력 및 제조 기술의 제한으로 인해 인터디지털 트랜스듀서(IDT) 전극의 주기(λ를 감소시킬 수 없으며, 더 높은 주파수를 사용하는 데 제한이 있다. 도 1의 (a) 및 (b)는 압전 기판에 대해 LiTaO3 결정의 42° 회전된 Y-플레이트가 사용되고 X-전파 인터디지털 트랜스듀서 전극(52)이 Al로 형성된 구조를 갖는 종래의 표면 탄성파(SAW) 디바이스의 예의 평면도 및 단면도를 각각 도시한다. 도 1의 (b)의 단면도는 도 1의 (a)의 평면도에서 절단선 I-I를 따라 취한 단면을 도시한다.
도 1의 (c)는 인터디지털 트랜스듀서 전극(52)이 1.2μm의 주기를 가질 때 획득되는 임피던스-주파수 특성을 도시한다. 공진 주파수는 약 3.2GHz였고, 비대역폭은 3.8%였고, 임피던스비는 65dB였다. 또한, 작은 응답이 17.2GHz에서 고차 모드에 의해 야기되는 것으로 보이지만, 이 응답은 실제 레벨이 아니다. 인터디지털 트랜스듀서 전극(52)의 주기가 1μm로 감소되더라도, 공진 주파수는 약 3.8GHz이고, 따라서 종래의 SAW 디바이스는 5G 또는 그 이후 세대 이동 통신 시스템들에 필요한 주파수대를 분명히 커버할 수 없다.
여기서, 특허 문헌(PTL)) 1에는 0.45 이하의 금속화비(metallization ratio)에서, Al보다 무거운 Pt, Cu, Mo, Ni, Ta, W 등의 전극을 포함하며, 여기서 전극은 오일러 각(0°, 80°-130°, 0°)의 LiNbO3 기판에 매립되어 러브파의 기본 모드를 여기시킴으로써 넓은 대역폭을 획득하는 표면 탄성파 디바이스를 개시되어 있다. 또한, 비특허 문헌(NPL) 1에는, 0.1 파장 이하의 Cu 전극을 포함하고, 여기서 Cu 전극은 42° 회전된 Y-플레이트 LiTaO3 기판에 매립되고, 기본 모드에서 여기했을 때에 더 높은 Q 계수를 획득하기 위해 Cu 전극 상에 Al 전극이 형성되는 표면 탄성파 디바이스가 개시되어 있다. 한편, AlN 또는 ScAlN의 압전막을 사용하는 막 벌크 음향 공진기(FBAR)가 1.9GHz의 주파수대 대한 탄성파 필터로서 연구되었다(예를 들어, 비특허 문헌(NPL) 2 참조).
국제 공개 번호 WO2014/054580 A1
T. Kimura, M. Kadota, and Y. IDA, "High Q SAW resonator using upper-electrodes on Grooved-electrode in LiTaO3", Proc. IEEE Microwave Symp. (IMS), p.1740, 2010. Keiichi Umeda et al., "PIEZOELECTRIC PROPERTIES OF ScAlN THIN FILMS FOR PIRZO-MEMS DEVICES", MEMS 2013, Taipei, Taiwan January 20-24, 2013
그러나, 특허문헌 1 및 비특허문헌 1에 개시된 기술에 따르면, 전극에 사용되는 금속이 더 무겁고, 금속화비가 더 작으므로, 3.6GHz 이상의 주파수대에서는 충분한 성능이 획득되지 않았다. 비특허문헌 2의 벌크 탄성파 디바이스에 따르면, 다결정막으로 형성된 압전막으로 인해, 1.9GHz에서 55dB만큼 작은 임피던스비가 획득되고, 초고주파에서 감쇠가 더 커짐으로써, 만족스러운 특성을 실현하기 어려웠다. 또한, FBAR의 주파수는 (막의 음속)/(2x(막의 두께))의 양에 의해서만 결정되므로, 막은 더 높은 주파수를 얻기 위해 매우 작은 두께를 가질 필요가 있다. 종래의 FBAR은 자립형 압전막을 포함하고, 그 기계적 강도는 극도로 얇은 막을 필요로 할 수 있는 초고주파 응용을 위해 유지될 수 없다.
전술한 문제를 감안하여, 본 발명의 목적은 3.8GHz 이상을 포함하는 고주파수대에서도 양호한 특성 및 충분한 기계적 강도를 달성할 수 있는 고차 모드 표면 탄성파 디바이스를 제공하는 것이다.
이러한 목적을 달성하기 위해, 본 발명에 따른 고차 모드 표면 탄성파 디바이스는 LiTaO3 또는 LiNbO3 결정을 포함하는 압전 기판, 및 압전 기판의 표면에 매립된 인터디지털 트랜스듀서 전극을 포함하여 고차 모드에서 표면 탄성파를 사용할 수 있다.
고차 모드 표면 탄성파 디바이스는 압전 기판의 표면에 매립된 인터디지털 트랜스듀서 전극을 포함하여, 표면 탄성파의 고차 모드(예를 들어, 1차 모드, 2차 모드, 3차 모드 등)를 여기시켜, 더 큰 임피던스비를 가능하게 하는 고차 모드를 얻을 수 있다. 고차 모드 표면 탄성파 디바이스는 고차 모드를 사용하여 고주파수대를 다루고 3.8GHz 이상의 고주파수대에서도 양호한 특성들을 달성할 수 있다. 또한, 고차 모드를 이용함으로써, 압전 기판을 초박형화하거나 또는 3.8GHz 이상의 고주파수대에서도 인터디지털 트랜스듀서 전극의 주기를 감소시킬 필요성이 제거되어 충분한 기계적 강도가 유지될 수 있게 될 수 있다. 압전 기판은 압전막 또는 압전 박판을 포함할 수 있다는 점을 이해해야 한다.
고차 모드 표면 탄성파 디바이스는 압전 기판의 표면으로부터 돌출하도록 형성된 인터디지털 트랜스듀서 전극을 가질 수 있다. 이 경우에도, 더 큰 임피던스비를 가능하게 하는 고차 모드가 획득될 수 있다.
고차 모드 표면 탄성파 디바이스는 압전 기판과 접촉하여 제공되는 막 또는 기판을 포함할 수 있다. 또한, 고차 모드 표면 탄성파 디바이스는 인터디지털 트랜스듀서 전극이 제공되는 압전 기판의 표면과는 반대측의 표면에 접촉하여 제공되는 지지 기판 및/또는 다층막을 포함할 수 있다. 지지 기판이 포함될 때, 지지 기판은 금속 이외의 재료로 형성될 수 있다. 또한, 지지 기판은 Si, 수정, 사파이어, 유리, 실리카, 게르마늄 및 알루미나 중 적어도 하나로 형성될 수 있다. 또한, 다층막이 포함되는 경우, 다층막은 음향 임피던스가 상이한 복수의 층이 적층된 음향 다층막으로 형성될 수 있다. 이들 경우에서도, 보다 큰 임피던스비를 가능하게 하는 고차 모드가 획득될 수 있다.
이러한 고차 모드 표면 탄성파 디바이스는 바람직하게는 0.4 이상 내지 0.9 이하, 보다 바람직하게는 0.63 이상의 범위의 금속화비를 갖는 인터디지털 트랜스듀서 전극을 포함할 수 있다. 이 경우, 더 큰 임피던스비를 가능하게 하는 고차 모드가 획득 수 있다. 또한, 대역폭이 확장될 수 있다.
또한, 보다 큰 임피던스비를 가능하게 하는 고차 모드를 달성하기 위해, 고차 모드 표면 탄성파 디바이스는 이하와 같이 구성될 수 있다: 압전 기판은 LiTaO3 결정으로 형성될 수 있고, 인터디지털 트랜스듀서 전극은 Ti, Al, 및 Mg 합금 중 적어도 하나로 형성될 수 있다. 이 경우, 인터디지털 트랜스듀서 전극은 압전 기판에 그 표면으로부터, 바람직하게는 표면 탄성파의 파장/금속화비가 0.075 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.15 내지 0.6의 범위에 있음)에 있는 깊이까지, 보다 바람직하게는 표면 탄성파의 파장/금속화비가 0.115 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.23 내지 0.6의 범위에 있음)에 있는 깊이까지 매립된다. 여기서, 매립된 전극의 단면이 기판 표면에 수직이 아닐 때, 금속화비 및 전극 폭은 각각 유효 금속화비 및 유효 전극 폭일 수 있다. 이는 이후에도 적용된다.
또한, 압전 기판은 LiTaO3 결정으로 형성될 수 있고, 인터디지털 트랜스듀서 전극은 Ag, Mo, Cu, 및 Ni 중 적어도 하나로 형성될 수 있다. 이 경우, 인터디지털 트랜스듀서 전극은 압전 기판에 그 표면으로부터, 바람직하게는 표면 탄성파의 파장/금속화비가 0.08 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.16 내지 0.6의 범위에 있음)에 있는 깊이까지, 보다 바람직하게는 표면 탄성파의 파장/금속화비가 0.09 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.18 내지 0.6의 범위에 있음)에 있는 깊이까지 매립된다.
또한, 압전 기판은 LiTaO3 결정으로 형성될 수 있고, 인터디지털 트랜스듀서 전극은 Pt, Au, W, Ta, 및 Hf 중 적어도 하나로 형성될 수 있다. 이 경우, 인터디지털 트랜스듀서 전극은 압전 기판에 그 표면으로부터, 바람직하게는 표면 탄성파의 파장/금속화비가 0.08 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.16 내지 0.6의 범위에 있음)에 있는 깊이까지, 보다 바람직하게는 표면 탄성파의 파장/금속화비가 0.125 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.25 내지 0.6의 범위에 있음)에 있는 깊이까지 매립된다.
또한, 압전 기판은 LiNbO3 결정으로 형성될 수 있고, 인터디지털 트랜스듀서 전극은 Ti, Al, 및 Mg 합금 중 적어도 하나로 형성될 수 있다. 이 경우, 인터디지털 트랜스듀서 전극은 압전 기판에 그 표면으로부터, 바람직하게는 표면 탄성파의 파장/금속화비가 0.07 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.14 내지 0.6의 범위에 있음)에 있는 깊이까지, 보다 바람직하게는 표면 탄성파의 파장/금속화비가 0.105 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.21 내지 0.6의 범위에 있음)에 있는 깊이까지 매립된다.
또한, 압전 기판은 LiNbO3 결정으로 형성될 수 있고, 인터디지털 트랜스듀서 전극은 Ag, Mo, Cu, 및 Ni 중 적어도 하나로 형성될 수 있다. 이 경우, 인터디지털 트랜스듀서 전극은 압전 기판에 그 표면으로부터, 바람직하게는 표면 탄성파의 파장/금속화비가 0.065 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.13 내지 0.6의 범위에 있음)에 있는 깊이까지, 보다 바람직하게는 표면 탄성파의 파장/금속화비가 0.09 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.18 내지 0.6 파장의 범위에 있음)에 있는 깊이까지 매립된다.
또한, 압전 기판은 LiNbO3 결정으로 형성될 수 있고, 인터디지털 트랜스듀서 전극은 Pt, Au, W, Ta, 및 Hf 중 적어도 하나로 형성될 수 있다. 이 경우, 인터디지털 트랜스듀서 전극은 압전 기판에 그 표면으로부터, 바람직하게는 표면 탄성파의 파장/금속화비가 0.075 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.15 내지 0.6의 범위에 있음)에 있는 깊이까지, 보다 바람직하게는 표면 탄성파의 파장/금속화비가 0.115 내지 0.3의 범위(예를 들어, 파장/금속화비가 0.5일 때 깊이는 0.23 내지 0.6 파장의 범위에 있음)에 있는 깊이까지 매립된다.
또한, 압전 기판은 LiTaO3 결정으로 형성될 수 있고, 오일러 각은 바람직하게는 (0° +/- 10°, 112° 내지 140°, 0° +/- 5°)의 범위에 있거나 또는 이와 결정학적으로 등가인 오일러 각일 수 있고, 보다 바람직하게는 (0° +/- 10°, 120° 내지 132°, 0° +/- 5°)의 범위에 있거나 또는 이와 결정학적으로 등가인 오일러 각일 수 있다.
또한, 압전 기판은 LiNbO3 결정으로 형성될 수 있고, 오일러 각은 바람직하게는 (0° +/- 25°, 78° 내지 153°, 0° +/- 5°)의 범위에 있거나 또는 이와 결정학적으로 등가인 오일러 각일 수 있고, 보다 바람직하게는 (0° +/- 20°, 87° 내지 143°, 0° +/- 5°)의 범위에 있거나 또는 이와 결정학적으로 등가인 오일러 각일 수 있다.
여기서, 오일러 각(
Figure pct00001
, θ, Ψ)은 오른손 좌표계로 표현되고, 압전 기판의 절단면 및 표면 탄성파의 전파 방향을 나타낸다. 따라서, 압전 기판을 형성하는 LiTaO3 또는 LiNbO3 등의 결정에서의 결정축 X, Y 및 Z에 대하여, Z축을 회전축으로 하여 X축을 반시계 방향으로
Figure pct00002
회전시킬 때 X'축이 획득된다. 다음으로, X'축을 회전축으로 하여 Z축을 반시계 방향으로 θ 회전시켰을 때에 Z'축이 획득된다. 그 후, Z'축을 법선으로 정의하고, X'축을 포함하는 면을 압전 기판의 절단면으로 정의한다. 또한, Z'축을 회전축으로 하여 X'축을 반시계 방향으로 회전시킨 Ψ 회전시킬 때 획득된 방향을 표면 탄성파의 전파 방향으로 정의한다. 또한, X'축 및 Z'축에 수직인 축은 이러한 회전으로 인해 Y축이 이동함으로써 Y'축으로서 획득된다.
오일러 각의 정의에 따르면, 40°-회전된 Y판의 X-방향 전파는 오일러 각(0°, 130°, 0°)으로 표현되고, 40°-회전된 Y판의 90° X-방향 전파는 오일러 각(0°, 130°, 90°)으로 표현된다. 원하는 오일러 각에서 압전 기판을 절단하는 것은 오일러 각의 각 성분에 대해 거의 최대 +/-0.5°의 오차를 야기할 수 있다는 것을 이해해야 한다. 인터디지털 트랜스듀서 전극의 형상과 관련하여, 거의 +/-3°의 오차가 전파 방향 Ψ으로 발생될 수 있다. 탄성파의 특성과 관련하여, 오일러 각(
Figure pct00003
, θ, Ψ)의
Figure pct00004
및 Ψ에 대해 약 +/-5°의 시프트로 인한 특성차가 거의 없을 수 있다.
디바이스는 인터디지털 트랜스듀서 전극이 제공되는 압전 기판의 표면과는 반대측의 표면에 접촉하여 제공된 지지 기판, 막, 및 다층막 중 적어도 하나를 포함할 수 있고, 지지 기판은 2000 내지 3000m/s 또는 6000 내지 8000m/s 범위의 횡방향 음속 또는 등가의 횡방향 음속을 허용할 수 있고, 압전 기판은 0.2 내지 20 파장 범위의 두께를 가질 수 있다.
디바이스는 인터디지털 트랜스듀서 전극이 제공되는 압전 기판의 표면과는 반대측의 표면과 접촉하여 제공된 지지 기판, 막, 및 다층막 중 적어도 하나를 포함할 수 있고, 지지 기판은 3000 내지 6000m/s 범위의 횡방향 음속 또는 등가의 횡방향 음속을 허용할 수 있고, 압전 기판은 2 내지 20 파장 범위의 두께를 가질 수 있다.
디바이스는 인터디지털 트랜스듀서 전극이 제공되는 압전 기판의 표면과는 반대측의 표면에 접하여 제공된 지지 기판, 막, 및 다층막 중 적어도 하나를 포함할 수 있고, 지지 기판의 선팽창 계수는 10.4 x 10-6/℃ 이하일 수 있다. 지지 기판/압전 기판의 두께비 TR은 TR의 값 이상일 수 있으며, 여기서 TR은 하기 수학식 (1)에 의해 정의될 수 있다.
TR = α x 0.55 x 106 + 2.18 (1),
여기서 α는 선팽창 계수이다.
본 발명에 따르면, 3.8GHz 이상의 고주파수대에서도 양호한 특성을 획득할 수 있고 또한 충분한 기계적 강도를 유지할 수 있는 고차 모드 표면 탄성파 디바이스를 제공할 수 있다.
도 1의 (a)는 종래의 표면 탄성파 디바이스[Al 인터디지털 트랜스듀서 전극/42°-회전된 Y-플레이트 X-전파 LiTaO3 결정]의 평면도를 나타내고, 도 1의 (b)는 그 단면도를 나타내며, 도 1의 (c)는 도 1의 (a) 및 (b)에 나타낸 표면 탄성파 디바이스의 임피던스-주파수 특성들을 나타내는 그래프이다.
도 2의 (a)는 본 발명의 실시예에 따른 고차 모드 표면 탄성파 디바이스를 나타내고, 도 2의 (b)는 막을 포함하는 도 2의 (a)의 디바이스의 변형을 나타내고, 도 2의 (c)는 돌출된 인터디지털 트랜스듀서 전극을 포함하는 도 2의 (a)의 디바이스의 다른 변형을 나타내고, 도 2의 (d)는 지지 기판을 포함하는 도 2의 (a)의 디바이스의 다른 변형을 나타내고, 도 2의 (e)는 돌출된 인터디지털 트랜스듀서 전극을 포함하는 도 2의 (d)의 디바이스의 다른 변형을 나타내고, 도 2의 (f)는 압전 기판과 지지 기판 사이에 다층막을 포함하는 도 2의 (d)의 디바이스의 다른 변형을 나타낸다.
도 3은 도 2의 (a) 내지 (f)에 나타낸 고차 모드 표면 탄성파 디바이스의 단면도를 나타내며, 여기서 매립된 전극의 측면은 기판 표면에 수직하지 않는다.
도 4의 (a)는 인터디지털 트랜스듀서 전극의 금속화비가 0.5일 때 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극/(0°, 126.5°, 0°) LiTaO3 결정 기판]의 임피던스-주파수 특성들을 나타내는 그래프이고, 도 4의 (b)는 도 4의 (a)에 나타낸 1차 모드 공진 주파수 주위의 부분을 확대한 그래프이고, 도 4의 (c)는 그 1차 모드 공진 주파수에서의 변위 분포를 나타내는 그래프이고, 도 4의 (d)는 인터디지털 트랜스듀서 전극의 금속화비가 0.7일 때 디바이스의 1차 모드 임피던스-주파수 특성들을 나타내는 그래프이다.
도 5는 도 2의 (c)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.5)/(0°, 126.5°, 0°) LiTaO3 결정 기판]의 임피던스-주파수 특성을 나타내는 그래프이다.
도 6의 (a)는 지지 기판을 Si 기판으로 형성할 때의 도 2의 (d)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.5/(0°, 126.5°, 0°) LiTaO3 결정 기판]의 임피던스-주파수 특성을 나타내는 그래프이고, 도 6의 (b)는 지지 기판을 수정 기판으로 형성할 때의 디바이스의 임피던스-주파수 특성을 나타내는 그래프이다.
도 7은 도 2의 (f)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.5/(0°, 126.5°, 0°) LiTaO3 결정 기판]의 1차 모드 임피던스-주파수 특성을 나타내는 그래프이다.
도 8의 (a)는 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.5/(0°, 116°, 0°) LiNbO3 결정 기판]의 임피던스-주파수 특성을 나타내는 그래프이고, 도 8의 (b)는 도 8의 (a)에 나타낸 1차 모드 공진 주파수 주위의 부분을 확대한 그래프이다.
도 9는 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Cu 전극(금속화비 0.5)/(0°, 116°, 0°) LiNbO3 결정 기판]의 임피던스-주파수 특성을 나타내는 그래프이다.
도 10의 (a)는 인터디지털 트랜스듀서 전극이 Al, Cu 또는 Au 전극인, 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[인터디지털 트랜스듀서 전극(금속화비 0.5)/(0°, 126.5°, 0°) LiTaO3 결정 기판]에 대해, 각각의 전극의 두께와 1차 모드 비대역폭 사이의 관계를 나타내는 그래프이고, 도 10의 (b)는 각각의 전극의 두께와 1차 모드 임피던스비 사이의 관계를 도시하는 그래프이다.
도 11의 (a)는 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.5)/(0°, θ, 0°) LiTaO3 결정 기판]에 대해, θ와 1차 모드 비대역폭 사이의 관계를 나타내는 그래프이고, 도 11의 (b)는 θ와 1차 모드 임피던스비 사이의 관계를 나타내는 그래프이다.
도 12는 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.5)/(0°, θ, 0°) LiTaO3 결정 기판]에 따른 (
Figure pct00005
, 126.5°, 0°) LiTaO3 결정 기판에 대한
Figure pct00006
와 1차 모드 임피던스비 사이의 관계를 나타내는 그래프이다.
도 13의 (a)는 인터디지털 트랜스듀서 전극이 Al, Cu 또는 Au 전극인, 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[인터디지털 트랜스듀서 전극(금속화비 0.5)/(0°, 116°, 0°) LiNbO3 결정 기판]에 대해, 각각의 전극의 두께와 1차 모드 비대역폭 사이의 관계를 나타내는 그래프이고, 도 13의 (b)는 각각의 전극의 두께와 1차 모드 임피던스비 사이의 관계를 나타내는 그래프이다.
도 14의 (a)는 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.5)/(0°, θ, 0°) LiNbO3 결정 기판]에 대해, θ와 1차 모드 비대역폭 사이의 관계를 나타내는 그래프이고, 도 14의 (b)는 θ와 1차 모드 임피던스비 사이의 관계를 나타내는 그래프이다.
도 15는 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.5)/(
Figure pct00007
, θ, 0°) LiNbO3 결정 기판]에 따른 (
Figure pct00008
, 116°, 0°) LiNbO3 결정 기판에 대한
Figure pct00009
와 1차 모드 임피던스비 사이의 관계를 나타내는 그래프이다.
도 16의 (a)는 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극/(0°, 126.5°, 0°) LiTaO3 결정 기판]에 대해, Al 전극의 금속화비와 1차 모드 위상 속도 사이의 관계를 나타내는 그래프이고, 도 16의 (b)는 Al 전극의 금속화비와 1차 모드 임피던스비 사이의 관계를 나타내는 그래프이다.
도 17은 도 2의 (a)에 나타낸 고차 모드 표면 탄성파 디바이스[Al 전극(금속화비 0.85)/(0°, 126.5°, 0°) LiTaO3 결정 기판]의 임피던스-주파수 특성을 나타내는 그래프이다.
도 18의 (a)는 도 17에 나타낸 고차 모드 표면 탄성파 디바이스에 대해, 인터디지털 트랜스듀서 전극의 두께와 0차 내지 3차 모드 위상 속도 사이의 관계를 나타내는 그래프이고, 도 18의 (b)는 인터디지털 트랜스듀서 전극의 두께와 0차 내지 3차 모드 임피던스비 사이의 관계를 나타내는 그래프이다.
도 19는 도 2의 (d)에 나타낸 고차 모드 표면 탄성파 디바이스[홈 깊이가 0.2λ인 Cu 전극(금속화비 0.5)/(0°, 126.5°, 0°) LiTaO3 결정 기판/지지 기판]에 대해, 지지 기판이 c-사파이어, Si, 수정, 파이렉스 유리, 또는 납 유리로 형성될 때 LiTaO3 결정 기판 두께에 대한 1차 모드 임피던스비의 의존성을 나타내는 그래프이다.
도 20은 도 2의 (d)에 나타낸 고차 모드 표면 탄성파 디바이스[홈 깊이가 0.23λ인 Cu 전극(금속화비 0.5)/(0°, 116°, 0°) LiNbO3 결정 기판/지지 기판]에 대해, 지지 기판이 c-사파이어, Si, 수정, 파이렉스 유리, 또는 납 유리로 형성될 때 LiNbO3 결정 기판 두께에 대한 1차 모드 임피던스비의 의존성을 나타내는 그래프이다.
도 21은 도 2의 (d)에 나타낸 고차 모드 표면 탄성파 디바이스[홈 깊이가 0.3λ인 Al 전극(금속화비 0.5)/(0°, 126.5°, 0°) LiTaO3 결정 기판/지지 기판] 및 [홈 깊이가 0.3λ인 Al 전극(금속화비 0.5)/(0°, 116°, 0°) LiNbO3 결정 기판/지지 기판]에 대한 주파수의 온도 계수들이 지지 기판 선팽창 계수당 LiTaO3 및 LiNbO3 결정 기판 두께에 어떻게 의존하는지를 나타내는 그래프이다.
이제, 본 발명의 실시예들을 첨부된 도면들을 참조하여 설명할 것이다. 도 2 내지 도 21에는 본 발명의 실시예들에 따른 고차 모드 표면 탄성파 디바이스들에 대해 도시되어 있다. 도 2의 (a)에 나타낸 바와 같이, 고차 모드 표면 탄성파(SAW) 디바이스(10)는 압전 기판(11) 및 고차 모드 SAW를 사용하기 위한 인터디지털 트랜스듀서(IDT) 전극(12)을 포함한다.
압전 기판(11)은 LiTaO3 또는 LiNbO3 결정으로 형성된다. 인터디지털 트랜스듀서 전극(12)은 압전 기판(11)의 표면에 매립된다. 인터디지털 트랜스듀서 전극(12)은 압전 기판(11)의 표면과 동일한 평면 상에 또는 평면 아래에 제공된 상면을 포함할 수 있고, 압전 기판(11)의 표면으로부터 돌출될 수 있다는 것을 이해해야 한다. 후술하는 바와 같이, 전극 두께는 홈에 매립된 전극 두께라고 지칭할 수 있다.
도 2의 (b)에 나타낸 바와 같이, 고차 모드 표면 탄성파 디바이스(10)는 인터디지털 트랜스듀서 전극(12)의 갭들 사이의 압전 기판(11)의 표면을 덮도록 제공된 막(13)을 포함할 수 있다. 막(13)은 예를 들어, SiO2 막일 수 있다. 인터디지털 트랜스듀서 전극(12)은 막(13)의 표면과 동일한 평면 상에 제공된 상면을 포함한다. 또한, 고차 모드 표면 탄성파 디바이스(10)에서, 인터디지털 트랜스듀서 전극(12)의 표면은 압전 기판(11)의 표면과 동일한 평면 상에 있거나 그 아래에 제공될 수 있다. 도 2의 (c)에 나타낸 바와 같이, 인터디지털 트랜스듀서 전극(12)은 압전 기판(11)의 표면으로부터 돌출하도록 제공될 수 있다.
또한, 도 2의 (d)에 나타낸 바와 같이, 고차 모드 표면 탄성파 디바이스(10)는 지지 기판(14)을 포함할 수 있고, 압전 기판(11)은 두께가 작은 막으로 형성될 수 있고, 지지 기판(14)은 인터디지털 트랜스듀서 전극(12)이 제공되는 압전 기판(11)의 표면과는 반대측의 표면에 접촉하여 제공될 수 있다. 지지 기판(14)은 Si, 수정, 사파이어, 유리, 실리카, 게르마늄, 또는 알루미나 기판과 같은 반도체 또는 절연체로 형성된 기판일 수 있다. 또한, 도 2의 (d)의 구성 이외에, 도 2의 (b)에 나타낸 바와 같이, 압전 기판(11)의 표면에 막(13)이 형성될 수 있다. 또한, 도 2의 (d)의 구성 이외에, 도 2의 (c)의 구성과 마찬가지로, 도 2의 (e)에 나타낸 바와 같이, 고차 모드 표면 탄성파 디바이스(10)는 압전 기판(11)의 표면으로부터 돌출하는 인터디지털 트랜스듀서 전극(12)을 포함하도록 구성될 수 있다.
또한, 도 2의 (d)의 구성 이외에, 도 2의 (f)에 나타낸 바와 같이, 고차 모드 표면 탄성파 디바이스(10)는 압전 기판(11)과 지지 기판(14) 사이에 제공된 다층막(15)을 포함하도록 구성될 수 있다. 예를 들어, 다층막(15)은 음향 임피던스가 상이한 복수의 층이 적층되는 음향 다층막일 수 있다. 또한, 도 2의 (f)의 구성 이외에, 도 2의 (b)에 나타낸 바와 같이, 압전 기판(11)의 표면에 막(13)을 형성할 수 있거나, 또는 도 2의 (c)에 나타낸 바와 같이, 인터디지털 트랜스듀서 전극(12)이 압전 기판(11)의 표면으로부터 돌출될 수 있다.
고차 모드 표면 탄성파 디바이스(10)는 고차 모드(즉, 1차 모드, 2차 모드, 3차 모드 등)에서 SAW를 여기시키고 더 큰 임피던스비를 가능하게 하는 고차 모드를 달성하기 위해 압전 기판(11)의 표면에 매립된 인터디지털 트랜스듀서 전극(12)을 가질 수 있다. 고차 모드는 대략 2배, 3배, 또는 4배 주파수를 여기시키기 위한 오버톤(overtone)으로 지칭될 수 있다. 고차 모드 표면 탄성파 디바이스(10)는 이러한 고차 모드를 사용하여 고주파수들을 획득할 수 있고 3.8GHz 이상의 고주파수대에서도 양호한 특성들을 달성할 수 있다. 또한, 이러한 고차 모드를 이용함으로써, 압전 기판을 초박형화하거나 또는 3.8GHz 이상의 고주파수대에서도 인터디지털 트랜스듀서 전극의 주기를 감소시킬 필요성이 제거되어, 충분한 기계적 강도가 유지될 수 있게 될 수 있다.
일례로서, 고차 모드 표면 탄성파 디바이스(10)는 다음과 같이 제조될 수 있다. 우선, 압전 기판(11)의 표면에, 인터디지털 트랜스듀서 전극(12)이 매립될 전극 홈을 형성한다. 따라서, 전극 홈이 형성되지 않은 압전 기판(11)의 표면의 일부에 레지스트 등을 도포한 후, 압전 기판(11)의 표면을 아르곤(Ar) 이온 등에 의해 건식 에칭하여 전극 홈을 형성한다. 이 경우, 레지스트 대신에 또는 레지스트 이외의 재료로서, 압전 기판(11)보다 느린 에칭 속도를 허용하는 재료를 사용할 수 있다. 또한, 이러한 건식 에칭 이외에, 습식 에칭 방법이 사용될 수도 있다.
다음으로, 압전 기판(11)의 표면까지 전극 홈이 충전되기에 충분한 두께로 압전 기판(11)의 전체 표면에 전극용 금속을 퇴적한다. 그 후, 습식 에칭, 세정 등에 의해 레지스트를 제거한다. 따라서, 전극 홈에 매립된 인터디지털 트랜스듀서 전극(12)이 형성될 수 있다. 인터디지털 트랜스듀서 전극(12)의 두께가 원하는 두께에 충분하지 않을 때, 인터디지털 트랜스듀서 전극(12)의 두께를 조정하기 위해 에칭 등의 추가 단계가 수행될 수 있다는 것을 이해해야 한다.
도 2의 (a) 내지 도 2의 (f)에 나타낸 각 구성의 고차 모드 표면 탄성파 디바이스(10)에 대한 임피던스비, 비대역폭 등이 이하에서 추정된다. 도 1의 (c)를 참조하면, 임피던스비는 20 x log(Za/Zr)로서 제공되며, 여기서 Za는 공진에 의해 특성화된 임피던스들 중에서 가장 높은 반공진 주파수 fa에서의 반공진 임피던스를 나타내고, Zr은 가장 낮은 공진 주파수 fr에서의 공진 임피던스를 나타낸다. 비대역폭은 (fa-fr)/fr로서 제공된다. 또한, 도 1의 (a)를 참조하면, 인터디지털 트랜스듀서 전극(52)의 금속화비는, 인터디지털 트랜스듀서 전극(52)의 전극 핑거 폭(F)을 전극 핑거의 주기 λ의 절반(전극 핑거 폭 F와 인접한 전극 핑거들 사이의 갭 G의 합임)으로 제산한 비율, 즉, F/(F+G)=2xF/λ로서 제공된다.
도 3에 나타낸 바와 같이, 인터디지털 트랜스듀서 전극(12)의 전극이 수직 측면이 아니라 각진 측면을 갖도록 기판 표면 내에 매립되는 경우가 있을 수 있다. 이 경우, 금속화비 및 전극 폭은 각각 유효 금속화비 및 전극 폭으로서 간주될 수 있다. 따라서, 전극 홈의 측면과 압전 기판(11)의 상면 사이의 각도
Figure pct00010
가 90도 이하일 때, 유효 전극 폭 "c"는 (a+b)/2로서 제공될 수 있고, 유효 금속화비는 c/(c+e)로서 제공될 수 있으며, 여기서 "a"는 상면의 폭을 나타내고, "b"는 하면의 폭을 나타내고, "d"는 각 전극의 매립된 깊이를 나타낸다. 전극의 매립된 깊이는 "d"인 채로 유지된다.
본 명세서에서의 인터디지털 트랜스듀서 전극(12)은 1μm의 주기 λ및 0.5의 금속화비를 갖는데, 즉 전극 핑거 폭은 0.25μm이고 전극 핑거 갭은 0.25μm이다. 오일러 각도들(
Figure pct00011
, θ, Ψ)은 이하에서 단지 (
Figure pct00012
, θ, Ψ)로서 표현된다는 점이 이해되어야 한다. 또한, 압전 기판(11) 또는 인터디지털 트랜스듀서 전극(12)의 두께 등은, 사용될 표면 탄성파 디바이스의 파장 λ인터디지털 트랜스듀서 전극의 주기)에 대한 배율 계수로서 표현된다.
도 4의 (a) 내지 (d)는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)의 임피던스-주파수 특성 등을 나타낸다. 압전 기판(11)은 (0°, 126.5°, 0°) LiTaO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.36λ인 Al 전극으로 형성되고 압전 기판(11)의 표면으로부터 0.36λ의 깊이까지 매립된다. 도 4의 (a) 및 (b)는 임피던스-주파수 특성을 나타내고, 도 4의 (c)는 인터디지털 트랜스듀서 전극(12)의 금속화비가 0.5일 때 1차 모드 공진 주파수에서의 변위 분포를 나타낸다. 도 4의 (b)는 도 4의 (a)에 나타낸 1차 모드 공진 주파수 주위의 부분에 대한 확대도이다. 또한, 도 4의 (d)는 인터디지털 트랜스듀서 전극(12)의 금속화비가 0.7일 때의 임피던스-주파수 특성을 나타낸다.
도 4의 (a)에 나타낸 바와 같이, 압전 기판(11)에 인터디지털 트랜스듀서 전극(12)을 내립함으로써, 도 1의 (a) 내지 (c)에 나타낸 종래의 SAW 디바이스에 대한 3.3GHz의 0차 모드 공진 주파수보다 1.36배 높은 4.5GHz의 0차 모드 공진 주파수를 획득하는 것으로 밝혀졌다. 또한, 도 4의 (a) 및 (b)에 나타낸 바와 같이, 9.6GHz의 1차 모드 공진 주파수는 크게 여기되는 것으로 밝혀졌으며, 이는 4.5GHz의 0차 모드 공진 주파수보다 약 2배 높다. 1차 모드에 대한 비대역폭 및 임피던스비는 각각 3% 및 67dB이고, 도 1에 나타낸 종래의 SAW 디바이스보다 큰 임피던스비가 달성되는 것으로 밝혀졌다. 1차 모드 공진 주파수는 종래의 SAW 디바이스의 공진 주파수보다 약 2.9배 높았다.
또한, 9.5GHz의 1차 모드 공진 주파수는, 도 4의 (c)에 나타낸 바와 같이, 1차 모드가 SH(shear horizontal) 성분만으로부터 형성되고, 종래의 SAW 디바이스의 공진 주파수도 SH 성분으로부터 형성된다는 점에서, 기본 모드(0차 모드)의 고차 모드(1차 모드)인 것으로 밝혀졌다. 도 4의 (c)에 나타낸 문자 "L" 및 "SV"는 각각 종방향 성분 및 전단 수직 성분(shear vertical component)을 나타낸다는 것을 이해해야 한다. 또한, 도 4의 (d)에 나타낸 바와 같이, 금속화비를 0.7로서 구성함으로써 1차 모드 공진 주파수가 11.2GHz가 되고, 비대역폭이 3.4%가 되며, 임피던스비가 70dB가 되는 것으로 밝혀졌다. 이들 각각의 값은 0.5의 금속화비보다 1.2배 더 크고, 13% 더 넓으며, 3dB 더 크다.
도 5는 도 2의 (c)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)의 임피던스-주파수 특성들을 나타낸다. 압전 기판(11)은 (0°, 126.5°, 0°) LiTaO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 0.38λ의 두께를 갖는 Al 전극으로서 구성되고, 기판(11)의 표면으로부터 0.02λ돌출하면서 기판(11)의 표면으로부터 0.36λ의 깊이까지 매립된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다.
도 5에 나타낸 바와 같이, 고차 모드(1차 모드) 공진 주파수는 도 4의 (a) 및 도 4의 (b)보다 약간 더 높은 것으로 밝혀졌다. 또한, 임피던스비는 50dB만큼 작은 반면, 비대역폭은 1%만큼 좁고, 이는 더 좁은 대역폭 응용에 적합할 수 있다. 또한, 스퓨리어스 방출(spurious emission)을 야기할 수 있는 기본 모드(0차 모드)에서의 여기는 더 작은 것으로 밝혀졌다.
도 6은 도 2의 (d)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)의 임피던스-주파수 특성들을 나타낸다. 압전 기판(11)은 두께가 0.5λ인 (0°, 126.5°, 0°) LiTaO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.36λ인 Al 전극으로서 구성되고, 압전 기판(11)의 표면으로부터 0.36λ의 깊이까지 매립된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다. 지지 기판(14)은 Si 또는 수정으로 형성되고, 어떠한 경우에도 350μm의 두께를 갖는다. 지지 기판(14)은 접착제 또는 직접 접합에 의해 압전 기판(11)에 접합된다. 도 6의 (a)는 지지 기판(14)이 Si 기판으로서 구성될 때의 임피던스-주파수 특성들을 나타내고, 도 6의 (b)는 지지 기판(14)이 수정 기판으로서 구성될 때의 임피던스-주파수 특성들을 나타낸다.
도 6의 (a)에 나타낸 바와 같이, Si 지지 기판에 대한 1차 모드 공진 주파수, 비대역폭, 및 임피던스비는 각각 9GHz, 2.8%, 및 71dB인 것으로 밝혀졌다. 또한, 도 6의 (b)에 나타낸 바와 같이, 수정 기판에 대한 1차 모드 공진 주파수, 비대역폭, 및 임피던스비는 각각 9GHz, 3.5%, 및 68dB인 것으로 밝혀졌다. 도 6의 (a) 및 (b)를 도 4의 (b)와 비교하면, 지지 기판(14)을 제공함으로써 임피던스비가 더 커지게 하는 것으로 밝혀졌다. 더 큰 임피던스비를 획득하기 위해, 압전 기판(11)은 지지 기판(14)보다 얇을 수 있는데, 즉 두께는 바람직하게는 20 파장 이하, 보다 바람직하게는 10 파장 이하일 수 있다는 것을 이해해야 한다.
도 7은 도 2의 (f)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)의 임피던스-주파수 특성들을 나타낸다. 압전 기판(11)은 두께가 0.5λ인 (0°, 126.5°, 0°) LiTaO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.36λ인 Al 전극으로서 구성되고, 압전 기판(11)의 표면으로부터 0.36λ의 깊이까지 매립된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다. 다층막(15)은 음향 임피던스가 상이한 SiO2층(두께 0.25μm)과 Ta층(두께 0.25μm)이 6층막으로 교대로 적층된 음향 다층막으로 형성된다. 지지 기판(14)은 두께가 350μm인 Si 기판으로서 구성된다. 층들은 6개보다 많거나 적은 층을 포함할 수 있다는 것을 이해해야 한다.
도 7에 나타낸 바와 같이, 1차 모드 공진 주파수, 비대역폭, 및 임피던스비는 각각 9.5GHz, 2.6%, 및 69dB인 것으로 밝혀졌다. 도 7을 도 6의 (a)와 비교하면, 다층막(15)을 제공함으로써 대역폭이 약간 더 좁아지고 임피던스비가 약간 더 작아지는 것으로 밝혀졌다.
도 8의 (a) 및 (b)는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)의 임피던스-주파수 특성들을 나타낸다. 도 8의 (a)는 임피던스-주파수 특성들을 나타내고, 도 8의 (b)는 도 8의 (a)에 나타낸 1차 모드 공진 주파수 주위의 부분을 확대한 것이다. 압전 기판(11)은 (0°, 116°, 0°) LiNbO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.35λ인 Al 전극으로서 구성되고, 압전 기판(11)의 표면으로부터 0.35λ의 깊이까지 매립된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다.
도 8의 (a) 및 (b)에 나타낸 바와 같이, 압전 기판(11)이 LiTaO3 결정으로 형성된 경우(도 4의 (a) 내지 (d) 참조)와 유사하게, 압전 기판(11)이 LiNbO3 결정으로 형성될 때 10.4GHz의 고차 모드(1차 모드)가 크게 여기되는 것으로 밝혀졌다. 1차 모드에 대한 비대역폭 및 임피던스비는 각각 6.4% 및 68dB이었고, 대역폭 및 임피던스비는 도 4의 (b)에 나타낸 LiTaO3 결정의 1차 모드에 비해 더 넓고 더 큰 것으로 밝혀졌다.
도 9는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)의 임피던스-주파수 특성들을 나타낸다. 압전 기판(11)은 (0°, 116°, 0°) LiNbO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.24λ인 Cu 전극으로서 구성되고, 압전 기판(11)의 표면으로부터 0.24λ의 깊이까지 매립된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다.
도 9에 나타낸 바와 같이, 인터디지털 트랜스듀서 전극(12)이 Cu 전극이었을 때의 1차 모드 공진 주파수는 9.5GHz이었고, 이는 Al 전극의 경우(도 8의 (a) 참조)보다 약간 더 낮았지만; Cu 전극이 Al 전극보다 더 얇게(얕게) 형성되었더라도, Al 전극의 경우와 필적하는 68dB의 임피던스비가 얻어지는 것으로 밝혀졌다.
도 10의 (a)는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)의 비대역폭과 인터디지털 트랜스듀서 전극(12)의 두께 사이의 관계를 나타내고, 도 10의 (b)는 디바이스의 임피던스비와 인터디지털 트랜스듀서 전극(12)의 두께 사이의 관계를 나타낸다. 압전 기판(11)은 (0°, 126.5°, 0°) LiTaO3 결정이다. 압전 전극(12)은 Al, Cu, 또는 Au 전극으로서 구성된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다. 도 10의 (a) 및 (b)는 각각의 전극 두께(깊이)가 0.02λ로부터 0.6λ까지 변할 때, 각각의 전극의 두께와 비대역폭 사이의 관계 및 각각의 전극의 두께와 1차 모드 임피던스비 사이의 관계를 각각 나타낸다.
도 10의 (a)에 나타낸 바와 같이, Al 전극은 가장 넓은 대역폭을 갖는 것으로 밝혀졌고, Cu 및 Au 전극은 이 순서대로 더 좁은 대역폭을 갖는 것으로 밝혀졌다. 또한, 각각의 전극은 두께(깊이)가 커짐에 따라 더 넓은 대역폭을 갖는 것으로 밝혀졌다. 또한, 도 10의 (b)에 나타낸 바와 같이, Al 전극의 깊이가 0.15λ 내지 0.6λ의 범위일 때, Cu 전극의 깊이가 0.16λ 내지 0.6λ의 범위일 때, Au 전극의 깊이가 0.16λ 내지 0.6λ의 범위일 때, 임피던스비는 50dB 이상인 것으로 밝혀졌다. 또한, Al 전극의 깊이가 0.23λ 내지 0.6λ일 때, Cu 전극의 깊이가 0.18λ 내지 0.6λ의 범위일 때, Au 전극의 깊이가 0.25λ 내지 0.6λ의 범위일 때, 임피던스비는 60dB 이상인 것으로 밝혀졌다. 또한, Al 전극의 깊이가 0.3λ 내지 0.6λ의 범위일 때, Cu 전극의 깊이가 0.29λ 내지 0.6λ의 범위일 때, Au 전극의 깊이가 0.55λ 내지 0.6λ의 범위일 때, 임피던스비는 65dB 이상인 것으로 밝혀졌다.
전극 두께와 금속화비의 곱은 일정한데, 예를 들어, 금속화비가 0.5이고 전극 두께가 0.15λ일 때, 0.75의 금속화비에서 전극 두께는 (0.5x0.15λ)/0.75=0.10λ라는 것을 이해해야 한다. 따라서, 금속화비가 0.5이고 Al 전극의 두께가 0.15λ일 때, 예를 들어, Al 전극의 두께는 0.75의 금속화비에서 0.10λ이상일 수 있다.
각 전극의 두께와 임피던스비 간의 관계는 도 2의 (a)에 나타낸 구조뿐만 아니라 도 2의 (b) 내지 도 2의 (f)에 나타낸 구조들에 대해서도 일정한 것으로 이해될 것이다. 또한, 각 전극의 두께와 임피던스비 사이의 관계는 전극 재료(Ti 또는 Mg 합금 등)가 1500 내지 6000kg/m3 범위의 밀도를 가질 때의 Al 전극의 경향, 전극 재료(Ag, Mo, 또는 Ni 등)가 6000 내지 12000kg/m3 범위의 밀도를 가질 때의 Cu 전극의 경향, 및 전극 재료(Pt, W, Ta, 또는 Hf 등)가 12000 내지 23000kg/m3 범위의 밀도를 가질 때의 Au 전극의 경향과 동일한 경향을 나타낼 수 있다. 또한, 사용될 전극 재료가 상이한 금속들의 합금 또는 스택일 때, 전극 두께와 임피던스비 사이의 관계의 경향은 각각의 재료로부터 계산된 평균 밀도에 의해 결정될 수 있다.
도 11의 (a) 및 (b)는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)에 대한, 압전 기판(11)의 오일러 각과 1차 모드 비대역폭 간의 관계, 및 그 오일러 각과 1차 모드 임피던스비 간의 관계를 각각 나타낸다. 압전 기판(11)은 (0°, θ, 0°) LiTaO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.36λ인 Al 전극으로서 구성되고, 압전 기판(11)의 표면으로부터 0.36λ의 깊이까지 매립된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다. 도 11의 (a) 및 (b)는 오일러 각의 성분인 θ가 0°로부터 180°까지 변화할 때의, θ와 비대역폭 사이의 관계 및 θ와 임피던스비 사이의 관계를 각각 나타낸다.
도 11의 (a) 및 (b)에 나타낸 바와 같이, θ=112° 내지 140°일 때, 비대역폭은 2.5% 내지 3.2%의 범위에 있는 것으로 밝혀졌고, 임피던스비는 50dB 이상인 것으로 밝혀졌다. 또한, θ=120° 내지 132°일 때, 비대역폭은 2.6% 내지 2.7%의 범위에 있는 것으로 밝혀졌고, 임피던스비는 60dB 이상인 것으로 밝혀졌다. 또한, 도 12에 나타낸 바와 같이, 임피던스비는
Figure pct00013
=-20° 내지 20°일 때 50dB 이상이고,
Figure pct00014
=-10° 내지 10°일 때 60dB 이상인 것으로 밝혀졌다.
도 13의 (a) 및 (b)는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)에 대한, 인터디지털 트랜스듀서 전극(12)의 두께와 1차 모드 비대역폭 사이의 관계 및 그 두께와 1차 모드 임피던스비 사이의 관계를 각각 나타낸다. 압전 기판(11)은 (0°, 116°, 0°) LiNbO3 결정이다. 압전 전극(12)은 Al, Cu, 또는 Au 전극으로서 구성된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다. 도 13의 (a) 및 (b)는, 두께(깊이)가 0.02λ로부터 0.6λ까지 변화할 때, 각 전극의 두께와 비대역폭 간의 관계, 및 각 전극의 두께와 임피던스비 간의 관계를 각각 나타낸다.
도 13의 (a)에 나타낸 바와 같이, Al 전극은 가장 넓은 대역폭을 갖는 것으로 밝혀졌고, Cu 및 Au 전극은 이들 전극이 0.1λ이상에서 동일한 두께(깊이)를 가질 때 이 내림차순으로 더 좁은 대역폭을 갖는 것으로 밝혀졌다. 또한, 각각의 전극이 0.4λ이상의 두께를 가질 때 두께(깊이)가 커짐에 따라 각각의 전극은 더 넓은 대역폭을 갖는 것으로 밝혀졌다. 또한, 도 13의 (b)에 나타낸 바와 같이, Al 전극의 두께가 0.14λ 내지 0.6λ의 범위일 때, Cu 전극의 두께가 0.13λ 내지 0.6λ의 범위일 때, Au 전극의 두께가 0.15λ 내지 0.6λ의 범위일 때, 임피던스비는 50dB 이상인 것으로 밝혀졌다. 또한, Al 전극의 두께가 0.21 λ 내지 0.6λ의 범위일 때, Cu 전극의 두께가 0.18λ 내지 0.6λ의 범위일 때, 및 Au 전극의 두께가 0.23λ 내지 0.6λ의 범위일 때, 임피던스비는 60dB 이상인 것으로 밝혀졌다. 전극 두께와 금속화비의 곱은 전술된 바와 같이 일정하다는 것을 이해해야 한다.
각 전극의 두께와 임피던스비 간의 관계는 도 2의 (a)에 나타낸 구조뿐만 아니라 도 2의 (b) 내지 (f)에 나타낸 구조들에 대해서도 일정한 것으로 이해될 것이다. 또한, 각 전극의 두께와 임피던스비 사이의 관계는 전극 재료(Ti 또는 Mg 합금 등)가 1500 내지 6000kg/m3 범위의 밀도를 가질 때의 Al 전극의 경향, 전극 재료(Ag, Mo, 또는 Ni 등)가 6000 내지 12000kg/m3 범위의 밀도를 가질 때의 Cu 전극의 경향, 및 전극 재료(Pt, W, Ta, 또는 Hf 등)가 12000 내지 23000kg/m3 범위의 밀도를 가질 때의 Au 전극의 경향과 동일한 경향을 나타낼 수 있다. 또한, 사용될 전극 재료가 상이한 금속들의 합금 또는 스택일 때, 전극 두께와 임피던스비 사이의 관계의 경향은 각각의 재료로부터 계산된 평균 밀도에 의해 결정될 수 있다.
도 14의 (a) 및 (b)는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)에 대한, 압전 기판(11)의 오일러 각과 1차 모드 비대역폭 간의 관계, 및 그 오일러 각과 1차 모드 임피던스비 간의 관계를 각각 나타낸다. 압전 기판(11)은 (0°, θ, 0°) LiNbO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.3λ인 Al 전극으로서 구성되고, 압전 기판(11)의 표면으로부터 0.3λ의 깊이까지 매립된다. 인터디지털 트랜스듀서 전극(12)은 0.5의 금속화비를 갖는다. 도 14의 (a) 및 (b)는 오일러 각의 성분인 θ가 50°로부터 180°까지 변화할 때의, θ와 비대역폭 사이의 관계 및 θ와 임피던스비 사이의 관계를 각각 나타낸다.
도 14의 (a) 및 (b)에 나타낸 바와 같이, θ=78° 내지 153°일 때, 비대역폭은 4.4% 내지 6.5%의 범위에 있는 것으로 밝혀졌고, 임피던스비는 50dB 이상인 것으로 밝혀졌다. 또한, θ=87° 내지 143°일 때, 비대역폭은 5.2% 내지 6.5%의 범위에 있는 것으로 밝혀졌고, 임피던스비는 60dB 이상인 것으로 밝혀졌다. 또한, θ=94° 내지 135°일 때, 비대역폭은 5.7% 내지 6.5%의 범위에 있는 것으로 밝혀졌고, 임피던스비는 65dB 이상인 것으로 밝혀졌다. 또한, 도 15에 나타낸 바와 같이, 임피던스비는
Figure pct00015
=-25° 내지 25°일 때 50dB 이상이고,
Figure pct00016
=-10° 내지 10°일 때 70dB 이상인 것으로 밝혀졌다.
도 16의 (a) 및 (b)는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)에 대한, 인터디지털 트랜스듀서 전극(12)의 금속화비와 1차 모드 위상 속도 사이의 관계 및 그 금속화비와 1차 모드 임피던스비 사이의 관계를 각각 나타낸다. 압전 기판(11)은 (0°, 126.5°, 0°) LiTaO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.36λ인 Al 전극으로서 구성되고, 압전 기판(11)의 표면으로부터 0.36λ의 깊이까지 매립된다. 도 16의 (a) 및 (b)는 Al 전극의 금속화비가 0.3으로부터 0.9까지 변화할 때, 금속화비와 위상 속도 사이의 관계 및 금속화비와 임피던스비 사이의 관계를 각각 나타낸다.
도 16의 (a)에 나타낸 바와 같이, 위상 속도는 약 10000 내지 11500m/s의 범위에 있는 것으로 밝혀졌으며, 이는 금속화비가 커질수록 위상 속도가 커지는 경향이 있는 것으로 요약될 수 있다. 또한, 도 16의 (b)에 나타낸 바와 같이, 금속화비가 0.4 이상일 때 임피던스비는 50dB 이상인 것으로 밝혀졌고, 금속화비가 4.5 이상일 때 임피던스비는 60dB 이상인 것으로 밝혀졌고, 금속화비가 0.52 이상일 때 임피던스비는 65dB 이상인 것으로 밝혀졌고, 금속화비가 0.63 이상일 때 임피던스비는 70dB 이상인 것으로 밝혀졌다.
도 17는 도 2의 (a)에 나타낸 구조를 갖는 고차 모드 표면 탄성파 디바이스(10)의 임피던스-주파수 특성들을 나타낸다. 압전 기판(11)은 (0°, 126.5°, 0°) LiTaO3 결정이다. 인터디지털 트랜스듀서 전극(12)은 두께가 0.2λ인 Al 전극으로서 구성되고, 압전 기판(11)의 표면으로부터 0.2λ의 깊이까지 매립된다. 인터디지털 트랜스듀서 전극(12)은 0.85의 금속화비를 갖는다.
도 17에 나타낸 바와 같이, 1차 모드, 2차 모드 및 3차 모드와 같은 0차 모드의 고차 모드들이 여기되는 것으로 밝혀졌다. 도 4의 (a) 내지 (d) 및 도 8의 (a) 내지 (b)에 나타낸 바와 같이, 금속화비가 0.5이었을 때 2차 모드 또는 3차 모드가 거의 발견되지 않았고, 따라서 더 큰 금속화비는 2차 모드 및 3차 모드와 같은 고차 모드가 여기되는 것을 허용하는 것으로 이해될 수 있다.
도 18의 (a) 및 (b)는 도 17과 동일한 구조에서 인터디지털 트랜스듀서 전극(12)의 두께가 0.05λ로부터 0.55λ까지 변화할 때 인터디지털 트랜스듀서 전극(12)의 두께와 0차 모드 내지 3차 모드에 대한 위상 속도들 사이의 관계 및 인터디지털 트랜스듀서 전극(12)의 두께와 0차 모드 내지 3차 모드에 대한 임피던스비들 사이의 관계를 나타낸다. 도 18의 (a)에 나타낸 바와 같이, 예를 들어, 인터디지털 트랜스듀서 전극(12)의 두께가 0.3λ이었을 때, 위상 속도는 0차 모드에 비해 1차 모드에서는 약 2.7배, 2차 모드에서는 4.7배, 3차 모드에서는 약 6.9배 높은 것으로 밝혀졌다. 또한, 도 18의 (b)에 나타낸 바와 같이, 이 조건에서의 임피던스비는 1차 모드에서는 57dB, 2차 모드에서는 40dB, 3차 모드에서는 45dB인 반면, 0차 모드에서는 47dB이며, 이러한 고차 모드는 충분히 유용한 것으로 밝혀졌다.
표 1은 도 2의 (d)에 나타낸 고차 모드 표면 탄성파 디바이스[홈 전극/LiTaO3 또는 LiNbO3 결정 기판/지지 기판]에 대한 지지 기판의 밀도, 종방향 음속, 및 횡방향 음속을 나타낸다. 종방향 음속은 (C33/밀도)의 제곱근으로서 표현될 수 있고, 횡방향 음속은 (C44/밀도)의 제곱근으로서 표현될 수 있으며, 여기서 Cij는 탄성 강성 상수이다. 이들은 횡방향 음속에 따라 5개의 그룹 A, B, C, D 및 E로 분류된다.
Figure pct00017
도 19는 지지 기판이 c-사파이어, Si, 수정, 파이렉스 유리, 또는 납 유리로 형성될 때 도 2의 (d)에 나타낸 고차 모드 표면 탄성파 디바이스[홈 깊이가 0.2λ인 Cu 전극(금속화비 0.5)/(0°, 126.5°, 0°) LiTaO3 결정 기판/지지 기판]에 대한 LiTaO3 결정 기판 두께에 대한 임피던스비의 의존성을 나타낸다. 이 도면에서, 오픈된 심볼은 대역내 리플이 없는 특성을 나타내고, 채워진 심볼은 대역내 리플이 있는 특성을 나타낸다. LiTaO3 결정 두께가 20 파장 이상일 때, 모든 종류의 지지 기판에 대한 임피던스비는 LiTaO3 결정 기판만이 포함될 때, 즉 지지 기판이 없을 때 획득되는 68dB의 임피던스비와 일치하지만; LiTaO3 결정 두께가 20 파장 이하일 때, 임피던스비는 이 양보다 크다.
표 1에 나타낸 LiTaO3 결정에 대한 3604m/s의 횡방향 음속보다 훨씬 낮은, 표 1의 2000 내지 3000m/s의 횡방향 음속에 대응하는 그룹 A에서, 2414m/s의 속도를 갖는 납 유리는, LiTaO3 결정 두께가 0.2λ이상 20λ미만일 때 대역내 리플없이 임피던스비가 62dB가 되고, LiTaO3 결정 두께가 10λ이하일 때 임피던스비가 63dB 이상이 된다. LiTaO3의 횡방향 음속보다 훨씬 높은, 표 1의 6001 내지 8000m/s의 횡방향 음속에 대응하는 그룹 E에서, 6073m/s의 속도를 갖는 사파이어는 LiTaO3 결정 두께가 0.2λ이상 20λ미만일 때 대역내 리플없이 임피던스비가 62dB 이상이 되고, LiTaO3 결정 두께가 0.2λ이상 10λ미만일 때 대역내 리플없이 임피던스비가 63dB 이상이 된다.
그럼에도 불구하고, 3000 내지 4220m/s의 횡방향 음속에 대응하는 그룹 B의 파이렉스 유리, 4220 내지 5000m/s의 횡방향 음속에 대응하는 그룹 C의 수정, 및 4220 내지 5000m/s의 횡방향 음속에 대응하는 그룹 D의 Si 기판의 경우, LiTaO3 결정 두께가 0.2λ이상 2λ미만일 때 대역내 리플을 발생시키고, LiTaO3 결정 두께가 2λ이상 20λ미만일 때 62dB 이상의 임피던스비가 획득되고, LiTaO3 결정 두께가 2λ 내지 10λ일 때 64.5dB 이상의 임피던스비가 획득된다.
도 20은 지지 기판이 c-사파이어, Si, 수정, 파이렉스 유리, 또는 납 유리로 형성될 때 도 2의 (d)에 나타낸 고차 모드 표면 탄성파 디바이스[홈 깊이가 0.23λ인 Cu 전극(금속화비 0.5)/(0°, 112°, 0°) LiNbO3 결정 기판/지지 기판]에 대한 LiTaO3 결정 기판 두께에 대한 임피던스비의 의존성을 나타낸다. 이 도면에서, 오픈된 심볼은 대역내 리플이 없는 특성을 나타내고, 채워진 심볼은 대역내 리플이 있는 특성을 나타낸다. LiNbO3 결정 두께가 20 파장 이상일 때, 모든 종류의 지지 기판에 대한 임피던스비는 LiNbO3 결정 기판만이 포함될 때, 즉 지지 기판이 없을 때 획득되는 62dB의 임피던스비와 일치하지만; LiNbO3 결정 두께가 20 파장 미만인 경우, 임피던스비는 이 양보다 크다.
표 1에 나타낸 LiTaO3 결정에 대한 3604m/s의 횡방향 음속보다 훨씬 낮은 횡방향 음속에 대응하는, 표 1에 나타낸 그룹 A에서 2414m/s의 횡방향 음속을 갖는 납 유리는, LiTaO3 결정 두께가 0.2λ이상 20λ미만일 때 대역내 리플없이 임피던스비가 68 내지 80dB 이상이 되고, LiTaO3 결정 두께가 10λ이하일 때 대역내 리플없이 임피던스비가 71.5dB 이상이 된다. 유사하게, LiTaO3 결정의 횡방향 음속보다 훨씬 높은, 표 1의 그룹 C에서 6073m/s의 횡방향 음속을 갖는 사파이어는, LiTaO3 결정 두께가 0.2λ이상 20λ미만일 때 대역내 리플없이 임피던스비가 68 내지 71dB가 되고, LiTaO3 결정 두께가 10λ이하일 때 대역내 리플없이 임피던스비가 70dB 이상이 된다.
그럼에도 불구하고, 표 1에 나타낸 바와 같이 LiTaO3에 가까운 3000 내지 6000m/s의 횡방향 음속에 대응하는, 그룹 B, C, 및 D 각각의 파이렉스 유리, 수정, Si 지지 기판은, LiTaO3 결정 두께가 0.2λ이상 20λ미만일 때 대역내 리플이 발생하고, LiTaO3 결정 두께가 2λ 내지 20λ일 때 임피던스비가 68 내지 77dB가 되고 LiTaO3 결정 두께가 2λ 내지 10λ미만일 때 임피던스비가 71.5 내지 77dB가 된다. LiTaO3 또는 LiNbO3 결정 압전 기판과 지지 기판 사이에 막, 예를 들어, SiO2막, SiO막, 또는 SiOF막과 같은 SiO 화합물막이 포함되는 경우, 그 막과 하부 지지 기판의 평균 횡방향 음속이 고려되어야 한다는 것을 이해해야 한다. 압전 기판과 지지 기판 사이에 SiO2막, SiO 화합물막 또는 음향 다층막이 개재되더라도, 그룹 A, B, 및 C 중 어느 것이 2개의 파장 내의 이러한 막들의 음속의 외관상 평균에 대응하는지에 의해 압전 기판의 최적 막 두께가 결정될 수 있다. 이 경우, 압전 기판과 접촉하는 첫번째 층의 재료는 70%로 가중되고, 다른 모든 후속 층은 30%로 가중된다. 예를 들어, 첫번째 층이 0.5 파장의 두께를 갖는(횡방향 음속이 3572m/s인) SiO2막이고 지지 기판이 1.5 파장의 두께를 가질 때, 평균은 (3572x0.5x0.7+6073x1.5x0.3)=3982m/s로서 계산되고, LiTaO3 또는 LiNbO3 결정 기판은 그룹 E에서 최적 두께를 갖는 기판으로서 사용될 수 있다.
표 2는 LiTaO3 및 LiNbO3 결정의 선팽창 계수뿐만 아니라 LiTaO3 및 LiNbO3 결정보다 작은 전형적인 기판의 선팽창 계수를 나타낸다. 표 2는 고차 모드 표면 탄성파 디바이스[홈 전극/압전 기판/지지 기판] 구조에 사용되는 각 타입의 지지 기판의 선팽창 계수를 나타낸다.
Figure pct00018
도 21은 도 2의 (d)에 나타낸 고차 모드 표면 탄성파 디바이스[홈 깊이가 0.3λ인 Al 전극(금속화비 0.5)/(0°, 126.5°, 0°) LiTaO3 결정 기판/지지 기판] 및 [홈 깊이가 0.3λ인 Al 전극(금속화비 0.5)/(0°, 112°, 0°) LiNbO3 결정 기판/지지 기판]에 대한 주파수의 온도 계수들이 지지 기판 선팽창 계수당 LiTaO3 결정/지지 기판 및 LiNbO3 결정/지지 기판에 어떻게 의존하는지를 나타낸다. 종축은 LiTaO3 또는 LiNbO3 결정 기판/지지 기판을 사용했을 때의 섭씨 온도(℃)당 주파수 변화율, 즉, (온도가 -20℃로부터 80℃까지 변화했을 때의 최대 주파수 변화량)/(온도가 100℃로부터 20℃까지 변화했을 때의 최대 온도 변화량(여기서는 80도))으로서 표현되는 주파수의 온도 계수(TCF)를 나타낸다. 좌측의 종축은 LiTaO3 결정 기판을 사용할 때의 주파수의 온도 계수를 나타내고, 우측의 종축은 LiNbO3 결정 기판을 사용할 때의 주파수의 온도 계수를 나타낸다. 횡축은 지지 기판과 압전 기판 간의 비율, 즉 (지지 기판 두께)/(LiTaO3 또는 LiNbO3 결정 기판 두께)를 나타낸다.
Al 홈 전극이 지지 기판 상에만 제공되는 구조에 대한 주파수의 온도 계수는 LiTaO3 결정 및 LiNbO3 결정에 대해 각각 -45ppm/℃ 및 -100ppm/℃인 반면, 압전 기판/지지 기판의 두께비가 2.5 이상일 때 0.5x10-6/℃의 선팽창 계수를 갖는 지지 기판을 사용함으로써 LiTaO3 결정 및 LiNbO3 결정에 대한 주파수의 온도 계수를 각각 -25ppm/℃ 및 -35ppm/℃보다 더 우수하도록 향상시킬 수 있다. 압전 기판/지지 기판의 두께비가 4 이상일 때 선팽창 계수가 3.35x10-6/℃인 지지 기판을 사용하고, 압전 기판/지지 기판의 두께비가 6.7 이상일 때 선팽창 계수가 8.4x10-6/℃인 지지 기판을 사용하고, 압전 기판/지지 기판의 두께비가 8 이상일 때 선팽창 계수가 10.4x10-6/℃인 지지 기판을 사용함으로써, LiTaO3 결정 및 LiNbO3 결정에 대한 주파수의 온도 계수를 각각 -25ppm/℃ 및 -35ppm/℃보다 더 우수하도록 향상시킬 수 있다. 압전 기판/지지 기판의 선팽창 계수 α와 두께비 TR 사이의 관계는 하기 수학식 (2)로 표현될 수 있다.
TR = α x 0.55 x 106 + 2.18 (2)
따라서, 수학식 (2)에 의해 획득된 TR보다 큰 압전 기판/지지 기판의 두께비를 충촉시키는 압전 기판 및 지지 기판을 사용할 수 있다. 압전 기판과 지지 기판 사이에 SiO2막, SiO 화합물막, 또는 음향 다층막이 개재되더라도, 각각의 선팽창 계수의 두께 기반 평균 및 총 두께로부터 TR을 계산할 수 있다. 10.4x10-6/℃ 이하의 선팽창 계수, 즉, 표 2에 나타낸 바와 같은 LiTaO3 또는 LiNbO3 결정 기판보다 작은 선팽창 계수를 갖는 지지 기판을 사용하는 것이 바람직하고, 이 양보다 작은 선팽창 계수가 지지 기판에 보다 바람직하다.
10 고차 모드 표면 탄성파 디바이스
11 압전 기판
12 인터디지털 트랜스듀서(IDT) 전극
13 막
14 지지 기판
15 다층막

Claims (27)

  1. 고차 모드 표면 탄성파 디바이스로서,
    LiTaO3 또는 LiNbO3 결정을 포함하는 압전 기판; 및
    상기 압전 기판의 표면에 매립된 인터디지털 트랜스듀서 전극을 포함하고,
    고차 모드 표면 탄성파가 상기 고차 모드 표면 탄성파 디바이스에 사용되는 고차 모드 표면 탄성파 디바이스.
  2. 제1항에 있어서,
    상기 인터디지털 트랜스듀서 전극은 상기 압전 기판의 표면과 동일 평면 상에 있지 않도록 형성되는 고차 모드 표면 탄성파 디바이스.
  3. 제2항에 있어서,
    상기 압전 기판과 접촉하여 제공되는 막 또는 기판을 추가로 포함하는 고차 모드 표면 탄성파 디바이스.
  4. 제1항 또는 제2항에 있어서,
    기판 및/또는 다층막을 추가로 포함하고, 상기 기판 및/또는 상기 다층막은 상기 인터디지털 트랜스듀서 전극이 제공되는 상기 압전 기판의 표면과는 반대측의 표면에 제공되는 고차 모드 표면 탄성파 디바이스.
  5. 제4항에 있어서,
    상기 지지 기판은 금속 이외의 재료를 포함하는 고차 모드 표면 탄성파 디바이스.
  6. 제5항에 있어서,
    상기 지지 기판은 Si, 수정, 사파이어, 유리, 실리카, 게르마늄, 및 알루미나 중 적어도 하나를 포함하는 고차 모드 표면 탄성파 디바이스.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 다층막은 음향 임피던스가 상이한 복수의 층이 적층된 음향 다층막을 포함하는 고차 모드 표면 탄성파 디바이스.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 인터디지털 트랜스듀서 전극은 0.45 이상의 금속화비를 갖는 고차 모드 표면 탄성파 디바이스.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 인터디지털 트랜스듀서 전극은 0.63 이상의 금속화비를 갖는 고차 모드 표면 탄성파 디바이스.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiTaO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ti, Al, 및 Mg 합금 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.075 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  11. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiTaO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ag, Mo, Cu, Ni, Pt, Au, W, Ta, 및 Hf 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.08 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  12. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiTaO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ti, Al, 및 Mg 합금 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.115 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  13. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiTaO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ag, Mo, Cu, 및 Ni 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.09 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  14. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiTaO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ag, Mo, Cu, Ni, Pt, Au, W, Ta, 및 Hf 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.125 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  15. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiNbO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ti, Al, 및 Mg 합금 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.07 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  16. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiNbO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ag, Mo, Cu, 및 Ni 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.065 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  17. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiNbO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Pt, Au, W, Ta, 및 Hf 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.075 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  18. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiNbO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ti, Al, 및 Mg 합금 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.105 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  19. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiNbO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Ag, Mo, Cu, 및 Ni 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.09 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  20. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiNbO3 결정을 포함하고, 상기 인터디지털 트랜스듀서 전극은 Pt, Au, W, Ta, 및 Hf 중 적어도 하나를 포함하고, 상기 압전 기판의 표면으로부터 상기 표면 탄성파의 파장/금속화비가 0.115 내지 0.3의 범위에 있는 깊이까지 매립되는 고차 모드 표면 탄성파 디바이스.
  21. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiTaO3 결정을 포함하고, 오일러 각들은 (0° +/- 20°, 112° 내지 140°, 0° +/- 5°)의 범위에 있거나 또는 이와 결정학적으로 등가인 오일러 각들인 고차 모드 표면 탄성파 디바이스.
  22. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiTaO3 결정을 포함하고, 오일러 각들은 (0° +/- 10°, 120° 내지 132°, 0° +/- 5°)의 범위에 있거나 또는 이와 결정학적으로 등가인 오일러 각들인 고차 모드 표면 탄성파 디바이스.
  23. 제15항 내지 제20항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiNbO3 결정을 포함하고, 오일러 각들은 (0° +/- 20°, 78° 내지 153°, 0° +/- 5°)의 범위에 있거나 또는 이와 결정학적으로 등가인 오일러 각들인 고차 모드 표면 탄성파 디바이스.
  24. 제15항 내지 제20항 중 어느 한 항에 있어서,
    상기 압전 기판은 LiNbO3 결정을 포함하고, 오일러 각들은 (0° +/- 20°, 87° 내지 143°, 0° +/- 5°)의 범위에 있거나 또는 이와 결정학적으로 등가인 오일러 각들인 고차 모드 표면 탄성파 디바이스.
  25. 제1항 또는 제2항에 있어서,
    상기 인터디지털 트랜스듀서 전극이 제공되는 상기 압전 기판의 표면과는 반대측 표면에 제공된 지지 기판, 막, 및 다층막 중 적어도 하나를 포함하고, 상기 지지 기판은 2000 내지 3000m/s 또는 6000 내지 8000m/s 범위의 횡방향 음속 또는 등가의 횡방향 음속을 허용하고, 상기 압전 기판은 0.2 내지 20 파장 범위의 두께를 갖는 고차 모드 표면 탄성파 디바이스.
  26. 제1항 또는 제2항에 있어서,
    상기 인터디지털 트랜스듀서 전극이 제공되는 상기 압전 기판의 표면과는 반대측 표면에 제공된 지지 기판, 막, 및 다층막 중 적어도 하나를 포함하고, 상기 지지 기판은 3000 내지 6000m/s 범위의 횡방향 음속 또는 등가의 횡방향 음속을 허용하고, 상기 압전 기판은 2 내지 20 파장 범위의 두께를 갖는 고차 모드 표면 탄성파 디바이스.
  27. 제1항 또는 제2항에 있어서,
    상기 인터디지털 트랜스듀서 전극이 제공되는 상기 압전 기판의 표면과는 반대측 표면에 제공된 지지 기판, 막, 및 다층막 중 적어도 하나를 포함하고, 상기 지지 기판은 10.4 x 10-6/℃의 선팽창 계수를 갖고, 상기 지지 기판/상기 압전 기판의 두께비는 TR의 값 이상이고, TR은 수학식 (1)에 의해 정의되고,
    TR = α x 0.55 x 10-6 + 2.18 (1),
    α는 선팽창 계수인 고차 모드 표면 탄성파 디바이스.
KR1020217035849A 2019-04-03 2020-03-31 고차 모드 표면 탄성파 디바이스 KR20210145804A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-071405 2019-04-03
JP2019071405 2019-04-03
PCT/JP2020/014906 WO2020204045A1 (ja) 2019-04-03 2020-03-31 高次モード弾性表面波デバイス

Publications (1)

Publication Number Publication Date
KR20210145804A true KR20210145804A (ko) 2021-12-02

Family

ID=72668500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217035849A KR20210145804A (ko) 2019-04-03 2020-03-31 고차 모드 표면 탄성파 디바이스

Country Status (8)

Country Link
US (1) US20220200566A1 (ko)
KR (1) KR20210145804A (ko)
CN (1) CN113678372A (ko)
DE (1) DE112020001723T5 (ko)
GB (1) GB2596956B (ko)
SG (1) SG11202110974YA (ko)
TW (1) TW202044757A (ko)
WO (1) WO2020204045A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201905013VA (en) 2018-06-11 2020-01-30 Skyworks Solutions Inc Acoustic wave device with spinel layer
US11876501B2 (en) 2019-02-26 2024-01-16 Skyworks Solutions, Inc. Acoustic wave device with multi-layer substrate including ceramic
JPWO2021172032A1 (ko) * 2020-02-28 2021-09-02

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014054580A1 (ja) 2012-10-05 2014-04-10 株式会社村田製作所 弾性表面波装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101434B2 (ja) * 1988-09-20 1995-11-01 株式会社テック 商品データ読取装置
JPH07283682A (ja) * 1994-04-13 1995-10-27 Murata Mfg Co Ltd 弾性表面波共振子フィルタ
EP1225694A4 (en) * 1999-10-15 2005-08-03 Seiko Epson Corp AKUSITIC SURFACE WAVE ASSEMBLY
DE112009001922B4 (de) * 2008-08-08 2015-12-24 Murata Manufacturing Co., Ltd. Vorrichtung für elastische Wellen
DE112010003229B4 (de) * 2009-07-17 2015-07-30 Murata Manufacturing Co., Ltd. Oberflächenschallwellenvorrichtung
JP2013214789A (ja) * 2010-07-30 2013-10-17 Murata Mfg Co Ltd 弾性波装置の製造方法
JP5648695B2 (ja) * 2010-12-24 2015-01-07 株式会社村田製作所 弾性波装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014054580A1 (ja) 2012-10-05 2014-04-10 株式会社村田製作所 弾性表面波装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Keiichi Umeda et al., "PIEZOELECTRIC PROPERTIES OF ScAlN THIN FILMS FOR PIRZO-MEMS DEVICES", MEMS 2013, Taipei, Taiwan January 20-24, 2013
T. Kimura, M. Kadota, and Y. IDA, "High Q SAW resonator using upper-electrodes on Grooved-electrode in LiTaO3", Proc. IEEE Microwave Symp. (IMS), p.1740, 2010.

Also Published As

Publication number Publication date
DE112020001723T5 (de) 2021-12-16
SG11202110974YA (en) 2021-11-29
JPWO2020204045A1 (ko) 2020-10-08
GB2596956B (en) 2023-08-23
GB2596956A (en) 2022-01-12
GB2596956A8 (en) 2022-08-03
CN113678372A (zh) 2021-11-19
WO2020204045A1 (ja) 2020-10-08
US20220200566A1 (en) 2022-06-23
GB202114590D0 (en) 2021-11-24
TW202044757A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
JP6882929B2 (ja) 弾性波共振器、フィルタおよびマルチプレクサ
US11863152B2 (en) Elastic wave device and method for manufacturing the same
JP4337816B2 (ja) 弾性境界波装置
US7888841B2 (en) Boundary acoustic wave device
JP4497159B2 (ja) 弾性境界波フィルタ
JP3841053B2 (ja) 弾性表面波装置及びその製造方法
JP4715922B2 (ja) 弾性境界波装置
JP5187444B2 (ja) 弾性表面波装置
US8680744B2 (en) Surface acoustic wave device
KR20210145804A (ko) 고차 모드 표면 탄성파 디바이스
WO2003088483A1 (fr) Dispositif a ondes acoustiques de surface, appareil de communication mobile et capteur mettant tous deux en oeuvre ledit dispositif
US8629598B2 (en) Boundary acoustic wave device
US7804221B2 (en) Surface acoustic wave device
JP5025963B2 (ja) 電子部品とその製造方法及びこの電子部品を用いた電子機器
US20220029601A1 (en) Acoustic wave device
WO2013172287A1 (ja) 弾性波装置
JP7433873B2 (ja) 弾性波共振器、フィルタ、及びマルチプレクサ
WO2020201222A1 (en) Thin-film saw device with multilayer waveguide
KR100839789B1 (ko) 탄성 표면파 장치