KR20210142789A - 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치 - Google Patents

지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치 Download PDF

Info

Publication number
KR20210142789A
KR20210142789A KR1020200058812A KR20200058812A KR20210142789A KR 20210142789 A KR20210142789 A KR 20210142789A KR 1020200058812 A KR1020200058812 A KR 1020200058812A KR 20200058812 A KR20200058812 A KR 20200058812A KR 20210142789 A KR20210142789 A KR 20210142789A
Authority
KR
South Korea
Prior art keywords
light
layer
transmitting
disposed
light transmitting
Prior art date
Application number
KR1020200058812A
Other languages
English (en)
Inventor
임재익
김지혜
유병한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200058812A priority Critical patent/KR20210142789A/ko
Priority to US17/235,359 priority patent/US11741740B2/en
Priority to CN202110517036.7A priority patent/CN113690260A/zh
Publication of KR20210142789A publication Critical patent/KR20210142789A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1324—Sensors therefor by using geometrical optics, e.g. using prisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • G06K9/0004—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H01L27/3225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Image Input (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 콜리메이터의 개구부의 투과율을 높임으로써 광 감지부에 입사되는 광량을 높일 수 있는 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치에 관한 것이다. 일 실시예에 지문 센서는 입사되는 광에 따라 감지 전류가 흐르는 광 감지 소자를 포함하는 광 감지층, 및 상기 광 감지층 상에 배치되는 콜리메이터층을 구비한다. 상기 콜리메이터층은 서로 이격되어 배치되는 제1 광 투과막들, 상기 제1 광 투과막들 사이에 배치되는 차광막, 및 상기 제1 광 투과막들 각각과 상기 차광막 사이에 배치되는 제2 광 투과막을 포함한다.

Description

지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치{FINGERPRINT SENSOR, METHOD FOR MANUFACTURING THE SAME, AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치에 관한 것이다.
표시 장치는 스마트폰(smart phone), 태블릿(tablet), 노트북 컴퓨터(notebook computer), 모니터(monitor), TV 등 다양한 전자 장치에 적용되고 있다. 최근에는 이동통신 기술의 발달로 인해 스마트폰, 태블릿, 노트북 컴퓨터과 같은 휴대용 전자 장치의 사용이 크게 늘어났다. 휴대용 전자 장치에는 연락처, 통화 내역, 메시지, 사진, 메모, 사용자의 웹 서핑 정보, 위치 정보, 금융 정보와 같은 개인 정보(privacy information)가 저장되어 있다. 그러므로, 휴대용 전자 장치의 개인 정보를 보호하기 위해 사용자의 생체 정보인 지문을 인증하는 지문 인증이 사용되고 있다. 이 경우, 표시 장치는 지문 인증을 위한 지문 센서를 포함할 수 있다. 지문 센서는 광학 방식, 초음파 방식, 정전 용량 방식 등으로 구현될 수 있다. 광학 방식의 지문 센서는 광을 감지하는 광 감지부와 광 감지부에 광을 제공하는 개구부와 광을 차광하는 차광부를 갖는 콜리메이터(collimator)를 포함할 수 있다.
한편, 지문 센서가 표시 장치의 베젤 영역 또는 비표시 영역에 배치되는 경우, 표시 장치의 표시 영역을 넓히는데 한계가 있다. 그러므로, 최근에는 지문 센서가 표시 장치의 표시 영역에 배치되고 있다. 이 경우, 지문 센서가 표시 패널의 하부에 배치되므로, 지문 센서의 광 감지부에 입사되는 광량은 작을 수 있다. 하지만, 지문 센서의 광 감지부에 입사되는 광량을 늘리기 위해 콜리메이터의 차광부의 면적을 줄이는 경우, 광 감지부에 입사되는 노이즈 광이 증가할 수 있다. 이 경우, 지문 인식 정확도가 낮아질 수 있다.
본 발명이 해결하고자 하는 과제는 콜리메이터의 차광부의 면적을 줄이더라도, 광 감지부에 입사되는 노이즈 광을 최소화할 수 있는 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 지문 센서는 입사되는 광에 따라 감지 전류가 흐르는 광 감지 소자를 포함하는 광 감지층, 및 상기 광 감지층 상에 배치되는 콜리메이터층을 구비한다. 상기 콜리메이터층은 서로 이격되어 배치되는 제1 광 투과막들, 상기 제1 광 투과막들 사이에 배치되는 차광막, 및 상기 제1 광 투과막들 각각과 상기 차광막 사이에 배치되는 제2 광 투과막을 포함한다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 화상을 표시하는 표시 패널, 및 상기 표시 패널의 일면 상에 배치되며, 상기 표시 패널을 통과한 광을 감지하는 지문 센서를 구비한다. 상기 지문 센서는 입사되는 광에 따라 감지 전류가 흐르는 광 감지 소자를 포함하는 광 감지층, 및 상기 광 감지층 상에 배치되는 콜리메이터층을 포함한다. 상기 콜리메이터층은 서로 이격되어 배치되는 제1 광 투과막들, 상기 제1 광 투과막들 사이에 배치되는 차광막, 및 상기 제1 광 투과막들 각각과 상기 차광막 사이에 배치되는 제2 광 투과막을 포함한다.
상기 과제를 해결하기 위한 일 실시예에 지문 센서의 제조 방법은 입사되는 광에 따라 감지 전류가 흐르는 광 감지 소자를 포함하는 광 감지층을 형성하는 단계, 상기 광 감지층 상에 유기 물질을 증착하여 광 투과층을 형성하는 단계, 상기 광 투과층 상에 마스크 패턴들을 형성하는 단계, 상기 마스크 패턴들에 따라 상기 광 투과층을 식각하여 제1 광 투과막들을 형성하는 단계, 상기 마스크 패턴들을 제거하는 단계, 상기 제1 광 투과막들 상에 무기 물질을 증착하여 제2 광 투과막을 형성하는 단계, 및 상기 제2 광 투과막 상에 유기 물질을 증착하여 차광막을 형성하는 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치에 의하면, 제1 광 투과막들 각각과 차광막 사이에 제2 광 투과막을 배치하고, 제1 광 투과막의 굴절률이 제2 광 투과막의 굴절률이 실질적으로 동일하다. 이에 따라, 광 감지 소자에 입사되는 광 중에서 노이즈로 감지될 수 있는 광을 최소화할 수 있으므로, 손가락의 지문 인식의 정확도를 높일 수 있다.
또한, 실시예들에 따른 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치에 의하면, 제1 광 투과막의 굴절률이 제2 광 투과막의 굴절률보다 높다. 이에 따라, 콜리메이터층의 개구부를 통과하여 광 감지 소자에 입사되는 광량을 높일 수 있다
또한, 실시예들에 따른 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치에 의하면, 제2 광 투과막과 차광막 상에 녹색 컬러필터 또는 시안 컬러필터와 같은 컬러필터를 배치함으로써, 광 감지 소자에 입사되는 노이즈 광인 적외선 광을 차단할 수 있다.
또한, 실시예들에 따른 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치에 의하면, 제2 광 투과막을 제1 광 투과막들 상에 형성하므로, 제1 광 투과막들이 식각 공정에서 과식각되어 제1 광 투과막들 각각의 폭이 줄어들더라도, 제2 광 투과막의 폭에 의해 제1 광 투과막들 각각의 줄어든 폭을 보상할 수 있다. 따라서, 개구부의 광 투과율이 낮아지는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 도 1의 지문 센서를 보여주는 사시도이다.
도 3은 도 1의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널과 지문 센서의 일 예를 보여주는 단면도이다.
도 4는 도 3의 A 영역의 표시 패널의 일 예를 상세히 보여주는 확대 단면도이다.
도 5는 도 3의 A 영역의 지문 센서의 일 예를 상세히 보여주는 확대 단면도이다.
도 6 내지 도 8은 도 5에서 제1 광 투과막의 굴절률과 제2 광 투과막의 굴절률에 따른 광 진행 방향을 보여주는 예시 도면들이다.
도 9는 제2 광 투과막의 굴절률 별로, 광의 입사 각도에 따른 개구부의 광 투과율을 보여주는 그래프이다.
도 10은 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 11은 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 12는 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 13은 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 14는 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 15는 일 실시예에 따른 지문 센서의 제조 방법을 보여주는 흐름도이다.
도 16 내지 도 21은 도 15의 지문 센서의 제조 방법을 설명하기 위한 예시 도면들이다.
도 22는 또 다른 실시예에 따른 지문 센서의 제조 방법을 보여주는 흐름도이다.
도 23 및 도 24는 도 22의 지문 센서의 제조 방법을 설명하기 위한 예시 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 유기 발광 다이오드를 이용하는 유기 발광 표시 장치, 양자점 발광층을 포함하는 양자점 발광 표시 장치, 무기 반도체를 포함하는 무기 발광 표시 장치, 및 초소형 발광 다이오드(micro light emitting diode(LED))를 이용하는 초소형 발광 표시 장치와 같은 발광 표시 장치일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
표시 장치(10)는 표시 패널(100), 표시 구동 회로(200), 회로 보드(300), 및 지문 센서(400)를 포함한다.
표시 패널(100)은 제1 방향(X축 방향)의 단변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 패널(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 패널(100)은 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외에, 표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 패널(100)은 메인 영역(MA)과 서브 영역(SBA)을 포함할 수 있다.
메인 영역(MA)은 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화상을 표시하는 표시 화소들을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다.
표시 영역(DA)은 지문 감지 영역(FSA)을 포함할 수 있다. 지문 감지 영역(FSA)은 지문 센서(400)가 배치되는 영역을 가리킨다. 지문 감지 영역(FSA)은 도 1과 같이 표시 영역(DA)의 일부 영역일 수 있으나, 이에 한정되지 않는다. 지문 감지 영역(FSA)은 표시 영역(DA)의 전체 영역으로, 표시 영역(DA)과 실질적으로 동일할 수 있다.
서브 영역(SBA)은 메인 영역(MA)의 일 측으로부터 제2 방향(Y축 방향)으로 돌출될 수 있다. 서브 영역(SBA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작으며, 서브 영역(SBA)의 제2 방향(Y축 방향)의 길이는 메인 영역(MA)의 제2 방향(Y축 방향)의 길이보다 작을 수 있으나, 이에 한정되지 않는다.
도 1에서는 서브 영역(SBA)이 펼쳐진 것을 예시하였으나, 서브 영역(SBA)은 구부러질 수 있으며, 이 경우 표시 패널(100)의 하면 상에 배치될 수 있다. 서브 영역(SBA)이 구부러지는 경우, 기판(SUB)의 두께 방향(Z축 방향)에서 메인 영역(MA)과 중첩할 수 있다. 서브 영역(SBA)에는 표시 구동 회로(200)가 배치될 수 있다.
표시 구동 회로(200)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 생성할 수 있다. 표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 부착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(200)는 COF(chip on film) 방식으로 회로 보드(300) 상에 부착될 수 있다.
회로 보드(300)는 이방성 도전 필름(anisotropic conductive film)을 이용하여 표시 패널(100)의 서브 영역(SBA)의 일 단에 부착될 수 있다. 이로 인해, 회로 보드(300)는 표시 패널(100) 및 표시 구동 회로(200)와 전기적으로 연결될 수 있다. 표시 패널(100)과 표시 구동 회로(200)는 회로 보드(300)를 통해 디지털 비디오 데이터와, 타이밍 신호들, 및 구동 전압들을 입력 받을 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
지문 센서(400)는 표시 패널(100)의 하면 상에 배치될 수 있다. 지문 센서(400)는 투명 접착 부재를 이용하여 표시 패널(100)의 하면에 부착될 수 있다. 예를 들어, 투명 접착 부재는 OCA(optically clear adhesive) 필름과 같은 투명 접착 필름 또는 OCR(optically clear resin)과 같은 투명 접착 레진일 수 있다.
도 2는 도 1의 지문 센서를 보여주는 사시도이다.
도 2를 참조하면, 지문 센서(400)는 지문 감지층(410)과 콜리메이터층(420)을 포함할 수 있다.
지문 감지층(410)은 제1 방향(X축 방향)과 제2 방향(Y축 방향)으로 배열되는 센서 화소들을 포함할 수 있다. 센서 화소들 각각은 입사되는 광에 따라 감지 전류가 흐르는 광 감지 소자, 광 감지 소자에 연결되는 적어도 하나의 트랜지스터, 및 광 감지 소자 또는 트랜지스터에 연결되는 적어도 하나의 커패시터를 포함할 수 있다. 광 감지 소자는 포토 다이오드(photo diode) 또는 포토 트랜지스터(photo transistor)일 수 있다.
콜리메이터층(420)은 지문 감지층(410) 상에 배치된다. 콜리메이터층(420)은 제1 방향 (X축 방향)과 제2 방향(Y축 방향)으로 배열되는 개구부(OA)들과 개구부(OA)들 사이에 배치되는 차광부(LSA)를 포함한다. 개구부(OA)들 각각은 광을 투과시키는 영역이고, 차광부(LSA)는 광을 차단하는 영역일 수 있다. 개구부(OA)들 각각은 도 2와 같이 원형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 개구부(OA)들 각각은 타원형 또는 다각형의 평면 형태를 가질 수 있다.
콜리메이터층(420)에 의해 덮이지 않는 지문 감지층(410) 상에는 지문 회로 보드(500)가 배치될 수 있다. 지문 회로 보드(500)는 이방성 도전 필름을 이용하여 콜리메이터층(420)에 의해 덮이지 않는 지문 감지층(410)의 상면 상에 부착될 수 있다. 이로 인해, 지문 회로 보드(500)는 지문 감지층(410)의 센서 화소들에 전기적으로 연결될 수 있다. 그러므로, 지문 감지층(410)의 센서 화소들 각각은 지문 회로 보드(500)를 통해 광 감지 소자의 감지 전류에 따른 감지 전압을 출력할 수 있다. 지문 회로 보드(500)에 전기적으로 연결되는 지문 구동 회로(510)는 센서 화소들의 감지 전압들에 따라 손가락의 지문 패턴을 인식할 수 있다.
지문 구동 회로(510)는 도 2와 같이 지문 회로 보드(500) 상에 배치될 수 있으나, 이에 한정되지 않는다. 지문 구동 회로(510)는 지문 회로 보드(500)와 전기적으로 연결되는 별도의 회로 보드 상에 배치될 수 있다. 지문 회로 보드(500)는 연성 인쇄 회로 보드, 인쇄 회로 보드 또는 칩온 필름과 같은 연성 필름일 수 있다.
도 3은 도 1의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널과 지문 센서의 일 예를 보여주는 단면도이다. 도 3에는 사용자가 지문 인식을 위해 표시 장치(10) 상에 손가락(F)을 접촉한 것을 예시하였다.
도 3을 참조하면, 표시 장치(10)는 표시 패널(100)의 상면 상에 배치되는 커버 윈도우(CW)를 더 포함한다. 커버 윈도우(CW)는 표시 패널(100)의 상면을 커버하도록 표시 패널(100)의 상부에 배치될 수 있다. 커버 윈도우(CW)는 표시 패널(100)의 상면을 보호하는 역할을 할 수 있다. 커버 윈도우(CW)는 투명 접착 부재를 이용하여 표시 패널(100)의 상면에 부착될 수 있다.
커버 윈도우(CW)는 투명한 물질로 이루어지며, 유리나 플라스틱일 수 있다. 예를 들어, 커버 윈도우(CW)가 유리인 경우, 두께가 0.1㎜ 이하의 초박막 유리(Ultra Thin Glass; UTG)일 수 있다. 커버 윈도우(CW)가 플라스틱인 경우, 투명한 폴리이미드(polyimide) 필름을 포함할 수 있다.
표시 패널(100)의 하면 상에는 지문 센서(400)가 배치될 수 있다. 지문 센서(400)는 투명 접착 부재를 이용하여 표시 패널(100)의 하면에 부착될 수 있다.
지문 센서(400)는 센서 화소(SP)들을 포함하는 지문 감지층(410)과 개구부(OA)들과 개구부(OA)들 사이에 배치되는 차광부(LSA)를 포함하는 콜리메이터층(420)을 포함할 수 있다. 센서 화소(SP)들 각각은 제3 방향(Z축 방향)에서 콜리메이터층(420)의 복수의 개구부(OA)들과 중첩할 수 있다.
콜리메이터층(420)의 개구부(OA)들 각각은 손가락(F)의 지문의 마루(ridge, RID)와 골(valley, VAL)에서 반사된 광이 입사되는 통로일 수 있다. 구체적으로, 사용자의 손가락(F)이 커버 윈도우(CW) 상에 접촉되는 경우, 표시 패널(100)에서 출력된 광은 손가락(F)의 지문의 마루와 골에서 반사될 수 있다. 손가락(F)에서 반사된 광은 표시 패널(100)과 콜리메이터층(420)의 개구부(OA)들을 통해 지문 감지층(410)의 센서 화소(SP)들에 입사될 수 있다.
콜리메이터층(420)의 개구부(OA)들을 통해 센서 화소(SP)에 입사되는 광의 범위(LR)는 손가락(F)의 지문의 마루(RID)와 골(VAL) 사이의 거리(FP)보다 짧을 수 있다. 손가락(F)의 지문의 마루(RID)와 골(VAL) 사이의 거리(FP)는 대략 500㎛일 수 있다. 이로 인해, 손가락(F)의 지문의 마루에서 반사된 광인지 또는 손가락(F)의 지문의 골에서 반사된 광에 따라 센서 화소(SP)들 각각의 광 감지 소자에 흐르는 감지 전류는 상이할 수 있다. 그러므로, 손가락(F)의 지문의 마루에서 반사된 광인지 또는 손가락(F)의 지문의 골에서 반사된 광에 따라 센서 화소(SP)들로부터 출력되는 감지 전압들은 상이할 수 있다. 따라서, 지문 구동 회로(510)는 센서 화소(SP)들의 감지 전압들에 따라 손가락(F)의 지문 패턴을 인식할 수 있다.
도 4는 도 3의 A 영역의 표시 패널의 일 예를 상세히 보여주는 확대 단면도이다.
도 4를 참조하면, 표시 패널(100)은 화상을 표시하는 표시 화소(DP)들을 포함할 수 있다. 표시 화소(DP)들 각각은 제1 박막 트랜지스터(ST1)와 발광 소자(170)를 포함할 수 있다.
제1 기판(SUB1) 상에는 제1 버퍼막(BF1)이 배치되고, 제1 버퍼막(BF1) 상에는 제2 기판(SUB2)이 배치되며, 제2 기판(SUB2) 상에는 제2 버퍼막(BF2)이 배치될 수 있다.
제1 기판(SUB1)과 제2 기판(SUB2) 각각은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제1 기판(SUB1)과 제2 기판(SUB2)은 폴리이미드(polyimide)를 포함할 수 있다. 제1 기판(SUB1)과 제2 기판(SUB2) 각각은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
제1 버퍼막(BF1)과 제2 버퍼막(BF2) 각각은 투습에 취약한 제1 기판(SUB1)과 제2 기판(SUB2)을 통해 침투하는 수분으로부터 박막 트랜지스터층(TFTL)의 박막 트랜지스터와 발광 소자층(EML)의 발광층(172)을 보호하기 위한 막이다. 제1 버퍼막(BF1)과 제2 버퍼막(BF2) 각각은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제1 버퍼막(BF1)과 제2 버퍼막(BF2) 각각은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
제2 기판(SUB2) 상에는 차광층(BML)이 배치될 수 있다. 차광층(BML)은 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)에 광이 입사되는 경우 누설 전류가 발생하는 것을 방지하기 위해 제3 방향(Z축 방향)에서 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)과 중첩하여 배치될 수 있다. 차광층(BML)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 차광층(BML)은 생략될 수 있다.
제2 버퍼막(BF2) 상에는 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)이 배치될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함한다. 제1 게이트 절연막(GI1)에 의해 덮이지 않고 노출된 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)은 불순물 또는 이온이 도핑되므로, 도전성을 가질 수 있다. 그러므로, 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)이 형성될 수 있다.
제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1) 상에는 제1 게이트 절연막(GI1)이 배치될 수 있다. 도 4에서는 제1 게이트 절연막(GI1)이 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)과 제1 액티브층(ACT1) 사이에 배치된 것을 예시하였으나, 이에 한정되지 않는다. 제1 게이트 절연막(GI1)은 제1 층간 절연막(141)과 제1 액티브층(ACT1) 사이와 제1 층간 절연막(141)과 제2 버퍼막(BF2) 사이에도 배치될 수 있다. 제1 게이트 절연막(GI1)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 게이트 절연막(GI1) 상에는 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)이 배치될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)은 제3 방향(Z축 방향)에서 제1 액티브층(ACT1)과 중첩할 수 있다. 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 박막 트랜지스터(ST1) 제1 게이트 전극(G1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 층간 절연막(141)은 복수의 무기막을 포함할 수 있다.
제1 층간 절연막(141) 상에는 제1 커패시터 전극(CAE1)이 배치될 수 있다. 제1 커패시터 전극(CAE1)은 제3 방향(Z축 방향)에서 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)과 중첩할 수 있다. 제1 층간 절연막(141)이 소정의 유전율을 가지므로, 제1 커패시터 전극(CAE1), 제1 게이트 전극(G1), 및 그들 사이에 배치된 제1 층간 절연막(141)에 의해 커패시터가 형성될 수 있다. 제1 커패시터 전극(CAE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 커패시터 전극(CAE1) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막을 포함할 수 있다.
제2 층간 절연막(142) 상에는 제1 애노드 연결 전극(ANDE1)이 배치될 수 있다. 제1 애노드 연결 전극(ANDE1)은 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D1)을 노출하는 제1 애노드 콘택홀(ANCT1)을 통해 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D)에 연결될 수 있다. 제1 애노드 연결 전극(ANDE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 애노드 연결 전극(ANDE1) 상에는 평탄화를 위한 제1 유기막(160)이 배치될 수 있다. 제1 유기막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 유기막(160) 상에는 제2 애노드 연결 전극(ANDE2)이 배치될 수 있다. 제2 애노드 연결 전극(ANDE2)은 제1 유기막(160)을 관통하여 제1 애노드 연결 전극(ANDE1)을 노출하는 제2 애노드 콘택홀(ANCT2)을 통해 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다. 제2 애노드 연결 전극(ANDE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 애노드 연결 전극(ANDE2) 상에는 제2 유기막(180)이 배치될 수 있다. 제2 유기막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 4에서는 제1 박막 트랜지스터(ST1)가 제1 게이트 전극(G1)이 제1 액티브층(ACT1)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 제1 박막 트랜지스터(ST1)는 제1 게이트 전극(G1)이 제1 액티브층(ACT1)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 제1 게이트 전극(G1)이 제1 액티브층(ACT1)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제2 유기막(180) 상에는 발광 소자(170)들과 뱅크(190)가 배치될 수 있다. 발광 소자(170)들 각각은 제1 발광 전극(171), 발광층(172), 및 제2 발광 전극(173)을 포함한다.
제1 발광 전극(171)은 제2 유기막(180) 상에 형성될 수 있다. 제1 발광 전극(171)은 제2 유기막(180)을 관통하여 제2 애노드 연결 전극(ANDE2)을 노출하는 제3 애노드 콘택홀(ANCT3)을 통해 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다.
발광층(172)을 기준으로 제2 발광 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 발광 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(190)는 발광 영역(EA)을 정의하는 역할을 하기 위해 제2 유기막(180) 상에서 제1 발광 전극(171)을 구획하도록 형성될 수 있다. 뱅크(190)는 제1 발광 전극(171)의 가장자리를 덮도록 형성될 수 있다. 뱅크(190)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
발광 영역(EA)은 제1 발광 전극(171), 발광층(172), 및 제2 발광 전극(173)이 순차적으로 적층되어 제1 발광 전극(171)으로부터의 정공과 제2 발광 전극(173)으로부터의 전자가 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다.
제1 발광 전극(171)과 뱅크(190) 상에는 발광층(172)이 형성된다. 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함한다.
제2 발광 전극(173)은 발광층(172) 상에 형성된다. 제2 발광 전극(173)은 발광층(172)을 덮도록 형성될 수 있다. 제2 발광 전극(173)은 모든 발광 영역(EA)에 공통적으로 형성되는 공통층일 수 있다. 제2 발광 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 발광 전극(173)은 광을 투과시킬 수 있는 ITO(Induim Tin Oxide) 및 IZO(Induim Zinc Oxide)와 같은 투명한 도전성 산화물(TCO, Transparent Conductive Oxide), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 발광 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
제2 발광 전극(173) 상에는 봉지층(TFE)이 배치될 수 있다. 봉지층(TFE)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함한다. 또한, 봉지층(TFE)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지층(TFE)은 제1 무기막(TFE1), 유기막(TFE2), 및 제2 무기막(TFE3)을 포함한다.
제1 무기막(TFE1)은 제2 발광 전극(173) 상에 배치되고, 유기막(TFE2)은 제1 무기막(TFE1) 상에 배치되며, 제2 무기막(TFE3)은 유기막(TFE2) 상에 배치될 수 있다. 제1 무기막(TFE1)과 제2 무기막(TFE3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막(TFE2)은 모노머(monomer, 단량체)일 수 있다.
도 5는 도 3의 A 영역의 지문 센서의 일 예를 상세히 보여주는 확대 단면도이다.
도 5를 참조하면, 지문 센서(400)는 지문 감지층(410)과 지문 감지층(410) 상에 배치되는 콜리메이터층(420)을 포함할 수 있다.
지문 감지층(410)은 광을 감지하는 센서 화소(SP)들을 포함할 수 있다. 센서 화소(SP)들 각각은 제2 박막 트랜지스터(ST2)와 광 감지 소자(PD)를 포함할 수 있다.
지문 센서 기판(FSUB) 상에는 버퍼막(BF)이 배치될 수 있다. 지문 센서 기판(FSUB)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 지문 센서 기판(FSUB)은 폴리이미드(polyimide)를 포함할 수 있다. 지문 센서 기판(FSUB) 각각은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼막(BF)은 투습에 취약한 지문 센서 기판(FSUB)을 통해 침투하는 수분으로부터 지문 감지층(410)의 박막 트랜지스터와 광 감지 소자(PD)를 보호하기 위한 막이다. 버퍼막(BF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
버퍼막(BF) 상에는 제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2)이 배치될 수 있다. 제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함한다. 제2 게이트 절연막(GI2)에 의해 덮이지 않고 노출된 제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2)은 불순물 또는 이온이 도핑되므로, 도전성을 가질 수 있다. 그러므로, 제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2)의 제2 소스 전극(S2)과 제2 드레인 전극(D2)이 형성될 수 있다.
제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2) 상에는 제2 게이트 절연막(GI2)이 배치될 수 있다. 도 5에서는 제2 게이트 절연막(GI2)이 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)과 제2 액티브층(ACT2) 사이, 및 제1 지문 커패시터 전극(FCE1)과 버퍼막(BF) 사이에 배치된 것을 예시하였으나, 이에 한정되지 않는다. 제2 게이트 절연막(GI2)은 제1 절연막(INS1)과 제2 액티브층(ACT2) 사이와 제1 절연막(INS1)과 버퍼막(BF) 사이에도 배치될 수 있다. 제2 게이트 절연막(GI2)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 게이트 절연막(GI2) 상에는 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)과 제1 지문 커패시터 전극(FCE1)이 배치될 수 있다. 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)은 제3 방향(Z축 방향)에서 제2 액티브층(ACT2)과 중첩할 수 있다. 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)과 제1 지문 커패시터 전극(FCE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)과 제1 지문 커패시터 전극(FCE1) 상에는 제1 절연막(INS1)이 배치될 수 있다. 제1 절연막(INS1)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 절연막(INS1)은 복수의 무기막을 포함할 수 있다.
제1 절연막(INS1) 상에는 광 감지 소자(PD)와 제2 지문 커패시터 전극(FCE2)이 배치될 수 있다. 제2 지문 커패시터 전극(PCE2)은 제3 방향(Z축 방향)에서 제1 지문 커패시터 전극(PCE1)과 중첩할 수 있다. 제1 절연막(INS1)이 소정의 유전율을 가지므로, 제1 지문 커패시터 전극(FCE1), 제2 지문 커패시터 전극(PCE2), 및 그들 사이에 배치된 제1 절연막(INS1)에 의해 커패시터가 형성될 수 있다.
광 감지 소자(PD)는 도 5와 같이 포토 다이오드로 형성될 수 있으나, 이에 한정되지 않는다. 광 감지 소자(PD)는 포토 트랜지스터로 형성될 수 있다. 광 감지 소자(PD)는 제1 감지 전극(PCE), 감지 반도체층(PSEM), 및 제2 감지 전극(PAE)을 포함할 수 있다. 제1 감지 전극(PCE)은 캐소드 전극이고, 제2 감지 전극(PAE)은 애노드 전극일 수 있다.
제1 감지 전극(PCE)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 감지 전극(PCE)은 제2 지문 커패시터 전극(PCE2)과 동일한 물질로 형성될 수 있다. 제1 감지 전극(PCE)과 제2 지문 커패시터 전극(PCE2)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
제1 감지 전극(PCE) 상에는 수광 반도체층(PSEM)이 배치될 수 있다. 수광 반도체층(PSEM)은 P형 반도체층(PL), I형 반도체층(IL), 및 N형 반도체층(NL)이 순서대로 적층된 PIN 구조로 형성될 수 있다. 수광 반도체층(PSEM)이 PIN 구조로 형성되는 경우, I형 반도체층(IL)이 P형 반도체층(PL)과 N형 반도체층(NL)에 의해 공핍(depletion)이 되어 내부에 전기장이 발생하게 되고, 태양광에 의해 생성되는 정공 및 전자가 전기장에 의해 드리프트(drift)된다. 이로 인해, 정공은 P형 반도체층(PL)을 통해 제2 감지 전극(PAE)으로 수집되고 전자는 N형 반도체층(NL)을 통해 제1 감지 전극(PCE)으로 수집될 수 있다.
P형 반도체층(PL)은 외부 광이 입사하는 면에서 가깝게 배치되고, N형 반도체층(NL)은 외부 광이 입사하는 면에서 멀리 떨어져 배치될 수 있다. 정공의 드리프트 이동도(drift mobility)가 전자의 드리프트 이동도에 의해 낮기 때문에, 입사 광에 의한 수집 효율을 극대화하기 위해서 P형 반도체층(PL)을 외부 광의 입사면에 가깝게 형성하는 것이 바람직하다.
N형 반도체층(NL)은 제1 감지 전극(PCE) 상에 배치되고, I형 반도체층(IL)은 N형 반도체층(NL) 상에 배치되며, P형 반도체층(PL)은 I형 반도체층(IL) 상에 배치될 수 있다. 이 경우, P형 반도체층(PL)은 비정질 실리콘(a-Si:H)에 P형 도펀트가 도핑되어 이루어질 수 있다. I형 반도체층(IL)은 비정질 실리콘 게르마늄(a-SiGe:H) 또는 비정질 실리콘 카바이드(a-SiC:H)으로 이루어질 수 있다. N형 반도체층(NL)은 비정질 실리콘 게르마늄(a-SiGe:H) 또는 비정질 실리콘 카바이드(a-SiC:H)에 N형 도펀트가 도핑되어 이루어질 수 있다. P형 반도체층(PL)과 N형 반도체층(NL)은 대략 500Å의 두께로 형성되고, I형 반도체층(IL)은 5,000Å 내지 10,000Å의 두께로 형성될 수 있다.
또는, N형 반도체층(NL)은 제1 감지 전극(PCE) 상에 배치되고, I형 반도체층(IL)은 생략되며, P형 반도체층(PL)은 N형 반도체층(NL) 상에 배치될 수 있다. 이 경우, P형 반도체층(PL)은 비정질 실리콘(a-Si:H)에 P형 도펀트가 도핑되어 이루어질 수 있다. N형 반도체층(NL)은 비정질 실리콘 게르마늄(a-SiGe:H) 또는 비정질 실리콘 카바이드(a-SiC:H)에 N형 도펀트가 도핑되어 이루어질 수 있다. P형 반도체층(PL)과 N형 반도체층(NL)은 500Å의 두께로 형성될 수 있다.
또한, 제1 감지 전극(PCE), P형 반도체층(PL), I형 반도체층(IL), N형 반도체층(NL), 및 제2 감지 전극(PAE) 중 적어도 어느 하나의 상면 또는 하면은 외부 광의 흡수율을 높이기 위해 텍스처(texturing) 가공 공정을 통해 요철구조로 형성할 수 있다. 텍스처 가공공정은 물질 표면을 울퉁불퉁한 요철구조로 형성하는 것으로, 직물의 표면과 같은 형상으로 가공하는 공정이다. 텍스처 가공공정은 포토리소그라피법(photolithography)을 이용한 식각공정, 화학용액을 이용한 이방성 식각공정(anisotropic etching), 또는 기계적 스크라이빙(mechanical scribing)을 이용한 홈 형성 공정 등을 통해 수행할 수 있다.
제2 감지 전극(PAE)은 P형 반도체층(PL) 상에 배치될 수 있다. 제2 감지 전극(PAE)은 광을 투과시킬 수 있는 ITO(Induim Tin Oxide) 및 IZO(Induim Zinc Oxide)와 같은 투명한 도전 물질(TCO)로 형성될 수 있다.
광 감지 소자(PD)와 제2 지문 커패시터 전극(FCE2) 상에는 제2 절연막(INS2)이 배치될 수 있다. 제2 절연막(INS2)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 절연막(INS2)은 복수의 무기막을 포함할 수 있다.
제2 절연막(INS2) 상에는 제1 연결 전극(CE1), 제2 연결 전극(CE2), 및 제3 연결 전극(CE3)이 배치될 수 있다.
제1 연결 전극(CE1)은 제1 절연막(INS1)과 제2 절연막(INS2)을 관통하여 제2 박막 트랜지스터(ST2)의 제2 소스 전극(S2)을 노출하는 소스 콘택홀(SCT)을 통해 제2 박막 트랜지스터(ST2)의 제2 소스 전극(S2)에 연결될 수 있다.
제2 연결 전극(CE2)은 제1 절연막(INS1)과 제2 절연막(INS2)을 관통하여 제2 박막 트랜지스터(ST2)의 제2 드레인 전극(D2)을 노출하는 드레인 콘택홀(DCT)을 통해 제2 박막 트랜지스터(ST2)의 제2 드레인 전극(D2)에 연결될 수 있다. 제2 연결 전극(CE2)은 제2 절연막(INS2)을 관통하여 제1 감지 전극(PCE)을 노출하는 제1 감지 콘택홀(RCT1)을 통해 제1 감지 전극(PCE)에 연결될 수 있다. 이로 인해, 제2 박막 트랜지스터(ST2)의 드레인 전극(D2)과 광 감지 소자(PD)의 제1 감지 전극(PCE)은 제2 연결 전극(CE2)에 의해 연결될 수 있다.
제3 연결 전극(CE3)은 제2 절연막(INS2)을 관통하여 제2 감지 전극(PAE)을 노출하는 제2 감지 콘택홀(RCT2)을 통해 제2 감지 전극(PAE)에 연결될 수 있다.
제1 연결 전극(CE1), 제2 연결 전극(CE2), 및 제3 연결 전극(CE3)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(CE1), 제2 연결 전극(CE2), 및 제3 연결 전극(CE3) 상에는 제3 절연막(INS3)이 배치될 수 있다. 제3 절연막(INS3)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제3 절연막(INS3)은 복수의 무기막을 포함할 수 있다. 제3 절연막(INS3)은 생략될 수 있다.
제3 절연막(INS3) 상에는 평탄화막(PLA)이 배치될 수 있다. 평탄화막(PLA)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
콜리메이터층(420)은 제1 광 투과막(LT1)들, 제2 광 투과막(LT2), 및 차광막(LS)을 포함할 수 있다.
제1 광 투과막(LT1)들은 광 감지층(410)의 평탄화막(PLA) 상에 배치될 수 있다. 제1 광 투과막(LT1)들은 서로 이격되어 배치될 수 있다. 제1 광 투과막(LT1)들은 제1 간격으로 제1 방향(X축 방향)으로 배치되고, 제2 간격으로 제2 방향(Y축 방향)으로 배치될 수 있다. 제1 간격과 제2 간격은 실질적으로 동일할 수 있으나, 이에 한정되지 않는다. 일 예로, 제1 광 투과막(LT1)들은 제1 방향(X축 방향)과 제2 방향(Y축 방향)으로 대략 4㎛마다 배치될 수 있으나, 이에 한정되지 않는다.
제1 광 투과막(LT1)의 폭은 대략 1㎛ 내지 2㎛일 수 있으나, 이에 한정되지 않는다. 제1 광 투과막(LT1)의 폭은 제1 광 투과막(LT1)의 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)의 길이일 수 있다. 제1 광 투과막(LT1)의 제3 방향(Z축 방향)의 길이는 수 ㎛일 수 있다. 예를 들어, 제1 광 투과막(LT1)의 제3 방향(Z축 방향)의 길이는 5㎛ 이상일 수 있다. 제1 광 투과막(LT1)은 원기둥, 타원 기둥, 또는 사각 기둥과 같은 다각 기둥 형태를 가질 수 있다.
제1 광 투과막(LT1)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 광 투과막(LT1)들 상에는 제2 광 투과막(LT2)이 배치될 수 있다. 제2 광 투과막(LT2)은 제1 광 투과막(LT1)들 각각의 상면과 측면들에 배치될 수 있다. 제2 광 투과막(LT2)은 제1 광 투과막(LT1)들 사이에서 평탄화막(PLA) 상에 배치될 수 있다.
제2 광 투과막(LT2)은 제1 광 투과막(LT1)과 다른 물질로 형성될 수 있다. 제2 광 투과막(LT2)은 제1 광 투과막(LT1)과 실질적으로 동일한 굴절률을 가질 수 있다. 또는, 제2 광 투과막(LT2)은 제1 광 투과막(LT1)보다 낮은 굴절률을 가질 수 있다. 제2 광 투과막(LT2)은 무기막으로 형성될 수 있다. 제2 광 투과막(LT2)의 굴절률을 제1 광 투과막(LT1)의 굴절률과 실질적으로 동일하거나 제1 광 투과막(LT1)의 굴절률보다 낮게 하기 위해, 제2 광 투과막(LT2)은 실리콘 옥시 나이트라이드층 또는 실리콘 옥사이드층으로 형성될 수 있다.
차광막(LS)은 제1 광 투과막(LT1)들 사이에 배치될 수 있다. 차광막(LS)은 제1 방향(X축 방향)에서 서로 이웃하는 제1 광 투과막(LT1)들 중 어느 한 제1 광 투과막(LT1)과 다른 제1 광 투과막(LT1) 사이에 배치될 수 있다. 또한, 차광막(LS)은 제2 방향(Y축 방향)에서 서로 이웃하는 제1 광 투과막(LT1)들 중 어느 한 제1 광 투과막(LT1)과 다른 제1 광 투과막(LT1) 사이에 배치될 수 있다.
제2 광 투과막(LT2)이 제1 광 투과막(LT1)들 각각의 측면들에 배치되므로, 차광막(LS)의 측면들은 제2 광 투과막(LT2)에 의해 둘러싸일 수 있다. 또한, 차광막(LS)의 하면에는 제2 광 투과막(LT2)이 배치될 수 있다. 제2 광 투과막(LT2)의 상면과 차광막(LS)의 상면은 평탄할 수 있다.
차광막(LS)의 폭은 대략 1㎛ 내지 1.5㎛ 일 수 있으나, 이에 한정되지 않는다. 차광막(LS)의 폭은 차광막(LS)의 제1 방향(X축 방향)의 길이 또는 제2 방향(Y축 방향)의 길이일 수 있다.
제2 광 투과막(LT2)의 폭은 대략 0.5㎛ 내지 1㎛ 이하일 수 있으나, 이에 한정되지 않는다. 제2 광 투과막(LT2)의 폭은 제1 광 투과막(LT1)과 차광막(LS) 사이에 배치되는 제2 광 투과막(LT2)의 제1 방향(X축 방향)의 길이 또는 제2 방향(Y축 방향)의 길이일 수 있다.
차광막(LS)은 광을 차단할 수 있는 감광성 수지로 형성될 수 있다. 예를 들어, 차광막(LS)은 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다.
콜리메이터층(420)의 개구부(OA)들 각각은 차광막(LS)이 배치되지 않는 영역으로 정의되고, 차광부(LSA)는 차광막(LS)이 배치되는 영역으로 정의될 수 있다. 개구부(OA)들 각각에는 제1 광 투과막(LT1)과 제2 광 투과막(LT2)이 배치된다. 광 감지 소자(PD)는 제3 방향(Z축 방향)에서 복수의 개구부(OA)들과 중첩하므로, 광은 개구부(OA)들을 통해 센서 화소(SP)의 광 감지 소자(PD)로 입사될 수 있다.
콜리메이터층(420)상에는 투명 접착 부재(430)가 배치될 수 있다. 투명 접착 부재(430)는 콜리메이터층(420)의 상면과 표시 패널(100)의 하면에 부착될 수 있다. 투명 접착 부재(430)의 굴절률은 제1 광 투과막(LT1)의 굴절률보다 높을 수 있다.
도 6 내지 도 8은 도 5에서 제1 광 투과막의 굴절률과 제2 광 투과막의 굴절률에 따른 광 진행 경로를 보여주는 예시 도면들이다.
도 6에는 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률이 실질적으로 동일한 경우, 콜리메이터층(420)의 개구부(OA)에 입사되는 광의 진행 경로가 나타나 있다. 도 7에는 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률보다 높은 경우, 콜리메이터층(420)의 개구부(OA)에 입사되는 광의 진행 경로가 나타나 있다. 도 8에는 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률보다 낮은 경우, 콜리메이터층(420)의 개구부(OA)에 입사되는 광의 진행 경로가 나타나 있다.
도 6을 참조하면, 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률이 실질적으로 동일한 경우, 개구부(OA)에 입사되는 광은 굴절되지 않고 광 감지층(410)의 광 감지 소자(PD)에 입사될 수 있다. 개구부(OA)에 입사되는 광의 각도가 제1 각도(θ1) 이하인 광이 개구부(OA)를 통과할 수 있다. 개구부(OA)에 입사되는 광의 각도는 개구부(OA)에 입사되는 광이 개구부(OA)의 상면에서 수직하게 그은 법선(VL)으로부터 기울어진 각도를 가리킨다. 그러므로, 개구부(OA)를 통과하여 광 감지 소자(PD)에 입사되는 노이즈 광을 최소화할 수 있다.
도 7을 참조하면, 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률보다 높은 경우, 개구부(OA)에 입사되는 광은 투명 접착 부재(430)와 제2 광 투과막(LT2)의 경계, 및 제1 광 투과막(LT1)과 제2 광 투과막(LT2)의 경계에서 굴절될 수 있다. 예를 들어, 개구부(OA)에 입사되는 광의 각도가 제1 각도(θ1)보다 큰 제2 각도(θ2)인 경우, 광은 투명 접착 부재(430)와 제2 광 투과막(LT2)의 경계에서 굴절되고, 제2 광 투과막(LT2)과 제1 광 투과막(LT1)의 경계에서 굴절되며, 제1 광 투과막(LT1)과 제2 광 투과막(LT2)의 경계에서 굴절될 수 있다. 이로 인해, 제2 각도(θ2)로 개구부(OA)에 입사하는 광이 개구부(OA)를 통과할 수 있다. 그러므로, 도 7의 실시예에서는 도 6의 실시예에 비해 개구부(OA)를 통과하여 광 감지 소자(PD)에 입사되는 광량이 증가할 수 있다.
도 8을 참조하면, 제1 광 투과막(LT1)의 굴절률과 투명 접착 부재(430)의 굴절률이 제2 광 투과막(LT2)의 굴절률보다 낮은 경우, 개구부(OA)에 입사되는 광은 투명 접착 부재(430)와 제2 광 투과막(LT2)의 경계, 및 제1 광 투과막(LT1)과 제2 광 투과막(LT2)의 경계에서 굴절될 수 있다. 예를 들어, 개구부(OA)에 입사되는 광의 각도가 제1 각도(θ1)인 경우, 광은 투명 접착 부재(430)와 제2 광 투과막(LT2)의 경계에서 굴절되고, 제2 광 투과막(LT2)과 제1 광 투과막(LT1)의 경계에서 굴절되며, 제1 광 투과막(LT1)과 제2 광 투과막(LT2)의 경계에서 굴절될 수 있다. 이로 인해, 제1 각도(θ1)로 개구부(OA)에 입사하는 광이 개구부(OA)를 통과하지 못할 수 있다.
정리하면, 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률이 실질적으로 동일한 경우, 광 감지 소자(PD)에 입사되는 광 중에서 노이즈로 감지될 수 있는 광을 최소화할 수 있다. 그러므로, 손가락(F)의 지문 인식의 정확도를 높일 수 있다. 또한, 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률보다 낮은 경우, 개구부(OA)를 통과하여 광 감지 소자(PD)에 입사되는 광량을 높일 수 있다.
도 9는 제2 광 투과막의 굴절률 별로, 광의 입사 각도에 따른 개구부의 광 투과율을 보여주는 그래프이다.
도 9에서 x축은 입사 각도를 가리키고, y축은 개구부(OA)의 광 투과율을 가리킨다. 입사 각도는 개구부(OA)에 입사되는 광의 각도를 가리킨다. 개구부(OA)의 광 투과율은 개구부(OA)의 입사되는 광 중에서 개구부(OA)를 통과하는 광의 비율을 가리킨다.
도 9에서 제1 곡선(C1)은 제1 광 투과막(LT1)의 폭이 2㎛이고, 제2 광 투과막(LT2)이 생략되며, 차광막(LS)의 폭이 2㎛인 경우를 예시하였다. 제2 내지 제5 곡선들(C2~C5)은 제1 광 투과막(LT1)의 폭이 2㎛이고, 제2 광 투과막(LT2)의 폭이 1㎛이며, 차광막(LS)의 폭이 1㎛인 경우를 예시하였다. 제1 내지 제5 곡선들(C1~C5) 각각은 제1 광 투과막(LT1)의 굴절률은 1.5인 경우를 예시하였다. 제2 곡선(C2)에서 제2 광 투과막(LT2)의 굴절률은 1.5이고, 제3 곡선(C3)에서 제2 광 투과막(LT2)의 굴절률은 1.4일 수 있다. 제4 곡선(C4)에서 제2 광 투과막(LT2)의 굴절률은 1.6이며, 제5 곡선(C5)에서 제2 광 투과막(LT2)의 굴절률은 1.7일 수 있다.
도 9를 참조하면, 제1 곡선(C1)의 경우, 입사 각도가 대략 13도 이내의 광이 개구부(OA)를 통과할 수 있다. 또한, 제1 곡선(C1)의 경우, 입사 각도가 0도에서 광의 투과율이 20% 이하일 수 있다.
제2 곡선(C2)의 경우, 입사 각도가 0도에서 광의 투과율이 43%이며, 입사 각도가 0도 내지 13도에서 광의 투과율이 10% 이상일 수 있다. 그러므로, 제2 곡선(C2)의 경우 제1 곡선(C1)에 비해 개구부(OA)의 광 투과율을 높일 수 있다. 또한, 제2 곡선(C2)에서는 입사 각도는 대략 17도 이내의 광만이 개구부(OA)를 통과하므로, 광 감지 소자(PD)에 입사되는 노이즈 광이 증가하는 것을 최소화할 수 있다.
제3 곡선(C3)의 경우, 입사 각도가 0도에서 광의 투과율이 43%이며, 0도 내지 17도에서 광의 투과율이 20% 이상일 수 있다. 그러므로, 제3 곡선(C3)의 경우 제2 곡선(C2)에 비해 개구부(OA)의 광 투과율을 높일 수 있다. 하지만, 제3 곡선(C3)의 경우, 입사 각도가 20도에서 광의 투과율이 5%이므로, 제2 곡선(C2)에 비해 개구부(OA)를 통과하는 광의 입사 각도가 증가할 수 있다.
제4 곡선(C4)의 경우, 입사 각도가 25도에서 광의 투과율이 10% 이상이므로, 광 감지 소자(PD)에 입사되는 노이즈 광이 증가할 수 있다.
제5 곡선(C5)의 경우, 입사 각도가 25도에서 광의 투과율이 25% 이상이므로, 광 감지 소자(PD)에 입사되는 노이즈 광이 증가할 수 있다.
정리하면, 제2 곡선(C2)과 같이, 개구부(OA)의 폭을 차광부(LSA)의 폭보다 길게 하더라도, 제1 광 투과막(LT1)의 굴절률과 제2 광 투과막(LT2)의 굴절률을 실질적으로 동일하게 하는 경우, 개구부(OA)의 광의 투과율이 증가할 뿐만 아니라, 광 감지 소자(PD)에 입사되는 노이즈 광이 증가하는 것을 최소화할 수 있다.
또한, 제3 곡선(C3)과 같이, 개구부(OA)의 폭을 차광부(LSA)의 폭보다 길게 하고, 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률보다 큰 경우, 개구부(OA)의 광의 투과율이 증가할 수 있다.
도 10은 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 10의 실시예는 제1 광 투과막(LT1)의 상면과 제2 광 투과막(LT2) 사이에 제3 광 투과막(LT3)이 추가로 배치되는 것에서 도 5의 실시예와 차이가 있다. 도 10에서는 도 5의 실시예와 차이점 위주로 설명한다.
도 10을 참조하면, 제3 광 투과막(LT3)은 제1 광 투과막(LT1) 상에 배치될 수 있다. 제3 광 투과막(LT3)은 제1 광 투과막(LT1) 및 제2 광 투과막(LT2)과 다른 물질로 형성될 수 있다. 제3 광 투과막(LT3)은 유기막 또는 무기막일 수 있다. 예를 들어, 제3 광 투과막(LT3)이 유기막인 경우, 포토 레지스트일 수 있다. 제3 투과막(LT3)이 무기막인 경우, 투명한 도전성 산화물(TCO)일 수 있다. 예를 들어, 제3 투과막(LT3)이 무기막인 경우, ITO(Induim Tin Oxide) 또는 IZO(Induim Zinc Oxide)일 수 있다.
제3 광 투과막(LT3)의 굴절률은 제1 광 투과막(LT1)과 실질적으로 동일한 굴절률을 가질 수 있다. 이 경우, 도 6 및 도 9를 결부하여 설명한 바와 같이 개구부(OA)를 통과하여 광 감지 소자(PD)에 입사되는 노이즈 광이 최소화될 수 있다.
또는, 제3 광 투과막(LT3)의 굴절률은 제1 광 투과막(LT1)보다 낮은 굴절률을 가질 수 있다. 이 경우, 도 7 및 도 9를 결부하여 설명한 바와 같이 개구부(OA)를 통과하여 광 감지 소자(PD)에 입사되는 광량이 증가할 수 있다.
도 11은 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 11의 실시예는 제2 광 투과막(LT2)과 차광막(LS) 상에 컬러필터(CF)가 배치되는 것에서 도 5의 실시예와 차이가 있다. 도 11에서는 도 5의 실시예와 차이점 위주로 설명한다.
도 11을 참조하면, 컬러필터(CF)는 특정한 파장 대역의 광을 통과시킬 수 있다. 예를 들어, 컬러필터(CF)는 녹색 광에 해당하는 490㎚ 내지 570㎚ 파장 대역의 광을 통과시키는 녹색 컬러필터일 수 있다. 또는, 컬러필터(CF)는 490㎚ 내지 570㎚ 파장 대역과 청색 광에 해당하는 450㎚ 내지 480㎚ 파장 대역의 광을 통과시는 청록색(시안(cyan)) 컬러필터일 수 있다.
표시 패널(100)에서 출력된 광은 적외선 광을 포함하지 않으므로, 적외선 광은 외부의 노이즈 광에 해당한다. 그러므로, 적외선 광을 차단할 필요가 있다. 제2 광 투과막(LT2)과 차광막(LS) 상에 녹색 컬러필터 또는 시안 컬러필터와 같은 컬러필터(CF)를 배치하는 경우, 적외선 광은 컬러필터(CF)를 통과하지 못하므로, 광 감지 소자(PD)에 입사되는 적외선 광을 차단할 수 있다.
도 12는 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 12의 실시예는 차광막(LS)의 제3 방향(Z축 방향)의 길이(L2)가 제1 광 투과막(LT1)의 제3 방향(Z축 방향)의 길이(L1)보다 작은 것에서 도 5의 실시예와 차이가 있다. 도 12에서는 도 5의 실시예와 차이점 위주로 설명한다.
도 12를 참조하면, 차광막(LS)의 제3 방향(Z축 방향)의 길이(L2)가 제1 광 투과막(LT1)의 제3 방향(Z축 방향)의 길이(L1)보다 작은 경우, 차광막(LS)의 상면과 제2 광 투과막(LT2)의 측면들 상에는 투명 접착 부재(430)가 배치될 수 있다. 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률과 실질적으로 동일하거나 제1 광 투과막(LT1)의 굴절률이 제2 광 투과막(LT2)의 굴절률보다 큰 경우, 투명 접착 부재(430)의 굴절률은 제2 광 투과막(LT2)의 굴절률보다 클 수 있다. 이로 인해, 제2 광 투과막(LT2)의 측면들로 입사되는 광의 굴절 각도는 입사 각도에 비해 클 수 있다. 예를 들어, 도 12와 같이 제1 각도(θ1)보다 큰 제2 각도(θ2)로 개구부(OA)에 입사되는 광이 개구부(OA)를 통과하지 못할 수 있다. 따라서, 광 감지 소자(PD)에 입사되는 광 중에서 노이즈로 감지될 수 있는 광을 최소화할 수 있다.
도 13은 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 13의 실시예는 제1 광 투과막(LT1)의 상면과 제2 광 투과막(LT2) 사이에 제3 광 투과막(LT3)이 추가로 배치되는 것에서 도 12의 실시예와 차이가 있다. 도 13에서는 도 12의 실시예와 차이점 위주로 설명한다.
도 13을 참조하면, 제3 광 투과막(LT3)은 제1 광 투과막(LT1) 상에 배치될 수 있다. 제3 광 투과막(LT3)은 제1 광 투과막(LT1) 및 제2 광 투과막(LT2)과 다른 물질로 형성될 수 있다. 제3 광 투과막(LT3)은 유기막 또는 무기막일 수 있다. 예를 들어, 제3 광 투과막(LT3)이 유기막인 경우, 포토 레지스트일 수 있다. 제3 투과막(LT3)이 무기막인 경우, 투명한 도전성 산화물(TCO)일 수 있다. 예를 들어, 제3 투과막(LT3)이 무기막인 경우, ITO(Induim Tin Oxide) 또는 IZO(Induim Zinc Oxide)일 수 있다.
제3 광 투과막(LT3)의 굴절률은 제1 광 투과막(LT1)과 실질적으로 동일한 굴절률을 가질 수 있다. 이 경우, 도 6 및 도 9를 결부하여 설명한 바와 같이 개구부(OA)를 통과하여 광 감지 소자(PD)에 입사되는 노이즈 광이 최소화될 수 있다.
또는, 제3 광 투과막(LT3)의 굴절률은 제1 광 투과막(LT1)보다 낮은 굴절률을 가질 수 있다. 이 경우, 도 7 및 도 9를 결부하여 설명한 바와 같이 개구부(OA)를 통과하여 광 감지 소자(PD)에 입사되는 광량이 증가할 수 있다.
도 14는 도 3의 A 영역의 지문 센서의 또 다른 예를 상세히 보여주는 확대 단면도이다.
도 14의 실시예는 제2 광 투과막(LT2)과 차광막(LS) 상에 컬러필터(CF)가 배치되는 것에서 도 12의 실시예와 차이가 있다. 도 14에서는 도 12의 실시예와 차이점 위주로 설명한다.
도 14를 참조하면, 컬러필터(CF)는 특정한 파장 대역의 광을 통과시킬 수 있다. 예를 들어, 컬러필터(CF)는 녹색 광에 해당하는 490㎚ 내지 570㎚ 파장 대역의 광을 통과시키는 녹색 컬러필터일 수 있다. 또는, 컬러필터(CF)는 490㎚ 내지 570㎚ 파장 대역과 청색 광에 해당하는 450㎚ 내지 480㎚ 파장 대역의 광을 통과시는 청록색(시안(cyan)) 컬러필터일 수 있다.
표시 패널(100)에서 출력된 광은 적외선 광을 포함하지 않으므로, 적외선 광은 외부의 노이즈 광에 해당한다. 그러므로, 적외선 광을 차단할 필요가 있다. 제2 광 투과막(LT2)과 차광막(LS) 상에 녹색 컬러필터 또는 시안 컬러필터와 같은 컬러필터(CF)를 배치하는 경우, 적외선 광은 컬러필터(CF)를 통과하지 못하므로, 광 감지 소자(PD)에 입사되는 적외선 광을 차단할 수 있다.
도 15는 일 실시예에 따른 지문 센서의 제조 방법을 보여주는 흐름도이다. 도 16 내지 도 21은 도 15의 지문 센서의 제조 방법을 설명하기 위한 예시 도면들이다.
이하에서는, 도 16 내지 도 21을 결부하여 일 실시예에 따른 지문 센서의 제조 방법을 상세히 설명한다.
먼저, 제2 박막 트랜지스터(ST2)와 광 감지 소자(PD)를 포함하는 광 감지층(410)을 형성한다. (도 13의 S110)
도 16을 참조하면, 지문 센서 기판(FSUB) 상에 무기 물질을 증착하여 버퍼막(BF)을 형성한다.
버퍼막(BF) 상에 포토 리소그래피 공정을 이용하여 제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2)을 형성한다.
제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2) 상에 무기 물질을 증착하여 제2 게이트 절연막(GI2)을 형성한다.
제2 게이트 절연막(GI2) 상에 포토 리소그래피 공정을 이용하여 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)과 제1 지문 커패시터 전극(FCE1)을 형성한다. 이때, 제2 게이트 절연막(GI2)은 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)을 마스크로 하여 식각되므로, 제2 게이트 절연막(GI2)은 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)과 제2 액티브층(ACT2) 사이와 제1 지문 커패시터 전극(FCE1)과 버퍼막(BF) 사이에 배치될 수 있다. 또한, 제2 게이트 절연막(GI2)에 의해 덮이지 않고 노출된 제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2)은 불순물 또는 이온이 도핑되므로, 도전성을 가질 수 있다. 그러므로, 도전성을 갖는 제2 박막 트랜지스터(ST2)의 제2 소스 전극(S2)과 제2 드레인 전극(D2)이 형성될 수 있다.
제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)과, 제1 지문 커패시터 전극(FCE1) 상에는 무기 물질을 증착하여 제1 절연막(INS1)을 형성한다.
제1 절연막(INS1) 상에는 포토 리소그래피 공정을 이용하여 광 감지 소자(PD)의 제1 감지 전극(PCE)과 제2 지문 커패시터 전극(FCE2)을 형성한다. 제1 감지 전극(PCE) 상에는 포토 리소그래피 공정을 이용하여 감지 반도체층(PSEM), 및 제2 감지 전극(PAE)을 형성한다.
광 감지 소자(PD)와 제2 지문 커패시터 전극(FCE2) 상에는 무기 물질을 증착하여 제2 절연막(INS2)을 형성한다.
제2 절연막(INS2)에는 포토 리소그래피 공정으로 소스 콘택홀(SCT), 드레인 콘택홀(DCT), 제1 감지 콘택홀(RCT1), 및 제2 감지 콘택홀(RCT2)을 형성한다. 소스 콘택홀(SCT)과 드레인 콘택홀(DCT)은 제1 절연막(INS1)과 제2 절연막(INS2)을 제거하여 형성될 수 있다. 제1 감지 콘택홀(RCT1)과 제2 감지 콘택홀(RCT2)은 제2 절연막(INS2)을 제거하여 형성될 수 있다.
제2 절연막(INS2) 상에는 포토 리소그래피 공정으로 제1 연결 전극(CE1), 제2 연결 전극(CE2), 및 제3 연결 전극(CE3)을 형성한다. 제1 연결 전극(CE1)은 소스 콘택홀(SCT)을 통해 제2 박막 트랜지스터(ST2)의 제2 소스 전극(S2)에 연결될 수 있다. 제2 연결 전극(CE2)은 드레인 콘택홀(DCT)을 통해 제2 박막 트랜지스터(ST2)의 제2 드레인 전극(D2)에 연결되고, 제1 감지 콘택홀(RCT1)을 통해 제1 감지 전극(PCE)에 연결될 수 있다. 제3 연결 전극(CE3)은 제2 감지 콘택홀(RCT2)을 통해 제2 감지 전극(PAE)에 연결될 수 있다.
제1 연결 전극(CE1), 제2 연결 전극(CE2), 및 제3 연결 전극(CE3) 상에는 무기 물질을 증착하여 제3 절연막(INS3)을 형성한다. 제3 절연막(INS3)은 생략될 수 있다.
제3 절연막(INS3) 상에는 유기 물질을 증착하여 평탄화막(PLA)을 형성한다.
두 번째로, 광 감지층(410) 상에 광 투과층(LT)을 형성하고, 광 투과층(LT) 상에 마스크 패턴(MS)들을 형성한다. (도 15의 S120)
도 17을 참조하면, 광 감지층(410) 상에 유기 물질을 증착하여 광 투과층(LT)을 형성한다. 광 투과층(LT)의 제3 방향(Z축 방향)의 길이는 수 ㎛일 수 있다. 예를 들어, 광 투과층(LT)의 제3 방향(Z축 방향)의 길이는 5㎛ 이상일 수 있다. 광 투과층(LT)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막일 수 있다.
광 투과층(LT) 상에 유기 물질 또는 무기 물질을 증착하여 마스크 패턴(MS)들을 형성한다. 마스크 패턴(MS)들은 서로 이격되어 배치될 수 있다. 마스크 패턴(MS)들은 제1 간격으로 제1 방향(X축 방향)으로 배치되고, 제2 간격으로 제2 방향(Y축 방향)으로 배치될 수 있다. 제1 간격과 제2 간격은 실질적으로 동일할 수 있다.
마스크 패턴(MS)들은 포토 레지스트와 같은 유기막일 수 있다. 또는, 마스크 패턴(MS)들은 ITO(Induim Tin Oxide) 또는 IZO(Induim Zinc Oxide)와 같은 투명한 도전성 산화물(TCO), 및 알루미늄(Al) 등의 무기막일 수 있다.
세 번째로, 광 투과층(LT)을 식각하여 제1 광 투과막(LT1)들을 형성한다. (도 15의 S130)
도 18을 참조하면, 마스크 패턴(MS)들에 의해 덮이지 않은 광 투과층(LT)을 건식 식각하여 제1 광 투과막(LT1)들을 형성한다. 제1 광 투과막(LT1)들은 서로 이격되어 배치될 수 있다. 제1 광 투과막(LT1)들은 제1 간격으로 제1 방향(X축 방향)으로 배치되고, 제2 간격으로 제2 방향(Y축 방향)으로 배치될 수 있다. 제1 간격과 제2 간격은 실질적으로 동일할 수 있다.
네 번째로, 도 19와 같이 스트립 공정 또는 식각 공정으로 마스크 패턴(MS)들을 제거한다. (도 15의 S140)
다섯 번째로, 제1 광 투과막(LT1)들 상에 제2 광 투과막(LT2)을 형성한다. (도 15의 S150)
도 20을 참조하면, 제1 광 투과막(LT1)들 상에 무기 물질을 증착하여 제2 광 투과막(LT2)을 형성한다. 제2 광 투과막(LT2)은 제1 광 투과막(LT1)들 각각의 상면과 측면들 상에 형성될 수 있다. 또한, 제1 광 투과막(LT1)들 사이에서 광 감지층(410)의 평탄화막(PLA) 상에 형성될 수 있다. 제2 광 투과막(LT2)은 스텝 커버리지(step coverage)가 좋기 때문에, 끊어지지 않고 계속 이어질 수 있다.
한편, 제1 광 투과막(LT1)의 제3 방향(Z축 방향)의 길이가 길기 때문에, 과식각에 의해 제1 광 투과막(LT1)의 폭은 마스크 패턴(MS)의 폭보다 짧을 수 있다. 제1 광 투과막(LT1)의 폭이 좁아질수록 차광막(LS)의 폭이 넓어지므로, 개구부(OA)의 광 투과율은 낮아질 수 있다. 그러므로, 제1 광 투과막(LT1)의 폭이 줄어든 것을 보상할 필요가 있으며, 이에 따라 제2 광 투과막(LT2)을 형성한다.
여섯 번째로, 제1 광 투과막(LT1)들 사이에 차광막(LS)을 형성한다. (도 15의 S160)
도 21을 참조하면, 제2 광 투과막(LT2) 상에 유기 물질을 증착하여 차광층을 형성한 후, 차광층을 식각하여 차광막(LS)을 형성한다. 차광막(LS)의 측면들은 제2 광 투과막(LT2)에 의해 둘러싸일 수 있다. 또한, 차광막(LS)의 하면에는 제2 광 투과막(LT2)이 배치될 수 있다. 제2 광 투과막(LT2)의 상면과 차광막(LS)의 상면은 평탄할 수 있다.
도 15 내지 도 21과 같이, 제2 광 투과막(LT2)을 제1 광 투과막(LT1)들 상에 형성한다. 이로 인해, 제1 광 투과막(LT1)들이 식각 공정에서 과식각되어 제1 광 투과막(LT1)들 각각의 폭이 줄어들더라도, 제2 광 투과막(LT2)의 폭에 의해 제1 광 투과막(LT1)들 각각의 줄어든 폭을 보상할 수 있으므로, 개구부(OA)의 광 투과율이 낮아지는 것을 방지할 수 있다.
도 22는 또 다른 실시예에 따른 지문 센서의 제조 방법을 보여주는 흐름도이다. 도 23 및 도 24는 도 22의 지문 센서의 제조 방법을 설명하기 위한 예시 도면들이다.
이하에서는, 도 22 내지 도 24를 결부하여 또 다른 실시예에 따른 지문 센서(400)의 제조 방법을 설명한다.
도 22의 S210 내지 S230 단계들은 도 15의 S110 내지 S130 단계들과 비교할 때, 마스크 패턴(MS)들 대신에 제3 광 투과막(LT3)들을 형성하는 것에서 차이가 있을 뿐이다.
제3 광 투과막(LT3)들은 마스크로 이용되므로, 마스크 패턴(MS)들과 실질적으로 동일하다. 다만, 제3 광 투과막(LT3)들은 광을 투과시킬 수 있는 물질일 수 있다. 예를 들어, 제3 광 투과막(LT3)들은 포토 레지스트와 같은 유기막일 수 있다. 또는, 마스크 패턴(MS)들은 ITO(Induim Tin Oxide) 또는 IZO(Induim Zinc Oxide)와 같은 투명한 도전성 산화물(TCO) 등의 무기막일 수 있다.
도 22를 참조하면, 제1 광 투과막(LT1)들과 제3 광 투과막(LT3)들 상에 제2 광 투과막(LT2)을 형성한다. (도 22의 S240)
제2 광 투과막(LT2)은 제1 광 투과막(LT1)들 각각의 측면들과 제3 광 투과막(LT3)들 각각의 상면과 측면들 상에 형성될 수 있다. 또한, 제1 광 투과막(LT1)들 사이에서 광 감지층(410)의 평탄화막(PLA) 상에 형성될 수 있다. 제2 광 투과막(LT2)은 스텝 커버리지(step coverage)가 좋기 때문에, 끊어지지 않고 계속 이어질 수 있다.
도 24를 참조하면, 제1 광 투과막(LT1)들 사이에 차광막(LS)을 형성한다. (도 22의 S250)
제2 광 투과막(LT2) 상에 유기 물질을 증착하여 차광층을 형성한 후, 차광층을 식각하여 차광막(LS)을 형성한다. 차광막(LS)의 측면들은 제2 광 투과막(LT2)에 의해 둘러싸일 수 있다. 또한, 차광막(LS)의 하면에는 제2 광 투과막(LT2)이 배치될 수 있다. 제2 광 투과막(LT2)의 상면과 차광막(LS)의 상면은 평탄할 수 있다.
도 22 내지 도 24와 같이, 제3 광 투과막(LT3)들을 제거하지 않고, 제3 광 투과막(LT3)들 상에 제2 광 투과막(LT2)을 형성하므로, 제3 광 투과막(LT3)들을 제거하는 공정을 삭제할 수 있다. 그러므로, 지문 센서(400)를 제조하는 제조 공정의 효율을 높일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
200: 표시 구동부 300: 표시 회로 보드
400: 지문 센서 410: 광 감지층
420: 콜리메이터층 LT1: 제1 광 투과막
LT2: 제2 광 투과막 LS: 차광막
LT3: 제3 광 투과막 CF: 컬러필터
MS: 마스크 패턴 LT: 광 투과층

Claims (20)

  1. 입사되는 광에 따라 감지 전류가 흐르는 광 감지 소자를 포함하는 광 감지층; 및
    상기 광 감지층 상에 배치되는 콜리메이터층을 구비하고,
    상기 콜리메이터층은,
    서로 이격되어 배치되는 제1 광 투과막들;
    상기 제1 광 투과막들 사이에 배치되는 차광막; 및
    상기 제1 광 투과막들 각각과 상기 차광막 사이에 배치되는 제2 광 투과막을 포함하는 지문 센서.
  2. 제1 항에 있어서,
    상기 제1 광 투과막들 각각의 굴절률은 상기 제2 광 투과막의 굴절률과 동일한 지문 센서.
  3. 제1 항에 있어서,
    상기 제1 광 투과막들 각각의 굴절률은 상기 제2 광 투과막의 굴절률보다 큰 지문 센서.
  4. 제2 항 또는 제3 항에 있어서,
    상기 제1 광 투과막들은 유기막이고, 상기 제2 광 투과막은 무기막인 지문 센서.
  5. 제1 항에 있어서,
    상기 제2 광 투과막은 상기 제1 광 투과막들 각각의 상면과 측면들 상에 배치되는 지문 센서.
  6. 제1 항에 있어서,
    상기 제2 광 투과막은 상기 차광막의 하면 상에 배치되는 지문 센서.
  7. 제1 항에 있어서,
    상기 제1 광 투과막들 중에서 어느 한 제1 광 투과막의 일 방향의 길이는 상기 일 방향에서 이웃하는 제1 광 투과막들 사이에 배치되는 차광막의 상기 일 방향의 길이보다 긴 지문 센서.
  8. 제5 항에 있어서,
    상기 제1 광 투과막들 각각의 상면에 배치되며, 상기 제2 광 투과막에 의해 덮이는 제3 광 투과막을 더 구비하는 지문 센서.
  9. 제8 항에 있어서,
    상기 제1 광 투과막들 각각의 굴절률은 상기 제3 광 투과막의 굴절률과 동일한 지문 센서.
  10. 제8 항에 있어서,
    상기 제1 광 투과막들 각각의 굴절률은 상기 제3 광 투과막의 굴절률보다 큰 지문 센서.
  11. 제8 항에 있어서,
    상기 제3 광 투과막은 포토 레지스트, 또는 투명한 도전성 산화물로 이루어진 지문 센서.
  12. 제1 항에 있어서,
    상기 차광막의 높이는 상기 제1 광 투과막의 높이보다 낮은 지문 센서.
  13. 제12 항에 있어서,
    상기 차광막 상에 배치되며, 상기 제1 광 투과막의 굴절률보다 큰 투명 접착 부재를 더 구비하는 지문 센서.
  14. 제1 항에 있어서,
    상기 제2 광 투과막과 상기 차광막 상에 배치되는 컬러필터를 포함하는 지문 센서.
  15. 제14 항에 있어서,
    상기 컬러필터는 녹색 광에 해당하는 파장 대역의 광을 투과시키거나 녹색 광에 해당하는 파장 대역의 광과 청색 광에 해당하는 파장 대역의 광을 투과시키는 지문 센서.
  16. 화상을 표시하는 표시 패널; 및
    상기 표시 패널의 일면 상에 배치되며, 상기 표시 패널을 통과한 광을 감지하는 지문 센서를 구비하고,
    상기 지문 센서는,
    입사되는 광에 따라 감지 전류가 흐르는 광 감지 소자를 포함하는 광 감지층; 및
    상기 광 감지층 상에 배치되는 콜리메이터층을 포함하며,
    상기 콜리메이터층은,
    서로 이격되어 배치되는 제1 광 투과막들;
    상기 제1 광 투과막들 사이에 배치되는 차광막; 및
    상기 제1 광 투과막들 각각과 상기 차광막 사이에 배치되는 제2 광 투과막을 포함하는 표시 장치.
  17. 입사되는 광에 따라 감지 전류가 흐르는 광 감지 소자를 포함하는 광 감지층을 형성하는 단계;
    상기 광 감지층 상에 유기 물질을 증착하여 광 투과층을 형성하는 단계;
    상기 광 투과층 상에 마스크 패턴들을 형성하는 단계;
    상기 마스크 패턴들에 따라 상기 광 투과층을 식각하여 제1 광 투과막들을 형성하는 단계;
    상기 마스크 패턴들을 제거하는 단계;
    상기 제1 광 투과막들 상에 무기 물질을 증착하여 제2 광 투과막을 형성하는 단계; 및
    상기 제2 광 투과막 상에 유기 물질을 증착하여 차광막을 형성하는 단계를 포함하는 지문 센서의 제조 방법.
  18. 제17 항에 있어서,
    상기 광 투과층 상에 마스크 패턴들을 형성하는 단계는,
    상기 마스크 패턴들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배치되는 지문 센서의 제조 방법.
  19. 제17 항에 있어서,
    상기 마스크 패턴들에 따라 상기 광 투과층을 식각하여 제1 광 투과막들을 형성하는 단계는,
    상기 제1 광 투과막들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배치되는 지문 센서의 제조 방법.
  20. 제17 항에 있어서,
    상기 제1 광 투과막들 상에 무기 물질을 증착하여 제2 광 투과막을 형성하는 단계는,
    상기 제1 광 투과막들 각각의 상면과 측면들, 및 상기 제1 광 투과막들 사이에서 상기 광 감지층 상에 배치되는 지문 센서의 제조 방법.
KR1020200058812A 2020-05-18 2020-05-18 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치 KR20210142789A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200058812A KR20210142789A (ko) 2020-05-18 2020-05-18 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치
US17/235,359 US11741740B2 (en) 2020-05-18 2021-04-20 Fingerprint sensor, method of fabricating the same, and display device including the same
CN202110517036.7A CN113690260A (zh) 2020-05-18 2021-05-12 指纹传感器、其制造方法和包括指纹传感器的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200058812A KR20210142789A (ko) 2020-05-18 2020-05-18 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치

Publications (1)

Publication Number Publication Date
KR20210142789A true KR20210142789A (ko) 2021-11-26

Family

ID=78512484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200058812A KR20210142789A (ko) 2020-05-18 2020-05-18 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치

Country Status (3)

Country Link
US (1) US11741740B2 (ko)
KR (1) KR20210142789A (ko)
CN (1) CN113690260A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11793055B2 (en) 2020-08-26 2023-10-17 Samsung Display Co., Ltd. Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210060734A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 광 센서 및 이를 포함하는 전자 장치 및 이의 제조 방법
CN114335391B (zh) * 2021-12-30 2024-02-02 武汉天马微电子有限公司 一种显示面板及其制作方法和显示装置
US20240122029A1 (en) * 2022-10-07 2024-04-11 Samsung Display Co., Ltd. Display device, method for manufacturing display device, and fingerprint sensor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181070B2 (en) 2015-02-02 2019-01-15 Synaptics Incorporated Low profile illumination in an optical fingerprint sensor
US10515253B2 (en) * 2017-12-27 2019-12-24 Visera Technologies Company Limited Optical fingerprint sensor
US10572070B2 (en) * 2018-06-25 2020-02-25 Vanguard International Semiconductor Corporation Optical devices and fabrication method thereof
KR102396510B1 (ko) 2018-07-23 2022-05-10 주식회사 엘지화학 핀홀 패턴 필름 및 이의 제조방법
CN210038821U (zh) * 2019-04-10 2020-02-07 深圳市汇顶科技股份有限公司 光学指纹识别装置和电子设备
JP7292095B2 (ja) * 2019-05-08 2023-06-16 株式会社ジャパンディスプレイ 検出装置及び検出装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11793055B2 (en) 2020-08-26 2023-10-17 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN113690260A (zh) 2021-11-23
US20210357613A1 (en) 2021-11-18
US11741740B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
CN110061038B (zh) 一种显示面板及显示装置
KR20210142789A (ko) 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치
KR20210138184A (ko) 지문 센서, 및 그를 포함한 표시 장치
KR20210133363A (ko) 지문 센서와 그를 포함한 표시 장치
KR20220055524A (ko) 지문 센서 및 그를 포함한 표시 장치
US11538848B2 (en) Fingerprint identification substrate and manufacturing method therefor, identification method and display apparatus
US20240063239A1 (en) Fingerprint sensor, method for manufacturing fingerprint sensor, and display device including fingerprint sensor
US11783618B2 (en) Fingerprint sensor, method for manufacturing fingerprint sensor, and display device including fingerprint sensor
CN110197834A (zh) 阵列基板及其制作方法、显示面板和指纹识别显示装置
US11815754B2 (en) Display device and method of driving the same
KR102635472B1 (ko) 표시 장치 및 그 제조방법
KR20210142799A (ko) 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치
CN112666734B (zh) 液晶显示面板及显示装置
CN113725261A (zh) 显示装置
KR20210156372A (ko) 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치
KR20240049763A (ko) 표시 장치, 표시 장치의 제조 방법 및 지문 센서
CN112748598A (zh) 一种阵列基板、显示面板以及显示装置
CN113741736A (zh) 一种传感器、显示面板、显示装置
EP4351300A1 (en) Display device, method for manufacturing display device, and fingerprint sensor
KR20220017015A (ko) 지문 센서와 그를 포함한 표시 장치
KR20220041261A (ko) 표시 장치
CN117858535A (zh) 显示装置、用于制造显示装置的方法和指纹传感器

Legal Events

Date Code Title Description
A201 Request for examination