KR20220017015A - 지문 센서와 그를 포함한 표시 장치 - Google Patents

지문 센서와 그를 포함한 표시 장치 Download PDF

Info

Publication number
KR20220017015A
KR20220017015A KR1020200096582A KR20200096582A KR20220017015A KR 20220017015 A KR20220017015 A KR 20220017015A KR 1020200096582 A KR1020200096582 A KR 1020200096582A KR 20200096582 A KR20200096582 A KR 20200096582A KR 20220017015 A KR20220017015 A KR 20220017015A
Authority
KR
South Korea
Prior art keywords
light
disposed
layer
electrode
fingerprint
Prior art date
Application number
KR1020200096582A
Other languages
English (en)
Inventor
구교원
김영식
김정학
이정헌
최희연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200096582A priority Critical patent/KR20220017015A/ko
Priority to US17/391,250 priority patent/US11915510B2/en
Priority to CN202110884846.6A priority patent/CN114092980A/zh
Priority to EP21189334.2A priority patent/EP3951652A1/en
Publication of KR20220017015A publication Critical patent/KR20220017015A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/005—Means for improving the coupling-out of light from the light guide provided by one optical element, or plurality thereof, placed on the light output side of the light guide
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H01L27/323—
    • H01L27/3234—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/84—Protecting input, output or interconnection devices output devices, e.g. displays or monitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Image Input (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 지문 센서의 감지 신호에 표시 패널의 스캔 신호에 의한 노이즈가 반영되는 것을 방지하거나 줄일 수 있는 지문 센서와 그를 포함한 표시 장치에 관한 것이다. 일 실시예에 따른 지문 센서는 기판, 상기 기판 상에 배치되는 감지 전극, 상기 감지 전극 상에 배치되는 반도체층, 및 상기 반도체층 상에 배치되는 공통 전극을 포함하는 광 감지 소자, 상기 공통 전극 상에 배치되며 광 투과 홀들을 포함하는 차광 도전층, 및 상기 차광 도전층 상에 배치되며 상기 광 감지 소자에 광이 입사되도록 광을 가이드하는 광 가이드부를 구비한다.

Description

지문 센서와 그를 포함한 표시 장치{FINGERPRINT SENSOR AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 지문 센서와 그를 포함한 표시 장치에 관한 것이다.
표시 장치는 스마트폰(smart phone), 태블릿(tablet), 노트북 컴퓨터(notebook computer), 모니터(monitor), TV 등 다양한 전자 장치에 적용되고 있다. 최근에는 이동통신 기술의 발달로 인해 스마트폰, 태블릿, 노트북 컴퓨터과 같은 휴대용 전자 장치의 사용이 크게 늘어났다. 휴대용 전자 장치에는 개인 정보(privacy information)가 저장되어 있으므로, 휴대용 전자 장치의 개인 정보를 보호하기 위해 사용자의 생체 정보인 지문을 인증하는 지문 인증이 사용되고 있다. 이를 위해, 표시 장치는 지문 인증을 위한 지문 센서를 포함할 수 있다.
지문 센서는 광학 방식, 초음파 방식, 정전 용량 방식 등으로 구현될 수 있다. 광학 방식의 지문 센서는 광을 감지하는 광 감지 소자와 광 감지 소자에 노이즈 광을 최소화하여 광을 제공하기 위한 광학층을 포함할 수 있다. 광학 방식의 지문 센서가 표시 장치의 배터리와 같은 다른 부품에 간섭되는 것을 방지하기 위해, 광학층의 두께는 얇아질 수 있다.
광학층의 두께가 얇아지는 경우, 표시 장치의 표시 패널의 신호 배선과 지문 센서의 광 감지층의 신호 배선 사이의 거리가 가까워질 수 있다. 이로 인해, 표시 패널의 신호 배선의 신호가 광 감지층의 신호 배선의 신호에 커플링될 수 있다. 예를 들어, 표시 패널의 스캔 배선의 스캔 신호가 광 감지층의 감지 배선의 감지 신호에 커플링될 수 있다. 이 경우, 광 감지층의 감지 배선의 감지 신호에 표시 패널의 스캔 신호에 의한 노이즈가 반영될 수 있다.
본 발명이 해결하고자 하는 과제는 지문 센서의 감지 신호에 표시 패널의 스캔 신호에 의한 노이즈가 반영되는 것을 방지하거나 줄일 수 있는 지문 센서를 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 지문 센서의 감지 신호에 표시 패널의 신호에 의한 노이즈가 반영되는 것을 방지하거나 줄일 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 지문 센서는 기판, 상기 기판 상에 배치되는 감지 전극, 상기 감지 전극 상에 배치되는 반도체층, 및 상기 반도체층 상에 배치되는 공통 전극을 포함하는 광 감지 소자, 상기 공통 전극 상에 배치되며 광 투과 홀들을 포함하는 차광 도전층, 및 상기 차광 도전층 상에 배치되며 상기 광 감지 소자에 광이 입사되도록 광을 가이드하는 광 가이드부를 구비한다.
상기 과제를 해결하기 위한 일 실시예에 표시 장치는 화상을 표시하는 표시 패널, 및 상기 표시 패널의 일면 상에 배치되며, 상기 표시 패널을 통과한 광을 감지하는 지문 센서를 구비한다. 상기 지문 센서는 기판, 상기 기판 상에 배치되는 감지 전극, 상기 감지 전극 상에 배치되는 반도체층, 및 상기 반도체층 상에 배치되는 공통 전극을 포함하는 광 감지 소자, 상기 공통 전극 상에 배치되며 광 투과 홀들을 포함하는 차광 도전층, 및 상기 차광 도전층 상에 배치되며 상기 광 감지 소자에 광이 입사되도록 광을 가이드하는 광 가이드부를 구비한다.
상기 과제를 해결하기 위한 또 다른 실시예에 지문 센서는 기판, 상기 기판 상에 배치되는 감지 전극, 상기 감지 전극 상에 배치되는 반도체층, 및 상기 반도체층 상에 배치되는 공통 전극을 포함하는 광 감지 소자, 상기 공통 전극 상에 배치되며, 광 투과 홀들을 포함하는 차광 도전층, 및 상기 차광 도전층 상에 배치되며, 광을 가이드하는 광 가이드부를 구비한다. 상기 광 가이드부에 의해 가이드된 광은 상기 광 투과 홀들 중 적어도 어느 하나를 통해 상기 광 감지 소자에 입사된다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 지문 센서와 그를 포함한 표시 장치에 의하면, 광 감지 소자의 공통 전극 상에 배치되는 차광 도전층에 공통 전압 또는 접지 전압이 인가되므로, 차광 도전층에 의해 표시 패널의 스캔 배선의 스캔 신호가 기생 커패시터에 의해 지문 센서의 감지 배선의 감지 신호에 커플링되는 것을 방지하거나 줄일 수 있다. 따라서, 기생 커패시터에 의해 표시 패널의 스캔 배선의 스캔 신호에 의한 노이즈가 지문 센서의 감지 배선의 감지 신호에 반영되는 것을 방지하거나 줄일 수 있다.
또한, 차광 도전층은 광 감지 소자들에 중첩하는 광 투과 홀들을 포함하므로, 광 감지 소자들에 입사하는 노이즈 광을 차단할 수 있다. 그러므로, 광 감지 소자들에 입사되는 노이즈 광을 최소화할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 보여주는 분해 사시도이다.
도 3은 도 2의 커버 윈도우, 표시 패널, 지문 센서, 브라켓, 및 배터리의 일 예를 보여주는 단면도이다.
도 4는 도 2의 커버 윈도우, 표시 패널, 지문 센서, 브라켓, 및 배터리의 또 다른 예를 보여주는 단면도이다.
도 5는 도 4의 표시 패널의 스캔 배선들과 데이터 배선들, 및 지문 센서의 지문 스캔 배선들과 감지 배선들의 일 예를 보여주는 예시 도면이다.
도 6은 도 4의 A 영역의 일 예를 상세히 보여주는 예시 도면이다.
도 7은 도 4의 A 영역의 또 다른 예를 상세히 보여주는 예시 도면이다.
도 8은 도 4의 A 영역의 또 다른 예를 상세히 보여주는 예시 도면이다.
도 9는 도 5의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 10은 도 1의 지문 센서의 일 예를 보여주는 분해 사시도이다.
도 11은 일 실시예에 따른 지문 센서를 보여주는 레이아웃 도이다.
도 12는 일 실시예에 따른 센서 화소들을 보여주는 레이아웃 도이다.
도 13은 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 일 예를 보여주는 단면도이다.
도 14는 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 15는 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 16은 도 11의 Ⅲ-Ⅲ’를 따라 절단한 지문 센서의 일 예를 보여주는 단면도이다.
도 17은 또 다른 실시예에 따른 지문 센서를 보여주는 레이아웃 도이다.
도 18은 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 19는 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 20은 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 21은 도 17의 Ⅳ-Ⅳ’를 따라 절단한 지문 센서의 일 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다. 도 2는 일 실시예에 따른 표시 장치를 보여주는 분해 사시도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기에 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 텔레비전, 노트북, 모니터, 광고판, 또는 사물 인터넷(internet of things, IOT)의 표시부로 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 자동차의 계기판, 자동차의 센터페시아(center fascia), 자동차의 대쉬 보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 또는 자동차의 뒷좌석용 엔터테인먼트로서 앞좌석의 배면에 배치되는 디스플레이에 적용될 수 있다.
본 명세서에서, 제1 방향(X축 방향)은 표시 장치(10)의 단변 방향으로, 예를 들어 표시 장치(10)의 가로 방향일 수 있다. 제2 방향(Y축 방향)은 표시 장치(10)의 장변 방향으로, 예를 들어 표시 장치(10)의 세로 방향일 수 있다. 제3 방향(Z축 방향)은 표시 장치(10)의 두께 방향일 수 있다.
표시 장치(10)는 사각형과 유사한 평면 형태로 이루어질 수 있다. 예를 들어, 표시 장치(10)는 도 1과 같이 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 사각형과 유사한 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형과 유사하게 형성될 수 있다.
표시 장치(10)는 평탄하게 형성될 수 있다. 또는, 표시 장치(10)는 서로 마주보는 두 측이 구부러지도록 형성될 수 있다. 예를 들어, 표시 장치(10)는 좌측과 우측이 구부러지도록 형성될 수 있다. 또는, 표시 장치(10)는 상측, 하측, 좌측, 및 우측 모두가 구부러지도록 형성될 수 있다.
일 실시예에 따른 표시 장치(10)는 커버 윈도우(100), 표시 패널(300), 표시 회로 보드(310), 표시 구동 회로(320), 지문 센서(400), 브라켓(bracket, 600), 메인 회로 보드(700), 및 하부 커버(900)를 포함한다.
커버 윈도우(100)는 표시 패널(300)의 전면(前面)을 커버하도록 표시 패널(300)의 상부에 배치될 수 있다. 이로 인해, 커버 윈도우(100)는 표시 패널(300)의 전면(前面)을 보호하는 기능을 할 수 있다.
커버 윈도우(100)는 표시 패널(300)에 대응하는 투과부(DA100)와 표시 패널(300) 이외의 영역에 대응하는 차광부(NDA100)를 포함할 수 있다. 차광부(NDA100)는 불투명하게 형성될 수 있다. 또는, 차광부(NDA100)는 화상을 표시하지 않는 경우에 사용자에게 보여줄 수 있는 패턴이 형성된 데코층으로 형성될 수 있다.
표시 패널(300)은 커버 윈도우(100)의 하부에 배치될 수 있다. 표시 패널(300)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(300)은 유기 발광층을 포함하는 유기 발광 다이오드(organic light emitting diode)를 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 양자점 발광층을 포함하는 양자점 발광 소자(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널, 또는 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널일 수 있다. 이하에서는, 표시 패널(300)이 유기 발광 표시 패널인 것을 중심으로 설명한다.
표시 패널(300)은 메인 영역(MA)과 서브 영역(SBA)을 포함할 수 있다.
메인 영역(MA)은 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화상을 표시하는 표시 화소(도 3의 SP)들을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(300)의 가장자리까지의 영역으로 정의될 수 있다.
표시 영역(DA)은 지문 감지 영역(FSA)을 포함할 수 있다. 지문 감지 영역(FSA)은 지문 센서(400)가 배치되는 영역을 가리킨다. 지문 감지 영역(FSA)은 도 2와 같이 표시 영역(DA)의 일부 영역일 수 있으나, 이에 한정되지 않는다. 지문 감지 영역(FSA)은 표시 영역(DA)의 전체 영역으로, 표시 영역(DA)과 실질적으로 동일할 수 있다.
서브 영역(SBA)은 메인 영역(MA)의 일 측으로부터 제2 방향(Y축 방향)으로 돌출될 수 있다. 서브 영역(SBA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작으며, 서브 영역(SBA)의 제2 방향(Y축 방향)의 길이는 메인 영역(MA)의 제2 방향(Y축 방향)의 길이보다 작을 수 있으나, 이에 한정되지 않는다.
도 2에서는 서브 영역(SBA)이 펼쳐진 것을 예시하였으나, 서브 영역(SBA)은 구부러질 수 있으며, 이 경우 표시 패널(300)의 하면 상에 배치될 수 있다. 서브 영역(SBA)이 구부러지는 경우, 기판(SUB)의 두께 방향(Z축 방향)에서 메인 영역(MA)과 중첩할 수 있다. 서브 영역(SBA)에는 표시 회로 보드(310)와 표시 구동 회로(320)가 배치될 수 있다.
표시 회로 보드(310)는 이방성 도전 필름(anisotropic conductive film)과 같은 도전성 접착 부재를 이용하여 표시 패널(300)의 서브 영역(SBA)의 일 단에 부착될 수 있다. 이로 인해, 표시 회로 보드(310)는 표시 패널(300) 및 표시 구동 회로(320)와 전기적으로 연결될 수 있다. 표시 패널(300)과 표시 구동 회로(320)는 표시 회로 보드(310)를 통해 디지털 비디오 데이터와, 타이밍 신호들, 및 구동 전압들을 입력 받을 수 있다. 표시 회로 보드(310)는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
표시 구동 회로(320)는 표시 패널(300)을 구동하기 위한 신호들과 전압들을 생성할 수 있다. 표시 구동 회로(320)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(300)의 서브 영역(SBA) 상에 부착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(320)는 COF(chip on film) 방식으로 표시 회로 보드(310) 상에 부착될 수 있다.
표시 회로 보드(310) 상에는 터치 구동 회로(330)가 배치될 수 있다. 터치 구동 회로(330)와 압력 구동 회로(340)는 각각 집적회로로 형성되어 표시 회로 보드(310)의 상면에 부착될 수 있다. 또는, 터치 구동 회로(330)와 압력 구동 회로(340)는 경우에 따라 하나의 집적회로로 통합 형성될 수 있다.
터치 구동 회로(330)는 표시 회로 보드(310)를 통해 표시 패널(300)의 터치 전극층의 터치 전극들에 전기적으로 연결될 수 있다. 표시 패널(300)은 사람의 손가락 또는 펜 등의 물체를 감지하기 위한 터치 전극들을 갖는 터치 전극층을 포함할 수 있다. 터치 구동 회로(330)는 터치 전극들에 터치 구동 신호를 출력하고, 터치 전극들의 정전 용량에 충전된 전압을 감지할 수 있다.
터치 구동 회로(330)는 터치 전극들 각각에서 감지된 전기적 신호의 변화에 따라 터치 데이터를 생성하여 메인 프로세서(710)로 전송하며, 메인 프로세서(710)는 터치 데이터를 분석함으로써, 터치가 발생한 터치 좌표를 산출할 수 있다. 터치는 접촉 터치와 근접 터치를 포함할 수 있다. 접촉 터치는 사람의 손가락 또는 펜 등의 물체가 터치 전극층 상에 배치되는 커버 윈도우에 직접 접촉하는 것을 가리킨다. 근접 터치는 호버링(hovering)과 같이, 사람의 손가락 또는 펜 등의 물체가 커버 윈도우 상에 근접하게 떨어져 위치하는 것을 가리킨다.
또한, 표시 회로 보드(310) 상에는 표시 구동 회로(320)를 구동하기 위한 표시 구동 전압들을 공급하기 위한 전원 공급부가 추가로 배치될 수 있다.
지문 센서(400)는 표시 패널(300)의 하면 상에 배치될 수 있다. 지문 센서(400)는 투명 접착 부재를 이용하여 표시 패널(300)의 하면에 부착될 수 있다. 예를 들어, 투명 접착 부재는 OCA(optically clear adhesive) 필름과 같은 투명 접착 필름 또는 OCR(optically clear resin)과 같은 투명 접착 레진일 수 있다.
표시 패널(300)의 하부에는 브라켓(600)이 배치될 수 있다. 브라켓(600)은 플라스틱, 금속, 또는 플라스틱과 금속을 모두 포함할 수 있다. 브라켓(600)에는 제1 카메라 센서(720)가 삽입되는 제1 카메라 홀(CMH1), 배터리가 배치되는 배터리 홀(BH), 및 표시 회로 보드(310)에 연결된 케이블(314)이 통과하는 케이블 홀(CAH)이 형성될 수 있다.
브라켓(600)의 하부에는 메인 회로 보드(700)가 배치될 수 있다. 메인 회로 보드(700)는 인쇄 회로 기판(printed circuit board) 또는 연성 인쇄 회로 기판일 수 있다.
메인 회로 보드(700)는 메인 프로세서(710), 제1 카메라 센서(720), 메인 커넥터(730)를 포함할 수 있다. 제1 카메라 센서(720)는 메인 회로 보드(700)의 상면과 하면 모두에 배치되고, 메인 프로세서(710)는 메인 회로 보드(700)의 상면에 배치되며, 메인 커넥터(730)는 메인 회로 보드(700)의 하면에 배치될 수 있다.
메인 프로세서(710)는 표시 장치(10)의 모든 기능을 제어할 수 있다. 예를 들어, 메인 프로세서(710)는 표시 패널(300)이 영상을 표시하도록 디지털 비디오 데이터를 표시 회로 보드(310)를 통해 표시 구동 회로(320)로 출력할 수 있다. 또한, 메인 프로세서(710)는 터치 구동 회로(330)로부터 터치 데이터를 입력 받고 사용자의 터치 좌표를 판단한 후, 사용자의 터치 좌표에 표시된 아이콘이 지시하는 어플리케이션을 실행할 수 있다. 또한, 메인 프로세서(710)는 제1 카메라 센서(720)로부터 입력되는 제1 이미지 데이터를 디지털 비디오 데이터로 변환하여 표시 회로 보드(310)를 통해 표시 구동 회로(320)로 출력함으로써, 제1 카메라 센서(720)에 의해 촬영된 이미지를 표시 패널(300)에 표시할 수 있다.
제1 카메라 센서(720)는 이미지 센서에 의해 얻어지는 정지 영상 또는 동영상 등의 화상 프레임을 처리하여 메인 프로세서(710)로 출력한다. 제1 카메라 센서(720)는 CMOS 이미지 센서 또는 CCD 센서일 수 있다. 제1 카메라 센서(720)는 제2 카메라 홀(CMH2)에 의해 하부 커버(900)의 하면으로 노출될 수 있으며, 그러므로 표시 장치(10)의 하부에 배치된 사물이나 배경을 촬영할 수 있다.
메인 커넥터(730)에는 브라켓(600)의 케이블 홀(CAH)을 통과한 케이블(314)이 연결될 수 있다. 이로 인해, 메인 회로 보드(700)는 표시 회로 보드(310)에 전기적으로 연결될 수 있다.
배터리(790)는 제3 방향(Z축 방향)에서 메인 회로 보드(700)와 중첩하지 않도록 배치될 수 있다. 배터리(790)는 브라켓(600)의 배터리 홀(BH)에 중첩할 수 있다. 배터리(790)는 브라켓(600)의 배터리 홀(BH)에 배치될 수 있다. 또한, 지문 센서(400) 역시 브라켓(600)의 배터리 홀(BH)에 중첩할 수 있다. 브라켓(600)의 배터리 홀(BH)에 배치되는 지문 센서(400)와 배터리(790)에 대한 설명은 도 3 및 도 4를 결부하여 후술한다.
이외, 메인 회로 보드(700)에는 이동 통신망 상에서 기지국, 외부의 단말, 서버 중 적어도 하나와 무선 신호를 송수신할 수 있는 이동 통신 모듈이 더 장착될 수 있다. 무선 신호는 음성 신호, 화상 통화 신호, 또는 문자/멀티미디어 메시지 송수신에 따른 다양한 형태의 데이터를 포함할 수 있다.
하부 커버(900)는 메인 회로 보드(700)와 배터리(790)의 하부에 배치될 수 있다. 하부 커버(900)는 브라켓(600)과 체결되어 고정될 수 있다. 하부 커버(900)는 표시 장치(10)의 하면 외관을 형성할 수 있다. 하부 커버(900)는 플라스틱, 금속, 또는 플라스틱과 금속을 모두 포함할 수 있다.
하부 커버(900)에는 제1 카메라 센서(720)의 하면이 노출되는 제2 카메라 홀(CMH2)이 형성될 수 있다. 제1 카메라 센서(720)의 위치와 제1 카메라 센서(720)에 대응되는 제1 및 제2 카메라 홀들(CMH1, CMH2)의 위치는 도 2에 도시된 실시예에 한정되지 않는다.
도 3은 도 2의 커버 윈도우, 표시 패널, 지문 센서, 브라켓, 및 배터리의 일 예를 보여주는 단면도이다. 도 4는 도 2의 커버 윈도우, 표시 패널, 지문 센서, 브라켓, 및 배터리의 또 다른 예를 보여주는 단면도이다.
도 3 및 도 4를 참조하면, 표시 패널(300)은 커버 윈도우(100)의 하면 상에 배치되고, 지문 센서(400)는 표시 패널(300)의 하면 상에 배치될 수 있다. 배터리(790)는 표시 패널(300)의 하면 상에 배치될 수 있다. 지문 센서(400)와 배터리(790)는 브라켓(600)의 배터리 홀(BH)에 배치될 수 있다.
도 3과 같이, 지문 센서(400)의 두께(TF)는 표시 패널(300)과 배터리(790) 사이의 이격 거리(DPB)보다 클 수 있다. 표시 패널(300)과 배터리(790) 사이의 이격 거리(DPB)는 제3 방향(Z축 방향)에서 표시 패널(300)과 배터리(790) 사이의 최소 이격 거리일 수 있다. 배터리 홀(BH)에서 배터리(790)와 지문 센서(400)가 제3 방향(Z축 방향)에서 중첩하는 경우, 배터리(790)는 지문 센서(400)와 간섭될 수 있다. 그러므로, 배터리(790)는 지문 센서(400)와 제3 방향(Z축 방향)에서 중첩하지 않도록 배치될 수 있다. 즉, 배터리 홀(BH)에 배터리(790)를 배치할 때, 배터리(790)의 배치 공간에 제약이 발생할 수 있다.
도 4와 같이, 지문 센서(400)의 두께(TF)는 표시 패널(300)과 배터리(790) 사이의 이격 거리(DPB)보다 작을 수 있다. 이 경우, 배터리 홀(BH)에서 배터리(790)와 지문 센서(400)가 제3 방향(Z축 방향)에서 중첩하더라도, 배터리(790)는 지문 센서(400)와 간섭되지 않는다. 그러므로, 배터리 홀(BH)에 배터리(790)를 배치할 때, 배터리(790)의 배치 공간에 제약이 없을 수 있다.
도 5는 도 4의 표시 패널의 스캔 배선들과 데이터 배선들, 및 지문 센서의 지문 스캔 배선들과 감지 배선들의 일 예를 보여주는 예시 도면이다.
도 5에서는 설명의 편의를 위해 표시 패널(300)의 표시 화소(SP)들, 스캔 배선(SL)들, 및 데이터 배선(DL)들과, 지문 센서(400)의 센서 화소(SEP)들, 감지 스캔 배선(RSL)들, 및 감지 배선(RL)을 도시하였다.
도 5를 참조하면, 표시 화소(SP)들은 서로 교차하는 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 매트릭스 형태로 배열될 수 있다. 다만, 표시 화소(SP)들의 배열은 이에 한정되지 않으며, 표시 패널(300)의 크기 및 형태에 따라 다양하게 배치될 수 있다.
스캔 배선(SL)들은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 배치될 수 있다. 데이터 배선(DL)들은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 배치될 수 있다. 표시 화소(SP)들 각각은 적어도 하나의 스캔 배선(SL)과 적어도 하나의 데이터 배선(DL)과 중첩할 수 있다. 표시 화소(SP)들 각각은 적어도 하나의 스캔 배선(SL)과 적어도 하나의 데이터 배선(DL)에 연결될 수 있다. 이로 인해, 표시 화소(SP)들 각각은 스캔 배선(SL)에 스캔 신호가 인가되는 경우, 데이터 배선(DL)의 데이터 전압을 공급받을 수 있다. 표시 화소(SP)들 각각은 데이터 전압에 따라 흐르는 구동 전류에 따라 발광할 수 있다.
지문 센서(400)의 센서 화소(SEP)들은 서로 교차하는 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 매트릭스 형태로 배열될 수 있다. 다만, 센서 화소(SEP)들의 배열은 이에 한정되지 않으며, 지문 센서(400)의 크기 및 형태에 따라 다양하게 배치될 수 있다.
감지 스캔 배선(RSL)들은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 배치될 수 있다. 감지 배선(RL)들은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 배치될 수 있다. 센서 화소(SEP)들 각각은 적어도 하나의 감지 스캔 배선(RSL)과 적어도 하나의 감지 배선(RL)과 중첩할 수 있다. 센서 화소(SEP)들 각각은 적어도 하나의 감지 스캔 배선(RSL)과 적어도 하나의 감지 배선(RL)에 연결될 수 있다.
지문 센서(400)의 두께는 표시 패널(300)과 배터리(790) 사이의 이격 거리(DPB)보다 작은 경우, 표시 패널(300)의 스캔 배선(SL)과 지문 센서(400)의 감지 배선(RL) 사이의 거리가 가까울 수 있다. 이로 인해, 표시 패널(300)의 스캔 배선(SL)과 지문 센서(400)의 감지 배선(RL) 사이의 기생 용량(Cp)이 존재할 수 있다. 표시 패널(300)의 스캔 배선(SL)의 스캔 신호의 스윙 폭이 크기 때문에, 기생 용량(Cp)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호가 지문 센서(400)의 감지 배선(RL)의 감지 신호에 커플링될 수 있다. 즉, 기생 커패시터(Cp)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호에 의한 노이즈가 지문 센서(400)의 감지 배선(RL)의 감지 신호에 반영될 수 있다.
또는, 지문 센서(400)의 지문 스캔 배선(RSL)의 지문 스캔 신호의 스윙 폭이 크기 때문에, 기생 용량(Cp)에 의해 지문 센서(400)의 지문 스캔 배선(RSL)의 지문 스캔 신호가 표시 패널(300)의 스캔 배선(SL) 또는 데이터 배선(DL)에 커플링될 수 있다. 즉, 기생 커패시터(Cp)에 의해 지문 센서(400)의 지문 스캔 배선(RSL)의 지문 스캔 신호에 의한 노이즈가 표시 패널(300)의 스캔 배선(SL)의 스캔 신호 또는 데이터 배선(DL)의 데이터 전압에 반영될 수 있다.
그러므로, 기생 커패시터(Cp)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호와 지문 센서(400)의 감지 배선(RL)의 감지 신호가 서로 영향을 받는 것을 방지하거나 줄일 필요가 있다.
도 6은 도 4의 A 영역의 일 예를 상세히 보여주는 예시 도면이다.
도 6에는 사용자가 지문 인식을 위해 표시 장치(10)의 커버 윈도우(100) 상에 손가락(F)을 접촉한 것을 예시하였다.
도 6을 참조하면, 표시 장치(10)는 표시 패널(300)의 상면 상에 배치되는 커버 윈도우(100)를 더 포함한다. 커버 윈도우(100)는 표시 패널(300)의 상면을 커버하도록 표시 패널(300)의 상부에 배치될 수 있다. 커버 윈도우(100)는 표시 패널(300)의 상면을 보호하는 역할을 할 수 있다. 커버 윈도우(100)는 투명 접착 부재를 이용하여 표시 패널(300)의 상면에 부착될 수 있다.
커버 윈도우(100)는 투명한 물질로 이루어지며, 유리나 플라스틱일 수 있다. 예를 들어, 커버 윈도우(100)가 유리인 경우, 두께가 0.1㎜ 이하의 초박막 유리(Ultra Thin Glass; UTG)일 수 있다. 커버 윈도우(100)가 플라스틱인 경우, 투명한 폴리이미드(polyimide) 필름을 포함할 수 있다.
표시 패널(300)의 하면 상에는 지문 센서(400)가 배치될 수 있다. 지문 센서(400)는 투명 접착 부재를 이용하여 표시 패널(300)의 하면에 부착될 수 있다.
지문 센서(400)는 센서 화소(SEP)들을 포함하는 광 감지층(410)과 광 감지층(410) 상에 배치되며, 광 감지층(410)의 센서 화소(SEP)들 각각에 광을 제공 또는 가이드하기 위한 광 가이드부(420)를 포함할 수 있다. 도 6의 실시예에서는 광 가이드부(420)가 복수의 렌즈(LENS)들을 갖는 렌즈 어레이(LA)를 포함하는 것을 예시하였다.
센서 화소(SEP)들 각각은 표시 패널(300) 또는 지문 센서 기판(FSUB)의 두께 방향인 제3 방향(Z축 방향)에서 렌즈 어레이(LA)의 적어도 하나의 렌즈(LENS)와 중첩할 수 있다. 도 7에서는 센서 화소(SEP)들 각각이 제3 방향(Z축 방향)에서 3 개의 렌즈(LENS)들과 중첩하는 것을 예시하였으나, 센서 화소(SEP)들 각각이 제3 방향(Z축 방향)에서 중첩하는 렌즈(LENS)들의 개수는 이에 한정되지 않는다. 렌즈(LENS)들 각각은 상부 방향으로 볼록한 볼록 렌즈 형태를 가질 수 있다. 즉, 렌즈(LENS)들 각각은 표시 패널(300) 방향으로 볼록할 수 있다.
손가락(F)의 지문에서 반사된 광은 광 가이드부(420)의 렌즈(LENS)에 의해 센서 화소(SEP)로 집광될 수 있다. 사용자의 손가락(F)이 커버 윈도우(100) 상에 접촉되는 경우, 표시 패널(300)에서 출력된 광은 손가락(F)의 지문의 마루(RID)와 골(VAL)에서 반사될 수 있다. 이때, 손가락(F)의 지문의 마루(RID)에서 반사되는 광량과 골(VAL)에서 반사되는 광량은 상이할 수 있다.
광 가이드부(420)의 렌즈(LENS)들을 통해 센서 화소(SEP)에 입사되는 광의 범위(LR)는 손가락(F)의 지문의 마루(RID)와 골(VAL) 사이의 거리(FP)보다 짧을 수 있다. 손가락(F)의 지문의 마루(RID)에서 반사된 광량과 지문의 골(VAL)에서 반사된 광량은 상이하므로, 손가락(F)의 지문의 마루(RID)에서 반사된 광인지와 지문의 골(VAL)에서 반사된 광인지에 따라, 센서 화소(SEP)들 각각의 광 감지 소자에 흐르는 감지 전류는 상이할 수 있다. 그러므로, 손가락(F)의 지문의 마루에서 반사된 광인지 또는 손가락(F)의 지문의 골에서 반사된 광에 따라 센서 화소(SEP)들로부터 출력되는 감지 전압들은 상이할 수 있다. 따라서, 센서 구동 회로(도 10의 480)는 센서 화소(SEP)들의 감지 전압들에 따라 손가락(F)의 지문 패턴을 인식할 수 있다.
도 7은 도 4의 A 영역의 또 다른 예를 상세히 보여주는 예시 도면이다.
도 7의 실시예는 광 가이드부(420)가 렌즈 어레이(LA) 대신에, 광 투과부(OA)들과 차광부(LSA)를 갖는 콜리메이터(COM)를 포함하는 것에서 도 6의 실시예와 차이가 있다. 도 7에서는 도 6의 실시예와 차이점 위주로 설명한다.
도 7을 참조하면, 차광부(LSA)는 광 투과부(OA)들 각각을 둘러싸도록 배치될 수 있다. 차광부(LSA)는 일 방향에서 광 투과부(OA)들 사이에 배치될 수 있다. 센서 화소(SP)들 각각은 제3 방향(Z축 방향)에서 복수의 광 투과부(OA)들과 중첩할 수 있다.
광 투과부(OA)들 각각은 손가락(F)의 지문의 마루(RID)와 골(VAL)에서 반사된 광이 통과하는 통로일 수 있다. 광 투과부(OA)들은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
차광부(LSA)는 광을 차단할 수 있는 감광성 수지로 형성될 수 있다. 예를 들어, 차광부(LSA)는 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다.
사용자의 손가락(F)이 커버 윈도우(100) 상에 접촉되는 경우, 표시 패널(300)에서 출력된 광은 손가락(F)의 지문의 마루(RID)와 골(VAL)에서 반사될 수 있다. 이때, 손가락(F)의 지문의 마루(RID)에서 반사되는 광량과 골(VAL)에서 반사되는 광량은 상이할 수 있다.
광 투과부(OA)들을 통해 센서 화소(SP)에 입사되는 광의 범위(LR)는 손가락(F)의 지문의 마루(RID)와 골(VAL) 사이의 거리(FP)보다 짧을 수 있다. 손가락(F)의 지문의 마루(RID)에서 반사된 광량과 지문의 골(VAL)에서 반사된 광량은 상이하므로, 손가락(F)의 지문의 마루(RID)에서 반사된 광인지와 지문의 골(VAL)에서 반사된 광인지에 따라, 센서 화소(SEP)들 각각의 광 감지 소자에 흐르는 감지 전류는 상이할 수 있다. 그러므로, 손가락(F)의 지문의 마루에서 반사된 광인지 또는 손가락(F)의 지문의 골에서 반사된 광에 따라 센서 화소(SEP)들로부터 출력되는 감지 전압들은 상이할 수 있다. 따라서, 센서 구동 회로(도 10의 480)는 센서 화소(SEP)들의 감지 전압들에 따라 손가락(F)의 지문 패턴을 인식할 수 있다.
도 8은 도 4의 A 영역의 또 다른 예를 상세히 보여주는 예시 도면이다.
도 8의 실시예는 광 가이드부(420)가 렌즈 어레이(LA) 대신에, 핀 홀(PH)들을 갖는 차광층(LSL)과 광 투과층(LTL)을 포함하는 것에서 도 6의 실시예와 차이가 있다. 도 8에서는 도 6의 실시예와 차이점 위주로 설명한다.
도 8을 참조하면, 광 투과층(LTL)은 지문 센서(400)의 광 감지층(410) 상에 배치될 수 있다. 광 투과층(LTL)은 광을 투과시키는 절연 물질로 이루어질 수 있다. 예를 들어, 광 투과층(LTL)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
차광층(LSL)은 광 투과층(LTL) 상에 배치될 수 있다. 차광층(LSL)은 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)와 같이 광을 차단할 수 있는 감광성 수지를 포함할 수 있다. 또는, 차광층(LSL)은 광을 투과시키지 않거나 광 투과율이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 차광층(LSL)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
차광층(LSL)의 핀 홀(PH)들 각각은 손가락(F)의 지문의 마루(RID)와 골(VAL)에서 반사된 광이 통과하는 통로일 수 있다. 핀 홀(PH)들 각각은 제3 방향(Z축 방향)에서 센서 화소(SEP)와 중첩할 수 있다. 도 8에서는 센서 화소(SEP)들 각각이 제3 방향(Z축 방향)에서 1 개의 핀 홀(PH)과 중첩하는 것을 예시하였으나, 센서 화소(SEP)들 각각이 제3 방향(Z축 방향)에서 중첩하는 핀 홀(PH)의 개수는 이에 한정되지 않는다.
사용자의 손가락(F)이 커버 윈도우(100) 상에 접촉되는 경우, 표시 패널(300)에서 출력된 광은 손가락(F)의 지문의 마루(RID)와 골(VAL)에서 반사될 수 있다. 이때, 손가락(F)의 지문의 마루(RID)에서 반사되는 광량과 골(VAL)에서 반사되는 광량은 상이할 수 있다.
핀 홀(PH)을 통해 센서 화소(SP)에 입사되는 광의 범위(LR)는 손가락(F)의 지문의 마루(RID)와 골(VAL) 사이의 거리(FP)보다 짧을 수 있다. 손가락(F)의 지문의 마루(RID)에서 반사된 광량과 지문의 골(VAL)에서 반사된 광량은 상이하므로, 손가락(F)의 지문의 마루(RID)에서 반사된 광인지와 지문의 골(VAL)에서 반사된 광인지에 따라, 센서 화소(SEP)들 각각의 광 감지 소자에 흐르는 감지 전류는 상이할 수 있다. 그러므로, 손가락(F)의 지문의 마루에서 반사된 광인지 또는 손가락(F)의 지문의 골에서 반사된 광에 따라 센서 화소(SEP)들로부터 출력되는 감지 전압들은 상이할 수 있다. 따라서, 센서 구동 회로(도 10의 480)는 센서 화소(SEP)들의 감지 전압들에 따라 손가락(F)의 지문 패턴을 인식할 수 있다.
도 6 내지 도 8에서는 광 가이드부(420)가 하나의 렌즈 어레이(LA), 하나의 콜리메이터(COM), 또는 하나의 차광층(LSL)을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 광학층(420)은 렌즈 어레이(LA), 콜리메이터(COM), 및 차광층(LSL) 중 어느 두 개 또는 세 개가 조합된 구성을 포함할 수 있다. 예를 들어, 광학층(420)은 렌즈 어레이(LA)와 콜리메이터(COM)를 포함하거나, 렌즈 어레이(LA)와 차광층(LSL)을 포함하거나, 콜리메이터(COM)와 차광층(LSL)을 포함하거나, 렌즈 어레이(LA), 콜리메이터(COM), 및 차광층(LSL)을 포함할 수 있다.
이하에서는 도 9 내지 도 21을 결부하여, 기생 커패시터(Cp)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호와 지문 센서(400)의 감지 배선(RL)의 감지 신호가 서로 영향을 받는 것을 방지하거나 줄임과 동시에, 센서 화소(SEP)에 입사되는 노이즈 광(noise light)의 양을 최소화할 수 있는 지문 센서(400)를 구체적으로 설명한다.
도 9는 도 5의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 9를 참조하면, 표시 패널(300)은 화상을 표시하는 표시 화소(SP)들을 포함할 수 있다. 표시 화소(SP)들 각각은 발광 소자(LEL), 제1 박막 트랜지스터(ST1), 및 커패시터(CAP)를 포함할 수 있다.
표시 기판(DSUB)은 유리 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 표시 기판(DSUB)은 폴리이미드(polyimide)를 포함할 수 있다. 표시 기판(DSUB)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 기판(DSUB)은 일 예로 복수의 유기층과 복수의 무기층을 포함할 수 있다. 예를 들어, 표시 기판(DSUB)은 제1 유기층, 제1 유기층 상에 배치되며 적어도 하나의 무기층을 포함하는 제1 배리어층, 제1 배리어층 상에 배치되는 제2 유기층, 및 제2 유기층 상에 배치되며 적어도 하나의 무기층을 포함하는 제2 배리어층을 포함할 수 있다.
표시 기판(DSUB) 상에는 제1 버퍼막(BF1)이 배치될 수 있다. 제1 버퍼막(BF1)은 투습에 취약한 표시 기판(DSUB)을 통해 침투하는 수분으로부터 박막 트랜지스터층(TFTL)의 박막 트랜지스터와 발광 소자층(EML)의 발광층(172)을 보호하기 위한 막이다. 제1 버퍼막(BF1)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제1 버퍼막(BF1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
제1 버퍼막(BF1) 상에는 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)이 배치될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함한다. 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 실리콘 반도체 또는 산화물 반도체에 이온 또는 불순물이 도핑되어 도전성을 가질 수 있다. 제1 액티브층(ACT1)은 표시 기판(DSUB)의 두께 방향인 제3 방향(Z축 방향)에서 제1 게이트 전극(G1)과 중첩하며, 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제3 방향(Z축 방향)에서 제1 게이트 전극(G1)과 중첩하지 않을 수 있다.
제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1) 상에는 제1 게이트 절연막(GI1)이 배치될 수 있다. 제1 게이트 절연막(GI1)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 게이트 절연막(GI1) 상에는 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1)이 배치될 수 있다. 제1 게이트 전극(G1)은 제3 방향(Z축 방향)에서 제1 액티브층(ACT1)과 중첩할 수 있다. 제1 커패시터 전극(CAE1)은 제3 방향(Z축 방향)에서 제2 커패시터 전극(CAE2)과 중첩할 수 있다. 제1 게이트 전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 층간 절연막(141) 상에는 제2 커패시터 전극(CAE2)이 배치될 수 있다. 제1 층간 절연막(141)이 소정의 유전율을 가지므로, 제1 커패시터 전극(CAE1), 제2 커패시터 전극(CAE2), 및 제1 커패시터 전극(CAE1)과 제2 커패시터 전극(CAE2) 사이에 배치된 제1 층간 절연막(141)에 의해 커패시터(CAP)가 형성될 수 있다. 제2 커패시터 전극(CAE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(CAE2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막을 포함할 수 있다.
제2 층간 절연막(142) 상에는 제1 화소 연결 전극(ANDE1)이 배치될 수 있다. 제1 화소 연결 전극(ANDE1)은 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D1)을 노출하는 제1 화소 콘택홀(ANCT1)을 통해 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D)에 연결될 수 있다. 제1 화소 연결 전극(ANDE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 화소 연결 전극(ANDE1) 상에는 평탄화를 위한 제1 유기막(160)이 배치될 수 있다. 제1 유기막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있다.
제1 유기막(160) 상에는 제2 화소 연결 전극(ANDE2)이 배치될 수 있다. 제2 화소 연결 전극(ANDE2)은 제1 유기막(160)을 관통하여 제1 화소 연결 전극(ANDE1)을 노출하는 제2 화소 콘택홀(ANCT2)을 통해 제2 화소 연결 전극(ANDE2)에 연결될 수 있다. 제2 화소 연결 전극(ANDE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 화소 연결 전극(ANDE2) 상에는 제2 유기막(180)이 배치될 수 있다. 제2 유기막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있다.
한편, 일 실시예에서 제2 화소 연결 전극(ANDE2)과 제2 유기막(180)은 생략될 수 있다. 이 경우, 제1 화소 연결 전극(ANDE1)은 발광 화소 전극(171)에 직접 연결될 수 있다.
도 9에서는 제1 박막 트랜지스터(ST1)가 제1 게이트 전극(G1)이 제1 액티브층(ACT1)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 제1 박막 트랜지스터(ST1)는 제1 게이트 전극(G1)이 제1 액티브층(ACT1)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 제1 게이트 전극(G1)이 제1 액티브층(ACT1)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제2 유기막(180) 상에는 발광 소자(LEL)들과 뱅크(190)가 배치될 수 있다. 발광 소자(LEL)들 각각은 발광 화소 전극(171), 발광층(172), 및 발광 공통 전극(173)을 포함한다.
발광 화소 전극(171)은 제2 유기막(180) 상에 형성될 수 있다. 발광 화소 전극(171)은 제2 유기막(180)을 관통하여 제2 화소 연결 전극(ANDE2)을 노출하는 제3 화소 콘택홀(ANCT3)을 통해 제2 화소 연결 전극(ANDE2)에 연결될 수 있다.
발광층(172)을 기준으로 발광 공통 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 발광 화소 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(190)는 발광 영역(EA)을 정의하는 역할을 하기 위해 제2 유기막(180) 상에서 발광 화소 전극(171)을 구획하도록 형성될 수 있다. 뱅크(190)는 발광 화소 전극(171)의 가장자리를 덮도록 형성될 수 있다. 뱅크(190)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
발광 영역(EA)은 발광 화소 전극(171), 발광층(172), 및 발광 공통 전극(173)이 순차적으로 적층되어 발광 화소 전극(171)으로부터의 정공과 발광 공통 전극(173)으로부터의 전자가 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다.
발광 화소 전극(171)과 뱅크(190) 상에는 발광층(172)이 형성된다. 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함한다.
발광 공통 전극(173)은 발광층(172) 상에 형성된다. 발광 공통 전극(173)은 발광층(172)을 덮도록 형성될 수 있다. 발광 공통 전극(173)은 모든 발광 영역(EA)에 공통적으로 형성되는 공통층일 수 있다. 발광 공통 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 발광 공통 전극(173)은 광을 투과시킬 수 있는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)와 같은 투명한 도전성 산화물(SCE, Transparent Conductive Oxide), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 발광 공통 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 공통 전극(173) 상에는 봉지층(TFE)이 배치될 수 있다. 봉지층(TFE)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함한다. 또한, 봉지층(TFE)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지층(TFE)은 제1 봉지 무기막(TFE1), 봉지 유기막(TFE2), 및 제2 봉지 무기막(TFE3)을 포함한다.
제1 봉지 무기막(TFE1)은 발광 공통 전극(173) 상에 배치되고, 봉지 유기막(TFE2)은 제1 봉지 무기막(TFE1) 상에 배치되며, 제2 봉지 무기막(TFE3)은 봉지 유기막(TFE2) 상에 배치될 수 있다. 제1 봉지 무기막(TFE1)과 제2 봉지 무기막(TFE3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 봉지 유기막(TFE2)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있다.
도 10은 도 1의 지문 센서의 일 예를 보여주는 분해 사시도이다.
도 10을 참조하면, 지문 센서(400)는 지문 센서 기판(FSUB), 광 감지층(410), 광 가이드부(420), 연성 필름(460), 센서 회로 보드(470), 및 센서 구동 회로(480)를 포함할 수 있다.
지문 센서 기판(FSUB)은 유리 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 지문 센서 기판(FSUB)은 폴리이미드(polyimide)를 포함할 수 있다. 지문 센서 기판(FSUB) 각각은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
지문 센서 기판(FSUB) 상에는 광 감지층(410)이 배치될 수 있다. 광 감지층(410)은 센서 화소(SEP)들을 포함할 수 있다.
광 가이드부(420)는 광 감지층(410) 상에 배치될 수 있다. 광 가이드부(420)는 도 6 내지 도 8과 같이 렌즈 어레이(LA), 콜리메이터(COM), 및 차광층(LSL) 중 어느 하나를 포함할 수 있으나, 이에 한정되지 않는다. 예를 들어, 광 가이드부(420)는 도 6 내지 도 8에서 예시한 렌즈 어레이(LA), 콜리메이터(COM), 및 차광층(LSL) 이외에 광을 가이드할 수 있는 다른 구성을 포함할 수 있다. 일 예로, 광 가이드부(420)는 광을 가이드하기 위한 광 섬유(optical fiber)를 포함할 수 있다.
연성 필름(460)의 일 측은 광 감지층(410)에 의해 덮이지 않은 지문 센서 기판(FSUB) 상에 배치될 수 있다. 연성 필름(460)의 일 측은 지문 센서 기판(FSUB)의 지문 패드들(도 11의 FP1, FP2) 상에 배치될 수 있다. 연성 필름(460)의 일 측은 이방성 도전 필름과 같은 도전성 접착 부재를 통해 지문 패드들(도 11의 FP1, FP2)에 부착될 수 있다. 이로 인해, 연성 필름(460)은 지문 패드들(도 11의 FP1, FP2)에 전기적으로 연결될 수 있다.
연성 필름(460)의 타 측은 센서 회로 보드(470) 상에 배치될 수 있다. 연성 필름(460)의 타 측은 이방성 도전 필름과 같은 도전성 접착 부재를 통해 센서 회로 보드(470)에 부착될 수 있다. 이로 인해, 연성 필름(460)은 센서 회로 보드(470)에 전기적으로 연결될 수 있다.
연성 필름(460)은 칩온 필름(chip on film)일 수 있다. 센서 회로 보드(470)는 연성 인쇄 회로 보드(flexible printed circuit board) 또는 인쇄 회로 보드(printed circuit board)일 수 있다.
센서 구동 회로(480)는 센서 회로 보드(470) 상에 배치될 수 있으나, 이에 한정되지 않는다. 센서 구동 회로(480)는 연성 필름(460) 상에 배치될 수 있다. 센서 구동 회로(480)는 연성 필름(460)과 센서 회로 보드(470)를 통해 광 감지층(410)의 센서 화소(SEP)의 감지 전압들을 입력 받을 수 있다. 이로 인해, 센서 구동 회로(480)는 센서 화소(SEP)의 감지 전압을 통해 센서 화소(SEP)의 광 감지 소자(PD)에 얼마나 광이 입사되었는지를 판단할 수 있다. 센서 구동 회로(480)는 센서 화소(SEP) 별로 광의 입사량을 감지할 수 있으므로, 사용자의 지문 패턴을 인식할 수 있다.
도 11은 일 실시예에 따른 지문 센서를 보여주는 레이아웃 도이다.
도 11에서는 설명의 편의를 위해 지문 센서(400)의 지문 센서 기판(FSUB), 지문 패드들(FP1, FP2), 공통 전압 배선(VL1), 팬 아웃 배선(FL), 제1 연결 전극(VC1), 공통 전극(CE), 차광 도전층(LSCL), 및 광 투과 홀(LTH)을 도시하였다.
도 11을 참조하면, 지문 센서 기판(FSUB)의 일 측(예를 들어, 하측)에는 제1 지문 패드(FP1)들과 제2 지문 패드(FP2)들이 배치될 수 있다. 제1 지문 패드(FP1)들과 제2 지문 패드(FP2)들은 제1 방향(X축 방향)으로 배치될 수 있다. 제1 지문 패드(FP1)들 중 어느 하나는 제2 지문 패드(FP2)들의 좌측에 배치되고, 다른 하나는 제2 지문 패드(FP2)들의 우측에 배치될 수 있다. 제1 지문 패드(FP1)들 사이에는 제2 지문 패드(FP2)들이 배치될 수 있다. 제1 지문 패드(FP1)들과 제2 지문 패드(FP2)들은 이방성 도전 필름과 같은 도전성 접착 부재를 통해 연성 필름(460)에 전기적으로 연결될 수 있다.
제1 지문 패드(FP1)들 각각은 공통 전압 배선(VL1)에 연결될 수 있다. 공통 전압 배선(VL1)들 각각은 지문 센서 기판(FSUB)의 좌측 또는 우측에 배치된 제1 연결 전극(VC1)에 연결될 수 있다.
제2 지문 패드(FP2)들은 팬 아웃 배선(FL)들에 각각 연결될 수 있다. 팬 아웃 배선(FL)들은 감지 배선(도 5의 RL)들과 감지 스캔 배선(도 5의 RSL)들에 연결될 수 있다. 즉, 감지 배선(RL)들은 팬 아웃 배선(FL)들을 통해 제2 지문 패드(FP2)들에 연결되고, 감지 스캔 배선(RSL)들은 팬 아웃 배선(FL)들을 통해 제2 지문 패드(FP2)들에 연결될 수 있다.
공통 전극(CE)은 제3 방향(Z축 방향)에서 센서 화소(SEP)들의 광 감지 소자(도 12의 PD)들과 중첩할 수 있다. 공통 전극(CE)은 센서 화소(SEP)들의 광 감지 소자(도 12의 PD)들의 반도체층(도 13의 PSEM)의 P형 반도체층(도 13의 PL)에 연결될 수 있다. 공통 전극(CE)에는 공통 전압 또는 접지 전압이 인가될 수 있다.
공통 전극(CE)은 연결부(SCE), 제1 돌출부(SPE1), 및 제2 돌출부(SPE2)를 포함할 수 있다. 연결부(SCE)는 공통 전극(CE)에서 센서 화소(SEP)들의 광 감지 소자(도 12의 PD)들의 반도체층(도 13의 PSEM)의 P형 반도체층(도 13의 PL)에 연결되는 영역을 가리킨다. 제1 돌출부(SPE1)는 연결부(SCE)의 좌측 하단으로부터 돌출된 영역을 가리킨다. 제1 돌출부(SPE1)는 제1 연결 전극(VC1)에 연결될 수 있다. 제2 돌출부(SPE2)는 연결부(SCE2)의 우측 하단으로부터 돌출된 영역을 가리킨다. 제2 돌출부(SPE2)는 또 다른 제1 연결 전극(VC1)에 연결될 수 있다.
공통 전극(CE) 상에는 차광 도전층(LSCL)이 배치될 수 있다. 차광 도전층(LSCL)은 공통 전극(CE)과 접촉할 수 있다. 차광 도전층(LSCL)은 광 투과 홀(LTH)들을 포함할 수 있다. 광 투과 홀(LTH)들은 제3 방향(Z축 방향)에서 센서 화소(SEP)들의 광 감지 소자(PD)들에 중첩할 수 있다. 광 투과 홀(LTH)들은 센서 화소(SEP)들의 광 감지 소자(PD)들 상에 배치될 수 있다.
제1 지문 패드(FP1)들은 연성 필름(460)으로부터 공통 전압 또는 접지 전압을 공급받을 수 있다. 이로 인해, 공통 전압 또는 접지 전압은 제1 지문 패드(FP1), 공통 전압 배선(VL1), 및 제1 연결 전극(VC1)을 통해 공통 전극(CE)에 인가될 수 있다. 또한, 차광 도전층(LSCL)은 공통 전극(CE)과 접촉하므로, 차광 도전층(LSCL)에는 공통 전압 또는 접지 전압이 인가될 수 있다.
도 11과 같이, 공통 전압 또는 접지 전압은 제1 지문 패드(FP1), 공통 전압 배선(VL1), 및 제1 연결 전극(VC1)을 통해 공통 전극(CE)과 차광 도전층(LSCL)에 인가될 수 있다. 그러므로, 차광 도전층(LSCL)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호가 기생 커패시터(Cp)에 의해 지문 센서(400)의 감지 배선(RL)의 감지 신호에 커플링되는 것을 방지하거나 줄일 수 있다. 따라서, 기생 커패시터(Cp)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호에 의한 노이즈가 지문 센서(400)의 감지 배선(RL)의 감지 신호에 반영되는 것을 방지하거나 줄일 수 있다.
또한, 차광 도전층(LSCL)은 제3 방향(Z축 방향)에서 센서 화소(SEP)들의 광 감지 소자(PD)들에 중첩하는 광 투과 홀(LTH)들을 포함하므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사하는 노이즈 광을 차단할 수 있다. 그러므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사되는 노이즈 광을 최소화할 수 있다.
도 12는 일 실시예에 따른 센서 화소들을 보여주는 레이아웃 도이다.
도 12를 참조하면, 지문 센서(400)의 광 감지층(410)은 지문 스캔 배선(RSL)들, 감지 배선(RL)들, 및 센서 화소(SEP)들을 포함한다. 센서 화소(SEP)들 각각은 제2 박막 트랜지스터(ST2)와 광 감지 소자(PD)를 포함한다. 도 12에서는 설명의 편의를 위해 공통 전극(도 11의 CE)과 차광 도전층(PSCL)을 생략하였다.
지문 스캔 배선(RSL)들은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 배치될 수 있다. 감지 배선(RL)들은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 배치될 수 있다.
제2 박막 트랜지스터(ST2)는 제2 게이트 전극(G2), 제2 액티브층(ACT2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 포함한다.
제2 게이트 전극(G2)은 지문 스캔 배선(RSL)로부터 제2 방향(Y축 방향)으로 돌출될 수 있다.
제2 액티브층(ACT2)은 제3 방향(Z축 방향)에서 제2 게이트 전극(G2)과 중첩할 수 있다.
제2 소스 전극(S2)은 감지 배선(RL)으로부터 제1 방향(X축 방향)으로 돌출될 수 있다. 제2 소스 전극(S2)은 소스 콘택홀(SCT)을 통해 제2 액티브층(ACT2)의 일 측에 연결될 수 있다.
제2 드레인 전극(D2)은 드레인 콘택홀(DCT)을 통해 제2 액티브층(ACT2)의 타 측에 연결될 수 있다.
광 감지 소자(PD)는 감지 전극(RE), 반도체층(PSEM), 및 공통 전극(도 11의 CE)을 포함한다. 반도체층(PSEM)은 P형 반도체층(PL), I형 반도체층(IL), 및 N형 반도체층(NL)을 포함할 수 있다.
감지 전극(RE)은 연결 콘택홀(CT)을 통해 제2 드레인 전극(D2)에 연결될 수 있다. 감지 전극(RE) 상에는 N형 반도체층(NL)이 배치될 수 있다. 감지 전극(RE)은 N형 반도체층(NL)과 접촉할 수 있다. 감지 전극(RE)의 면적은 N형 반도체층(NL)의 면적보다 클 수 있다.
N형 반도체층(NL) 상에는 I형 반도체층(IL)이 배치될 수 있다. N형 반도체층(NL)은 I형 반도체층(IL)과 접촉할 수 있다. N형 반도체층(NL)의 면적은 I형 반도체층(IL)의 면적보다 클 수 있다.
I형 반도체층(IL) 상에는 P형 반도체층(PL)이 배치될 수 있다. I형 반도체층(IL)은 P형 반도체층(PL)과 접촉할 수 있다. I형 반도체층(IL)의 면적은 P형 반도체층(PL)의 면적보다 클 수 있다.
P형 반도체층(PL) 상에는 공통 전극(도 11의 CE)이 배치될 수 있다. 공통 전극(도 11의 CE)은 센서 화소(SEP)들의 P형 반도체층(PL) 상에 공통적으로 배치될 수 있다.
공통 전극(도 11의 CE) 상에는 차광 도전층(도 11의 LSCL)이 배치될 수 있다. 차광 도전층(도 11의 LSCL)의 광 투과 홀(LTH)들은 센서 화소(SEP)들의 광 감지 소자(PD)들에 중첩할 수 있다. 도 12에서는 8 개의 광 투과 홀(LTH)들이 센서 화소(SEP)의 광 감지 소자(PD)에 중첩하는 것을 예시하였으나, 센서 화소(SEP)의 광 감지 소자(PD)에 중첩하는 광 투과 홀(LTH)들의 개수는 이에 한정되지 않는다.
도 13은 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 일 예를 보여주는 단면도이다.
도 13을 참조하면, 광 감지층(410)은 광을 감지하는 센서 화소(SEP)들을 포함할 수 있다. 센서 화소(SEP)들 각각은 제2 박막 트랜지스터(ST2)와 광 감지 소자(PD)를 포함할 수 있다.
지문 센서 기판(FSUB) 상에는 제2 버퍼막(BF2)이 배치될 수 있다. 제2 버퍼막(BF2)은 투습에 취약한 지문 센서 기판(FSUB)을 통해 침투하는 수분으로부터 광 감지층(410)의 제2 박막 트랜지스터(ST2)와 광 감지 소자(PD)를 보호하기 위한 막이다. 제2 버퍼막(BF2)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제2 버퍼막(BF2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
제2 버퍼막(BF2) 상에는 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)이 배치될 수 있다. 제2 게이트 전극(G2)은 제2 게이트 전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트 전극(G2) 상에는 제2 게이트 절연막(GI2)이 배치될 수 있다. 제2 게이트 절연막(GI2)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 게이트 절연막(GI2) 상에는 제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2)이 배치될 수 있다. 제2 액티브층(ACT2)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함한다. 제2 액티브층(ACT2)은 지문 센서 기판(FSUB)의 두께 방향인 제3 방향(Z축 방향)에서 제2 게이트 전극(G2)과 중첩할 수 있다.
제2 액티브층(ACT2) 상에는 제1 절연막(INS1)이 배치될 수 있다. 제1 절연막(INS1)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 절연막(INS1)은 복수의 무기막을 포함할 수 있다.
제1 절연막(INS1) 상에는 제2 박막 트랜지스터(ST2)의 제2 소스 전극(S2)과 제2 드레인 전극(D2)이 배치될 수 있다. 제2 소스 전극(S2)은 제1 절연막(INS1)을 관통하는 소스 콘택홀(SCT)을 통해 제2 액티브층(ACT2)에 연결될 수 있다. 제2 드레인 전극(D2)은 제1 절연막(INS1)을 관통하는 드레인 콘택홀(DCT)을 통해 제2 액티브층(ACT2)에 연결될 수 있다. 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 제3 방향(Z축 방향)에서 제2 게이트 전극(G2)과 중첩하지 않을 수 있다.
제2 소스 전극(S2)과 제2 드레인 전극(D2) 상에는 제1 평탄화막(PLA1)이 배치될 수 있다. 제1 평탄화막(PLA1)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(PLA1) 상에는 광 감지 소자(PD)가 배치될 수 있다. 광 감지 소자(PD)는 도 13과 같이 포토 다이오드로 형성될 수 있으나, 이에 한정되지 않는다. 광 감지 소자(PD)는 포토 트랜지스터로 형성될 수 있다. 광 감지 소자(PD)가 포토 다이오드인 경우, 감지 전극(RE), 반도체층(PSEM), 및 공통 전극(CE)을 포함할 수 있다. 이때, 광 감지 소자(PD)의 감지 전극(RE)은 캐소드 전극이고, 공통 전극(CE)은 애노드 전극일 수 있다.
감지 전극(RE)은 제1 평탄화막(PLA1) 상에 배치될 수 있다. 감지 전극(RE)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
감지 전극(RE) 상에는 N형 반도체층(NL), I형 반도체층(IL), 및 P형 반도체층(PL)이 순차적으로 적층된 반도체층(PSEM)이 배치될 수 있다. 반도체층(PSEM)이 PIN 구조로 형성되는 경우, I형 반도체층(IL)이 P형 반도체층(PL)과 N형 반도체층(NL)에 의해 공핍(depletion)이 되어 내부에 전기장이 발생하게 되고, 태양광에 의해 생성되는 정공 및 전자가 전기장에 의해 드리프트(drift)된다. 이로 인해, 정공은 P형 반도체층(PL)을 통해 공통 전극(CE)으로 수집되고 전자는 N형 반도체층(NL)을 통해 공통 전극(CE)으로 수집될 수 있다.
P형 반도체층(PL)은 외부 광이 입사하는 면에서 가깝게 배치되고, N형 반도체층(NL)은 외부 광이 입사하는 면에서 멀리 떨어져 배치될 수 있다. 정공의 드리프트 이동도(drift mobility)가 전자의 드리프트 이동도에 의해 낮기 때문에, 입사 광에 의한 수집 효율을 극대화하기 위해서 P형 반도체층(PL)을 외부 광의 입사면에 가깝게 형성하는 것이 바람직하다.
N형 반도체층(NL)은 감지 전극(RE) 상에 배치되고, I형 반도체층(IL)은 N형 반도체층(NL) 상에 배치되며, P형 반도체층(PL)은 I형 반도체층(IL) 상에 배치될 수 있다. 이 경우, P형 반도체층(PL)은 비정질 실리콘(a-Si:H)에 P형 도펀트가 도핑되어 이루어질 수 있다. I형 반도체층(IL)은 비정질 실리콘 게르마늄(a-SiGe:H) 또는 비정질 실리콘 카바이드(a-SiC:H)으로 이루어질 수 있다. N형 반도체층(NL)은 비정질 실리콘 게르마늄(a-SiGe:H) 또는 비정질 실리콘 카바이드(a-SiC:H)에 N형 도펀트가 도핑되어 이루어질 수 있다. P형 반도체층(PL)과 N형 반도체층(NL)은 대략 500Å의 두께로 형성되고, I형 반도체층(IL)은 5,000Å 내지 10,000Å의 두께로 형성될 수 있다.
또는, N형 반도체층(NL)은 제1 감지 전극(PCE) 상에 배치되고, I형 반도체층(IL)은 생략되며, P형 반도체층(PL)은 N형 반도체층(NL) 상에 배치될 수 있다. 이 경우, P형 반도체층(PL)은 비정질 실리콘(a-Si:H)에 P형 도펀트가 도핑되어 이루어질 수 있다. N형 반도체층(NL)은 비정질 실리콘 게르마늄(a-SiGe:H) 또는 비정질 실리콘 카바이드(a-SiC:H)에 N형 도펀트가 도핑되어 이루어질 수 있다. P형 반도체층(PL)과 N형 반도체층(NL)은 500Å의 두께로 형성될 수 있다.
또한, 감지 전극(RE), P형 반도체층(PL), I형 반도체층(IL), 및 N형 반도체층(NL) 중 적어도 어느 하나의 상면 또는 하면은 외부 광의 흡수율을 높이기 위해 텍스처(texturing) 가공 공정을 통해 요철구조로 형성할 수 있다. 텍스처 가공공정은 물질 표면을 울퉁불퉁한 요철구조로 형성하는 것으로, 직물의 표면과 같은 형상으로 가공하는 공정이다. 텍스처 가공공정은 포토리소그라피법(photolithography)을 이용한 식각공정, 화학용액을 이용한 이방성 식각공정(anisotropic etching), 또는 기계적 스크라이빙(mechanical scribing)을 이용한 홈 형성 공정 등을 통해 수행할 수 있다.
광 감지 소자(PD)의 측면 상에는 제2 평탄화막(PLA2)이 배치될 수 있다. 제2 평탄화막(PLA2)은 광 감지 소자(PD)의 감지 전극(RE), P형 반도체층(PL), I형 반도체층(IL), 및 N형 반도체층(NL)의 측면들을 덮으며, P형 반도체층(PL)의 상면을 덮지 않을 수 있다. 제2 평탄화막(PLA2)의 상면과 P형 반도체층(PL)의 상면은 평탄하게 형성될 수 있다. 제2 평탄화막(PLA2)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
P형 반도체층(PL)과 제2 평탄화막(PLA2) 상에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 광을 투과시킬 수 있는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)와 같은 투명한 도전 물질(로 형성될 수 있다.
공통 전극(CE) 상에는 차광 도전층(LSCL)이 배치될 수 있다. 차광 도전층(LSCL)은 광을 투과시키지 않거나 광 투과율이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 차광 도전층(LSCL)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
차광 도전층(LSCL)은 광 투과 홀(LTH)들을 포함할 수 있다. 광 투과 홀(LTH)들은 제3 방향(Z축 방향)에서 센서 화소(SEP)들의 광 감지 소자(PD)들과 중첩할 수 있다. 이로 인해, 광 투과 홀(LTH)들을 통과한 광은 센서 화소(SEP)의 광 감지 소자(PD)에 입사될 수 있다.
차광 도전층(LSCL) 상에는 광 가이드부(420)가 배치될 수 있다. 광 가이드부(420)는 센서 화소(SEP)들 각각에 광을 제공 또는 가이드하기 위한 구성일 수 있다. 도 13에서는 광 가이드부(420)가 복수의 렌즈(LENS)들을 갖는 렌즈 어레이(LA)를 포함하는 것을 예시하였다. 렌즈(LENS)들 각각은 상부 방향으로 볼록한 볼록 렌즈일 수 있다. 렌즈(LENS)들은 광 가이드부(420)의 상부에 배치될 수 있다. 렌즈(LENS)들은 광 가이드부(420)의 상면을 이룰 수 있다. 렌즈 어레이(LA)는 광을 투과시킬 수 있는 고분자 수지 또는 플라스틱으로 형성될 수 있다.
렌즈(LENS)는 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩할 수 있다. 이로 인해, 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩하는 렌즈(LENS)를 통과한 광은 상기 광 투과 홀(LTH)을 통해 광 감지 소자(PD)에 입사할 수 있다. 하지만, 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩하지 않는 렌즈(LENS)를 통과한 광은 차광 도전층(LSCL)에 의해 차단될 수 있다. 그러므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사하는 노이즈 광은 차광 도전층(LSCL)에 의해 차단할 수 있다.
도 13에서는 하나의 렌즈(LENS)가 제3 방향(Z축 방향)에서 하나의 투과 홀(LTH)과 중첩하는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 하나의 렌즈(LENS)는 제3 방향(Z축 방향)에서 복수의 투과 홀(LTH)들과 중첩할 수 있다.
렌즈(LENS)의 피치(pitch, PLE)는 제2 방향(도 12의 Y축 방향)에서 광 투과 홀(LTH)의 길이(LLT)보다 길 수 있다. 또한, 렌즈(LENS)의 피치(PLE)는 제1 방향(도 12의 X축 방향)에서 광 투과 홀(LTH)의 길이(LTL)보다 길 수 있다. 차광 도전층(LSCL)은 제3 방향(Z축 방향)에서 제1 방향(도 12의 X축 방향)과 제2 방향(도 12의 Y축 방향)에서 서로 인접한 렌즈(LENS)들 사이의 경계와 중첩할 수 있다.
광 감지층(410)과 광 가이드부(420) 사이에는 투명 접착 부재(430)가 배치될 수 있다. 투명 접착 부재(430)는 OCR(Optically Clear Resin)과 같은 투명 접착 레진 또는 OCA(Optically Clear Resin) 필름과 같은 투명 접착 필름일 수 있다.
도 13과 같이, 차광 도전층(LSCL)은 공통 전극(CE)와 접촉하므로, 공통 전극(CE)에 인가되는 공통 전압 또는 접지 전압이 차광 도전층(LSCL)에 인가될 수 있다. 그러므로, 차광 도전층(LSCL)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호가 기생 커패시터(Cp)에 의해 지문 센서(400)의 감지 배선(RL)의 감지 신호에 커플링되는 것을 방지하거나 줄일 수 있다. 따라서, 기생 커패시터(Cp)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호에 의한 노이즈가 지문 센서(400)의 감지 배선(RL)의 감지 신호에 반영되는 것을 방지하거나 줄일 수 있다.
또한, 차광 도전층(LSCL)은 제3 방향(Z축 방향)에서 센서 화소(SEP)들의 광 감지 소자(PD)들에 중첩하는 광 투과 홀(LTH)들을 포함하므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사하는 노이즈 광을 차단할 수 있다. 그러므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사되는 노이즈 광을 최소화할 수 있다.
도 14는 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 14의 실시예는 광 가이드부(420)가 렌즈 어레이(LA) 대신에 콜리메이터(COM)를 포함하는 것에서 도 13의 실시예와 차이가 있다. 도 14에서는 도 13의 실시예와 차이점 위주로 설명한다.
도 14를 참조하면, 콜리메이터(COM)는 광을 투과시키는 광 투과부(OA)들과 광을 차단하는 차광부(LSA)를 포함할 수 있다. 차광부(LSA)는 광 투과부(OA)들 각각을 둘러싸도록 배치될 수 있다. 차광부(LSA)는 일 방향에서 광 투과부(OA)들 사이에 배치될 수 있다.
광 투과부(OA)들은 손가락(F)의 지문의 마루(RID)와 골(VAL)에서 반사된 광이 통과하는 통로일 수 있다. 광 투과부(OA)들은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
차광부(LSA)는 광을 차단할 수 있는 감광성 수지로 형성될 수 있다. 예를 들어, 차광부(LSA)는 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다. 차광부(LSA)는 제3 방향(Z축 방향)에서 차광 도전층(LSCL)과 중첩할 수 있다.
광 투과부(OA)는 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩할 수 있다. 이로 인해, 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩하는 광 투과부(OA)를 통과한 광은 상기 광 투과 홀(LTH)을 통해 광 감지 소자(PD)에 입사할 수 있다. 하지만, 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩하지 않는 광 투과부(OA)를 통과한 광은 차광 도전층(LSCL)에 의해 차단될 수 있다. 그러므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사하는 노이즈 광은 차광 도전층(LSCL)에 의해 차단할 수 있다.
광 투과부(OA)의 크기는 광 투과 홀(LTH)의 크기보다 클 수 있다. 예를 들어, 광 투과부(OA)의 제2 방향(도 12의 Y축 방향)의 길이(OAL)는 광 투과 홀(LTH)의 제2 방향(도 12의 Y축 방향)의 길이(LLT)보다 길 수 있다. 광 투과부(OA)의 제1 방향(도 12의 X축 방향)의 길이는 광 투과 홀(LTH)의 제1 방향(도 12의 X축 방향)의 길이보다 길 수 있다.
도 15는 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 15의 실시예는 광 가이드부(420)가 렌즈 어레이(LA) 대신에 핀 홀(PH)들을 갖는 차광층(LSL)을 포함하는 것에서 도 13의 실시예와 차이가 있다. 도 15에서는 도 13의 실시예와 차이점 위주로 설명한다.
도 15를 참조하면, 차광층(LSL)은 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)와 같이 광을 차단할 수 있는 감광성 수지를 포함할 수 있다. 또는, 차광층(LSL)은 광을 투과시키지 않거나 광 투과율이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 차광층(LSL)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 차광층(LSL)은 제3 방향(Z축 방향)에서 차광 도전층(LSCL)과 중첩할 수 있다.
핀 홀(PH)들 각각은 손가락(F)의 지문의 마루(RID)와 골(VAL)에서 반사된 광이 통과하는 통로일 수 있다. 핀 홀(PH)은 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩할 수 있다. 이로 인해, 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩하는 핀 홀(PH)을 통과한 광은 상기 광 투과 홀(LTH)을 통해 광 감지 소자(PD)에 입사할 수 있다. 하지만, 제3 방향(Z축 방향)에서 광 투과 홀(LTH)과 중첩하지 않는 핀 홀(PH)을 통과한 광은 차광 도전층(LSCL)에 의해 차단될 수 있다. 그러므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사하는 노이즈 광은 차광 도전층(LSCL)에 의해 차단할 수 있다.
핀 홀(PH)의 크기는 광 투과 홀(LTH)의 크기보다 클 수 있다. 예를 들어, 핀 홀(PH)의 제2 방향(도 12의 Y축 방향)의 길이(PHL)는 광 투과 홀(LTH)의 제2 방향(도 12의 Y축 방향)의 길이(LLT)보다 길 수 있다. 핀 홀(PH)의 제1 방향(도 12의 X축 방향)의 길이는 광 투과 홀(LTH)의 제1 방향(도 12의 X축 방향)의 길이보다 길 수 있다.
도 16은 도 11의 Ⅲ-Ⅲ’를 따라 절단한 지문 센서의 일 예를 보여주는 단면도이다.
도 16에는 공통 전극(CE)의 제1 돌출부(SPE1)가 제1 연결 콘택홀(VCT1)을 통해 제1 연결 전극(VC1)에 연결되는 것이 도시되어 있다.
도 16을 참조하면, 제1 연결 전극(VC1)은 제2 버퍼막(BF2) 상에 배치될 수 있다. 제1 연결 전극(VC1)과 연결되는 공통 전압 배선(도 11의 VL1)은 제2 버퍼막(BF2) 상에 배치될 수 있다. 제1 연결 전극(VC1)과 공통 전압 배선(도 11의 VL1)은 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)과 동일한 층에 배치되고, 제2 게이트 전극(G2)과 동일한 물질로 형성될 수 있다.
공통 전극(CE)의 제1 돌출부(SPE1)는 제2 평탄화막(PLA2) 상에 배치될 수 있다. 공통 전극(CE)의 제1 돌출부(SPE1)는 제2 게이트 절연막(GI2), 제1 절연막(INS1), 제1 평탄화막(PLA1), 및 제2 평탄화막(PLA2)을 관통하는 제1 연결 콘택홀(VCT1)을 통해 제1 연결 전극(VC1)에 연결될 수 있다.
도 16과 같이, 공통 전극(CE)의 제1 돌출부(SPE1)가 제1 연결 콘택홀(VCT1)을 통해 제1 연결 전극(VC1)에 연결됨으로써, 공통 전극(CE)은 제1 지문 패드(FP1)에 전기적으로 연결될 수 있다. 그러므로, 공통 전극(CE)은 제1 지문 패드(FP1)를 통해 공통 전압 또는 접지 전압을 공급받을 수 있다.
도 17은 또 다른 실시예에 따른 지문 센서를 보여주는 레이아웃 도이다.
도 17의 실시예는 차광 도전층(LSCL)이 공통 전극(CE)과 전기적으로 분리되며, 제2 전압 연결부(VC2)를 통해 공통 전극(CE)에 인가되는 전압과 다른 전압을 공급받는 것에서 도 11의 실시예와 차이가 있다. 도 17에서는 도 11의 실시예와 차이점 위주로 설명한다.
도 17을 참조하면, 공통 전극(CE) 상에는 차광 도전층(LSCL)이 배치될 수 있다. 차광 도전층(LSCL)은 공통 전극(CE)과 접촉하지 않을 수 있다. 예를 들어, 도 18과 같이 차광 도전층(LSCL)은 공통 전극(CE) 사이에는 제2 절연막(INS2)이 배치될 수 있다. 이로 인해, 차광 도전층(LSCL)은 공통 전극(CE)과 전기적으로 분리될 수 있다.
차광 도전층(LSCL)은 차광부(LSC), 제1 차광 돌출부(LSP1), 및 제2 차광 돌출부(LSP2)를 포함할 수 있다. 차광부(LSC)는 제3 방향(Z축 방향)에서 공통 전극(CE)의 연결부(SCE)와 중첩할 수 있다. 차광부(LSC)는 제3 방향(Z축 방향)에서 센서 화소(SEP)들의 광 감지 소자(도 12의 PD)들과 중첩할 수 있다. 제1 차광 돌출부(LSP1)는 차광부(LSC)의 좌측 하단으로부터 돌출된 영역을 가리킨다. 제1 차광 돌출부(LSP1)는 제2 연결 전극(VC2)에 연결될 수 있다. 제2 차광 돌출부(LSP2)는 차광부(LSC)의 우측 하단으로부터 돌출된 영역을 가리킨다. 제2 차광 돌출부(LSP2)는 또 다른 제2 연결 전극(VC2)에 연결될 수 있다.
제3 지문 패드(FP3)는 제1 지문 패드(FP1)와 제2 지문 패드(FP2) 사이에 배치될 수 있다. 제1 지문 패드(FP1)들과 제2 지문 패드(FP2)들, 및 제3 지문 패드(FP3)들은 이방성 도전 필름과 같은 도전성 접착 부재를 통해 연성 필름(460)에 전기적으로 연결될 수 있다. 이로 인해, 제1 지문 패드(FP1)들은 연성 필름(460)으로부터 공통 전압을 공급받고, 제3 지문 패드(FP3)들은 연성 필름(460)으로부터 접지 전압을 공급받을 수 있다.
공통 전압은 제1 지문 패드(FP1), 공통 전압 배선(VL1), 및 제1 연결 전극(VC1)을 통해 공통 전극(CE)에 인가될 수 있다. 또한, 접지 전압은 제3 지문 패드(FP3), 접지 배선(VL2), 및 제2 연결 전극(VC2)을 통해 차광 도전층(LSCL)에 인가될 수 있다.
도 17과 같이, 접지 전압은 제3 지문 패드(FP3), 접지 배선(VL2), 및 제2 연결 전극(VC2)을 통해 차광 도전층(LSCL)에 인가될 수 있다. 그러므로, 차광 도전층(LSCL)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호가 기생 커패시터(Cp)에 의해 지문 센서(400)의 감지 배선(RL)의 감지 신호에 커플링되는 것을 방지하거나 줄일 수 있다. 따라서, 기생 커패시터(Cp)에 의해 표시 패널(300)의 스캔 배선(SL)의 스캔 신호에 의한 노이즈가 지문 센서(400)의 감지 배선(RL)의 감지 신호에 반영되는 것을 방지하거나 줄일 수 있다.
또한, 차광 도전층(LSCL)은 제3 방향(Z축 방향)에서 센서 화소(SEP)들의 광 감지 소자(PD)들에 중첩하는 광 투과 홀(LTH)들을 포함하므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사하는 노이즈 광을 차단할 수 있다. 그러므로, 센서 화소(SEP)들의 광 감지 소자(PD)들에 입사되는 노이즈 광을 최소화할 수 있다.
도 18은 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 18의 실시예는 제2 절연막(INS2)이 공통 전극(CE)과 차광 도전층(LSCL) 사이에 배치되는 것에서 도 13의 실시예와 차이가 있다. 도 18에서는 도 13의 실시예와 중복된 설명은 생략한다.
도 18을 참조하면, 제2 절연막(INS2)은 공통 전극(CE) 상에 배치될 수 있다. 제2 절연막(INS2)은 절연 물질로 이루어지므로, 공통 전극(CE)과 차광 도전층(LSCL)은 제2 절연막(INS2)에 의해 전기적으로 분리될 수 있다.
제2 절연막(INS2)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 또는, 제2 절연막(INS2)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 19는 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 19의 실시예는 제2 절연막(INS2)이 공통 전극(CE)과 차광 도전층(LSCL) 사이에 배치되는 것에서 도 14의 실시예와 차이가 있다. 제2 절연막(INS2)은 도 18을 결부하여 설명한 바와 실질적으로 동일하므로, 제2 절연막(INS2)에 대한 설명은 생략한다.
도 20은 도 12의 Ⅱ-Ⅱ’를 따라 절단한 지문 센서의 또 다른 예를 보여주는 단면도이다.
도 20의 실시예는 제2 절연막(INS2)이 공통 전극(CE)과 차광 도전층(LSCL) 사이에 배치되는 것에서 도 15의 실시예와 차이가 있다. 제2 절연막(INS2)은 도 18을 결부하여 설명한 바와 실질적으로 동일하므로, 제2 절연막(INS2)에 대한 설명은 생략한다.
도 21은 도 17의 Ⅳ-Ⅳ’를 따라 절단한 지문 센서의 일 예를 보여주는 단면도이다.
도 21에는 차광 도전층(LSCL)의 제1 차광 돌출부(LSP1)가 제2 연결 콘택홀(VCT2)을 통해 제2 연결 전극(VC2)에 연결되는 것이 도시되어 있다.
도 21을 참조하면, 제2 연결 전극(VC2)은 제2 버퍼막(BF2) 상에 배치될 수 있다. 제2 연결 전극(VC2)과 연결되는 접지 배선(도 17의 VL1)은 제2 버퍼막(BF2) 상에 배치될 수 있다. 제2 연결 전극(VC2)과 접지 배선(도 17의 VL1)은 제2 박막 트랜지스터(ST2)의 제2 게이트 전극(G2)과 동일한 층에 배치되고, 제2 게이트 전극(G2)과 동일한 물질로 형성될 수 있다.
차광 도전층(LSCL)의 제1 차광 돌출부(LSP1)는 제2 절연막(INS2) 상에 배치될 수 있다. 차광 도전층(LSCL)의 제1 차광 돌출부(LSP1)는 제2 게이트 절연막(GI2), 제1 절연막(INS1), 제1 평탄화막(PLA1), 제2 평탄화막(PLA2), 및 제2 절연막(INS2)을 관통하는 제2 연결 콘택홀(VCT2)을 통해 제2 연결 전극(VC2)에 연결될 수 있다.
도 21과 같이, 차광 도전층(LSCL)의 제1 차광 돌출부(LSP1)가 제2 연결 콘택홀(VCT2)을 통해 제2 연결 전극(VC2)에 연결됨으로써, 차광 도전층(LSCL)은 제3 지문 패드(FP3)에 전기적으로 연결될 수 있다. 그러므로, 차광 도전층(LSCL)은 제3 지문 패드(FP3)를 통해 접지 전압을 공급받을 수 있다.
한편, 도 17의 Ⅲ-Ⅲ’를 따라 절단한 지문 센서의 단면도는 도 16을 결부하여 설명한 바와 실질적으로 동일하므로 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 커버 윈도우
300: 표시 패널 310: 표시 회로 보드
320: 표시 구동부 330: 터치 구동 회로
400: 지문 센서 410: 광 감지층
420: 광학층 430: 투명 접착 부재
460: 연성 필름 470: 센서 회로 보드
480: 센서 구동 회로 PH: 핀 홀
SEP: 센서 화소 FP1: 제1 지문 패드
FP2: 제2 지문 패드 VC1: 제1 도전 연결부
VC2: 제2 도전 연결부 VL1: 제1 전압 배선
VL2: 제2 전압 배선 FL: 팬 아웃 배선
RL: 감지 배선 RSL: 감지 스캔 배선
SL: 스캔 배선 DL: 데이터 배선

Claims (24)

  1. 기판;
    상기 기판 상에 배치되는 감지 전극, 상기 감지 전극 상에 배치되는 반도체층, 및 상기 반도체층 상에 배치되는 공통 전극을 포함하는 광 감지 소자;
    상기 공통 전극 상에 배치되며, 광 투과 홀들을 포함하는 차광 도전층; 및
    상기 차광 도전층 상에 배치되며, 상기 광 감지 소자에 광이 입사되도록 광을 가이드하는 광 가이드부를 구비하는 지문 센서.
  2. 제1 항에 있어서,
    상기 공통 전극은 투명한 도전 물질로 이루어진 지문 센서.
  3. 제1 항에 있어서,
    상기 차광 도전층은 상기 공통 전극과 접촉하는 지문 센서.
  4. 제1 항에 있어서,
    상기 공통 전극과 상기 차광 도전층에는 공통 전압 또는 접지 전압이 인가되는 지문 센서.
  5. 제1 항에 있어서,
    상기 공통 전극 상에 배치되는 절연막을 더 포함하고,
    상기 차광 도전층은 상기 절연막 상에 배치되는 지문 센서.
  6. 제5 항에 있어서,
    상기 차광 도전층은 상기 공통 전극과 전기적으로 분리된 지문 센서.
  7. 제5 항에 있어서,
    상기 공통 전극에는 공통 전압이 인가되고, 상기 차광 도전층에는 접지 전압이 인가되는 지문 센서.
  8. 제1 항에 있어서,
    상기 기판의 일 측에 배치되는 제1 지문 패드;
    상기 제1 지문 패드에 연결되는 공통 전압 배선; 및
    상기 공통 전압 배선에 연결되는 제1 연결 전극을 더 포함하고,
    상기 공통 전극은 제1 연결 콘택홀을 통해 상기 제1 연결 전극에 연결되는 지문 센서.
  9. 제8 항에 있어서,
    상기 반도체층의 측면을 덮는 평탄화막을 더 포함하고,
    상기 공통 전극은 상기 평탄화막 상에 배치되며,
    상기 제1 연결 콘택홀은 상기 평탄화막을 관통하는 지문 센서.
  10. 제8 항에 있어서,
    상기 기판 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되는 게이트 절연막;
    상기 게이트 절연막 상에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 제1 절연막;
    상기 제1 절연막 상에 배치되며, 상기 제1 절연막을 관통하는 소스 콘택홀을 통해 상기 액티브층과 연결되는 소스 전극; 및
    상기 제1 절연막 상에 배치되며, 상기 제1 절연막을 관통하는 드레인 콘택홀을 통해 상기 액티브층과 연결되는 드레인 전극을 포함하는 지문 센서.
  11. 제10 항에 있어서,
    상기 기판의 일 측에 배치되며, 상기 제1 지문 패드와 떨어져 배치되는 제2 지문 패드들;
    상기 소스 전극에 연결되는 감지 배선;
    상기 게이트 전극에 연결되는 지문 스캔 배선; 및
    상기 제2 지문 패드들 중 어느 하나와 상기 감지 배선 또는 상기 지문 스캔 배선을 연결하는 팬 아웃 배선을 포함하는 지문 센서.
  12. 제8 항에 있어서,
    상기 기판의 일 측에 배치되며, 상기 제1 지문 패드와 떨어져 배치되는 제3 지문 패드;
    상기 제3 지문 패드에 연결되는 접지 배선; 및
    상기 접지 배선에 연결되는 제2 연결 전극을 더 포함하고,
    상기 차광 도전층은 상기 제2 연결 콘택홀을 통해 상기 제2 연결 전극에 연결되는 지문 센서.
  13. 제12 항에 있어서,
    상기 반도체층의 측면을 덮는 평탄화막; 및
    상기 평탄화막 상에 배치되는 제2 절연막을 더 포함하고,
    상기 차광 도전층은 상기 제2 절연막 상에 배치되며,
    상기 제2 연결 콘택홀은 상기 제2 절연막과 상기 평탄화막을 관통하는 지문 센서.
  14. 제1 항에 있어서,
    상기 광 가이드부는 복수의 렌즈들을 포함하는 렌즈 어레이를 포함하는 지문 센서.
  15. 제14 항에 있어서,
    상기 차광 도전층은 상기 기판의 두께 방향에서 상기 복수의 렌즈들 중에서 서로 인접한 렌즈들의 경계와 중첩하는 지문 센서.
  16. 제1 항에 있어서,
    상기 광 가이드부는 광을 투과시키는 광 투과부와 광을 차단하는 차광부를 포함하는 지문 센서.
  17. 제16 항에 있어서,
    상기 광 투과 홀들 중 어느 하나는 상기 기판의 두께 방향에서 상기 광 투과부와 중첩하는 지문 센서.
  18. 제1 항에 있어서,
    상기 광 가이드부는 광을 투과시키는 핀 홀들을 포함하는 차광층을 포함하는 지문 센서.
  19. 제18 항에 있어서,
    상기 광 투과 홀들 중 어느 하나는 상기 기판의 두께 방향에서 상기 핀 홀들 중 어느 하나와 중첩하는 지문 센서.
  20. 제17 항에 있어서,
    상기 핀 홀들 각각의 크기는 상기 광 투과 홀들 각각의 크기보다 작은 지문 센서.
  21. 화상을 표시하는 표시 패널; 및
    상기 표시 패널의 일면 상에 배치되며, 상기 표시 패널을 통과한 광을 감지하는 지문 센서를 구비하고,
    상기 지문 센서는,
    기판;
    상기 기판 상에 배치되는 감지 전극, 상기 감지 전극 상에 배치되는 반도체층, 및 상기 반도체층 상에 배치되는 공통 전극을 포함하는 광 감지 소자;
    상기 공통 전극 상에 배치되며, 광 투과 홀들을 포함하는 차광 도전층; 및
    상기 차광 도전층 상에 배치되며, 상기 광 감지 소자에 광이 입사되도록 광을 가이드하는 광 가이드부를 구비하는 표시 장치.
  22. 제21 항에 있어서,
    상기 표시 패널의 일면 상에 배치되며, 배터리 홀을 포함하는 브라켓; 및
    상기 브라켓의 일면 상에 배치되며, 상기 배터리 홀에 배치되는 배터리를 더 구비하는 표시 장치.
  23. 제21 항에 있어서,
    상기 지문 센서는 상기 표시 패널의 두께 방향에서 상기 배터리와 중첩하는 표시 장치.
  24. 기판;
    상기 기판 상에 배치되는 감지 전극, 상기 감지 전극 상에 배치되는 반도체층, 및 상기 반도체층 상에 배치되는 공통 전극을 포함하는 광 감지 소자;
    상기 공통 전극 상에 배치되며, 광 투과 홀들을 포함하는 차광 도전층; 및
    상기 차광 도전층 상에 배치되며, 광을 가이드하는 광 가이드부를 구비하고,
    상기 광 가이드부에 의해 가이드된 광은 상기 광 투과 홀들 중 적어도 어느 하나를 통해 상기 광 감지 소자에 입사되는 지문 센서.
KR1020200096582A 2020-08-03 2020-08-03 지문 센서와 그를 포함한 표시 장치 KR20220017015A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200096582A KR20220017015A (ko) 2020-08-03 2020-08-03 지문 센서와 그를 포함한 표시 장치
US17/391,250 US11915510B2 (en) 2020-08-03 2021-08-02 Fingerprint sensor and a display device including the same
CN202110884846.6A CN114092980A (zh) 2020-08-03 2021-08-03 指纹传感器和包括该指纹传感器的显示装置
EP21189334.2A EP3951652A1 (en) 2020-08-03 2021-08-03 Fingerprint sensor and a display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200096582A KR20220017015A (ko) 2020-08-03 2020-08-03 지문 센서와 그를 포함한 표시 장치

Publications (1)

Publication Number Publication Date
KR20220017015A true KR20220017015A (ko) 2022-02-11

Family

ID=77206950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200096582A KR20220017015A (ko) 2020-08-03 2020-08-03 지문 센서와 그를 포함한 표시 장치

Country Status (4)

Country Link
US (1) US11915510B2 (ko)
EP (1) EP3951652A1 (ko)
KR (1) KR20220017015A (ko)
CN (1) CN114092980A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115280382A (zh) * 2021-02-22 2022-11-01 京东方科技集团股份有限公司 显示基板及显示装置
US20240312240A1 (en) * 2022-03-16 2024-09-19 Beijing Boe Optoelectronics Technology Co., Ltd. Fingerprint sensor and electronic device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702484B2 (ja) 2010-03-15 2011-06-15 ソニー株式会社 固体撮像素子
CN105304656B (zh) * 2014-06-23 2018-06-22 上海箩箕技术有限公司 光电传感器
KR101967400B1 (ko) 2015-07-01 2019-04-10 주식회사 비욘드아이즈 단위 화소 및 el 지문인식센서
KR20160048643A (ko) 2014-10-24 2016-05-04 주식회사 비욘드아이즈 지문인식센서
KR102493607B1 (ko) * 2016-06-15 2023-02-01 삼성전자주식회사 지문 인식 기능을 지원하는 전자 장치 및 이의 운용 방법
CN110199250B (zh) * 2016-11-15 2023-01-10 双向显示有限公司 在显示屏幕上光学捕获指纹或其它影像的装置及方法
KR102441363B1 (ko) 2017-07-13 2022-09-07 삼성전자주식회사 이미지 신호 프로세서, 이미지 처리 시스템 및 이미지 센서의 비닝 방법
KR102595188B1 (ko) * 2018-01-23 2023-10-27 삼성디스플레이 주식회사 표시 장치
WO2021077259A1 (zh) * 2019-10-21 2021-04-29 深圳市汇顶科技股份有限公司 识别指纹的方法、指纹识别装置和电子设备
KR20210126840A (ko) 2020-04-10 2021-10-21 삼성디스플레이 주식회사 감지 모듈 및 이를 갖는 표시장치
JP7529455B2 (ja) * 2020-06-22 2024-08-06 株式会社ジャパンディスプレイ 検出装置
CN111708203A (zh) * 2020-07-20 2020-09-25 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Also Published As

Publication number Publication date
EP3951652A1 (en) 2022-02-09
CN114092980A (zh) 2022-02-25
US11915510B2 (en) 2024-02-27
US20230267759A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
EP3905119A1 (en) Fingerprint sensor and display device including the same
US11887402B2 (en) Fingerprint sensor and display device including the same
KR20200021582A (ko) 표시 장치와 그의 제조 방법
US20210357613A1 (en) Fingerprint sensor, method of fabricating the same, and display device including the same
EP3951652A1 (en) Fingerprint sensor and a display device including the same
US20220131018A1 (en) Fingerprint sensor and display device including the same
KR20210130893A (ko) 표시 장치
CN114078263A (zh) 指纹传感器及包括该指纹传感器的显示装置
KR20220053075A (ko) 지문 센서, 지문 센서의 제조 방법, 및 지문 센서를 포함한 표시 장치
CN114092981A (zh) 用于显示装置的指纹传感器、显示装置及其制造方法
US20210357612A1 (en) Fingerprint sensor, method of manufacturing the fingerprint sensor, and display device including the fingerprint sensor
KR20210119007A (ko) 표시장치 및 이의 제조 방법
US20240251617A1 (en) Via layer in transmission area and display device including the same
US20240049554A1 (en) Display device
US12087788B2 (en) Fingerprint sensor, method for manufacturing the same, and display device including the same
EP4351300A1 (en) Display device, method for manufacturing display device, and fingerprint sensor
US20230100439A1 (en) Display device
US20230326915A1 (en) Display device
KR20240049763A (ko) 표시 장치, 표시 장치의 제조 방법 및 지문 센서
KR20230049191A (ko) 디스플레이 장치 및 그 제조방법
KR20230045714A (ko) 지문 센서의 이미지 복원 방법 및 지문 센서의 이미지 복원 장치
KR20230061618A (ko) 표시 장치
KR20230089602A (ko) 표시 장치
CN118778836A (zh) 显示装置及包括该显示装置的位置输入系统
CN117858535A (zh) 显示装置、用于制造显示装置的方法和指纹传感器

Legal Events

Date Code Title Description
A201 Request for examination