KR20210122087A - 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법 - Google Patents

반도체 가공용 보호 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20210122087A
KR20210122087A KR1020210032031A KR20210032031A KR20210122087A KR 20210122087 A KR20210122087 A KR 20210122087A KR 1020210032031 A KR1020210032031 A KR 1020210032031A KR 20210032031 A KR20210032031 A KR 20210032031A KR 20210122087 A KR20210122087 A KR 20210122087A
Authority
KR
South Korea
Prior art keywords
meth
semiconductor
acrylate
protective sheet
mass
Prior art date
Application number
KR1020210032031A
Other languages
English (en)
Inventor
다카후미 오가사와라
가즈유키 다무라
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20210122087A publication Critical patent/KR20210122087A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)

Abstract

(과제) DBG 등에 의해 요철을 갖는 반도체 웨이퍼를 얇게 가공하는 경우라도, 웨이퍼의 요철에 충분히 추종할 수 있어, 연삭 후의 칩의 크랙을 억제할 수 있는 반도체 가공용 보호 시트를 제공하는 것.
(해결 수단) 기재와, 기재의 일방의 주면 상에 중간층과 점착제층을 이 순서로 갖고, 하기 (a) 및 (b) 를 만족하는 반도체 가공용 보호 시트이다.
(a) 주파수 1 ㎐ 에서 측정한 50 ℃ 에 있어서의 당해 중간층의 손실 정접이 0.40 이상 0.65 이하
(b) 주파수 1 ㎐ 에서 측정한 50 ℃ 에 있어서의 당해 점착제층의 저장 탄성률 A 와 당해 중간층의 저장 탄성률 I 의 비 [A/I] 가 0.80 이상 3.50 이하

Description

반도체 가공용 보호 시트 및 반도체 장치의 제조 방법{PROTECTIVE SHEET FOR SEMICONDUCTOR PROCESSING AND METHOD FOR MANUFACTURING SEMICONDUCTOR APPARATUS}
본 발명은, 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법에 관한 것이다. 특히, 요철을 갖는 반도체 웨이퍼의 이면 연삭을 실시하여, 그 응력 등으로 반도체 웨이퍼를 개편화하는 방법에 바람직하게 사용되는 반도체 가공용 보호 시트, 및 당해 반도체 가공용 보호 시트를 사용하는 반도체 장치의 제조 방법에 관한 것이다.
각종 전자 기기의 소형화, 다기능화가 진행되는 가운데, 그것들에 탑재되는 반도체 칩도 동일하게, 소형화, 박형화가 요구되고 있다. 칩의 박형화를 위해, 반도체 웨이퍼의 이면을 연삭하여 두께 조정을 실시하는 것이 일반적이다. 또, 박형화된 칩을 얻기 위해, 웨이퍼의 표면측으로부터 소정 깊이의 홈을 다이싱 블레이드에 의해 형성한 후, 웨이퍼 이면측으로부터 연삭을 실시하여, 연삭에 의해 웨이퍼를 개편화하여, 칩을 얻는 선 (先) 다이싱법 (DBG : Dicing Before Grinding) 으로 불리는 공법을 이용하는 경우도 있다. DBG 에서는, 웨이퍼의 이면 연삭과 웨이퍼의 개편화를 동시에 실시할 수 있으므로, 박형 칩을 효율적으로 제조할 수 있다.
종래, 반도체 웨이퍼의 이면 연삭시나, DBG 에 의한 칩의 제조시에는, 웨이퍼 표면의 회로를 보호하고, 또, 반도체 웨이퍼 및 반도체 칩을 유지하기 위해, 웨이퍼 표면에 백 그라인드 시트로 불리는 점착 테이프를 첩부하는 것이 일반적이다.
DBG 에 있어서 사용하는 백 그라인드 시트로는, 기재와, 기재의 일방의 면에 형성된 점착제층을 구비하는 점착 테이프가 사용되고 있다. 이와 같은 점착 테이프의 일례로서, 특허문헌 1 및 특허문헌 2 에는, 영률이 높은 기재와, 기재의 일방의 면에 완충층이 형성되고, 타방의 면에 점착제층이 형성된 점착 테이프가 개시되어 있다.
최근, 선다이싱법의 변형예로서, 레이저로 웨이퍼 내부에 개질 영역을 형성하고, 웨이퍼 이면 연삭시의 응력 등으로 웨이퍼의 개편화를 실시하는 방법이 제안되어 있다. 이하, 이 방법을 LDBG (Laser Dicing Before Grinding) 로 기재하는 경우가 있다. LDBG 에서는, 웨이퍼는 개질 영역을 기점으로 하여 결정 방향으로 절단되기 때문에, 다이싱 블레이드를 사용한 선다이싱법보다 치핑의 발생을 저감시킬 수 있다. 그 결과, 항절 강도가 우수한 칩을 얻을 수 있고, 또, 칩의 추가적인 박형화에 기여할 수 있다. 또, 다이싱 블레이드에 의해 웨이퍼 표면에 소정 깊이의 홈을 형성하는 DBG 와 비교하여, 다이싱 블레이드에 의해 웨이퍼를 깎아내는 영역이 없기 때문에, 요컨대, 커프 폭이 극소이기 때문에, 칩의 수율이 우수하다.
한편, MPU 나 게이트 어레이 등에 사용하는 다 (多) 핀의 LSI 패키지를 프린트 배선 기판에 실장하는 경우에는, 반도체 칩으로서, 그 접속 패드부에 공정 땜납, 고온 땜납, 금 등으로 이루어지는 볼록상 전극 (범프) 이 형성된 것을 사용하고, 소위 페이스 다운 방식에 의해, 그들 범프를 칩 탑재용 기판 상의 상 (相) 대응하는 단자부에 대면, 접촉시키고, 용융/확산 접합하는 플립 칩 실장 방법이 채용되어 왔다.
국제공개 제2015/156389호 일본 공개특허공보 2015-183008호
이 실장 방법에서 사용하는 반도체 칩은, 볼록상 전극이 형성된 반도체 웨이퍼와 같이 요철을 갖는 반도체 웨이퍼를 개편화하여 얻어진다. 이와 같은 요철을 갖는 반도체 웨이퍼를 DBG 에 의해 연삭하는 경우에도, 상기와 같이, 연삭시의 회로면의 보호 및 웨이퍼 개편화 후의 칩의 이동 방지 등을 위해, 반도체 웨이퍼의 회로면에는 백 그라인드 테이프가 첩부된다.
그러나, 특허문헌 1 및 특허문헌 2 에 기재된 백 그라인드 테이프를, 요철을 갖는 반도체 웨이퍼의 회로면에 첩부하여, DBG 에 의해 연삭하는 경우, 특허문헌 1 및 특허문헌 2 에 기재된 백 그라인드 테이프는, 반도체 웨이퍼의 요철에 충분히 추종할 수 없어, 연삭시에 회로면에 물이 침입하거나, 웨이퍼 개편화 후의 칩의 이동 (칩 시프트) 이 발생하거나 하는 문제가 있었다.
본 발명은, 이와 같은 실상을 감안하여 이루어진 것으로, DBG 등에 의해 요철을 갖는 반도체 웨이퍼를 얇게 가공하는 경우라도, 웨이퍼의 요철에 충분히 추종할 수 있고, 연삭 후의 칩의 크랙을 억제할 수 있는 반도체 가공용 보호 시트를 제공하는 것을 목적으로 한다.
본 발명의 양태는, 이하와 같다.
[1] 기재와, 상기 기재의 일방의 주면 (主面) 상에 중간층과 점착제층을 이 순서로 갖고, 하기 (a) 및 (b) 를 만족하는 반도체 가공용 보호 시트이다.
(a) 주파수 1 ㎐ 에서 측정한 50 ℃ 에 있어서의 당해 중간층의 손실 정접이 0.40 이상 0.65 이하
(b) 주파수 1 ㎐ 에서 측정한 50 ℃ 에 있어서의 당해 점착제층의 저장 탄성률 A 와 당해 중간층의 저장 탄성률 I 의 비 [A/I] 가 0.80 이상 3.50 이하
[2] 기재의 타방의 주면 상에 완충층을 갖는 [1] 에 기재된 반도체 가공용 보호 시트이다.
[3] 기재의 영률이 1000 ㎫ 이상인 [1] 또는 [2] 에 기재된 반도체 가공용 보호 시트이다.
[4] 중간층의 두께가 60 ㎛ 이상 250 ㎛ 이하인 [1] 내지 [3] 중 어느 하나에 기재된 반도체 가공용 보호 시트이다.
[5] 점착제층이, 에너지선 경화성인 [1] 내지 [4] 중 어느 하나에 기재된 반도체 가공용 보호 시트이다.
[6] 중간층이, 에너지선 경화성인 [1] 내지 [5] 중 어느 하나에 기재된 반도체 가공용 보호 시트이다.
[7] 반도체 웨이퍼 표면에 홈이 형성된 반도체 웨이퍼의 이면을 연삭하여, 그 연삭에 의해 반도체 웨이퍼를 반도체 칩으로 개편화하는 공정에 있어서, 반도체 웨이퍼의 표면에 첩부되어 사용되는 [1] 내지 [6] 중 어느 하나에 기재된 반도체 가공용 보호 시트이다.
[8] [1] 내지 [7] 중 어느 하나에 기재된 반도체 가공용 보호 시트를, 요철을 갖는 반도체 웨이퍼의 표면에 첩부하는 공정과,
반도체 웨이퍼의 표면측으로부터 홈을 형성하는 공정, 또는, 반도체 웨이퍼의 표면 혹은 이면으로부터 반도체 웨이퍼 내부에 개질 영역을 형성하는 공정과,
반도체 가공용 보호 시트가 표면에 첩부되고, 또한 홈 또는 개질 영역이 형성된 반도체 웨이퍼를 이면측으로부터 연삭하여, 홈 또는 개질 영역을 기점으로 하여, 복수의 칩으로 개편화시키는 공정과,
개편화된 반도체 칩으로부터, 반도체 가공용 보호 시트를 박리하는 공정을 갖는 반도체 장치의 제조 방법이다.
본 발명에 의하면, DBG 등에 의해 반도체 웨이퍼를 얇게 가공하는 경우라도, 웨이퍼의 요철에 충분히 추종할 수 있고, 연삭 후의 칩의 크랙을 억제할 수 있는 반도체 가공용 보호 시트를 제공할 수 있다.
도 1a 는, 본 실시형태에 관련된 반도체 가공용 보호 시트의 일례를 나타내는 단면 모식도이다.
도 1b 는, 본 실시형태에 관련된 반도체 가공용 보호 시트의 다른 예를 나타내는 단면 모식도이다.
도 2 는, 본 실시형태에 관련된 반도체 가공용 보호 시트가 반도체 웨이퍼의 회로면에 첩부된 모습을 나타내는 단면 모식도이다.
이하, 본 발명을, 구체적인 실시형태에 기초하여, 도면을 사용하여 상세하게 설명한다. 먼저, 본 명세서에서 사용하는 주된 용어를 설명한다.
반도체 웨이퍼의 개편화란, 반도체 웨이퍼를 회로마다 분할하여, 반도체 칩을 얻는 것을 말한다.
반도체 웨이퍼의「표면」이란 회로, 전극 등이 형성된 면을 가리키고,「이면」은 회로 등이 형성되어 있지 않은 면을 가리킨다.
DBG 란, 웨이퍼의 표면측에 소정 깊이의 홈을 형성한 후, 웨이퍼 이면측으로부터 연삭을 실시하여, 연삭에 의해 웨이퍼를 개편화하는 방법을 말한다. 웨이퍼의 표면측에 형성되는 홈은, 블레이드 다이싱, 레이저 다이싱이나 플라즈마 다이싱 등의 방법에 의해 형성된다.
또, LDBG 란, DBG 의 변형예로서, 레이저로 웨이퍼 내부에 개질 영역을 형성하고, 웨이퍼 이면 연삭시의 응력 등으로 웨이퍼의 개편화를 실시하는 방법을 말한다.
「칩군」이란, 반도체 웨이퍼의 개편화 후, 본 발명에 관련된 반도체 가공용 보호 시트 상에 유지된 복수의 반도체 칩을 말한다. 이들 반도체 칩은, 전체적으로 반도체 웨이퍼의 형상과 동일한 형상을 구성한다.
본 명세서에 있어서, 예를 들어「(메트)아크릴레이트」란,「아크릴레이트」및「메타크릴레이트」의 쌍방을 나타내는 말로서 사용하고 있으며, 다른 유사 용어에 대해서도 동일하다.
「에너지선」이란, 자외선, 전자선 등을 가리키며, 바람직하게는 자외선이다.
(1. 반도체 가공용 보호 시트)
본 실시형태에 관련된 반도체 가공용 보호 시트 (1) 는, 도 1a 에 나타내는 바와 같이, 기재 (10) 상에 중간층 (20) 및 점착제층 (30) 이 이 순서로 적층된 구성을 갖고 있다.
본 실시형태에 관련된 반도체 가공용 보호 시트는, 요철을 갖는 반도체 웨이퍼에 첩부되어 사용된다. 요철을 갖는 반도체 웨이퍼로는, 예를 들어, 볼록상 전극이 형성된 반도체 웨이퍼가 예시된다.
예를 들어, 도 2 에 나타내는 바와 같이, 본 실시형태에 관련된 반도체 가공용 보호 시트 (1) 는, 볼록상 전극으로서의 범프 (102) 가 반도체 웨이퍼 (101) 에 형성된 범프가 형성된 반도체 웨이퍼의 범프 형성면 (101a) 에, 점착제층의 주면 (30a) 이 첩부되어 사용된다. 범프는, 반도체 웨이퍼에 형성된 회로와 전기적으로 접속되도록 형성되어 있으므로, 범프 형성면 (101a) 은 회로면이다.
본 실시형태에서는, 범프가 형성된 반도체 웨이퍼는, DBG 또는 LDBG 에 의해, 복수의 반도체 칩으로 개편화된다. 즉, 반도체 가공용 보호 시트의 첩부 전후에 표면 (회로면) 에 홈이 형성된 후, 또는, 반도체 웨이퍼의 내부에 개질 영역이 형성된 후, 반도체 가공용 보호 시트가 회로면에 첩부된 반도체 웨이퍼는, 회로면과는 반대측의 면인 이면이 연삭된다.
반도체 웨이퍼에 볼록상 전극 등의 요철이 형성되어 있는 경우, 연삭에 의해 반도체 웨이퍼의 두께가 얇아지면, 반도체 웨이퍼의 두께에 대한 요철의 크기가 상대적으로 커진다. 그 때문에, 반도체 가공용 보호 시트에 요철이 적절히 매립되어 있지 않은 경우, DBG 또는 LDBG 를 실시함으로써, 이하와 같은 문제가 보다 현재화 (顯在化) 된다. 즉, 이면 연삭시에 반도체 웨이퍼의 회로면에 물이 침입하거나, 연삭 후에 반도체 가공용 보호 시트를 박리할 때에 커프 상에 점착제가 남거나, 연삭 후에 개편화된 칩이 이동해서 칩끼리가 충돌하여 칩에 크랙이 발생하는 등의 문제가 현재화된다.
본 실시형태에 관련된 반도체 가공용 보호 시트는, 후술하는 중간층 및 점착제층을 갖고 있으므로, 상기 문제의 발생을 효과적으로 억제할 수 있다.
반도체 가공용 보호 시트는, 도 1a 에 기재된 구성에 한정되지 않고, 본 발명의 효과가 얻어지는 한에 있어서, 다른 층을 갖고 있어도 된다. 즉, 기재, 중간층 및 점착제층이 이 순서로 적층되어 있으면, 예를 들어, 기재와 중간층 사이에 다른 층이 형성되어 있어도 되고, 중간층과 점착제층 사이에 다른 층이 형성되어 있어도 된다.
특히, 본 실시형태에서는, 도 1b 에 나타내는 바와 같이, 기재 (10) 에 있어서, 점착제층 (30) 이 형성되어 있는 주면과는 반대측의 주면 상에 완충층 (40) 을 갖고 있는 것이 바람직하다. 완충층 (40) 을 갖고 있음으로써, 상기 문제의 발생을 더욱 억제할 수 있다.
이하에서는, 도 1b 에 나타내는 반도체 가공용 보호 시트 (1) 의 구성 요소에 대해 상세하게 설명한다.
(2. 기재)
기재로는, 반도체 웨이퍼를 지지할 수 있는 재료로 구성되어 있으면 제한되지 않는다. 예를 들어, 백 그라인드 테이프의 기재로서 사용되고 있는 각종 수지 필름이 예시된다. 기재는, 1 개의 수지 필름으로 이루어지는 단층 필름으로 구성되어 있어도 되고, 복수의 수지 필름이 적층된 복층 필름으로 구성되어 있어도 된다.
(2.1 기재의 물성)
본 실시형태에서는, 기재는 강성이 높은 것이 바람직하다. 기재의 강성이 높음으로써, 연삭에 의해 반도체 웨이퍼의 두께가 얇아져도 웨이퍼가 파손되지 않고 유지할 수 있다. 구체적으로는, 기재의 영률이 1000 ㎫ 이상인 것이 바람직하고, 1500 ㎫ 이상인 것이 보다 바람직하고, 2000 ㎫ 이상인 것이 더욱 바람직하다.
기재의 두께는, 본 실시형태에서는, 15 ㎛ 이상 200 ㎛ 이하인 것이 바람직하고, 40 ㎛ 이상 150 ㎛ 이하인 것이 보다 바람직하다.
(2.2 기재의 재질)
기재의 재질로는, 기재의 영률이 상기 범위 내인 재료가 바람직하다. 본 실시형태에서는, 예를 들어, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 전 (全) 방향족 폴리에스테르 등의 폴리에스테르, 폴리아미드, 폴리카보네이트, 폴리아세탈, 변성 폴리페닐렌옥사이드, 폴리페닐렌술파이드, 폴리술폰, 폴리에테르케톤, 2 축 연신 폴리프로필렌 등을 들 수 있다. 이것들 중에서도, 폴리에스테르가 바람직하고, 폴리에틸렌테레프탈레이트가 보다 바람직하다.
(3. 중간층)
중간층은, 기재와 점착제층 사이에 배치되는 층이다. 본 실시형태에서는, 중간층은, 점착제층과 함께 반도체 웨이퍼의 표면 상에 형성된 요철에 충분히 추종하여, 요철을 점착제층 및 중간층에 매립할 수 있다. 그 결과, 반도체 웨이퍼가 매우 얇게 연삭되어 볼록상 전극 등에 힘이 가해지는 경우라도, 점착제층 및 중간층은 볼록상 전극 등을 충분히 보호할 수 있다. 또, 볼록상 전극 등이 점착제층을 관통한 경우에는, 중간층이 볼록상 전극 등을 매립하여 보호한다. 중간층은 1 층 (단층) 으로 구성되어 있어도 되고, 2 층 이상의 복수 층으로 구성되어 있어도 된다.
중간층 (20) 의 두께는, 반도체 웨이퍼의 요철의 크기, 예를 들어, 볼록상 전극의 높이를 고려하여 설정하면 된다. 본 실시형태에서는, 중간층 (20) 의 두께는 60 ㎛ 이상 250 ㎛ 이하인 것이 바람직하고, 100 ㎛ 이상 200 ㎛ 이하인 것이 보다 바람직하다. 또한, 중간층의 두께는, 중간층 전체의 두께를 의미한다. 예를 들어, 복수 층으로 구성되는 중간층의 두께는, 중간층을 구성하는 모든 층의 합계의 두께를 의미한다.
본 실시형태에서는, 중간층은 이하의 물성을 갖고 있다.
(3.1 50 ℃ 에 있어서의 손실 정접)
본 실시형태에서는, 50 ℃ 에 있어서의 중간층의 손실 정접 (tanδ) 은 0.40 이상 0.65 이하의 범위 내이다. 손실 정접은,「손실 탄성률/저장 탄성률」로 정의되며, 동적 점탄성 측정 장치에 의해 대상물에 부여한 응력에 대한 응답에 의해 측정되는 값이다.
50 ℃ 에 있어서의 중간층의 손실 정접이 0.40 이상임으로써, 웨이퍼의 표면에 형성된 요철이 반도체 가공용 보호 시트에 충분히 매립되므로, 연삭시의 물의 침입을 억제할 수 있다. 또, 50 ℃ 에 있어서의 중간층의 손실 정접이 0.65 이하임으로써, 웨이퍼가 개편화된 후의 칩 시프트를 억제할 수 있다.
또한, 본 실시형태에서는, 중간층이 에너지선 경화성을 갖고 있는 경우, 50 ℃ 에 있어서의 중간층의 손실 정접은, 에너지선 경화 전의 손실 정접이다.
50 ℃ 에 있어서의 중간층의 손실 정접은 0.42 이상인 것이 바람직하다. 또, 50 ℃ 에 있어서의 중간층의 손실 정접은 0.64 이하인 것이 바람직하다.
50 ℃ 에 있어서의 중간층의 손실 정접은, 공지된 방법에 의해 측정하면 된다. 본 실시형태에서는, 중간층을 소정 크기의 시료로 하고, 동적 점탄성 측정 장치에 의해, 소정의 온도 범위에 있어서, 주파수 1 ㎐ 에서 시료에 변형을 부여하여 탄성률을 측정하고, 측정된 탄성률로부터 손실 정접을 산출할 수 있다.
(3.2 중간층의 저장 탄성률 I 와 점착제층의 저장 탄성률 A 의 비)
본 실시형태에서는, 50 ℃ 에 있어서의 중간층의 저장 탄성률 (G') 을 저장 탄성률 I 로 하고, 후술하는 점착제층의 저장 탄성률 (G') 을 저장 탄성률 A 로 한 경우, 저장 탄성률 I 와 저장 탄성률 A 의 비 ([A/I]) 는 0.80 이상 3.50 이하이다.
50 ℃ 에 있어서의 [A/I] 가 0.80 이상임으로써, 반도체 가공용 보호 시트가 반도체 웨이퍼의 요철에 충분히 추종하여 반도체 가공용 보호 시트에 대한 반도체 웨이퍼의 요철의 매립이 적절해진다. 그 결과, 연삭시의 물의 침입을 억제할 수 있다. 또, 50 ℃ 에 있어서의 [A/I] 가 3.50 이하임으로써, 반도체 가공용 보호 시트를 박리할 때의 커프에 대한 점착제의 부착을 억제할 수 있다.
또한, 본 실시형태에서는, 중간층이 에너지선 경화성을 갖고 있는 경우, 저장 탄성률 I 는, 에너지선 경화 전의 저장 탄성률이다.
저장 탄성률 I 는, 상기 [A/I] 의 범위를 만족하는 한에 있어서, 특별히 제한되지 않는다. 본 실시형태에서는, 저장 탄성률 I 는, 0.03 ㎫ 이상 0.08 ㎫ 이하인 것이 바람직하다.
50 ℃ 에 있어서의 중간층의 저장 탄성률 (저장 탄성률 I) 은, 공지된 방법에 의해 측정하면 된다. 예를 들어, 중간층을 소정 크기의 시료로 하고, 동적 점탄성 측정 장치에 의해, 소정의 온도 범위에 있어서, 주파수 1 ㎐ 에서 시료에 변형을 부여하여 탄성률을 측정하고, 측정된 탄성률로부터 저장 탄성률 I 를 산출할 수 있다.
(3.3 중간층용 조성물)
중간층은 상기 물성을 갖고 있으면, 중간층의 조성은 특별히 한정되지 않지만, 본 실시형태에서는, 중간층은 수지를 갖는 조성물 (중간층용 조성물) 로 구성되어 있는 것이 바람직하다. 구체적으로는, 중간층용 조성물은, 중량 평균 분자량이 30 만 ∼ 150 만인 아크릴계 중합체 (A) 와, 중량 평균 분자량이 5 만 ∼ 25 만인 에너지선 경화성의 아크릴계 중합체 (B) 를 함유하는 것이 바람직하다. 아크릴계 중합체 (A) 는, 비에너지선 경화성 또는 에너지선 경화성인데, 본 실시형태에서는, 비에너지선 경화성인 것이 바람직하다.
또한, 본 명세서에 있어서,「중량 평균 분자량」이란, 특별히 언급이 없는 한, 겔·퍼미에이션·크로마토그래피 (GPC) 법에 의해 측정되는 폴리스티렌 환산값이다. 이와 같은 방법에 의한 측정은, 예를 들어, 토소사 제조의 고속 GPC 장치「HLC-8120GPC」에, 고속 칼럼「TSK guard column HXL-H」,「TSK Gel GMHXL」,「TSK Gel G2000 HXL」(이상, 모두 토소사 제조) 을 이 순서로 연결한 것을 사용하여, 칼럼 온도 : 40 ℃, 송액 속도 : 1.0 ㎖/분의 조건에서, 검출기를 시차 굴절률계로 하여 실시된다.
(3.3.1 아크릴계 중합체 (A))
상기 서술한 바와 같이, 아크릴계 중합체 (A) 는, 에너지선 경화성이어도 되고, 비에너지선 경화성이어도 된다. 본 실시형태에서는, 아크릴계 중합체 (A) 가 비에너지선 경화성인 경우에 대해 설명한다. 아크릴계 중합체 (A) 는, (메트)아크릴레이트 유래의 구성 단위를 갖는 비에너지선 경화성의 폴리머인 것이 바람직하다. 구체적으로는, 아크릴계 중합체 (A) 는, 알킬(메트)아크릴레이트 (a1) 유래의 구성 단위와, 관능기 함유 모노머 (a2) 유래의 구성 단위를 갖는 아크릴계 공중합체로 이루어지는 것이 보다 바람직하다.
알킬(메트)아크릴레이트 (a1) 로는, 알킬기의 탄소수가 1 ∼ 18 인 알킬(메트)아크릴레이트가 사용된다. 구체적으로는, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트, n-펜틸(메트)아크릴레이트, n-헥실(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 이소옥틸(메트)아크릴레이트, n-데실(메트)아크릴레이트, n-도데실(메트)아크릴레이트, n-트리데실(메트)아크릴레이트, 미리스틸(메트)아크릴레이트, 팔미틸(메트)아크릴레이트, 스테아릴(메트)아크릴레이트 등을 들 수 있다.
이것들 중에서도, 알킬(메트)아크릴레이트 (a1) 은, 알킬기의 탄소수가 4 ∼ 8 인 알킬(메트)아크릴레이트인 것이 바람직하다. 구체적으로는, n-부틸(메트)아크릴레이트가 바람직하다. 또한, 알킬(메트)아크릴레이트 (a1) 은, 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
아크릴계 중합체 (A) 에 있어서의 알킬(메트)아크릴레이트 (a1) 유래의 구성 단위의 함유량은, 아크릴계 중합체 (A) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 50 ∼ 99.5 질량％, 보다 바람직하게는 60 ∼ 99 질량％, 더욱 바람직하게는 80 ∼ 95 질량％ 이다.
이 함유량이 50 질량％ 이상이면, 점착 시트의 유지 성능을 높여, 요철차가 큰 피착체에 대한 추종성 등을 양호하게 하기 쉬워진다. 또, 99.5 질량％ 이하이면, (a2) 성분 유래의 구성 단위를 일정량 이상 확보할 수 있다.
관능기 함유 모노머 (a2) 는, 하이드록시기, 카르복시기, 에폭시기, 아미노기, 시아노기, 질소 원자 함유 고리기, 알콕시실릴기 등의 관능기를 갖는 모노머이다. 관능기 함유 모노머 (a2) 로는, 상기한 것 중에서도, 하이드록시기 함유 모노머, 카르복시기 함유 모노머, 및 에폭시기 함유 모노머에서 선택되는 1 종 이상이 바람직하다.
하이드록시기 함유 모노머로는, 예를 들어, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 3-하이드록시프로필(메트)아크릴레이트, 2-하이드록시부틸(메트)아크릴레이트, 3-하이드록시부틸(메트)아크릴레이트, 4-하이드록시부틸(메트)아크릴레이트 등의 하이드록시알킬(메트)아크릴레이트 ; 비닐알코올, 알릴알코올 등의 불포화 알코올 등을 들 수 있다.
카르복시기 함유 모노머로는, (메트)아크릴산, 말레산, 푸마르산, 이타콘산 등을 들 수 있다.
에폭시 함유 모노머로는, 에폭시기 함유 (메트)아크릴산에스테르 및 비아크릴계 에폭시기 함유 모노머를 들 수 있다. 에폭시기 함유 (메트)아크릴산에스테르로는, 예를 들어, 글리시딜(메트)아크릴레이트, β-메틸글리시딜(메트)아크릴레이트, (3,4-에폭시시클로헥실)메틸(메트)아크릴레이트, 3-에폭시시클로-2-하이드록시프로필(메트)아크릴레이트 등을 들 수 있다. 또, 비아크릴계 에폭시기 함유 모노머로는, 예를 들어, 글리시딜크로토네이트, 알릴글리시딜에테르 등을 들 수 있다.
관능기 함유 모노머 (a2) 는, 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
관능기 함유 모노머 (a2) 중에서는, 카르복시기 함유 모노머가 보다 바람직하고, 그 중에서도 (메트)아크릴산이 더욱 바람직하고, 아크릴산이 가장 바람직하다. 관능기 함유 모노머 (a2) 로서, 카르복시기 함유 모노머를 사용하면, 중간층의 응집력이 높아져, 중간층의 유지 성능 등을 보다 더 양호하게 하기 쉬워진다.
아크릴계 중합체 (A) 에 있어서의 관능기 함유 모노머 (a2) 유래의 구성 단위의 함유량은, 아크릴계 중합체 (A) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 0.5 ∼ 40 질량％, 보다 바람직하게는 3 ∼ 20 질량％, 더욱 바람직하게는 5 ∼ 15 질량％ 이다.
(a2) 성분 유래의 구성 단위의 함유량이 0.5 질량％ 이상이면, 중간층의 응집력이 높아지고, 또, (B) 성분과의 상용성도 양호하게 하기 쉬워진다. 한편, 함유량이 40 질량％ 이하이면, (a1) 성분 유래의 구성 단위를 일정량 이상 확보할 수 있다.
아크릴계 중합체 (A) 는, 알킬(메트)아크릴레이트 (a1) 과 관능기 함유 모노머 (a2) 의 공중합체여도 되지만, (a1) 성분과, (a2) 성분과, 이들 (a1) 및 (a2) 성분 이외의 그 밖의 모노머 (a3) 의 공중합체여도 된다.
그 밖의 모노머 (a3) 으로는, 예를 들어, 시클로헥실(메트)아크릴레이트, 벤질(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜테닐옥시에틸(메트)아크릴레이트 등의 고리형 구조를 갖는 (메트)아크릴레이트, 아세트산비닐, 스티렌 등을 들 수 있다. 그 밖의 모노머 (a3) 은, 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
아크릴계 중합체 (A) 에 있어서의 그 밖의 모노머 (a3) 유래의 구성 단위의 함유량은, 아크릴계 중합체 (A) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 0 ∼ 20 질량％, 보다 바람직하게는 0 ∼ 10 질량％, 더욱 바람직하게는 0 ∼ 5 질량％ 이다.
아크릴계 중합체 (A) 의 중량 평균 분자량 (Mw) 은, 바람직하게는 30 만 ∼ 150 만, 보다 바람직하게는 40 만 ∼ 110 만, 더욱 바람직하게는 45 만 ∼ 90 만이다. Mw 를 이들 상한값 이하로 함으로써, 아크릴계 중합체 (A) 는 아크릴계 중합체 (B) 와의 상용성이 양호해진다. 또, Mw 를 상기 범위 내로 함으로써, 점착 시트의 유지 성능을 높이기 쉬워진다.
중간층용 조성물 중의 아크릴계 중합체 (A) 의 함유량은, 중간층용 조성물의 전체량 (100 질량％) 에 대하여, 바람직하게는 40 ∼ 95 질량％, 보다 바람직하게는 45 ∼ 90 질량％ 이다.
또한, 중간층용 조성물이 후술하는 바와 같이 유기 용제 등의 희석액으로 희석되는 경우에는, 중간층용 조성물의 전체량이란, 희석액을 제외한 고형분 전체량을 의미한다. 후술하는 점착제층용 조성물에 대해서도 동일하다.
(3.3.2 아크릴계 중합체 (B))
아크릴계 중합체 (B) 는, 에너지선 중합성기가 도입됨으로써 에너지선 경화성을 갖는 아크릴계 중합체이다. 아크릴계 중합체 (B) 는, 중량 평균 분자량 (Mw) 이 5 만 ∼ 25 만이 되는 것이다. 본 실시형태에서는, 중간층에 (B) 성분을 사용함으로써, 에너지선 경화 전에는, 반도체 웨이퍼의 이면 연삭시에 볼록상 전극을 충분히 매립하면서, 연삭 후에 에너지선 경화시킴으로써, 중간층의 응집 파괴를 방지하면서, 반도체 칩으로부터의 박리를 양호하게 할 수 있다.
아크릴계 중합체 (B) 의 중량 평균 분자량 (Mw) 은, 바람직하게는 6 만 ∼ 22 만, 보다 바람직하게는 7 만 ∼ 20 만, 더욱 바람직하게는 8.5 만 ∼ 15 만이다.
아크릴계 중합체 (B) 는, 에너지선 중합성기가 도입되고, 또한 (메트)아크릴레이트 유래의 구성 단위를 갖는 아크릴계 중합체이다. 아크릴계 중합체 (B) 가 갖는 에너지선 중합성기는, 아크릴계 중합체의 측사슬에 도입하는 것이 바람직하다. 에너지선 중합성기는, 에너지선 중합성의 탄소-탄소 이중 결합을 포함하는 기이면 되며, 예를 들어, (메트)아크릴로일기, 비닐기 등을 들 수 있는데, 그 중에서도 (메트)아크릴로일기가 바람직하다.
아크릴계 중합체 (B) 는, 알킬(메트)아크릴레이트 (b1) 유래의 구성 단위와, 관능기 함유 모노머 (b2) 유래의 구성 단위를 갖는 아크릴계 공중합체 (B0) 에, 에너지선 중합성기를 갖는 중합성 화합물 (Xb) 를 반응시킨 반응물인 것이 바람직하다.
알킬(메트)아크릴레이트 (b1) 로는, 알킬기의 탄소수가 1 ∼ 18 인 알킬(메트)아크릴레이트가 사용되며, 그 구체예로는, (a1) 성분으로서 예시한 것을 들 수 있다. 이것들 중에서도, 알킬(메트)아크릴레이트 (b1) 은, 알킬기의 탄소수가 4 ∼ 8 인 알킬(메트)아크릴레이트인 것이 바람직하다. 구체적으로는, n-부틸(메트)아크릴레이트가 바람직하다. 또한, 그것들은 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
아크릴계 공중합체 (B0) 에 있어서의 알킬(메트)아크릴레이트 (b1) 유래의 구성 단위의 함유량은, 아크릴계 공중합체 (B0) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 50 ∼ 95 질량％, 보다 바람직하게는 60 ∼ 85 질량％, 더욱 바람직하게는 65 ∼ 80 질량％ 이다. 이 함유량이 50 질량％ 이상이면, 형성되는 중간층의 형상을 충분히 유지할 수 있다. 또, 95 질량％ 이하이면, 중합성 화합물 (Xb) 와의 반응점이 되는 (b2) 성분 유래의 구성 단위를 일정량 확보할 수 있다.
관능기 함유 모노머 (b2) 는, 상기한 관능기 함유 모노머 (a2) 에 있어서 예시된 관능기를 갖는 모노머를 들 수 있고, 하이드록시기 함유 모노머, 카르복시기 함유 모노머, 및 에폭시기 함유 모노머에서 선택되는 1 종 이상이 바람직하다. 이것들의 구체적인 화합물로는, (a2) 성분으로서 예시된 화합물과 동일한 것을 예시할 수 있다.
또, 관능기 함유 모노머 (b2) 로는, 하이드록시기 함유 모노머가 바람직하고, 그 중에서도, 2-하이드록시에틸(메트)아크릴레이트 등의 각종 하이드록시알킬(메트)아크릴레이트가 보다 바람직하다. 하이드록시알킬(메트)아크릴레이트를 사용함으로써, 비교적 용이하게 아크릴계 공중합체 (B0) 에 중합성 화합물 (Xb) 를 반응시키는 것이 가능해진다.
또, 아크릴계 중합체 (A) 에 사용되는 관능기 함유 모노머 (a2) 와, 아크릴계 중합체 (B) 에 사용되는 관능기 함유 모노머 (b2) 에 있어서의 관능기는, 서로 동일해도 되고, 상이해도 되지만, 상이한 것이 바람직하다. 즉, 예를 들어, 관능기 함유 모노머 (a2) 가 카르복시기 함유 모노머이면, 관능기 함유 모노머 (b2) 가 수산기 함유 모노머인 것이 바람직하다. 이와 같이 서로의 관능기가 상이하면, 예를 들어, 아크릴계 중합체 (B) 를, 후술하는 가교제에 의해 우선적으로 가교시키거나 하는 것이 가능해져, 상기한 점착 시트의 유지 성능 등을 보다 양호하게 하기 쉬워진다.
아크릴계 공중합체 (B0) 에 있어서의 관능기 함유 모노머 (b2) 유래의 구성 단위의 함유량은, 아크릴계 공중합체 (B0) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 10 ∼ 45 질량％, 보다 바람직하게는 15 ∼ 40 질량％, 더욱 바람직하게는 20 ∼ 35 질량％ 이다. 10 질량％ 이상이면, 중합성 화합물 (Xb) 와의 반응점을 비교적 많이 확보할 수 있어, 에너지선 중합성기를 측사슬에 도입하기 쉬워진다. 또, 45 질량％ 이하이면, 형성되는 중간층의 형상을 충분히 유지할 수 있다.
아크릴계 공중합체 (B0) 은, 알킬(메트)아크릴레이트 (b1) 과 관능기 함유 모노머 (b2) 의 공중합체여도 되지만, (b1) 성분과, (b2) 성분과, 이들 (b1) 및 (b2) 성분 이외의 그 밖의 모노머 (b3) 의 공중합체여도 된다.
그 밖의 모노머 (b3) 으로는, 상기 서술한 모노머 (a3) 으로서 예시한 것을 들 수 있다.
아크릴계 공중합체 (B0) 에 있어서의 그 밖의 모노머 (b3) 유래의 구성 단위의 함유량은, 아크릴계 공중합체 (B0) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 0 ∼ 30 질량％, 보다 바람직하게는 0 ∼ 10 질량％, 더욱 바람직하게는 0 ∼ 5 질량％ 이다.
중합성 화합물 (Xb) 는, 에너지선 중합성기와, 아크릴계 공중합체 (B0) 의 (b2) 성분 유래의 구성 단위 중의 관능기와 반응할 수 있는 치환기 (이하, 간단히「반응성 치환기」라고도 한다) 를 갖는 화합물이다.
에너지선 중합성기로는, 상기 서술한 바와 같이, (메트)아크릴로일기, 비닐기 등을 들 수 있고, (메트)아크릴로일기가 바람직하다. 또, 중합성 화합물 (Xb) 는, 에너지선 중합성기를 1 분자당 1 ∼ 5 개 갖는 화합물인 것이 바람직하다.
중합성 화합물 (Xb) 에 있어서의 반응성 치환기로는, 관능기 함유 모노머 (b2) 가 갖는 관능기에 따라 적절히 변경하면 되는데, 예를 들어, 이소시아네이트기, 카르복실기, 에폭시기 등을 들 수 있고, 반응성 등의 관점에서, 이소시아네이트기가 바람직하다. 중합성 화합물 (Xb) 는, 이소시아네이트기를 가지면, 예를 들어, 관능기 함유 모노머 (b2) 의 관능기가 하이드록시기인 경우에 아크릴계 공중합체 (B0) 에 용이하게 반응하는 것이 가능해진다.
구체적인 중합성 화합물 (Xb) 로는, 예를 들어, (메트)아크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, (메트)아크릴로일이소시아네이트, 알릴이소시아네이트, 글리시딜(메트)아크릴레이트, (메트)아크릴산 등을 들 수 있다. 이들 중합성 화합물 (Xb) 는 단독으로 또는 2 종 이상을 조합하여 사용해도 된다.
이것들 중에서도, 상기 반응성 치환기로서 바람직한 이소시아네이트기를 갖고 있으며, 또한 주사슬과 에너지선 중합성기의 거리가 적당해지는 화합물이라는 관점에서, (메트)아크릴로일옥시에틸이소시아네이트가 바람직하다.
중합성 화합물 (Xb) 는, 아크릴계 중합체 (B) 에 있어서의 관능기 함유 모노머 (b2) 유래의 관능기 전체량 (100 당량) 중, 바람직하게는 40 ∼ 98 당량, 보다 바람직하게는 60 ∼ 90 당량, 더욱 바람직하게는 70 ∼ 85 당량이 관능기에 반응된다.
중간층용 조성물에 있어서, 아크릴계 중합체 (B) 의 함유량은, 아크릴계 중합체 (A) 100 질량부에 대하여, 5 ∼ 60 질량부인 것이 바람직하고, 10 ∼ 50 질량부인 것이 보다 바람직하다. (B) 성분의 함유량을 이와 같이 비교적 적게 함으로써, 중간층이 반도체 웨이퍼의 요철에 추종하기 쉬워진다.
(3.3.3 가교제)
중간층용 조성물은, 추가로 가교제를 함유하는 것이 바람직하다. 가교제로는, 이소시아네이트계 가교제, 에폭시계 가교제, 아지리딘계 가교제, 금속 킬레이트계 가교제를 들 수 있고, 이것들 중에서는, 이소시아네이트계 가교제가 바람직하다. 이소시아네이트계 가교제를 사용하면, 예를 들어 (B) 성분이 하이드록시기를 갖는 경우에는, 가교제는 아크릴계 중합체 (B) 를 우선적으로 가교시킨다.
중간층용 조성물은, 예를 들어 도포 후에 가열됨으로써, 가교제에 의해 가교된다. 중간층은, 아크릴계 중합체, 특히 저분자량의 아크릴계 중합체 (B) 등이 가교됨으로써, 도막이 적절히 형성되어, 중간층으로서의 기능을 발휘하기 쉬워진다.
가교제의 함유량은, 아크릴계 중합체 (A) 100 질량부에 대하여, 바람직하게는 0.1 ∼ 10 질량부, 보다 바람직하게는 0.5 ∼ 7 질량부, 더욱 바람직하게는 1 ∼ 5 질량부이다.
이소시아네이트계 가교제로는, 폴리이소시아네이트 화합물을 들 수 있다. 폴리이소시아네이트 화합물의 구체예로는, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, 자일릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트, 헥사메틸렌디이소시아네이트 등의 지방족 폴리이소시아네이트, 이소포론디이소시아네이트, 수소 첨가 디페닐메탄디이소시아네이트 등의 지환족 폴리이소시아네이트 등을 들 수 있다. 또, 이것들의 뷰렛체, 이소시아누레이트체, 나아가서는 에틸렌글리콜, 프로필렌글리콜, 네오펜틸글리콜, 트리메틸올프로판, 피마자유 등의 저분자 활성 수소 함유 화합물과의 반응물인 어덕트체 등도 들 수 있다.
이것들은 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 또, 상기한 것 중에서는, 톨릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트의 다가 알코올 (예를 들어, 트리메틸올프로판 등) 어덕트체가 바람직하다.
또, 에폭시계 가교제로는, 예를 들어, 1,3-비스(N,N'-디글리시딜아미노메틸)시클로헥산, N,N,N',N'-테트라글리시딜-m-자일릴렌디아민, 에틸렌글리콜디글리시딜에테르, 1,6-헥산디올디글리시딜에테르, 트리메틸올프로판디글리시딜에테르, 디글리시딜아닐린, 디글리시딜아민 등을 들 수 있다. 이것들은 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
금속 킬레이트계 가교제로는, 예를 들어, 알루미늄, 철, 구리, 아연, 주석, 티탄, 니켈, 안티몬, 마그네슘, 바나듐, 크롬, 지르코늄 등의 다가 금속에 아세틸아세톤, 아세토아세트산에틸, 트리스(2,4-펜탄디오네이트) 등이 배위된 화합물 등을 들 수 있다. 이것들은 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
아지리딘계 가교제로는, 예를 들어, 디페닐메탄-4,4'-비스(1-아지리딘카르복사미드), 트리메틸올프로판트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄트리-β-아지리디닐프로피오네이트, 톨루엔-2,4-비스(1-아지리딘카르복사미드), 트리에틸렌멜라민, 비스이소프탈로일-1-(2-메틸아지리딘), 트리스-1-(2-메틸아지리딘)포스핀, 트리메틸올프로판트리-β-(2-메틸아지리딘)프로피오네이트, 헥사〔1-(2-메틸)-아지리디닐〕트리포스파트리아진 등을 들 수 있다.
(3.3.4 광중합 개시제)
중간층용 조성물은, 추가로 광중합 개시제를 함유하는 것이 바람직하다. 중간층용 조성물은, 광중합 개시제를 함유함으로써, 중간층용 조성물의 자외선 등에 의한 에너지선 경화를 진행시키기 쉬워진다.
광중합 개시제로는, 예를 들어, 아세토페논, 2,2-디에톡시벤조페논, 4-메틸벤조페논, 2,4,6-트리메틸벤조페논, 미힐러 케톤, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤질디페닐술파이드, 테트라메틸티우람모노술파이드, 벤질디메틸케탈, 디벤질, 디아세틸, 1-클로르안트라퀴논, 2-클로르안트라퀴논, 2-에틸안트라퀴논, 2,2-디메톡시-1,2-디페닐에탄-1-온, 1-하이드록시시클로헥실페닐케톤, 2-메틸-1-[4-(메틸티오)페닐]-2-모르폴리노프로파논-1,2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1,2-하이드록시-2-메틸-1-페닐-프로판-1-온, 디에틸티오크산톤, 이소프로필티오크산톤, 2,4,6-트리메틸벤조일디페닐-포스핀옥사이드 등의 저분자량 중합 개시제, 올리고{2-하이드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논} 등의 올리고머화된 중합 개시제 등을 들 수 있다. 이것들을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다. 또, 이것들 중에서는, 1-하이드록시시클로헥실페닐케톤이 바람직하다.
광중합 개시제의 함유량은, 적은 아크릴계 중합체 (B) 의 함유량으로도 충분히 경화가 진행되기 쉽게 하기 위해, 아크릴계 중합체 (A) 100 질량부에 대하여, 바람직하게는 1 ∼ 10 질량부, 보다 바람직하게는 2 ∼ 8 질량부이다.
중간층용 조성물은, 본 발명의 효과를 저해하지 않는 범위에 있어서, 다른 첨가제를 함유해도 된다. 다른 첨가제로는, 예를 들어, 산화 방지제, 연화제 (가소제), 충전제, 방청제, 안료, 염료, 점착 부여제 등을 들 수 있다. 이들 첨가제를 함유하는 경우, 각각의 첨가제의 함유량은, 아크릴계 중합체 (A) 100 질량부에 대하여, 바람직하게는 0.01 ∼ 6 질량부, 보다 바람직하게는 0.01 ∼ 2 질량부이다.
또한, 중간층의 저장 탄성률 및 손실 정접은, 예를 들어, 아크릴계 중합체 (B) 를 사용하는 경우에는, 아크릴계 중합체 (B) 를 구성하는 모노머의 종류 및 양, 아크릴계 중합체 (B) 에 도입되는 에너지선 중합성기의 양 등에 의해 조정 가능하다. 예를 들어, 에너지선 중합성기의 양을 늘리면, 저장 탄성률은 높아지는 경향이 있다. 나아가서는, 중간층에 배합되는 가교제의 양, 광중합 개시제의 양 등에 의해서도 적절히 조정 가능하다.
(4. 점착제층)
점착제층은, 반도체 웨이퍼의 회로면에 첩부되고, 회로면으로부터 박리될 때까지, 회로면을 보호하고, 반도체 웨이퍼를 지지한다. 본 실시형태에서는, 점착제층은, 중간층과 함께 반도체 웨이퍼의 표면 상에 형성된 요철에 충분히 추종하여, 요철을 반도체 가공용 보호 시트에 매립할 수 있다. 그 결과, 반도체 웨이퍼가 매우 얇게 연삭되어 볼록상 전극 등에 힘이 가해지는 경우라도, 반도체 가공용 보호 시트는 볼록상 전극 등을 충분히 보호할 수 있다. 또한, 반도체 웨이퍼가 개편화되어도 반도체 칩끼리의 접촉을 억제할 수 있다. 또, 점착제층은 1 층 (단층) 으로 구성되어 있어도 되고, 2 층 이상의 복수 층으로 구성되어 있어도 된다.
점착제층의 두께는, 반도체 웨이퍼를 충분히 지지할 수 있는 두께이면 특별히 제한되지 않는다. 본 실시형태에서는, 점착제층의 두께는 5 ㎛ 이상 500 ㎛ 이하인 것이 바람직하고, 8 ㎛ 이상 100 ㎛ 이하인 것이 보다 바람직하다. 또한, 점착제층의 두께는, 점착제층 전체의 두께를 의미한다. 예를 들어, 복수 층으로 구성되는 점착제층의 두께는, 점착제층을 구성하는 모든 층의 합계의 두께를 의미한다.
본 실시형태에서는, 점착제층은 이하의 물성을 갖고 있다.
(4.1 점착제층의 저장 탄성률 A)
상기 서술한 바와 같이, 50 ℃ 에 있어서의 점착제층의 저장 탄성률 (G') 는, 저장 탄성률 A 로 나타낸다. 저장 탄성률 A 는, 상기 [A/I] 의 범위를 만족하는 한에 있어서, 특별히 제한되지 않는다. 본 실시형태에서는, 저장 탄성률 A 는, 0.03 ㎫ 이상 0.15 ㎫ 이하인 것이 바람직하다. 또, 저장 탄성률 A 는, 0.04 ㎫ 이상인 것이 보다 바람직하고, 0.12 ㎫ 이상인 것이 더욱 바람직하다. 또, 저장 탄성률 A 는, 0.05 ㎫ 이하인 것이 보다 바람직하고, 0.10 ㎫ 이하인 것이 더욱 바람직하다. 또한, 본 실시형태에서는, 점착제층이 에너지선 경화성을 갖고 있는 경우, 저장 탄성률 A 는, 에너지선 경화 전의 저장 탄성률이다.
50 ℃ 에 있어서의 점착제층의 저장 탄성률 (저장 탄성률 A) 은, 공지된 방법에 의해 측정하면 된다. 예를 들어, 점착제층을 소정 크기의 시료로 하고, 동적 점탄성 측정 장치에 의해, 소정의 온도 범위에 있어서, 주파수 1 ㎐ 에서 시료에 변형을 부여하여 탄성률을 측정하고, 측정된 탄성률로부터 저장 탄성률 A 를 산출할 수 있다.
(4.2 점착제층용 조성물)
점착제층은 상기 물성을 갖고 있으면, 점착제층의 조성은 특별히 한정되지 않지만, 본 실시형태에서는, 점착제층은 수지를 갖는 조성물 (점착제층용 조성물) 로 구성되어 있는 것이 바람직하다. 구체적으로는, 점착제층용 조성물이 에너지선 경화성인 것이 바람직하다. 점착제층용 조성물이 에너지선 경화성임으로써, 에너지선 조사 전에는, 반도체 웨이퍼를 충분히 유지할 수 있는 높은 점착력을 갖지만, 에너지선 조사 후에는, 점착제층이 경화됨으로써 점착력이 저하되어, 피착체인 반도체 웨이퍼가 개편화된 경우라도, 개편화된 반도체 칩으로부터의 박리가 용이해진다.
점착제층을 형성하는 점착제층용 조성물은, 점착제층에 점착성을 발현할 수 있는 점착제 성분 (점착성 수지) 으로서, 예를 들어, 아크릴계 중합체, 폴리우레탄, 고무계 폴리머, 폴리올레핀, 실리콘 등을 함유한다. 이것들 중에서는, 아크릴계 중합체가 바람직하다.
점착제층을 형성하는 점착제층용 조성물은, 점착성 수지와는 별도로 에너지선 경화성 화합물이 배합됨으로써 에너지선 경화성을 가져도 되지만, 상기한 점착성 수지 자체가 에너지선 경화성을 갖는 것이 바람직하다. 점착성 수지 자체가 에너지선 경화성을 갖는 경우, 점착성 수지에 에너지선 중합성기가 도입되는데, 에너지선 중합성기는 점착성 수지의 주사슬 또는 측사슬에 도입되는 것이 바람직하다.
또, 점착성 수지와는 별도로 에너지선 경화성 화합물이 배합되는 경우, 그 에너지선 경화성 화합물로는, 에너지선 중합성기를 갖는 모노머, 올리고머가 사용된다. 올리고머는, 중량 평균 분자량 (Mw) 이 10000 미만인 올리고머이며, 예를 들어 우레탄(메트)아크릴레이트를 들 수 있다. 또, 점착성 수지 자체가 에너지선 경화성을 갖는 경우라도, 점착제층용 조성물에는, 점착성 수지 이외에도 에너지선 경화성 화합물이 배합되어도 된다.
이하, 점착제층용 조성물에 함유되는 에너지선 경화성의 점착성 수지가 아크릴계 중합체 (이하,「아크릴계 중합체 (C)」라고도 한다) 인 경우에 대해 보다 상세하게 설명한다.
(4.2.1 아크릴계 중합체 (C))
아크릴계 중합체 (C) 는, 에너지선 중합성기가 도입되고, 또한 (메트)아크릴레이트 유래의 구성 단위를 갖는 아크릴계 중합체이다. 에너지선 중합성기는, 아크릴계 중합체의 측사슬에 도입하는 것이 바람직하다.
아크릴계 중합체 (C) 는, 알킬(메트)아크릴레이트 (c1) 유래의 구성 단위와, 관능기 함유 모노머 (c2) 유래의 구성 단위를 갖는 아크릴계 공중합체 (C0) 에, 에너지선 중합성기를 갖는 중합성 화합물 (Xc) 를 반응시킨 반응물인 것이 바람직하다.
알킬(메트)아크릴레이트 (c1) 로는, 알킬기의 탄소수가 1 ∼ 18 인 알킬(메트)아크릴레이트가 사용되며, 그 구체예로는, (a1) 성분으로서 예시한 것을 들 수 있다. 이것들 중에서도, 알킬(메트)아크릴레이트 (c1) 은, 알킬기의 탄소수가 4 ∼ 8 인 알킬(메트)아크릴레이트인 것이 바람직하다. 구체적으로는, 2-에틸헥실(메트)아크릴레이트, n-부틸(메트)아크릴레이트가 바람직하고, n-부틸(메트)아크릴레이트가 보다 바람직하다. 또한, 그것들은 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
아크릴계 공중합체 (C0) 에 있어서의 알킬(메트)아크릴레이트 (c1) 유래의 구성 단위의 함유량은, 형성되는 점착제층의 점착력을 향상시키는 관점에서, 아크릴계 공중합체 (C0) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 50 ∼ 99 질량％, 보다 바람직하게는 60 ∼ 97 질량％, 더욱 바람직하게는 70 ∼ 96 질량％ 이다.
예를 들어, 알킬(메트)아크릴레이트 (c1) 은, 상기 2-에틸헥실(메트)아크릴레이트 및 n-부틸(메트)아크릴레이트에 추가하여, 에틸(메트)아크릴레이트, 메틸(메트)아크릴레이트를 함유해도 된다. 이들 모노머를 함유시킴으로써, 점착제층의 점착 성능을 원하는 것으로 조정하기 쉬워진다.
관능기 함유 모노머 (c2) 는, 상기한 관능기 함유 모노머 (a2) 로서 예시된 관능기를 갖는 모노머를 들 수 있으며, 구체적으로는, 하이드록시기 함유 모노머, 카르복시기 함유 모노머, 및 에폭시기 함유 모노머에서 선택되는 1 종 이상이 바람직하다. 이것들의 구체적인 화합물로는, (a2) 성분으로서 예시된 화합물과 동일한 것을 예시할 수 있다.
관능기 함유 모노머 (c2) 로는, 상기한 것 중에서도, 하이드록시기 함유 모노머가 보다 바람직하고, 그 중에서도, 하이드록시알킬(메트)아크릴레이트가 보다 바람직하고, 2-하이드록시에틸(메트)아크릴레이트, 4-하이드록시부틸(메트)아크릴레이트가 더욱 바람직하고, 4-하이드록시부틸(메트)아크릴레이트가 특히 바람직하다.
(c2) 성분으로서, 하이드록시알킬(메트)아크릴레이트를 사용함으로써, 비교적 용이하게 아크릴계 공중합체 (C0) 에 중합성 화합물 (Xc) 를 반응시키는 것이 가능해진다. 또, 4-하이드록시부틸(메트)아크릴레이트를 사용하면, 중간층의 인장 강도가 높아지고, 풀 잔존을 방지하기 쉬워진다.
아크릴계 공중합체 (C0) 에 있어서의 관능기 함유 모노머 (c2) 유래의 구성 단위의 함유량은, 아크릴계 공중합체 (C0) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 1 ∼ 40 질량％, 보다 바람직하게는 2 ∼ 35 질량％, 더욱 바람직하게는 3 ∼ 30 질량％ 이다.
함유량이 1 질량％ 이상이면, 중합성 화합물 (Xc) 와의 반응점이 되는 관능기를 일정량 확보할 수 있다. 그 때문에, 에너지선의 조사에 의해 점착제층을 적절히 경화시킬 수 있으므로, 에너지선 조사 후의 점착력을 낮게 하는 것이 가능해진다. 나아가서는, 점착제층과 중간층의 에너지선 조사 후의 층간 강도를 향상시키기 쉬워진다. 또, 함유량이 40 질량％ 이하이면, 점착제층용 조성물의 용액을 도포하여 점착제층을 형성할 때, 충분한 포트 라이프를 확보할 수 있다.
아크릴계 공중합체 (C0) 은, 알킬(메트)아크릴레이트 (c1) 과 관능기 함유 모노머 (c2) 의 공중합체여도 되지만, (c1) 성분과, (c2) 성분과, 이들 (c1) 및 (c2) 성분 이외의 그 밖의 모노머 (c3) 의 공중합체여도 된다.
그 밖의 모노머 (c3) 으로는, 상기 서술한 모노머 (a3) 으로서 예시한 것을 들 수 있다.
아크릴계 공중합체 (C0) 에 있어서의 그 밖의 모노머 (c3) 유래의 구성 단위의 함유량은, 아크릴계 공중합체 (C0) 의 전체 구성 단위 (100 질량％) 에 대하여, 바람직하게는 0 ∼ 30 질량％, 보다 바람직하게는 0 ∼ 10 질량％, 더욱 바람직하게는 0 ∼ 5 질량％ 이다.
중합성 화합물 (Xc) 는, 상기 서술한 중합성 화합물 (Xb) 와 동일하게, 에너지선 중합성기와, 아크릴계 공중합체 (C0) 의 (c2) 성분 유래의 구성 단위 중의 관능기와 반응할 수 있는 치환기 (반응성 치환기) 를 갖는 화합물이고, 바람직하게는 에너지선 중합성기를 1 분자당 1 ∼ 5 개 갖는 화합물인 것이 바람직하다.
반응성 치환기 및 에너지선 중합성기의 구체예는, 중합성 화합물 (Xb) 와 동일하고, 따라서, 반응성 치환기는 이소시아네이트기가 바람직하고, 에너지선 중합성기는 (메트)아크릴로일기가 바람직하다.
또, 구체적인 중합성 화합물 (Xc) 로는, 상기 서술한 중합성 화합물 (Xb) 로서 예시한 것과 동일한 것을 들 수 있고, (메트)아크릴로일옥시에틸이소시아네이트가 바람직하다. 또한, 중합성 화합물 (Xc) 는 단독으로 또는 2 종 이상을 조합하여 사용해도 된다.
중합성 화합물 (Xc) 는, 아크릴계 공중합체 (C0) 에 있어서의 관능기 함유 모노머 (c2) 유래의 관능기 전체량 (100 당량) 중, 바람직하게는 30 ∼ 98 당량, 보다 바람직하게는 40 ∼ 95 당량이 관능기에 반응된다.
아크릴계 중합체 (C) 의 중량 평균 분자량 (Mw) 은, 바람직하게는 10 만 ∼ 150 만, 보다 바람직하게는 25 만 ∼ 100 만, 더욱 바람직하게는 35 만 ∼ 80 만이다. 이와 같은 Mw 를 가짐으로써, 점착제층에 적절한 점착성을 부여하는 것이 가능해진다.
점착성 수지가 에너지선 경화성을 갖는 경우라도, 점착제층용 조성물에는, 점착성 수지 이외의 에너지선 경화성 화합물이 함유되는 것이 바람직하다. 이와 같은 에너지선 경화성 화합물로는, 분자 내에 불포화기를 갖고, 에너지선 조사에 의해 중합 경화 가능한 모노머 또는 올리고머가 바람직하다.
구체적으로는, 예를 들어, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부틸렌글리콜디(메트)아크릴레이트, 1,6-헥산디올(메트)아크릴레이트 등의 다가 (메트)아크릴레이트 모노머, 우레탄(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 폴리에테르(메트)아크릴레이트, 에폭시(메트)아크릴레이트 등의 올리고머를 들 수 있다.
이것들 중에서도, 비교적 분자량이 높고, 점착제층의 탄성률을 저하시키기 어려운 관점에서, 우레탄(메트)아크릴레이트 올리고머가 바람직하다.
(4.2.2 가교제)
점착제층용 조성물은, 추가로 가교제를 함유하는 것이 바람직하다. 점착제층용 조성물은, 예를 들어 도포 후에 가열됨으로써, 가교제에 의해 가교된다. 점착제층은, 아크릴계 중합체 (C) 가 가교제에 의해 가교됨으로써, 도막이 적절히 형성되어 점착제층으로서의 기능을 발휘하기 쉬워진다.
가교제로는, 이소시아네이트계 가교제, 에폭시계 가교제, 아지리딘계 가교제, 킬레이트계 가교제를 들 수 있고, 이것들 중에서는, 이소시아네이트계 가교제가 바람직하다. 가교제는 단독으로 또는 2 종 이상을 조합하여 사용해도 된다. 또한, 이소시아네이트계 가교제의 구체예는, 중간층용 조성물에 사용될 수 있는 가교제로서 예시된 것을 들 수 있고, 그 바람직한 화합물도 동일하다.
가교제의 함유량은, 아크릴계 중합체 (C) 100 질량부에 대하여, 바람직하게는 0.01 ∼ 10 질량부, 보다 바람직하게는 0.1 ∼ 7 질량부, 더욱 바람직하게는 0.3 ∼ 4 질량부이다.
(4.2.3 광중합 개시제)
점착제층용 조성물은, 추가로 광중합 개시제를 함유하는 것이 바람직하다. 광중합 개시제로는, 상기 서술한 중간층용 조성물에 사용되는 광중합 개시제로서 예시된 것을 들 수 있다. 또한, 광중합 개시제는 단독으로 또는 2 종 이상을 조합하여 사용해도 된다. 또, 상기한 것 중에서는, 2,2-디메톡시-1,2-디페닐에탄-1-온, 1-하이드록시시클로헥실페닐케톤이 바람직하다.
광중합 개시제의 함유량은, 아크릴계 중합체 (C) 100 질량부에 대하여, 바람직하게는 0.5 ∼ 15 질량부, 보다 바람직하게는 1 ∼ 12 질량부, 더욱 바람직하게는 4.5 ∼ 10 질량부이다.
점착제층용 조성물은, 본 발명의 효과를 저해하지 않는 범위에 있어서, 다른 첨가제를 함유해도 된다. 다른 첨가제로는, 예를 들어, 점착 부여제, 산화 방지제, 연화제 (가소제), 충전제, 방청제, 안료, 염료 등을 들 수 있다. 이들 첨가제를 함유하는 경우, 각각의 첨가제의 함유량은, 아크릴계 중합체 (C) 100 질량부에 대하여, 바람직하게는 0.01 ∼ 6 질량부, 보다 바람직하게는 0.02 ∼ 2 질량부이다.
또한, 점착제층의 저장 탄성률 및 손실 정접은, 예를 들어, 아크릴계 중합체 (C) 를 사용하는 경우에는, 아크릴계 중합체 (C) 를 구성하는 모노머의 종류 및 양, 아크릴계 중합체 (C) 에 도입되는 에너지선 중합성기의 양 등에 의해 조정 가능하다. 예를 들어, 에너지선 중합성기의 양을 늘리면, 저장 탄성률은 높아지는 경향이 있다. 나아가서는, 점착제층에 배합되는 가교제의 양, 광중합 개시제의 양 등에 의해서도 적절히 조정 가능하다.
(5. 완충층)
완충층은, 도 1b 에 나타내는 바와 같이, 점착제층이 형성되어 있는 기재의 주면과 반대측의 주면 상에 형성되어 있다. 완충층 (40) 은, 기재와 비교하여 연질의 층이며, 반도체 웨이퍼의 이면 연삭시의 응력을 완화시켜, 반도체 웨이퍼에 균열 및 결손이 발생하는 것을 방지한다. 또, 반도체 가공용 보호 시트를 첩부한 반도체 웨이퍼는, 이면 연삭시에 반도체 가공용 보호 시트를 개재하여 진공 테이블 상에 배치되는데, 반도체 가공용 보호 시트의 구성층으로서 완충층을 가짐으로써, 진공 테이블에 적절히 유지되기 쉬워진다.
완충층의 두께는, 1 ∼ 100 ㎛ 인 것이 바람직하고, 5 ∼ 80 ㎛ 인 것이 보다 바람직하고, 10 ∼ 60 ㎛ 인 것이 더욱 바람직하다. 완충층의 두께를 상기 범위로 함으로써, 완충층이 이면 연삭시의 응력을 적절히 완화시킬 수 있게 된다.
완충층은, 에너지선 중합성 화합물을 함유하는 완충층용 조성물로 형성되는 층이어도 되고, 폴리프로필렌 필름, 에틸렌-아세트산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메트)아크릴산 공중합체 필름, 에틸렌·(메트)아크릴산에스테르 공중합체 필름, LDPE 필름, LLDPE 필름 등의 필름이어도 된다.
또한, 완충층을 갖는 기재는, 기재의 편면 또는 양면에 완충층을 라미네이트하여 얻어진다.
(5.1 완충층용 조성물)
에너지선 중합성 화합물을 함유하는 완충층용 조성물은, 에너지선이 조사됨으로써 경화시키는 것이 가능해진다.
또, 에너지선 중합성 화합물을 함유하는 완충층용 조성물은, 보다 구체적으로는, 우레탄(메트)아크릴레이트 (d1) 과 고리 형성 원자수 6 ∼ 20 의 지환기 또는 복소 고리기를 갖는 중합성 화합물 (d3) 을 함유하는 것이 바람직하다. 또, 완충층용 조성물은, 상기 (d1) 및 (d3) 성분에 추가하여, 다관능 중합성 화합물 (d2) 및/또는 관능기를 갖는 중합성 화합물 (d4) 를 함유해도 된다. 또, 완충층용 조성물은, 상기 성분에 추가하여, 광중합 개시제를 함유해도 된다. 또한, 완충층용 조성물은, 본 발명의 효과를 저해하지 않는 범위에 있어서, 그 밖의 첨가제나 수지 성분을 함유해도 된다.
이하, 에너지선 중합성 화합물을 함유하는 완충층용 조성물 중에 함유되는 각 성분에 대해 상세하게 설명한다.
(5.1.1 우레탄(메트)아크릴레이트 (d1))
우레탄(메트)아크릴레이트 (d1) 이란, 적어도 (메트)아크릴로일기 및 우레탄 결합을 갖는 화합물이고, 에너지선 조사에 의해 중합 경화되는 성질을 갖는 것이다. 우레탄(메트)아크릴레이트 (d1) 은, 올리고머 또는 폴리머이다.
성분 (d1) 의 중량 평균 분자량 (Mw) 은, 바람직하게는 1,000 ∼ 100,000, 보다 바람직하게는 2,000 ∼ 60,000, 더욱 바람직하게는 3,000 ∼ 20,000 이다. 또, 성분 (d1) 중의 (메트)아크릴로일기수 (이하,「관능기수」라고도 한다) 로는, 단관능, 2 관능, 혹은 3 관능 이상이어도 되지만, 단관능 또는 2 관능인 것이 바람직하다.
성분 (d1) 은, 예를 들어, 폴리올 화합물과 다가 이소시아네이트 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프레폴리머에, 하이드록실기를 갖는 (메트)아크릴레이트를 반응시켜 얻을 수 있다. 또한, 성분 (d1) 은 단독으로 또는 2 종 이상을 조합하여 사용해도 된다.
성분 (d1) 의 원료가 되는 폴리올 화합물은, 하이드록시기를 2 개 이상 갖는 화합물이면 특별히 한정되지 않는다. 2 관능의 디올, 3 관능의 트리올, 4 관능 이상의 폴리올 중 어느 것이어도 되지만, 2 관능의 디올이 바람직하고, 폴리에스테르형 디올 또는 폴리카보네이트형 디올이 보다 바람직하다.
다가 이소시아네이트 화합물로는, 예를 들어, 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 트리메틸헥사메틸렌디이소시아네이트 등의 지방족계 폴리이소시아네이트류 ; 이소포론디이소시아네이트, 노르보르난디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, ω,ω'-디이소시아네이트디메틸시클로헥산 등의 지환족계 디이소시아네이트류 ; 4,4'-디페닐메탄디이소시아네이트, 톨릴렌디이소시아네이트, 자일릴렌디이소시아네이트, 톨리딘디이소시아네이트, 테트라메틸렌자일릴렌디이소시아네이트, 나프탈렌-1,5-디이소시아네이트 등의 방향족계 디이소시아네이트류 등을 들 수 있다.
이것들 중에서도, 이소포론디이소시아네이트, 헥사메틸렌디이소시아네이트, 자일릴렌디이소시아네이트가 바람직하다.
상기 서술한 폴리올 화합물과 다가 이소시아네이트 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프레폴리머에, 하이드록시기를 갖는 (메트)아크릴레이트를 반응시켜 우레탄(메트)아크릴레이트 (d1) 을 얻을 수 있다. 하이드록시기를 갖는 (메트)아크릴레이트로는, 적어도 1 분자 중에 하이드록시기 및 (메트)아크릴로일기를 갖는 화합물이면, 특별히 한정되지 않는다.
구체적인 하이드록시기를 갖는 (메트)아크릴레이트로는, 예를 들어, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 4-하이드록시부틸(메트)아크릴레이트, 4-하이드록시시클로헥실(메트)아크릴레이트, 5-하이드록시시클로옥틸(메트)아크릴레이트, 2-하이드록시-3-페닐옥시프로필(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 폴리에틸렌글리콜모노(메트)아크릴레이트, 폴리프로필렌글리콜모노(메트)아크릴레이트 등의 하이드록시알킬(메트)아크릴레이트 ; N-메틸올(메트)아크릴아미드 등의 하이드록시기 함유 (메트)아크릴아미드 ; 비닐알코올, 비닐페놀, 비스페놀 A 의 디글리시딜에스테르에 (메트)아크릴산을 반응시켜 얻어지는 반응물 ; 등을 들 수 있다.
이것들 중에서도, 하이드록시알킬(메트)아크릴레이트가 바람직하고, 2-하이드록시에틸(메트)아크릴레이트가 보다 바람직하다.
말단 이소시아네이트우레탄 프레폴리머 및 하이드록시기를 갖는 (메트)아크릴레이트를 반응시키는 조건으로는, 필요에 따라 첨가되는 용제, 촉매의 존재하, 60 ∼ 100 ℃ 에서, 1 ∼ 4 시간 반응시키는 조건이 바람직하다.
완충층용 조성물 중의 성분 (d1) 의 함유량은, 완충층용 조성물의 전체량 (100 질량％) 에 대하여, 바람직하게는 10 ∼ 70 질량％, 보다 바람직하게는 20 ∼ 60 질량％, 더욱 바람직하게는 25 ∼ 55 질량％ 이다.
(5.1.2 다관능 중합성 화합물 (d2))
다관능 중합성 화합물이란, 광중합성 불포화기를 2 개 이상 갖는 화합물을 말한다. 광중합성 불포화기는, 탄소-탄소 이중 결합을 포함하는 관능기이며, 예를 들어, (메트)아크릴로일기, 비닐기, 알릴기, 비닐벤질기 등을 들 수 있다. 광중합성 불포화기는 2 종 이상을 조합해도 된다. 다관능 중합성 화합물 중의 광중합성 불포화기와 성분 (d1) 중의 (메트)아크릴로일기가 반응하거나, 성분 (d2) 중의 광중합성 불포화기끼리가 반응함으로써, 삼차원 망목 구조 (가교 구조) 가 형성된다. 다관능 중합성 화합물을 사용하면, 광중합성 불포화기를 1 개 밖에 함유하지 않는 화합물을 사용한 경우와 비교하여, 에너지선 조사에 의해 형성되는 가교 구조가 증가하기 때문에, 완충층이 특이한 점탄성을 나타내고, 이면 연삭시의 응력을 완화시키는 것이 용이해진다.
또한, 성분 (d2) 의 정의와, 후술하는 성분 (d3) 이나 성분 (d4) 의 정의는 중복되는 부분이 있지만, 중복 부분은 성분 (d2) 에 포함된다. 예를 들어, 고리 형성 원자수 6 ∼ 20 의 지환기 또는 복소 고리기를 갖고, (메트)아크릴로일기를 2 개 이상 갖는 화합물은, 성분 (d2) 와 성분 (d3) 의 양방의 정의에 포함되지만, 본 발명에 있어서 당해 화합물은, 성분 (d2) 에 포함되는 것으로 한다. 또, 수산기, 에폭시기, 아미드기, 아미노기 등의 관능기를 함유하고, (메트)아크릴로일기를 2 개 이상 갖는 화합물은, 성분 (d2) 와 성분 (d4) 의 양방의 정의에 포함되지만, 본 발명에 있어서 당해 화합물은, 성분 (d2) 에 포함되는 것으로 한다.
상기 관점에서, 다관능 중합성 화합물 중에 있어서의 광중합성 불포화기의 수 (관능기수) 는, 2 ∼ 10 이 바람직하고, 3 ∼ 6 이 보다 바람직하다.
또, 성분 (d2) 의 중량 평균 분자량은, 바람직하게는 30 ∼ 40000, 보다 바람직하게는 100 ∼ 10000, 더욱 바람직하게는 200 ∼ 1000 이다.
구체적인 성분 (d2) 로는, 예를 들어, 디에틸렌글리콜디(메트)아크릴레이트, 에틸렌글리콜디(메트)아크릴레이트, 테트라에틸렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 디비닐벤젠, (메트)아크릴산비닐, 아디프산디비닐, N,N'-메틸렌비스(메트)아크릴아미드 등을 들 수 있다. 이것들 중에서도, 디펜타에리트리톨헥사(메트)아크릴레이트가 바람직하다. 또한, 성분 (d2) 는 단독으로 또는 2 종 이상을 조합하여 사용해도 된다.
완충층용 조성물 중의 성분 (d2) 의 함유량은, 완충층용 조성물의 전체량 (100 질량％) 에 대하여, 바람직하게는 0 ∼ 40 질량％, 보다 바람직하게는 3 ∼ 20 질량％, 더욱 바람직하게는 5 ∼ 15 질량％ 이다.
(5.1.3 고리 형성 원자수 6 ∼ 20 의 지환기 또는 복소 고리기를 갖는 중합성 화합물 (d3))
성분 (d3) 은, 고리 형성 원자수 6 ∼ 20 의 지환기 또는 복소 고리기를 갖는 중합성 화합물이고, 나아가서는, 적어도 1 개의 (메트)아크릴로일기를 갖는 화합물인 것이 바람직하고, 보다 바람직하게는 1 개의 (메트)아크릴로일기를 갖는 화합물이다. 성분 (d3) 을 사용함으로써, 얻어지는 완충층용 조성물의 성막성을 향상시킬 수 있다.
또한, 성분 (d3) 의 정의와, 후술하는 성분 (d4) 의 정의는 중복되는 부분이 있지만, 중복 부분은 성분 (d4) 에 포함된다. 예를 들어, 적어도 1 개의 (메트)아크릴로일기와, 고리 형성 원자수 6 ∼ 20 의 지환기 또는 복소 고리기와, 수산기, 에폭시기, 아미드기, 아미노기 등의 관능기를 갖는 화합물은, 성분 (d3) 과 성분 (d4) 의 양방의 정의에 포함되지만, 본 발명에 있어서 당해 화합물은, 성분 (d4) 에 포함되는 것으로 한다.
구체적인 성분 (d3) 으로는, 예를 들어, 이소보르닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐옥시(메트)아크릴레이트, 시클로헥실(메트)아크릴레이트, 아다만탄(메트)아크릴레이트 등의 지환기 함유 (메트)아크릴레이트 ; 테트라하이드로푸르푸릴(메트)아크릴레이트, 모르폴린(메트)아크릴레이트 등의 복소 고리기 함유 (메트)아크릴레이트 ; 등을 들 수 있다. 또한, 성분 (d3) 은 단독으로 또는 2 종 이상을 조합하여 사용해도 된다.
지환기 함유 (메트)아크릴레이트 중에서는 이소보르닐(메트)아크릴레이트가 바람직하고, 복소 고리기 함유 (메트)아크릴레이트 중에서는 테트라하이드로푸르푸릴(메트)아크릴레이트가 바람직하다.
완충층용 조성물 중의 성분 (d3) 의 함유량은, 완충층용 조성물의 전체량 (100 질량％) 에 대하여, 바람직하게는 10 ∼ 80 질량％, 보다 바람직하게는 20 ∼ 70 질량％, 더욱 바람직하게는 25 ∼ 60 질량％ 이다.
(5.1.4 관능기를 갖는 중합성 화합물 (d4))
성분 (d4) 는, 수산기, 에폭시기, 아미드기, 아미노기 등의 관능기를 함유하는 중합성 화합물이고, 나아가서는, 적어도 1 개의 (메트)아크릴로일기를 갖는 화합물인 것이 바람직하고, 보다 바람직하게는 1 개의 (메트)아크릴로일기를 갖는 화합물이다.
성분 (d4) 는, 성분 (d1) 과의 상용성이 양호하고, 완충층용 조성물의 점도를 적당한 범위로 조정하기 쉬워진다. 또, 완충층을 비교적 얇게 해도 완충 성능이 양호해진다.
성분 (d4) 로는, 예를 들어, 수산기 함유 (메트)아크릴레이트, 에폭시기 함유 화합물, 아미드기 함유 화합물, 아미노기 함유 (메트)아크릴레이트 등을 들 수 있다. 이것들 중에서도, 수산기 함유 (메트)아크릴레이트가 바람직하다.
수산기 함유 (메트)아크릴레이트로는, 예를 들어, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 3-하이드록시프로필(메트)아크릴레이트, 2-하이드록시부틸(메트)아크릴레이트, 3-하이드록시부틸(메트)아크릴레이트, 4-하이드록시부틸(메트)아크릴레이트, 페닐하이드록시프로필(메트)아크릴레이트, 2-하이드록시-3-페녹시프로필아크릴레이트 등을 들 수 있다. 이것들 중에서도, 페닐하이드록시프로필(메트)아크릴레이트 등의 방향 고리를 갖는 수산기 함유 (메트)아크릴레이트가 보다 바람직하다. 또한, 성분 (d4) 는 단독으로 또는 2 종 이상을 조합하여 사용해도 된다.
완충층용 조성물 중의 성분 (d4) 의 함유량은, 완충층용 조성물의 성막성을 향상시키기 위해, 완충층용 조성물의 전체량 (100 질량％) 에 대하여, 바람직하게는 0 ∼ 40 질량％, 보다 바람직하게는 7 ∼ 35 질량％, 더욱 바람직하게는 10 ∼ 30 질량％ 이다.
(5.1.5 성분 (d1) ∼ (d4) 이외의 중합성 화합물 (d5))
완충층용 조성물에는, 본 발명의 효과를 저해하지 않는 범위에 있어서, 상기 성분 (d1) ∼ (d4) 이외의 그 밖의 중합성 화합물 (d5) 를 함유해도 된다.
성분 (d5) 로는, 예를 들어, 탄소수 1 ∼ 20 의 알킬기를 갖는 알킬(메트)아크릴레이트 ; 스티렌, 하이드록시에틸비닐에테르, 하이드록시부틸비닐에테르, N-비닐포름아미드, N-비닐피롤리돈, N-비닐카프로락탐 등의 비닐 화합물 : 등을 들 수 있다. 또한, 성분 (d5) 는 단독으로 또는 2 종 이상을 조합하여 사용해도 된다.
완충층 형성용 조성물 중의 성분 (d5) 의 함유량은, 바람직하게는 0 ∼ 20 질량％, 보다 바람직하게는 0 ∼ 10 질량％, 더욱 바람직하게는 0 ∼ 5 질량％, 특히 바람직하게는 0 ∼ 2 질량％ 이다.
(5.1.6 광중합 개시제)
완충층용 조성물에는, 완충층을 형성할 때, 광 조사에 의한 중합 시간을 단축시키고, 또, 광 조사량을 저감시키는 관점에서, 추가로 광중합 개시제를 함유하는 것이 바람직하다.
광중합 개시제로는, 예를 들어, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물, 퍼옥사이드 화합물, 나아가서는, 아민이나 퀴논 등의 광 증감제 등을 들 수 있고, 보다 구체적으로는, 예를 들어, 1-하이드록시시클로헥실페닐케톤, 2-하이드록시-2-메틸-1-페닐-프로판-1-온, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부틸올니트릴, 디벤질, 디아세틸, 8-클로르안트라퀴논, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드 등을 들 수 있다. 이들 광중합 개시제는 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다.
완충층용 조성물 중의 광중합 개시제의 함유량은, 에너지선 중합성 화합물의 합계량 100 질량부에 대하여, 바람직하게는 0.05 ∼ 15 질량부, 보다 바람직하게는 0.1 ∼ 10 질량부, 더욱 바람직하게는 0.3 ∼ 5 질량부이다.
(5.1.7 그 밖의 첨가제)
완충층용 조성물에는, 본 발명의 효과를 저해하지 않는 범위에 있어서, 그 밖의 첨가제를 함유해도 된다. 그 밖의 첨가제로는, 예를 들어, 대전 방지제, 산화 방지제, 연화제 (가소제), 충전제, 방청제, 안료, 염료 등을 들 수 있다. 이들 첨가제를 배합하는 경우, 완충층용 조성물 중의 각 첨가제의 함유량은, 에너지선 중합성 화합물의 합계량 100 질량부에 대하여, 바람직하게는 0.01 ∼ 6 질량부, 보다 바람직하게는 0.1 ∼ 3 질량부이다.
에너지선 중합성 화합물을 함유하는 완충층용 조성물로 형성되는 완충층은, 상기 조성의 완충층용 조성물을 에너지선 조사에 의해 중합 경화시켜 얻어진다. 요컨대, 당해 완충층은, 완충층용 조성물을 경화시킨 것이다.
따라서, 당해 완충층은, 성분 (d1) 유래의 중합 단위 및 성분 (d3) 유래의 중합 단위를 함유하는 것이 바람직하다. 또, 당해 완충층은, 성분 (d2) 유래의 중합 단위 및/또는 성분 (d4) 유래의 중합 단위를 함유하고 있어도 되고, 성분 (d5) 유래의 중합 단위를 함유하고 있어도 된다. 완충층에 있어서의 각 중합 단위의 함유 비율은, 통상적으로 완충층용 조성물을 구성하는 각 성분의 비율 (주입비) 에 일치한다.
(6. 박리 시트)
반도체 가공용 보호 시트의 표면에는, 박리 시트가 첩부되어 있어도 된다. 박리 시트는, 구체적으로는, 반도체 가공용 보호 시트의 점착제층의 표면에 첩부된다. 박리 시트는, 점착제층 표면에 첩부됨으로써 수송시, 보관시에 점착제층을 보호한다. 박리 시트는, 박리 가능하게 반도체 가공용 보호 시트에 첩부되어 있고, 반도체 가공용 보호 시트가 사용되기 전 (즉, 웨이퍼 첩부 전) 에는, 반도체 가공용 보호 시트로부터 박리되어 제거된다.
박리 시트는, 적어도 일방의 면이 박리 처리가 된 박리 시트가 사용되고, 구체적으로는, 박리 시트용 기재의 표면 상에 박리제를 도포한 것 등을 들 수 있다.
박리 시트용 기재로는, 수지 필름이 바람직하고, 당해 수지 필름을 구성하는 수지로는, 예를 들어, 폴리에틸렌테레프탈레이트 수지, 폴리부틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지 등의 폴리에스테르 수지 필름, 폴리프로필렌 수지, 폴리에틸렌 수지 등의 폴리올레핀 수지 등을 들 수 있다. 박리제로는, 예를 들어, 실리콘계 수지, 올레핀계 수지, 이소프렌계 수지, 부타디엔계 수지 등의 고무계 엘라스토머, 장사슬 알킬계 수지, 알키드계 수지, 불소계 수지 등을 들 수 있다.
박리 시트의 두께는, 특별히 제한 없지만, 바람직하게는 10 ∼ 200 ㎛, 보다 바람직하게는 20 ∼ 150 ㎛ 이다.
(7. 반도체 가공용 보호 시트의 제조 방법)
본 실시형태에 관련된 반도체 가공용 보호 시트를 제조하는 방법은, 기재의 일방의 주면 상에 중간층 및 점착제층을 형성하고, 기재의 타방의 주면 상에 완충층을 형성할 수 있는 방법이면 특별히 제한되지 않고, 공지된 방법을 사용하면 된다.
먼저, 중간층을 형성하기 위한 조성물로서, 예를 들어, 상기 서술한 성분을 함유하는 중간층용 조성물, 또는, 당해 중간층용 조성물을 용매 등에 의해 희석시킨 조성물을 조제한다. 동일하게, 점착제층을 형성하기 위한 점착제층용 조성물로서, 예를 들어, 상기 서술한 성분을 함유하는 점착제층용 조성물, 또는, 당해 점착제층용 조성물을 용매 등에 의해 희석시킨 조성물을 조제한다. 동일하게, 완충층을 형성하기 위한 완충층용 조성물로서, 예를 들어, 상기 서술한 성분을 함유하는 완충층용 조성물, 또는, 당해 완충층용 조성물을 용매 등에 의해 희석시킨 조성물을 조제한다.
용매로는, 예를 들어, 메틸에틸케톤, 아세톤, 아세트산에틸, 테트라하이드로푸란, 디옥산, 시클로헥산, n-헥산, 톨루엔, 자일렌, n-프로판올, 이소프로판올 등의 유기 용제를 들 수 있다.
그리고, 제 1 박리 시트의 박리 처리면에 완충층용 조성물을, 스핀 코트법, 스프레이 코트법, 바 코트법, 나이프 코트법, 롤 코트법, 블레이드 코트법, 다이 코트법, 그라비아 코트법 등의 공지된 방법에 의해 도포하여 도포막을 형성하고, 이 도포막을 반경화시켜 박리 시트 상에 완충층막을 형성한다. 박리 시트 상에 형성한 완충층막을 기재에 첩합하고, 완충층막을 완전히 경화시켜, 완충층을 형성한다.
본 실시형태에서는, 도포막의 경화는, 에너지선의 조사에 의해 실시하는 것이 바람직하다. 또, 도포막의 경화는, 한 번의 경화 처리로 실시해도 되고, 복수 회로 나누어 실시해도 된다.
계속해서, 제 2 박리 시트의 박리 처리면에, 중간층용 조성물을 공지된 방법에 의해 도포하고 가열 건조시켜 제 2 박리 시트 상에 중간층을 형성한다. 그 후, 제 2 박리 시트 상의 중간층과 완충층이 형성되어 있지 않은 기재의 면을 첩합하여, 제 2 박리 시트를 제거한다.
계속해서, 제 3 박리 시트의 박리 처리면에, 점착제층용 조성물을 공지된 방법에 의해 도포하고, 가열 건조시켜 제 3 박리 시트 상에 점착제층을 형성한다. 그 후, 제 3 박리 시트 상의 점착제층과 중간층을 첩합함으로써, 기재의 일방의 주면 상에 중간층 및 점착제층이 이 순서로 형성되고, 기재의 타방의 주면 상에 완충층이 형성된 반도체 가공용 보호 시트가 얻어진다. 또한, 제 3 박리 시트는, 반도체 가공용 보호 시트의 사용시에 제거하면 된다.
(8. 반도체 장치의 제조 방법)
본 발명에 관련된 반도체 가공용 보호 시트는, DBG 에 있어서, 반도체 웨이퍼의 표면에 첩부하여 웨이퍼의 이면 연삭이 실시될 때에 바람직하게 사용된다. 특히, 본 발명에 관련된 반도체 가공용 보호 시트는, 반도체 웨이퍼를 개편화하였을 때, 커프 폭이 작은 칩군이 얻어지는 LDBG 에 바람직하게 사용된다.
반도체 가공용 보호 시트의 비한정적인 사용예로서, 이하에 반도체 장치의 제조 방법을 더욱 구체적으로 설명한다.
반도체 장치의 제조 방법은, 구체적으로는, 이하의 공정 1 ∼ 공정 4 를 적어도 구비한다.
공정 1 : 상기 반도체 가공용 보호 시트를, 요철을 갖는 반도체 웨이퍼의 표면에 첩부하는 공정
공정 2 : 당해 반도체 웨이퍼의 표면측으로부터 홈을 형성하거나, 또는 당해 반도체 웨이퍼의 표면 혹은 이면으로부터 당해 반도체 웨이퍼 내부에 개질 영역을 형성하는 공정
공정 3 : 반도체 가공용 보호 시트가 표면에 첩부되고, 또한 상기 홈 또는 개질 영역이 형성된 반도체 웨이퍼를 이면측으로부터 연삭하여, 홈 또는 개질 영역을 기점으로 하여, 복수의 칩으로 개편화시키는 공정
공정 4 : 개편화된 반도체 웨이퍼 (즉, 복수의 반도체 칩) 로부터, 반도체 가공용 보호 시트를 박리하는 공정
이하, 상기 반도체 장치의 제조 방법의 각 공정을 상세하게 설명한다.
(공정 1)
공정 1 에서는, 요철을 갖는 반도체 웨이퍼 표면에, 본 발명의 반도체 가공용 보호 시트를 점착제층을 개재하여 첩부한다. 본 공정은, 후술하는 공정 2 의 전에 실시되어도 되지만, 공정 2 의 후에 실시해도 된다. 예를 들어, 반도체 웨이퍼에 개질 영역을 형성하는 경우에는, 공정 1 을 공정 2 의 전에 실시하는 것이 바람직하다. 한편으로, 반도체 웨이퍼 표면에 다이싱 등에 의해 홈을 형성하는 경우에는, 공정 2 의 후에 공정 1 을 실시한다. 즉, 후술하는 공정 2 에서 형성한 홈을 갖는 웨이퍼의 표면에, 본 공정 1 에서 반도체 가공용 보호 시트를 첩부하게 된다.
본 제조 방법에서 사용되는 반도체 웨이퍼는 실리콘 웨이퍼여도 되고, 또 갈륨비소, 탄화규소, 탄탈산리튬, 니오브산리튬, 질화갈륨, 인듐인 등의 웨이퍼나, 유리 웨이퍼여도 된다. 반도체 웨이퍼의 연삭 전의 두께는 특별히 한정되지 않지만, 통상적으로는 500 ∼ 1000 ㎛ 정도이다. 또, 반도체 웨이퍼는, 통상적으로 그 표면에 회로가 형성되어 있다. 웨이퍼 표면에 대한 회로의 형성은, 에칭법, 리프트 오프법 등의 종래 범용되고 있는 방법을 포함하는 다양한 방법에 의해 실시할 수 있다. 특히, 본 실시형태에서는, 반도체 웨이퍼의 회로면에는, 볼록상 전극 (범프) 이 형성되어 있다. 그 결과, 볼록상 전극이 형성되어 있지 않은 반도체 웨이퍼에 비해, 반도체 웨이퍼의 회로면에는 요철이 존재하고 있다. 또한, 볼록상 전극의 높이는, 특별히 한정되지 않지만, 통상적으로 5 ∼ 200 ㎛ 이다.
(공정 2)
공정 2 에서는, 반도체 웨이퍼의 표면측으로부터 홈을 형성하거나, 또는 반도체 웨이퍼의 표면 또는 이면으로부터 반도체 웨이퍼의 내부에 개질 영역을 형성한다.
본 공정에서 형성되는 홈은, 반도체 웨이퍼의 두께보다 얕은 깊이의 홈이다. 홈의 형성은, 종래 공지된 웨이퍼 다이싱 장치 등을 사용하여 다이싱에 의해 실시하는 것이 가능하다. 또, 반도체 웨이퍼는, 후술하는 공정 3 에 있어서, 홈을 따라 복수의 반도체 칩으로 분할된다.
또, 개질 영역은, 반도체 웨이퍼에 있어서, 취질화된 부분으로서, 연삭 공정에 있어서의 연삭에 의해, 반도체 웨이퍼가 얇아지거나, 연삭에 의한 힘이 가해지거나 함으로써 반도체 웨이퍼가 파괴되어 반도체 칩으로 개편화되는 기점이 되는 영역이다. 즉, 공정 2 에 있어서 홈 및 개질 영역은, 후술하는 공정 3 에 있어서, 반도체 웨이퍼가 분할되어 반도체 칩으로 개편화될 때의 분할선을 따르도록 형성된다.
개질 영역의 형성은, 반도체 웨이퍼의 내부에 초점을 맞춘 레이저의 조사에 의해 실시하고, 개질 영역은, 반도체 웨이퍼의 내부에 형성된다. 레이저의 조사는, 반도체 웨이퍼의 표면측으로부터 실시해도 되고, 이면측으로부터 실시해도 된다. 또한, 개질 영역을 형성하는 양태에 있어서, 공정 2 를 공정 1 의 후에 실시하고 웨이퍼 표면으로부터 레이저 조사를 실시하는 경우, 반도체 가공용 보호 시트를 개재하여 반도체 웨이퍼에 레이저를 조사하게 된다.
반도체 가공용 보호 시트가 첩부되고, 또한 홈 또는 개질 영역을 형성한 반도체 웨이퍼는, 척 테이블 상에 놓여지고, 척 테이블에 흡착되어 유지된다. 이 때, 반도체 웨이퍼는, 표면측이 테이블측에 배치되어 흡착된다.
(공정 3)
공정 1 및 공정 2 의 후, 척 테이블 상의 반도체 웨이퍼의 이면을 연삭하여, 반도체 웨이퍼를 복수의 반도체 칩으로 개편화한다.
여기서, 이면 연삭은, 반도체 웨이퍼에 홈이 형성되는 경우에는, 적어도 홈의 바닥부에 이르는 위치까지 반도체 웨이퍼를 얇게 하도록 실시한다. 이 이면 연삭에 의해, 홈은 웨이퍼를 관통하는 절입이 되고, 반도체 웨이퍼는 절입에 의해 분할되어, 개개의 반도체 칩으로 개편화된다.
한편, 개질 영역이 형성되는 경우에는, 연삭에 의해 연삭면 (웨이퍼 이면) 은, 개질 영역에 도달해도 되지만, 엄밀하게 개질 영역까지 도달하지 않아도 된다. 즉, 개질 영역을 기점으로 하여 반도체 웨이퍼가 파괴되어 반도체 칩으로 개편화되도록, 개질 영역에 근접하는 위치까지 연삭하면 된다. 예를 들어, 반도체 칩의 실제의 개편화는, 후술하는 픽업 테이프를 첩부하고 나서 픽업 테이프를 연신함으로써 실시해도 된다.
또, 이면 연삭의 종료 후, 칩의 픽업에 앞서, 드라이 폴리시를 실시해도 된다.
개편화된 반도체 칩의 형상은, 방형이어도 되고, 사각형 등의 가늘고 긴 형상으로 되어 있어도 된다. 또, 개편화된 반도체 칩의 두께는 특별히 한정되지 않지만, 바람직하게는 5 ∼ 100 ㎛ 정도인데, 보다 바람직하게는 10 ∼ 45 ㎛ 이다. 레이저로 웨이퍼 내부에 개질 영역을 형성하고, 웨이퍼 이면 연삭시의 응력 등으로 웨이퍼의 개편화를 실시하는 LDBG 에 의하면, 개편화된 반도체 칩의 두께를 50 ㎛ 이하, 보다 바람직하게는 10 ∼ 45 ㎛ 로 하는 것이 용이해진다. 또, 개편화된 반도체 칩의 크기는, 특별히 한정되지 않지만, 칩 사이즈가 바람직하게는 600 ㎟ 미만, 보다 바람직하게는 400 ㎟ 미만, 더욱 바람직하게는 120 ㎟ 미만이다.
본 발명의 반도체 가공용 보호 시트를 사용하면, 이와 같이 박형 및/또는 소형의 반도체 칩이어도, 이면 연삭시 (공정 3), 및 반도체 가공용 보호 시트 박리시 (공정 4) 에 반도체 칩에 크랙이 발생하는 것이 방지된다.
(공정 4)
다음으로, 개편화된 반도체 웨이퍼 (즉, 복수의 반도체 칩) 로부터, 반도체 가공용 보호 시트를 박리한다. 본 공정은, 예를 들어, 이하의 방법에 의해 실시한다.
먼저, 반도체 가공용 보호 시트의 점착제층이 에너지선 경화성 점착제로 형성되는 경우에는, 에너지선을 조사하여 점착제층을 경화시킨다. 이어서, 개편화된 반도체 웨이퍼의 이면측에 픽업 테이프를 첩부하고, 픽업이 가능하도록 위치 및 방향 맞춤을 실시한다. 이 때, 웨이퍼의 외주측에 배치한 링 프레임도 픽업 테이프에 첩합하고, 픽업 테이프의 외주 가장자리부를 링 프레임에 고정시킨다. 픽업 테이프에는, 웨이퍼와 링 프레임을 동시에 첩합해도 되고, 각각의 타이밍에서 첩합해도 된다. 이어서, 픽업 테이프 상에 유지된 복수의 반도체 칩으로부터 반도체 가공용 보호 시트를 박리한다.
그 후, 픽업 테이프 상에 있는 복수의 반도체 칩을 픽업하고 기판 등의 상에 고정화하여, 반도체 장치를 제조한다.
또한, 픽업 테이프는, 특별히 한정되지 않지만, 예를 들어, 기재와, 기재의 일방의 면에 형성된 점착제층을 구비하는 점착 시트에 의해 구성된다.
이상, 본 발명에 관련된 반도체 가공용 보호 시트에 대해, DBG 또는 LDBG 에 의해 반도체 웨이퍼를 개편화하는 방법에 사용하는 예에 대해 설명하였지만, 본 발명에 관련된 반도체 가공용 보호 시트는, 반도체 웨이퍼를 개편화하였을 때, 커프 폭이 작고, 보다 박화된 칩군이 얻어지는 LDBG 에 바람직하게 사용할 수 있다.
이상, 본 발명의 실시형태에 대해 설명해 왔지만, 본 발명은 상기 실시형태에 전혀 한정되는 것은 아니며, 본 발명의 범위 내에 있어서 다양한 양태로 개변해도 된다.
실시예
이하, 실시예를 사용하여, 발명을 보다 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
본 실시예에 있어서의 측정 방법 및 평가 방법은 이하와 같다.
(중간층의 손실 정접 및 저장 탄성률)
후술하는 중간층용 조성물을 나이프 코터에 의해, 양면에 폴리에틸렌테레프탈레이트 (PET) 필름계 박리 필름 (제품명「SP-PET381031」, 두께 38 ㎛, 린텍사 제조) 이 첩부된 두께 50 ㎛ 의 중간층을 형성하였다.
이와 같이 형성한 중간층을 복수 준비하고, PET 계 박리 필름을 박리하여 박리면끼리를 맞춰 순차적으로 적층함으로써 중간층의 적층체 (두께 1,000 ㎛) 를 조제하였다.
다음으로, 얻어진 중간층의 적층체를 직경 10 ㎜ 의 원형으로 타발하여, 점탄성을 측정하기 위한 시료를 얻었다.
점탄성 측정 장치 (제품명「ARES」, TA 인스트루먼트사 제조) 에 의해, 상기 시료에 주파수 1 ㎐ 의 변형을 부여하고, 10 ℃/분의 승온 속도로 -30 ∼ 120 ℃ 의 저장 탄성률 (G') 을 측정하고, 측정값으로부터 50 ℃ 에 있어서의 손실 정접 (tanδ) 및 50 ℃ 에 있어서의 저장 탄성률 (G') 의 값을 산출하였다. 산출한 저장 탄성률의 값을 저장 탄성률 I 로 하였다.
(점착제층의 손실 정접 및 저장 탄성률)
후술하는 점착제층용 조성물을 사용하여, 나이프 코터에 의해, 양면에 폴리에틸렌테레프탈레이트 (PET) 필름계 박리 필름 (제품명「SP-PET381031」, 두께 38 ㎛, 린텍사 제조) 이 첩부된 두께 50 ㎛ 의 점착제층을 형성하였다.
이와 같이 형성한 점착제층을 복수 준비하고, PET 계 박리 필름을 박리하여 박리면끼리를 맞춰 순차적으로 적층함으로써 점착제층의 적층체 (두께 1,000 ㎛) 를 조제하였다.
다음으로, 얻어진 점착제층의 적층체를 직경 10 ㎜ 의 원형으로 타발하여, 점탄성을 측정하기 위한 시료를 얻었다.
점탄성 측정 장치 (제품명「ARES」, TA 인스트루먼트사 제조) 에 의해, 상기 시료에 주파수 1 ㎐ 의 변형을 부여하고, 10 ℃/분의 승온 속도로 -30 ∼ 120 ℃ 의 저장 탄성률을 측정하고, 측정값으로부터 50 ℃ 에 있어서의 저장 탄성률 (G') 을 산출하여, 이 값을 저장 탄성률 A 로 하였다.
(DBG 칩 크랙 평가)
직경 12 인치의 실리콘 웨이퍼의 웨이퍼 표면으로부터 홈을 형성한 후, 실시예 및 비교예에서 제조한 반도체 가공용 보호 시트를 웨이퍼 표면에 첩부하고, 이면 연삭에 의해 웨이퍼를 개편화하는 선다이싱법에 의해 두께 50 ㎛, 칩 사이즈 가로 세로 5 ㎜ 의 칩으로 개편화하였다. 그 후 반도체 가공용 보호 시트를 박리하지 않고, 웨이퍼 연삭면으로부터 개편화된 칩의 모서리 부분을 디지털 현미경 (제품명「VHX-1000」, KEYENCE 사 제조) 에 의해 관찰하여, 각 칩의 크랙 유무를 관찰하고, 700 칩에 있어서의 크랙 발생률을 측정하여, 이하의 평가 기준으로 평가하였다.
A : 1.0 ％ 미만, B : 1.0 ∼ 2.0 ％, C : 2.0 ％ 초과
(LDBG 칩 크랙 평가)
직경 12 인치, 두께 775 ㎛ 의 실리콘 웨이퍼에, 실시예 및 비교예에서 제조한 반도체 가공용 보호 시트를, 백 그라인드용 테이프 라미네이터 (린텍사 제조, 장치명「RAD-3510F/12」) 를 사용하여 첩부하였다. 레이저 소 (디스코사 제조, 장치명「DFL7361」) 를 사용하여, 웨이퍼에 격자상의 개질 영역을 형성하였다. 또한, 격자 사이즈는 5 ㎜ × 5 ㎜ 로 하였다.
이어서, 이면 연삭 장치 (디스코사 제조, 장치명「DGP8761」) 를 사용하여, 두께 50 ㎛ 가 될 때까지 연삭 (드라이 폴리시를 포함한다) 을 실시하여, 웨이퍼를 복수의 칩으로 개편화하였다.
연삭 공정 후에 에너지선 (자외선) 조사를 실시하고, 반도체 가공용 보호 시트의 첩부면의 반대면에 다이싱 테이프 (린텍사 제조, Adwill D-176) 를 첩부 후, 반도체 가공용 보호 시트를 박리하였다. 그 후, 개편화된 칩을 디지털 현미경 (제품명「VHX-1000」, KEYENCE 사 제조) 으로 관찰하여, 크랙이 발생한 칩을 세고, 700 칩에 있어서의 크랙 발생률을 측정하여, 이하의 평가 기준으로 평가하였다.
A : 1.0 ％ 미만, B : 1.0 ∼ 2.0 ％, C : 2.0 ％ 초과
(커프 붙임성 평가)
실시예 및 비교예에서 제조한 박리 시트가 형성된 반도체 가공용 보호 시트를, 박리 시트를 박리하면서 테이프 라미네이터 (린텍 주식회사 제조, 상품명「RAD-3510」) 에 세트하고, 선다이싱법에 의해 웨이퍼 표면에 홈을 형성한 12 인치의 실리콘 웨이퍼 (두께 760 ㎛) 에 다음의 조건에서 첩부하였다.
롤 높이 : 0 ㎜, 롤 온도 : 23 ℃ (실온), 테이블 온도 : 23 ℃ (실온)
얻어진 반도체 가공용 보호 시트가 형성된 실리콘 웨이퍼는, 이면 연삭 (선다이싱법) 에 의해 두께 50 ㎛, 칩 사이즈 가로 세로 5 ㎜ 로 개편화하였다. 개편화가 완료된 칩이 형성된 반도체 가공용 보호 시트를 다이싱 테이프 마운터 (린텍 주식회사 제조, 상품명「RAD-2700」) 로 테이프측으로부터 자외선 조사 (조건 : 230 ㎽/㎝, 380 mJ/㎝) 를 실시하여, 점착제를 경화시켰다. 그 후, 동일하게 RAD-2700 장치 내에서, 칩측으로부터 픽업 테이프 (린텍 주식회사 제조, 상품명「D-510T」) 를 첩부하였다. 이 때, 픽업 공정에서 사용하는 링 프레임으로 불리는 지그도 함께 픽업 테이프에 첩부하였다. 다음으로, RAD-2700 장치 내에서, 경화가 완료된 반도체 가공용 보호 시트를 박리하였다. 반도체 가공용 보호 시트 박리 후의 칩 700 개를 디지털 현미경 (상품명「제품명「VHX-1000」, KEYENCE 사 제조」) 으로 관찰하여, 커프 부근의 풀 잔존 유무를 확인하고, 없는 경우에는 ○, 있는 경우에는 × 로 하였다.
(범프 흡수성 평가)
범프 높이 80 ㎛, 피치 200 ㎛, 직경 100 ㎛ 의 Sn-3Ag-0.5Cu 합금으로 이루어지는 구상 범프가 형성된 웨이퍼 (8 인치 웨이퍼, Waltz 사 제조) 에, 이하의 실시예 및 비교예에서 제조한 반도체 가공용 보호 시트를, 라미네이터 (제품명「RAD-3510F/12」, 린텍사 제조) 를 사용하여 첩부하였다. 또한, 첩부할 때, 장치의 라미네이트 테이블 및 라미네이트 롤의 온도는 50 ℃ 로 설정하였다.
라미네이트 후, 디지털 광학 현미경 (제품명「VHX-1000」, KEYENCE 사 제조) 을 사용하여 기재측으로부터 범프 주변에 발생한 원형의 공극의 직경을 측정하였다.
공극의 직경이 작을수록, 반도체 가공용 보호 시트의 범프 흡수성이 높은 것을 나타낸다. 이하의 기준으로부터, 범프 흡수성의 우열을 판정하였다.
○ : 공극의 직경이 150 ㎛ 미만이다.
× : 공극의 직경이 150 ㎛ 이상이다.
(실시예 1)
(1) 기재
기재로서, 양면 접착 용이층이 형성된 PET 필름 (토요보사 제조의 코스모샤인 A4300, 두께 : 50 ㎛, 23 ℃ 에 있어서의 영률 : 2550 ㎫) 을 준비하였다.
(2) 완충층
(우레탄아크릴레이트계 올리고머의 합성)
폴리에스테르디올과 이소포론디이소시아네이트를 반응시켜 얻어진 말단 이소시아네이트우레탄 프레폴리머에, 2-하이드록시에틸아크릴레이트를 반응시켜, 중량 평균 분자량 (Mw) 이 약 9000 인 우레탄아크릴레이트계 올리고머 (UA-2) 를 얻었다.
(완충층용 조성물의 조제)
상기에서 합성한 우레탄아크릴레이트계 올리고머 (UA-2) 40 질량부, 이소보르닐아크릴레이트 (IBXA) 20 질량부, 테트라하이드로푸르푸릴아크릴레이트 (THFA) 20 질량부, 및 모르폴로린아크릴레이트 (ACMO) 20 질량부를 배합하고, 추가로 광중합 개시제로서의 2-하이드록시-2-메틸-1-페닐-프로판-1-온 (BASF 재팬사 제조, 제품명「이르가큐어 1173」) 2.0 질량부를 배합하여, 완충층용 조성물을 조제하였다.
(완충층이 형성된 기재의 제조)
다른 박리 시트 (린텍사 제조, 상품명「SP-PET381031」) 의 박리 처리면에 완충층용 조성물을 도포하여, 도포막을 형성하였다. 이어서, 이 도포막에 대하여, 자외선을 조사하여, 도포막을 반경화시켜 두께가 53 ㎛ 인 완충층 형성막을 형성하였다.
또한, 상기 자외선 조사는, 벨트 컨베이어식 자외선 조사 장치 (아이그래픽스사 제조, 장치명「US2-0801」) 및 고압 수은 램프 (아이그래픽스사 제조, 장치명「H08-L41」) 를 사용하여, 램프 높이 230 ㎜, 출력 80 ㎽/㎝, 광선 파장 365 ㎚ 의 조도 90 ㎽/㎠, 조사량 50 mJ/㎠ 의 조사 조건하에서 실시하였다.
그리고, 형성된 완충층 형성막의 표면과 기재를 첩합하고, 완충층 형성막 상의 박리 시트측으로부터 다시 자외선을 조사하여, 당해 완충층 형성막을 완전히 경화시켜, 두께 53 ㎛ 의 완충층을 형성하였다. 또한, 상기 자외선 조사는, 상기 서술한 자외선 조사 장치 및 고압 수은 램프를 사용하여, 램프 높이 220 ㎜, 환산 출력 120 ㎽/㎝, 광선 파장 365 ㎚ 의 조도 160 ㎽/㎠, 조사량 650 mJ/㎠ 의 조사 조건하에서 실시하였다.
(3) 중간층이 형성된 기재 A
n-부틸아크릴레이트 (BA) 91 질량부, 및 아크릴산 (AA) 9 질량부를 공중합하여 비에너지선 경화성의 아크릴계 공중합체 (a) (Mw : 60 만) 를 얻었다.
아크릴계 공중합체 (a) 와는 별도로, n-부틸아크릴레이트 (BA) 62 질량부, 메틸메타크릴레이트 (MMA) 10 질량부, 및 2-하이드록시에틸아크릴레이트 (2HEA) 28 질량부를 공중합하여 얻은 아크릴계 중합체에, 아크릴계 중합체의 전체 수산기 (100 당량) 중 80 당량의 수산기에 부가하도록, 2-메타크릴로일옥시에틸이소시아네이트 (MOI) 를 반응시켜, 에너지선 경화성의 아크릴계 공중합체 (b) (Mw : 10 만) 를 얻었다.
이 비에너지선 경화성의 아크릴계 공중합체 (a) 100 질량부에, 에너지선 경화성의 아크릴계 공중합체 (b) 를 13 질량부 첨가하고, 가교제로서 이소시아네이트계 가교제 (토소사 제조, 제품명「콜로네이트 L」) 를 2.79 질량부 첨가하고, 광중합 개시제로서 1-하이드록시시클로헥실페닐케톤 (BASF 사 제조, Irgacure 184) 을 3.71 질량부 첨가하고, 톨루엔을 사용하여 고형분 농도 37 ％ 로 조정하고, 30 분간 교반을 실시하여 중간층용 조성물을 조정하였다.
이어서, 조정된 중간층용 조성물의 용액을, PET 계 박리 필름 (린텍사 제조 SP-PET381031 두께 38 ㎛) 에 도포하고, 건조시켜 두께 60 ㎛ 의 중간층을 형성하였다. 이것을 상기 완충층이 형성된 기재의 완충층이 형성된 면의 반대면에 첩합하고, 추가로 점착제층용 조성물의 용액을 PET 계 박리 필름 (린텍사 제조 SP-PET381031 두께 38 ㎛) 에 중첩시켜 도포하고, 이것을 2 회 반복하여, 두께 180 ㎛ 의 중간층이 형성된 기재 A 를 형성하였다.
(4) 점착제층
(점착제층용 조성물의 조제)
n-부틸아크릴레이트 (BA) 52 질량부, 메틸메타크릴레이트 (MMA) 20 질량부, 및 2-하이드록시에틸아크릴레이트 (2HEA) 28 질량부를 공중합하여 얻은 아크릴계 중합체에, 아크릴계 중합체의 전체 수산기 (100 당량) 중 90 당량의 수산기에 부가하도록, 2-메타크릴로일옥시에틸이소시아네이트 (MOI) 를 반응시켜, 에너지선 경화성의 아크릴계 공중합체 (c) (Mw : 50 만) 를 얻었다.
이 에너지선 경화성의 아크릴계 공중합체 (c) 100 질량부에, 에너지선 경화성 화합물인 다관능 우레탄아크릴레이트 (미츠비시 케미컬사 제조, 시코 UT-4332) 를 12 질량부, 이소시아네이트계 가교제 (토소사 제조, 제품명「콜로네이트 L」) 를 1.1 질량부, 광중합 개시제로서 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드 (BASF 사 제조, Irgacure TPO) 를 1 질량부 배합하고, 메틸에틸케톤으로 희석시켜, 고형분 농도 34 질량％ 의 점착제층용 조성물의 도공액을 조제하였다.
(반도체 가공용 보호 시트의 제조)
박리 시트 (린텍사 제조, 상품명「SP-PET381031」) 의 박리 처리면에, 상기에서 얻은 점착제층용 조성물의 도공액을 도공하고, 가열 건조시켜, 박리 시트 상에 두께가 10 ㎛ 인 점착제층을 형성하였다.
그 후, 상기 중간층이 형성된 기재 A 의 중간층이 형성된 면에 점착제층을 첩합하여, 반도체 가공용 보호 시트를 제조하였다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(실시예 2)
중간층의 두께가 120 ㎛ 인 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(실시예 3)
중간층용 조성물의 아크릴계 공중합체 (b) 의 첨가량을 34 질량부로 변경한 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(실시예 4)
중간층용 조성물의 아크릴계 공중합체 (b) 의 첨가량을 67 질량부로 변경한 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(실시예 5)
중간층용 조성물의 아크릴계 공중합체 (b) 의 첨가량을 100 질량부로 변경한 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(실시예 6)
이하의 2 점을 변경한 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(1) 중간층의 두께가 120 ㎛.
(2) 점착제층용 조성물로서 2-에틸하이드록시아크릴레이트 (2EHA) 60 질량부, 에틸아크릴레이트 (EA) 15 질량부, 메틸메타크릴레이트 (MMA) 5 질량부, 및 2-하이드록시에틸아크릴레이트 (2HEA) 20 질량부를 공중합하여 얻은 아크릴계 중합체에, 아크릴계 중합체의 전체 수산기 (100 당량) 중 60 당량의 수산기에 부가하도록, 2-메타크릴로일옥시에틸이소시아네이트 (MOI) 를 반응시켜, 에너지선 경화성의 아크릴계 공중합체 (d) (Mw : 50 만) 를 얻었다.
이 에너지선 경화성의 아크릴계 공중합체 (d) 100 질량부에, 이소시아네이트계 가교제 (토소사 제조, 제품명「콜로네이트 L」) 를 1.2 질량부, 광중합 개시제로서 2,2-디메톡시-2-페닐아세토페논 (BASF 사 제조, Irgacure 651) 을 7.29 질량부 배합하고, 톨루엔으로 희석시켜, 고형분 농도 25 질량％ 의 점착제층용 조성물의 도공액을 조제하였다.
(실시예 7)
이하의 점을 변경한 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
점착제층용 조성물로서 n-부틸아크릴레이트 (BA) 75 질량부, i-부틸아크릴레이트 (iBA) 10 질량부, 메틸메타크릴레이트 (MMA) 5 질량부, 및 4-하이드록시부틸아크릴레이트 (4HBA) 10 질량부를 공중합하여 얻은 아크릴계 중합체에, 아크릴계 중합체의 전체 수산기 (100 당량) 중 90 당량의 수산기에 부가하도록, 2-메타크릴로일옥시에틸이소시아네이트 (MOI) 를 반응시켜, 에너지선 경화성의 아크릴계 공중합체 (e) (Mw : 50 만) 를 얻었다.
이 에너지선 경화성의 아크릴계 공중합체 (e) 100 질량부에, 이소시아네이트계 가교제 (토소사 제조, 제품명「콜로네이트 L」) 를 1.8 질량부, 광중합 개시제로서 2,2-디메톡시-2-페닐아세토페논 (BASF 사 제조, Irgacure 651) 을 7.29 질량부 배합하고, 톨루엔으로 희석시켜, 고형분 농도 25 질량％ 의 점착제층용 조성물의 도공액을 조제하였다.
(실시예 8)
완충층이 형성된 기재를 PET 기재로 변경한 것 이외에는 실시예 2 와 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(비교예 1)
중간층용 조성물의 아크릴계 공중합체 (b) 의 첨가량을 134 질량부로 변경한 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(비교예 2)
점착제층용 조성물로서 실시예 6 의 점착제층용 조성물을 사용한 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
(비교예 3)
이하와 같이 하여 제조한 중간층이 형성된 기재 D 를 사용하고, 점착제층용 조성물로서 실시예 6 의 점착제층용 조성물을 사용한 것 이외에는 실시예 1 과 동일하게 반도체 가공용 보호 시트를 얻었다. 기재의 종류, 중간층 및 점착제층의 조성 및 두께를 표 1 에 나타낸다.
중간층이 형성된 기재 D
단관능 우레탄아크릴레이트를 40 질량부 (고형분비), 이소보르닐아크릴레이트 (IBXA) 를 45 질량부 (고형분비) 및 하이드록시프로필아크릴레이트 (HPA) 를 15 질량부 (고형분비), 펜타에리트리톨테트라키스(3-메르캅토부틸레이트) (제품명「카렌즈 MT PE1」, 쇼와 전공 (주), 제 2 급 4 관능의 티올 함유 화합물, 고형분 농도 100 질량부％) 를 3.5 질량부 (고형분비), UV 반응형 열가교제를 1.8 질량부, 및 광중합 개시제로서 2-하이드록시-2-메틸-1-페닐-프로판-1-온 (제품명「다로큐어 1173」, BASF 사 제조, 고형분 농도 100 질량부％) 을 1.0 질량부 배합하여 조정한 UV 경화형 수지 조성물을, 폴리에틸렌테레프탈레이트 (PET) 필름계 박리 필름 (린텍사 제조 SP-PET381031 두께 38 ㎛) 상에 파운틴 다이 방식으로, 경화 후의 두께가 400 ㎛ 가 되도록 도포하여 도막을 형성하였다. 그리고, 도막측으로부터 자외선 조사하여 반경화층을 형성하였다.
또한, 자외선 조사는, 자외선 조사 장치로서, 벨트 컨베이어식 자외선 조사 장치 (제품명「ECS-401GX」, 아이그래픽스사 제조) 를 사용하고, 자외선원으로서, 고압 수은 램프 (H04-L41 아이그래픽스사 제조) 를 사용하고, 조사 조건으로서 광 파장 365 ㎚ 의 조도 112 ㎽/㎠, 광량 177 mJ/㎠ (아이그래픽스사 제조의「UVPF-A1」로 측정) 의 조건하에서 실시하였다.
형성된 반경화층 상에 폴리에틸렌테레프탈레이트 (PET) 필름 (도레이 제조의 루미러 75U403 두께 75 ㎛) 을 라미네이트하고 PET 필름측으로부터 추가로 자외선 조사 (상기 자외선 조사 장치, 자외선원을 사용하고, 조사 조건으로서, 조도 271 ㎽/㎠, 광량 1200 mJ/㎠) 를 실시하여, 완전히 경화시켜, 기재의 PET 필름 상에 두께 400 ㎛ 의 중간층을 형성하였다.
Figure pat00001
얻어진 시료 (실시예 1 ∼ 8 및 비교예 1 ∼ 3) 에 대하여, 상기 측정 및 평가를 실시하였다. 결과를 표 2 에 나타낸다.
Figure pat00002
표 2 로부터, AI 비 및 중간층의 손실 정접이 상기 서술한 범위 내인 경우에는, 요철을 갖는 웨이퍼를 DBG 및 LDBG 에 의해 개편화한 경우라도, 요철이 충분히 매립되어, 칩 시프트에서 기인하는 크랙 발생률이 낮고, 커프의 풀 잔존이 관찰되지 않는 것을 확인할 수 있었다.
1 : 반도체 가공용 보호 시트
10 : 기재
20 : 중간층
30 : 점착제층
40 : 완충층

Claims (8)

  1. 기재와, 상기 기재의 일방의 주면 상에 중간층과 점착제층을 이 순서로 갖고, 하기 (a) 및 (b) 를 만족하는 반도체 가공용 보호 시트.
    (a) 주파수 1 ㎐ 에서 측정한 50 ℃ 에 있어서의 당해 중간층의 손실 정접이 0.40 이상 0.65 이하
    (b) 주파수 1 ㎐ 에서 측정한 50 ℃ 에 있어서의 당해 점착제층의 저장 탄성률 A 와 당해 중간층의 저장 탄성률 I 의 비 [A/I] 가 0.80 이상 3.50 이하
  2. 제 1 항에 있어서,
    상기 기재의 타방의 주면 상에 완충층을 갖는 반도체 가공용 보호 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기재의 영률이 1000 ㎫ 이상인 반도체 가공용 보호 시트.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 중간층의 두께가 60 ㎛ 이상 250 ㎛ 이하인 반도체 가공용 보호 시트.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 점착제층이, 에너지선 경화성인 반도체 가공용 보호 시트.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 중간층이, 에너지선 경화성인 반도체 가공용 보호 시트.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    반도체 웨이퍼 표면에 홈이 형성된 반도체 웨이퍼의 이면을 연삭하여, 그 연삭에 의해 반도체 웨이퍼를 반도체 칩으로 개편화하는 공정에 있어서, 반도체 웨이퍼의 표면에 첩부되어 사용되는 반도체 가공용 보호 시트.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 가공용 보호 시트를, 요철을 갖는 반도체 웨이퍼의 표면에 첩부하는 공정과,
    상기 반도체 웨이퍼의 표면측으로부터 홈을 형성하는 공정, 또는, 상기 반도체 웨이퍼의 표면 혹은 이면으로부터 상기 반도체 웨이퍼 내부에 개질 영역을 형성하는 공정과,
    상기 반도체 가공용 보호 시트가 표면에 첩부되고, 또한 상기 홈 또는 상기 개질 영역이 형성된 반도체 웨이퍼를 이면측으로부터 연삭하여, 상기 홈 또는 상기 개질 영역을 기점으로 하여, 복수의 칩으로 개편화시키는 공정과,
    개편화된 반도체 칩으로부터, 상기 반도체 가공용 보호 시트를 박리하는 공정을 갖는 반도체 장치의 제조 방법.
KR1020210032031A 2020-03-30 2021-03-11 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법 KR20210122087A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-060533 2020-03-30
JP2020060533A JP7488678B2 (ja) 2020-03-30 2020-03-30 半導体加工用保護シートおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20210122087A true KR20210122087A (ko) 2021-10-08

Family

ID=77868290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210032031A KR20210122087A (ko) 2020-03-30 2021-03-11 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP7488678B2 (ko)
KR (1) KR20210122087A (ko)
CN (1) CN113471130A (ko)
TW (1) TW202137306A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038437A1 (ko) 2021-09-13 2023-03-16 주식회사 엘지에너지솔루션 배터리 모듈, 이를 포함하는 배터리 팩 및 자동차

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156389A1 (ja) 2014-04-11 2015-10-15 リンテック株式会社 バックグラインドテープ用基材、及びバックグラインドテープ
JP2015183008A (ja) 2014-03-20 2015-10-22 リンテック株式会社 粘着シート

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201902922WA (en) 2016-10-03 2019-05-30 Lintec Corp Adhesive tape for semiconductor processing, and semiconductor device manufacturing method
JPWO2019189070A1 (ja) 2018-03-29 2021-04-01 リンテック株式会社 粘着性組成物および粘着テープ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015183008A (ja) 2014-03-20 2015-10-22 リンテック株式会社 粘着シート
WO2015156389A1 (ja) 2014-04-11 2015-10-15 リンテック株式会社 バックグラインドテープ用基材、及びバックグラインドテープ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038437A1 (ko) 2021-09-13 2023-03-16 주식회사 엘지에너지솔루션 배터리 모듈, 이를 포함하는 배터리 팩 및 자동차

Also Published As

Publication number Publication date
TW202137306A (zh) 2021-10-01
CN113471130A (zh) 2021-10-01
JP7488678B2 (ja) 2024-05-22
JP2021163766A (ja) 2021-10-11

Similar Documents

Publication Publication Date Title
KR102365799B1 (ko) 반도체 가공용 점착 테이프, 및 반도체 장치의 제조 방법
CN109743881B (zh) 半导体加工用粘着胶带以及半导体装置的制造方法
JP5975621B2 (ja) ダイシングシートおよび半導体チップの製造方法
KR102324298B1 (ko) 반도체 가공용 점착 테이프, 및 반도체 장치의 제조 방법
KR102603367B1 (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조 방법
KR102632032B1 (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조 방법
KR102451856B1 (ko) 다이싱 시트 및 반도체 칩의 제조 방법
WO2012128312A1 (ja) 基材フィルムおよび該基材フィルムを備えた粘着シート
KR102368740B1 (ko) 반도체 가공용 점착 시트
JP2013197390A (ja) ダイシングシートおよび半導体チップの製造方法
KR20210122087A (ko) 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법
TWI801527B (zh) 半導體裝置的製造方法
KR20210122088A (ko) 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법
TWI744468B (zh) 半導體加工用黏著帶以及半導體裝置的製造方法
WO2023188272A1 (ja) 半導体加工用粘着テープ
KR20230159372A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
KR20230159373A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
KR20230154787A (ko) 반도체 가공용 점착 시트 및 반도체 장치의 제조 방법
KR20230160228A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법