KR20210119197A - 고 전자 이동도 트랜지스터 및 그 제조방법 - Google Patents

고 전자 이동도 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20210119197A
KR20210119197A KR1020200035803A KR20200035803A KR20210119197A KR 20210119197 A KR20210119197 A KR 20210119197A KR 1020200035803 A KR1020200035803 A KR 1020200035803A KR 20200035803 A KR20200035803 A KR 20200035803A KR 20210119197 A KR20210119197 A KR 20210119197A
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
current limiting
depletion
depletion forming
Prior art date
Application number
KR1020200035803A
Other languages
English (en)
Inventor
오재준
김종섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200035803A priority Critical patent/KR20210119197A/ko
Priority to US16/939,274 priority patent/US20210305418A1/en
Publication of KR20210119197A publication Critical patent/KR20210119197A/ko
Priority to US17/902,383 priority patent/US20220416071A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

고 전자 이동도 트랜지스터 및 그 제조방법이 개시된다. 개시된 고 전자 이동도 트랜지스터는 채널층과, 상기 채널층에 2차원 전자가스를 유발하는 채널공급층과, 상기 채널공급층의 양측에 마련되는 소스 전극 및 드레인 전극과, 상기 채널공급층에 마련되어 상기 2차원 전자가스에 디플리션 영역을 형성하는 디플리션 형성층과, 상기 디플리션 형성층의 일부에 마련되는 게이트 전극과, 상기 디플리션 형성층의 다른 일부에 상기 게이트 전극과 접촉하도록 마련되는 전류 제한층을 포함한다. 상기 전류 제한층은 게이트 전극에 인가되는 전압에 따라 게이트 전극에서 디플리션 형성층으로의 전류 흐름을 제한한다.

Description

고 전자 이동도 트랜지스터 및 그 제조방법{High Electron Mobility Transistor and method of manufacturing the same}
본 개시는 고 전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.
다양한 전력 변환 시스템에는 온/오프(ON/OFF) 스위칭을 통해 전류의 흐름을 제어하는 소자, 즉, 파워소자(power device)가 요구된다. 전력 변환 시스템에서 파워소자의 효율이 전체 시스템의 효율을 좌우할 수 있다.
실리콘(Si)을 기반으로 하는 파워 소자는 실리콘의 물성 한계와 제조공정의 한계 등으로 인해 효율을 증가시키는 것이 어려워지고 있다. 이러한 한계를 극복하기 위해, GaN 등과 같은 Ⅲ-Ⅴ족 계열의 화합물 반도체를 파워소자에 적용하여 변환 효율을 높이려는 연구나 개발이 진행되고 있다. 최근에는 화합물 반도체의 이종접합(heterojunction) 구조를 이용하는 고 전자 이동도 트랜지스터(HEMT; High Electron Mobility Transistor)가 연구되고 있다.
예시적인 실시예는 고 전자이동도 트랜지스터 및 그 제조방법을 제공한다.
일 측면에 있어서,
제1 반도체 물질을 포함하는 채널층;
제2 반도체 물질을 포함하며, 상기 채널층에 2차원 전자가스(2DEG; 2-Dimensional Electron Gas)를 유발하는 채널공급층;
상기 채널공급층의 양측에 마련되는 소스 전극 및 드레인 전극;
상기 채널공급층에 마련되어 상기 2차원 전자가스에 디플리션 영역(depletion region)을 형성하는 디플리션 형성층;
상기 디플리션 형성층의 일부에 마련되는 게이트 전극; 및
상기 디플리션 형성층의 다른 일부에 상기 게이트 전극과 접촉하도록 마련되는 것으로, 상기 게이트 전극에 인가되는 전압에 따라 상기 게이트 전극에서 상기 디플리션 형성층으로의 전류 흐름을 제한하는 전류 제한층;을 포함하는 고 전자 이동도 트랜지스터가 제공된다.
상기 디플리션 형성층은 p형 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함하고, 상기 전류 제한층은 n형 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함할 수 있다.
상기 게이트 전극은 상기 전류 제한층의 상면과 접촉하도록 마련된 상부 및 상기 전류 제한층의 측면과 접촉하도록 마련된 하부를 포함할 수 있다.
상기 디플리션 형성층은 상기 게이트 전극에 나란한 방향으로 연장되는 일체형으로 마련될 수 있다.
상기 전류 제한층은 상기 게이트 전극의 하부 양측에 각각 마련될 수 있다. 상기 전류 제한층은 상기 게이트 전극에 나란한 방향으로 연장되는 일체형으로 마련될 수 있다. 상기 전류 제한층은 상기 게이트 전극에 나란한 방향으로 소정 간격으로 이격되어 마련될 수 있다.
상기 전류 제한층은 상기 게이트 전극의 하부를 둘러싸도록 마련될 수 있다.
상기 디플리션 형성층은 상기 게이트 전극에 나란한 방향으로 이격되게 마련될 수 있다.
상기 전류 제한층은 상기 게이트 전극의 하부 양측에 각각 마련될 수 있다. 상기 전류 제한층은 상기 게이트 전극에 나란한 방향으로 연장되는 일체형으로 마련될 수 있다. 상기 전류 제한층은 상기 게이트 전극에 나란한 방향으로 이격되게 마련될 수 있다.
상기 게이트 전극은 상기 게이트 전극의 하부를 둘러싸도록 마련될 수 있다.
상기 게이트 전극 및 상기 전류 제한층과, 상기 디플리션 형성층 사이에는 식각 정지층(etch stop layer)이 더 마련될 수 있다.
상기 제1 반도체 물질은 GaN계 물질을 포함할 수 있다. 상기 제2 반도체 물질은 Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물을 포함할 수 있다.
다른 측면에 있어서,
채널층 및 채널공급층을 형성하는 단계;
상기 채널공급층에 디플리션 형성층을 형성하는 단계;
상기 디플리션 형성층에 전류 제한층을 형성하는 단계;
상기 전류 제한층을 패터닝하여 상기 디플리션 형성층을 오픈시키는 트렌치를 형성하는 단계; 및
상기 트렌치를 채우도록 상기 전류 제한층에 게이트 전극을 형성하는 단계;를 포함하는 고 전자 이동도 트랜지스터의 제조방법이 제공된다.
상기 디플리션 형성층을 형성한 다음, 상기 디플리션 형성층에 식각 정지층을 형성하는 단계가 더 포함될 수 있다.
상기 디플리션 형성층은 p형 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함하고, 상기 전류 제한층은 n형 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함할 수 있다.
상기 전류 제한층은 상기 게이트 전극의 하부 양측에 각각 형성될 수 있다.
상기 전류 제한층은 상기 게이트 전극의 하부를 둘러싸도록 형성될 수 있다.
예시적인 실시예에 따른 고 전자 이동도 트랜지스터에서는, p형 반도체층인 디플리션 형성층과 n형 반도체층인 전류 제한층을 게이트 전극과 접촉하도록 마련함으로써 게이트 전극에 높은 전압이 인가되는 경우 p-n junction에 의한 공핍 영역이 확장됨으로써 게이트 전극을 통한 누설 전류가 증대되는 것을 방지할 수 있다.
도 1은 예시적인 실시예에 따른 고 전자 이동도 트랜지스터를 도시한 평면도이다.
도 2는 도 1의 A-A'선을 따라 본 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 고 전자 이동도 트랜지스터에서 게이트 전극에 인가되는 turn on 전압에 따른 게이트 누설 전류의 흐름을 도시한 것이다.
도 4a는 도 1에 도시된 고 전자 이동도 트랜지스터에서 전류 제한층의 높이에 따른 게이트 누설 전류를 도시한 시뮬레이션 결과이다.
도 4b는 도 1에 도시된 고 전자 이동도 트랜지스터에서, 전류 제한층 내의 도핑 농도에 따른 게이트 누설 전류를 도시한 시뮬레이션 결과이다.
도 5 내지 도 7은 도 1에 도시된 고 전자 이동도 트랜지스터의 제조 방법을 설명하기 위한 도면들이다.
도 8은 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터를 도시한 것이다.
도 9는 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터를 도시한 것이다.
도 10은 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터를 도시한 평면도이다.
도 11은 도 10의 B-B'선을 따라 본 단면도이다.
도 12는 도 10의 C-C'선을 따라 본 단면도이다.
도 13은 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터를 도시한 평면도이다.
도 14는 도 13의 D-D'선을 따라 본 단면도이다.
도 15는 도 13의 E-E'선을 따라 본 단면도이다.
도 16은 도 13의 F-F'선을 따라 본 단면도이다.
도 17은 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터를 도시한 평면도이다.
도 18은 도 17의 G-G'선을 따라 본 단면도이다.
도 19는 도 17의 H-H'선을 따라 본 단면도이다.
도 20은 도 13의 I-I'선을 따라 본 단면도이다.
도 21은 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터를 도시한 평면도이다.
도 22는 도 21의 J-J'선을 따라 본 단면도이다.
도 23은 도 22의 K-K'선을 따라 본 단면도이다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들은 적당한 순서로 행해질 수 있으며, 반드시 기재된 순서에 한정되는 것은 아니다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이러한 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
고 전자 이동도 트랜지스터(HEMT)는 전기적 분극(polarization) 특성이 서로 다른 반도체층들을 포함한다. 고 전자 이동도 트랜지스터에서는 상대적으로 큰 분극률을 갖는 반도체층이 이와 접합된 다른 반도체층에 2차원 전자가스(2DEG; 2-Dimensional Electron Gas)를 유발(induction)할 수 있으며, 이러한 2차원 전자가스는 매우 높은 전자이동도(electron mobility)를 가질 수 있다.
한편, 고 전자 이동도 트랜지스터에서 게이트 전압이 0V일 때 드레인 전극과 소스 전극 사이의 낮은 저항으로 인해 전류가 흐르게 되는 노멀리-온(Normally-On) 상태가 되면, 전류 및 파워 소모가 발생할 수 있으며, 드레인 전극과 소스 전극 사이의 전류를 오프 상태로 만들기 위해서는 게이트 전극에 음의 전압(negative voltage)을 가해야 하는 문제가 있다. 이러한 문제들을 해결하기 위한 방안으로 디플리션(depletion) 형성층을 구비함으로써 게이트 전압이 0V일 때 드레인 전극과 소스 전극 사이의 전류가 오프 상태인 노멀리-오프(Normally-Off) 특성을 구현할 수 있다.
도 1은 예시적인 실시예에 따른 고 전자 이동도 트랜지스터(100)를 도시한 평면도이다. 도 2는 도 1의 A-A'선을 따라 본 단면도이다.
도 1 및 도 2를 참조하면, 기판(110) 상에 채널층(120)이 마련되어 있다. 기판(110)은 예를 들면, 사파이어(sapphire), Si, SiC 또는 GaN 등을 포함할 수 있다. 그러나, 이는 단지 예시적인 것으로, 기판(110)은 이외에도 다른 다양한 물질을 포함할 수 있다.
채널층(120)은 제1 반도체 물질을 포함할 수 있다. 여기서, 제1 반도체 물질은 Ⅲ-Ⅴ족 계열의 화합물 반도체 물질이 될 수 있지만, 반드시 이에 한정되는 것은 아니다. 예를 들면, 채널층(120)은 GaN계 물질층, 구체적인 예로서 GaN층이 될 수 있다. 이 경우, 채널층(120)은 미도핑된(undoped) GaN층이 될 수 있으며, 경우에 따라서는 소정의 불순물이 도핑된(doped) GaN층이 될 수도 있다.
도면에는 도시되어 있지 않으나, 기판(110)과 채널층(120) 사이에는 버퍼층이 더 마련될 수도 있다. 버퍼층은 기판(110)과 채널층(120) 사이의 격자상수 및 열팽창계수의 차이를 완화시키기 위한 것이다. 버퍼층은 Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물을 포함하며, 단층 또는 다층 구조를 가질 수 있다. 예를 들면, 버퍼층은 AlN, GaN, AlGaN, InGaN, AlInN 및 AlGaInN으로 이루어진 물질들 중 적어도 하나를 포함할 수 있다. 기판(110)과 버퍼층 사이에는 버퍼층의 성장을 위한 시드층(seed layer)(미도시)이 더 마련될 수도 있다.
채널층(120)에는 채널공급층(130)이 마련될 수 있다. 채널공급층(130)은 채널층(120)에 2차원 전자가스(2DEG; 2-Dimensional Electron Gas)를 유발할 수 있다. 여기서, 2차원 전자가스(2DEG)는 채널층(120)과 채널공급층(130)의 계면 아래의 채널층(120) 내에 형성될 수 있다. 채널공급층(130)은 채널층(120)을 이루는 제1 반도체 물질과는 다른 제2 반도체 물질을 포함할 수 있다. 제2 반도체 물질은 제1 반도체 물질과 분극 특성, 에너지 밴드갭(bandgap) 및 격자상수 중 적어도 하나가 다를 수 있다.
제2 반도체 물질은 제1 반도체 물질 보다 분극률과 에너지 밴드갭 중 적어도 하나가 제1 반도체 물질보다 클 수 있다. 채널공급층(130)은 예를 들면, Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 구체적인 예로서, 상기 채널공급층(130)은 AlGaN, AlInN, InGaN, AlN 및 AlInGaN 중 적어도 하나를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 채널공급층(130)은 미도핑된(undoped) 층일 수 있지만, 소정의 불순물이 도핑된 층일 수도 있다.
채널공급층(130) 양측의 채널층(120)에는 소스 전극(171) 및 드레인 전극(172)이 서로 나란하게 마련될 수 있다. 여기서, 소스 전극(171) 및 드레인 전극(172)은 2차원 전자가스(2DEG)와 전기적으로 연결될 수 있다. 한편, 소스 전극(171) 및 드레인 전극(172)은 채널공급층(130)에 마련될 수도 있다.
소스 전극(171)과 드레인 전극(172) 사이의 채널공급층(130)에는 디플리션 형성층(depletion forming layer,140)이 마련될 수 있다. 여기서, 디플리션 형성층(140)은 소스 전극(171) 및 드레인 전극(172)과 나란한 방향으로 연장되는 일체형으로 마련될 수 있다.
디플리션 형성층(140)은 p형 반도체 물질을 포함할 수 있다. 즉, 디플리션 형성층(140)은 p형 불순물로 도핑된 반도체층이 될 수 있다. 디플리션 형성층(140)은 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함할 수 있다. 디플리션 형성층(140)은 예를 들면, GaN, AlGaN, InN, AlInN, InGaN 및 AlInGaN 중 적어도 하나에 p형 불순물이 도핑된 물질을 포함할 수 있다. 구체적인 예로서, 디플리션 형성층(140)은 p-GaN층일 수 있다.
디플리션 형성층(140))은 그 아래에 위치하는 채널공급층(130) 부분의 에너지 밴드갭(energy bandgap)을 높일 수 있으므로, 디플리션 형성층(140)에 대응하는 채널층(120) 부분에 2차원 전자가스(2DEG)의 디플리션 영역이 형성될 수 있다. 이에 따라, 2차원 전자가스(2DEG) 중 디플리션 형성층(140)에 대응하는 부분은 끊어지거나 또는 나머지 부분과는 다른 특성(예를 들면, 전자 농도 등)을 가질 수 있다. 2차원 전자가스(2DEG)가 끊어진 영역을 '단절 영역'이라 할 수 있으며, 이러한 단절 영역에 의해 고 전자 이동도 트랜지스터(100)는 게이트 전압이 0V일 때 드레인 전극과 소스 전극 사이의 전류가 오프 상태인 노멀리-오프(normally-off) 특성을 가질 수 있다.
디플리션 형성층(140)에는 게이트 전극(150) 및 이 게이트 전극(150)에 의해 분리된(split) 한 쌍의 전류 제한층(160)이 마련될 수 있다. 게이트 전극(150)은 디플리션 형성층(140)에 나란한 방향으로 연장되는 일체형으로 마련될 수 있다. 그리고, 각 전류 제한층(160)은 게이트 전극(150)에 나란한 방향으로 연장되는 일체형으로 마련될 수 있다.
게이트 전극(150)은 전류 제한층(160)의 상면과 접촉하는 상부 및 전류 제한층(160)의 측면과 접촉하는 하부를 포함할 수 있다. 이에 따라, 게이트 전극(150)은 디플리션 형성층(140)과 전류 제한층들(160)에 모두 접촉하도록 마련될 수 있다. 이러한 게이트 전극(150)은 다양한 금속 물질 또는 금속 화합물 등을 포함할 수 있다.
게이트 전극(150)의 하부 양측에 마련된 한 쌍의 전류 제한층(160)은 게이트 전극(150)에 인가되는 전압에 따라 게이트 전극(150)에서 디플리션 형성층(140)으로의 전류 흐름을 제한하는 역할을 한다. 전류 제한층(160)은 n형 반도체 물질을 포함할 수 있다. 즉, 전류 제한층(160)은 n형 불순물로 도핑된 반도체층이 될 수 있다. 전류 제한층(160)은 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함할 수 있다. 전류 제한층은 예를 들면, GaN, AlGaN, InN, AlInN, InGaN 및 AlInGaN 중 적어도 하나에 n형 불순물이 도핑된 물질을 포함할 수 있다. 구체적인 예로서, 전류 제한층은 n-GaN층일 수 있다.
전류 제한층(160)은 고 전자 이동도 트랜지스터(100)의 turn on 동작 시 게이트 전극(150)에 높은 전압(예를 들면, 대략 3V 이상이 될 수 있지만 이에 한정되는 것은 아니다)이 인가되는 경우에 게이트 전극(150)을 통한 누설 전류가 증가되는 것을 방지하는 역할을 할 수 있다.
구체적으로, 각 전류 제한층(160)은 게이트 전극(150)의 하부에서 디플리션 형성층(140)과 p-n junction을 형성한다. 이 경우, 게이트 전극(150)에 소정의 높은 전압이 인가되면 p-n junction에 의한 공핍 영역(depletion region)이 확장됨으로써 게이트 전극(150)에서 디플리션 형성층(140)으로 흐르는 누설 전류의 흐름을 제한할 수 있다.
게이트 전극(150)에 의해 분리된 한 쌍의 전류 제한층(160) 사이의 간격은 게이트 전류의 최대값에 의해 결정될 수 있다. 또한, 각 전류 제한층(160)의 면적 및 높이는 전류 제한층(160) 내의 n형 불순물의 농도에 의해 조절되거나 또는 디플리션 형성층(140) 내의 p형 분순물의 농도에 따라 조절될 수 있다.
도 3a 및 도 3b는 도 1에 도시된 고 전자 이동도 트랜지스터(100)에서 게이트 전극(150)에 인가되는 turn on 전압에 따른 게이트 누설 전류의 흐름을 도시한 것이다.
도 3a은 게이트 전극(150)에 인가되는 전압이 낮은 경우에 게이트 누설 전류의 흐름을 도시한 것이다. 도 3b는 게이트 전극(150)에 인가되는 전압이 높은 경우에 게이트 누설 전류의 흐름을 도시한 것이다.
도 3a에 도시된 바와 같이, 게이트 전극(150)에 인가되는 전압이 낮은 경우에는 디플리션 형성층(140)과 전류 제한층(160) 사이에 형성되는 p-n junction에 의한 공핍 영역이 제한됨으로써 게이트 전극(150)을 통한 누설 전류의 흐름은 제한되지 않을 수 있다. 이에 반해, 도 3b에 도시된 바와 같이, 게이트 전극(150)에 인가되는 전압이 높은 경우에는 디플리션 형성층(140)과 전류 제한층(160) 사이에 형성되는 p-n junction에 의한 공핍 영역이 확장됨으로써 게이트 전극(150)을 통한 누설 전류의 흐름은 제한될 수 있다.
도 4a는 도 1에 도시된 고 전자 이동도 트랜지스터(100)에서 각 전류 제한층(160)의 높이에 따른 게이트 누설 전류를 도시한 시뮬레이션 결과이다. 도 4a에는 전류 제한층(160)의 높이를 각각 0nm, 50nm, 60nm, 70nm 으로 증가시킨 결과들이 도시되어 있다. 여기서, 전류 제한층(160) 내의 n형 불순물의 농도는 5E18로 하였다.
도 4a를 참조하면, 게이트 전압(Vg)이 대략 3V 이상으로 높은 경우에 전류 제한층(160)의 높이를 증가시킴에 따라 게이트 누설전류(I)는 감소하였음을 알 수 있다.
도 4b는 도 1에 도시된 고 전자 이동도 트랜지스터(100)에서, 전류 제한층(160) 내의 도핑 농도에 따른 게이트 누설 전류를 도시한 시뮬레이션 결과이다. 도 4b에는 전류 제한층(160) 내의 n형 불순물의 농도를 1E18에서 1E19로 증가시킨 결과들이 도시되어 있다. 여기서, 전류 제한층(160)의 높이는 50nm로 하였다.
도 4b를 참조하면, 게이트 전압(Vg)이 대략 3V 이상으로 높은 경우에 전류 제한층(160)의 n형 불순물의 농도를 증가시킴에 따라 게이트 누설전류(I)는 감소하였음을 알 수 있다.
이상의 실시예에 따른 고 전자 이동도 트랜지스터(100)에서는 p형 반도체층인 디플리션 형성층(140)과 n형 반도체층인 전류 제한층(160)을 게이트 전극(150)과 접촉하도록 마련함으로써 게이트 전극(150)에 높은 전압이 인가되는 경우에 p-n junction에 의한 공핍 영역(145)이 확장됨으로써 게이트 전극(150)을 통한 누설 전류가 증대되는 것을 방지할 수 있다.
도 5 내지 도 7은 도 1에 도시된 고 전자 이동도 트랜지스터의 제조 방법을 설명하기 위한 도면들이다. 도 5 내지 도 7에서 각 층들은 예를 들면, 금속유기 화학기상증착(MOCVD; Metal-Organic Chemical Vapor Deposition)에 의해 형성될 수 있지만 이에 한정되는 것은 아니다.
도 5를 참조하면, 기판(110)에 채널층(120) 및 채널 공급층(130)을 순차적으로 증착한다. 채널층(120)은 제1 반도체 물질을 포함할 수 있다. 여기서, 제1 반도체 물질은 Ⅲ-Ⅴ족 계열의 화합물 반도체 물질이 될 수 있지만, 이에 한정되는 것은 아니다.
채널공급층(130)은 채널층(120)을 이루는 제1 반도체 물질과는 다른 제2 반도체 물질을 포함할 수 있다. 제2 반도체 물질은 상기 제1 반도체 물질과 분극 특성, 에너지 밴드갭 및 격자상수 중 적어도 하나가 다를 수 있다. 채널공급층(130)은 예를 들면, Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물들 중에서 선택된 적어도 하나를 포함할 수 있다.
채널 공급층(130) 양측의 채널층(120) 상에 소스 전극(171) 및 드레인 전극(172)을 형성한다. 소스 전극(171) 및 드레인 전극(172)은 다양한 형태로 형성될 수 있으며, 그 형성 순서도 다양하게 변형될 수 있다.
채널 공급층(130)에 디플리션 형성층(140) 및 전류제한층(150)을 순차적으로 증착한 다음, 전류 제한층(160) 및 디플리션 형성층(140)을 소정 형태로 식각한다. 디플리션 형성층(140)은 p형 반도체 물질을 포함할 수 있다. 전류 제한층(160)은 n형 반도체 물질을 포함할 수 있다. 한편, 도면에는 도시되어 있지 않으나, 전류 제한층(160)을 증착한 다음, 그 위에 후술하는 식각 정지층(도 9의 380)을 더 증착할 수도 있다.
도 6을 참조하면, 전류 제한층(160)의 중앙 부분을 식각하여 디플리션 형성층(140)을 오픈시키는 트렌치(160a)를 형성한다. 이어서, 도 7을 참조하면, 전류 제한층(160)에 트렌치(160a)를 채우도록 게이트 전극(150)을 증착한다. 도 7에는 게이트 전극에 의해 분리된 한 쌍의 전류 제한층이 형성되는 경우가 도시되어 있다. 한편, 후술하는 바와 같이, 전류 제한층(160)이 게이트 전극(150)의 하부를 둘러싸도록 형성되는 것도 가능하다.
도 8은 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터(200)를 도시한 것이다. 도 8에 도시된 고 전자 이동도 트랜지스터(200)는 기판(210)을 채널층으로 사용한다는 점을 제외하면 도 2에 도시된 고 전자 이동도 트랜지스터(100)와 동일하다.
도 8을 참조하면, 기판(210)에는 채널공급층(130)이 마련되어 있다. 기판(210)은 채널 물질로서 제1 반도체 물질을 포함할 수 있다. 여기서, 제1 반도체 물질은 Ⅲ-Ⅴ족 계열의 화합물 반도체 물질이 될 수 있지만, 반드시 이에 한정되는 것은 아니다. 예를 들면, 기판(210)은 GaN계 물질을 포함할 수 있다.
채널공급층(130)은 기판(210)에 2차원 전자가스(2DEG)를 유발할 수 있다. 채널공급층(130)은 기판(210)을 이루는 제1 반도체 물질과는 다른 제2 반도체 물질을 포함할 수 있다. 채널공급층(130) 양측의 기판(210)에는 소스 전극(171) 및 드레인 전극(172)이 마련될 수 있다.
채널공급층(130)에는 디플리션 형성층(140)이 마련될 수 있다. 그리고, 디플리션 형성층(140)에는 게이트 전극(150) 및 이 게이트 전극(150)에 의해 분리된 한 쌍의 전류 제한층(160)이 마련될 수 있다. 디플리션 형성층(140), 게이트 전극(150) 및 전류 제한층(160)에 대해서는 전술하였으므로 이에 대한 설명은 생략한다.
도 9는 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터(300)를 도시한 것이다. 도 9에 도시된 고 전자 이동도 트랜지스터(300)는 식각 정지층(etch stop layer, 380)을 포함한다는 점을 제외하면 도 2에 도시된 고 전자 이동도 트랜지스터(100)와 동일하다.
도 9를 참조하면, 디플리션 형성층(140)과 그 위에 마련된 게이트 전극(150) 및 전류 제한층(160) 사이에는 식각 정지층(380)이 마련될 수 있다. 이 식각 정지층(380)은 전술한 디플리션 형성층(140)을 오픈시키는 전류 제한층(160)의 식각 과정이 디플리션 형성층(140)의 상면에서 멈추도록 하는 역할을 할 수 있다. 식각 정지층(380)은 예를 들면 Al을 포함하는 화합물을 포함할 수 있지만, 이에 한정되지는 않는다. 구체적이 예로서, 식각 정지층(380)은 AlxGaN(0<x≤1), AlN 또는 AlInN 등을 포함할 수 있다.
한편, 도 9에는 게이트 전극(150)과 디플리션 형성층(140) 사이에 식각 정지층(380)이 존재하는 경우가 도시되어 있으나, 게이트 전극(150)과 디플리션 형성층(140) 사이에는 전류 제한층(160)의 식각 과정을 통해 식각 정지층(380)이 제거될 수도 있다.
도 10은 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터(400)를 도시한 평면도이다. 도 11은 도 10의 B-B'선을 따라 본 단면도이고, 도 12는 도 10의 C-C'선을 따라 본 단면도이다. 이하에서는 전술한 실시예들과 다른 점을 중심으로 설명한다.
도 10 내지 도 12를 참조하면, 채널공급층(130)에는 디플리션 형성층(140)이 마련될 수 있다. 디플리션 형성층(140)은 p형 반도체 물질을 포함할 수 있다. 여기서, 디플리션 형성층(140)은 소스 전극(171) 및 드레인 전극(172)과 나란한 방향으로 연장된 일체형으로 마련될 수 있다.
디플리션 형성층(140)에는 게이트 전극(450) 및 이 게이트 전극(450)에 의해 분리된 한 쌍의 전류 제한층(460)이 마련될 수 있다. 전류 제한층(460)은 n형 반도체 물질을 포함할 수 있다. 게이트 전극(450)은 디플리션 형성층(140)에 나란한 방향으로 연장된 일체형으로 형성될 수 있다.
각 전류 제한층(460)은 디플리션 형성층(440) 상에서 게이트 전극(450)에 나란한 방향으로 소정 간격 이격되게 마련될 수 있다. 이 경우, 디플리션 형성층(440) 상에서 게이트 전극(450)에 나란한 방향으로 이격되게 마련된 전류 제한층(460) 사이에는 게이트 전극(450)이 마련될 수 있다.
게이트 전극(450)은 전류 제한층(460)의 상면과 접촉하는 상부 및 전류 제한층(460)의 측면과 접촉하는 하부를 포함할 수 있다. 게이트 전극(450)에 의해 분리된 한 쌍의 전류 제한층(460) 사이의 간격은 게이트 전류의 최대값에 의해 결정될 수 있다. 또한, 각 전류 제한층(460)의 면적 및 높이는 전류 제한층(460) 내의 n형 불순물의 농도에 의해 조절되거나 또는 디플리션 형성층(440) 내의 p형 분순물의 농도에 따라 조절될 수 있다.
도 13은 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터(500)를 도시한 평면도이다. 도 14는 도 13의 D-D'선을 따라 본 단면도이고, 도 15는 도 13의 E-E'선을 따라 본 단면도이며, 도 16은 도 13의 F-F'선을 따라 본 단면도이다.
도 13 내지 도 16을 참조하면, 채널공급층(130)에는 p형 반도체 물질을 포함하는 디플리션 형성층(540)이 마련될 수 있다. 디플리션 형성층(540)은 소스 전극(171) 및 드레인 전극(172)과 나란한 방향으로 소정 간격 이격되게 마련될 수 있다. 여기서, 서로 인접한 디플리션 형성층(540)은 2차원 전자가스(2DEG)의 디플리션 영역이 형성될 수 있을 정도의 간격으로 이격될 수 있다. 예를 들면, 서로 이격된 디플리션 형성층(540) 사이의 간격은 대략 1 ㎛ 이하가 될 수 있다. 하지만, 이에 한정되는 것은 아니다. 구체적인 예로서, 서로 이격된 디플리션 형성층 사이의 간격은 대략 200nm 이하가 될 수 있다.
각 디플리션 형성층(540)에는 게이트 전극(550) 및 이 게이트 전극(550)에 의해 분리된 한 쌍의 전류 제한층(560)이 마련될 수 있다. 전류 제한층(560)은 n형 반도체 물질을 포함할 수 있다. 게이트 전극(550)은 소스 전극 및 드레인 전극에 나란한 방향으로 연장되는 일체형으로 마련될 수 있다.
각 전류 제한층(560)은 디플리션 형성층(540)에만 마련됨으로써 게이트 전극(550)에 나란한 방향으로 소정 간격 이격되게 마련될 수 있다. 이 경우, 채널 공급층(130) 상에서 게이트 전극(550)에 나란한 방향으로 이격되게 마련된 디플리션 형성층(540) 사이에는 게이트 전극(550)이 마련될 수 있다.
도 17은 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터(600)를 도시한 평면도이다. 도 18은 도 17의 G-G'선을 따라 본 단면도이고, 도 19는 도 17의 H-H'선을 따라 본 단면도이며, 도 20은 도 13의 I-I'선을 따라 본 단면도이다.
도 17 내지 도 20을 참조하면, 채널공급층(130)에는 p형 반도체 물질을 포함하는 디플리션 형성층(640)이 마련될 수 있다. 디플리션 형성층(640)은 소스 전극(171) 및 드레인 전극(172)과 나란한 방향으로 소정 간격 이격되게 마련될 수 있다.
각 디플리션 형성층(640)에는 게이트 전극(650) 및 이 게이트 전극(650)에 의해 분리된 한 쌍의 전류 제한층(660)이 마련될 수 있다. 전류 제한층(660)은 n형 반도체 물질을 포함할 수 있다. 게이트 전극(650)은 소스 전극(171) 및 드레인 전극(172)에 나란한 방향으로 연장되는 일체형으로 마련될 수 있다.
각 전류 제한층(660)은 게이트 전극(650)에 나란한 방향으로 이격된 디플리션 형성층(640)을 덮도록 채널공급층(130)에 마련될 수 있다. 이 경우, 채널공급층(130) 상에서 게이트 전극(650)에 나란한 방향으로 이격된 디플리션 형성층(640) 사이에는 전류 제한층(660) 및 게이트 전극(650)이 마련될 수 있다.
도 21은 또 다른 예시적인 실시예에 따른 고 전자 이동도 트랜지스터(700)를 도시한 평면도이다. 도 22는 도 21의 J-J'선을 따라 본 단면도이고, 도 23은 도 22의 K-K'선을 따라 본 단면도이다.
도 21 내지 도 23을 참조하면, 채널공급층(130)에는 p형 반도체 물질을 포함하는 디플리션 형성층(740)이 마련될 수 있다. 디플리션 형성층(740)은 소스 전극(171) 및 드레인 전극(172)과 나란한 방향으로 소정 간격 이격되게 마련될 수 있다.
각 디플리션 형성층(740)에는 게이트 전극(750) 및 이 게이트 전극(750)의 하부를 둘러싸는 전류 제한층(760)이 마련될 수 있다. 전류 제한층(760)은 n형 반도체 물질을 포함할 수 있다. 게이트 전극(750)은 소스 전극(171) 및 드레인 전극(172)에 나란한 방향으로 연장되는 일체형으로 형성될 수 있다.
각 전류 제한층(760)은 디플리션 형성층(740)에만 마련됨으로써 게이트 전극(750)에 나란한 방향으로 소정 간격 이격되게 마련될 수 있다. 이 경우, 채널 공급층(130) 상에서 게이트 전극(750)에 나란한 방향으로 이격되게 마련된 디플리션 형성층(740) 사이에는 게이트 전극(750)이 마련될 수 있다.
이상에서는 디플리션 형성층(740)이 게이트 전극(750)에 나란한 방향으로 소정 간격 이격되게 마련되는 경우가 설명되었으나, 디플리션 형성층(740)은 게이트 전극(750)에 나란한 방향으로 연장되는 일체형으로 마련되는 것도 가능하다.
이 경우, 게이트 전극(750)의 하부를 둘러싸는 전류 제한층(760)은 디플리션 형성층 상에서 소정 간격 이격되게 혹은 연장되는 일체형으로 마련될 수 있다. 그리고, 디플리션 형성층(740) 상에서 게이트 전극(750)에 나란한 방향으로 이격되게 마련된 경우에는 전류 제한층(760) 사이에 게이트 전극(750)이 마련될 수 있다. 이상에서 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형이 가능하다.
100,200,300,400,500,600,700.. 고 전자 이동도 트랜지스터
110,210.. 기판
120.. 채널층
130.. 채널공급층
140,440,540,640,740.. 디플리션 형성층
145.. p-n junction에 의한 공핍 영역
150,450,550,650,750.. 게이트 전극
160,460,560,660,760.. 전류 제한층
160a.. 트렌치
171.. 소스 전극
172.. 드레인 전극
380.. 식각 정지층

Claims (21)

  1. 제1 반도체 물질을 포함하는 채널층;
    제2 반도체 물질을 포함하며, 상기 채널층에 2차원 전자가스(2DEG; 2-Dimensional Electron Gas)를 유발하는 채널공급층;
    상기 채널공급층의 양측에 마련되는 소스 전극 및 드레인 전극;
    상기 채널공급층에 마련되어 상기 2차원 전자가스에 디플리션 영역(depletion region)을 형성하는 디플리션 형성층;
    상기 디플리션 형성층의 일부에 마련되는 게이트 전극; 및
    상기 디플리션 형성층의 다른 일부에 상기 게이트 전극과 접촉하도록 마련되는 것으로, 상기 게이트 전극에 인가되는 전압에 따라 상기 게이트 전극에서 상기 디플리션 형성층으로의 전류 흐름을 제한하는 전류 제한층;을 포함하는 고 전자 이동도 트랜지스터.
  2. 제 1 항에 있어서,
    상기 디플리션 형성층은 p형 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함하고, 상기 전류 제한층은 n형 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함하는 고 전자 이동도 트랜지스터.
  3. 제 1 항에 있어서,
    상기 게이트 전극은 상기 전류 제한층의 상면과 접촉하도록 마련된 상부 및 상기 전류 제한층의 측면과 접촉하도록 마련된 하부를 포함하는 고 전자 이동도 트랜지스터.
  4. 제 3 항에 있어서,
    상기 디플리션 형성층은 상기 게이트 전극에 나란한 방향으로 연장되는 일체형으로 마련되는 고 전자 이동도 트랜지스터.
  5. 제 4 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극의 하부 양측에 각각 마련되는 고 전자 이동도 트랜지스터.
  6. 제 5 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극에 나란한 방향으로 연장되는 일체형으로 마련되는 고 전자 이동도 트랜지스터.
  7. 제 5 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극에 나란한 방향으로 소정 간격으로 이격되어 마련되는 고 전자 이동도 트랜지스터.
  8. 제 4 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극의 하부를 둘러싸도록 마련되는 고 전자 이동도 트랜지스터.
  9. 제 3 항에 있어서,
    상기 디플리션 형성층은 상기 게이트 전극에 나란한 방향으로 이격되게 마련되는 고 전자 이동도 트랜지스터.
  10. 제 9 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극의 하부 양측에 각각 마련되는 고 전자 이동도 트랜지스터.
  11. 제 10 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극에 나란한 방향으로 연장되는 일체형으로 마련되는 고 전자 이동도 트랜지스터.
  12. 제 10 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극에 나란한 방향으로 이격되게 마련되는 고 전자 이동도 트랜지스터.
  13. 제 8 항에 있어서,
    상기 게이트 전극은 상기 게이트 전극의 하부를 둘러싸도록 마련되는 고 전자 이동도 트랜지스터.
  14. 제 3 항에 있어서,
    상기 게이트 전극 및 상기 전류 제한층과, 상기 디플리션 형성층 사이에는 식각 정지층(etch stop layer)이 더 마련되는 고 전자 이동도 트랜지스터.
  15. 제 1 항에 있어서,
    상기 제1 반도체 물질은 GaN계 물질을 포함하는 고 전자 이동도 트랜지스터.
  16. 제 1 항에 있어서,
    상기 제2 반도체 물질은 Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물을 포함하는 고 전자 이동도 트랜지스터.
  17. 채널층 및 채널공급층을 형성하는 단계;
    상기 채널공급층에 디플리션 형성층을 형성하는 단계;
    상기 디플리션 형성층에 전류 제한층을 형성하는 단계;
    상기 전류 제한층을 패터닝하여 상기 디플리션 형성층을 오픈시키는 트렌치를 형성하는 단계; 및
    상기 트렌치를 채우도록 상기 전류 제한층에 게이트 전극을 형성하는 단계;를 포함하는 고 전자 이동도 트랜지스터의 제조방법.
  18. 제 17 항에 있어서,
    상기 디플리션 형성층을 형성한 다음, 상기 디플리션 형성층에 식각 정지층을 형성하는 단계를 더 포함하는 고 전자 이동도 트랜지스터의 제조방법.
  19. 제 17 항에 있어서,
    상기 디플리션 형성층은 p형 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함하고, 상기 전류 제한층은 n형 Ⅲ-Ⅴ족 계열의 질화물 반도체를 포함하는 고 전자 이동도 트랜지스터의 제조방법.
  20. 제 17 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극의 하부 양측에 각각 형성되는 고 전자 이동도 트랜지스터의 제조방법.
  21. 제 17 항에 있어서,
    상기 전류 제한층은 상기 게이트 전극의 하부를 둘러싸도록 형성되는 고 전자 이동도 트랜지스터의 제조방법.
KR1020200035803A 2020-03-24 2020-03-24 고 전자 이동도 트랜지스터 및 그 제조방법 KR20210119197A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200035803A KR20210119197A (ko) 2020-03-24 2020-03-24 고 전자 이동도 트랜지스터 및 그 제조방법
US16/939,274 US20210305418A1 (en) 2020-03-24 2020-07-27 High electron mobility transistor and method of manufacturing the same
US17/902,383 US20220416071A1 (en) 2020-03-24 2022-09-02 High electron mobility transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200035803A KR20210119197A (ko) 2020-03-24 2020-03-24 고 전자 이동도 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210119197A true KR20210119197A (ko) 2021-10-05

Family

ID=77856489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200035803A KR20210119197A (ko) 2020-03-24 2020-03-24 고 전자 이동도 트랜지스터 및 그 제조방법

Country Status (2)

Country Link
US (2) US20210305418A1 (ko)
KR (1) KR20210119197A (ko)

Also Published As

Publication number Publication date
US20220416071A1 (en) 2022-12-29
US20210305418A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US9171946B2 (en) Nitride semiconductor device and method of manufacturing the same
US8946780B2 (en) Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
JP6381881B2 (ja) 高電子移動度トランジスタ及びその駆動方法
JP6367533B2 (ja) ノーマリーオフ高電子移動度トランジスタ
US9589951B2 (en) High-electron-mobility transistor with protective diode
US9245738B2 (en) High electron mobility transistor and method of manufacturing the same
US8933446B2 (en) High electron mobility transistors and methods of manufacturing the same
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
KR20210131793A (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
JP4474292B2 (ja) 半導体装置
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
CN103811541B (zh) 功率半导体器件
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
KR20230000718A (ko) 고전자이동도 트랜지스터 및 그 제조 방법
TWI483397B (zh) 功率裝置及製造該功率裝置之方法
TWM508782U (zh) 半導體裝置
KR20210119197A (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
KR102071018B1 (ko) 혼합 접합 드레인을 구비하는 질화물 반도체 소자 및 그 제조 방법
KR20240011387A (ko) 고전압에 강한 GaN 반도체 소자의 구조 및 그 제조방법
KR20220156328A (ko) 고 전자 이동도 트랜지스터
KR101480068B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR20220028926A (ko) 단방향 전력 스위칭 소자
KR20190051775A (ko) 질화물 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination