KR20210107186A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20210107186A
KR20210107186A KR1020200016994A KR20200016994A KR20210107186A KR 20210107186 A KR20210107186 A KR 20210107186A KR 1020200016994 A KR1020200016994 A KR 1020200016994A KR 20200016994 A KR20200016994 A KR 20200016994A KR 20210107186 A KR20210107186 A KR 20210107186A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor light
electrode
pad
Prior art date
Application number
KR1020200016994A
Other languages
English (en)
Other versions
KR102345831B1 (ko
Inventor
정겨울
김경민
Original Assignee
주식회사 에스엘바이오닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스엘바이오닉스 filed Critical 주식회사 에스엘바이오닉스
Priority to KR1020200016994A priority Critical patent/KR102345831B1/ko
Priority to PCT/KR2021/001891 priority patent/WO2021162516A1/ko
Publication of KR20210107186A publication Critical patent/KR20210107186A/ko
Application granted granted Critical
Publication of KR102345831B1 publication Critical patent/KR102345831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 상부와 하부를 관통하는 하나 이상의 홀이 형성된 딱딱한 기판; 기판에 구비되며, 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩; 평면상에서 전극과 일정거리 떨어져 형성되며, 기판의 홀을 통해 외부와 전기적으로 연결되는 패드; 적어도 하나 이상의 반도체 발광소자 칩의 전극과 전기적으로 연결되며, 패드와 전극 사이를 연결하는 전기적 연결; 그리고, 적어도 하나 이상의 반도체 발광소자 칩을 덮는 봉지재;를 포함하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 신뢰성이 높은 반도체 발광소자에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면이다.
반도체 발광소자 칩은 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(60)과, 패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(10) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 본 명세서에서 반도체 발광소자 칩 또는 반도체 발광소자가 전기적으로 연결되는 외부는 PCB(Printed Circuit Board), 서브마운트, TFT(Thin Film Transistor) 등을 의미한다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자 칩은 성장기판(10), 성장기판(10) 위에, 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni 확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90, 91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이일 수 있다.
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자 칩은 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 형성되어 있으며, 성장 기판이 제거된 측에 형성된 상부 전극(31), 제2 반도체층(50)에 전류를 공급하는 한편 반도체층(30, 40, 50)을 지지하는 지지 기판(51), 그리고 지지 기판(51)에 형성된 하부 전극(52)을 포함한다. 상부 전극(31)은 와이어 본딩을 이용하여 외부와 전기적으로 연결된다. 하부 전극(52)측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 3과 같이 전극(31, 52)이 활성층(40)의 위 및 아래에 1개씩 있는 구조의 반도체 발광소자 칩을 수직 칩(Vertical Chip)이라 한다.
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자(100)는 패드로 기능하는 리드 프레임(110, 120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자 칩(150; Vertical Type Light Emitting Chip)이 구비되어 있고, 캐비티(140)는 파장 변환재(160)를 함유하는 봉지제(170)로 채워져 있다. 수직형 반도체 발광소자 칩(150)의 하면이 리드 프레임(110)에 전기적으로 직접 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자 칩(150)에서 나온 광의 일부가 파장 변환재(160)를 여기 시켜 다른 색의 광을 만들어 두 개의 서로 다른 광이 혼합되어 백색광을 만들 수 있다. 예를 들어 반도체 발광소자 칩(150)은 청색광을 만들고 파장 변환재(160)에 여기 되어 만들어진 광은 황색광이며, 청색광과 황색광이 혼합되어 백색광을 만들 수 있다. 도 4는 도 3에 도시된 수직형 반도체 발광소자 칩(150)을 사용한 반도체 발광소자를 보여주고 있지만, 도 1 및 도 2에 도시된 반도체 발광소자 칩을 사용하여 도 4와 같은 형태의 반도체 발광소자를 제조할 수도 있다.
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
도 5는 LED 디스플레이에서 한 개의 픽셀(pixel) 구조를 나타내는 평면도(190)이다. 픽셀의 구조는 PCB 위에 형성된 전도체층(191)에 반도체 발광소자 칩(194, 195, 196)이 전기적으로 연결되어 있다. 청색을 발광하는 반도체 발광소자 칩(194)은 래터럴 칩으로 와이어 본딩을 통해 전도체층(191)과 전기적으로 연결되고 전도체층(191) 위에 절연성 접착제(193)로 접착되어 있다. 녹색과 적색을 발광하는 반도체 발광소자 칩(195, 196)은 수직 칩으로서 도전성 접착제(197) 및 와이어 본딩을 통해 전도체층(191)과 전기적으로 연결되어 있다. 그리고 인접한 다른 픽셀과 구분하기 위해서 커버부품(192)으로 둘러싸여 있다. 도면에는 도시하지 않았지만 반도체 발광소자 칩(194, 195, 196)을 보호하기 위해서 밀봉재가 반도체 발광소자 칩(194, 195, 196)을 덮고 있다.
소형화 및 경량화 추세에 따라서 반도체 발광소자의 크기는 점점 소형화 되었다. 그런데 최대 변의 크기가 300um 이하의 크기를 갖는 미니 또는 마이크로 반도체 발광소자 칩을 사용한 반도체 발광소자는 패드의 크기 및 패드 사이의 간격이 작아지면서 쇼트 및 부착불량 등 SMT 공정에서 문제가 발생하였다.
이에 본 개시는 미니 또는 마이크로 반도체 발광소자 칩을 사용한 반도체 발광소자에서 SMT 공정에서의 문제점을 해결하고 더 나아가 투명 디스플레이에 적합한 반도체 발광소자를 제공하고자 한다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 측면에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 상부와 하부를 관통하는 하나 이상의 홀이 형성된 딱딱한 기판; 기판에 구비되며, 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩; 평면상에서 전극과 일정거리 떨어져 형성되며, 기판의 홀을 통해 외부와 전기적으로 연결되는 패드; 적어도 하나 이상의 반도체 발광소자 칩의 전극과 전기적으로 연결되며, 패드와 전극 사이를 연결하는 전기적 연결; 그리고, 적어도 하나 이상의 반도체 발광소자 칩을 덮는 봉지재;를 포함하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면,
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면,
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면,
도 10은 도 9(b)의 A를 자세하게 설명하는 도면,
도 11은 본 개시에 따른 패턴의 예들을 나타내는 도면,
도 12는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,
도 13은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 예를 나타내는 도면,
도 14는 본 개시에 따른 제너다이오드를 설명하는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 16 내지 도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타낸 도면,
도 19 내지 도 20은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이다.
도 6(a)는 반도체 발광소자(100)의 평면도이며, 도 6(b)는 도 6(a)의 AA' 단면을 나타낸다.
반도체 발광소자(100)는 적어도 하나 이상의 반도체 발광소자 칩(110), 복수의 패드(121), 전기적 연결(123) 및 봉지재(150)를 포함한다.
적어도 하나 이상의 반도체 발광소자 칩(110)은 복수의 전극(111)을 포함한다.
복수의 패드(121)는 평면상에서 적어도 하나 이상의 반도체 발광소자 칩(110)과 일정거리 떨어져 형성된다. 반도체 발광소자(100)는 패드(121)를 통해 직접 외부와 전기적으로 연결된다.
복수의 패드(121)는 적어도 하나 이상의 반도체 발광소자 칩(110) 아래에 구비되지 않는다. 즉, 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이에 일정거리가 형성된다. 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이에 일정거리를 형성하여 패드(121)의 크기를 키울 수 있고 패드(121) 사이의 간격을 넓혀 SMT(표면실장기술: Surface Mounted Technology) 공정에서 쇼트 및 부착불량 등의 문제를 해결하였다. 또한 반도체 발광소자(100)를 구성하는 소자 중 패드(121) 및 반도체 발광소자 칩(110)과 같이 일정한 면적을 차지하는 소자가 밀집되지 않고 떨어져 구비되어 투명 디스플레이에 적용하는 경우 반도체 발광소자(100)가 눈에 잘 띄지 않게 할 수 있다. 더 나아가, 패드(121)와 반도체 발광소자 칩(110) 사이의 간격을 통해 빛이 나갈 수 있어 6면 발광이 가능하다. 이때, 복수의 패드(121)는 복수의 전극(111)과 각각 대응된다.
전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 구비된다. 전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이를 전기적으로 연결한다. 특히 전기적 연결(123)은 패드(121)와 동일한 평면에 형성될 수 있다.
전기적 연결(123)은 도 6(a)에서는 하나의 선으로 형성된다. 전기적 연결(123)이 하나의 선으로 형성되는 경우 전기적 연결(123)이 끊어지면 반도체 발광소자 칩(110)을 구동시킬 수 없는 문제점이 생길 수 있으며 이의 해결방안은 도 7에서 설명한다.
봉지재(150)는 적어도 하나 이상의 반도체 발광소자 칩(110)을 덮는다. 투광성의 봉지재(150)와 반도체 발광소자 칩(110)과 패드(121)가 일정 간격 떨어져 형성되어 본 개시는 6면 발광이 가능한 반도체 발광소자가 될 수 있다. 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150)로부터 돌출될 수 있다. 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150) 내에 형성되는 경우는 도 7에서 설명한다.
패드(121)의 크기는 반도체 발광소자 칩(110)의 크기보다 크고 패드(121)와 반도체 발광소자 칩(110) 사이의 일정 거리는 반도체 발광소자 칩(110)의 크기보다 큰 것이 바람직하다. 예를 들면, 하나의 반도체 발광소자 칩(110)의 크기는 최대 변의 크기가 300um이하의 미니 또는 마이크로 반도체 발광소자 칩이며, 하나의 패드(121)의 크기는 최대 변의 크기가 100um 이상이며, 하나의 패드(121)와 하나의 반도체 발광소자 칩(110) 사이의 거리는 최대 변의 크기가 150um 이상이며, 반도체 발광소자(100)의 크기는 최대 변의 크기가 300um 이상이다.
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이다.
도 7(a)는 반도체 발광소자(100)의 평면도를 나타낸 도면이며, 도 7(b)는 도 7(a)의 반도체 발광소자(100)의 단면을 나타낸 도면이다.
전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 각각 복수의 경로를 형성한다. 복수의 경로를 통해서 복수의 패드(121)와 복수의 전극(111) 사이가 전기적으로 연결되기 때문에 하나의 경로가 단절되더라도 나머지 경로로 복수의 패드(121)와 복수의 전극(111) 사이는 전기적으로 연결된다. 따라서, 도 6(a)와 같이 하나의 선만 있는 경우에는 하나의 선이 단선되면 반도체 발광소자가 작동이 되지 않지만, 하나의 선이 단선되더라도 복수의 패드(121)와 복수의 전극(111) 사이에 전기적 연결(123)의 복수의 경로 중 하나라도 전기적으로 연결될 수 있다. 또한, 전기적 연결(123)이 밀집되지 않고 얇고 넓게 퍼지게 되므로 반도체 발광소자(100)의 뒷면이 더 잘 보이게 된다.
봉지재(150)가 전기적 연결(123)을 덮고 있으며 전기적 연결(123)의 적어도 일부분이 노출될 수 있다. 봉지재(150)가 복수의 패드(121)를 덮고 적어도 패드의 일부분이 노출될 수 있다.
제너다이오드(130)는 적어도 하나 이상의 반도체 발광소자 칩(110)에 걸리는 역전압을 방지하기 위해 구비된다. 제너다이오드(130)는 반도체 발광소자 칩(110)과 병렬 연결되며, 반도체 발광소자 칩(110)에 역전압이 걸렸을 때, 제너다이오드(130)로 전류가 흐르도록하여 반도체 발광소자 칩(110)을 보호한다.
그리고, 제너다이오드(130)는 복수의 제너전극(131)을 가지며, 복수의 제너전극(131) 중 하나는 복수의 패드(121) 중 대응되는 하나의 패드(121) 위에 접촉되고, 복수의 제너전극(131) 중 다른 제너전극(131)은 대응되는 적어도 하나 이상의 반도체 발광소자 칩(110)과 역병렬로 연결되도록 전기적으로 연결된다. 이때, 복수의 제너전극(131) 중 하나의 제너전극(131)은 반도체 발광소자 칩(110)의 복수의 전극(121) 중 하나와 연결될 수 있고 복수의 패드(121) 중 하나에 연결되거나, 전기적 연결(123)에 연결될 수 있다. 제너다이오드(130)는 도 14에서 자세히 설명하도록 한다.
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면이다.
도 8(a)는 전기적 연결(123)이 복수의 패드(121)와 복수의 전극(111) 사이에 복수의 경로가 형성된 일 예이다.
도 8(b)는 전기적 연결(123)이 네트형으로 형성된 일 예이다. 전기적 연결(123)의 패턴은 육각형으로서 벌집모양으로 형성된 일 예이다. 패턴이 일정한 크기로 형성된 예이다. 네트형은 반도체 발광소자(100)의 뒷면이 더 잘 보이게 된다.
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면이다.
도 9(a)는 본 개시에 따른 복수의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)의 일 예를 나타내는 도면이다.
적어도 하나 이상의 반도체 발광소자 칩(110)은 제1 전극(111-1)과 제2 전극(111-2)을 포함하는 제1 반도체 발광소자 칩(110), 제3 전극(111-3)과 제4 전극(111-4)을 포함하는 제2 반도체 발광소자 칩(110) 및 제5 전극(111-5)과 제6 전극(111-6)을 포함하는 제3 반도체 발광소자 칩(110)을 포함할 수 있다. 하나의 반도체 발광소자 칩(110)의 제1 전극(111-1)과 제2 전극(111-2)은 서로 다른 극성을 가진다. 예를 들면, 제1 반도체 발광소자 칩(110)의 제1 전극(111-1)은 -전극이고, 제2 전극(111-2)은 +전극일 수 있다. 제2 반도체 발광소자 칩(110)의 제3 전극(111-3)은 -전극이고, 제4 전극(111-4)은 +전극일 수 있다. 제3 반도체 발광소자 칩(110)의 제5 전극(111-5)은 -전극이고, 제6 전극(111-6)은 +전극일 수 있다.
복수의 패드(121)는 제1 패드(121-1), 제2 패드(121-2), 제3 패드(121-3) 및 제4 패드(121-4)를 포함한다. 제1 패드(121-1)는 제1 전극(111-1), 제3 전극(111-3), 및 제5 전극(111-5)과 전기적으로 연결된다. 제2 패드(121-2)는 제2 전극(111-2)과 전기적으로 연결된다. 제3 패드(121-3)는 제4 전극(111-4)과 연결된다. 제4 패드(121-4)는 제6 전극(111-6)과 연결된다. 제1 패드(121-1)와 제2 패드(121-2), 제3 패드(121-3), 제4 패드(121-4)는 극성이 서로 다르게 형성될 수 있다. 제2 패드(121-2), 제3 패드(121-3) 및 제4 패드(121-4)는 극성이 같지만 제1 반도체 발광소자 칩(110), 제2 반도체 발광소자 칩(110) 및 제3 반도체 발광소자 칩(110)의 ON/OFF를 각각 제어하기 위해 분리되어 형성된다.
전기적 연결(123)은 제1 전기적 연결(123-1), 제2 전기적 연결(123-2), 제3 전기적 연결(123-3) 및 제4 전기적 연결(123-4)을 포함한다. 제1 전기적 연결(123-1)은 제1 패드(121-1)와 제1 전극(111-1), 제3 전극(111-3) 및 제5 전극(111-5) 사이를 전기적으로 연결한다. 제2 전기적 연결(123-2)은 제2 패드(121-2)와 제2 전극(111-2) 사이를 전기적으로 연결한다. 제3 전기적 연결(123-3)은 제3 패드(121-3)와 제4 전극(111-4) 사이를 전기적으로 연결한다. 제4 전기적 연결(123-4)은 제4 패드(121-4)와 제6 전극(111-6) 사이를 전기적으로 연결한다.
복수의 반도체 발광소자 칩(110)은 백색광을 내거나 여러 가지 색을 내기 위해서 여러 가지 조합으로 ON/OFF 될 수 있다. 복수의 반도체 발광소자 칩(110)은 가운데에 모여서 반도체 발광소자(100)에 구비되며, 하나의 반도체 발광소자 칩(110;110-1,110-2,110-3)과 하나의 패드(121;121-1,121-2,121-3) 사이에는 일정거리가 형성될 수 있다.
복수의 반도체 발광소자 칩(110)은 색이 잘 섞여서 하나의 화소를 구성해야 하기 때문에 복수의 반도체 발광소자 칩(110)이 반도체 발광소자(100)의 중앙에 구비될 수 밖에 없다. 복수의 반도체 발광소자 칩(110) 아래에 복수의 패드(121)가 구비되고, 복수의 패드(121)가 SMT 공정에 들어가게 되면 가까운 복수의 패드(121)가 쇼트 될 수 있는 문제가 생길 수 있다. 따라서 복수의 패드(121)와 반도체 발광소자 칩(110) 사이에 전기적 연결(123)을 하는 것을 특징으로 하는 본 개시는 도 9와 같이 복수의 미니 또는 마이크로 반도체 발광소자 칩(110)을 중앙에 모아서 배치하는 경우 더 효과적이다.
도 9(b)는 본 개시에 따른 복수의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)의 다른 예를 나타내는 도면이다.
도 9(a)에서 설명한 하나의 선으로 형성된 전기적 연결(123)은 끊어지는 문제점을 해결하기 위해서 네트형으로 형성할 수 있다. 전기적 연결(123)은 더 얇게 형성되고 전기적 연결(123)이 형성되는 총 면적은 넓게 형성된다. 도 7에서 설명한 바와 같이 전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 복수의 경로가 형성되어 얇은 전기적 연결(123)의 일부가 단선되더라도 연결된 경로가 존재할 확률이 높아진다. 따라서 반도체 발광소자 칩(110)에 전기가 통하지 않을 확률이 낮아진다.
전기적 연결(123)은 일정한 패턴을 가지도록 형성될 수 있다. 전기적 연결(123)은 네트형으로 형성될 수 있다. 복수의 패드(121) 또는 복수의 전극(111)에 접촉되는 전기적 연결(123)의 패턴의 크기가 복수의 패드(121) 또는 복수의 전극(111)에 접촉되지 않는 패턴의 크기보다 작게 형성된다. 자세한 이유는 도 10에서 설명한다.
제1 전기적 연결(123-1) 내지 제4 전기적 연결(123-4)은 네트형으로 형성된다. 네트형은 패턴이 복수 개 연결되어 형성된다. 패턴은 도형으로 형성될 수 있으며, 패턴의 예들은 도 11에서 설명한다. 제1 전기적 연결(123-1) 내지 제4 전기적 연결(123-4)을 네트형으로 형성하는 것은 투명 디스플레이에서 반도체 발광소자(100)가 사용되는 경우, 도 9(a)의 전기적 연결(123)보다 얇은 선으로 넓게 퍼져 있으므로, 도 9(a)의 반도체 발광소자(100) 뒷면 보다 도 9(b)의 반도체 발광소자(100)의 뒷면이 더 잘 보일 수 있다.
도 10은 도 9(b)의 A를 자세하게 설명하는 도면이다.
제3 패드(121-3)와 제4 전극(111-4) 사이에는 제3 전기적 연결(123-3)이 위치한다. 제3 전기적 연결(123-3) 중 제3 패드(121-3)와 제4 전극(111-4)에 접촉하는 패턴(a)의 크기는 작아진다. 왜냐하면 제3 패드(121-3)와 제4 전극(111-4)에 접촉하는 패턴(a)의 크기가 작아져야 더 많은 경로가 형성될 수 있기 때문이다. 제3 패드(121-3)와 제4 전극(111-4)에 닿을 수 있는 제3 전기적 연결(123-3)의 면적은 한정되어 있기 때문에 더 많은 경로를 형성하기 위해 제3 패드(121-3)와 제3 전극(111-3)에 접촉하는 패턴(a)의 크기를 접촉하지 않는 패턴 (b)보다 작게 형성할 수 있다. 따라서 제1 패드(121-1)와 제3 전극(111-3) 사이의 제3 전기적 연결(123-3)이 단선되는 확률을 낮출 수 있고, 하나의 크기를 가지는 패턴으로 형성하는 것보다 전기적 연결(121)에 복수의 경로가 형성될 수 있게 된다.
도 11은 본 개시에 따른 패턴의 예들을 나타내는 도면이다.
패턴은 다양한 도형으로 형성될 수 있다. 도 11(a)(b)와 같이 다양한 사각형, 도 11(c)와 같이 육각형 도 11(d)와 같이 원형 및 도 11(e)와 같이 삼각형으로 형성될 수 있다. 패턴의 모양은 도시된 도면으로 한정되지 않는다.
도 12는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면이다.
적어도 하나 이상의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)를 제조하는 방법에 있어서, 먼저, 도 12(a)와 같이 기판(140)을 준비한다. 기판(140)은 이후에 반도체 발광소자 칩(110)이 임시로 고정되며, 예를 들면, 실리콘 테이프 등일 수 있다. 기판(140)은 반도체 발광소자 칩(110)과 전기적으로 연결되지 않는다.
이후, 도 12(b)와 같이 기판(140) 위에 적어도 하나 이상의 반도체 발광소자 칩(110)을 구비한다. 이때, 도시하지는 않았지만 제너다이오드(130;도 7 참조)가 기판(140) 위에 구비될 수 있다. 제너다이오드(130)는 적어도 하나 이상의 반도체 발광소자 칩(110)과 대응되도록 구비되며, 적어도 하나 이상의 반도체 발광소자 칩(110)으로부터 일정거리 떨어지도록 제너다이오드(130)를 구비할 수 있다.
이후, 도 12(c)와 같이 기판(140)과 적어도 하나 이상의 반도체 발광소자 칩(110) 위에 봉지재(150)를 구비한다. 기판(140) 위에 봉지재(150)를 덮어서 반도체 발광소자 칩(110)이 고정되도록 할 수 있다.
이후, 도 12(d)과 같이 기판(140)을 제거한다. 임시로 반도체 발광소자 칩(110)을 고정하기 위한 구성이므로 이를 제거할 수 있다.
이후, 도 12(e)와 같이 봉지재(150)에 반도체 발광소자 칩(110)과 일정거리 떨어진 복수의 패드(121) 및 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이를 연결하는 전기적 연결(123)을 형성한다. 봉지재(150)가 형성된 후 반도체 발광소자 칩(110)과 봉지재(150) 아래에 복수의 패드(121) 및 전기적 연결(123)이 형성되므로 복수의 패드(121) 및 전기적 연결(123)은 봉지재(150)로부터 돌출된다. 봉지재(150)의 일면에 증착 등과 같은 방법으로 복수의 패드(121) 및 전기적 연결(123)을 형성하기 때문에 복수의 패드(121) 및 전기적 연결(123)은 동일 평면상에 구비된다.
도 13은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 예를 나타내는 도면이다.
적어도 하나 이상의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)를 제조하는 방법에 있어서, 먼저, 도 13(a)와 같이 기판(140)을 준비한다. 기판(140)은 이후에 반도체 발광소자 칩(110)이 임시로 고정되며, 예를 들면, 실리콘 테이프 등일 수 있다. 기판(140)은 반도체 발광소자 칩(110)과 전기적으로 연결되지 않는다.
이후, 도 13(b)와 같이 기판(140)에 적어도 하나 이상의 반도체 발광소자 칩(110)과 일정거리 떨어진 복수의 패드(121) 및 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이를 연결하는 전기적 연결(123)을 형성한다. 기판(140)의 일면에 증착 등과 같은 방법으로 복수의 패드(121) 및 전기적 연결(123)을 형성하기 때문에 복수의 패드(121) 및 전기적 연결(123)은 동일 평면상에 구비된다.
이후, 도 13(c)와 같이 기판(140)에 적어도 하나 이상의 반도체 발광소자 칩(110)을 구비한다. 반도체 발광소자 칩(110)은 전기적 연결(123)에 접촉할 수 있도록 위치할 수 있다. 이때, 도시하지는 않았지만 복수의 패드(121) 위에 적어도 하나 이상의 반도체 발광소자 칩(110)과 대응되는 제너다이오드(130)를 구비할 수 있다.
이후, 도 13(d)와 같이 기판(140)과 적어도 하나 이상의 반도체 발광소자 칩(110) 위에 봉지재(150)를 구비한다.
이후, 도 13(e)와 같이 기판(140)을 제거한다. 복수의 패드(121) 및 전기적 연결(123)을 형성한 후 봉지재(150)을 덮기 때문에 복수의 패드(121) 및 전기적 연결(123)은 봉지재(150) 내에 구비되고, 기판(140)을 제거하는 경우 복수의 패드(121) 및 전기적 연결(123)은 기판(140)과 접촉되어 있던 일 면만 노출된다.
복수의 패드(121) 및 전기적 연결(123)은 봉지재(150) 내에 구비되는 것이 바람직하다. 왜냐하면 도 12(e)와 같이 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150) 밖으로 돌출되는 경우 봉지재(150)와 복수의 패드(121) 및 전기적 연결(123)의 접착력이 약해서 서로 분리될 수 있기 때문이다.
도 14는 본 개시에 따른 제너다이오드를 설명하는 도면이다.
도 14(a)는 종래의 반도체 발광소자에서 제너다이오드가 실장되는 일 예를 나타내는 도면이다.
PCB 기판(240)에는 홀(H)이 구비되고, PCB 기판(240) 아래에 구비된 패드(221)를 형성하면서 전기적 연결이 홀(H)을 따라 형성되고, PCB 기판(240)의 윗면으로 돌출되도록 전기적 연결이 형성된다. 패드(221)와 연결되도록 PCB 기판(240)의 윗면에 패드전극(223)을 형성하는데, 돌출된 전기적 연결에 의해서 패드전극(223)도 돌출되어 형성된다. 따라서 제너다이오드(130)의 제너전극(131)을 패드전극(223)에 부착하면 틈이 생겨서 제너다이오드(130)가 떨어지기 쉬운 문제점이 있었다. 따라서 도시하지는 않았지만 제너다이오드(130)는 홀(H)을 피해서 패드전극(223) 이외의 부분에 구비되며, 제너다이오드(130)는 패드(221)와도 중복되지 않는 위치에 구비되었다.
도 14(b)는 도 7의 BB' 단면을 나타내는 도면이다.
하나의 패드(121)에 제너다이오드(130)의 제너전극(131) 중 하나가 접촉되어 있다. 이는 본 개시는 홀(H;도 14(a)) 및 패드전극(223; 도 14(a)) 없이 패드(121)가 평탄하게 형성되기 때문에 가능한 구조이다.
패드(121)와 제너다이오드(130)는 광손실을 높일 수 있는 구성이며, 패드(121)가 평탄하게 형성되어 평면상에서 패드(121) 내에 제너다이오드(130)가 위치할 수 있어서 패드(121)의 면적과 제너다이오드(130)의 면적이 겹치도록 형성되어 광손실을 줄일 수 있다. 또한, 투명 디스플레이에 적용하는 경우에는 패드(121)와 제너다이오드(130)가 많은 부분이 겹치게 되므로 반도체 발광소자(100)의 투명도를 높일 수 있다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
도 15(a)는 반도체 발광소자(100)의 하면을 나타내는 저면도이며, 반도체 발광소자(100)에 하나의 반도체 발광소자 칩(110)이 구비된 예이다. 도 15(b)는 도 15(a)의 AA' 단면을 나타내는 도면이다.
반도체 발광소자(100)는 전기적 연결(123)을 덮고 복수의 패드(121)를 노출시키는 절연층(160)을 포함할 수 있다. 절연층(160)으로 전기적 연결(123)을 덮어 솔더링시 쇼트의 위험성을 줄일 수 있다. 전기적 연결(123)과 패드(121)가 봉지재(150) 내부에 구비되는 예를 나타내었지만 전기적 연결(123)과 패드(121)가 봉지재(150)로부터 돌출되는 예에도 적용할 수 있다. 절연층(160)은 도 12(e) 및 도 13(e) 이후에 실크 스크린 인쇄 등의 방법을 이용하여 형성할 수 있다.
절연층(160)의 높이(h)는 10um이하로 형성되는 것이 바람직하다. 절연층(160)은 도 12(e) 또는 도 13(e) 이후에 복수의 패드(121)가 노출되도록 형성하기 때문에 복수의 패드(121)가 절연층(160) 보다 낮게 형성될 수 있다. 솔더링에 의해 외부와 전기적으로 연결될 때, 솔더물질이 복수의 패드(121)와 잘 접촉하기 위해 절연층(160)의 높이(h)는 10um 이하로 얇은 것이 바람직하다. 또는 절연층(160)의 형성 이후에 도금 등의 방법으로 복수의 패드(121)의 높이를 점선(122)과 같이 높여 절연층(160)의 높이(h)와 같거나 높게 형성할 수 있다.
절연층(160)은 투명한 재질 또는 불투명한 재질 중 적어도 하나 이상으로 형성될 수 있다. 절연층(160)이 투명한 재질로 형성되는 경우에는 반도체 발광소자(100)는 6면 발광할 수 있다. 반면에, 절연층(160)이 불투명한 재질로 형성되는 경우에는 반도체 발광소자(100)는 5면 발광할 수 있다. 투명 디스플레이에 적용되는 경우 뒷면으로 빛이 나가지 않도록 해야 하는 경우도 있다. 따라서 절연층(160)을 불투명한 재질로 형성할 수 있다. 그러나 예를 들어 반도체 발광소자의 크기가 500umX500um 이하인 경우 절연층이 불투명해도 반도체 발광소자가 잘 시인되지 않지만 본 개시와 같이 패드와 반도체 발광소자 칩 사이의 간격을 ??혀서 반도체 발광소자(100)의 크기가 기존보다 큰 경우(예 : 1500umX1500um 크기의 반도체 발광소자)에 반도체 발광소자(100)가 잘 시인될 수 있다. 이와 같은 문제점을 해결하기 위해서 반도체 발광소자 칩(110) 아래의 절연층(160) 중 도 15(a)의 점선으로 표시된 부분(170)만 불투명한 재질로 형성되고 나머지 부분은 투명한 재질로 형성될 수 있다. 이 경우에 반도체 발광소자 칩(110)에서 나온 빛이 반도체 발광소자(100)의 아래로 나가는 것을 막고 나머지 부분은 투명하여 본 개시에 의해 반도체 발광소자의 크기가 커진 경우에도 반도체 발광소자의 아래로 빛이 나가지 않는 것이 필요한 투명 디스플레이에 적용할 수 있다. 이때, 점선으로 표시된 부분(170)의 크기는 300um 이하인 것이 바람직하다.
도 15(c)는 반도체 발광소자(100)의 하면을 나타내는 저면도이며, 반도체 발광소자(100)에 복수의 반도체 발광소자 칩(110)이 구비된 예이다. 도 15(d)는 도 15(c)의 BB' 단면을 나타내는 도면이다.
도 15(a) 및 도 15(b)에서 설명한 것들이 도 15(c)와 도 15(d)에 적용될 수 있다.
도 16 내지 도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타낸 도면이다.
도 16은 반도체 발광소자(200)의 평면도를 나타내고, 도 17은 도 16의 AA'단면도를 나타내고, 도 18은 반도체 발광소자(200)의 배면도를 나타낸다.
반도체 발광소자(200)는 기판(210), 반도체 발광소자 칩(220), 패드(230), 전기적 연결(240) 및 봉지재(250)를 포함한다.
기판(210)은 기판(210)의 상부(211)와 기판(210)의 하부(212)를 관통하는 하나 이상의 홀(213)을 포함하고, 딱딱하게 형성된다. 기판(210)은 열변형율이 패드(230) 및 전기적 연결(240)과 유사한 것이 바람직하다. 기판(210)의 열변형율이 패드(230) 및 전기적 연결(240)보다 크면 패드(230) 및 전기적 연결(240)이 끊어질 위험성이 크며, 기판(210)의 열변형율이 패드(230) 및 전기적 연결(240)보다 작으면 패드(230) 및 전기적 연결(240)이 기판(210)으로부터 박리가 될 확률이 높기 때문이다. 반도체 발광소자 칩(220)은 기판(210)에 구비되며, 전극(221)을 포함한다. 예를 들면, 반도체 발광소자 칩(220)은 제1 전극(221-1)과 제2 전극(221-2)을 포함할 수 있다.
패드(230)는 기판(210)의 상부(211)에 구비된 상부 패드(232), 기판(210) 하부(212)에 구비된 하부 패드(233) 및 상부 패드와 하부 패드(233) 사이에 구비되는 관통 전기적 연결(231)을 포함할 수 있다. 패드(230)는 평면상에서 반도체 발광소자 칩(220)의 전극(221)과 일정거리(L) 떨어져 형성된다. 패드(230)는 기판(210)의 하나 이상의 홀(213)을 통해 상부(211)에서 하부(212)까지 연결된다. 패드(230)는 외부와 전기적으로 연결된다.
전기적 연결(240)은 패드(230)와 적어도 하나 이상의 반도체 발광소자 칩(220)의 전극(221)의 사이에 구비될 수 있다. 전기적 연결(240)은 패드(230)와 전극(221) 사이를 전기적으로 연결한다. 전기적 연결(240)은 투광성 재료로 형성 될 수 있으며, 일 예로 ITO(Indium Tin Oxide)일 수 있다. ITO는 솔더레지스트 기능을 하여, 솔더레지스트를 따로 사용하지 않고 솔더가 붙지 않도록 할 수 있다.
봉지재(250)는 적어도 하나 이상의 반도체 발광소자 칩(220), 전기적 연결(240), 상부 패드(232)를 덮고, 봉지재(250)는 적어도 하나 이상의 반도체 발광소자 칩(220), 전기적 연결(240) 및 상부 패드(232)를 보호할 수 있다.
도 15 이전의 반도체 발광소자(200)는 딱딱한 부분이 없어서 봉지재(250)의 수축에 의해서 반도체 발광소자(200)의 사이즈가 변하는 문제점이 있었다. 반도체 발광소자(200)의 사이즈가 변하면서, 전극이 파손되거나 들떠 연결 되지 않는 불량이 발생합니다. 이 문제점을 해결하기 위해 봉지재(250)의 수축에 의해서 영향을 받지 않는 기판(210)을 구비함으로서, 반도체 발광소자(200)가 수축 및 팽창하지 않아 신뢰성을 높힐 수 있다.
또한, 일반적으로 유리로 형성된 기판(210)에 레이저를 사용하여 홀(213)을 형성하는 것은 시간이 오래 걸리고, 홀(213)을 쉽게 형성하기 어려운 단점이 있었다. 유리 중 기판(210)이 감광성 유리일 때, 습식 식각을 통해 기판(210)에 간단하게 홀(213)을 형성할 수 있다. 이를 통해, 기판(210)에 홀(213)을 형성하는 공정을 단순화 시키고, 비싼 레이저 기기를 사용하지 않는 점에서 비용을 줄일 수 있다.
도 19 내지 도 20은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면이다
먼저, 도 19(a)와 같은 기판(210)을 준비한다.
이후, 도 19(b)와 같이 준비된 기판(210)에 홀(213)을 형성한다. 홀(213)은 기판(210)의 상부(211)와 하부(212)를 관통하도록 형성된다. 홀(213)에는 관통 전기적 연결(231)이 형성될 수 있다. 홀(213)을 형성하는 방법은 미도시 되었지만, 간단하게 설명하면, 포지티브 경우, 홀(213)이 형성될 부분을 노광하고, 노광된 부분이 에칭액에 의해 식각(에칭)될 수 있도록 한다. 그리고, 홀(213)을 도통 가능한 물질로 채워 관통 전기적 연결(231)을 형성하고, 기판(210)의 표면의 불균형 및 기판(210) 표면의 이물질(도통 가능한 물질)을 제거할 수 있다.
이후, 도 19(c)와 같이 기판(210)에는 패드(230)가 형성된다. 패드(230)는 기판(210)의 상부(211)와 하부(212)에 형성될 수 있으며, 하부(212)의 패드(230)는 외부와 전기적으로 연결된다. 상부(211) 및 하부(212)의 패드(230)를 전기적으로 연결되는 홀(213)에 관통 전기적 연결(231)이 형성된다. 상부(211) 및 하부(212)의 패드(230) 사이에는 관통 전기적 연결(231)이 형성된다. 또한, 패드(230)와 전기적으로 연결되는 전기적 연결(240)이 형성된다. 전기적 연결(240)은 반도체 발광소자 칩(220)과 전기적으로 연결된다.
이후, 도 20(a)와 같이 전기적 연결(230) 위에 솔더(s)가 증착된다. 솔더(s)는 SnCuNi합금(SAC;일 예)일 수 있다.
이후, 도 20(b)와 같이 솔더(s)에 반도체 발광소자 칩(220)의 전극(221)이 놓이도록 반도체 발광소자 칩(220)을 위치시킨다. 솔더(s)는 본 단계에서 녹거나 본 단계 이전 단계에서 녹아서 반도체 발광소자 칩(220)의 전극(221)과 전기적 연결(230)을 접착시킨다.
이후, 도 20(c)와 같이 반도체 발광소자 칩(220) 위에 봉지재(250)를 덮는다.
본 발명에서는 빛을 받는 부분이 식각되는 포지티브형 공정에 의해 기판(210)에 홀(213)을 형성하였으나, 빛을 받지 않는 부분이 식각되는 네거티브 공정을 이용해도 홀을 형성할 수 있는 것은 따로 설명할 필요가 없다.
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
반도체 발광소자(200)는 복수의 반도체 발광소자 칩(220)을 포함한다.
복수의 반도체 발광소자 칩(220)은 제1 반도체 발광소자 칩(220-1), 제2 반도체 발광소자 칩(220-2) 그리고, 제3 반도체 발광소자 칩(220-3)을 포함한다.
제1 반도체 발광소자 칩(220-1)은 제1 전극(221-1) 및 제2 전극(221-2)을 포함하며, 제2 반도체 발광소자 칩(220-2)은 제3 전극(221-3) 및 제4 전극(221-4)을 포함하며, 제3 반도체 발광소자 칩(220-3)은 제5 전극(221-5) 및 제6 전극(221-6)을 포함할 수 있다.
전기적 연결(240)은 제1 전기적 연결(240-1), 제2 전기적 연결(240-2), 제3 전기적 연결(240-3) 및 제4 전기적 연결(240-4)을 포함한다.
제1 전기적 연결(240-1)은 제1 전극(221-1), 제3 전극(221-3) 및 제5 전극(221-5)과 제1 상부 패드(232-1) 사이에 구비되어, 제1 전극(221-1), 제3 전극(221-3) 및 제5 전극(221-5)과 제1 상부 패드(232-1) 사이를 전기적으로 연결한다. 제2 전기적 연결(240-2)은 제2 전극(221-2)과 제2 상부 패드(232-2) 사이에 구비되며, 제2 전극(221-2)과 제2 상부 패드(232-2) 사이를 전기적으로 연결한다. 제3 전기적 연결(240-3)은 제4 전극(221-4)과 제3 상부 패드(232-3) 사이에 구비되며, 제4 전극(221-4)과 제3 상부 패드(232-3) 사이를 전기적으로 연결한다. 제4 전기적 연결(240-4)은 제6 전극(221-6)과 제4 상부 패드(232-4) 사이에 구비되며, 제6 전극(221-6)과 제4 상부 패드(232-4) 사이를 전기적으로 연결한다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 상부와 하부를 관통하는 하나 이상의 홀이 형성된 딱딱한 기판; 기판에 구비되며, 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩; 평면상에서 전극과 일정거리 떨어져 형성되며, 기판의 홀을 통해 외부와 전기적으로 연결되는 패드; 적어도 하나 이상의 반도체 발광소자 칩의 전극과 전기적으로 연결되며, 패드와 전극 사이를 연결하는 전기적 연결; 그리고, 적어도 하나 이상의 반도체 발광소자 칩을 덮는 봉지재;를 포함하는 반도체 발광소자.
(2) 전기적 연결은 투광성 재료로 형성되는 반도체 발광소자.
(3) 전기적 연결은 ITO로 형성되는 반도체 발광소자.
(4) 기판은 유리인 반도체 발광소자.
(5) 기판은 감광성 유리인 반도체 발광소자.
(6) 패드는 기판 상부에 구비되는 상부 패드와 기판 하부에 구비되는 하부 패드를 포함하는 반도체 발광소자.
(7) 관통홀을 통해서 상부 패드와 하부 패드 사이를 전기적으로 연결하는 관통 전기적 연결;을 포함하는 반도체 발광소자.
(8) 전기적 연결과 전극 사이에는 솔더가 구비되는 반도체 발광소자.
(9) 적어도 하나 이상의 반도체 발광소자 칩은 제1 전극과 제2 전극을 포함하는 제1 반도체 발광소자 칩, 제3 전극과 제4 전극을 포함하는 제2 반도체 발광소자 칩 및 제5 전극과 제6 전극을 포함하는 제3 반도체 발광소자 칩을 포함하며, 패드는 제1 전극, 제3 전극, 및 제5 전극과 전기적으로 연결되는 제1 패드, 제2 전극과 전기적으로 연결되는 제2 패드, 제4 전극과 연결되는 제3 패드 및 제6 전극과 연결되는 제5 패드를 포함하며, 전기적 연결은 제1 패드와 제1 전극, 제3 전극 및 제5 전극 사이를 전기적으로 연결하는 제1 전기적 연결, 제2 패드와 제2 전극 사이를 전기적으로 연결하는 제2 전기적 연결, 제3 패드와 제3 전극 사이를 전기적으로 연결하는 제3 전기적 연결 및 제4 패드와 제4 전극 사이를 전기적으로 연결하는 제4 전기적 연결을 포함하는 반도체 발광소자.
(10) 패드와 전기적 연결 사이에는 솔더가 구비되는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 기판에 형성된 홀을 통해 상부와 하부가 전기적으로 연결된다.
본 개시에 따른 또 하나의 반도체 발광소자에 의하면, 전극 및 패드가 전기적 연결에 의해 연결된다.
본 개시에 따른 또 하나의 반도체 발광소자에 의하면, 단단하게 형성된 기판에 의해 봉지재로 인해서 수축되지 않는다.
200: 반도체 발광소자 211:상부 212:하부 213: 홀 220: 반도체 발광소자 칩 221:전극 221-1:제1 전극 221-2:제2 전극 230:패드
231:관통 전기적 연결 240:전기적 연결 250:봉지재

Claims (10)

  1. 반도체 발광소자에 있어서,
    상부와 하부를 관통하는 하나 이상의 홀이 형성된 딱딱한 기판;
    기판에 구비되며, 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩;
    평면상에서 전극과 일정거리 떨어져 형성되며, 기판의 홀을 통해 외부와 전기적으로 연결되는 패드;
    적어도 하나 이상의 반도체 발광소자 칩의 전극과 전기적으로 연결되며, 패드와 전극 사이를 연결하는 전기적 연결; 그리고,
    적어도 하나 이상의 반도체 발광소자 칩을 덮는 봉지재;를 포함하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    전기적 연결은 투광성 재료로 형성되는 반도체 발광소자.
  3. 청구항 1에 있어서,
    전기적 연결은 ITO로 형성되는 반도체 발광소자.
  4. 청구항 1에 있어서,
    기판은 유리인 반도체 발광소자.
  5. 청구항 1에 있어서,
    기판은 감광성 유리인 반도체 발광소자.
  6. 청구항 1에 있어서,
    패드는 기판 상부에 구비되는 상부 패드와 기판 하부에 구비되는 하부 패드를 포함하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    관통홀을 통해서 상부 패드와 하부 패드 사이를 전기적으로 연결하는 관통 전기적 연결;을 포함하는 반도체 발광소자.
  8. 청구항 1에 있어서,
    전기적 연결과 전극 사이에는 솔더가 구비되는 반도체 발광소자.
  9. 청구항 1에 있어서,
    적어도 하나 이상의 반도체 발광소자 칩은 제1 전극과 제2 전극을 포함하는 제1 반도체 발광소자 칩, 제3 전극과 제4 전극을 포함하는 제2 반도체 발광소자 칩 및 제5 전극과 제6 전극을 포함하는 제3 반도체 발광소자 칩을 포함하며,
    패드는 제1 전극, 제3 전극, 및 제5 전극과 전기적으로 연결되는 제1 패드, 제2 전극과 전기적으로 연결되는 제2 패드, 제4 전극과 연결되는 제3 패드 및 제6 전극과 연결되는 제5 패드를 포함하며,
    전기적 연결은 제1 패드와 제1 전극, 제3 전극 및 제5 전극 사이를 전기적으로 연결하는 제1 전기적 연결, 제2 패드와 제2 전극 사이를 전기적으로 연결하는 제2 전기적 연결, 제3 패드와 제3 전극 사이를 전기적으로 연결하는 제3 전기적 연결 및 제4 패드와 제4 전극 사이를 전기적으로 연결하는 제4 전기적 연결을 포함하는 반도체 발광소자.
  10. 청구항 9에 있어서,
    패드와 전기적 연결 사이에는 솔더가 구비되는 반도체 발광소자.
KR1020200016994A 2020-02-11 2020-02-12 반도체 발광소자 KR102345831B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200016994A KR102345831B1 (ko) 2020-02-12 2020-02-12 반도체 발광소자
PCT/KR2021/001891 WO2021162516A1 (ko) 2020-02-11 2021-02-15 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200016994A KR102345831B1 (ko) 2020-02-12 2020-02-12 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20210107186A true KR20210107186A (ko) 2021-09-01
KR102345831B1 KR102345831B1 (ko) 2022-01-03

Family

ID=77779876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200016994A KR102345831B1 (ko) 2020-02-11 2020-02-12 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR102345831B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150012950A (ko) * 2013-07-26 2015-02-04 엘지이노텍 주식회사 발광 소자 패키지
KR20160094755A (ko) * 2015-02-02 2016-08-10 서울반도체 주식회사 발광 장치
KR20190091658A (ko) * 2018-01-29 2019-08-07 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR102022463B1 (ko) * 2018-03-22 2019-09-19 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150012950A (ko) * 2013-07-26 2015-02-04 엘지이노텍 주식회사 발광 소자 패키지
KR20160094755A (ko) * 2015-02-02 2016-08-10 서울반도체 주식회사 발광 장치
KR20190091658A (ko) * 2018-01-29 2019-08-07 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR102022463B1 (ko) * 2018-03-22 2019-09-19 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법

Also Published As

Publication number Publication date
KR102345831B1 (ko) 2022-01-03

Similar Documents

Publication Publication Date Title
JP5597362B2 (ja) 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法
TWI540758B (zh) 發光裝置
CN104022216B (zh) 发光装置
US10790267B2 (en) Light emitting element for pixel and LED display module
EP3454372A1 (en) Light emitting diode
JP5762786B2 (ja) 発光素子、発光素子パッケージ
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
CN111863797B (zh) 一种显示基板、其制作方法及显示装置
US12020630B1 (en) Stacked structure, display screen, and display apparatus
KR102078643B1 (ko) 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법
KR102315915B1 (ko) 반도체 발광소자 및 이의 제조방법
JP5266349B2 (ja) 発光装置
CN114512504A (zh) 防光串扰Micro-LED芯片结构、制备方法以及Micro-LED显示装置
KR100759896B1 (ko) 적어도 하나의 발광소자가 장착된 백라이트 모듈 및 그제작 방법
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
CN212517197U (zh) 发光二极管显示面板以及具有其的显示装置
WO2020080153A1 (ja) 発光素子および画像表示装置
KR102345831B1 (ko) 반도체 발광소자
KR102100752B1 (ko) 반도체 발광소자 및 이의 제조방법
US20220320060A1 (en) Light-emitting panel and display device
KR102215937B1 (ko) 반도체 발광소자
KR102275368B1 (ko) 반도체 발광소자
KR102161006B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
JP2020004882A (ja) 発光モジュールの製造方法
US20220069184A1 (en) Semiconductor light emitting device and method for manufacturing the same

Legal Events

Date Code Title Description
AMND Amendment
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant