KR20210103560A - 이벤트 구동 센서들을 위한 픽셀 크기 축소 방법 - Google Patents

이벤트 구동 센서들을 위한 픽셀 크기 축소 방법 Download PDF

Info

Publication number
KR20210103560A
KR20210103560A KR1020217023305A KR20217023305A KR20210103560A KR 20210103560 A KR20210103560 A KR 20210103560A KR 1020217023305 A KR1020217023305 A KR 1020217023305A KR 20217023305 A KR20217023305 A KR 20217023305A KR 20210103560 A KR20210103560 A KR 20210103560A
Authority
KR
South Korea
Prior art keywords
pixel
event
external
output
pixel data
Prior art date
Application number
KR1020217023305A
Other languages
English (en)
Other versions
KR102640070B1 (ko
Inventor
니콜라이 이. 보크
엠마누엘 만델리
다리오 클로치아티
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20210103560A publication Critical patent/KR20210103560A/ko
Application granted granted Critical
Publication of KR102640070B1 publication Critical patent/KR102640070B1/ko

Links

Images

Classifications

    • H04N5/3745—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/3741—
    • H04N5/378—

Abstract

일 구현예에서, 이벤트 센서는 복수의 픽셀들, 복수의 픽셀들 사이에서 공유되는 외부 판독 라인, 및 외부 프로세싱 회로를 포함한다. 각각의 픽셀은 입사 조명의 세기를 나타내는 픽셀 데이터를 출력하도록 구성된다. 외부 프로세싱 회로는 픽셀 이벤트들의 스트림을 출력하도록 구성된다. 각각의 각자의 픽셀 이벤트는 외부 프로세싱 회로의 비교기가 외부 판독 라인을 통해 임계값을 위반하는 특정 픽셀로부터의 픽셀 데이터의 샘플을 획득할 때 생성된다.

Description

이벤트 구동 센서들을 위한 픽셀 크기 축소 방법
본 개시내용은 일반적으로 이미지 프로세싱 분야에 관한 것으로, 특히 이벤트 구동 센서들의 픽셀 크기를 축소시키기 위한 기법들에 관한 것이다.
이벤트 카메라는 동적 비전 센서(DVS), 실리콘 망막, 이벤트-기반 센서, 또는 프레임-리스(frame-less) 센서로 지칭되는 이미지 센서를 포함할 수 있다. 따라서, 이벤트 카메라는 각각의 픽셀에서 절대 광 세기에 관해 프레임-기반 카메라들에 의해 출력된 데이터와는 대조적으로 각각의 픽셀 센서에서 광 세기의 변화들에 관한 데이터를 생성(및 송신)한다. 달리 말하면, 프레임-기반 카메라가 그의 시야 내에 배치된 장면의 조명 레벨이 정적으로 유지될 때 각각의 픽셀에서 절대 광 세기에 관한 데이터를 계속해서 생성(및 송신)할 것인 반면, 이벤트 카메라는 조명 레벨의 변화가 검출될 때까지 데이터를 생성하거나 전송하는 것을 억제할 것이다.
기존의 이벤트 센서들은 광 세기의 변화들에 관한 데이터를 국부적으로 프로세싱하는 픽셀들을 포함할 수 있다. 이벤트 센서의 각각의 픽셀 내의 데이터의 그러한 픽셀-레벨 프로세싱을 제공하는 것은 일부 이미징 애플리케이션들에서 이벤트 센서 사용을 제한할 수 있다. 예를 들어, 그 데이터의 픽셀-레벨 프로세싱은 각각의 픽셀의 전체 물리적 치수들("픽셀 크기")을 증가시키는 각각의 픽셀 내의 비교기 및 제어기와 같은 다양한 인-픽셀 컴포넌트들을 수반한다. 픽셀 크기의 그러한 증가는 이벤트 센서에 의해 출력되는 이미지 데이터의 해상도를 제한할 수 있다. 따라서, 이벤트 센서 픽셀들의 픽셀 크기를 축소시키는 것은 일부 이미징 애플리케이션들에서 이벤트 센서들의 확장된 사용을 용이하게 할 수 있다.
본 명세서에 개시된 다양한 구현예들은 이벤트 구동 센서들의 픽셀 크기를 축소시키기 위한 기법들에 관한 것이다. 일 구현예에서, 이벤트 센서는 복수의 픽셀들, 복수의 픽셀들 사이에서 공유되는 외부 판독 라인, 및 외부 프로세싱 회로를 포함한다. 각각의 픽셀은 입사 조명의 세기를 나타내는 픽셀 데이터를 출력하도록 구성된다. 외부 프로세싱 회로는 픽셀 이벤트들의 스트림을 출력하도록 구성된다. 각각의 각자의 픽셀 이벤트는 외부 프로세싱 회로의 비교기가 외부 판독 라인을 통해 임계값을 위반하는 특정 픽셀로부터의 픽셀 데이터의 샘플을 획득할 때 생성된다. 일 구현예에서, 외부 프로세싱 회로는 픽셀들의 서브세트 사이에서 공유될 수 있으며, 여기서 다수의 외부 프로세싱 유닛들이 전체 픽셀 어레이를 서비스하는 데 사용된다. 일 구현예에서, 외부 프로세싱 회로는 적층된 센서의 제2 층 또는 웨이퍼 상에 위치되어 픽셀들 아래의 영역을 점유할 수 있다.
다른 구현예에서, 픽셀은 광검출기 회로, 출력 노드, 및 광검출기 회로와 출력 노드 사이에 개재된 판독 스위치를 포함한다. 광검출기 회로는 샘플 노드에서 입사 조명의 세기를 나타내는 픽셀 데이터를 생성하도록 구성된다. 출력 노드는 복수의 픽셀들 사이에서 공유되는 외부 판독 라인을 통해 외부 프로세싱 회로에 결합된다. 외부 프로세싱 회로는 픽셀 이벤트들의 스트림을 출력하도록 구성되고, 각각의 각자의 픽셀 이벤트는 외부 프로세싱 회로의 비교기가 외부 판독 라인을 통해 임계값을 위반하는 특정 픽셀로부터의 픽셀 데이터의 샘플을 획득할 때 생성된다. 판독 스위치(readout switch)는 외부 프로세싱 회로의 제어기로부터 선택 신호가 수신될 때까지 출력 노드로부터 샘플 노드를 격리시키도록 구성된다.
다른 구현예에서, 이벤트 센서는 복수의 픽셀들 사이에서 공유되는 외부 판독 라인, 및 외부 프로세싱 회로를 포함한다. 각각의 픽셀은 입사 조명의 세기를 나타내는 픽셀 데이터를 출력하도록 구성된다. 외부 프로세싱 회로는 픽셀 이벤트들의 스트림을 출력하도록 구성된다. 각각의 각자의 픽셀 이벤트는 외부 프로세싱 회로의 비교기가 외부 판독 라인을 통해 임계값을 위반하는 특정 픽셀로부터의 픽셀 데이터의 샘플을 획득할 때 생성된다. 일 구현예에서, 차분 동작은 디지털 감산에 의해 픽셀 어레이의 외부의 열(column) 회로에서 구현된다.
본 개시내용이 당업자들에 의해 이해될 수 있도록, 더 상세한 설명이 일부 예시적인 구현예들의 양태들에 대한 참조에 의해 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 도시된다.
도 1은 각각의 픽셀 내의 픽셀 데이터의 픽셀-레벨 프로세싱을 각각 제공하는 복수의 픽셀들을 갖는 이벤트 센서의 블록도를 도시한다.
도 2는 복수의 픽셀들 사이에서 공유되는 외부 판독 라인을 통해 외부 프로세싱 회로에 픽셀 데이터를 출력하도록 구성된 예시적인 픽셀을 갖는 이벤트 센서의 블록도를 도시한다.
도 3은 도 2에 도시된 이벤트 센서의 동작들에 대한 타이밍도의 예이다.
도 4는 도 2에 도시된 이벤트 센서의 동작들에 대한 타이밍도의 다른 예이다.
도 5 내지 도 8은 복수의 픽셀들 사이에서 공유되는 외부 판독 라인을 통해 픽셀 데이터를 외부 프로세싱 회로로 출력하도록 각각 구성된 다른 예시적인 픽셀들에 대한 회로도들이다.
일반적인 실시에 따라, 도면에 예시된 다양한 특징부들은 축척대로 그려지지 않을 수 있다. 따라서, 다양한 특징부들의 치수들은 명료함을 위해 임의대로 확대 또는 축소될 수 있다. 부가적으로, 도면들 중 일부는 주어진 시스템, 방법 또는 디바이스의 컴포넌트들 모두를 도시하지는 않을 수 있다. 마지막으로, 동일한 도면 번호들은 명세서 및 도면들 전반에 걸쳐 동일한 특징부들을 나타내기 위해 사용될 수 있다.
도면들에 도시된 예시적인 구현예들의 완전한 이해를 제공하기 위해 다수의 세부사항들이 설명된다. 그러나, 도면들은 단지 본 개시내용의 일부 예시적인 양태들만을 도시할 뿐이며, 따라서 제한적인 것으로 고려되지 않는다. 통상의 기술자는 다른 효과적인 양태들 또는 변형들이 본 명세서에 설명되는 특정 세부사항들 모두를 포함하지는 않음을 인식할 것이다. 또한, 잘 알려진 시스템들, 방법들, 컴포넌트들, 디바이스들 및 회로들은 본 명세서에 설명되는 예시적인 구현예들의 더 적절한 양태들을 불명확하게 하지 않기 위해 철저히 상세하게 설명되지 않았다.
예시적인 이벤트 센서(100)의 기능 블록도가 도 1에 의해 도시된다. 이벤트 센서(100)는 픽셀 이벤트들의 스트림을 출력하도록 구성된 외부 프로세싱 회로(180)에 결합된 복수의 픽셀들(105)을 포함한다. 도 1에서, 복수의 픽셀들(105)은 행들 및 열들의 매트릭스(107)에 배열되고, 따라서, 복수의 픽셀들(105) 각각은 행 값 및 열 값과 연관된다. 복수의 픽셀들(105) 각각은 광검출기 회로(110), 차분 회로(140), 비교기(160), 및 제어기(170)를 포함한다.
광검출기 회로(110)는 각자의 픽셀(105)("입사 조명")에 입사하는 광의 세기를 나타내는 신호들을 생성하도록 구성된다. 이를 위해, 광검출기 회로(110)는 입사 조명의 세기에 비례하는 광전류를 생성하도록 구성된 포토다이오드(112)를 포함한다. 포토다이오드(112)에 의해 생성된 광전류는 트랜지스터들(121, 123, 125, 127)에 의해 형성되는 로그 증폭기(120) 내로 흐른다. 로그 증폭기(120)는 노드 A에서 광전류를 광전류의 값의 로그인 값을 갖는 전압으로 변환하도록 구성된다. 노드 A에서의 전압은 이어서 차분 회로(140)의 입력 측에 인가되기 전에 트랜지스터들(131, 133)에 의해 형성되는 버퍼 증폭기(130)에 의해 증폭된다.
픽셀(105)에서, 차분 회로(140)는 교류("AC") 결합 커패시터(145) 및 스위치드 커패시터 증폭기(150)로 구성된다. 차분 회로(140)는 샘플링 노드 B에서 픽셀 데이터를 생성하기 위해 노드 A에서의 전압으로부터 직류("DC") 전압 성분을 제거하도록 구성된다. 노드 A에서 전압으로부터 DC 전압 성분을 제거함으로써, 샘플링 노드 B 데이터에서의 픽셀 데이터는 포토다이오드(112)에 의해 검출되는 입사 조명의 세기의 차분 값을 제공한다. 증폭기(151)에 의해 제공되는 이득은 커패시터(153)에 대한 AC 커플링 커패시터(145)의 각자의 용량성 값들에 의해 정의되는 비율에 대응한다. 리셋 스위치(155)는 리셋 신호가 제어기(170)로부터 수신될 때 활성화된다(즉, 개방 상태로부터 폐쇄 상태로 전환된다). 리셋 스위치(155)를 활성화시킴으로써, 증폭기(151)의 동작점이 비교기(160)의 임계값과 연관된 기준 전압으로 리셋된다.
비교기(160)는 샘플 노드 B로부터 수신된 픽셀 데이터의 픽셀-레벨 프로세싱을 제공하도록 구성된다. 이를 위해, 비교기(160)는, 샘플 노드 B로부터 수신된 픽셀 데이터가 포토다이오드(112)가 임계값을 위반하는 입사 조명의 세기의 변화를 검출했음을 나타낼 때, 전기적 응답(예컨대, 전압)을 출력한다. 대안적으로, 비교기(160)는, 샘플 노드 B로부터 수신된 픽셀 데이터가 포토다이오드(112)가 임계값을 위반하는 입사 조명의 세기의 변화를 검출하지 않았음을 나타낼 때, 전기적 응답을 출력하는 것을 억제한다. 일 구현예에서, 비교기(160)는 포지티브 이벤트들(예컨대, 포지티브 극성을 갖는 이벤트들)을 나타내는 전기적 응답을 출력하도록 구성된 제1 비교기 및 네거티브 이벤트들(예컨대, 네거티브 극성을 갖는 이벤트들)을 나타내는 전기적 응답을 출력하도록 구성된 제2 비교기를 포함하는 복수의 비교기들을 사용하여 구현된다. 일 구현예에서, 제1 비교기는, 샘플 노드 B로부터 수신된 픽셀 데이터가 포토다이오드(112)가 포지티브 임계값을 위반하는 입사 조명의 세기의 변화를 검출했음을 나타낼 때, 전기적 응답을 출력한다. 일 구현예에서, 제2 비교기는, 샘플 노드 B로부터 수신된 픽셀 데이터가 포토다이오드(112)가 네거티브 임계값을 위반하는 입사 조명의 세기의 변화를 검출했음을 나타낼 때, 전기적 응답을 출력한다. 제어기(170)는 비교기(160)에 의해 출력된 각각의 전기적 응답에 대해 외부 프로세싱 회로(180)의 이벤트 컴파일러(185)에 이벤트 신호를 통신하기 위해 이벤트 센서(100)의 다른 컴포넌트들(예컨대, 다른 픽셀들 내의 제어기들)과 조화되도록 구성된다. 일 구현예에서, 리셋 스위치(155)는 비교기(160)가 임계값을 위반하는 샘플링 노드 B에서 픽셀 데이터를 획득할 때마다 제어기(170)로부터 리셋 신호를 수신한다.
이벤트 컴파일러(185)는 각각이 임계값을 위반하는 입사 조명의 세기의 변화를 나타내는 복수의 픽셀들 각각으로부터 이벤트 신호들을 수신한다. 복수의 픽셀들(105) 중 특정 픽셀로부터 이벤트 신호를 수신하는 것에 응답하여, 이벤트 컴파일러(185)는 픽셀 이벤트를 생성한다. 또한, 이벤트 컴파일러(185)는 이벤트 신호에 포함된 전기적 응답(예컨대, 전기적 응답의 값 및/또는 극성)을 나타내는 정보로 픽셀 이벤트를 채운다. 일 구현예에서, 이벤트 컴파일러(185)는 또한, 픽셀 이벤트가 생성된 시점에 대응하는 타임스탬프 정보 및 픽셀 이벤트를 트리거한 이벤트 신호를 송신한 특정 픽셀에 대응하는 어드레스 식별자 중 하나 이상으로 픽셀 이벤트를 채운다. 이어서, 이벤트 컴파일러(185)에 의해 생성된 각각의 픽셀 이벤트를 포함하는 픽셀 이벤트들의 스트림은, 추가 프로세싱을 위해 이벤트 카메라(100)와 연관된 이미지 또는 비디오 프로세싱 회로부(도시되지 않음)에 통신될 수 있다.
예로서, 이벤트 컴파일러(185)에 의해 생성된 픽셀 이벤트들의 스트림은 이미지 데이터를 생성하기 위해 누적되거나 그렇지 않으면 조합될 수 있다. 일부 구현예들에서, 픽셀 이벤트들의 스트림은 세기 재구성 이미지를 제공하도록 조합된다. 이 구현예에서, 세기 재구성 이미지 생성기(도시되지 않음)는 절대 세기 값들을 재구성/추정하기 위해 시간에 걸쳐 픽셀 이벤트들을 누적할 수 있다. 부가적인 이벤트들이 누적됨에 따라, 세기 재구성 이미지 생성기는 재구성 이미지에서 대응하는 값들을 변화시킨다. 이러한 방식으로, 그것은 픽셀들 중 단지 일부만이 이벤트들을 최근에 수신했을 수 있더라도 이미지의 모든 픽셀들에 대한 값들의 업데이트된 이미지를 생성 및 유지한다.
다양한 구현예들에서, 복수의 픽셀들에 의해 출력된 픽셀 데이터를 복수의 픽셀들 사이에서 공유되는 외부 프로세싱 회로로 프로세싱함으로써 이벤트 센서 픽셀들의 픽셀 크기를 축소시키는 것이 달성된다. 달리 말하면, 픽셀 데이터의 픽셀-레벨 프로세싱을 제공하는 대신에 다수의 픽셀들에 의해 생성된 픽셀 데이터의 외부 프로세싱을 제공함으로써 다양한 구현예들에서 픽셀 크기 축소가 달성된다. 도 2 및 도 5 내지 도 8에 도시된 회로도들은 다수의 픽셀들 사이에서 공유되는 외부 프로세싱 회로에 의해 픽셀 데이터의 그러한 외부 프로세싱을 용이하게 하는 이벤트 센서에 대한 픽셀들의 다양한 구현예들을 제공한다.
예로서, 도 2는 각각이 입사 조명의 세기를 나타내는 픽셀 데이터를 외부 프로세싱 회로(280)에 통신하는 이벤트 센서에 대한 복수의 픽셀 센서들(205)의 블록도를 도시한다. 도 2의 예에서, 복수의 픽셀들(205) 각각은 복수의 픽셀들(205) 사이에서 공유되는 외부 판독 라인(270)을 통해 외부 프로세싱 회로(280)에 픽셀 데이터를 통신한다. 도 1의 픽셀(105)과 유사하게, 픽셀(205)은 또한 포토다이오드(112)에 의해 검출된 입사 조명의 세기에 비례하는 전압을 노드 A에서 생성하도록 구성된 광검출기 회로(110)를 포함한다. AC 커플링 커패시터(210)가 노드 A에서의 전압으로부터 DC 전압 성분을 제거하여 샘플 노드 B에서 입사 조명의 세기의 차분 값을 제공하는 픽셀 데이터를 생성한다. 픽셀(105)과 달리, 샘플 노드 B에서 픽셀(205)에 의해 생성된 픽셀 데이터는 외부 프로세싱 회로(280)의 비교기(281)에 의해 픽셀(205)의 외부에서 프로세싱된다.
일 구현예에서, 비교기(281)는 포지티브 이벤트들(예컨대, 포지티브 극성을 갖는 이벤트들)을 나타내는 전기적 응답을 출력하도록 구성된 제1 비교기 및 네거티브 이벤트들(예컨대, 네거티브 극성을 갖는 이벤트들)을 나타내는 전기적 응답을 출력하도록 구성된 제2 비교기를 포함하는 복수의 비교기들을 사용하여 구현된다. 일 구현예에서, 제1 비교기는, 샘플 노드 B로부터 수신된 픽셀 데이터가 포토다이오드(112)가 포지티브 임계값을 위반하는 입사 조명의 세기의 변화를 검출했음을 나타낼 때, 전기적 응답을 출력한다. 일 구현예에서, 제2 비교기는, 샘플 노드 B로부터 수신된 픽셀 데이터가 포토다이오드(112)가 네거티브 임계값을 위반하는 입사 조명의 세기의 변화를 검출했음을 나타낼 때, 전기적 응답을 출력한다.
외부 판독 라인(270)을 통해 복수의 픽셀들(205) 각각에 의해 비교기(281)로 전송된 픽셀 데이터의 샘플들 사이의 충돌을 방지하기 위해, 외부 프로세싱 회로(280)는 제어기(283)를 포함한다. 제어기(283)는 선택 신호를 사용하여 각각의 픽셀(205) 내에 위치된 판독 스위치(250)를 선택적으로 활성화함으로써 복수의 픽셀들(205) 사이에서 외부 판독 라인(270)에 대한 액세스를 중재하도록 구성된다. 예를 들어, 제어기(283)는 제1 시간에 픽셀-1 내에 위치된 판독 스위치에 제1 선택 신호를 통신할 수 있고, 제1 시간에 후속하는 제2 시간에 픽셀-2 내에 위치된 판독 스위치에 제2 선택 신호를 통신할 수 있다. 이 예에서, 픽셀-1 내에 위치된 판독 스위치는 제1 시간에 픽셀 데이터의 샘플을 픽셀-1로부터 외부 판독 라인(270)으로 전달할 수 있는 반면, 픽셀-2 내에 위치된 판독 스위치는 제2 시간에 픽셀 데이터의 샘플을 픽셀-2로부터 외부 판독 라인(270)으로 전달할 수 있다. 일 구현예에서, 복수의 픽셀들(205) 중 각각의 픽셀은 제어기(283)로부터 선택 신호의 상이한 위상을 수신한다.
픽셀(205)에서, 판독 스위치(250)는 샘플 노드 B와 출력 노드(260) 사이에 개재된다. 그 위치로부터, 판독 스위치(250)는 선택 신호가 제어기(283)로부터 수신될 때까지 샘플 노드 B를 출력 노드(260)로부터 격리시킬 수 있다. 선택 신호가 제어기(283)로부터 수신될 때, 판독 스위치(250)가 활성화된다(즉, 비전도성 상태로부터 전도성 상태로 전환된다). 일 구현예에서, 판독 스위치(250)는 n-채널 MOS 트랜지스터로서 구현된다. 판독 스위치(250)를 활성화시킴으로써, 샘플 노드 B상의 픽셀 데이터는 트랜지스터들(241, 243)에 의해 형성된 제2 버퍼 증폭기(240)의 트랜지스터(243)를 통해 출력 노드(260)로 전달된다.
도 3의 타이밍도로 돌아가면, 픽셀 이벤트들을 생성하는 데에 있어서 이벤트 센서(200)에 의해 수행되는 동작들이 일 구현예에 따라 더 상세히 설명된다. 시간(T1)에서, 판독 스위치(250) 및 선택 스위치(220)가 제어기(283)로부터 선택 신호를 수신함에 응답하여 활성화되고 그에 의해 픽셀 데이터의 샘플을 출력 노드(260)로 전달한다. 선택 스위치(220)는 4 개의 픽셀들의 그룹 내의 픽셀들 중 하나에 대한 리셋을 가능하게 한다. 시간(T1)에 출력 노드(260)로 전달되는 픽셀 데이터의 샘플이 비교기(281)의 입력 측에 적용된다. 시간(T1)에 비교기(281)에 의해 얻어진 픽셀 데이터의 샘플이 임계값을 위반하기 때문에, 비교기(281)는 제어기(283)의 입력 측에 전기적 응답을 출력한다. 시간(T1)에 비교기(281)로부터 전기적 응답을 수신하면, 제어기(283)는 리셋 신호를 리셋 스위치(230)로 전송한다. 제어기(283)로부터 리셋 신호를 수신하는 것에 응답하여, 리셋 스위치(230)가 활성화되어, 샘플 노드 B에서 픽셀 데이터의 전압이 기준 전압(Vref)으로 리셋되게 한다.
리셋 신호를 리셋 스위치(230)로 전송하는 것에 더하여, 제어기(283)는 시간(T1)에 비교기(281)로부터 수신된 전기적 응답을, 전기적 응답을 특성화하는 정보와 함께 이벤트 컴파일러(285)로 포워딩한다. 다양한 구현예들에서, 전기적 응답을 특성화하는 정보는 전기적 응답의 값, 전기적 응답의 극성, 이벤트 응답이 생성된 시점에 대응하는 타임스탬프 정보, 또는 픽셀 이벤트의 생성을 트리거한 각자의 픽셀에 대응하는 어드레스 식별자 중 하나 이상을 포함할 수 있다. 시간(T1)에 이벤트 응답을 수신하고 비교기(281)로부터의 정보를 특성화하면, 이벤트 컴파일러(285)가 픽셀 이벤트를 생성한다.
시간(T1)과 달리, 샘플 노드 B에서의 픽셀 데이터의 값은 시간(T3)에 임계값을 위반하지 않는다. 오히려, 샘플 노드 B에서의 픽셀 데이터의 값은 시간(T3) 후에 임계값을 위반한다. 이와 같이, 시간(T3)에 비교기(281)가 획득하는 픽셀 데이터의 샘플은 임계값을 위반하지 않고, 결과적으로 비교기(281)는 시간(T3)에 전기적 응답을 생성하지 않는다. 제어기(283)가 시간(T3)에 비교기(281)로부터 전기적 응답을 수신하지 않기 때문에, 시간(T3)에 제어기(283)는 리셋 신호를 리셋 스위치(230)로 전송하지 않고 이벤트 컴파일러(285)로 전기적 응답을 포워딩하지도 않는다. 결과적으로, 샘플 노드 B에서의 픽셀 데이터의 전압은 리셋 스위치(230)의 활성화에 의해 기준 전압(Vref)으로 리셋되지 않고, 이벤트 컴파일러는 시간(T3)에 픽셀 이벤트를 생성하지 않는다.
시간(T1) 또는 시간(T2)과 유사하게, 샘플 노드 B에서 픽셀 데이터의 값은 시간(T5)에 임계값을 위반한다. 시간(T1) 또는 시간(T2)과 달리, 샘플 노드 B에서 픽셀 데이터의 값은 시간(T5)에 상위 임계값(Vth)을 초과하지 않는다. 대신에, 샘플 노드 B에서의 픽셀 데이터의 값은 시간(T5)에 하위 임계값(-Vth) 미만이다. 일 구현예에서, 상위 임계값(Vth)과 기준 전압(Vref) 사이의 차이는 하위 임계값(-Vth)과 기준 전압(Vref) 사이의 차이와 동일하거나 실질적으로 동일하다. 시간(T1) 또는 시간(T2)에서 이벤트 컴파일러(285)에 의해 생성된 픽셀 이벤트들은 "포지티브" 픽셀 이벤트들로 지칭될 수 있다. 일 구현예에서, 포지티브 픽셀 이벤트들은 상위 임계값(Vth)에 의해 정의된 크기를 초과하는 입사 조명의 세기의 순 증가를 나타내는 포지티브 극성을 갖는 픽셀 이벤트들이다. 시간(T5)에서 이벤트 컴파일러(285)에 의해 생성된 픽셀 이벤트는 "네거티브" 픽셀 이벤트로 지칭될 수 있다. 일 구현예에서, 네거티브 픽셀 이벤트들은 하위 임계값(-Vth)에 의해 정의된 크기를 초과하는 입사 조명의 세기의 순 감소를 나타내는 네거티브 극성을 갖는 픽셀 이벤트들이다.
도 4는 일 구현예에 따른 픽셀 이벤트들을 생성하는 데 있어서 이벤트 센서(200)에 의해 수행되는 동작들에 대한 타이밍도이다. 일 구현예에서, 픽셀(205)은 선택 스위치(220) 없이 구현될 수 있다. 대안적으로, 그것은 동시에 4 개의 픽셀들 모두에서 선택 스위치(220)를 활성화시킴으로써 구현될 수 있다. 도 3과 도 4 사이의 비교는, 리셋 스위치(230)가, 픽셀 데이터의 샘플이 출력 노드(260)로 전달될 때마다 샘플 노드 B에서 픽셀 데이터의 전압이 기준 전압(Vref)으로 리셋되는 글로벌 리셋 옵션을 구현하는 것을 용이하게 한다는 것을 예시한다. 일 구현예에서, 제어기(283)는 선택 신호가 판독 스위치(250) 및 선택 스위치(220)로 전송될 때 지연 타이머를 개시하고 일단 지연 시간이 만료되면 리셋 신호를 리셋 스위치(230)로 전송함으로써 글로벌 리셋 옵션을 구현한다.
도 5는 외부 판독 라인(270)을 통해 외부 프로세싱 회로(280)로 픽셀 데이터를 출력하도록 구성된 다른 예시적인 픽셀(505)의 회로도를 예시한다. 도 2의 픽셀(205)과 유사하게, 픽셀(505)은 포토다이오드(112)에 의해 검출된 입사 조명의 세기를 나타내는 전압을 출력하는 광검출기 회로(110)를 포함한다. 픽셀(505)은 선택 신호가 제어기(283)로부터 수신될 때까지 샘플 노드(540)를 출력 노드(560)로부터 격리시키도록 구성된 판독 스위치(550)에 광검출기 회로(110)의 출력을 결합하는 차분 회로(530)를 추가로 포함한다. 도 5에 도시된 바와 같이, 차분 회로(530)는 AC 결합 커패시터(510) 및 스위치드 커패시터 증폭기(520)를 포함한다. 도 1의 스위치드 커패시터 증폭기(150)와 유사하게, 증폭기(521)에 의해 제공되는 이득은 커패시터(523)에 대한 AC 결합 커패시터(510)의 각자의 용량성 값들에 의해 정의된 비율에 대응한다. 스위치 커패시터 증폭기(150)와 달리, 스위치드 커패시터 증폭기(520) 내의 증폭기(521)의 동작점은 리셋 스위치(525) 및 선택 스위치(527) 둘 모두를 활성화시킴으로써 비교기(281)의 임계값과 연관된 기준 전압으로 리셋된다. 리셋 스위치(525) 및 선택 스위치(527)는 리셋 신호 및 선택 신호가 각자 제어기(283)로부터 수신될 때 활성화된다(즉, 개방 상태로부터 폐쇄 상태로 전환된다). 일 구현예에서, 스위치드 커패시터 증폭기(520)는 샘플링 노드(540)에서 생성된 픽셀 데이터와 연관된 신호 대 잡음비를 개선한다.
도 6은 외부 판독 라인(270)을 통해 외부 프로세싱 회로(280)로 픽셀 데이터를 출력하도록 구성된 다른 예시적인 픽셀(605)의 회로도를 예시한다. 일 구현예에서, 외부 판독 라인(270)은 픽셀 어레이의 열을 형성하는 픽셀(605)을 포함하는 복수의 픽셀들 사이에서 공유된다. 픽셀(605)은 광검출기 회로(110)의 출력과 트랜지스터(651) 및 트랜지스터(653)에 의해 형성된 버퍼 증폭기(650)의 입력 측 사이에 개재된 AC 커플링 커패시터(610)를 포함한다. 픽셀(605)은 선택 신호가 제어기(283)로부터 수신될 때까지 샘플 노드(640)를 출력 노드(660)로부터 격리시키도록 구성된 판독 스위치(660)를 추가로 포함한다. 픽셀(605) 내의 리셋 스위치(630)는 제어기(283)로부터 리셋 신호를 수신하는 것에 응답하여 샘플 노드(640)에서의 픽셀 데이터의 전압을 비교기(281)의 임계값과 연관된 기준 전압으로 리셋하도록 구성된다.
픽셀(605)에서, 그레이스케일 스위치(620)가 AC 결합 커패시터(610)와 병렬로 결합된다. 그레이스케일 스위치(620)가 개방 상태에 있을 때, AC 커플링 커패시터(610)는 노드 A에서의 전압으로부터 DC 전압 성분을 제거하여, 샘플 노드(640)에서 포토다이오드(112)에 의해 검출된 입사 조명의 세기의 차분 값을 제공하는 픽셀 데이터를 생성한다. 제어기(283)로부터 그레이스케일 신호를 수신하는 것에 응답하여, 그레이스케일 스위치(620)는 개방 상태로부터 폐쇄 상태로 전환하여 AC 결합 커패시터(610)를 바이패스한다. 그레이스케일 스위치(620)가 폐쇄 상태에 있을 때, 샘플 노드(640)에서의 픽셀 데이터는 포토다이오드(112)에 의해 검출되는 입사 조명의 세기의 절댓값을 제공한다. 일 구현예에서, 램프 전압 신호는 그레이스케일 스위치(620)가 폐쇄 상태에 있을 때 비교기(281)의 입력 측 상의 픽셀(605)로부터 얻어진 픽셀 데이터의 샘플들과 비교되어, 비교기(281)의 출력 측 상에 그레이스케일 이미지 데이터를 생성한다.
도 7은 외부 판독 라인(270)을 통해 외부 프로세싱 회로(280)로 픽셀 데이터를 출력하도록 구성된 다른 예시적인 픽셀(705)의 회로도를 예시한다. 일 구현예에서, 외부 판독 라인(270)은 픽셀 어레이의 열을 형성하는 픽셀(705)을 포함하는 복수의 픽셀들 사이에서 공유된다. 픽셀(705)은 선택 신호가 제어기(283)로부터 수신될 때까지 샘플 노드(740)를 출력 노드(760)로부터 격리시키도록 구성된 판독 스위치(750)에 광검출기 회로(110)의 출력을 결합하는 차분 회로(730)를 포함한다. 도 7에 도시된 바와 같이, 차분 회로(730)는 AC 결합 커패시터(710) 및 스위치드 커패시터 증폭기(720)를 포함한다. 도 1의 스위치드 커패시터 증폭기(150)와 유사하게, 스위치드 커패시터 증폭기(720) 내의 증폭기(721)에 의해 제공되는 이득은 커패시터(723)에 대한 AC 결합 커패시터(710)의 각자의 용량성 값들에 의해 정의된 비율에 대응한다. 또한 스위치 커패시터 증폭기(150)와 유사하게, 증폭기(721)의 동작점은 리셋 스위치(725)를 활성화시킴으로써 비교기(281)의 임계값과 연관된 기준 전압으로 리셋된다. 리셋 스위치(725)는 리셋 신호가 제어기(283)로부터 수신될 때 활성화된다(즉, 개방 상태로부터 폐쇄 상태로 전환된다). 일 구현예에서, 램프 전압 신호가 비교기(281)의 입력 측 상의 픽셀(705)로부터 얻어진 픽셀 데이터의 샘플들과 비교되어, 비교기(281)의 출력 측 상에 포토다이오드(112)에 의해 검출된 입사 조명의 세기의 변화의 진폭을 정의하는 정보를 획득한다.
도 8은 외부 판독 라인(840)을 통해 외부 프로세싱 회로(850)로 픽셀 데이터를 출력하도록 구성된 다른 예시적인 픽셀(805)의 회로도를 예시한다. 일 구현예에서, 외부 판독 라인(840)은 픽셀 어레이의 열을 형성하는 픽셀(805)을 포함하는 복수의 픽셀들 사이에서 공유된다. 픽셀(805)은 광검출기 회로(110), 및 선택 신호가 외부 프로세싱 회로(850)의 제어기(도시되지 않음)로부터 수신될 때까지 샘플 노드(810)를 출력 노드(830)로부터 격리시키도록 구성된 판독 스위치(820)를 포함한다. 제어기로부터 선택 신호를 수신하는 것에 응답하여, 판독 스위치(820)가 활성화(즉, 개방 상태로부터 폐쇄 상태로의 전환)되고, 샘플 노드(810)에서의 픽셀 데이터의 샘플이 아날로그 도메인 내의 외부 프로세싱 회로(850)로 전달된다.
외부 프로세싱 회로(850)는 차분 회로(860), 디지털화 회로(880), 및 비교기(890)를 포함한다. 도 8에 도시된 바와 같이, 차분 회로(860)는 AC 결합 커패시터(865) 및 스위치드 커패시터 증폭기(870)를 포함한다. 도 1의 스위치드 커패시터 증폭기(150)와 유사하게, 스위치드 커패시터 증폭기(870)에서 증폭기(871)에 의해 제공되는 이득은 커패시터(873)에 대한 AC 결합 커패시터(865)의 각자의 용량성 값들에 의해 정의된 비율에 대응한다. 또한 스위치 커패시터 증폭기(150)와 유사하게, 증폭기(871)의 동작점은 리셋 스위치(875)를 활성화시킴으로써 디지털 비교기(890)의 임계값과 연관된 기준 전압으로 리셋된다. 리셋 스위치(875)는 리셋 신호가 제어기로부터 수신될 때 활성화된다(즉, 개방 상태로부터 폐쇄 상태로 전환된다).
도 8에서, 디지털화 회로(880)는 샘플링 비교기(881), 카운터(883), 및 프레임 메모리(885)를 포함한다. 디지털화 회로(880)는 아날로그 도메인 내의 픽셀(805)로부터 획득된 픽셀 데이터의 샘플들을 디지털 비교기(890)에 의한 추가 프로세싱을 위해 디지털 도메인 내의 픽셀 데이터의 디지털 샘플들로 변환하도록 구성된다. 램프 전압 신호가 샘플링 비교기(881)의 입력 측 상에서 제1 시간에 픽셀(805)로부터 얻어진 픽셀 데이터의 샘플과 비교되어 샘플링 비교기(881)의 출력 측 상에서 픽셀 데이터의 디지털 샘플을 생성한다. 그 디지털 샘플은 제1 시간에 포토다이오드(112)에 의해 검출된 입사 조명의 세기의 절댓값을 제공한다. 제1 시간에 대응하는 샘플링 비교기(881)의 출력 측으로부터 픽셀 데이터의 디지털 샘플을 수신하는 것에 응답하여, 카운터(883)는 디지털 샘플을 증분하여 프레임 메모리(885)에 기록한다. 일 구현예에서, 카운터(883)는 제1 시간에 대응하는 디지털 샘플을 그레이스케일 이미지 데이터로서 이미지 프로세싱 회로부에 포워딩한다.
제1 시간 이후의 제2 시간에, 램프 전압 신호가 샘플링 비교기(881)의 입력 측 상에서 픽셀(805)로부터 획득된 픽셀 데이터의 샘플과 비교되어 샘플링 비교기(881)의 출력 측 상에서 픽셀 데이터의 다른 디지털 샘플을 생성한다. 제2 시간에 대응하는 샘플링 비교기(881)의 출력 측으로부터 픽셀 데이터의 디지털 샘플을 수신하는 것에 응답하여, 카운터(883)가 감소하고 제1 시간에 대응하는 디지털 샘플이 프레임 메모리(885)로부터 검색된다. 그러한 디지털 샘플들 사이의 비교는 제1 시간과 제2 시간 사이에서 포토다이오드(112)에 의해 검출된 입사 조명의 세기의 변화를 결정하는 데 사용된다. 그러한 비교의 결과는 디지털 비교기(890)의 입력 측으로 포워딩되어 임계값과 비교된다. 포토다이오드(112)에 의해 검출된 입사 조명의 세기의 변화가 임계값을 위반하면, 디지털 비교기(890)는 픽셀 이벤트를 출력한다.
본 명세서에서 "~ 하도록 적응되는(adapted to)" 또는 "~ 하도록 구성되는(configured to)"의 사용은 부가적인 태스크들 또는 단계들을 수행하도록 적응되거나 또는 구성되는 디바이스들을 배제하지 않는 개방적이고 포괄적인 언어로서 의도된다. 부가적으로, "~에 기초하여"의 사용은, 하나 이상의 인용 조건들 또는 값들"에 기초한" 프로세스, 단계, 계산, 또는 다른 작동이, 실제로, 인용된 것들 이상으로 부가적인 조건들 또는 값에 기초할 수 있다는 점에서 개방적이고 포괄적인 것으로 의도된다. 본 명세서에 포함된 표제들, 목록들, 및 번호는 단지 설명의 용이함을 위한 것이며 제한적인 것으로 의도되지 않는다.
용어들 "제1", "제2" 등이 다양한 요소들을 설명하기 위해 본 명세서에서 사용될 수 있지만, 이들 요소들은 이들 용어들에 의해 제한되어서는 안 된다는 것이 또한 이해될 것이다. 이러한 용어들은 하나의 요소를 다른 요소와 구별하는 데에만 사용된다. 예를 들어, 모든 "제1 노드"의 발생이 일관되게 재명명되고 모든 "제2 노드"의 발생이 일관되게 재명명되기만 한다면, 제1 노드는 제2 노드로 지칭될 수 있고, 유사하게, 제2 노드는 제1 노드로 지칭될 수 있으며, 이는 설명의 의미를 변경한다. 제1 노드 및 제2 노드는 둘 모두 노드들이지만, 그것들은 동일한 노드가 아니다.
본 명세서에서 사용되는 용어는 단지 특정 구현예들만을 설명하는 목적을 위한 것이고, 청구범위를 제한하도록 의도되지 않는다. 본 구현예들의 설명 및 첨부된 청구범위에 사용되는 바와 같이, 단수형들("a", "an" 및 "the")은 문맥상 명확하게 달리 나타나지 않으면 복수형들도 또한 포함하도록 의도된다. 또한, 본 명세서에서 사용되는 바와 같은 용어 "또는"은 열거되는 연관된 아이템들 중 하나 이상의 아이템의 임의의 그리고 모든 가능한 조합들을 나타내고 그들을 포괄하는 것임이 이해될 것이다. 본 명세서에서 사용될 때 용어들 "포함한다(comprise)" 또는 "포함하는(comprising)"은 언급된 특징들, 정수들, 단계들, 동작들, 요소들, 또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 컴포넌트들 또는 이들의 그룹들의 존재 또는 부가를 배제하지 않는다는 것이 추가로 이해될 것이다.
본 명세서에서 사용되는 바와 같이, 맥락에 의존하여, 진술된 선행 조건이 사실"인 경우(if)"라는 용어는 그가 사실"일 때(when)", 그가 사실"일 시(upon)" 또는 그가 사실"이라고 결정하는 것에 응답하여(in response to determining)" 또는 그가 사실"이라는 결정에 따라(in accordance with a determination)" 또는 그가 사실"임을 검출하는 것에 응답하여(in response to detecting)"를 의미하는 것으로 해석될 수 있다. 유사하게, 어구 "[진술된 선행 조건이 사실이라고] 결정되는 경우" 또는 "[진술된 선행 조건이 사실]인 경우" 또는 "[진술된 선행 조건이 사실]일 때"는, 맥락에 의존하여, 진술된 선행 조건이 사실"이라고 결정할 시" 또는 그가 사실"이라고 결정하는 것에 응답하여" 또는 그가 사실"이라는 결정에 따라" 또는 그가 사실"임을 검출할 시" 또는 그가 사실"임을 검출하는 것에 응답하여"를 의미하는 것으로 해석될 수 있다.
본 발명의 전술한 설명 및 발명의 내용은 모든 면에서 도시적이고 예시적이지만, 제한적이지 않은 것으로 이해될 것이며, 본 명세서에 개시된 발명의 범주는 예시적인 구현예들의 상세한 설명에만 의존하여 결정되지 않고, 특허법에서 허용되는 전체 범위에 따라 결정될 것이다. 본 명세서에 도시되고 기재된 구현예들은 단지 본 발명의 원리에 대한 예시일뿐이고, 다양한 변형예가 본 발명의 범주 및 사상을 벗어나지 않고 당업자들에 의해 구현될 수 있음이 이해될 것이다.

Claims (20)

  1. 이벤트 센서로서,
    복수의 픽셀들 - 각각의 픽셀은 입사 조명의 세기를 나타내는 픽셀 데이터를 출력하도록 구성됨 -;
    상기 복수의 픽셀들 사이에서 공유되는 외부 판독 라인; 및
    픽셀 이벤트들의 스트림을 출력하도록 구성된 외부 프로세싱 회로를 포함하며, 각각의 각자의 픽셀 이벤트는, 상기 외부 프로세싱 회로의 비교기가 상기 외부 판독 라인을 통해 임계값을 위반하는(breach) 특정 픽셀로부터의 픽셀 데이터의 샘플을 획득할 때, 생성되는, 이벤트 센서.
  2. 제1항에 있어서, 상기 외부 프로세싱 회로는,
    선택 신호를 사용하여 각각의 픽셀 내에 위치된 판독 스위치(readout switch)를 선택적으로 활성화함으로써 상기 복수의 픽셀들 사이에서 상기 외부 판독 라인에 대한 액세스를 중재하도록 구성된 제어기를 포함하는, 이벤트 센서.
  3. 제1항에 있어서, 아날로그 도메인 내의 각각의 픽셀의 출력으로부터 상기 외부 프로세싱 회로로 전송되는 픽셀 데이터의 샘플들은 상기 비교기의 입력 단자에 도달하기 전에 디지털 도메인으로 변환되는, 이벤트 센서.
  4. 제1항에 있어서, 상기 외부 프로세싱 회로는 각각의 픽셀에서의 상기 입사 조명의 세기의 절댓값을 정의하는 그레이스케일 이미지 데이터를 출력하도록 추가로 구성되는, 이벤트 센서.
  5. 제1항에 있어서, 상기 외부 판독 라인은 상기 외부 프로세싱 회로에 용량적으로 결합되는, 이벤트 센서.
  6. 제1항에 있어서, 상기 복수의 픽셀들은 픽셀 어레이의 열(column)을 형성하는, 이벤트 센서.
  7. 픽셀로서,
    샘플 노드에서, 입사 조명의 세기를 나타내는 픽셀 데이터를 생성하도록 구성된 광검출기 회로;
    복수의 픽셀들 사이에서 공유되는 외부 판독 라인을 통해 외부 프로세싱 회로에 결합된 출력 노드 - 상기 외부 프로세싱 회로는 픽셀 이벤트들의 스트림을 출력하도록 구성되고, 각각의 각자의 픽셀 이벤트는, 상기 외부 프로세싱 회로의 비교기가 상기 외부 판독 라인을 통해 임계값을 위반하는 특정 픽셀로부터의 픽셀 데이터의 샘플을 획득할 때, 생성됨 -; 및
    상기 외부 프로세싱 회로의 제어기로부터 선택 신호가 수신될 때까지 상기 출력 노드로부터 상기 샘플 노드를 격리시키도록 구성된, 상기 광검출기 회로와 상기 출력 노드 사이에 개재되는 판독 스위치를 포함하는, 픽셀.
  8. 제7항에 있어서, 상기 광검출기 회로는 상기 입사 조명의 세기에 비례하는 광전류를 전압으로 변환하도록 구성된 로그 증폭기(logarithmic amplifier)를 포함하는, 픽셀.
  9. 제7항에 있어서, 상기 광검출기 회로는 버퍼 증폭기를 통해 상기 샘플 노드에 결합된 포토다이오드를 포함하는, 픽셀.
  10. 제7항에 있어서,
    상기 광검출기 회로와 상기 스위치 사이에 개재되는 커패시터를 추가로 포함하고, 상기 픽셀 데이터는 상기 입사 조명의 세기의 차분 값(differential value)을 제공하는, 픽셀.
  11. 제10항에 있어서,
    상기 커패시터와 병렬로 결합된 그레이스케일 스위치를 추가로 포함하고, 상기 그레이스케일 스위치는 상기 제어기로부터 그레이스케일 신호를 수신하는 것에 응답하여 폐쇄 상태로 전환하도록 구성되고, 상기 픽셀 데이터는 상기 그레이스케일 스위치가 상기 폐쇄 상태에 있을 때 상기 입사 조명의 세기의 절댓값을 제공하는, 픽셀.
  12. 제7항에 있어서,
    상기 광검출기 회로와 상기 스위치 사이에 개재된 스위치드 커패시터 증폭기를 추가로 포함하는, 픽셀.
  13. 제12항에 있어서, 상기 스위치드 커패시터 증폭기의 동작점은 상기 제어기로부터 리셋 신호를 수신하는 것에 응답하여 리셋되는, 픽셀.
  14. 제12항에 있어서, 상기 스위치드 커패시터 증폭기의 동작점은 상기 제어기로부터 상기 선택 신호 및 리셋 신호를 수신하는 것에 응답하여 리셋되는, 픽셀.
  15. 제7항에 있어서, 상기 샘플링 노드에서 상기 픽셀 데이터의 전압은 상기 픽셀에서 리셋 신호를 수신하는 것에 응답하여 상기 임계값과 연관된 기준 전압으로 설정되는, 픽셀.
  16. 이벤트 센서로서,
    복수의 픽셀들 사이에서 공유되는 외부 판독 라인 - 각각의 픽셀은 입사 조명의 세기를 나타내는 픽셀 데이터를 출력하도록 구성됨 -; 및
    픽셀 이벤트들의 스트림을 출력하도록 구성된 외부 프로세싱 회로를 포함하며, 각각의 각자의 픽셀 이벤트는, 상기 외부 프로세싱 회로의 비교기가 상기 외부 판독 라인을 통해 임계값을 위반하는 특정 픽셀로부터의 픽셀 데이터의 샘플을 획득할 때, 생성되는, 이벤트 센서.
  17. 제16항에 있어서, 각각의 픽셀은 판독 스위치를 통해 상기 외부 판독 라인에 결합된 샘플링 노드를 포함하고, 상기 외부 프로세싱 회로는, 상기 판독 스위치가 활성화될 때마다 상기 샘플링 노드에 나타나는 전압을 리셋하도록 구성된 제어기를 포함하는, 이벤트 센서.
  18. 제16항에 있어서, 상기 외부 프로세싱 회로는 상기 비교기에 제공되는 픽셀 데이터의 샘플들로부터 직류 전압 성분을 제거하도록 구성된 차분 회로를 포함하는, 이벤트 센서.
  19. 제16항에 있어서, 상기 외부 프로세싱 회로는 각각의 픽셀에서의 상기 입사 조명의 세기의 절댓값을 정의하는 데이터를 출력하도록 추가로 구성되는, 이벤트 센서.
  20. 제16항에 있어서, 각각의 각자의 픽셀 이벤트는 상기 임계값을 위반하는 상기 픽셀 데이터의 샘플을 생성하는 상기 특정 픽셀에 대한 어드레스 정보를 포함하고, 상기 어드레스 정보는, 상기 비교기가 상기 샘플을 획득하는 시간에 기초하여 결정되는, 이벤트 센서.
KR1020217023305A 2019-01-23 2020-01-21 이벤트 구동 센서들을 위한 픽셀 크기 축소 방법 KR102640070B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962795777P 2019-01-23 2019-01-23
US62/795,777 2019-01-23
PCT/US2020/014347 WO2020154253A1 (en) 2019-01-23 2020-01-21 Pixel size reduction method for event driven sensors

Publications (2)

Publication Number Publication Date
KR20210103560A true KR20210103560A (ko) 2021-08-23
KR102640070B1 KR102640070B1 (ko) 2024-02-27

Family

ID=69740530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217023305A KR102640070B1 (ko) 2019-01-23 2020-01-21 이벤트 구동 센서들을 위한 픽셀 크기 축소 방법

Country Status (4)

Country Link
US (1) US11910109B2 (ko)
KR (1) KR102640070B1 (ko)
CN (1) CN113366829A (ko)
WO (1) WO2020154253A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7393152B2 (ja) * 2019-08-09 2023-12-06 キヤノン株式会社 光電変換装置、撮像システム、移動体及び露光制御装置
KR20210077840A (ko) * 2019-12-17 2021-06-28 삼성전자주식회사 다이나믹 비전 센서 시스템
US11531728B2 (en) * 2020-02-29 2022-12-20 Tetramem Inc. Two-stage ramp ADC in crossbar array circuits for high-speed matrix multiplication computing
US11706542B2 (en) * 2020-09-01 2023-07-18 Pixart Imaging Inc. Pixel circuit outputting time difference data and image data, and operating method of pixel array
US11405580B2 (en) * 2020-09-09 2022-08-02 Fotonation Limited Event camera hardware

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150068429A (ko) * 2012-10-05 2015-06-19 램버스 인코포레이티드 조건부-리셋, 멀티-비트 판독 이미지 센서
KR20170027107A (ko) * 2015-09-01 2017-03-09 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015183693A1 (en) 2014-05-27 2015-12-03 Rambus, Inc. Oversampled high dynamic-range image sensor
US10728450B2 (en) * 2014-09-30 2020-07-28 Qualcomm Incorporated Event based computer vision computation
JP2016181736A (ja) 2015-03-23 2016-10-13 キヤノン株式会社 撮像装置、その駆動方法及び撮像システム
EP3119081B1 (en) 2015-07-16 2018-09-19 Canon Kabushiki Kaisha Imaging apparatus and imaging system
WO2017149433A1 (en) * 2016-03-03 2017-09-08 Insightness Ag An event-based vision sensor
US10880504B2 (en) 2016-12-27 2020-12-29 Canon Kabushiki Kaisha Image pickup device, image capturing system, and movable body
JP2018186478A (ja) * 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020072317A (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150068429A (ko) * 2012-10-05 2015-06-19 램버스 인코포레이티드 조건부-리셋, 멀티-비트 판독 이미지 센서
KR20170027107A (ko) * 2015-09-01 2017-03-09 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀

Also Published As

Publication number Publication date
CN113366829A (zh) 2021-09-07
KR102640070B1 (ko) 2024-02-27
US20210344854A1 (en) 2021-11-04
US11910109B2 (en) 2024-02-20
WO2020154253A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
KR102640070B1 (ko) 이벤트 구동 센서들을 위한 픽셀 크기 축소 방법
CN107786821B (zh) 像素电路及其操作方法
US9100605B2 (en) Global shutter with dual storage
JP6415572B2 (ja) 動的な、単一光ダイオードの画素回路およびその作動方法
US9554071B2 (en) Method and apparatus providing pixel storage gate charge sensing for electronic stabilization in imagers
US9876975B2 (en) Solid-state image sensor and image sensing system with readout unit including current source
DK2098062T3 (en) Method for generating an image in electronic form, image element for an image sensor for image generation and image sensor
EP2832090B1 (en) Cmos image sensors implementing full frame digital correlated double sampling with global shutter
KR20190102021A (ko) 동적 비전 센서 아키텍쳐
EP1096790A2 (en) Variable collection of blooming charge to extend dynamic range
US9736411B2 (en) Image sensor pixel having multiple sensing node gains
JP2021529467A (ja) 複数のスーパーピクセルを有するイメージセンサ
JP6100443B2 (ja) Ｃｍｏｓ撮像センサのために適合された増幅器
JP2009527192A (ja) 傾斜付き転送ゲート・クロックを使用するａ／ｄコンバータ
US20240107194A1 (en) Delay Equalization in Event-Based Vision Sensors
CN115349253A (zh) 用于视觉传感器的像素电路和方法
JPH11313258A (ja) イメージセンサおよびその制御方法
JPH11122545A (ja) 動き検出用固体撮像装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant