KR20210093707A - 다중 모드 간섭계에 내장된 게르마늄 포토디텍터 - Google Patents

다중 모드 간섭계에 내장된 게르마늄 포토디텍터 Download PDF

Info

Publication number
KR20210093707A
KR20210093707A KR1020200045795A KR20200045795A KR20210093707A KR 20210093707 A KR20210093707 A KR 20210093707A KR 1020200045795 A KR1020200045795 A KR 1020200045795A KR 20200045795 A KR20200045795 A KR 20200045795A KR 20210093707 A KR20210093707 A KR 20210093707A
Authority
KR
South Korea
Prior art keywords
region
silicon
germanium
type
slab
Prior art date
Application number
KR1020200045795A
Other languages
English (en)
Other versions
KR102500932B1 (ko
Inventor
웨이웨이 송
스테판 루수
츈-푸 조우
후안-넹 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210093707A publication Critical patent/KR20210093707A/ko
Application granted granted Critical
Publication of KR102500932B1 publication Critical patent/KR102500932B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29346—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by wave or beam interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H01L31/1085—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type the devices being of the Metal-Semiconductor-Metal [MSM] Schottky barrier type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/14—Mode converters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29344—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by modal interference or beating, i.e. of transverse modes, e.g. zero-gap directional coupler, MMI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

방법은, 실리콘층을 에칭하여 실리콘 슬래브와, 실리콘 슬래브 위에 상부 실리콘 영역을 형성하는 단계와, 실리콘 슬래브와 상부 실리콘 영역에 이온주입하여 p타입 영역, n타입 영역, 및 p타입 영역과 n타입 영역 사이의 진성 영역을 형성하는 단계를 포함한다. 방법은 p타입 영역, n타입 영역, 및 진성 영역을 에칭하여 트렌치를 형성하는 단계를 더 포함한다. 상부 실리콘 영역의 잔여 부분이 다중 모드 간섭계(MMI) 영역을 형성한다. 트렌치에 게르마늄 영역을 성장시키도록 에피택시 공정이 수행된다. 전기 접속부가 형성되어 p타입 영역 및 n타입 영역에 연결된다.

Description

다중 모드 간섭계에 내장된 게르마늄 포토디텍터{GERMANIUM PHOTODETECTOR EMBEDDED IN A MULTI-MODE INTERFEROMETER}
포토디텍터(PD, photodetector)는 광전 신호 변환에 중요한 디바이스이다. 게르마늄 PD는 라이다(Lidar, Light Detection and Ranging), 데이터 센터, 전기통신(telecommunication) 등과 같은 감지 및 고속 통신에 사용되고 있다. 게르마늄은 약 1.55 ㎛ 미만의 파장을 가진 광에 대해 강한 흡수 계수를 가지므로, 포토디텍터를 형성하기에 좋은 재료가 된다.
통상의 래터럴(lateral) 게르마늄 포토디덱터는 게르마늄 영역이 P-I-N 다이오드 위에서 P-I-N 다이오드와 접촉하는, P-I-N 다이오드를 포함할 수 있다. P-I-N 다이오드가 형성되는 실리콘층은 P-I-N 다이오드의 측벽이 유전체와 접촉하도록 하향 에칭될 수 있다. 게르마늄 영역은 광을 흡수할 수 있고 광을 전자-정공 쌍으로 변환할 수 있다. 통상의 게르마늄 포토디텍터의 경우, 게르마늄 영역이 P-I-N 다이오드 위에 형성된다. 이러한 유형의 게르마늄 포토디텍터는 입사 광선이 너무 쉽게 전환되기 때문에 반응성이 낮다. 이러한 문제를 해결하기 위해, 게르마늄 영역에 의해 겹쳐지지 않는 P 및 N 영역은, 포토디텍터가 위치하게 되는 유전체 영역과 P-I-N 다이오드 사이에서, 측벽을 형성하고, 게르마늄 흡수 영역 근처의 광을 빈틈없이 감금하도록 리세싱된다. 이러한 유형의 게르마늄 포토디텍터는 게르마늄에 의해 단거리로 광이 흡수되기 때문에, 포화 전력이 낮다.
본 개시내용의 양태들은 첨부 도면을 참조한 이하의 상세한 설명으로부터 가장 잘 이해된다. 해당 산업계의 표준 관행에 따라, 다양한 피처를 비율에 따라 도시하지는 않는다. 사실상, 다양한 피처의 치수는 설명의 편의상 임의대로 확대 또는 축소될 수 있다.
도 1, 도 2a, 도 2b, 도 3a, 도 3b, 도 4 내지 도 8, 도 9a, 도 9b, 및 도 9c는 일부 예시적인 실시형태에 따른 다중 모드 게르마늄 포토디텍터의 형성 중의 중간 단계의 단면도 및 상면도를 도시한다.
도 10, 도 11, 및 도 12는 일부 실시형태에 따른 다중 모드 게르마늄 포토디텍터의 평면도를 도시한다.
도 13 및 도 14는 일부 실시형태에 따른 다중 모드 게르마늄 포토디텍터의 평면도를 도시한다.
도 15는 일부 실시형태에 따른 파장의 함수에 따른 2개의 포토디텍터(테이퍼 다운 구조가 있는 것과 테이퍼 다운 구조가 없는 것)의 누설을 나타낸다.
도 16은 일부 실시형태에 따른 다중 모드 게르마늄 포토디텍터를 형성하기 위한 공정 흐름을 나타낸다.
이하의 개시내용은 본 발명의 상이한 특징을 구현하기 위해 다수의 상이한 실시형태 또는 실시예를 제공한다. 본 개시내용을 단순화하기 위해 컴포넌트 및 구성의 특정 실시예에 대해 후술한다. 물론 이들은 예시일 뿐이며, 한정되는 것을 목적으로 하지 않는다. 예를 들어, 이어지는 설명에 있어서 제2 피처 위(over) 또는 상(on)의 제1 피처의 형성은 제1 및 제2 피처가 직접 접촉으로 형성되는 실시형태를 포함할 수도 있고, 제1 및 제2 피처가 직접 접촉하지 않도록 제1 및 제2 피처 사이에 추가 피처가 형성될 수 있는 실시형태도 또한 포함할 수 있다. 또한, 본 개시내용은 다양한 실시예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순화 및 명확화를 위한 것이며, 그 자체가 설명하는 다양한 실시형태 및/또는 구성 사이의 관계를 지시하지 않는다.
또한, "아래에 있는(underlying)", "밑(below)", "하위(lower)", "위(above)", "상위(upper)" 등의 공간 관련 용어는 도면에 나타내는 바와 같이 한 엘리먼트 또는 피처와 다른 엘리먼트(들) 또는 피처(들)와의 관계를 설명함에 있어서 설명의 용이성을 위해 본 명세서에 이용될 수 있다. 공간 관련 용어는 도면에 나타내는 방향 외에, 사용 또는 동작 시의 디바이스의 상이한 방향도 포함하는 것을 의도한다. 장치는 다른 식으로 지향(90도 또는 다른 방향으로 회전)될 수 있으며 본 명세서에 사용한 공간 관련 기술자(descriptor)는 그에 따라 마찬가지로 해석될 수 있다.
일부 실시형태에 따른 다중 모드 게르마늄 포토디텍터 및 그 형성 방법이 제공된다. 다중 모드 게르마늄 포토디텍터의 형성 중의 중간 단계들이 일부 실시형태에 따라 예시된다. 일부 실시형태의 일부 변형예에 대해 설명한다. 여기에서 설명하는 실시형태는 본 개시내용의 청구 대상을 구성하거나 사용할 수 있게 하는 예를 제공하는 것이며, 당업자는 상이한 실시형태의 고려 범위 내에 있으면서 행해질 수 있는 변경을 쉽게 이해할 것이다. 다양한 도면 및 예시적인 실시형태 전체에 있어서, 같은 참조 번호는 같은 엘리먼트를 지정하는데 이용된다. 방법의 실시형태가 특정 순서로 수행되는 것으로서 설명되지만, 다른 방법의 실시형태는 임의의 논리적 순서로 수행될 수도 있다.
본 개시내용의 일부 실시형태에 따르면, 다중 모드 게르마늄 포토디텍터는 다중 모드 간섭계(MMI, Multi-Mode Interferometer) 구조 내에 게르마늄 영역을 구비한다. MMI 구조는 게르마늄 영역을 지나 충분히 멀리 횡방향으로 연장되는 실리콘 영역일 수 있기에, 입사광의 기본 모드로부터 고차 모드가 여기될 수 있다. 기본 모드 및 고차 모드를 포함하는 상이한 모드들이 MMI 구조 내부에서 간섭하여, 광의 광학 필드의 세기가 재분배될 수 있다. 그 결과, 광학 필드의 세기가 게르마늄 영역의 전방 중앙 섹터에서 가장 강하다거나 그 전방 섹터에서 대부분의 광 에너지가 흡수되는 것 대신에, 게르마늄 영역을 따라 흡수가 점진적으로 이루어진다. 이에, 광의 포화 전력이 증가하고 포토디텍터의 속도가 상승한다. 실리콘 및 게르마늄이 예시적인 재료로서 사용되나, 기타 적용 가능한 재료도 다중 모드 포토디텍터를 형성하는데 사용될 수 있는 것이 이해될 것이다.
도 1, 도 2a, 도 2b, 도 3a, 도 3b, 도 4 내지 도 8, 도 9a, 도 9b, 및 도 9c는 본 개시내용의 일부 예시적인 실시형태에 따른 다중 모드 게르마늄 포토디텍터의 형성 중의 중간 단계의 단면도 및 상면도를 도시한다. 대응하는 공정은 도 16에 도시한 공정 흐름(200)으로도 개략적으로 반영된다.
도 1에서, 기판(20)을 포함하는 웨이퍼(10)가 제공된다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(202)으로서 예시된다. 기판(20)은 반도체-온-절연체(SOI) 구조를 가질 수 있는데, 이 구조는 반도체 기판(20A)과, 반도체 기판(20A) 위에서 반도체 기판에 결합되는 매립 산화물(BOX)층(20B)과, BOX층(20B) 위에서 BOX층에 결합되는 반도체층(20C)을 포함한다. 일부 실시형태에 따르면, 반도체 기판(20A)의 반도체 재료는 실리콘; 게르마늄; 실리콘 탄화물, 갈륨 비화물, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 및/또는 인듐 안티몬화물을 포함하는 화합물 반도체; SiGe, SiC, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함하는 혼정 반도체; 또는 이들의 조합을 포함할 수 있다. 기판(20A)은 사파이어, 인듐 주석 산화물(ITO) 등과 같은 기타 재료로도 형성될 수 있다.
BOX층(20B)은 실리콘의 굴절률보다 낮은 굴절률을 가진 유전체 재료로 형성될 수 있다. 일부 실시형태에 따르면, BOX층(20B)은 실리콘 산화물로 형성되거나 실리콘 산화물을 포함한다. 반도체층(20C)은 결정질 실리콘으로 형성될 수 있으며 그래서 이하에서는 실리콘층(20C)이라 칭한다. 본 개시내용의 일부 실시형태에 따르면, 실리콘층(20C)은 p타입 및 n 타입 불순물의 어느 것으로도 도핑되지 않는다. 본 개시내용의 대안의 실시형태에 따르면, 실리콘층(20C)은 붕소, 인듐 등과 같은 p타입 불순물로 또는 인, 비소, 안티몬 등과 같은 n타입 불순물로 저농도 도핑된다. 저농도 도핑된 실리콘층(20C)의 도핑 농도는 예컨대 약 5 x 1015/cm3 미만으로 낮다. 명세서 전체에서, 도핑되지 않거나 5 x 1015/cm3보다 낮은 도핑 농도로 저농도 도핑되는 반도체층(영역)을 진성(intrinsic) 반도체층(영역)이라고 칭한다. 실리콘층(20C)의 두께(T1)는 약 0.1 ㎛와 약 1 ㎛ 사이의 범위일 수 있다.
그런 다음 실리콘층(20C)은 예컨대 복수의 에칭 공정으로 패터닝되어 복수의 디바이스 영역이 형성된다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(204)으로서 예시된다. 격자 결합기(22), 도파로(24), 및 실리콘 영역(26)을 포함하는 예시적인 디바이스 영역이 도 2a에 도시된다. 실리콘 영역(26)은 후속 공정에서 다중 모드 게르마늄 포토디텍터를 형성하는데 사용될 것이다. 일부 실시형태에 따르면, 실리콘층(20C)을 패터닝하기 위한 에칭 공정은 실리콘층(20C)의 일부를 에칭하는 타임모드 에칭 공정을 포함하며, 이 타임모드 에칭 공정은 실리콘층(20C)이 관통 에칭(etched-through)되기 전에 정지된다. 실리콘층(20C)을 관통 에칭하기 위해서 다른 에칭 공정이 수행된다. 에칭 공정의 결과로, 실리콘 영역(26)은 실리콘 슬래브(silicon slab)(26A)와, 실리콘 슬래브(26A) 위의 상부 실리콘 영역(26B, 26C, 및 26D)(도 2b에 도시)을 포함한다. 본 개시내용의 일부 실시형태에 따르면, 실리콘 슬래브(26A)의 두께(T2)는 약 0.05 ㎛와 약 0.5 ㎛ 사이의 범위일 수 있고, 상부 실리콘 영역(26B, 26C, 및 26D)의 두께(T3)는 약 0.05 ㎛와 약 0.5 ㎛ 사이의 범위일 수 있다. 비(T3/T2)는 예컨대 약 0.1와 약 10 사이의 범위일 수 있다.
도 2b는 실리콘 슬래브(26A), 실리콘 영역(26B), 도파로(26C), 및 테이퍼 영역(26D)을 포함하는 실리콘 영역(26)의 상면도를 도시한다. 도 2a에 도시한 단면도는 도 2b에 도시하는 기준 단면(2A-2A)으로부터 취득된다. 실리콘 슬래브(26A)는 실리콘 영역(26B)보다도 클 수 있고, 실리콘 영역(26B)의 에지를 지나 적어도 -X 방향, +Y 방향, 및 -Y 방향으로 연장될 수 있다. 실리콘 슬래브(26A)는 실리콘 영역(26B)의 에지를 지나 +X 방향으로 연장될 수도 연장되지 않을 수도 있다. 명세서 전체에서, 실리콘 영역(26B)은 다음 단락에서 상세히 설명하겠지만 MMI 영역이라고 칭해진다.
도 3a는 p타입 영역(30), n타입 영역(32), 고농도 도핑된 p타입(p+) 영역(34), 및 고농도 도핑된 n타입(+n) 영역(36)을 포함하는, 복수의 도핑 영역의 형성을 도시한다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(206)으로서 예시된다. 일부 실시형태에 따르면, p타입 영역(30) 및 n타입 영역(32)은 약 1017/cm3과 약 1019/cm3 사이의 범위 내에 각각의 p타입 및 n 타입의 불순물 농도를 가질 수 있다. p+ 영역(34) 및 n+ 영역(36)은 약 1019/cm3과 약 1021/cm3 사이의 범위 내에 각각의 p타입 및 n 타입의 불순물 농도를 가질 수 있다. p+ 영역(34) 및 n+ 영역(36)은 최종 포토디텍터의 전기 컨택 영역으로서 사용된다. 영역(30, 32, 34, 및 36) 각각은 포토 리소그래피 마스크를 사용하여 이온주입될 수 있다. 예를 들면, 도 3a는 개구부(40)가 실리콘 영역(26)의 일부를 드러내도록, 패터닝된 포토 레지스트(38)를 형성하는 것과, 붕소 및/또는 인듐과 같은 p타입 불순물을 주입하여 p+ 영역(34)을 형성하는 것을 포함하는, p+ 영역(34)의 예시적인 형성 공정을 도시한다. 포토 레지스트(38)는 이온주입 후에 제거된다.
도 3b는 도 3a에 도시한 구조의 상면도를 도시하며, 도 3a에 도시하는 단면도는 도 3b에 도시하는 기준 단면(3A-3A)으로부터 취득된다. 도 3b에 도시하는 바와 같이, 실리콘 영역(26)의 일부가 이온주입되고, 실리콘 영역(26)의 나머지 부분은 이온주입되지 않는다. 실리콘 슬래브(26A) 및 상부 실리콘 영역(26B)의 부분을 포함할 수 있는, 실리콘 영역(26)의 미주입 부분은 진성으로 남을 수 있다.
도 4를 참조하면, 유전체층(42)이 실리콘 피처 상에 형성된다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(208)으로서 예시된다. 본 개시내용의 일부 실시형태에 따르면, 유전체층(42)은 실리콘의 굴절률보다 낮은 굴절률을 가진 유전체 재료로 형성된다. 일부 실시형태에 따르면, 유전체층(42)은 실리콘 산화물(SiO2), 실리콘 산화물 질화물(SiON), 알루미늄 산화물(Al2O3) 등으로 형성되거나 이들을 포함한다. 다른 재료들도 본 개시내용의 범주에 속한다. 유전체층(42)의 형성은 원자층 퇴적(ALD, Atomic Layer Deposition), 화학적 기상 퇴적(CVD, Chemical Vapor Deposition), 플라즈마 강화 화학적 기상 퇴적(PECVD, Plasma Enhanced Chemical Vapor Deposition) 등을 포함할 수 있다. 유전체층(42)은 격자 결합기(22), 도파로(24), 및 실리콘 영역(26)을 덮는 부분을 포함할 수 있다. 유전체층(42)의 상부 표면을 평탄화하기 위해 화학적 기계 연마(CMP, Chemical Mechanical Polish) 공정 또는 기계적 연삭 공정 등의 평탄화 공정이 수행될 수 있다.
도 5를 참조하면, 실리콘 영역(26)은 실리콘 영역(26)의 미도핑 부분, p타입 영역(30), 및 n타입 영역(32)으로 연장되는 트렌치(44)를 형성하도록 에칭된다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(210)으로서 예시된다. 에칭은 이방성 에칭 공정을 사용하여 수행될 수 있다. 일부 실시형태에 따르면, 에칭은 C2F6, CF4, SO2을, HBr, Cl2, 및 O2의 혼합물을, 그리고, HBr, Cl2, O2, 및 CF2의 혼합물 등을 사용하여 에칭될 수 있다. 다른 재료들도 본 개시내용의 범주에 속한다. 일부 실시형태에 따르면, 트렌치(44)의 바닥은 실리콘 슬래브(26A)의 상부 표면보다 낮다. 다른 실시형태에 따르면, 트렌치(44)의 바닥은 실리콘 슬래브(26A)의 상부 표면과 같은 높이이거나 더 높다.
도 6은, 실리콘 영역(26)의 노출된 표면으로부터 선택적으로 성장하지만, 유전체층(42)으로부터는 성장하지 않은 게르마늄 영역(46)을 형성하기 위한 에피택시 공정을 도시한다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(212)으로서 예시된다. 일부 실시형태에 따르면, 에피택시는 선택적 성장을 달성하기 위해 첨가되는 HCl와 같은 에칭 가스와, 공정 가스로서 저메인(GeH4)을 사용하여 수행된다. 게르마늄 영역(46)은 순수 게르마늄, 또는 실질적으로 순수한 게르마늄(예컨대, 게르마늄 원자 백분율이 99 % 초과한 것)을 포함할 수 있다. 본 개시내용의 일부 실시형태에 따르면, 게르마늄 영역(46)은 진성이며, 에피택시 중에 인시츄 첨가되는 p타입 불순물 및 n타입 불순물은 없다. 대안적 실시형태에 따르면, 게르마늄 영역(46)은 인시츄로 p타입 및/또는 n타입 불순물이 예컨대 약 1 x 1015/cm3 미만의 도핑 농도로 저농도 도핑된다. 에피택시 공정은 게르마늄 영역(46)의 상부 표면이 실리콘 영역(26)의 상부 표면(26T)과 적어도 같은 높이이거나 더 높아질 때까지 수행된다. 게르마늄 영역(46)의 상부 표면은 또한 유전체층(42)의 상부 표면과 같은 높이이거나 더 높을 수도 있다. 예를 들어, 도 6은 유전체층(42)의 상부 표면보다 더 높은 상부 표면을 가진 예시적인 게르마늄 영역(46)을 도시한다. 게르마늄 영역(46)은 예컨대 점선(47)을 사용하여 나타내는 바와 같이 패싯을 가질 수 있다. 본 개시내용의 일부 실시형태에 따르면, 에피택시 공정 후에, 게르마늄 영역(46) 및 유전체층(42)의 상부 표면들을 평탄화하기 위해 평탄화 공정이 수행된다. 대안적 실시형태에 따르면, 평탄화 공정이 수행되지 않고, 게르마늄 영역(46)의 상부 표면은 유전체층(42)의 상부 표면보다 낮을 수도, 같은 높이일 수도 또는 더 높을 수도 있다.
도 7은 본 개시내용의 일부 실시형태에 캐핑층(50)의 형성을 도시한다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(214)으로서 예시된다. 일부 실시형태에 따르면, 캐핑층(50)은, 게르마늄 영역(46) 내의 게르마늄이 바람직하지 않게 상부 영역에 상향으로 확산되어 상부 영역을 오염시키는 것을 막을 수 있는 치밀 재료로 형성된다. 따라서, 캐핑층의 형성으로, 본 개시내용의 형성 공정은 트랜지스터와 같은 기타 집적 회로의 형성과 더욱 호환될 수 있다. 캐핑층(50)은 실리콘 질화물, 실리콘 산화물 질화물, 알루미늄 산화물 등으로 형성되거나 이들을 포함할 수 있다. 다른 재료들도 본 개시내용의 범주에 속한다. 캐핑층(50)의 두께는 약 20 nm와 약 600 nm 사이의 범위일 수 있다.
캐핑층(50)의 재료 및 형성 공정은 캐핑층(50)이 하부의 게르마늄 영역(46)에 응력을 가할 수 있도록 구성될 수 있다. 일부 실시형태에 따르면, 응력은 인장 응력이다. 일부 실시형태에 따르면, 응력은 압축 응력이다. 응력은 약 1 Gpa보다 높을 수 있고, 약 0.2 Gpa과 약 1.7 Gpa 사이의 범위일 수 있다. 다른 값들도 본 개시내용의 범주에 속한다. 인장 응력은 게르마늄의 직접 밴드갭을 효과적으로 감소시킬 수 있으며, 이것은 더 긴 파장 쪽으로의 강한 흡수 밴드의 확장을 의미한다. 예를 들어, 0.5 Gpa 수준의 응력으로, Ge 흡수 에지가 더 긴 파장(~1550 nm부터 ~1640 nm까지)으로 90 nm만큼 이동하게 함으로써 전기통신에서 사용되는 c-밴드를 완전히 커버하는 Ge 고 흡수 밴드를 형성할 수 있다. 캐핑층(50)이 게르마늄 영역(46)에 응력을 가하는지의 여부, 응력의 유형(압축 또는 인장), 및 응력의 크기가 캐핑층(50)의 재료 및 형성 공정 둘 다에 관련되는 것이 이해될 것이다. 캐핑층(50)의 재료 및 형성 공정 둘 다는 바람직한 응력을 달성하는 것이 선택된다.
일부 실시형태에 따르면, 캐핑층(50)의 형성은 블랭킷 캐핑층을 퇴적한 다음, 에칭을 통해 블랭킷 캐핑층을 패터닝하는 것을 포함한다. 응력을 조정하기 위해 어닐링 공정이 수행될 수 있다. 패터닝 중에, 유전체층(52) 상의 블랭킷 캐핑층의 부분이 제거된다. 대안의 실시형태에 따르면, 캐핑층(50)의 형성은, 예컨대 실릴화 공정(silylation process)을 통해, 유전체층(42)의 표면 상에 억제제 막을 선택적으로 퇴적한 다음, 게르마늄 영역(46) 상에 캐핑층(50)을 선택적으로 퇴적하는 것을 포함한다. 억제제 막은 유전체층(42) 상에서의 캐핑층(50)의 형성을 막을 수 있다. 억제제 막은 어닐링을 통해 제거될 수 있다.
도 8은 게르마늄 영역(46)에 p타입 영역(46p)을 형성하기 위한 이온주입 공정을 도시한다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(216)으로서 예시된다. 일부 실시형태에 따르면, p타입 영역(46p)의 형성은, 이온주입 영역을 규정하기 위해 패터닝된 이온주입 마스크(48)(포토 레지스트 등)를 형성하고, 게르마늄 영역(46)의 에지부에 붕소 및/또는 인듐 등의 p타입 불순물을 주입하는 것을 포함할 수 있다. 게르마늄 영역(46)의 에지부를 p타입 영역(46p)으로서 도핑하면 게르마늄 영역(46)과 p타입 실리콘 영역(30) 간의 장벽 높이를 줄일 수 있다.
또한 도 8은 게르마늄 영역(46) 내의 n타입 영역(46n)의 형성도 도시하고 있다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(216)으로서도 예시된다. 일부 실시형태에 따르면, n타입 영역(46n)의 형성은, 이온주입 영역을 규정하기 위해 패터닝된 이온주입 마스크(도시 생략)를 형성하고, 게르마늄 영역(46)의 에지부에 인, 비소 등의 n타입 불순물을 주입하는 것을 포함할 수 있다. 게르마늄 영역(46)을 n타입 영역(46n)으로서 도핑하면 게르마늄 영역(46)과 n타입 실리콘 영역(32) 간의 장벽 높이를 줄일 수 있다. 본 개시내용의 일부 실시형태에 따르면, p타입 영역(46p)과 n타입 영역(46n) 둘 다가 형성된다. 대안의 실시형태에 따르면, 제조 비용 절감을 위해 둘 다가 아니라 하나가 형성되어야 한다면, 디바이스 성능 개선에 있어서 n타입 영역(46n)보다는 p타입 영역(46p)이 더 효율적이기 때문에, p타입 영역(46p)이 형성되고, n타입 영역(46n)은 형성되지 않는다. 다른 실시형태에서는 p타입 영역(46p)과 n타입 영역(46n)의 어느 것도 형성되지 않는다. 따라서, p타입 영역(46p)과 n타입 영역(46n)의 경계를 표시하고 이들 영역이 형성될 수도 형성되지 않을 수도 있음을 나타내기 위해 점선이 사용된다.
p타입 게르마늄 영역(46p)과 게르마늄 영역(46)의 미도핑 영역 간의 계면(47A)은 p타입 실리콘 영역(30)과 실리콘 영역(26)의 미도핑 영역 간의 계면(49A)에 정렬될 수도 정렬되지 않을 수도 있음이 이해될 것이다. 따라서, 계면(47A)은 계면(49A)과 정렬될 수도 왼쪽으로 오프셋될 수도, 오른쪽으로 오프셋될 수도 있다. 마찬가지로, n타입 게르마늄 영역(46n)과 게르마늄 영역(46)의 미도핑 영역 간의 계면(47B)은 n타입 실리콘 영역(32)과 실리콘 영역(26)의 미도핑 영역 간의 계면(49B)에 정렬될 수도 정렬되지 않을 수도 있음이 이해될 것이다. 따라서, 계면(47B)은 계면(49B)과 정렬될 수도 왼쪽으로 오프셋될 수도, 오른쪽으로 오프셋될 수도 있다.
p타입 게르마늄 영역(46p)과 n타입 게르마늄 영역(46n)의 도핑 농도는 약 5 x 1019/cm3 미만일 수도 약 1 x 1019/cm3와 약 5 x 1019/cm3 사이의 범위일 수도 있다. 애벌런치 포토 다이오드가 바람직한 대안의 실시형태에 따르면, p타입 게르마늄 영역(46p)과 n타입 게르마늄 영역(46n)의 도핑 농도는 1 x 1017 /cm3보다 높아서 유효 진성 게르마늄 영역(46)이 좁아지게 되고, 그래서 진성 게르마늄 영역(46) 내의 전계가 높아질 수 있다. 일부 실시형태에 따르면, 도핑 폭(Wdope)은 약 120 nm보다 작을 수 있고, 약 20 nm와 약 200 nm 사이의 범위일 수 있다. 다른 값들도 본 개시내용의 범주에 속한다. 도핑 폭(Wdope)을 100 nm 부근의 값으로 선택하면 디바이스 속도를 높일 수 있음을 알게 되었다. 도핑 폭(Wdope)이 예컨대 약 200 nm 초과하여 너무 크면, 캐리어의 산란으로 인해 디바이스 속도가 저하될 것이다. 한편, 도핑 폭(Wdope)이 예컨대 약 20 nm 미만으로 너무 작으면, 개선 효과가 너무 적어서 도핑 비용을 맞출 수 없다.
도 9a는 유전체층(52), 실리사이드 영역(54), 및 컨택 플러그(56)의 형성을 도시한다. 각각의 공정은 도 16에 도시한 공정 흐름(200) 중의 공정(220)으로서 예시된다. 일부 실시형태에 따르면, 유전체층(52)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 형성된다. 실리사이드 영역(54)의 형성은, 컨택 개구부를 형성하고 p+ 영역(34)과 n+ 영역(36)을 드러내도록 유전체층(52 및 42)을 에칭하는 것과, 컨택 개구부로 연장되는 티탄층과 같은 금속층을 퇴적하는 것과, 어닐링 공정을 수행하여 금속층을 노출된 p+ 영역(34) 및 n+ 영역(36)과 반응시키는 것을 포함할 수 있다. 컨택 플러그의 형성은, 컨택 개구부에 텅스텐, 코발트 등과 같은 금속을 퇴적하는 것과, CMP 공정 또는 기계적 연삭 공정 등의 평탄화 공정을 수행하여 퇴적된 금속의 과량 부분을 제거하는 것을 포함할 수 있다. 이렇게 해서 게르마늄 포토디텍터(60)가 형성된다.
도 9a에 도시하는 바와 같이, 게르마늄 포토디텍터(60)는 오리지널 실리콘 영역(26)의 미도핑 부분인 진성 실리콘 영역(26')을 포함한다. 따라서, 진성 실리콘 부분(26')은 전술한 바와 같이 p타입 및 n타입 불순물 중 하나 또는 둘 다가 없거나 이들 중 하나 또는 둘 다로 저농도 도핑될 수 있다. p타입 영역(30) 및 n타입 영역(32)은 진성 실리콘 영역(26')을 가진 P-I-N 포토 다이오드를 형성한다. 게르마늄 포토디텍터(60)의 동작에서, 광이 게르마늄 영역(46)에 입사하고 전자 및 정공이 게르마늄 영역(46)에 생성된다. 강한 전계가 진성 게르마늄 영역(46)에 생성되고, 게르마늄 영역(46)에서 생성된 전자와 정공은 전계에 의해 컨택 플러그(46)에 스위프된다.
도 9b는 도 9a에 도시한 바와 같은 게르마늄 포토디텍터(60)의 상면도를 도시하며, 도 9a에 도시하는 단면도는 도 9b에 도시하는 기준 단면(9A-9A)으로부터 취득된다. 도 9b에 도시하는 바와 같이, 실리콘 슬래브(26A) 위의 상부 실리콘 영역은 광을 게르마늄 포토디텍터(60)로 전도하기 위한 도파로(26C) 및 테이퍼 영역(26D)을 포함한다. 도파로(26C) 및 테이퍼 영역(26D)은 또한 게르마늄 포토디텍터(60)의 입사 포트이다. 테이퍼 영역(26D)은 좁은 도파로(26C)로부터의 광을 실리콘 영역(26B) 내의 더 큰 면적으로 분산시키는 기능이 있다. 일부 실시형태에 따르면, 테이퍼 영역(26D)은 채택되지 않고, 일정한 폭을 가진 도파로(26C)가 실리콘 영역(26B)에 직접 연결된다.
일부 실시형태에 따르면, 실리콘 영역(26B)의 폭(W1)이 게르마늄 영역(46)의 폭(W2)보다 상당히 크다. 일부 실시형태에 따르면, 실리콘 영역(26B)은 거리(S1)만큼 +Y 방향 및 -Y 방향으로 게르마늄 영역(46)의 에지를 지나 횡방향으로 연장되며, 이 거리는 입사 포트(26C/26D)로부터 입사된 광이 +Y 방향 및 -Y 방향으로 분산할 수 있도록 적절한 공간을 마련하기에 충분히 유효하다. 일부 실시형태에 따르면, 입사광(64)은 기본 모드라고 칭해지는 단일 모드를 가진다. 광(64)이 실리콘 영역(26B)에 입사할 때에, 실리콘 영역(26B)은 넓은 폭(W1)을 갖기 때문에, 1차 모드, 2차 모드, 3차 모드, 4차 모드 등과 같은 고차 모드를 갖는 광이 여기된다. 이렇게 기본 모드 및 고차 모드를 갖게 된 광은 실리콘 영역(26B)에서 다중 모드 광이 된다. 이들 모드는 영역(26B) 내에서 간섭하고 상이한 차수의 셀프 이미지를 형성한다. 따라서, 실리콘 영역(26B)은 이하 다중 모드 간섭계(MMI) 영역으로 지칭된다.
일부 실시형태에 따르면, 원하는 광 전력 분배를 달성하는 것을 가능하게 하기 위해, 적절한 값이 간격(S1)에 선택된다. 간격(S1)은 너무 커서도 너무 작아서도 안 된다. 간격(S1)이 예컨대 0.2 ㎛ 미만으로 너무 작으면, 광 전력이 충분히 넓게 재분배되지 않는다(다음 단락에서 상세하게 설명). 결과적으로, 대부분의 광은 +X 방향으로 이동하여 게르마늄 영역(46)에 정면으로 충돌한다. 따라서, 광 전력의 대부분은 게르마늄 영역(46)의 전단부(입사 도파로(26C)쪽 단부)에 의해 흡수된다. 이로 인해 디바이스의 포화 전력이 바람직하지 않게 낮아지고, 포토디텍터의 속도도 감소한다. 간격(S1)이 너무 크면, 광 전력이 너무 많이 재분배되고 너무 많이 분산되며, +X 방향으로 전파될 때, 광의 상당 부분이 연장 이동 거리만큼 게르마늄 영역(46)에 충돌하지 못하고 간격(S1)을 통과하게 된다. 광 흡수는 낮다. 결과적으로, 게르마늄 영역(46)에서 광을 적절하게 흡수시킬려면 게르마늄 영역의 길이(L2)를 꽤 많이 늘려야 한다. 따라서, 일부 실시형태에 따르면, 간격(S1)은 약 0.4 ㎛와 약 1.5 ㎛ 사이의 범위이다. 다른 값들도 본 개시내용의 범주에 속한다.
다중 모드 광은 +Y 및 -Y 방향으로 분산될 때 MMI 영역(26B)의 양 측벽(26B-SW1 및 26B-SW2)에서 반사될 것이고, 따라서 간섭이 간섭 패턴을 형성하게 된다. MMI 영역(26B)의 측벽(26B-SW1 및 26B-SW2)은 도 9a에 도시하는 바와 같이 유전체 영역(42)의 측벽과 인터페이싱한다. 따라서, 광의 전력은 실리콘 영역(26)에서 재분배된다. 따라서, 게르마늄 영역(46)의 전단부는 적당하지만 과하지 않은 광을 수광한다. +X 방향으로 전파될 때에 MMI 영역(26B)에서 전후로 반사되는 경우, 광은 게르마늄 영역(46)의 전방부, 중간부, 및 후방부에서 점차로 흡수될 것이다. 따라서, MMI 구조를 채택함으로써, 게르마늄 영역(46)의 상이한 부분들(전방부, 중간부 및 후방부)에서 광이 보다 균일하게 흡수된다. 따라서, 최종 게르마늄 포토디텍터(60)의 포화 전력이 증가하고, 더 높은 전력을 갖는 광이 포화를 야기하지 않고 포토디텍터(60) 상에서 사용될 수 있다. 게르마늄 포토디텍터(60)의 속도도 상승한다. 또한, MMI 구조를 채택함으로써, 더 적은 부분의 광이 Si-Ge 계면에 부딪히고 입사부에서 반사되어, 포토디텍터(60)로부터의 역 반사를 감소시킨다. 따라서, MMI 영역(26B)의 폭(W1)의 증가도 반사의 감소를 돕는다.
MMI 영역(26B)의 입사 포트로부터 게르마늄 영역(46)까지의 거리인 길이(L1)는 (광의)자유 전파 길이이다. 자유 전파 길이(L1)는 너무 작아서는 안 된다. 그렇지 않으면, 광이 +Y 및 -Y 방향으로 분산될 수 있는 거리가 충분하지 않고, 고차 모드가 여기될 수 없다. 또한, 자유 전파 길이(L1)가 너무 작으면 게르마늄 영역(46)으로부터의 반사가 너무 강하다. 본 개시내용의 일부 실시형태에 따르면, 자유 전파 길이(L1)는 다중 모드가 여기되게 하기 위해서 약 1 ㎛보다 길다. 또한, 폭(W1)이 클수록 더 긴 L1이 사용된다. 자유 전파 길이(L1)가 너무 크면 추가 이점없이 게르마늄 포토디텍터(60)의 크기를 증가시킨다. 따라서, 일부 실시형태에 따르면, 자유 전파 길이(L1)는 약 1 ㎛와 약 10 ㎛ 사이의 범위이다. 다른 값들도 본 개시내용의 범주에 속한다.
일부 실시형태에 따르면, 다중 모드 하에서 재분배되는 광으로, 게르마늄 영역(46)의 길이(L2)는 광을 실질적으로 완전히 흡수하기 위해(예컨대, 흡수율을 99 % 초과로) 약 10 ㎛보다 클 수 있다. 너무 큰 길이의 L2는 또한 추가 이점없이 다중 모드 게르마늄 포토디텍터의 크기를 증가시키기 때문에 바람직하지 않다. 일부 실시형태들에 따르면, 길이(L2)는 약 10 ㎛와 약 50 ㎛ 사이의 범위일 수 있다. 일부 실시형태에 따르면, 게르마늄 영역(46)의 폭(W2)은 약 0.3 ㎛와 약 1.5 ㎛ 사이의 범위일 수 있다. 다른 값들도 본 개시내용의 범주에 속한다.
폭(W1) 및 길이(L1 및 L2)와 같은 치수는 전체 길이(L2)에 걸쳐 게르마늄 영역(46)에 의한 광 흡수가 보다 균일해지게 하기 위해 최적의 결과를 얻도록 설계될 수 있다. 예를 들어, W1 및 길이(L1)는 게르마늄 영역(46)의 전단부가 광의 적절히 높은 전계 영역에 위치하게 하는 것이 선택될 수 있다. 또한, 길이(L2)는 광을 실질적으로 완전히 흡수하기에 충분히 길면서도 포토디텍터(60)의 크기를 감소시키기 위해 최소 길이를 갖도록 조정될 수 있다.
도 9c는 도 9b의 기준 단면(9C-9C)으로부터 취득된 단면도를 도시한다. 도 9c는 일부 실시형태에 따른 실리콘 슬래브(26A) 및 MMI 영역(26B)의 자유 전파 부분의 형상을 도시한다.
도 10 내지 14는 본 개시내용의 대안적인 실시형태에 따른 다중 모드 게르마늄 포토디텍터(60)의 상면도를 도시한다. 달리 명시되지 않는 한, 이들 실시형태의 컴포넌트의 재료 및 형성 공정은, 도 2a에 도시한 구조를 형성하기 위한 에칭 공정에 사용되는 리소그래피 마스크의 패턴이 도 10 내지 도 14에 도시한 구조의 형성을 위해 변형된다는 점을 제외하고는 이전 도면들에 있는 유사한 컴포넌트와 본질적으로 동일하다. 따라서, 도 10 내지 도 14의 컴포넌트는 도 1, 도 2a, 도 2b, 도 3a, 도 3b, 도 4 내지 도 8, 도 9a, 도 9b 및 도 9c에 도시한 앞의 실시형태에서의 유사한 참조 번호로 표시된다. 그렇기 때문에, 도 10 내지 도 14에 도시하는 컴포넌트의 형성 공정 및 재료에 관한 상세는 앞의 실시형태의 설명에서 찾을 수 있다. 또한, 도 10 내지 도 14에 도시하는 실시형태로부터 취득된 단면도는 도 9a 및 도 9c에 도시한 것과 동일하다. 예를 들어, 도 10은 기준 단면 9A-9A 및 9C-9C을 개략적으로 도시하며, 이들 기준 단면으로부터 취득된 단면도는 각각 도 9a 및 도 9c에 도시한 바와 같은 것이다.
도 10에 도시하는 다중 모드 게르마늄 포토디텍터(60)에서, MMI 영역(26B)은 폭 W1의 전방부를 가지며, 후방부는 폭 W3을 갖도록 테이퍼링된다. 게르마늄 영역(46)의 분리로 인해, MMI 영역(26B)의 2개의 후방부(26B-B)은 게르마늄 영역(46)의 양 측 상에 있게 된다. 게르마늄 영역(46)의 각 측에는 전방부(26B-F)을 후방부(26B-B)에 연결하기 위한 테이퍼부(26B-T)이 있다. 일부 실시형태에 따르면, 후방부(26B-B)의 간격(S3)이 전방부의 간격(S10)보다 작다. 따라서, 일부 실시형태에 따르면, 비(S3/S1)는 약 0.1과 약 0.5 사이의 범위이다. 테이퍼 영역(26B-T)에서는 간격(S2)이 S1에서 S3으로 연속으로 감소할 수 있다. 일부 실시형태에 따르면, 테이퍼 영역의 간격(S2)이 선형으로 감소하는데, 이것은 측벽(26B-SW1 및 26B-SW2)의 각 부분이 상면도에서 직선인 것을 의미한다. 다른 실시형태에서는, 테이퍼부의 측벽이 만곡형과 같은 다른 형상을 가질 수도 있다. 간격(S1, S2, 및 S3)은 또한 게르마늄 영역(46)의 MMI 영역의 부분의 폭인 것이 이해될 것이다. 상면도에서, 테이퍼 영역(26B-T)의 측벽(26B-SW1 및 26B-SW2)의 부분은 후방 영역(26B-B)의 측벽의 부분과 각(θ)을 형성한다. 본 개시내용의 일부 실시형태에 따르면, 각(θ)은 입사단으로의 광의 반사를 감소하기 위해 약 10도보다 작다. 일부 실시형태들에 따르면, 각(θ)은 약 1도와 약 20도 사이의 범위일 수 있다. 다른 값들도 본 개시내용의 범주에 속한다.
테이퍼부(26B-T)는 넓은 영역(폭이 W1임)으로부터 게르마늄 영역(46)을 향하여 광을 한정하고 압착하는 기능을 가지며, 간격(S1)을 갖는 더 좁은 영역으로 광을 압착하여, 광이 간격(S2 및 S3)을 갖는 더 좁은 영역으로 한정되게 된다. 따라서, 테이퍼부(26B-T) 및 후방부(26B-B)의 광 세기는 광을 한정하여 압착하지 않는 경우와 비해 상승하며, 광 흡수 효율이 증가한다. 바람직하게는, 광의 압축이 단거리에서 끝나서 테이퍼링이 광의 (입사 포트로의) 반사를 증가시키지 않도록, 테이퍼부(26B-T)의 길이(L4)는 짧은 것이 좋다. 일부 실시형태에 따르면, 길이(L4)는 자유 전파 길이(L1)의 약 50 %와 약 200 % 사이의 범위이다.
길이(L3)는 길이(L1)와 관련되며, (L1 + L3)은, 전방부(26B-F)의 우측 단부에서, 약 50 % 내지 약 90 %의 범위와 같은, 광의 대부분(그러나 과도하지 않은)이 게르마늄 영역(46)에 의해 흡수되도록 충분히 큰 것이 바람직하다. 길이(L3)를 신중하게 조절하면 흡수 균일성의 개선으로 인해 광의 포화 전력을 유리하게 증가시킬 수 있음을 알아야 한다. 신중하게 선택된 길이(L1, L3 및 L4)에 의해, 후방부(26B-B)의 길이(L5)를 줄일 수 있다.
도 15는 광의 파장(λ)의 함수에 따른 MMI 영역(26B)으로부터의 광 누설률을 도시한다. 2개의 라인(66 및 68)이 도시되고 있으며, 라인(66)은 테이퍼다운 구조가 없는 구조(예컨대 도 9b)에서 시뮬레이션된 것이고, 라인(68)은 테이퍼다운 구조가 있는 구조(예컨대 도 10)에서 시뮬레이션되 것이다. 그 결과는 테이퍼다운 구조를 사용하면 넓은 범위의 광 파장(1.26 ㎛ 내지 1.36 ㎛)에 대해 누설이 크게 저감됨을 나타낸다. 시뮬레이션 결과는 또한 선택된 길이(L3 및 L4)에 의해, 길이(L5)(도 10)가 5 ㎛인 경우 광 누설(MMI 영역(26B)의 단부에 남아있는 비흡수 광 전력)이 10 dB 감소되는 것으로 밝혀졌다.
도 11 및 도 12는 일부 실시형태에 따른 다중 모드 게르마늄 포토디텍터(60)를 도시하는데, 이것에 포함된 반사기는 달리 누설될 광을 반사하도록 형성된다. 도 11에서는, 반사 격자(26F)가 반사에 사용된다. 도 12에서는, 루프를 통해 MMI 영역(26B)으로 다시 광을 전도하기 위해 도파로 루프(26G)가 사용된다. 일부 실시형태에 따르면, 다른 테이퍼 영역(26H)은 MMI 영역(26B)의 단부에 연결되어 광을 먼저 집광하고, 집광된 광은 도파로 루프(26G)로 전도된다. 반사 격자(26F) 및 도파로 루프(26G)는 또한 MMI 영역(26B)을 형성하기 위한 동일한 공정에서 실리콘 영역(26)(도 1)을 패터닝함으로써 형성될 수 있다.
도 13 및 도 14는 본 개시내용의 대안적 실시형태에 따른 다중 포트 다중 모드 게르마늄 포토디텍터(60)를 도시한다. 넓은 MMI 영역(26B)을 형성함으로써 입사 또는 반사 수집에 사용되는 더 많은 포트를 추가하는 것이 가능하다. 예를 들어, 도 13은 포트(26C) 및 포트(26E)를 포함하는 2포트 다중 모드 게르마늄 포토디텍터(60)를 도시한다. 적용에 따라 광은 포트(26C) 또는 포트(26E)를 통해 또는 양 포트를 통해 입사할 수 있다. 포트(26C)를 사용하는 단일 입사의 경우, 포트(26E)는 반사광을 수집하는데 사용될 수 있다. 일부 실시형태에 따르면, 종단기(70)가 반사 포트(26E)에 접속되며, 반사 포트(26E)로부터 수광된 광을 흡수하는데 사용된다. 일부 예시적인 실시형태에 따르면, 종단기(70)는 예컨대 도핑 농도가 1020 /cm3보다 높은, 고 도핑 농도의 인을 가진 실리콘 영역일 수 있다.
포트(26C)의 위치는 측벽(26B-SW1)의 중간에 있는 중심선(ML1) 및 MMI 영역(26B)의 중간 라인(ML1)으로부터 오프셋된다. 일부 실시형태에 따르면, 입사 포트(26C)는 측벽(26B-SW1)의 중간 및 중간 라인(ML1)에 있을 수 있다. 반사 포트(26E)는 측벽(26B-SW2)의 중간 및 중간 라인(ML1)에 있을 수 있다. 다른 실시형태에 따르면, 입사 포트(26C)의 위치는 측벽(26B-SW1)의 중간 및 중간 라인(ML)으로부터 오프셋되도록 조정된다. 시뮬레이션 결과로부터, 입사 포트(26C)의 위치를 신중하게 선택함으로써, 간섭된 다중 모드 광의 전계가 서로 분리된 2개의 피크를 가질 수 있음이 드러났다. 제1 피크가 측벽(26B-SW1)으로 진동할 때, 제2 피크는 게르마늄 영역(46)에 부딪혀서 그 전력이 흡수되고, 제2 피크가 측벽(26B-SW2)으로 진동할 때, 제1 피크는 게르마늄 영역(46)에 부딪혀서 그 전력이 흡수될 수 있다. 따라서, 게르마늄 영역(46)의 전단에서 입사 포트(26C)의 위치를 선택함으로써, 광 세기가 효과적으로 절반만큼 감소되고, 따라서 게르마늄 영역(46)의 전방부에 의한 광의 흡수가 감소하고, 그래서 다중 포트 다중 모드 게르마늄 포토디텍터(60)의 포화 전력이 개선된다.
일부 실시형태에 따르면, 다중 포트를 편입하기 위해, MMI 영역(26B)의 폭(W1) 및 자유 전파 길이(L1)가 더 늘어날 수 있다. 예를 들어, MMI 영역의 폭(W1)은 약 1.5 ㎛와 약 4 ㎛ 사이의 범위로 증가할 수 있다. 자유 전파 길이(L1)의 두께(L1)는 약 1 ㎛와 약 20 ㎛ 사이의 범위로 증가할 수 있다. 다른 값들도 본 개시내용의 범주에 속한다.
더 많은 포트가 추가될 수도 있는 것이 이해될 것이다. 이에 포트의 총 수는 3개, 4개, 5개 이상일 수도 있다. 이들 포트 중에, 하나 이상이 입사 포트로서 사용될 수 있고, 나머지는 반사광을 수집하기 위한 반사 포트로서 사용될 수 있다. 예를 들어, 도 14는 3포트 다중 모드 게르마늄 포토디텍터(60)를 예로서 도시하고 있다. 도 14는 일부 실시형태에 따라, 포트(26C)가 입사 포트로서 사용되고, 반사 포트로서 사용되는 포트들(26E)의 중간에 있는 것을 나타내고 있다. 일부 실시형태에 따르면, 입사 포트는 도 14에서 예시하는 반사 포트(26E) 중의 임의의 것의 위치와 같이 다른 위치에도 있을 수 있다. 앞의 실시형태에 있어서의 포트들은 대칭으로 또는 비대칭으로 분배될 수 있다. 예를 들어, 입사 포트(26C)는 MMI 영역(26B)의 중간에 있을 수도 있고, 또는 입사 포트(26C)의 위치는 반사 포트(26E) 중 임의의 것과 바뀔 수도 있다. 다른 실시형태에 따르면, 포트(26E) 2개 모두가 입사 포트로서 사용될 수 있고 포트(26C)가 반사 포트로서 사용된다.
본 개시내용의 실시형태는 몇몇 효과적인 특징을 갖는다. 게르마늄은 광학 응용분야에서 폭넓게 사용되는, 1,200 nm 내지 1,600 nm의 파장 범위에서 강한 흡수 계수를 가진다. 강한 흡수 계수는 입사 전력이 높을 경우에 전력 포화 및 속도 저하를 야기할 수 있다. 본 개시내용의 일부 실시형태에 따르면, 게르마늄 영역을 적절하게 위치시킴으로써, 다중 모드 게르마늄 포토디텍터의 광학 필드 세기가 재분배되고, 게르마늄 영역의 전방부, 중간부, 및 후방부에 의해 광이 보다 균일하게 흡수된다. 따라서, 게르마늄 포토디텍터의 포화 전력이 증가한다. 특히 높은 광학 입사에서 게르마늄 포토디텍터의 속도도 상승한다. 반사는 단일 모드 게르마늄 포토디텍터와 비해 약 10 dB만큼 감소한다. 또한, 캐핑층이 게르마늄 영역에 응력을 가하여, 1,550 nm의 C-밴드 부근에서의 게르마늄의 광학 흡수 계수를 강화하고, 따라서, C-밴드에서의 게르마늄 흡수의 커버리지가 확장된다. 본 개시내용의 실시형태에 따른 포토디텍터는 약 1,200 nm 내지 약 1,600 nm의 밴드폭에 적절하다. 또한, MMI 영역이 더 넓어서 상당한 거리만큼 게르마늄 영역을 지나 연장되기 때문에, 게르마늄 포토디텍터를 형성하기 위한 공정은 보다 완화된 공정 마진을 갖는다.
본 개시내용의 일부 실시형태에 따르면, 방법은 실리콘층을 에칭하여 실리콘 슬래브와, 상기 실리콘 슬래브 위에 상부 실리콘 영역을 형성하는 단계와, 상기 실리콘 슬래브와 상기 상부 실리콘 영역에 이온주입(implanting)하여, p타입 영역, n타입 영역, 상기 p타입 영역과 상기 n타입 영역 사이의 진성 영역을 형성하는 단계와, 상기 p타입 영역, 상기 n타입 영역, 및 상기 진성 영역을 에칭하여 트렌치를 형성하는 단계로서, 상기 상부 실리콘 영역의 잔여 부분이 MMI 영역을 형성하는 것인, 상기 트렌치 형성 단계와, 상기 트렌치에 게르마늄 영역을 성장시키기 위해 에피택시 공정을 수행하는 단계와, 상기 p타입 영역 및 상기 n타입 영역에 연결되는 전기 접속부를 형성하는 단계를 포함한다. 일 실시형태에서, 상기 MMI 영역은 상기 게르마늄 영역의 양 측 상에 상기 p타입 영역의 제1 잔여 부분과 상기 n타입 영역의 제2 잔여 부분을 포함하고, 상기 제1 잔여 부분 및 상기 제2 잔여 부분의 외부 측벽은 상기 게르마늄 영역으로부터 약 0.4 ㎛보다 큰 간격으로 떨어져서 이격된다. 일 실시형태에서, 상기 방법은 상기 게르마늄 영역 상에 캐핑층을 퇴적하는 단계와, 상기 캐핑층의 상부 표면 및 측벽 상에 유전체층을 퇴적하는 단계를 더 포함한다. 일 실시형태에서, 상기 캐핑층은 실리콘 질화물을 포함하고, 상기 유전체층은 실리콘 산화물을 포함한다. 일 실시형태에서, 상기 MMI 영역의 측벽은 상기 게르마늄 영역의 각 측벽으로부터 제1 간격을 갖는 전방부와, 상기 게르마늄 영역의 각 측벽으로부터 제2 간격을 갖는 후방부와, 상기 전방부를 상기 후방부에 연결하는 테이퍼부를 포함하고, 상기 제2 간격은 상기 제1 간격보다 작고, 상기 테이퍼부는 상기 게르마늄 영역의 각 측벽으로부터 제3 간격을 가지며, 상기 제3 간격은 상기 제1 간격으로부터 상기 제2 간격으로 변화한다. 일 실시형태에서, 상기 방법은 상기 실리콘 슬래브 및 상기 상부 실리콘 영역을 둘러싸는 격리 영역을 퇴적하는 단계를 더 포함하고, 상기 격리 영역은 상기 상부 실리콘 영역의 제2 굴절률보다 작은 제1 굴절률을 갖는다. 일 실시형태에서, 에칭된 실리콘층은 입사 포트 및 반사 포트로서 사용될 수 있는 다중 포트가 된다.
본 개시내용의 일부 실시형태에서, 디바이스는 p타입 영역, n타입 영역, 및 상기 p타입 영역과 상기 n타입 영역 사이의 진성 영역을 포함하는, P-I-N 다이오드와, 상기 P-I-N 다이오드로 연장되는 게르마늄 영역과, 입사 포트를 포함하고, 결합된 상기 P-I-N 다이오드와 상기 게르마늄 영역이 상기 입사 포트로부터 입사되는 단일 모드의 입사광을 고차 모드를 가진 광으로 여기시키도록 구성된 다중 모드 간섭계를 형성한다. 일 실시형태에서, 디바이스는 상기 게르마늄 영역의 제1 측 상에 있는 상기 p타입 영역의 제1 부분과, 상기 게르마늄 영역의 제2 측 상에 있는 상기 n타입 영역의 제2 부분을 더 포함하고, 상기 제1 부분과 상기 제2 부분은 상기 게르마늄 영역의 각각의 가까운 에지로부터 약 0.4 ㎛보다 큰 간격만큼 떨어져 이격된 외부 에지를 갖는다. 일 실시형태에서, 상기 P-I-N 다이오드는 실리콘 슬래브와, 상기 실리콘 슬래브 위의 상부 실리콘 영역을 포함하고, 상기 게르마늄 영역은 상기 실리콘 영역을 관통하며, 상기 상부 실리콘 영역은 제1 폭을 가진 전방부와, 상기 제1 폭보다 작은 제2 폭을 가진 후방부와, 상기 전방부를 상기 후방부에 연결하는 테이퍼 영역을 포함하고, 상기 테이퍼 영역은 상기 제1 폭으로부터 상기 제2 폭으로 변화하는(transitioning) 폭을 갖는다. 일 실시형태에서, 상기 디바이스는, 제1 유전체층으로서, 상기 P-I-N 다이오드가 상기 제1 유전체층 내에 있는, 상기 제1 유전체층과, 상기 게르마늄 영역 상의 캐핑층과, 상기 캐핑층의 상부 표면 및 측벽 상의 제2 유전체층을 더 포함한다. 일 실시형태에서, 상기 캐핑층은 실리콘 질화물을 포함하고, 상기 제1 유전체층 및 상기 제2 유전체층은 실리콘 산화물을 포함한다. 일 실시형태에서, 상기 디바이스는 입사 포트와, 상기 게르마늄 영역의 상기 입사 포트와 동일한 측에 있는 반사 포트를 더 포함한다.
본 개시내용의 일부 실시형태에 따르면, 디바이스는 실리콘 영역과, 게르마늄 영역을 포함하고, 상기 실리콘 영역은 실리콘 슬래브와, 상기 실리콘 슬래브 위에서 상기 실리콘 슬래브와 결합하는 상부 실리콘 영역을 포함하며, 상기 실리콘 영역은 상기 실리콘 슬래브와 상기 상부 실리콘 영역 둘 다로 연장되는 P-I-N 다이오드를 형성하고, 상기 게르마늄 영역은 상기 상부 실리콘 영역을 관통하며, 상기 상부 실리콘 영역은 다중 모드 간섭계 영역을 포함하고, 상기 다중 모드 간섭계 영역은, 상기 게르마늄 영역의 제1 측 상의 제1 부분과 상기 제1 측과 반대되는 상기 게르마늄 영역의 제2 측 상의 제2 부분과, 상기 상부 실리콘 영역에 연결되는 입사 포트를 포함한다. 일 실시형태에서, 상기 다중 모드 간섭계 영역은 상기 입사 포트와 상기 게르마늄 영역 사이에 자유 전파 영역을 더 포함하고, 상기 자유 전파 영역은 약 1 ㎛보다 큰 길이를 갖는다. 일 실시형태에서, 상기 디바이스는 상기 다중 모드 간섭계 영역의 동일한 측벽에 연결되는 반사 포트를 더 포함한다. 일 실시형태에서, 상기 다중 모드 간섭계 영역은 전방부와, 상기 전방부보다 좁은 후방부를 포함한다. 일 실시형태에서, 상기 다중 모드 간섭계 영역은 상기 전방부를 상기 전방부에 연결하는 테이퍼부를 더 포함한다. 일 실시형태에서, 상기 디바이스는 상기 게르마늄 영역 위에서 상기 게르마늄 영역과 접촉하는 캐핑층을 더 포함하고, 상기 캐핑층은 상기 게르마늄 영역에 응력을 가하도록 구성된다.
이상은 당업자가 본 개시내용의 양태를 더 잘 이해할 수 있도록 여러 실시형태의 특징을 개관한 것이다. 당업자라면 동일한 목적을 달성하기 위한 다른 공정 및 구조를 설계 또는 변형하고/하거나 본 명세서에 소개하는 실시형태들의 동일한 효과를 달성하기 위한 기본으로서 본 개시내용을 용이하게 이용할 수 있다고 생각할 것이다. 또한 당업자라면 그러한 등가의 구조가 본 개시내용의 사상 및 범주에서 벗어나지 않는다는 것과, 본 개시내용의 사상 및 범주에서 일탈하는 일없이 다양한 변화, 대체 및 변형이 이루어질 수 있다는 것을 인식할 것이다.
<부기>
1. 방법에 있어서,
실리콘층을 에칭하여 실리콘 슬래브(slab)와, 상기 실리콘 슬래브 위에 상부 실리콘 영역을 형성하는 단계와,
상기 실리콘 슬래브와 상기 상부 실리콘 영역에 이온주입(implanting)하여,
p타입 영역,
n타입 영역, 및
상기 p타입 영역과 상기 n타입 영역 사이의 진성 영역(intrinsic region)
을 형성하는 단계와,
상기 p타입 영역, 상기 n타입 영역, 및 상기 진성 영역을 에칭하여 트렌치를 형성하는 단계로서, 상기 상부 실리콘 영역의 잔여 부분이 다중 모드 간섭계(MMI, Multi-Mode Interferometer) 영역을 형성하는 것인, 상기 트렌치 형성 단계와,
상기 트렌치에 게르마늄 영역을 성장시키기 위해 에피택시 공정을 수행하는 단계와,
상기 p타입 영역 및 상기 n타입 영역에 연결되는 전기 접속부를 형성하는 단계를 포함하는, 방법.
2. 제1항에 있어서, 상기 MMI 영역은 상기 게르마늄 영역의 양 측 상에, 상기 p타입 영역의 제1 잔여 부분과 상기 n타입 영역의 제2 잔여 부분을 포함하고, 상기 제1 잔여 부분 및 상기 제2 잔여 부분의 외부 측벽은 상기 게르마늄 영역으로부터 약 0.4 ㎛보다 큰 간격으로 떨어져서 이격되는 것인, 방법.
3. 제1항에 있어서,
상기 게르마늄 영역 상에 캐핑층을 퇴적하는 단계와,
상기 캐핑층의 상부 표면 및 측벽 상에 유전체층을 퇴적하는 단계를 더 포함하는, 방법.
4. 제3항에 있어서, 상기 캐핑층은 실리콘 질화물을 포함하고, 상기 유전체층은 실리콘 산화물을 포함하는 것인, 방법.
5. 제1항에 있어서, 상기 MMI 영역의 측벽은,
상기 게르마늄 영역의 각 측벽으로부터 제1 간격을 갖는 전방부와,
상기 게르마늄 영역의 각 측벽으로부터 제2 간격을 갖는 후방부와,
상기 전방부를 상기 후방부에 연결하는 테이퍼부를 포함하고,
상기 제2 간격은 상기 제1 간격보다 작고, 상기 테이퍼부는 상기 게르마늄 영역의 각 측벽으로부터 제3 간격을 가지며, 상기 제3 간격은 상기 제1 간격에서부터 상기 제2 간격으로 변화하는 것인, 방법.
6. 제1항에 있어서,
상기 실리콘 슬래브 및 상기 상부 실리콘 영역을 둘러싸는 격리 영역을 퇴적하는 단계를 더 포함하고, 상기 격리 영역은 상기 상부 실리콘 영역의 제2 굴절률보다 작은 제1 굴절률을 갖는 것인, 방법.
7. 제1항에 있어서, 상기 에칭된 실리콘층에서 입사 포트 및 반사 포트로서 기능하도록 구성되는 다중 포트가 형성되는 것인, 방법.
8. 디바이스에 있어서,
p타입 영역, n타입 영역, 및 상기 p타입 영역과 상기 n타입 영역 사이의 진성 영역을 포함하는, 다이오드와,
상기 다이오드로 연장되는 게르마늄 영역과,
입사 포트를 포함하고,
결합된 상기 다이오드와 상기 게르마늄 영역은, 상기 입사 포트로부터 입사되는 단일 모드의 입사광을 고차 모드를 가진 광으로 변환하도록 구성된 포토디텍터를 형성하는 것인, 디바이스.
9. 제8항에 있어서, 상기 p타입 영역의 제1 부분이 상기 게르마늄 영역의 제1 측 상에 있고, 상기 n타입 영역의 제2 부분이 상기 게르마늄 영역의 제2 측 상에 있고, 상기 제1 부분과 상기 제2 부분은 상기 게르마늄 영역의 각각의 가까운 에지로부터 약 0.4 ㎛보다 큰 간격만큼 떨어져 이격된 외부 에지를 갖는 것인, 디바이스.
10. 제9항에 있어서, 상기 간격은 약 0.4 ㎛와 약 1.5 ㎛ 사이의 범위인, 디바이스.
11. 제8항에 있어서, 상기 다이오드는,
실리콘 슬래브와, 상기 실리콘 슬래브 위의 상부 실리콘 영역을 더 포함하고, 상기 게르마늄 영역은 상기 상부 실리콘 영역을 관통하며, 상기 상부 실리콘 영역은,
제1 폭을 가진 전방부와,
상기 제1 폭보다 작은 제2 폭을 가진 후방부와,
상기 전방부를 상기 후방부에 연결하는 테이퍼부를 포함하고, 상기 테이퍼부는 상기 제1 폭으로부터 상기 제2 폭으로 변화하는 폭을 갖는 것인, 디바이스.
12. 제8항에 있어서,
제1 유전체층으로서, 상기 다이오드가 상기 제1 유전체층 내에 있는, 상기 제1 유전체층과,
상기 게르마늄 영역 상의 캐핑층과,
상기 캐핑층의 상부 표면 및 측벽 상의 제2 유전체층을 더 포함하는, 디바이스.
13. 제12항에 있어서, 상기 캐핑층은 실리콘 질화물을 포함하고, 상기 제1 유전체층 및 상기 제2 유전체층은 실리콘 산화물을 포함하는 것인, 디바이스.
14. 제8항에 있어서, 상기 게르마늄 영역의 상기 입사 포트와 동일한 측 상에 있는 반사 포트를 더 포함하는, 디바이스.
15. 디바이스에 있어서,
실리콘 영역과,
게르마늄 영역을 포함하고,
상기 실리콘 영역은 실리콘 슬래브와, 상기 실리콘 슬래브 위에서 상기 실리콘 슬래브와 결합하는 상부 실리콘 영역을 포함하며,
상기 실리콘 영역은 상기 실리콘 슬래브와 상기 상부 실리콘 영역 둘 다로 연장되는 다이오드를 형성하고,
상기 게르마늄 영역은 상기 상부 실리콘 영역을 관통하며, 상기 상부 실리콘 영역은 다중 모드 간섭계 영역을 포함하고,
상기 다중 모드 간섭계 영역은,
상기 게르마늄 영역의 제1 측 상의 제1 부분과,
상기 제1 측과 반대되는 상기 게르마늄 영역의 제2 측 상의 제2 부분과,
상기 상부 실리콘 영역에 연결되는 입사 포트를 포함하는, 디바이스.
16. 제15항에 있어서, 상기 다중 모드 간섭계 영역은 상기 입사 포트와 상기 게르마늄 영역 사이에 자유 전파 영역을 더 포함하고, 상기 자유 전파 영역은 약 1 ㎛보다 큰 길이를 갖는 것인, 디바이스.
17. 제15항에 있어서, 상기 다중 모드 간섭계 영역의 동일한 측벽에 연결되는 반사 포트를 더 포함하는, 디바이스.
18. 제15항에 있어서, 상기 다중 모드 간섭계 영역은,
전방부와,
상기 전방부보다 더 좁은 후방부를 포함하는 것인, 디바이스.
19. 제18항에 있어서, 상기 다중 모드 간섭계 영역은 상기 전방부를 상기 후방부에 연결하는 테이퍼부를 더 포함하는 것인, 디바이스.
20. 제15항에 있어서, 상기 게르마늄 영역 위에서 상기 게르마늄 영역과 접촉하는 캐핑층을 더 포함하고, 상기 캐핑층은 상기 게르마늄 영역에 응력을 가하도록 구성되는 것인, 디바이스.

Claims (10)

  1. 방법에 있어서,
    실리콘층을 에칭하여 실리콘 슬래브(slab)와, 상기 실리콘 슬래브 위에 상부 실리콘 영역을 형성하는 단계와,
    상기 실리콘 슬래브와 상기 상부 실리콘 영역에 이온주입(implanting)하여,
    p타입 영역,
    n타입 영역, 및
    상기 p타입 영역과 상기 n타입 영역 사이의 진성 영역(intrinsic region)
    을 형성하는 단계와,
    상기 p타입 영역, 상기 n타입 영역, 및 상기 진성 영역을 에칭하여 트렌치를 형성하는 단계로서, 상기 상부 실리콘 영역의 잔여 부분이 다중 모드 간섭계(MMI, Multi-Mode Interferometer) 영역을 형성하는 것인, 상기 트렌치 형성 단계와,
    상기 트렌치에 게르마늄 영역을 성장시키기 위해 에피택시 공정을 수행하는 단계와,
    상기 p타입 영역 및 상기 n타입 영역에 연결되는 전기 접속부를 형성하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 게르마늄 영역 상에 캐핑층을 퇴적하는 단계와,
    상기 캐핑층의 상부 표면 및 측벽 상에 유전체층을 퇴적하는 단계를 더 포함하는, 방법.
  3. 제1항에 있어서,
    상기 실리콘 슬래브 및 상기 상부 실리콘 영역을 둘러싸는 격리 영역을 퇴적하는 단계를 더 포함하고, 상기 격리 영역은 상기 상부 실리콘 영역의 제2 굴절률보다 작은 제1 굴절률을 갖는 것인, 방법.
  4. 디바이스에 있어서,
    p타입 영역, n타입 영역, 및 상기 p타입 영역과 상기 n타입 영역 사이의 진성 영역을 포함하는, 다이오드와,
    상기 다이오드로 연장되는 게르마늄 영역과,
    입사 포트를 포함하고,
    결합된 상기 다이오드와 상기 게르마늄 영역은, 상기 입사 포트로부터 입사되는 단일 모드의 입사광을 고차 모드를 가진 광으로 변환하도록 구성된 포토디텍터를 형성하는 것인, 디바이스.
  5. 제4항에 있어서, 상기 p타입 영역의 제1 부분이 상기 게르마늄 영역의 제1 측 상에 있고, 상기 n타입 영역의 제2 부분이 상기 게르마늄 영역의 제2 측 상에 있고, 상기 제1 부분과 상기 제2 부분은 상기 게르마늄 영역의 각각의 가까운 에지로부터 0.4 ㎛보다 큰 간격만큼 떨어져 이격된 외부 에지를 갖는 것인, 디바이스.
  6. 제4항에 있어서, 상기 다이오드는,
    실리콘 슬래브와, 상기 실리콘 슬래브 위의 상부 실리콘 영역을 더 포함하고, 상기 게르마늄 영역은 상기 상부 실리콘 영역을 관통하며, 상기 상부 실리콘 영역은,
    제1 폭을 가진 전방부와,
    상기 제1 폭보다 작은 제2 폭을 가진 후방부와,
    상기 전방부를 상기 후방부에 연결하는 테이퍼부를 포함하고, 상기 테이퍼부는 상기 제1 폭으로부터 상기 제2 폭으로 변화하는(transitioning) 폭을 갖는 것인, 디바이스.
  7. 제4항에 있어서,
    제1 유전체층으로서, 상기 다이오드가 상기 제1 유전체층 내에 있는, 상기 제1 유전체층과,
    상기 게르마늄 영역 상의 캐핑층과,
    상기 캐핑층의 상부 표면 및 측벽 상의 제2 유전체층을 더 포함하는, 디바이스.
  8. 제7항에 있어서, 상기 캐핑층은 실리콘 질화물을 포함하고, 상기 제1 유전체층 및 상기 제2 유전체층은 실리콘 산화물을 포함하는 것인, 디바이스.
  9. 제4항에 있어서, 상기 게르마늄 영역의 상기 입사 포트와 동일한 측 상에 있는 반사 포트를 더 포함하는, 디바이스.
  10. 디바이스에 있어서,
    실리콘 영역과,
    게르마늄 영역
    을 포함하고,
    상기 실리콘 영역은 실리콘 슬래브와, 상기 실리콘 슬래브 위에서 상기 실리콘 슬래브와 결합하는 상부 실리콘 영역을 포함하며,
    상기 실리콘 영역은 상기 실리콘 슬래브와 상기 상부 실리콘 영역 둘 다로 연장되는 다이오드를 형성하고,
    상기 게르마늄 영역은 상기 상부 실리콘 영역을 관통하며, 상기 상부 실리콘 영역은 다중 모드 간섭계 영역을 포함하고,
    상기 다중 모드 간섭계 영역은,
    상기 게르마늄 영역의 제1 측 상의 제1 부분과,
    상기 제1 측과 반대되는 상기 게르마늄 영역의 제2 측 상의 제2 부분과,
    상기 상부 실리콘 영역에 연결되는 입사 포트를 포함하는, 디바이스.
KR1020200045795A 2020-01-17 2020-04-16 다중 모드 간섭계에 내장된 게르마늄 포토디텍터 KR102500932B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/745,561 2020-01-17
US16/745,561 US11378750B2 (en) 2020-01-17 2020-01-17 Germanium photodetector embedded in a multi-mode interferometer

Publications (2)

Publication Number Publication Date
KR20210093707A true KR20210093707A (ko) 2021-07-28
KR102500932B1 KR102500932B1 (ko) 2023-02-17

Family

ID=76650380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200045795A KR102500932B1 (ko) 2020-01-17 2020-04-16 다중 모드 간섭계에 내장된 게르마늄 포토디텍터

Country Status (5)

Country Link
US (2) US11378750B2 (ko)
KR (1) KR102500932B1 (ko)
CN (1) CN113161444B (ko)
DE (1) DE102020101440A1 (ko)
TW (1) TWI755962B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11611002B2 (en) 2020-07-22 2023-03-21 Globalfoundries U.S. Inc. Photodiode and/or pin diode structures
US11869991B2 (en) * 2020-09-18 2024-01-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
US11424377B2 (en) * 2020-10-08 2022-08-23 Globalfoundries U.S. Inc. Photodiode with integrated, light focusing element
US11588062B2 (en) * 2020-10-08 2023-02-21 Globalfoundries U.S. Inc. Photodetectors including a coupling region with multiple tapers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060130704A (ko) * 2004-03-31 2006-12-19 인텔 코포레이션 반도체 디바이스 및 그 제조 방법
JP2010287623A (ja) * 2009-06-09 2010-12-24 Nec Corp 半導体受光素子および半導体受光素子の製造方法
KR20180003070A (ko) * 2016-06-30 2018-01-09 권태욱 컵 운반용구

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251211B2 (ja) 1997-08-18 2002-01-28 日本電気株式会社 半導体受光器
KR100407575B1 (ko) 2001-04-18 2003-12-01 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
US8160404B2 (en) 2005-11-22 2012-04-17 Massachusetts Institute Of Technology High speed and low loss GeSi/Si electro-absorption light modulator and method of fabrication using selective growth
US7613369B2 (en) * 2006-04-13 2009-11-03 Luxtera, Inc. Design of CMOS integrated germanium photodiodes
US8304272B2 (en) 2010-07-02 2012-11-06 International Business Machines Corporation Germanium photodetector
JP5742345B2 (ja) * 2011-03-20 2015-07-01 富士通株式会社 受光素子および光受信モジュール
JP5831165B2 (ja) * 2011-11-21 2015-12-09 富士通株式会社 半導体光素子
US9239507B2 (en) 2013-10-25 2016-01-19 Forelux Inc. Grating based optical coupler
CN104882782B (zh) 2014-02-28 2020-06-23 光引研创股份有限公司 光发射器
CN107112335B (zh) 2014-11-24 2019-05-31 光澄科技股份有限公司 用于在相同衬底上制造光电检测器与晶体管的单片集成技术
US10546963B2 (en) 2014-12-01 2020-01-28 Luxtera, Inc. Method and system for germanium-on-silicon photodetectors without germanium layer contacts
JP6391451B2 (ja) 2014-12-03 2018-09-19 富士通株式会社 光機能素子、光受信装置及び光送信装置
US11150494B2 (en) * 2015-03-05 2021-10-19 Rockley Photonics Limited Waveguide modulator structures
JP2017011209A (ja) * 2015-06-25 2017-01-12 株式会社東芝 グラフェン受光素子、およびグラフェン光変調器
US9647165B2 (en) 2015-08-20 2017-05-09 GlobalFoundries, Inc. Germanium photodetector with SOI doping source
US9852938B1 (en) * 2016-08-08 2017-12-26 International Business Machines Corporation Passivated germanium-on-insulator lateral bipolar transistors
JP2018082089A (ja) * 2016-11-17 2018-05-24 日本電信電話株式会社 光検出器
WO2018100157A1 (en) * 2016-12-02 2018-06-07 Rockley Photonics Limited Waveguide optoelectronic device
CN115327709A (zh) 2016-12-16 2022-11-11 宽腾矽公司 光学耦合器及波导系统
EP3913673B1 (en) 2017-04-04 2023-03-22 Artilux Inc. Method and circuit to operate a high-speed light sensing apparatus
EP3610510B1 (en) 2017-04-13 2021-07-14 Artilux Inc. Germanium-silicon light sensing apparatus
EP3503317B1 (en) * 2017-12-22 2024-03-27 IMEC vzw Multimode interference based vpin diode waveguides
EP3718182A1 (en) 2018-01-19 2020-10-07 IQE plc Re-based integrated photonic and electronic layered structures
US11437497B2 (en) * 2018-06-29 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060130704A (ko) * 2004-03-31 2006-12-19 인텔 코포레이션 반도체 디바이스 및 그 제조 방법
JP2010287623A (ja) * 2009-06-09 2010-12-24 Nec Corp 半導体受光素子および半導体受光素子の製造方法
KR20180003070A (ko) * 2016-06-30 2018-01-09 권태욱 컵 운반용구

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hongzhen Wei et al. Compact 3-dB tapered multimode interference coupler in silicon-on-insulator, 2001 공개 *
Jeremy Witzens et al. Integrated Photonics for High Speed Optical Interconnects and Biosensing Applications. 2016. 공개 *

Also Published As

Publication number Publication date
KR102500932B1 (ko) 2023-02-17
US20210223478A1 (en) 2021-07-22
CN113161444B (zh) 2024-04-05
US11378750B2 (en) 2022-07-05
CN113161444A (zh) 2021-07-23
DE102020101440A1 (de) 2021-07-22
TW202129990A (zh) 2021-08-01
TWI755962B (zh) 2022-02-21
US20220326443A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
KR102500932B1 (ko) 다중 모드 간섭계에 내장된 게르마늄 포토디텍터
US7736927B2 (en) Method for the production of an anti-reflecting surface on optical integrated circuits
US11054674B2 (en) PN-junction phase modulator in a large silicon waveguide platform
CA2776048A1 (en) System having light sensor with enhanced sensitivity
EP1936416B1 (en) Integrated photodevice and waveguide
US20130182305A1 (en) Optical device having reduced optical leakage
US11251326B2 (en) Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide
US11762159B2 (en) Evanescent coupling of photodiode with optical waveguide
EP3961727A2 (en) Diode with light-sensitive intrinsic region
US8542954B2 (en) Optical component having reduced dependency on etch depth
US10942315B2 (en) Reducing back reflection in a photodiode
US8639065B2 (en) System having avalanche effect light sensor with enhanced sensitivity
US11520113B1 (en) Photodetectors and terminators including a tapered thickness
US20220344523A1 (en) Photodetectors and absorbers with slanted light incidence
US20220271182A1 (en) Backside illuminated avalanche photodiode and manufacturing method thereof
US11374143B2 (en) Fin-based photodetector structure
KR102552526B1 (ko) 게르마늄 광검출기에 대한 인시츄 캡
US10389090B2 (en) Lateral growth of edge-emitting lasers
US20230384526A1 (en) Fiber to chip coupler and method of making the same
CN118231495A (zh) 具有锥形接口的光检测器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant