KR102552526B1 - 게르마늄 광검출기에 대한 인시츄 캡 - Google Patents

게르마늄 광검출기에 대한 인시츄 캡 Download PDF

Info

Publication number
KR102552526B1
KR102552526B1 KR1020210059396A KR20210059396A KR102552526B1 KR 102552526 B1 KR102552526 B1 KR 102552526B1 KR 1020210059396 A KR1020210059396 A KR 1020210059396A KR 20210059396 A KR20210059396 A KR 20210059396A KR 102552526 B1 KR102552526 B1 KR 102552526B1
Authority
KR
South Korea
Prior art keywords
germanium
region
layer
silicon
substrate
Prior art date
Application number
KR1020210059396A
Other languages
English (en)
Other versions
KR20220056092A (ko
Inventor
첸-하오 치앙
유진 아이-춘 첸
치-밍 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220056092A publication Critical patent/KR20220056092A/ko
Application granted granted Critical
Publication of KR102552526B1 publication Critical patent/KR102552526B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Optical Head (AREA)
  • Optical Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시내용의 다양한 실시예들은 암전류 감소를 위한 패시베이션 층을 갖는 이미지 센서에 관한 것이다. 디바이스 층이 기판 위에 놓인다. 추가로, 캡 층이 디바이스 층 위에 놓인다. 캡 및 디바이스 층들과 기판은 반도체 재료들이고, 디바이스 층은, 캡 층 및 기판보다 더 작은 밴드갭을 갖는다. 예를 들어, 캡 층 및 기판은 실리콘일 수도 있는 반면, 디바이스 층은 게르마늄이거나 또는 이를 포함할 수도 있다. 광검출기가 디바이스 및 캡 층들에 있고, 패시베이션 층은 캡 층 위에 놓인다. 패시베이션 층은 하이 k 유전체 재료를 포함하고 캡 층의 상부면을 따라 쌍극자 모멘트의 형성을 유도한다.

Description

게르마늄 광검출기에 대한 인시츄 캡{IN-SITU CAP FOR GERMANIUM PHOTODETECTOR}
관련 출원에 대한 참조
본 출원은 2020년 10월 27일자로 출원된 미국 가출원 제63/106,019호의 이익을 주장하고, 이 미국 가출원의 내용은 본 명세서에 그 전체가 참조로 포함된다.
실리콘 포토닉 디바이스(silicon photonic device)들이 기존 반도체 제작 기법들을 사용하여 제조될 수 있고, 실리콘이 대부분의 집적 회로들에 대한 기판으로서 이미 사용되기 때문에, 광학 및 전자 컴포넌트들이 단일 마이크로칩 상에 집적되는 하이브리드 디바이스들을 생성하는 것이 가능하다. 결과적으로, 실리콘 포토닉스(silicon photonics)는 광학 인터커넥트들을 사용하여 마이크로칩들 사이와 그 내부 양측 모두에서 더 빠른 데이터 전송을 제공함으로써, 무어의 법칙(Moore's Law)을 준수하기 위한 수단으로서, 학술 연구 그룹들에 의해서뿐만 아니라 많은 전자 제조자들에 의해서도 적극적으로 연구되고 있다.
본 개시내용의 양태들은 첨부 도면들과 함께 판독할 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관례에 따르면, 다양한 피처(feature)들이 일정한 비율로 그려지지 않는다는 것에 주목한다. 실제로, 다양한 피처들의 치수들이 논의의 명료성을 위해 임의로 증가 또는 감소될 수도 있다.
도 1은 일부 실시예들에 따른 광전자 디바이스(optoelectronic device)의 일 예를 예시한다.
도 2는 일부 실시예들에 따른, 도 1과 일관성이 있는 광전자 디바이스의 일 부분의 삽입도(inset view)를 예시한다.
도 3은 도 2의 삽입 부분의 일부 실시예들과 일관성이 있는 게르마늄 포토다이오드에 대응하는 3차원 도면을 예시한다.
도 4는 도 3과 일관성이 있는 게르마늄 포토다이오드의 일부 실시예들의 상면도를 예시한다.
도 5a 및 도 5b는 도 4의 게르마늄 포토다이오드의 일부 실시예들의 다양한 단면도들을 예시한다.
도 6a 및 도 6b는 도 4의 게르마늄 포토다이오드의 일부 다른 실시예들의 다양한 단면도들을 예시한다.
도 7a 및 도 7b는 도 4의 게르마늄 포토다이오드의 일부 실시예들의 다양한 단면도들을 예시한다.
도 8a 및 도 8b는 도 4의 게르마늄 포토다이오드의 일부 실시예들의 다양한 단면도들을 예시한다.
도 9는 일부 실시예들에 따른 포토다이오드의 다른 단면도를 예시한다.
도 10 내지 도 19는 일부 실시예들에 따른 포토다이오드를 제조하는 방법을 집합적으로 도시하는 일련의 단면도들을 예시한다.
도 20은 도 10 내지 도 19의 방법의 일부 실시예들의 블록 다이어그램을 예시한다.
본 개시내용은 본 개시내용의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들 또는 예들을 제공한다. 본 개시내용을 단순화하기 위해 컴포넌트들 및 배열들의 특정 예들이 후술된다. 이들은, 물론, 단지 예들일 뿐이고 제한하는 것으로 의도된 것이 아니다. 예를 들어, 후속하는 설명에서 제2 피처 위의 또는 제2 피처 상의 제1 피처의 형성은 제1 및 제2 피처들이 직접 접촉하여 형성되는 실시예들을 포함할 수도 있고, 제1 및 제2 피처들이 직접 접촉하지 않을 수도 있도록 제1 피처와 제2 피처 사이에 부가적인 피처들이 형성될 수도 있는 실시예들을 또한 포함할 수도 있다. 부가적으로, 본 개시내용에는 다양한 예들에서 참조 번호들 및/또는 문자들이 반복될 수도 있다. 이 반복은 단순성 및 명확성의 목적을 위한 것이고, 그 자체가, 논의된 다양한 실시예들 및/또는 구성들 사이의 관계에 영향을 주지 않는다.
추가로, "밑에(beneath)", "아래에(below)", "하부(lower)", "위에(above)", "상부(upper)" 및 이와 유사한 것과 같은 공간적으로 관련된 용어들은 본 명세서에서 도면들에 예시된 바와 같은 하나의 요소 또는 피처와 다른 요소(들) 또는 피처(들)와의 관계를 설명하는 설명의 용이성을 위해 사용될 수도 있다. 공간적으로 관련된 용어들은 도면들에 도시된 배향(orientation)에 부가적으로 사용 또는 동작에 있어서의 디바이스의 상이한 배향들을 포괄하도록 의도된다. 장치는 이와 다르게 배향될(90도 또는 다른 배향들로 회전될) 수도 있고, 이에 따라 본 명세서에서 사용되는 공간적으로 관련된 기술어(descriptor)들도 마찬가지로 해석될 수도 있다.
광 섬유들 및 광 도파관들이, 코어, 및 그 코어를 적어도 부분적으로 둘러싸는 클래딩(cladding) 또는 기판을 포함한다. 코어는 코어 굴절률 n 1을 가지며, 클래딩은 클래딩 반사율 n 0을 가지며, 이에 의해 코어 굴절률은 클래딩 반사율보다 더 높다. 따라서, 광 빔이 광 섬유 또는 도파관에 커플링될 때(예를 들어, 광 빔이 광 섬유 또는 도파관의 단부로 지향될 때), 광 빔이 광 섬유 또는 도파관의 길이를 따라 전파됨에 따라 광 빔은 내부 전반사에 의해 코어 내에 국한된다.
일부 경우들에서, 코어는 실리콘을 포함하고 클래딩은 실리카 또는 실리콘 이산화물을 포함한다. 도파관의 길이를 따라 미리 결정된 위치에 위치된 게르마늄 포토다이오드 영역에 형성될 수 있는 포토다이오드가, 미리 결정된 위치에서 광을 측정 또는 검출하기 위해 존재할 수 있다. 본 개시내용의 일부 양태들은 게르마늄 포토다이오드 영역의 최상부 표면이 산화되는 것을 방지하는 것이 유리하다는 인식에 있는데, 이는 그러한 산화가 최종 디바이스에 대해 증가된 암전류(dark current)를 초래할 수 있기 때문이다. 대안적인 접근법들에서, 그러한 산화를 감소시키거나 또는 방지하기 위해 게르마늄 포토다이오드 영역의 상부 표면 위에 실리콘 질화물 캡이 형성된다. 그러나, 실리콘 질화물 캡은 부분적으로 실리콘 질화물의 경도(hardness)로 인해 제조 동안 보이드(void)들에 취약하고, 이에 의해 보이드들은 아래에 놓인 게르마늄의 산화 그리고/또는 아래에 놓인 게르마늄이 제조 프로세스에 있어서의 화학물들에 의해 공격받게 되는 것을 초래할 수 있다. 이 때문에, 본 개시내용의 일부 양태들은 산화를 제거하거나 또는 감소시키기 위해 게르마늄 포토다이오드 영역 위에 실리콘 캡을 제공한다. 실리콘 캡은 게르마늄 포토다이오드 영역과 인시츄(in-situ)로 형성되어, 그에 의해 게르마늄 포토다이오드 영역의 상부 표면의 산화를 방지한다. 추가로, 실리콘 캡은 실리콘 질화물보다 덜 경질(hard)이기 때문에, 실리콘 캡은 보이드들에 덜 취약하고, 실리콘 질화물 캡을 사용하는 접근법들에 비해 암전류를 감소시키려는 경향이 있다. 마지막으로, 일부 실시예들에서, 게르마늄 포토다이오드 영역 및 그 게르마늄 포토다이오드 영역 위의 실리콘 캡을 형성하는 데 사용되는 인시츄 프로세스는 일부 대안적인 접근법들에 비해 포토마스크를 절약할 수 있다.
도 1을 참조하면, 일부 실시예들에 따른, 실리콘 캡을 갖는 게르마늄 포토다이오드를 포함하는 광전자 디바이스(100)를 볼 수 있다. 도 1의 광전자 디바이스(100)는 단지 일 예일 뿐이고, 본 개시내용에 따른 광전자 디바이스들은 도파관들, 스플리터들, 변조기들, 복조기들, 커플러들, 디커플러들, 멀티플렉서들, 디멀티플렉서들, 송신기들, 수신기들, 및 다른 애플리케이션들의 호스트를 포함하는 임의의 수의 형태들을 취할 수 있다는 것이 인식될 것이다. 예시된 광전자 디바이스(100)는, 도파관에 포함되는 일련의 광학 경로들, 예를 들어, 제1 광학 경로(102) 및 제2 광학 경로(104)를 포함한다. 다양한 위치들에서, 광학 경로들은 원하는 기능성을 용이하게 하기 위해 서로 병렬로 이어질 수도 있거나(화살표 106 참조), 서로 이격되어 분기될 수도 있거나(화살표 108 참조), 또는 서로 병합될 수도 있다(화살표 110 참조) - 다시 도 1은 단지 일 예이다.
도 2는 제1 광학 경로(102) 및 제2 광학 경로(104)를 포함하는 도 1의 광전자 디바이스(100)의 삽입 부분의 더 상세한 도면을 예시한다. 포토다이오드(200)가 제1 광학 경로(102) 상의 제1 미리 결정된 위치에 배치되고, 다른 포토다이오드(202)가 제2 광학 경로(104) 상의 다른 미리 결정된 위치에 배치된다. 포토다이오드(200)는 본드 패드들과 같은 2개의 전도성 금속 패드들에 커플링된다. 더 구체적으로는, 제1 금속 라인(208)이 포토다이오드(200)의 캐소드를 제1 금속 패드(204)에 커플링하고, 제2 금속 라인(210)이 포토다이오드(200)의 애노드를 제2 금속 패드(206)에 커플링한다.
도 3은 포토다이오드(200)에 대응하는 도 2의 부분의 3차원/사시 절단도를 예시한다. 도 3으로부터 인식될 수 있는 바와 같이, 광학 경로들(예를 들어, 제1 광학 경로(102))은 실리콘-온-절연체(silicon-on-insulator)(SOI) 기판 또는 벌크 실리콘 기판과 같은 기판(300) 상에 배치될 수 있다. 예시된 실시예에서, 기판(300)은, 단결정 실리콘을 포함하는 핸들 기판(302), 실리콘 이산화물을 포함하는 절연체 층(304), 및 실리콘을 포함하는 디바이스 층(306)을 포함하는 SOI 기판이다. 게르마늄 포토다이오드 영역(309)이 또한 기판(300)에 매립된다. 따라서, 제1 광학 경로(102)는, 실리콘을 포함하는 코어(308), 및 제1 광학 경로의 축을 따라 연장되는 게르마늄 포토다이오드 영역(309)을 포함한다. 실리카 또는 실리콘 이산화물을 종종 포함하는 클래딩이 코어(308) 및 게르마늄 포토다이오드 영역(309)을 둘러싼다. 따라서, 클래딩은, 코어(308)의 상부 표면 위에 그리고 코어(308)의 측벽들 주위에 배치되는 산화물 층(310)(예를 들어, 실리콘 이산화물 층)을 포함하고, 절연체 층(304)은 코어(308)의 저부 표면 아래에 배치된다. 게르마늄 포토다이오드 영역(309) 내에 완전히 또는 부분적으로 배치될 수 있고 제1 광학 경로(102)의 코어(308)의 단부에 커플링되는 포토다이오드(200)는, 미리 결정된 위치에서 광을 측정 또는 검출할 수 있다.
포토다이오드(200)를 확립하기 위해, 게르마늄 포토다이오드 영역(309)은 n-타입 게르마늄 영역(312) 및 p-타입 게르마늄 영역(314)을 포함하고, 예시된 실시예에서는 p-i-n 게르마늄 포토다이오드를 확립하기 위해 n-타입 게르마늄 영역(312)과 p-타입 게르마늄 영역(314)을 분리시키는 고유 게르마늄 영역(316)을 또한 포함한다. 다른 실시예들에서, 고유 게르마늄 영역(316)은 생략될 수 있고 n-타입 게르마늄 영역(312)은 p-n 접합부에서 p-타입 게르마늄 영역(314)과 직접 접촉할 수 있다. 제1 세트의 하나 이상의 콘택들(318)이 제1 금속 라인(208)으로부터 n-타입 게르마늄 영역(312)에(예를 들어, 포토다이오드(200)의 캐소드에) 오믹(ohmically) 커플링된 n-타입 실리콘 영역으로 하향으로 연장되어, 제1 금속 패드(206)를 게르마늄 포토다이오드(200)의 캐소드에 커플링한다. 제2 세트의 하나 이상의 콘택들(320)이 제2 금속 라인(210)으로부터 p-타입 게르마늄 영역(314)에(예를 들어, 포토다이오드의 애노드에) 오믹 커플링된 p-타입 실리콘 영역으로 하향으로 연장되어, 제2 금속 패드(206)를 포토다이오드(200)의 애노드에 커플링한다. 코어(308)는 게르마늄 포토다이오드 영역(309)의 외부 에지들을 둘러싸도록 게르마늄 포토다이오드 영역(309)의 단부들에서 넓어지거나 또는 테이퍼질 수도 있고, 클래딩은 넓어진 실리콘 코어의 에지들을 둘러싸서 도파관을 통한 내부 전반사를 용이하게 한다.
도 4는 게르마늄 포토다이오드(200)의 상면도를 도시하고 도 3의 일부 실시예들과 일관성이 있고; 이제 도 4와 동시에 설명되는 도 5a 및 도 5b는 도 4의 상면도에 도시된 바와 같은 게르마늄 포토다이오드(200)의 폭 및 길이 각각에 따른 단면도들을 예시한다.
도 4 그리고 도 5a 및 도 5b에 도시된 바와 같이, 게르마늄 포토다이오드(200)는, n-타입 영역(502), p-타입 영역(504), 및 p-i-n 포토다이오드를 확립하기 위해 n-타입 영역(502)과 p-타입 영역(504)을 분리시키는 고유 영역(506)을 포함한다. 다른 실시예들에서, 고유 영역(506)은 생략될 수 있고 n-타입 영역(502)은 p-n 접합부에서 p-타입 영역(504)과 직접 접촉할 수 있다. n-타입 영역(502)은, 콘택(320) 바로 아래의 n-타입 콘택 영역(508), 쉘로우 트렌치 격리(shallow trench isolation)(STI) 구조체(540) 아래에서 연장되는 측방향 n-타입 영역(510), n-타입 포토다이오드 영역(512)(이는 n-타입 게르마늄 영역(312) 및 n-타입 실리콘 영역(514)을 포함할 수도 있다)을 포함할 수 있다. p-타입 영역(504)은, 콘택(318) 바로 아래의 p-타입 콘택 영역(516), STI 구조체(540) 아래에서 연장되는 측방향 p-타입 영역(518), p-타입 포토다이오드 영역(520)(이는 p-타입 게르마늄 영역(314) 및 p-타입 실리콘 영역(522)을 포함할 수도 있다)을 포함할 수 있다. 고유 게르마늄 영역(316)은 n-타입 게르마늄 영역(312)과 p-타입 게르마늄 영역(314)을 분리시키고, 고유 실리콘 영역(524)은 측방향 n-타입 영역(510)을 측방향 p-타입 영역(518)으로부터 분리시켜, 그에 의해 p-i-n 포토다이오드를 확립한다. 일부 실시예들에서, 게르마늄 포토다이오드 영역의 길이 dA는 대략 5 마이크로미터 내지 대략 50 마이크로미터의 범위에 있고, 일부 경우들에서 15 마이크로미터이다. 일부 실시예들에서, 게르마늄 포토다이오드 영역의 폭 dB는 dA의 대략 1/50 내지 dA와 동일한 것의 범위에 있고; 일부 실시예들에서 0.5 마이크로미터이다.
광이 코어(308) 내의 제1 광학 경로를 따라 통과할 때, 일부 포인트에서 광은 게르마늄 포토다이오드(200)의 제1 미리 결정된 위치에 도달한다. 충분한 에너지의 광자가 게르마늄 포토다이오드(200)에 충돌할 때, 그것은 전자-정공 쌍을 생성한다. 이 메커니즘은 내부 광전 효과라고도 또한 알려져 있다. 흡수가 접합부의 공핍 영역에서 발생하거나, 또는 그것으로부터 하나의 확산 길이만큼 이격되어 발생하는 경우, 이들 캐리어들은 공핍 영역의 내재된 전기장(built-in electric field)에 의해 접합부로부터 스위핑된다(swept). 따라서, 정공들(p-)이 p-타입 애노드를 향해(그리고 p-타입 콘택 영역(516)을 향해) 이동하고, 전자들(n-)이 n-타입 캐소드를 향해(그리고 n-타입 콘택 영역(508)을 향해) 이동하며, 광전류가 전류의 크기가 광의 세기에 비례하도록 생성된다. 게르마늄 포토다이오드(200)를 통과하는 총 전류는, 암전류(광이 없을 때 발생되는 전류)와 광전류의 합이므로, 디바이스의 감도를 최대화시키기 위해서는 암전류가 최소화되어야 한다.
도 5a로부터 보여질 수 있는 바와 같이, 게르마늄 영역(309)은, 실질적으로 평평한 또는 평탄한 하부 표면, 수직인 또는 실질적으로 수직인 측벽들, 및 만곡된 상부 표면을 갖는다. 실리콘 캡(526)이 게르마늄 포토다이오드 영역(309) 위에 배치되고, 게르마늄 포토다이오드 영역(309)의 만곡된 상부 표면과 실리콘 캡(526)의 하부 표면 사이에 산화가 없다. 이러한 산화의 부존재는, 실리콘 캡(526)이 클러스터 툴 내에서 게르마늄 포토다이오드 영역(309)과 인시츄로 형성되어, 그에 의해 게르마늄 포토다이오드 영역(309)의 상부 표면의 산화를 방지한다는 사실로 인한 것이다. 추가로, 실리콘 캡(526)은 보이드들의 형성에 대해 비교적 저항력이 있고, 따라서, 제조 동안 후속 손상을 방지하고 그에 의해 실리콘 질화물 캡을 사용하는 대안적인 접근법들에 비해 암전류를 감소시키려는 경향이 있다. 일부 실시예들에서, 실리콘 캡(526)은, 100 옹스트롬 내지 1000 옹스트롬의 범위에 있는 두께를 갖는다. 실리콘 캡(526)은, 외부 코너들이 디바이스 층(306)의 상부 표면과 만나는 하부 표면을 가지며, 외부 코너들이 산화물 층(310)의 상부 표면과 만나는 상부 표면을 갖는다. 도 5b에 예시된 바와 같이, 일부 실시예들에서 실리콘 캡(526)은 게르마늄 영역 위에서 연속적으로 연장되고, 게르마늄 포토다이오드 영역의 길이를 따라 실질적으로 균일한 두께를 갖는다. 따라서, 실리콘 캡의 만곡된 하부 표면이 게르마늄 포토다이오드 영역의 만곡된 상부 표면과 일치한다.
보호 산화물 층(530)이 실리콘 캡(526) 위에 배치되고, 게르마늄 포토다이오드 영역(309)의 외부 측벽들을 지나 외향으로 연장되고 산화물 층(310)의 상부 표면 위에서 측방향으로 연장되는 외부 에지들을 갖는다. 일부 실시예들에서, 보호 산화물 층(530)은 로우-k 유전체(low-k dielectric)이지만, 보호 산화물 층(530)은 또한 실리콘 이산화물, 실리콘 질화물, 실리콘 산질화물, 또는 다른 적합한 유전체 재료일 수 있다.
도 6a 및 도 6b는, 게르마늄 영역(309)이, 둥근 표면에 집합적으로 근사시키는 (111) 패싯(facet), (311) 패싯, 및 (100) 패싯을 포함하는 실질적으로 둥근 상부 표면을 갖는 대안적인 실시예를 도시한다. 일부 경우들에서, (111) 패싯 및 (311) 패싯은 게르마늄 포토다이오드 영역(309)의 에피택셜 및 선택적 성장을 제약하는 산화물 층(310)의 내부 측벽들로 인해 나타난다. (100) 패싯의 성장 레이트가 (311) 및 (111) 패싯들보다 더 높고; (311) 패싯의 성장 레이트가 (111) 패싯의 성장 레이트보다 더 높기 때문에, 선택적으로 성장된 게르마늄이 도 14b의 일반적으로 둥근 표면을 생성한다.
도 7a 및 도 7b는, 게르마늄 영역(309)이, 실질적으로 평평한 또는 평탄한 하부 표면, 수직인 또는 실질적으로 수직인 측벽들, 및 만곡된 상부 표면을 갖는 다른 실시예를 예시한다. 실리콘 캡(526)이 다시 게르마늄 포토다이오드 영역(309) 위에 배치되고, 게르마늄 포토다이오드 영역(309)의 만곡된 상부 표면과 실리콘 캡(526)의 하부 표면 사이에 산화가 없다. 부가적으로, 실리콘 게르마늄을 포함하는 계면 층(528)이, 게르마늄 포토다이오드 영역(309)의 만곡된 상부 표면과 실리콘 캡(526)의 하부 표면 사이에 배치된다. 일부 실시예들에서, 계면 층(528)의 실리콘 게르마늄은, 실리콘 캡(526)의 두께의 대략 3% 내지 실리콘 캡(526)의 두께의 대략 50%의 범위에 있는 두께를 갖는다. 일부 실시예들에서, 실리콘 게르마늄의 두께는 30 옹스트롬 내지 50 옹스트롬의 범위에 있다. 일부 대안적인 실시예들에서, 실리콘 게르마늄의 두께는 0 옹스트롬 초과 30 옹스트롬 미만이다. 추가로, 계면 층(528)에서의 원자 비율에 의한 게르마늄의 %는 일부 실시예들에서 0%보다 더 크고 50% 이하이다. 일부 실시예들에서, 계면 층(528)은 계면 층의 전체 두께의 전체에 걸쳐 실질적으로 일정한 실리콘 대 게르마늄의 원자 비율을 갖는다 - 예를 들어, 게르마늄 포토다이오드 영역(309)의 상부 표면으로부터 실리콘 캡(526)의 하부 표면까지의 실리콘:게르마늄에 대해 원자 비율은 1:1일 수 있다.
도 8a 및 도 8b는 계면 층(528)이 실리콘 게르마늄을 포함하는 다른 실시예를 예시한다. 계면 층(528)이 그의 두께 전체에 걸쳐 실질적으로 일정한 실리콘 대 게르마늄의 원자 비율을 갖는 도 7a 및 도 7b와 비교하여, 도 8a 및 도 8b의 실리콘 대 게르마늄의 원자 비율은 계면 층(528)의 두께에 걸쳐 등급이 매겨진다. 따라서, 도 8a 및 도 8b에서, 원자 비율에 의한 실리콘의 퍼센티지는 저부 근처의 대략 0% 내지 상부에 대한 약 100%의 범위에 있고, 이 두께에 걸쳐 원자 비율에 의한 실리콘의 선형적으로 증가하는 퍼센티지를 나타낼 수 있다(그리고 게르마늄의 퍼센티지가 이에 대응하여 감소할 수 있다). 다른 실시예들에서, 원자 비율에 의한 실리콘의 퍼센티지는 두께에 걸쳐 연속적으로 변하는 이차 함수, 두께에 걸쳐 연속적으로 변하는 지수 함수, 또는 다른 연속 함수에 따라 증가할 수 있다(그리고 게르마늄의 퍼센티지가 이에 대응하여 감소할 수 있다); 이것은 연속 함수들이 격자 변형(lattice strain)을 제어하려는 경향이 있고 조성의 불연속 스텝형 변화들보다 더 양호한 결정 구조체를 제공하기 때문인데, 이 불연속 스텝형 변화들도 또한 가능하다. 추가로, 일부 실시예들에서, 원자 비율에 의한 실리콘 게르마늄의 퍼센티지는 저부 근처의 대략 100% 내지 상부에 대한 약 0%의 범위에 있고, 이 두께에 걸쳐 원자 비율에 의한 실리콘의 증가하는 퍼센티지를 나타낸다. 일부 경우들에서, 계면 층(528)의 두께는 실리콘 캡(526)의 두께와 대략 동일하지만, 계면 층(528)의 두께는 또한 실리콘 캡(526)의 두께보다 더 크거나 또는 실리콘 캡(526)의 두께 미만일 수 있다. 일부 실시예들에서, 계면 층(528)의 두께는 150 옹스트롬 내지 1000 옹스트롬의 범위에 있다.
도 9는 실시예들에서 게르마늄 포토다이오드 영역(309), 산화물 층(310), 및 실리콘 캡(526)이 어떻게 서로 만나는지의 일부 세부사항들을 예시하는 다른 예를 도시한다. 도 9에 도시된 바와 같이, 일부 실시예들에서, 게르마늄 포토다이오드 영역(309)의 주변 영역들(309p)은 산화물 층(310)의 내부 측벽들을 언더컷(undercut)할 수 있다(902 참조). 이것은, 게르마늄 포토다이오드 영역(309)이 형성되게 하고, 이에 의해 산화물 층(310)을 약간 언더컷하는 에칭을 통해 기판에 트렌치가 형성되게 하고, 그 후에 게르마늄 포토다이오드 영역(309)이 트렌치 내에서 에피택셜 및 선택적 성장되게 하는 프로세스로 인한 것이다. 산화물 층(310)의 상부 표면 및 내부 측벽들이 또한 에치로 인해 둥근 코너들(904)을 가질 수 있다. 게르마늄 포토다이오드 영역(309)의 중앙 영역이, 산화물 층(310)의 상부 표면 위로 상승된 상부 표면을 가지며, 실리콘 캡(526)이 게르마늄 포토다이오드 영역(309) 위에 배치된다. 일부 실시예들에서, 실리콘 캡(526)은 산화물 층(310)의 두께의 75% 내지 125%의 범위에 있는 두께를 가지며, 일부 경우들에서 산화물 층(310)과 동일한 두께(플러스 또는 마이너스 5%)를 갖는다. 실리콘 캡(526)의 중앙 영역의 하부 표면이 산화물 층(310)의 상부 표면 위로 상승된다. 보호 산화물 층(530)이 실리콘 캡 위에 배치되고, 게르마늄 포토다이오드 영역의 외부 에지와 STI 구조체(540)의 내부 에지 사이의 대략 50%인 외부 에지들을 갖는다.
도 10 내지 도 18을 참조하면, 암전류를 감소시키기 위해 게르마늄 포토다이오드 위에 실리콘 캡 층이 배치되는 광전자 디바이스를 형성하기 위한 방법의 일부 실시예들의 일련의 단면도들(1000 내지 1800)이 제공된다.
도 10의 단면도(1000)에 의해 예시된 바와 같이, 기판(300)이 제공된다. 기판(300)은, 예를 들어, 다른 것들 중에서도, 단결정 실리콘의 벌크 기판 또는 SOI 기판과 같은 일부 다른 적합한 타입의 기판일 수도 있다. 일부 실시예들에서, 기판(300)은 도핑되지 않는다. 다른 실시예들에서, 기판(300)은 P-타입 또는 N-타입 도펀트들로 도핑된다. 기판(300)은 기판의 상부 표면으로 연장되는 쉘로우 트렌치 격리(STI) 영역들을 형성하도록 패터닝된다. STI 영역들을 형성하기 위한 패터닝은: 1) 기판(300) 위에 하드 마스크 층을 퇴적시키는 것; 2) 포토리소그래피/에칭 프로세스에 의해 하드 마스크 층을 패터닝하는 것; 및 3) 하드 마스크 층을 제자리에 두고 기판(300) 내로 에치를 수행하는 것을 포함할 수 있다. 하드 마스크 층은, 예를 들어, 실리콘 질화물, 도핑되지 않은 실리케이트 유리(un-doped silicate glass)(USG) 및/또는 일부 다른 적합한 유전체(들)이거나 또는 이들을 포함할 수도 있다. 트렌치는, 예를 들어 실리콘 이산화물 또는 로우-k 유전체 재료와 같은 절연 재료로 충전(fill)된 것이다. 임의로, 화학적 기계적 평탄화(chemical mechanical planarization)(CMP) 동작이 수행되어 STI 영역들의 상부 표면을 기판(300)의 상부 표면과 평탄화시킨다.
도 11의 단면도(1100)에 예시된 바와 같이, p-타입 및 n-타입 영역들이 기판(300)에 형성된다. 일부 실시예들에서, 그 형성은: p-타입 콘택 영역(516)을 형성하기 위해 기판(300) 내에 이온 주입을 선택적으로 수행하는 것; 측방향 p-타입 영역(518)을 형성하기 위해 기판(300) 내에 이온 주입을 선택적으로 수행하는 것; n-타입 콘택 영역(508)을 형성하기 위해 기판(300) 내에 이온 주입을 선택적으로 수행하는 것; 및 측방향 n-타입 영역(510)을 형성하기 위해 기판(300) 내에 이온 주입을 선택적으로 수행하는 것을 포함한다.
도 12의 단면도(1200)에 의해 예시된 바와 같이, 산화물 층(310)이 그 후에 기판(300)의 상부 표면 위에 형성된다. 산화물 층(310)은, 다른 것들 중에서도, 열 산화, 스핀 온 프로세스, 원자 층 프로세스, 또는 플라즈마 퇴적 프로세스에 의해 형성될 수 있다. 일부 실시예들에서, 산화물 층은 실리콘 이산화물 층이지만, 또한 로우-k 유전체 또는 다른 적합한 유전체일 수 있다.
단면도(1300)에 예시된 바와 같이, 기판(300)은 그 후에 리세스 또는 트렌치(1302)를 형성하도록 패터닝된다. 트렌치(1302)를 형성하기 위한 패터닝은: 기판(300) 위에 하드 마스크 층(1304)을 퇴적시키는 것; 포토리소그래피/에칭 프로세스에 의해 하드 마스크 층(1304)을 패터닝하는 것; 및 하드 마스크 층(1304)을 제자리에 두고 기판(300) 내로 에치를 수행하는 것을 포함한다. 하드 마스크 층(1304)은, 예를 들어, 실리콘 질화물, 도핑되지 않은 실리케이트 유리(USG) 및/또는 일부 다른 적합한 유전체(들)이거나 또는 이들을 포함할 수도 있다. 대안적인 실시예들에서, 트렌치(1302)를 형성하기 위한 패터닝은 일부 다른 적합한 패터닝 프로세스에 의해 수행된다. 일부 실시예들에서, 에치는 산화물 층(310)의 내부 에지들이 트렌치(1302)의 최외부 에지들에 오버행하도록 산화물 층(310)의 내부 측벽들을 언더컷할 수도 있다(라인들 1306 참조).
도 14a 및 도 14b의 단면도들(1400A 및 1400B) 각각에 의해 예시된 바와 같이, 게르마늄 영역(1402)이 에피택셜 성장되어 트렌치(1302)를 충전한다(예를 들어, 도 13 참조). 게르마늄 영역(1402)이 에피택셜 성장되기 때문에, 게르마늄 영역(1402)은 단지 실리콘 상에서만 성장하도록 선택적이고, 트렌치(1302)에서 기판(300)의 노출된 표면들로부터 외향으로 성장한다. 추가로, 하드 마스크 층(1304)이 트렌치(1302) 외측의 기판(300)을 커버하기 때문에, 게르마늄 영역(1402)은 전체적으로 또는 대부분 트렌치(1302)에 로컬화된다. 그러나, 다른 적합한 재료들이 대안적인 실시예들에서 가능하다. 추가로, 일부 실시예들에서, 게르마늄 영역(1402)은, 기판(300)보다 더 작은 밴드갭을 갖는다. 일부 실시예들에서, 게르마늄 영역(1402)은, 일부 경우들에서 날카로운 코너들의 부존재를 나타내고, 둥근 표면에 집합적으로 근사시키는 수 개의 평면 패싯들을 포함하는 일반적으로 둥근 상부 표면을 가질 수 있다. 예를 들어, 도 14a는 날카로운 코너들의 부존재를 나타내는 둥근 상부 표면을 갖는 게르마늄 영역(1402)을 도시하는 한편, 도 14b는 둥근 표면에 집합적으로 근사시키는 (111) 패싯, (311) 패싯, 및 (100) 패싯을 갖는 게르마늄 영역(1402)을 도시한다. 일부 경우들에서, (111) 패싯 및 (311) 패싯은, 트렌치(1302)의 최상부 부분을 규정하는 산화물 층(310)의 내부 측벽들, 및 게르마늄이 이 산화물 층(310)이 아니라 기판(300) 상에서 선택적으로 성장한다는 사실로 인해 나타난다. (100) 패싯의 성장 레이트가 (311) 및 (111) 패싯들보다 더 높고; (311) 패싯의 성장 레이트가 (111) 패싯의 성장 레이트보다 더 높기 때문에, 선택적으로 성장된 게르마늄이 도 14b의 일반적으로 둥근 표면을 생성한다. 상부 표면이 도 14a에서와 같이 둥글고 날카로운 코너들의 부존재를 나타내든지 또는 도 14b에서와 같이 다수의 평면 패싯들을 포함하는지 간에, 일반적으로 둥근 상부 표면은 궁극적으로, 게르마늄 포토다이오드 영역 내에서 광의 내부 전반사를 용이하게 하는 데 도움이 될 수 있다.
도 15a 및 도 15b의 단면도들(1500A 및 1500B) 및 도 16a 내지 도 16c의 단면도들(1600A 내지 1600C)에 의해 예시된 바와 같이, 캡 층이 게르마늄 영역(1402)의 일반적으로 둥근 상부 표면 상에서 에피택셜 성장되고 이를 커버한다. 캡 층은, 게르마늄 영역(1402)의 상부 둥근 표면 위의 실리콘 캡 층(1600)(도 16a 내지 도 16c 참조)을 포함할 수도 있고, 실리콘 캡 층(1600)과 게르마늄 영역(1402) 사이의 계면 층(528)(도 15a 및 도 15b 참조)을 임의로 포함할 수도 있다. 추가로, 캡 층이 하드 마스크 층(1104)이 아니라 게르마늄 영역(1402) 상에서 성장하도록, 캡 층이 에피택셜 성장된다. 이와 같이, 캡 층은 자체 정렬 프로세스(self-aligned process)에 의해 게르마늄 영역(1402)에 로컬화되고, 일부 다른 접근법들에 비해 포토마스크를 절약할 수 있다. 추가로, 캡 층은 게르마늄 영역(1402)과 인시츄로 성장되어(이는 기판 및 게르마늄 영역을 클러스터 툴 외부의 주변 환경에 노출시키는 일 없이 게르마늄 영역(1402)과 동일한 클러스터 툴에서, 또는 심지어 클러스터 툴 내의 동일한 챔버에서 캡 층이 형성된다는 것을 의미함), 기판 및 게르마늄 영역이 주변 환경으로부터 잘 보호되도록 한다. 이 인시츄 프로세싱은 게르마늄 영역(1402)의 둥근 상부 표면의 산화를 방지하는 데 도움이 되는데, 이에 의해 그러한 산화는 다른 경우라면 결과적인 게르마늄 포토다이오드에서 암전류를 증가시킬 것이다. 그에 따라, 게르마늄 영역(1402), 임의적인 실리콘 게르마늄 계면 층(1502), 및 실리콘 캡 층(1602)의 이 인시츄 프로세싱은 게르마늄 영역(1402)의 둥근 상부 표면과 실리콘 캡 층(1602)의 최상부 표면 사이의 산화의 부존재를 발생시킨다. 어떤 면에서, 이 인시츄 프로세싱은 이 인시츄 프로세싱을 사용하지 않는 다른 접근법들에 비해 암전류의 상당한 감소를 보여주었다. 예를 들어, 일부 실시예들에서, 인시츄 프로세싱에 의해 형성된 실리콘 캡을 갖는 게르마늄 포토다이오드가, -2 볼트의 인가 전압, 0.2 밀리와트(mW)의 포토다이오드 이전의 입력 전력, 60 GHz의 3dB 대역폭, 및 214 마이크로암페어의 출력 전류를 가질 때, 20 나노암페어(nA) 미만의 암전류를 가졌는데, 이는 다른 접근법들에 비해 암전류가 20배 초과하여 감소한 것이다. 이 암전류의 감소는, 게르마늄 영역(1402)의 상부 표면 위의 산화의 결여가 산화가 존재하는 경우보다 더 적은 계면 전하를 제공하기 때문에 발생하는 것으로 여겨지고, 따라서 다른 접근법들에 비해 상당한 개선을 제공한다.
더 구체적으로는 도 15a에서, 실리콘 게르마늄 계면 층(1502)이 게르마늄 영역(1402)의 둥근 상부 표면 상에 형성된다. 실리콘 게르마늄 계면 층(1502)은 게르마늄 영역(1402)과 인시츄로 에피택셜 성장 프로세스에 의해 형성될 수 있다. 도 15a에서, 실리콘 게르마늄 계면 층(1502)은 그의 전체 두께에 걸쳐 일정한 원자 비율을 가질 수 있거나, 또는 그의 두께에 걸쳐 변화하는 실리콘 대 게르마늄의 원자 비율을 가질 수 있다. 도 15b에서, 실리콘 게르마늄 계면 층(1502)은, 게르마늄 영역(1402)에서의 아래에 놓인 패싯들에 부합하는 패싯들을 가지며; 그의 전체 두께에 걸쳐 일정한 원자 비율을 가질 수 있거나, 또는 그의 두께에 걸쳐 변화하는 실리콘 대 게르마늄의 원자 비율을 가질 수 있다. 일부 실시예들에서, 실리콘 게르마늄 계면 층(1502)은 게르마늄 영역(1402)의 외부 표면 상에 실리콘 게르마늄을 성장시키기 위해 실리콘 게르마늄 전구체들을 챔버에 도입시킴으로써 형성될 수도 있고, 30 옹스트롬 내지 50 옹스트롬의 범위에 있는 두께를 갖는다. 일부 대안적인 실시예들에서, 실리콘 게르마늄 계면 층(1502)은 게르마늄 영역(1402)의 게르마늄과 반응하기 위해 실리콘 전구체들을 도입시킴으로써 형성될 수도 있고, 0 옹스트롬 초과 30 옹스트롬 미만의 두께를 갖는다.
도 16a 내지 도 16c에서, 실리콘 캡 층(1600)이 게르마늄 영역(1402) 위에 형성된다. 다시, 실리콘 캡 층(1600)은 게르마늄 영역(1402) 및 실리콘 게르마늄 계면 층(1502)(존재하는 경우)과 인시츄로, 그리고 에피택셜 및 선택적으로 형성된다. 더 구체적으로는, 도 15a 및 도 15b로부터 각각 이어지는 도 16a 및 도 16b에서, 실리콘 캡 층(1600)이 실리콘 게르마늄 계면 층(1502) 위에 형성된다. 도 16c에서, 실리콘 캡 층(1600)은 개재된 실리콘 게르마늄 계면 층 없이 게르마늄 영역(1402) 바로 위에 형성된다. 실리콘 캡 층(1600)은 후속 프로세싱 동안 게르마늄 영역(1402)을 손상으로부터 보호한다. 예를 들어, 후속 습식 세정 프로세스들이, 게르마늄 영역(1402)에 대해서는 높은 에치 레이트들을 갖지만 실리콘 캡 층(1600)에 대해서는 낮은 에치 레이트들을 갖는 산(acid)들을 사용할 수도 있다. 이와 같이, 게르마늄 영역(1402)은 실리콘 캡 층(1600)이 없다면 상당한 결정 손상 및/또는 침식을 겪을 것이다. 침식 및/또는 결정 손상을 방지함으로써, 누설 전류가 감소된다.
(도 16a로부터 이어지지만 도 16b 및 도 16c로부터도 또한 이어질 수 있는) 도 17의 단면도(1700)에 의해 예시된 바와 같이, 게르마늄 영역(1402) 및 실리콘 캡(526)은 게르마늄 포토다이오드 영역(309)을 형성하도록 도핑된다. 게르마늄 포토다이오드 영역(309)은 예시된 실시예에서 p-i-n 포토다이오드를 포함하지만, 다른 실시예들에서는 PN 포토다이오드를 포함할 수 있다. p-i-n 포토다이오드는 p-타입 포토다이오드 영역(520) 및 N-타입 포토다이오드 영역(512)을 포함한다. 이 도핑을 수행하기 위해, 기판은, 게르마늄 영역(1402) 및 캡 층이 형성되는 클러스터 툴로부터 제거되고, 도핑이 수행되는 이온 주입 툴로 이송됨에 있어서 팹(fab)의 주변 환경에 전형적으로 노출된다. 따라서, 실리콘 캡 층(1600)의 상부가 이 포인트에서 산화될 수도 있지만, 게르마늄 포토다이오드 영역(309)의 아래에 놓인 둥근 상부 표면은 산화 없이 유지되어 암전류를 감소된 레벨들로 유지한다.
도 18의 단면도(1800)에 의해 예시된 바와 같이, 보호 산화물 층(530)이 실리콘 캡(526) 상에 직접 그리고 게르마늄 포토다이오드 영역(309)에 가장 가까운 산화물 층(310)의 내부 에지들 위에 형성된다. 일부 실시예들에서, 보호 산화물 층(530)은 실리콘 산화물을 포함하거나, 그리고/또는 3.9 초과, 10, 또는 일부 다른 적합한 값의 유전 상수를 갖는 하이 k 유전체 재료(high k dielectric material)이다. 퇴적은, 예를 들어, 원자 층 퇴적(atomic layer deposition)(ALD), 기상 퇴적(vapor deposition), 또는 일부 다른 적합한 퇴적 프로세스에 의해 수행될 수도 있다. 일부 실시예들에서, 보호 산화물 층(530)은 금속 산화물이다. 그러나, 다른 적합한 재료들이 가능하다. 일부 실시예들에서, 보호 산화물 층(530)은 알루미늄 산화물(예를 들어, Al2O3), 티타늄 산화물(예를 들어, TiO2), 탄탈륨 산화물(예를 들어, Ta2O5), 하프늄 산화물(HfO2), 지르코늄 산화물(예를 들어, ZrO2), 마그네슘 산화물(예를 들어, MgO), 일부 다른 적합한 하이 k 유전체(들), 또는 전술한 것의 임의의 조합이거나 또는 이들을 포함한다. 일부 실시예들에서, 보호 산화물 층(530)은 약 1 내지 10 나노미터, 약 1 내지 5 나노미터, 약 5 내지 10 나노미터, 또는 일부 다른 적합한 값의 두께를 갖는다.
도 19의 단면도(1900)에 의해 예시된 바와 같이, 콘택 영역들(508 및 516) 각각을 금속 라인들(210, 208) 각각에 연결하기 위해 콘택들(320, 318)이 형성된다. 일부 실시예들에서, 금속 콘택들 및 금속 라인들은, 다른 금속들 중에서도, 구리, 알루미늄, 니켈, 납, 및/또는 텅스텐을 포함한다.
도 20은 일부 실시예들에 따른, 광전자 디바이스를 제조하기 위한 방법들(2000)의 일부 실시예들을 예시한다. 도 20의 예들이 도 10 내지 도 19의 선행하는 단면도들을 참조하여 언급되지만, 도 10 내지 도 19에 도시된 구조체들은 방법들(2000)로 제한되지 않고 오히려 이 방법들과는 별개로 분리될 수도 있다는 것이 인식될 것이다. 추가로, 방법들(2000)이 일련의 액트(act)들로서 설명되지만, 액트들의 순서(및/또는 이들 액트들의 부분들)가 다른 실시예들에서 변경될 수도 있다는 것이 인식될 것이다. 예를 들어, 도 20은 액트 2016에서 게르마늄 층 내에 도펀트들을 주입함으로써 광검출기가 형성되는 것을 예시하지만, 도펀트들은 일부 실시예들에서 2018 이후에 또는 2014 이전에 또한 주입될 수 있고, 2004에서의 다른 도핑된 영역들이 방법(2000)에서의 다른 시간들에서 또한 수행될 수 있다. 더 추가로, 도 20은 특정 시리즈의 액트들을 예시하지만, 예시 및/또는 설명된 일부 액트들이 다른 실시예들에서 생략될 수도 있다. 추가로, 도 20에 예시 및/또는 설명되지 않은 부가적인 액트들이 다른 실시예들에 포함될 수도 있다.
액트 2002에서, 기판이, 활성 영역을 둘러싸는 쉘로우 트렌치 격리(STI) 영역들을 형성하도록 패터닝된다. 일부 실시예들에서, 액트 2020은 도 10과 일관성이 있을 수 있다.
액트 2004에서, 도핑된 영역들이 기판에 형성된다. 일부 실시예들에서, 액트 2004는 도 11과 일관성이 있을 수 있다.
액트 2006에서, 산화물 층이 기판의 상부 표면 위에 그리고 STI 영역들 위에 형성된다. 일부 실시예들에서, 액트 2006은 도 12와 일관성이 있을 수 있다.
액트 2008에서, 기판은 활성 영역에 트렌치 또는 리세스를 형성하기 위해 에칭된다. 일부 실시예들에서, 액트 2008은 도 13과 일관성이 있을 수 있다.
액트 2010에서, 게르마늄 층이 트렌치 또는 리세스를 부분적으로 또는 전체적으로 충전하기 위해 에피택셜 성장된다. 일부 실시예들에서, 액트 2010은 도 14a 및 도 14b와 일관성이 있을 수 있다.
임의적인 액트 2012에서, 게르마늄 층이 성장된 동일한 클러스터 툴에서 인시츄로 게르마늄 층 위에 놓이도록 실리콘 게르마늄 층이 형성된다. 일부 실시예들에서, 액트 2012는 도 15a 및 도 15b와 일관성이 있을 수 있다. 박스 2011은 이들 액트들이 동일한 클러스터 툴에서 인시츄로 수행될 수도 있음을 나타낸다.
액트 2014에서, 게르마늄 층이 성장된 동일한 클러스터 툴에서 인시츄로 실리콘 게르마늄 층 위에 놓이거나 그리고/또는 게르마늄 층 위에 놓이도록 실리콘 캡 층이 성장된다. 일부 실시예들에서, 액트 2014는 도 16a 내지 도 16c와 일관성이 있을 수 있다.
액트 2016에서, 게르마늄 층 내에 도펀트들을 주입함으로써 포토다이오드가 형성된다. 일부 실시예들에서, 액트 2016은 도 17과 일관성이 있을 수 있다.
액트 2018에서, 보호 산화물 층이 실리콘 캡 층 위에 형성된다. 일부 실시예들에서, 액트 2018은 도 18과 일관성이 있을 수 있다.
액트 2020에서, 포토다이오드에 대한 콘택들이 형성된다. 일부 실시예들에서, 액트 2020은 도 19와 일관성이 있을 수 있다.
일부 실시예들에서, 본 개시내용은: 기판, 및 그 기판의 상부 표면으로 연장되는 게르마늄 포토다이오드 영역을 포함하는 광전자 디바이스에 관한 것이다. 게르마늄 포토다이오드 영역은, 기판의 상부 표면을 지나 연장되는 만곡된 상부 표면을 갖는다. 실리콘 캡이 게르마늄 포토다이오드 영역의 만곡된 상부 표면 위에 놓이고, 게르마늄 포토다이오드 영역의 상부 표면과 실리콘 캡의 상부 표면 사이에 산화물이 없다.
다른 실시예들은 방법에 관한 것이다. 이 방법에서, 트렌치가 기판에 형성되고, 트렌치를 포함하는 기판이 챔버 내에 배치된다. 챔버 내에서, 게르마늄 층이 트렌치에서 에피택셜 성장되어 만곡된 상부 표면을 가지며, 챔버 내에서 인시츄로, 실리콘 캡 층이 게르마늄 층 위에 에피택셜 성장된다.
또 다른 실시예들은 방법에 관한 것이다. 이 방법에서, 기판이 수용되고, 기판에서의 활성 영역을 둘러싸도록 쉘로우 트렌치 격리 영역이 형성된다. 도핑된 영역이 기판에 형성되고, 산화물 층이 기판의 상부 표면 위에 그리고 쉘로우 트렌치 격리 영역 위에 형성된다. 기판은 활성 영역에 트렌치 또는 리세스를 형성하기 위해 에칭되고, 게르마늄 층이 트렌치 또는 리세스를 부분적으로 또는 전체적으로 충전하기 위해 에피택셜 성장된다. 그 후에, 실리콘 캡 층이 게르마늄 층 위에 놓이도록 에피택셜 형성된다. 실리콘 캡 층은, 게르마늄 층이 성장된 클러스터 툴에서, 클러스터 툴을 둘러싸는 주변 환경에 게르마늄 층을 노출시키는 일 없이 인시츄로 형성된다.
전술한 것은 본 기술분야의 통상의 기술자들이 본 개시내용의 양태들을 더 잘 이해할 수도 있도록 몇몇 실시예들의 피처들을 약술한 것이다. 본 기술분야의 통상의 기술자들은 이들이 본 명세서에 소개된 실시예들의 동일한 목적들을 수행하거나 그리고/또는 동일한 이점들을 달성하기 위해 다른 프로세스들 및 구조체들을 설계 또는 수정하기 위한 기초로서 본 개시내용을 쉽게 사용할 수도 있다는 것을 인식해야 한다. 본 기술분야의 통상의 기술자들은 그러한 등가의 구성들이 본 개시내용의 사상 및 범주로부터 벗어나지 않고, 이들이 본 개시내용의 사상 및 범주로부터 벗어남이 없이 본 명세서에서 다양한 변화들, 대체들, 및 변경들을 행할 수도 있다는 것을 또한 알아야 한다.
실시예들
실시예 1. 광전자 디바이스(optoelectronic device)에 있어서,
기판;
상기 기판의 상부 표면으로 연장되는 게르마늄 포토다이오드 영역 ― 상기 게르마늄 포토다이오드 영역은, 상기 기판의 상부 표면을 지나 연장되는 만곡된(curved) 상부 표면을 가짐 ― ; 및
상기 게르마늄 포토다이오드 영역의 만곡된 상부 표면 위에 놓이는 실리콘 캡 ― 상기 게르마늄 포토다이오드 영역의 상부 표면과 상기 실리콘 캡의 상부 표면 사이에는 산화물이 없음 ―
을 포함하는, 광전자 디바이스.
실시예 2. 실시예 1에 있어서,
상기 실리콘 캡 위에 배치되고, 상기 게르마늄 포토다이오드 영역의 만곡된 상부 표면과 상기 실리콘 캡의 하부 표면을 분리시키는 실리콘 게르마늄 계면 층을 더 포함하는, 광전자 디바이스.
실시예 3. 실시예 2에 있어서,
상기 실리콘 게르마늄 계면 층은, 상기 실리콘 게르마늄 계면 층의 두께 전체에 걸쳐 일정한 실리콘 대 게르마늄의 원자 비율을 갖는 것인, 광전자 디바이스.
실시예 4. 실시예 2에 있어서,
상기 실리콘 게르마늄 계면 층은, 상기 실리콘 게르마늄 계면 층의 두께에 걸쳐 변화하는 실리콘 대 게르마늄의 원자 비율을 가지며, 실리콘 대 게르마늄의 원자 비율은, 상기 게르마늄 포토다이오드 영역에 더 가까운 제1 값 및 상기 실리콘 캡에 더 가까운 제2 값을 가지고, 상기 제2 값은 상기 제1 값보다 더 큰 것인, 광전자 디바이스.
실시예 5. 실시예 1에 있어서,
상기 실리콘 캡 위에 배치되는 보호 산화물 층을 더 포함하고,
상기 보호 산화물 층은, 상기 실리콘 캡 위의 만곡된 상부 표면을 갖는 것인, 광전자 디바이스.
실시예 6. 실시예 5에 있어서,
상기 보호 산화물 층은, 상기 게르마늄 포토다이오드 영역 위의 중앙 영역을 가지며, 상기 게르마늄 포토다이오드 영역의 외부 측벽들을 지나 상기 기판의 상부 표면 위에서 측방향으로 연장되는 외부 에지들을 갖는 것인, 광전자 디바이스.
실시예 7. 실시예 5에 있어서,
상기 게르마늄 포토다이오드 영역의 양측 상에서 상기 기판의 상부 표면으로 연장되는 산화물을 포함하는 격리 구조체를 더 포함하는, 광전자 디바이스.
실시예 8. 실시예 7에 있어서,
상기 게르마늄 포토다이오드 영역의 제1 면에 대한, 그리고 상기 게르마늄 포토다이오드 영역으로부터 가장 먼 상기 격리 구조체의 제1 외부 측벽을 넘어 측방향으로 제1 위치에 있는 p-타입 영역; 및
상기 게르마늄 포토다이오드 영역의 제2 면에 대한, 그리고 상기 게르마늄 포토다이오드 영역으로부터 가장 먼 상기 격리 구조체의 제2 외부 측벽을 넘어 측방향으로 제2 위치에 있는 n-타입 영역
을 더 포함하고;
상기 p-타입 영역, 상기 n-타입 영역, 및 상기 게르마늄 포토다이오드 영역은 p-n 포토다이오드 또는 p-i-n 포토다이오드를 확립하는, 광전자 디바이스.
실시예 9. 방법에 있어서,
기판에 트렌치를 형성하는 단계; 및
상기 트렌치를 포함하는 상기 기판을 챔버 내에 배치시키고, 상기 트렌치에 만곡된 상부 표면을 갖는 게르마늄 층을 상기 챔버 내에서 에피택셜 성장시키고, 상기 챔버 내에서 인시츄(in situ)로, 상기 게르마늄 층 위에 실리콘 캡 층을 에피택셜 성장시키는 단계
를 포함하는, 방법.
실시예 10. 실시예 9에 있어서,
상기 실리콘 캡 층 위에 보호 산화물 층을 형성하는 단계를 더 포함하는, 방법.
실시예 11. 실시예 9에 있어서,
상기 게르마늄 층의 만곡된 상부 표면은 상기 실리콘 캡 층의 만곡된 하부 표면과 직접 접촉하고, 상기 실리콘 캡 층의 만곡된 하부 표면은 상기 게르마늄 층의 만곡된 상부 표면과 일치하는 것인, 방법.
실시예 12. 실시예 9에 있어서,
상기 실리콘 캡 층이 형성되기 전에 상기 게르마늄 층 위에 놓이도록 실리콘 게르마늄 층을 형성하는 단계를 더 포함하고,
상기 실리콘 게르마늄 층은 상기 게르마늄 층이 성장된 챔버에서 인시츄로 형성되는 것인, 방법.
실시예 13. 실시예 12에 있어서,
상기 실리콘 게르마늄 층은, 상기 게르마늄 층의 만곡된 상부 표면과 일치하고 그와 직접 접촉하는 만곡된 하부 표면을 갖는 것인, 방법.
실시예 14. 실시예 13에 있어서,
상기 실리콘 캡 층은, 상기 실리콘 게르마늄 층의 만곡된 상부 표면과 일치하고 그와 직접 접촉하는 만곡된 하부 표면을 갖는 것인, 방법.
실시예 15. 방법에 있어서,
기판을 수용하는 단계;
상기 기판에서 활성 영역을 둘러싸는 쉘로우 트렌치 격리 영역(shallow trench isolation region)을 형성하는 단계;
상기 기판에 도핑된 영역을 형성하는 단계;
상기 기판의 상부 표면 위에 그리고 상기 쉘로우 트렌치 격리 영역 위에 산화물 층을 형성하는 단계;
상기 활성 영역에 트렌치 또는 리세스를 형성하기 위해 상기 기판을 에칭하는 단계;
상기 트렌치 또는 리세스를 부분적으로 또는 전체적으로 충전하기 위해 게르마늄 층을 에피택셜 성장시키는 단계; 및
상기 게르마늄 층 위에 놓이도록 실리콘 캡 층을 에피택셜 성장시키는 단계 ― 상기 실리콘 캡 층은, 클러스터 툴을 둘러싸는 주변 환경에 상기 게르마늄 층을 노출시키지 않고, 상기 게르마늄 층이 성장된 클러스터 툴에서 인시츄로 형성됨 ―
를 포함하는, 방법.
실시예 16. 실시예 15에 있어서,
상기 실리콘 캡 층은 상기 실리콘 캡 층의 상부 표면의 외부 에지들이 상기 산화물 층의 상부 표면과 만나도록 성장되는 것인, 방법.
실시예 17. 실시예 15에 있어서,
상기 실리콘 캡 층이 형성되기 전에 상기 게르마늄 층 위에 놓이도록 실리콘 게르마늄 계면 층을 형성하는 단계를 더 포함하고,
상기 실리콘 게르마늄 계면 층은 상기 게르마늄 층이 성장된 클러스터 툴에서 인시츄로 형성되는 것인, 방법.
실시예 18. 실시예 17에 있어서,
상기 실리콘 게르마늄 계면 층은, 상기 실리콘 게르마늄 계면 층의 두께 전체에 걸쳐 일정한 실리콘 대 게르마늄의 원자 비율을 갖는 것인, 방법.
실시예 19. 실시예 17에 있어서,
상기 실리콘 게르마늄 계면 층은, 상기 실리콘 게르마늄 계면 층의 두께에 걸쳐 변화하는 실리콘 대 게르마늄의 원자 비율을 가지며, 실리콘 대 게르마늄의 원자 비율은, 상기 게르마늄 층에 더 가까운 제1 값 및 상기 실리콘 캡 층에 더 가까운 제2 값을 가지고, 상기 제2 값은 상기 제1 값보다 더 큰 것인, 방법.
실시예 20. 실시예 15에 있어서,
포토다이오드를 형성하기 위해 상기 게르마늄 층 내에 도펀트들을 주입하는 단계; 및
상기 도펀트들의 주입 후에, 상기 실리콘 캡 층 위에 보호 산화물 층을 형성하는 단계
를 더 포함하는, 방법.

Claims (10)

  1. 광전자 디바이스(optoelectronic device)에 있어서,
    기판;
    상기 기판의 상부 표면으로 연장되는 게르마늄 포토다이오드 영역 ― 상기 게르마늄 포토다이오드 영역은, 상기 기판의 상부 표면을 지나 연장되는 만곡된(curved) 상부 표면을 가짐 ― ;
    상기 게르마늄 포토다이오드 영역의 만곡된 상부 표면 위에 놓이는 실리콘 캡 ― 상기 게르마늄 포토다이오드 영역의 상부 표면과 상기 실리콘 캡의 상부 표면 사이에는 산화물이 없음 ― ; 및
    상기 게르마늄 포토다이오드 영역의 양측 상에서 상기 기판의 상부 표면으로 연장되는 산화물을 포함하는 격리 구조체
    를 포함하는, 광전자 디바이스.
  2. 제1항에 있어서,
    상기 실리콘 캡 위에 배치되고, 상기 게르마늄 포토다이오드 영역의 만곡된 상부 표면과 상기 실리콘 캡의 하부 표면을 분리시키는 실리콘 게르마늄 계면 층을 더 포함하는, 광전자 디바이스.
  3. 제2항에 있어서,
    상기 실리콘 게르마늄 계면 층은, 상기 실리콘 게르마늄 계면 층의 두께 전체에 걸쳐 일정한 실리콘 대 게르마늄의 원자 비율을 갖는 것인, 광전자 디바이스.
  4. 제2항에 있어서,
    상기 실리콘 게르마늄 계면 층은, 상기 실리콘 게르마늄 계면 층의 두께에 걸쳐 변화하는 실리콘 대 게르마늄의 원자 비율을 가지며, 실리콘 대 게르마늄의 원자 비율은, 상기 게르마늄 포토다이오드 영역에 더 가까운 제1 값 및 상기 실리콘 캡에 더 가까운 제2 값을 가지고, 상기 제2 값은 상기 제1 값보다 더 큰 것인, 광전자 디바이스.
  5. 제1항에 있어서,
    상기 실리콘 캡 위에 배치되는 보호 산화물 층을 더 포함하고,
    상기 보호 산화물 층은, 상기 실리콘 캡 위의 만곡된 상부 표면을 갖는 것인, 광전자 디바이스.
  6. 제5항에 있어서,
    상기 보호 산화물 층은, 상기 게르마늄 포토다이오드 영역 위의 중앙 영역을 가지며, 상기 게르마늄 포토다이오드 영역의 외부 측벽들을 지나 상기 기판의 상부 표면 위에서 측방향으로 연장되는 외부 에지들을 갖는 것인, 광전자 디바이스.
  7. 제1항에 있어서,
    상기 게르마늄 포토다이오드 영역의 제1 면에 대한, 그리고 상기 게르마늄 포토다이오드 영역으로부터 가장 먼 상기 격리 구조체의 제1 외부 측벽을 넘어 측방향으로 제1 위치에 있는 p-타입 영역; 및
    상기 게르마늄 포토다이오드 영역의 제2 면에 대한, 그리고 상기 게르마늄 포토다이오드 영역으로부터 가장 먼 상기 격리 구조체의 제2 외부 측벽을 넘어 측방향으로 제2 위치에 있는 n-타입 영역
    을 더 포함하고;
    상기 p-타입 영역, 상기 n-타입 영역, 및 상기 게르마늄 포토다이오드 영역은 p-n 포토다이오드 또는 p-i-n 포토다이오드를 확립하는, 광전자 디바이스.
  8. 방법에 있어서,
    기판 내의 활성 영역을 둘러싸는 쉘로우 트렌치 격리 영역(shallow trench isolation region)을 형성하는 단계;
    상기 기판의 상부 표면 위에 그리고 상기 쉘로우 트렌치 격리 영역 위에 산화물 층을 형성하는 단계;
    상기 기판 내에 트렌치를 형성하는 단계; 및
    상기 트렌치를 포함하는 상기 기판을 챔버 내에 배치시키고, 상기 트렌치 내에 만곡된 상부 표면을 갖는 게르마늄 층을 상기 챔버 내에서 에피택셜 성장시키고, 상기 챔버 내에서 인시츄(in situ)로, 상기 게르마늄 층 위에 실리콘 캡 층을 에피택셜 성장시키는 단계
    를 포함하는, 방법.
  9. 제8항에 있어서,
    상기 실리콘 캡 층 위에 보호 산화물 층을 형성하는 단계를 더 포함하는, 방법.
  10. 방법에 있어서,
    기판을 수용하는 단계;
    상기 기판 내의 활성 영역을 둘러싸는 쉘로우 트렌치 격리 영역(shallow trench isolation region)을 형성하는 단계;
    상기 기판 내에 도핑된 영역을 형성하는 단계;
    상기 기판의 상부 표면 위에 그리고 상기 쉘로우 트렌치 격리 영역 위에 산화물 층을 형성하는 단계;
    상기 활성 영역 내에 트렌치 또는 리세스를 형성하기 위해 상기 기판을 에칭하는 단계;
    상기 트렌치 또는 리세스를 부분적으로 또는 전체적으로 충전하기 위해 게르마늄 층을 에피택셜 성장시키는 단계; 및
    상기 게르마늄 층 위에 놓이도록 실리콘 캡 층을 에피택셜 성장시키는 단계 ― 상기 실리콘 캡 층은, 클러스터 툴을 둘러싸는 주변 환경에 상기 게르마늄 층을 노출시키지 않고, 상기 게르마늄 층이 성장된 클러스터 툴 내에서 인시츄로 형성됨 ―
    를 포함하는, 방법.
KR1020210059396A 2020-10-27 2021-05-07 게르마늄 광검출기에 대한 인시츄 캡 KR102552526B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063106019P 2020-10-27 2020-10-27
US63/106,019 2020-10-27
US17/197,353 2021-03-10
US17/197,353 US11949030B2 (en) 2020-10-27 2021-03-10 In-situ cap for germanium photodetector

Publications (2)

Publication Number Publication Date
KR20220056092A KR20220056092A (ko) 2022-05-04
KR102552526B1 true KR102552526B1 (ko) 2023-07-05

Family

ID=80283170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210059396A KR102552526B1 (ko) 2020-10-27 2021-05-07 게르마늄 광검출기에 대한 인시츄 캡

Country Status (5)

Country Link
US (1) US11949030B2 (ko)
KR (1) KR102552526B1 (ko)
CN (1) CN114078887A (ko)
DE (1) DE102021106176A1 (ko)
TW (1) TWI787807B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013083680A (ja) * 2011-10-06 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> 光モジュールおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290023A (ja) 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
US8692302B2 (en) * 2007-03-16 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor white pixel performance
US20100006961A1 (en) * 2008-07-09 2010-01-14 Analog Devices, Inc. Recessed Germanium (Ge) Diode
US20120241769A1 (en) 2009-11-27 2012-09-27 Sharp Kabushiki Kaisha Photodiode and manufacturing method for same, substrate for display panel, and display device
KR101796148B1 (ko) * 2010-11-23 2017-11-13 한국전자통신연구원 광 검출 소자 및 이를 제조하는 방법
CN105122469B (zh) * 2013-04-19 2017-03-08 富士通株式会社 半导体受光元件及其制造方法
US9755096B2 (en) 2014-03-10 2017-09-05 Elenion Technologies, Llc Lateral Ge/Si avalanche photodetector
JP6785057B2 (ja) 2016-05-02 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI745583B (zh) 2017-04-13 2021-11-11 美商光程研創股份有限公司 鍺矽光偵測裝置
US11506533B2 (en) * 2020-09-03 2022-11-22 Ciena Corporation Managing detection region spacing in an integrated photodetector

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013083680A (ja) * 2011-10-06 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> 光モジュールおよびその製造方法

Also Published As

Publication number Publication date
US20220131017A1 (en) 2022-04-28
KR20220056092A (ko) 2022-05-04
CN114078887A (zh) 2022-02-22
TW202230823A (zh) 2022-08-01
DE102021106176A1 (de) 2022-04-28
US11949030B2 (en) 2024-04-02
TWI787807B (zh) 2022-12-21

Similar Documents

Publication Publication Date Title
EP2888619B1 (en) Method and apparatus for reducing signal loss in a photo detector
US10955692B2 (en) Optoelectronic component
US8532440B2 (en) Silicon-based electro-optic device
US8558336B2 (en) Semiconductor photodetector structure and the fabrication method thereof
US10831043B2 (en) Electro-optically active device
US20200166703A1 (en) Photonics structure with integrated laser
US20090324164A1 (en) Waveguide photodetector device and manufacturing method thereof
US20200313026A1 (en) Method of fabrication of a photonic chip comprising an sacm-apd photodiode optically coupled to an integrated waveguide
TWI755962B (zh) 嵌入於多模干涉儀中的鍺光偵測器及其製造方法
US11075498B2 (en) Method of fabricating an optoelectronic component
EP3961727A2 (en) Diode with light-sensitive intrinsic region
CN210109379U (zh) 光电器件
KR102552526B1 (ko) 게르마늄 광검출기에 대한 인시츄 캡
KR20200076215A (ko) 광 전자 소자 및 이의 제조 방법
TWI528532B (zh) 半導體感光結構與其製造方法
US9395490B2 (en) Variable buried oxide thickness for a waveguide
US11705529B2 (en) Photodetectors integrated with an inverse taper including a curved tip
US11892681B2 (en) Fiber to chip coupler and method of making the same
US11520113B1 (en) Photodetectors and terminators including a tapered thickness
WO2020123008A1 (en) Photonics structure with integrated laser

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant