KR20210085504A - 표시장치 - Google Patents

Abstract

본 발명은 제N스캔라인 상에 위치하고 두 개의 데이터라인을 사이에 두고 좌측과 우측에 배치된 서브 픽셀들을 갖는 제1서브 픽셀 그룹 그리고 제N+1스캔라인 상에 위치하고 상기 두 개의 데이터라인과 인접하는 또 다른 두 개의 데이터라인을 사이에 두고 좌측과 우측에 배치된 서브 픽셀들을 갖는 제2서브 픽셀 그룹을 포함하는 표시패널; 상기 표시패널에 위치하고 1 입력 N(N은 4 이상 정수) 출력하기 위한 제1트랜지스터 그룹과 제2트랜지스터 그룹을 포함하는 스위치 회로부; 및 상기 스위치 회로부에 연결된 데이터 구동부를 포함하고, 상기 제1서브 픽셀 그룹은 상기 제1트랜지스터 그룹에 포함된 트랜지스터들의 턴온 동작에 의해 상기 데이터 구동부의 적어도 두 개의 출력채널로부터 출력된 제1 및 제2데이터전압을 전달받고, 상기 제2서브 픽셀 그룹은 상기 제2트랜지스터 그룹에 포함된 트랜지스터들의 턴온 동작에 의해 상기 데이터 구동부의 상기 적어도 두 개의 출력채널로부터 출력된 상기 제1 및 상기 제2데이터전압을 전달받는 표시장치를 제공한다.

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 양자점표시장치(Quantum Dot Display; QDD), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.

위와 같은 표시장치는 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.

본 발명은 스위치 회로부(멀티플렉서) 사용 시 좌/우 및 상/하 픽셀 간의 충전 레벨 편차가 유발되지 않도록 하여 표시패널의 표시품질을 균일화하는 것이다. 또한, 본 발명은 인접하는 데이터라인들 간의 전압 편차 유발을 저지하면서 표시패널의 보상 동작 시 센싱 시간(Sensing time)을 증가시킬 수 있는 구동 마진을 기반으로 센싱 정확도를 향상함과 더불어 표시품질을 균일화하는 것이다. 또한, 본 발명은 스위치 회로부(멀티플렉서) 사용 시 데이터전압의 충전시간 증대로 수직 해상도를 확장하는 것이다.

상술한 과제 해결 수단으로 본 발명은 제N스캔라인 상에 위치하고 두 개의 데이터라인을 사이에 두고 좌측과 우측에 배치된 서브 픽셀들을 갖는 제1서브 픽셀 그룹 그리고 제N+1스캔라인 상에 위치하고 상기 두 개의 데이터라인과 인접하는 또 다른 두 개의 데이터라인을 사이에 두고 좌측과 우측에 배치된 서브 픽셀들을 갖는 제2서브 픽셀 그룹을 포함하는 표시패널; 상기 표시패널에 위치하고 1 입력 N(N은 4 이상 정수) 출력하기 위한 제1트랜지스터 그룹과 제2트랜지스터 그룹을 포함하는 스위치 회로부; 및 상기 스위치 회로부에 연결된 데이터 구동부를 포함하고, 상기 제1서브 픽셀 그룹은 상기 제1트랜지스터 그룹에 포함된 트랜지스터들의 턴온 동작에 의해 상기 데이터 구동부의 적어도 두 개의 출력채널로부터 출력된 제1 및 제2데이터전압을 전달받고, 상기 제2서브 픽셀 그룹은 상기 제2트랜지스터 그룹에 포함된 트랜지스터들의 턴온 동작에 의해 상기 데이터 구동부의 상기 적어도 두 개의 출력채널로부터 출력된 상기 제1 및 상기 제2데이터전압을 전달받는 표시장치를 제공한다.

상기 제1서브 픽셀 그룹은 제1시간 동안 상기 제1 및 상기 제2데이터전압을 동시에 충전하고, 상기 제2서브 픽셀 그룹은 상기 제1시간 이후인 제2시간 동안 상기 제1 및 상기2데이터전압을 동시에 충전할 수 있다.

상기 제1트랜지스터 그룹은 홀수 번째 데이터라인들에 연결되고, 상기 제2트랜지스터 그룹은 짝수 번째 데이터라인들에 연결될 수 있다.

상기 제1트랜지스터 그룹은 상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제1데이터라인에 전달하는 제1오드 트랜지스터와, 상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제3데이터라인에 전달하는 제1이븐 트랜지스터와, 상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제5데이터라인에 전달하는 제3오드 트랜지스터와, 상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제7데이터라인에 전달하는 제3이븐 트랜지스터와, 상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제9데이터라인에 전달하는 제5오드 트랜지스터와, 상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제11데이터라인에 전달하는 제5이븐 트랜지스터를 포함할 수 있다.

상기 제2트랜지스터 그룹은 상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제2데이터라인에 전달하는 제2오드 트랜지스터와, 상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제4데이터라인에 전달하는 제2이븐 트랜지스터와, 상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제6데이터라인에 전달하는 제4오드 트랜지스터와, 상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제8데이터라인에 전달하는 제4이븐 트랜지스터와, 상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제10데이터라인에 전달하는 제6오드 트랜지스터와, 상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제12데이터라인에 전달하는 제6이븐 트랜지스터를 포함할 수 있다.

상기 제1서브 픽셀 그룹은 상기 제1데이터라인, 상기 제2데이터라인, 상기 제5데이터라인, 상기 제6데이터라인, 상기 제9데이터라인 및 상기 제10데이터라인에 연결된 서브 픽셀들을 포함할 수 있다.

상기 제2서브 픽셀 그룹은 상기 제3데이터라인, 상기 제4데이터라인, 상기 제7데이터라인, 상기 제8데이터라인, 상기 제11데이터라인 및 상기 제12데이터라인에 연결된 서브 픽셀들을 포함할 수 있다.

상기 표시패널은 상기 제1서브 픽셀 그룹에 포함된 서브 픽셀들과 상기 제1데이터라인, 상기 제2데이터라인, 상기 제5데이터라인, 상기 제6데이터라인, 상기 제9데이터라인 및 상기 제10데이터라인 간의 연결을 위한 홀수 라인의 콘택홀을 갖는 홀수 라인의 콘택홀 그룹과, 상기 제2서브 픽셀 그룹에 포함된 서브 픽셀들과 상기 제3데이터라인, 상기 제4데이터라인, 상기 제7데이터라인, 상기 제8데이터라인, 상기 제11데이터라인 및 상기 제12데이터라인 간의 연결을 위한 짝수 라인의 콘택홀을 갖는 짝수 라인의 콘택홀 그룹을 포함하고, 상기 홀수 라인의 콘택홀과 상기 짝수 라인의 콘택홀의 위치는 스캔라인마다 좌우로 교번할 수 있다.

상기 두 개의 데이터라인을 사이에 두고 좌측과 우측에 배치된 서브 픽셀들은 좌우 대칭 관계를 가질 수 있다.

상기 제1트랜지스터 그룹에 포함된 트랜지스터들과 상기 제2트랜지스터 그룹에 포함된 트랜지스터들은 P타입일 수 있다.

본 발명은 스위치 회로부(멀티플렉서) 사용 시 좌/우 및 상/하 픽셀 간의 충전 레벨 편차가 유발되지 않도록 하여 표시패널의 표시품질을 균일화할 수 있는 효과가 있다. 또한, 본 발명은 인접하는 데이터라인들 간의 전압 편차 유발을 저지하면서 표시패널의 보상 동작 시 센싱 시간(Sensing time)을 증가시킬 수 있는 구동 마진을 기반으로 센싱 정확도를 향상함과 더불어 표시품질을 균일화할 수 있는 효과가 있다. 또한, 본 발명은 스위치 회로부(멀티플렉서) 사용 시 데이터전압의 충전시간 증대로 수직 해상도를 확장할 수 있는 효과가 있다.

도 1은 액정표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 회로도이다.
도 3은 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 4는 도 3에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 5는 게이트인패널 방식 스캔 구동부와 관련된 장치의 제1 구성 예시도이고, 도 6은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제2 구성 예시도이고, 도 7은 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이다.
도 8은 본 발명의 실시예를 기반으로 구현 가능한 표시패널의 제1예시도이고, 도 9는 본 발명의 실시예를 기반으로 구현 가능한 표시패널의 제2예시도이고, 도 10은 본 발명의 실시예를 기반으로 구현 가능한 표시패널의 제3예시도이고, 도 11은 본 발명의 실시예를 기반으로 구현 가능한 표시패널의 제4예시도이다.
도 12는 본 발명의 제1실시예에 따른 스위치 회로부와 픽셀을 나타낸 도면이고, 도 13은 본 발명의 제1실시예에 따른 스위치 회로부의 동작을 설명하기 위한 파형 예시도이다.
도 14는 본 발명의 제2실시예에 따른 스위치 회로부와 픽셀을 나타낸 도면이고, 도 15는 본 발명의 제2실시예에 따른 스위치 회로부와 픽셀의 동작을 설명하기 위한 파형 예시도이고, 도 16 내지 도 19는 본 발명의 제2실시예에 따른 스위치 회로부와 픽셀의 동작에 의한 표시패널 전체의 충전 양상을 보여주기 위한 도면들이다.
도 20은 본 발명을 기반으로 구현한 표시패널의 일부를 나타낸 도면이고, 도 21은 도 20의 표시패널의 시뮬레이션 결과를 보여주기 위한 파형도이고, 도 22는 본 발명을 기반으로 구현한 표시패널에서 볼 수 있는 픽셀의 배치 예시도이고, 도 23 및 도 24는 본 발명의 이점을 설명하기 위한 도면들이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 양자점표시장치(Quantum Dot Display; QDD), 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광표시장치(Organic Light Emitting Diode Display: OLED) 및 플라즈마패널(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.

위와 같은 표시장치는 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있게 된다. 이하, 액정표시장치 및 유기전계발광표시장치를 일례로 본 발명과 관련된 설명을 계속한다. 한편, 이하에서 설명되는 본 발명은 유기 발광다이오드가 아닌 무기 발광다이오드 기반의 표시장치에도 적용 가능함은 물론이다.

도 1은 액정표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 회로도이다.

도 1 및 도 2에 도시된 바와 같이 액정표시장치에는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150), 백라이트 유닛(170) 및 전원 공급부(180) 등이 포함된다.

영상 공급부(110)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력한다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급한다.

타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력한다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상처리부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급한다.

스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 게이트신호)를 출력한다. 스캔 구동부(130)는 게이트라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급한다. 스캔 구동부(130)는 IC(Integrated Circuit) 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성된다.

데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압에 대응되는 아날로그 신호 형태의 데이터전압으로 변환하여 출력한다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급한다. 데이터 구동부(140)는 IC(Integrated Circuit) 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 공통전압(VCOM)을 생성 및 출력한다. 전원 공급부(180)는 공통전압(VCOM)뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 스캔하이전압, 스캔로우전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압, 하프드레인전압) 등을 생성 및 출력할 수 있다.

표시패널(150)은 스캔 구동부(130)로부터 공급된 스캔신호, 데이터 구동부(140)로부터 공급된 데이터전압 및 전원 공급부(180)로부터 공급된 공통전압(VCOM)에 대응하여 영상을 표시한다. 표시패널(150)의 서브 픽셀들은 백라이트 유닛(170)을 통해 제공된 빛을 제어한다.

예컨대, 하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW), 스토리지 커패시터(Cst) 및 액정층(Clc)이 포함된다. 스위칭 트랜지스터(SW)의 게이트전극은 스캔라인(GL1)에 연결되고 소오스전극은 데이터라인(DL1)에 연결된다. 스토리지 커패시터(Cst)는 스위칭 트랜지스터(SW)의 드레인전극에 일단이 연결되고 공통전압라인(Vcom)에 타단이 연결된다. 액정층(Clc)은 스위칭 트랜지스터(SW)의 드레인전극에 연결된 화소전극(1)과 공통전압라인(Vcom)에 연결된 공통전극(2) 사이에 형성된다.

표시패널(150)은 화소전극(1) 및 공통전극(2)의 구조에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드 등으로 구현된다.

백라이트 유닛(170)은 빛을 출사하는 광원 등을 이용하여 표시패널(150)에 빛을 제공한다. 백라이트 유닛(170)은 발광다이오드(이하 LED), LED를 구동하는 LED구동부, LED가 실장된 LED기판, LED로부터 출사된 광을 면광원으로 변환시키는 도광판, 도광판의 하부에서 광을 반사시키는 반사판, 도광판으로부터 출사된 광을 집광 및 확산하는 광학시트류 등을 포함할 수 있으나 이에 한정되지 않는다.

도 3은 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 4는 도 3에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.

도 3 및 도 4에 도시된 바와 같이, 유기전계발광표시장치에는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(170) 등이 포함된다.

유기전계발광표시장치에서 포함된 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 등은 도 1의 액정표시장치와 기본 구성 및 동작이 유사하므로 상세한 설명은 생략한다. 대신 액정표시장치와 가장 구별되는 전원 공급부(180)와 표시패널(150) 부분을 더 구체적으로 설명한다.

전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 고전위의 제1구동전압(EVDD)과 저전위의 제2구동전압(EVSS)을 생성 및 출력한다. 전원 공급부(180)는 제1구동 및 제2구동전압(EVDD, EVSS)뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 스캔하이전압, 스캔로우전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압, 하프드레인전압) 등을 생성 및 출력할 수 있다.

표시패널(150)은 스캔 구동부(130)와 데이터 구동부(140)를 포함하는 구동부로부터 출력된 스캔신호와 데이터전압을 포함하는 구동신호 그리고 전원 공급부(180)로부터 출력된 제1구동 및 제2구동전압(EVDD, EVSS)에 대응하여 영상을 표시한다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다.

예컨대, 하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW)와 구동 트랜지스터, 스토리지 커패시터, 유기 발광다이오드 등을 포함하는 픽셀회로(PC)가 포함된다. 유기전계발광표시장치에서 사용되는 서브 픽셀(SP)은 빛을 직접 발광하는바 액정표시장치 대비 회로의 구성이 복잡하다. 또한, 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 보상회로 등이 복잡하고 다양하다.

따라서, 서브 픽셀(SP)에 포함된 픽셀회로(PC)를 블록형태로 도시하였다. 그러나 본 발명은 적어도 스위칭 트랜지스터(SW)를 포함하여 iT(Transistor)jC(Capacitor)로 구성된 서브 픽셀(SP)로 구현할 수 있으며, 여기서 i는 2 이상 정수이고 j는 1 이상 정수이다. 즉, 본 발명은 2T1C, 3T1C, 4T2C, 5T1C, 6T1C, 7T1C, 8T1C 등 다양한 서브 픽셀에 적용할 수 있다.

도 5는 게이트인패널 방식 스캔 구동부와 관련된 장치의 제1 구성 예시도이고, 도 6은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제2 구성 예시도이고, 도 7은 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이다.

도 5 내지 도 7에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(131, 135)는 시프트 레지스터 회로부(131)(스캔신호 발생부)와 레벨 시프터부(135)(클록신호 및 전압 발생부)를 포함할 수 있다.

레벨 시프터부(135)는 타이밍 제어부(120)로부터 출력된 신호들을 기반으로 다수의 클록신호(Gclk)와 스타트신호(Gvst) 등을 생성 및 출력한다. 다수의 클록신호(Gclk)는 2상, 4상, 8상 등 위상이 다른 K(K는 2 이상 정수)상의 형태로 생성 및 출력될 수 있다. 다수의 클록신호(Gclk)와 스타트신호(Gvst) 등은 레벨 시프터부(135)의 신호패드들을 통해 출력되고 신호패드들에 연결된 신호라인들을 통해 시프트 레지스터 회로부(131) 등에 전달된다.

시프트 레지스터 회로부(131)는 레벨 시프터부(135)로부터 출력된 신호들(Gclk, Gvst) 등을 기반으로 동작하며 표시패널에 형성된 트랜지스터를 턴온 또는 턴오프할 수 있는 스캔신호들(Scan[1] ~ Scan[m])을 출력한다. 시프트 레지스터 회로부(131)는 게이트인패널 방식에 의해 표시패널 상에 박막 형태로 형성된다. 따라서, 스캔 구동부(130)에서 표시패널 상에 형성되는 부분은 시프트 레지스터 회로부(131)이다.

시프트 레지스터 회로부(131)는 표시패널(150)의 비표시영역(NA)에 배치된다. 시프트 레지스터 회로부(131)는 도 7(a)와 같이 표시패널(150)의 좌측(또는 우측) 비표시영역(NA)에 배치될 수 있다. 또한, 시프트 레지스터 회로부(131)는 도 7(b)와 같이, 표시패널(150)의 좌우측 비표시영역(NA)에 모두 배치될 수도 있다. 그러나 스캔 구동부(131, 135)와 관련된 구성과 배치는 이에 한정되지 않는다.

시프트 레지스터 회로부(131)와 달리 레벨 시프터부(135)는 IC 형태로 형성된다. 레벨 시프터부(135)는 도 5와 같이 별도의 IC 형태로 구성되거나 도 6과 같이 전원 공급부(180)의 내부 또는 다른 장치의 내부에 포함될 수도 있다.

이처럼, 시프트 레지스터 회로부(131)는 레벨 시프터부(135)로부터 출력된 다수의 클록신호(Gclk)와 스타트신호(Gvst) 등을 기반으로 스캔신호들(Scan[1] ~ Scan[m])을 출력할 수 있다.

도 8은 본 발명의 실시예를 기반으로 구현 가능한 표시패널의 제1예시도이고, 도 9는 본 발명의 실시예를 기반으로 구현 가능한 표시패널의 제2예시도이고, 도 10은 본 발명의 실시예를 기반으로 구현 가능한 표시패널의 제3예시도이고, 도 11은 본 발명의 실시예를 기반으로 구현 가능한 표시패널의 제4예시도이다.

도 8 및 도 9에 도시된 바와 같이, 표시패널(150)은 직사각형 등의 형상을 가질 수 있다. 일반적으로 널리 사용되는 표시패널(150)은 도 8(a) 및 도 9(a)와 같이, 세로 방향보다 가로 방향이 길 수 있다. 하지만, 자동차용 전장이나 광고용 표시패널(150)은 도 8(b) 및 도 9(b)와 같이, 세로 방향보다 가로 방향이 두 배 또는 그 이상 긴 직사각형 등의 형상을 가질 수 있다.

도 8에 도시된 바와 같이, 표시패널(150)은 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG) 및 청색 서브 픽셀(SPB)로 이루어진 픽셀(P)을 포함할 수 있다. 픽셀(P)은 가로 방향을 따라 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG) 및 청색 서브 픽셀(SPB) 순으로 반복되는 배치 구조를 가질 수 있다. 그러나 서브 픽셀의 배치 순서는 이에 한정되지 않는다.

도 9에 도시된 바와 같이, 표시패널(150)은 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG), 청색 서브 픽셀(SPB) 및 백색 서브 픽셀(SPW)로 이루어진 픽셀(P)을 포함할 수 있다. 픽셀(P)은 세로 방향을 따라 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG) 및 청색 서브 픽셀(SPB) 순으로 반복되는 배치 구조를 가질 수 있다. 그러나 서브 픽셀의 배치 순서는 이에 한정되지 않는다.

도 10 및 도 11에 도시된 바와 같이, 표시패널(150)은 직사각형 등의 형상을 가질 수 있으나 앞서 설명한 모델과 달리 가로 방향보다 세로 방향이 더 길 수 있다. 그리고 표시패널(150)은 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG) 및 청색 서브 픽셀(SPB) 또는 백색 서브 픽셀(SPW)이 더 추가된 픽셀(P)을 포함할 수 있다.

표시패널(150)은 표시영역(AA) 내에 형성된 픽셀(P)을 기반으로 영상을 표시할 수 있다. 이를 위해서는 표시영역(AA) 내에 형성된 픽셀(P)에 데이터전압을 인가해야 한다.

이하에서 설명되는 본 발명은 도 8 내지 도 11과 같이, 픽셀(P)에 공급할 데이터전압을 효율적으로 전달하기 위한 스위치 회로부(155)를 포함할 수 있다. 스위치 회로부(155)는 비표시영역(NA) 내에 배치될 수 있다. 스위치 회로부(155)는 1 입력 N(N은 4 이상 정수) 출력이 가능한 멀티플렉서로 동작할 수 있다.

이하, 본 발명의 스위치 회로부(155) 그리고 이와 함께 데이터전압을 효율적으로 충전할 수 있는 픽셀(P)의 구조를 설명한다.

도 12는 본 발명의 제1실시예에 따른 스위치 회로부와 픽셀을 나타낸 도면이고, 도 13은 본 발명의 제1실시예에 따른 스위치 회로부의 동작을 설명하기 위한 파형 예시도이다.

도 12 및 도 13에 도시된 바와 같이, 스위치 회로부(155)는 데이터 구동부의 적어도 두 개의 출력채널(CHn, CHn+1)에 연결된 트랜지스터들(TO1 ~ TO6, TE1 ~ TE6)을 포함할 수 있다. 제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)은 데이터 구동부의 제1출력채널(CHn)에 연결되고 제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)은 데이터 구동부의 제2출력채널(CHn+1)에 연결될 수 있다.

제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)은 데이터 구동부의 제1출력채널(CHn)을 통해 출력된 제1데이터전압을 제1데이터라인(DL1), 제3데이터라인(DL3), 제5데이터라인(DL5), 제7데이터라인(DL7), 제9데이터라인(DL9) 및 제11데이터라인(DL11)에 전달하기 위한 스위칭 동작을 할 수 있다. 제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)은 홀수 번째 데이터전압을 출력하기 위한 스위칭 동작을 하므로 홀수 그룹으로 명명할 수 있다.

제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)은 데이터 구동부의 제2출력채널(CHn+1)을 통해 출력된 제2데이터전압을 제2데이터라인(DL2), 제4데이터라인(DL4), 제6데이터라인(DL6), 제8데이터라인(DL8), 제10데이터라인(DL10) 및 제12데이터라인(DL12)에 전달하기 위한 스위칭 동작을 할 수 있다. 제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)은 짝수 번째 데이터전압을 출력하기 위한 스위칭 동작을 하므로 짝수 그룹으로 명명할 수 있다.

제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)은 제1오드 트랜지스터(TO1), 제1이븐 트랜지스터(TE1), 제3오드 트랜지스터(TO3), 제3이븐 트랜지스터(TE3), 제5오드 트랜지스터(TO5), 제5이븐 트랜지스터(TE5)를 포함할 수 있다.

제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)은 제2오드 트랜지스터(TO2), 제2이븐 트랜지스터(TE2), 제4오드 트랜지스터(TO4), 제4이븐 트랜지스터(TE4), 제6오드 트랜지스터(TO6), 제6이븐 트랜지스터(TE6)를 포함할 수 있다.

제1오드 트랜지스터(TO1)와 제2오드 트랜지스터(TO2)는 제1먹스신호라인(Mux#1)에 게이트전극이 공통으로 연결될 수 있다. 그러나 제1오드 트랜지스터(TO1)는 데이터 구동부의 제1출력채널(CHn)에 제1전극이 연결되고 제1데이터라인(DL1)에 제2전극이 연결될 수 있다. 그리고 제2오드 트랜지스터(TO2)는 데이터 구동부의 제2출력채널(CHn+1)에 제1전극이 연결되고 제2데이터라인(DL2)에 제2전극이 연결될 수 있다. 이하, DLd는 도면의 특성상 DL1을 제1데이터라인으로 명명함에 따라 더미 데이터라인으로 표현하나 이는 실제 데이터전압을 전달하는 제I데이터라인일 수 있음을 참고한다.

제3오드 트랜지스터(TO3)와 제4오드 트랜지스터(TO4)는 제2먹스신호라인(Mux#2)에 게이트전극이 공통으로 연결될 수 있다. 그러나 제3오드 트랜지스터(TO3)는 데이터 구동부의 제1출력채널(CHn)에 제1전극이 연결되고 제5데이터라인(DL5)에 제2전극이 연결될 수 있다. 그리고 제4오드 트랜지스터(TO4)는 데이터 구동부의 제2출력채널(CHn+1)에 제1전극이 연결되고 제6데이터라인(DL6)에 제2전극이 연결될 수 있다.

제5오드 트랜지스터(TO5)와 제6오드 트랜지스터(TO6)는 제3먹스신호라인(Mux#3)에 게이트전극이 공통으로 연결될 수 있다. 그러나 제5오드 트랜지스터(TO5)는 데이터 구동부의 제1출력채널(CHn)에 제1전극이 연결되고 제9데이터라인(DL9)에 제2전극이 연결될 수 있다. 그리고 제6오드 트랜지스터(TO6)는 데이터 구동부의 제2출력채널(CHn+1)에 제1전극이 연결되고 제10데이터라인(DL10)에 제2전극이 연결될 수 있다.

제1이븐 트랜지스터(TE1)와 제2이븐 트랜지스터(TE2)는 제4먹스신호라인(Mux#4)에 게이트전극이 공통으로 연결될 수 있다. 그러나 제1이븐 트랜지스터(TE1)는 데이터 구동부의 제1출력채널(CHn)에 제1전극이 연결되고 제3데이터라인(DL3)에 제2전극이 연결될 수 있다. 그리고 제2이븐 트랜지스터(TE2)는 데이터 구동부의 제2출력채널(CHn+1)에 제1전극이 연결되고 제4데이터라인(DL4)에 제2전극이 연결될 수 있다.

제3이븐 트랜지스터(TE3)와 제4이븐 트랜지스터(TE4)는 제5먹스신호라인(Mux#5)에 게이트전극이 공통으로 연결될 수 있다. 그러나 제3이븐 트랜지스터(TE3)는 데이터 구동부의 제1출력채널(CHn)에 제1전극이 연결되고 제7데이터라인(DL7)에 제2전극이 연결될 수 있다. 그리고 제4이븐 트랜지스터(TE4)는 데이터 구동부의 제2출력채널(CHn+1)에 제1전극이 연결되고 제8데이터라인(DL8)에 제2전극이 연결될 수 있다.

제5이븐 트랜지스터(TE5)와 제6이븐 트랜지스터(TE6)는 제6먹스신호라인(Mux#6)에 게이트전극이 공통으로 연결될 수 있다. 그러나 제5이븐 트랜지스터(TE5)는 데이터 구동부의 제1출력채널(CHn)에 제1전극이 연결되고 제11데이터라인(DL11)에 제2전극이 연결될 수 있다. 그리고 제6이븐 트랜지스터(TE6)는 데이터 구동부의 제2출력채널(CHn+1)에 제1전극이 연결되고 제12데이터라인(DL12)에 제2전극이 연결될 수 있다.

상기와 같은 접속 구조에 따르면, 제1오드 트랜지스터(TO1)와 제2오드 트랜지스터(TO2)는 제1먹스신호라인(Mux#1)을 통해 인가된 제1먹스신호(Mux1)에 의해 동시에 턴온될 수 있다. 그리고 제3오드 트랜지스터(TO3)와 제4오드 트랜지스터(TO4)는 제2먹스신호라인(Mux#2)을 통해 인가된 제2먹스신호(Mux2)에 의해 동시에 턴온될 수 있다. 제5오드 트랜지스터(TO5)와 제6오드 트랜지스터(TO6)는 제3먹스신호라인(Mux#3)을 통해 인가된 제3먹스신호(Mux3)에 의해 동시에 턴온될 수 있다.

또한, 제1이븐 트랜지스터(TE1)와 제2이븐 트랜지스터(TE2)는 제4먹스신호라인(Mux#4)을 통해 인가된 제4먹스신호(Mux4)에 의해 동시에 턴온될 수 있다. 그리고 제3이븐 트랜지스터(TE3)와 제4이븐 트랜지스터(TE4)는 제5먹스신호라인(Mux#5)을 통해 인가된 제5먹스신호(Mux5)에 의해 동시에 턴온될 수 있다. 제5이븐 트랜지스터(TE5)와 제6이븐 트랜지스터(TE6)는 제6먹스신호라인(Mux#6)을 통해 인가된 제6먹스신호(Mux6)에 의해 동시에 턴온될 수 있다.

제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)을 구동하기 위한 홀수라인 먹스신호(OLS)는 제1먹스신호(Mux1), 제2먹스신호(Mux2), 제3먹스신호(Mux3)의 순서대로 발생할 수 있다. 제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)을 구동하기 위한 짝수라인 먹스신호(ELS)는 제4먹스신호(Mux4), 제5먹스신호(Mux5), 제6먹스신호(Mux6)의 순서대로 발생할 수 있다.

종합적으로 보면, 홀수라인 먹스신호(OLS)와 짝수라인 먹스신호(ELS)는 제1먹스신호(Mux1), 제2먹스신호(Mux2), 제3먹스신호(Mux3), 제4먹스신호(Mux4), 제5먹스신호(Mux5), 제6먹스신호(Mux6)의 순서대로 발생할 수 있다.

제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)와 제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)의 트랜지스터들은 모두 P타입으로 선택된 것을 일례로 하였다. 따라서, 홀수라인 먹스신호(OLS)와 짝수라인 먹스신호(ELS)는 제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)과 제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)의 트랜지스터들을 턴온하기 위해 로직로우의 펄스 형태로 발생하는 것을 일례로 하나 본 발명은 이에 한정되지 않는다.

한편, 제1오드 트랜지스터(TO1), 제2오드 트랜지스터(TO2), 제3오드 트랜지스터(TO3), 제4오드 트랜지스터(TO4), 제5오드 트랜지스터(TO5), 제6오드 트랜지스터(TO2)의 제2전극은 모두 다른 데이터라인들에 연결될 수 있다. 그리고 제1이븐 트랜지스터(TE1), 제2이븐 트랜지스터(TE2), 제3이븐 트랜지스터(TE3), 제4이븐 트랜지스터(TE4), 제5이븐 트랜지스터(TE5), 제6이븐 트랜지스터(TE6)의 제2전극 또한 모두 다른 데이터라인들에 연결될 수 있다.

위와 같은 이유로, 데이터전압의 충전 양상은 스위치 회로부(155)의 동작은 물론이고 표시영역(AA)에 위치하는 서브 픽셀들(SPR, SPG, SPB)과 데이터라인들(DL1 ~ DL12) 간의 연결 관계에 따라 달라질 수 있다. 그러므로 이와 관련된 설명은 이하의 제2실시예를 통해 다루기로 한다.

이하, 픽셀 구조의 한 예를 기반으로 본 발명의 제2실시예를 설명한다. 다만, 이하의 설명에서는 표시영역 내에 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀의 순으로 위치하되, 가로 방향을 따라 배치된 것을 일례로 한다.

도 14는 본 발명의 제2실시예에 따른 스위치 회로부와 픽셀을 나타낸 도면이고, 도 15는 본 발명의 제2실시예에 따른 스위치 회로부와 픽셀의 동작을 설명하기 위한 파형 예시도이고, 도 16 내지 도 19는 본 발명의 제2실시예에 따른 스위치 회로부와 픽셀의 동작에 의한 표시패널 전체의 충전 양상을 보여주기 위한 도면들이다.

도 14에 도시된 바와 같이, 스위치 회로부(155)의 구성과 접속 관계는 제1실시예에서 설명한 바와 같다. 즉, 스위치 회로부(155)는 데이터 구동부의 적어도 두 개의 출력채널(CHn, CHn+1)에 연결된 트랜지스터들(TO1 ~ TO6, TE1 ~ TE6)을 포함할 수 있다. 그리고 제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)은 데이터 구동부의 제1출력채널(CHn)에 연결되고 제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)은 데이터 구동부의 제2출력채널(CHn+1)에 연결될 수 있다. 그리고 제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)과 제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)은 제1먹스신호(Mux1), 제2먹스신호(Mux2), 제3먹스신호(Mux3), 제4먹스신호(Mux4), 제5먹스신호(Mux5), 제6먹스신호(Mux6)의 순서대로 발생하는 먹스신호들을 기반으로 동작할 수 있다.

표시영역(AA)은 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG) 및 청색 서브 픽셀(SPB)을 포함할 수 있다. 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG) 및 청색 서브 픽셀(SPB)은 표시영역(AA)의 가로 방향을 따라 반복 배치될 수 있다.

먼저, 제N스캔라인(SCAN N)에 위치하는 서브 픽셀들(SPR, SPG, SPB)은 제1서브 픽셀 그룹으로 정의할 수 있다. 제N스캔라인(SCAN N)에 위치하는 서브 픽셀들(SPR, SPG, SPB)과 데이터라인들(DLd, DL1 ~ DL12) 간의 연결 관계를 설명하면 다음과 같다.

제1데이터라인(DL1)에 적색 서브 픽셀(SPR)이 연결되고, 제2데이터라인(DL2)에 녹색 서브 픽셀(SPG)이 연결되고, 제5데이터라인(DL5)에 청색 서브 픽셀(SPB)이 연결되고, 제6데이터라인(DL6)에 적색 서브 픽셀(SPR)이 연결되고, 제9데이터라인(DL9)에 녹색 서브 픽셀(SPG)이 연결되고, 제10데이터라인(DL10)에 청색 서브 픽셀(SPB)이 연결될 수 있다.

다음, 제N+1스캔라인(SCAN N+1)에 위치하는 서브 픽셀들(SPR, SPG, SPB)은 제2서브 픽셀 그룹으로 정의할 수 있다. 제N+1스캔라인(SCAN N+1)에 위치하는 서브 픽셀들(SPR, SPG, SPB)과 데이터라인들(DLd, DL1 ~ DL12) 간의 연결 관계를 설명하면 다음과 같다.

더미 데이터라인(DL1)에 적색 서브 픽셀(SPR)이 연결되고, 제3데이터라인(DL3)에 녹색 서브 픽셀(SPG)이 연결되고, 제4데이터라인(DL4)에 청색 서브 픽셀(SPB)이 연결되고, 제7데이터라인(DL7)에 적색 서브 픽셀(SPR)이 연결되고, 제8데이터라인(DL8)에 녹색 서브 픽셀(SPG)이 연결되고, 제11데이터라인(DL11)에 청색 서브 픽셀(SPB)이 연결되고, 제12데이터라인(DL12)에 적색 서브 픽셀(미도시)이 연결될 수 있다.

위의 연결관계에 따르면, 제N스캔라인(SCAN N)에 위치하는 서브 픽셀들(SPR, SPG, SPB)은 제1트랜지스터 그룹(TO1, TE1, TO3, TE3, TO5, TE5)에 연결된 데이터라인들(DL1, DL2, DL5, DL6, DL9, DL10)에 연결될 수 있다. 그리고 제N+1스캔라인(SCAN N+1)에 위치하는 서브 픽셀들(SPR, SPG, SPB)은 제2트랜지스터 그룹(TO2, TE2, TO4, TE4, TO6, TE6)에 연결된 데이터라인들(DL3, DL4, DL7, DL8, DL11, DL12)에 연결될 수 있다. 이 때문에, 제N스캔라인(SCAN N)에 위치하는 서브 픽셀들(SPR, SPG, SPB)은 제1서브 픽셀 그룹으로 정의되고, 제N+1스캔라인(SCAN N+1)에 위치하는 서브 픽셀들(SPR, SPG, SPB)은 제2서브 픽셀 그룹으로 정의되는 것이다.

위와 같은 연결관계를 갖기 위해, 좌우 인접하는 서브 픽셀들의 사이마다 두 개의 데이터라인이 배치될 수 있다. 그리고 좌우 인접하는 서브 픽셀들은 두 개의 데이터라인에 각각 연결됨은 물론이고 좌우 대칭(수평 대칭) 관계를 가질 수 있다. 이에 따라, 서브 픽셀과 데이터라인 간의 전기적 연결을 위한 콘택홀(CH) 또한 두 개의 데이터라인에 인접하여 배치될 수 있다.

위의 연결관계와 관련된 부분은 제N스캔라인(SCAN N)의 제1데이터라인(DL1)과 제2데이터라인(DL2)에 연결된 적색 서브 픽셀(SPR)과 녹색 서브 픽셀(SPG)(홀수 라인의 콘택홀 그룹)을 참고할 수 있고, 제N+1스캔라인(SCAN N+1)의 제3데이터라인(DL3)과 제4데이터라인(DL4)에 연결된 녹색 서브 픽셀(SPG)과 청색 서브 픽셀(SPB)(짝수 라인의 콘택홀 그룹)을 참고할 수 있다.

아울러, 제1데이터라인(DL1)과 제2데이터라인(DL2) 그리고 제3데이터라인(DL3)과 제4데이터라인(DL4)에 연결된 서브 픽셀들(SPR, SPG와 SPG, SPB)을 보면 알 수 있듯이, 콘택홀(CH)의 위치는 스캔라인마다 좌측과 우측으로 교번하도록 배치될 수 있다. 즉, 콘택홀(CH)은 홀수 라인의 콘택홀과 짝수 라인의 콘택홀로 구분될 수 있다. 그리고 콘택홀(CH)의 위치는 데이터라인과 인접해야 하므로 스캔라인마다 좌측과 우측으로 교번하도록 배치될 수 있다.

도 14 및 도 15에 도시된 바와 같이, 홀수라인 먹스신호(OLS)는 제1먹스신호(Mux1), 제2먹스신호(Mux2), 제3먹스신호(Mux3)의 순으로 발생할 수 있다. 그리고 짝수라인 먹스신호(ELS)는 제1먹스신호(Mux1), 제2먹스신호(Mux2), 제3먹스신호(Mux3)의 순으로 발생할 수 있다.

홀수라인 먹스신호(OLS)가 모두 발생한 이후 제N스캔라인(SCAN N)에 공급할 제N스캔신호(Scan N)가 로직로우 형태로 발생할 수 있다. 그리고 짝수라인 먹스신호(ELS)가 모두 발생한 이후 제N+1스캔라인(SCAN N+1)에 공급할 제N+1스캔신호(Scan N+1)가 로직로우 형태로 발생할 수 있다.

홀수라인 먹스신호(OLS)에 의해 제1오드 트랜지스터(TO1)와 제2오드 트랜지스터(TO2), 제3오드 트랜지스터(TO3)와 제4오드 트랜지스터(TO4) 그리고 제5오드 트랜지스터(TO5)와 제6오드 트랜지스터(TO6)의 순서로 턴온 동작이 이루어질 수 있다.

짝수라인 먹스신호(ELS)에 의해 제1이븐 트랜지스터(TE1)와 제2이븐 트랜지스터(TE2), 제3이븐 트랜지스터(TE3)와 제4이븐 트랜지스터(TE4) 그리고 제5이븐 트랜지스터(TE5)와 제6이븐 트랜지스터(TE6)의 순서로 턴온 동작이 이루어질 수 있다.

위와 같은 동작에 의해, 제1 및 제2오드 트랜지스터(TO1, TO2)를 통해 출력된 제1 및 제2데이터전압(DL1 & DL2)은 제1 및 제2데이터라인(DL1, DL2)을 통해 제N스캔라인(SCAN N)의 적색 서브 픽셀(SPR)과 녹색 서브 픽셀(SPG)에 공급될 수 있다.

그리고 제3 및 제4오드 트랜지스터(TO3, TO4)를 통해 출력된 제5 및 제6데이터전압(DL5 & DL6)은 제5 및 제6데이터라인(DL5, DL6)을 통해 제N스캔라인(SCAN N)의 청색 서브 픽셀(SPB)과 적색 서브 픽셀(SPR)에 공급될 수 있다.

그리고 제5 및 제6오드 트랜지스터(TO5, TO6)를 통해 출력된 제9 및 제10데이터전압(DL9 & DL10)은 제9 및 제10데이터라인(DL9, DL10)을 통해 제N스캔라인(SCAN N)의 녹색 서브 픽셀(SPG)과 청색 서브 픽셀(SPB)에 공급될 수 있다.

다음으로, 제1 및 제2이븐 트랜지스터(TE1, TE2)를 통해 출력된 제3 및 제4데이터전압(DL3 & DL4)은 제3 및 제4데이터라인(DL3, DL4)을 통해 제N+1스캔라인(SCAN N+1)의 녹색 서브 픽셀(SPG)과 청색 서브 픽셀(SPB)에 공급될 수 있다.

그리고 제3 및 제4이븐 트랜지스터(TE3, TE4)를 통해 출력된 제7 및 제8데이터전압(DL7 & DL8)은 제7 및 제8데이터라인(DL7, DL8)을 통해 제N+1스캔라인(SCAN N+1)의 적색 서브 픽셀(SPR)과 녹색 서브 픽셀(SPG)에 공급될 수 있다.

그리고 제5 및 제6이븐 트랜지스터(TE5, TE6)를 통해 출력된 제11 및 제12데이터전압(DL11 & DL12)은 제11 및 제12데이터라인(DL11, DL12)을 통해 제N+1스캔라인(SCAN N+1)의 청색 서브 픽셀(SPB)과 적색 서브 픽셀(미도시)에 공급될 수 있다.

도 16 및 도 17에 도시된 바와 같이, 홀수라인 먹스신호(OLS)가 순차적으로 로직하이로 인가되면, 제N스캔라인(SCAN N)에 위치하는 서브 픽셀들(SPR, SPG, SPB)은 제1시간 동안 데이터전압을 전달받고 충전할 수 있다. 그리고 이와 같은 충전 양상은 표시패널(150)의 모든 홀수 스캔라인(Odd Line)에 걸쳐 나타날 수 있다.

따라서, 홀수라인 먹스신호(OLS)가 모두 인가되면, 표시패널(150)의 홀수 스캔라인(Odd Line)에 연결된 서브 픽셀들(SPR, SPG, SPB)에 대한 데이터전압의 충전이 이루어질 수 있다. 즉, 표시패널(150)의 홀수 스캔라인(Odd Line)에 연결된 서브 픽셀들(SPR, SPG, SPB)은 홀수라인 먹스신호(OLS)에 의한 데이터전압 충전이 이루어진다고 볼 수 있다.

도 18 및 도 19에 도시된 바와 같이, 짝수라인 먹스신호(ELS)가 순차적으로 로직하이로 인가되면, 제N+1스캔라인(SCAN N+1)에 위치하는 서브 픽셀들(SPR, SPG, SPB)은 제1시간 이후인 제2시간 동안 데이터전압을 전달받고 충전할 수 있다. 그리고 이와 같은 충전 양상은 표시패널(150)의 모든 짝수 스캔라인(Even Line)에 걸쳐 나타날 수 있다.

따라서, 짝수라인 먹스신호(ELS)가 모두 인가되면, 표시패널(150)의 짝수 스캔라인(Even Line)에 연결된 서브 픽셀들(SPR, SPG, SPB)에 대한 데이터전압의 충전이 이루어질 수 있다. 즉, 표시패널(150)의 짝수 스캔라인(Even Line)에 연결된 서브 픽셀들(SPR, SPG, SPB)은 짝수라인 먹스신호(ELS)에 의한 데이터전압 충전이 이루어진다고 볼 수 있다.

도 20은 본 발명을 기반으로 구현한 표시패널의 일부를 나타낸 도면이고, 도 21은 도 20의 표시패널의 시뮬레이션 결과를 보여주기 위한 파형도이고, 도 22는 본 발명을 기반으로 구현한 표시패널에서 볼 수 있는 픽셀의 배치 예시도이고, 도 23 및 도 24는 본 발명의 이점을 설명하기 위한 도면들이다.

도 20에 도시된 바와 같이, 제1픽셀(P1)은 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG) 및 청색 서브 픽셀(SPB)을 포함한다. 그리고 각 서브 픽셀의 사이에는 적어도 두 개의 데이터라인들(DLn+1, DLn+2와 DLn+3, DLn+4)이 배치된다. 그리고 도시된 바와 같이 제1픽셀(P1)의 좌우측 외곽에는 하나의 데이터라인씩(DLn, DLn+5) 배치된다.

제1픽셀(P1)의 하부에 위치하는 제3픽셀(P3) 또한 적색 서브 픽셀(SPR), 녹색 서브 픽셀(SPG) 및 청색 서브 픽셀(SPB)을 포함하고, 앞서 설명한 바와 같은 형태로 데이터라인들이 배치되지만 제1픽셀(P1)과 다른 연결 관계를 가지므로 이와 관련하여 설명하면 다음과 같다.

제1픽셀(P1)에서 적색 서브 픽셀(SPR)은 콘택홀(CH)을 통해 제N데이터라인(DLn)에 연결되고, 녹색 서브 픽셀(SPG)은 콘택홀(CH)을 통해 제N+3데이터라인(DLn+3)에 연결되고, 청색 서브 픽셀(SPB)은 콘택홀(CH)을 통해 제N+4데이터라인(DLn+4)에 연결된다. 제1픽셀(P1)의 서브 픽셀들(SPR, SPG, SPB)은 제N스캔라인(SCAN N)에 위치한다.

제3픽셀(P3)에서 적색 서브 픽셀(SPR)은 콘택홀(CH)을 통해 제N+1데이터라인(DLn+1)에 연결되고, 녹색 서브 픽셀(SPG)은 콘택홀(CH)을 통해 제N+2데이터라인(DLn+2)에 연결되고, 청색 서브 픽셀(SPB)은 콘택홀(CH)을 통해 제N+5데이터라인(DLn+5)에 연결된다. 제3픽셀(P3)의 서브 픽셀들(SPR, SPG, SPB)은 제N+1스캔라인(SCAN N+1)에 위치한다.

도 21을 참고하면, 본 발명인 도 20을 기반으로 구현한 표시패널을 시뮬레이션한 결과를 볼 수 있다. 본 발명에 따르면 좌우 인접하는 서브 픽셀들 간의 충전 레벨 편차가 거의 유발되지 않는다. 이는 도 21의 좌/우 픽셀 간의 충전 레벨 편차를 보여주는 제N+3데이터라인(DLn+3)과 제N+4데이터라인(DLn+4)을 참고하면 알 수 있다. 또한, 본 발명에 따르면 상하 인접하는 서브 픽셀들 간의 충전 레벨 편차가 거의 유발되지 않는다. 이는 도 21의 상/하 픽셀 간의 충전 레벨 편차를 보여주는 제N데이터라인(DLn)과 제N+1데이터라인(DLn+1)을 참고하면 알 수 있다.

본 발명에 따르면 좌/우 및 상/하 픽셀 간의 충전 레벨 편차가 거의 유발되지 않는데, 이는 서브 픽셀들에 충전된 데이터전압을 추출한 결과에서도 확인할 수 있었다. 픽셀들에 충전된 데이터전압이 거의 유사하기 때문에 홀수 및 짝수 스캔라인(Odd-Even line) 간의 휘도 편차 또한 거의 나타나지 않음을 알 수 있다.

그러므로 본 발명은 좌우 인접하는 데이터라인들을 통해 데이터전압을 동시에 인가할 수 있기 때문에 스위치 회로부 사용 시 인접하는 데이터라인들 간의 데이터전압 편차에 의한 색감차(휘도 불균형) 등과 같은 문제를 방지할 수 있다. 또한, 본 발명은 스위치 회로부를 기반으로 데이터라인들을 통해 데이터전압을 충전하는 충전시간(charging time)을 2H로 정의할 경우 도 10 및 도 11의 예와 같이 수직 해상도를 확장할 수 있다.

도 22에 도시된 바와 같이, 본 발명에 따르면 제N스캔라인(SCAN N)에 위치하는 제1픽셀(P1)과 제N+1스캔라인(SCAN N+1)에 위치하는 제4픽셀(P4)은 대칭 관계를 가질 수 있다. 즉, 제1픽셀(P1)과 제4픽셀(P4)은 대각선(사선) 대칭할 수 있다. 그리고 제N스캔라인(SCAN N)에 위치하는 제2픽셀(P2)과 제N+1스캔라인(SCAN N+1)에 위치하는 제3픽셀(P4)은 대칭 관계를 가질 수 있다. 즉, 제2픽셀(P2)과 제3픽셀(P3)은 대각선(사선) 대칭할 수 있다.

본 발명에 따르면 표시패널은 제1 내지 제4픽셀(P1 ~ P4)과 같이 좌상우하 그리고 좌하우상 대칭 관계를 갖는 4 픽셀 패턴(4 PXL Pattern) 형태로 반복 배치된 픽셀 구조를 가질 수 있다. 표시패널이 이와 같은 픽셀 배치 구조를 가지면, 데이터전압이 거의 유사한 형태로 충전되기 때문에 홀수 및 짝수 스캔라인(Odd-Even line) 간의 휘도 편차가 유발되는 문제를 저지할 수 있고 또한 제조 공정 상의 이점을 가질 수 있다.

도 23에 도시된 바와 같이, 본 발명에 따르면 스위치 회로부 사용에 의해 동일한 크기의 표시패널(150)을 구현하더라도 데이터 구동부의 사용 개수를 절감할 수 있다. 예를 들면, 도 23(a)와 같이 종래 3개의 데이터 구동부(140a ~ 140c)가 필요하던 것을 도 23(b)와 같이 2개의 데이터 구동부(140a, 140b)로 절감할 수 있다.

도 24에 도시된 바와 같이, 본 발명에 따르면 스위치 회로부 사용에 의한 구동 마진을 가지므로 표시패널의 보상 동작 시 센싱 시간(Sensing time)을 증가시킬 수 있고 그 결과 표시패널의 표시품질을 균일화할 수 있다. 예를 들면, 구동 트랜지스터의 문턱전압(Vth 변동) 센싱을 위해 게이트전극의 전압(DT_g) 등을 센싱하는 시간을 축소할 수 있음은 물론 센싱 정확도를 향상할 수 있어 표시품질을 균일화할 수 있다.

이상 본 발명은 스위치 회로부(멀티플렉서) 사용 시 좌/우 및 상/하 픽셀 간의 충전 레벨 편차가 유발되지 않도록 하여 표시패널의 표시품질을 균일화할 수 있는 효과가 있다. 또한, 본 발명은 인접하는 데이터라인들 간의 전압 편차 유발을 저지하면서 표시패널의 보상 동작 시 센싱 시간(Sensing time)을 증가시킬 수 있는 구동 마진을 기반으로 센싱 정확도를 향상함과 더불어 표시품질을 균일화할 수 있는 효과가 있다. 또한, 본 발명은 스위치 회로부(멀티플렉서) 사용 시 데이터전압의 충전시간 증대로 수직 해상도를 확장할 수 있는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

140: 데이터 구동부 150: 표시패널
155: 스위치 회로부 TO1 ~ TO6: 제1트랜지스터 그룹
TE1 ~ TE6: 제2트랜지스터 그룹
OLS: 홀수라인 먹스신호 ELS: 짝수라인 먹스신호
Mux1: 제1먹스신호 Mux2: 제2먹스신호
Mux3: 제3먹스신호 Mux4: 제4먹스신호
Mux5: 제5먹스신호 Mux6: 제6먹스신호
CHn: 데이터 구동부의 제1출력채널
CHn+1: 데이터 구동부의 제2출력채널

Claims (10)

1. 제N스캔라인 상에 위치하고 두 개의 데이터라인을 사이에 두고 좌측과 우측에 배치된 서브 픽셀들을 갖는 제1서브 픽셀 그룹 그리고 제N+1스캔라인 상에 위치하고 상기 두 개의 데이터라인과 인접하는 또 다른 두 개의 데이터라인을 사이에 두고 좌측과 우측에 배치된 서브 픽셀들을 갖는 제2서브 픽셀 그룹을 포함하는 표시패널;
   상기 표시패널에 위치하고 1 입력 N(N은 4 이상 정수) 출력하기 위한 제1트랜지스터 그룹과 제2트랜지스터 그룹을 포함하는 스위치 회로부; 및
   상기 스위치 회로부에 연결된 데이터 구동부를 포함하고,
   상기 제1서브 픽셀 그룹은 상기 제1트랜지스터 그룹에 포함된 트랜지스터들의 턴온 동작에 의해 상기 데이터 구동부의 적어도 두 개의 출력채널로부터 출력된 제1 및 제2데이터전압을 전달받고, 상기 제2서브 픽셀 그룹은 상기 제2트랜지스터 그룹에 포함된 트랜지스터들의 턴온 동작에 의해 상기 데이터 구동부의 상기 적어도 두 개의 출력채널로부터 출력된 상기 제1 및 상기 제2데이터전압을 전달받는 표시장치.
2. 제1항에 있어서,
   상기 제1서브 픽셀 그룹은 제1시간 동안 상기 제1 및 상기 제2데이터전압을 동시에 충전하고,
   상기 제2서브 픽셀 그룹은 상기 제1시간 이후인 제2시간 동안 상기 제1 및 상기2데이터전압을 동시에 충전하는 표시장치.
3. 제1항에 있어서,
   상기 제1트랜지스터 그룹은 홀수 번째 데이터라인들에 연결되고,
   상기 제2트랜지스터 그룹은 짝수 번째 데이터라인들에 연결되는 표시장치.
4. 제3항에 있어서,
   상기 제1트랜지스터 그룹은
   상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제1데이터라인에 전달하는 제1오드 트랜지스터와,
   상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제3데이터라인에 전달하는 제1이븐 트랜지스터와,
   상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제5데이터라인에 전달하는 제3오드 트랜지스터와,
   상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제7데이터라인에 전달하는 제3이븐 트랜지스터와,
   상기 데이터 구동부의 제1출력채널을 통해 출력된 상기 제1데이터전압을 제9데이터라인에 전달하는 제5오드 트랜지스터와,
   상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제11데이터라인에 전달하는 제5이븐 트랜지스터를 포함하는 표시장치.
5. 제4항에 있어서,
   상기 제2트랜지스터 그룹은
   상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제2데이터라인에 전달하는 제2오드 트랜지스터와,
   상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제4데이터라인에 전달하는 제2이븐 트랜지스터와,
   상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제6데이터라인에 전달하는 제4오드 트랜지스터와,
   상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제8데이터라인에 전달하는 제4이븐 트랜지스터와,
   상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제10데이터라인에 전달하는 제6오드 트랜지스터와,
   상기 데이터 구동부의 제2출력채널을 통해 출력된 상기 제2데이터전압을 제12데이터라인에 전달하는 제6이븐 트랜지스터를 포함하는 표시장치.
6. 제5항에 있어서,
   상기 제1서브 픽셀 그룹은
   상기 제1데이터라인, 상기 제2데이터라인, 상기 제5데이터라인, 상기 제6데이터라인, 상기 제9데이터라인 및 상기 제10데이터라인에 연결된 서브 픽셀들을 포함하는 표시장치.
7. 제6항에 있어서,
   상기 제2서브 픽셀 그룹은
   상기 제3데이터라인, 상기 제4데이터라인, 상기 제7데이터라인, 상기 제8데이터라인, 상기 제11데이터라인 및 상기 제12데이터라인에 연결된 서브 픽셀들을 포함하는 표시장치.
8. 제7항에 있어서,
   상기 표시패널은
   상기 제1서브 픽셀 그룹에 포함된 서브 픽셀들과 상기 제1데이터라인, 상기 제2데이터라인, 상기 제5데이터라인, 상기 제6데이터라인, 상기 제9데이터라인 및 상기 제10데이터라인 간의 연결을 위한 홀수 라인의 콘택홀을 갖는 홀수 라인의 콘택홀 그룹과,
   상기 제2서브 픽셀 그룹에 포함된 서브 픽셀들과 상기 제3데이터라인, 상기 제4데이터라인, 상기 제7데이터라인, 상기 제8데이터라인, 상기 제11데이터라인 및 상기 제12데이터라인 간의 연결을 위한 짝수 라인의 콘택홀을 갖는 짝수 라인의 콘택홀 그룹을 포함하고,
   상기 홀수 라인의 콘택홀과 상기 짝수 라인의 콘택홀의 위치는 스캔라인마다 좌우로 교번하는 표시장치.
9. 제1항에 있어서,
   상기 두 개의 데이터라인을 사이에 두고 좌측과 우측에 배치된 서브 픽셀들은 좌우 대칭 관계를 갖는 표시장치.
10. 제1항에 있어서,
    상기 제1트랜지스터 그룹에 포함된 트랜지스터들과 상기 제2트랜지스터 그룹에 포함된 트랜지스터들은 P타입인 표시장치.

Images