KR20210084955A - 데이터 입출력 회로를 포함하는 메모리 장치 - Google Patents

데이터 입출력 회로를 포함하는 메모리 장치 Download PDF

Info

Publication number
KR20210084955A
KR20210084955A KR1020190177503A KR20190177503A KR20210084955A KR 20210084955 A KR20210084955 A KR 20210084955A KR 1020190177503 A KR1020190177503 A KR 1020190177503A KR 20190177503 A KR20190177503 A KR 20190177503A KR 20210084955 A KR20210084955 A KR 20210084955A
Authority
KR
South Korea
Prior art keywords
voltage
data input
output
bulk
units
Prior art date
Application number
KR1020190177503A
Other languages
English (en)
Other versions
KR102696754B1 (ko
Inventor
고인성
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190177503A priority Critical patent/KR102696754B1/ko
Priority to US16/893,978 priority patent/US11062760B1/en
Priority to CN202010620197.4A priority patent/CN113129947A/zh
Priority to US17/341,720 priority patent/US11532350B2/en
Publication of KR20210084955A publication Critical patent/KR20210084955A/ko
Priority to KR1020240019021A priority patent/KR20240026158A/ko
Application granted granted Critical
Publication of KR102696754B1 publication Critical patent/KR102696754B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 기술은 메모리 장치에 관한 것으로서, 벌크 단자에 공급되는 벌크 전압에 따라 정해진 문턱 전압을 갖는 트랜지스터를 포함하는 다수의 데이터 입출력부, 상기 다수의 데이터 입출력부에 독립적으로 상기 벌크 전압을 공급하고, 제어 신호에 따라 상기 벌크 전압의 레벨을 가변시키는 다수의 전압 공급부, 및 데이터 입출력 모드에 따라 상기 다수의 데이터 입출력부 중 선택된 데이터 입출력부의 벌크 전압의 레벨이 가변되도록 상기 제어신호를 생성하는 제어부를 제공한다.

Description

데이터 입출력 회로를 포함하는 메모리 장치{MEMORY DEVICE INCLUDING DATA INPUT/OUTPUT CIRCUIT}
본 발명은 메모리 장치에 관한 것으로서, 더욱 상세하게는 데이터 입출력 모드에 따라 데이터 입출력 회로의 전압을 제어하는 메모리 장치에 관한 것이다.
반도체 메모리 장치가 점점 고집적화 되면서도 고속 동작에 대한 요구가 증가함에 따라, 반도체 메모리 장치의 데이터 전송 속도를 높이기 위한 다양한 방법들이 연구되고 있다. 예를 들면, 클럭 신호에 동기화되는 DRAM과 같은 반도체 메모리 장치에서, 한 번의 리드 명령 또는 라이트 명령에 응답해 일련의 데이터를 연속적으로 입출력할 수 있다. 반도에 메모리 장치는 모드 레지스터 셋(mode register set)에 버스트 랭스(bust length), 등을 설정하고, 한 번의 리드 명령 또는 라이트 명령에 따라 설정된 버스트 랭스 만큼 연속된 데이터를 입출력할 수 있다.
반도체 메모리 장치는 멀티 비트 단위로 데이터를 입출력하면서, 복수의 데이터 입출력 회로를 선택적으로 이용할 수 있다. 즉, 반도체 메모리 장치에 입출력되는 데이터 폭에 따라 복수의 데이터 입출력 회로가 선택적으로 이용될 수 있다. 반도체 메모리 장치의 입출력 데이터 폭은 사용자에 의해 설정될 수 있는 옵션으로, 데이터 입출력 모드, 등으로 스펙(specification)에 의해 정의되어 있다.
예를 들어, 16개의 입출력 패드(pad)를 구비하는 반도체 메모리 장치에 있어서, 데이터 입출력 모드가 X16 모드로 설정되는 경우 16개의 입출력 패드를 통해 데이터 입출력 동작이 수행될 수 있다. 데이터 입출력 모드가 X8 모드로 설정되는 경우 16개의 입출력 패드 중 8개의 데이터 입출력 패드를 통해 데이터 입출력 동작을 수행하며, 데이터 입출력 모드가 X4 모드로 설정되는 경우 16개의 입출력 패드 중 4 개의 데이터 입출력 패드를 통해 데이터 입출력 동작이 수행될 수 있다.
반도체 메모리 장치는 특정 데이터 입출력 모드만을 지원하기 보다는 모든 데이터 입출력 모드를 만족하도록 설계될 수 있다. 그리고, 반도체 메모리 장치가 특정 입출력 모드에서 동작하도록 옵션 처리, 등이 이뤄질 수 있다. 이때, 데이터 입출력 모드에 따라 사용되지 않는 회로의 불필요한 동작으로 인한 전류 소모를 방지하는 것이 요구된다.
본 발명은 데이터 입출력 모드에 따라 데이터 입출력 회로 각각에 대해 독립적으로 벌크 전압을 공급 및 제어해서, 데이터 입출력 모드에 따라 사용하지 않는 데이터 입출력 회로로 인한 전류 소모를 줄일 수 있는 메모리 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 메모리 장치는, 벌크 단자에 공급되는 벌크 전압에 따라 정해진 문턱 전압을 갖는 트랜지스터를 포함하는 다수의 데이터 입출력부; 상기 다수의 데이터 입출력부에 독립적으로 상기 벌크 전압을 공급하고, 제어 신호에 따라 상기 벌크 전압의 레벨을 가변시키는 다수의 전압 공급부; 및 데이터 입출력 모드에 따라 상기 다수의 데이터 입출력부 중 선택된 데이터 입출력부의 벌크 전압의 레벨이 가변되도록 상기 제어신호를 생성하는 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는, 전원 전압 단자와 접지 전압 단자 사이에 연결되는 트랜지스터를 포함하는 다수의 데이터 입출력부; 및 데이터 입출력 모드에 따라 상기 다수의 데이터 입출력부 중 선택된 데이터 입출력부의 벌크 전압을 전원 전압보다 높은 승압 전압 레벨 또는 접지 전압보다 낮은 백바이어스 전압 레벨로 구동하는 다수의 전압 구동부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는, 라이트 데이터 및 리드 데이터를 수신 및 송신하는 제1 내지 제4 데이터 입출력부; 및 상기 제1 내지 제4 데이터 입출력부의 벌크 전압을 독립적으로 공급하고, 데이터 입출력 모드에 따라 상기 제 1 내지 제4 데이터 입출력부 중 선택된 데이터 입출력부의 벌크 전압을 가변시키는 제1 내지 제4 전압 공급부를 포함할 수 있다.
본 기술은 메모리 장치의 데이터 입출력 경로를 구분해서, 각각의 데이터 입출력 경로 별로 대응하는 회로들의 벌크 전압을 독립적으로 공급할 수 있다. 메모리 장치의 데이터 입출력 모드에 따라 선택된 데이터 입출력 경로에 대응하는 회로들의 벌크 전압을 조절할 수 있다. 따라서, 다양한 데이터 입출력 모드를 갖는 메모리 장치에 있어, 데이터 입출력 경로를 선택적으로 사용할 수 있고, 사용하지 않는 데이터 입출력 경로 상의 회로들을 비활성화해서 전류 소모를 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 도면.
도 2A 및 도 2B는 도 1의 데이터 입출력 유닛에 포함된 트랜지스터를 나타내는 도면.
도 3은 본 발명의 일 실시예에 따른 도 1의 전압 공급부를 나타내는 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치(100)를 나타내는 도면이다. 메모리 장치(100)에 포함되는 구성들 중에 데이터를 입출력하는 회로들이 배치되는 영역이 도 1에 도시되어 있다.
본 발명의 실시예에 따라, 메모리 장치(100)는 멀티 비트 단위로 데이터를 입출력할 수 있다. 예를 들어, 데이터 입출력 모드(X4, X8, 및 X16)에 따라, 메모리 장치(110)는 4비트, 8비트, 및 16비트 단위로 데이터를 입출력할 수 있다.
도 1을 참조하면, 데이터 입출력 모드(X4, X8, 및 X16)를 모두 만족할 수 있도록, 메모리 장치(100)는 16개의 데이터 입출력 경로를 구비하고, 각각에 대응하는 데이터 입출력 유닛(DQ0 내지 DQ15)을 포함할 수 있다. 물론, 데이터 입출력 유닛(DQ0 내지 DQ15)의 개수는 메모리 장치(100)가 동작하는 데이터 입출력 모드에 따라 달라질 수 있다.
데이터 입출력 모드(X4, X8, 및 X16)에 따라 메모리 장치(100)가 데이터를 입출력하기 위해서, 데이터 입출력 유닛(DQ0 내지 DQ15)은 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140)로 구분될 수 있다. 메모리 장치(100)는 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140)에 대응하는 제1 내지 제4 전압 공급부(150, 160, 170, 및 180) 및 제어부(190)를 더 포함할 수 있다.
데이터 입출력 모드(X4, X8, 및 X16)에 따라, 제어부(190)는 제어 신호(CON)를 생성할 수 있다. 제어부(190)는 데이터 입출력 모드(X4, X8, 및 X16)에 따라 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140) 중 선택된 데이터 입출력부의 벌크 전압(VBK)이 가변되도록 제어 신호(CON)를 생성할 수 있다. 제어 신호(CON)는 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140)에 대응하여 멀티 비트를 포함할 수 있다. 데이터 입출력 모드(X4, X8, 및 X16)에 따라, 메모리 장치(100)는 멀티 비트 중 선택된 데이터 입출력부에 대응하는 비트를 활성화할 수 있다.
제어부(190)는 모드 신호(MODE)에 응답해 제어 신호(CON)를 생성할 수 있다. 모드 신호(MODE)는 메모리 장치(100)에 입출력되는 데이터의 폭을 나타낼 수 있다. 모드 신호(MODE)는 퓨즈 컷팅 또는 패드 본딩(bonding)을 통해서 활성화될 수 있다.
제1 내지 제4 전압 공급부(150, 160, 170, 및 180)는 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140)의 벌크 전압(VBK)을 독립적으로 공급할 수 있다. 제어 신호(CON)에 응답해, 제1 내지 제4 전압 공급부(150, 160, 170, 및 180)는 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140)의 벌크 전압(VBK)을 가변시킬 수 있다. 데이터 입출력 모드에 모드(X4, X8, 및 X16)에 따라, 제1 내지 제4 전압 공급부(150, 160, 170, 및 180)는 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140) 중 선택된 데이터 입출력부의 벌크 전압(VBK)을 가변시킬 수 있다.
메모리 장치(100)가 최소폭의 데이터 입출력 모드(X4)에서 동작하는 경우, 제1 데이터 입출력부(110)가 라이트 데이터 및 리드 데이터를 입출력할 수 있다. 따라서, 제2 내지 제4 데이터 입출력부(120, 130, 및 140)는 대기 상태에 있을 수 있다. 이때, 모드 신호(MODE)에 응답해, 제어부(190)는 제2 내지 제4 데이터 입출력부(120, 130, 및 140)에 대응하는 제어 신호(CON)의 비트를 활성화할 수 있다. 제어 신호(CON)의 활성화된 비트에 따라, 제2 내지 제4 전압 공급부(160, 170, 및 180)가 제2 내지 제4 데이터 입출력부(120, 130, 및 140)의 벌크 전압(VBK)을 가변시켜 전력 소비를 줄일 수 있다.
메모리 장치(100)가 중간폭의 데이터 입출력 모드(X8)에서 동작하는 경우, 제1 및 제2 데이터 입출력부(110 및 120)가 라이트 데이터 및 리드 데이터를 입출력할 수 있다. 따라서, 제3 및 제4 데이터 입출력부(130 및 140)는 대기 상태에 있을 수 있다. 이때, 모드 신호(MODE)에 응답해, 제어부(190)는 제3 및 제4 데이터 입출력부(130 및 140)에 대응하는 제어 신호(CON)의 비트를 활성화할 수 있다. 제어 신호(CON)의 활성화된 비트에 따라, 제3 및 제4 전압 공급부(170 및 180)가 제3 및 제4 데이터 입출력부(130 및 140)의 벌크 전압(VBK)을 가변시켜 전력 소비를 줄일 수 있다.
마지막으로, 메모리 장치(100)가 최대폭의 데이터 입출력 모드(X16)에서 동작하는 경우, 제1 내지 제4 데이터 입출력부(110, 120, 130 및 140)가 라이트 데이터 및 리드 데이터를 입출력할 수 있다. 따라서, 제어부(190)는 제어 신호(CON)의 모든 비트를 비활성화하고, 제1 내지 제4 전압 공급부(150, 160, 170 및 180)는 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140)의 벌크 전압(VBK)을 가변 없이 공급할 수 있다.
도 1에서, 데이터 입출력 유닛(DQ0 내지 DQ15)은 메모리 장치(100)의 데이터 입출력 경로 상에 구비되는 내부 회로들을 포함할 수 있다. 데이터 입출력 유닛(DQ0 내지 DQ15)은 입출력 데이터를 수신 및 송신하는 데이터 입출력 버퍼, 데이터 입출력 버퍼에 의해 수신 및 송신되는 데이터를 래치하는 데이터 래치, 및 래치된 데이터를 내부 코어 영역으로 전송하는 데이터 드라이버, 등을 포함할 수 있다.
또한, 데이터 입출력 유닛(DQ0 내지 DQ15)은 전원 전압 단자와 접지 전압 단자 사이에 연결되는 다수의 트랜지스터에 의해 구현될 수 있다. 다수의 트랜지스터는 게이트 단자를 통해 인가되는 전원 전압에 의해 동작하고, 벌크 단자를 통해 인가되는 벌크 전압에 따라 문턱 전압이 달라질 수 있다.
도 2A 및 도 2B는 도 1의 데이터 입출력 유닛(DQ0 내지 DQ15)에 포함된 트랜지스터를 나타낸 도면이다. 데이터 입출력 유닛(DQ0 내지 DQ15)은 NMOS 트랜지스터 및 PMOS 트랜지스터를 포함할 수 있고, 각각 도 2A 및 도 2B에 도시되어 있다.
우선 도 2A를 참조하면, 입출력 유닛(DQ0 내지 DQ15)에 포함된 NMOS 트랜지스터(210)는 드레인 단자와 소스 단자에 각각 전원 전압(VDD) 및 접지 전압(VSS)이 인가될 수 있다. 또한, NMOS 트랜지스터(210)의 벌크 단자에는 접지 전압(VSS)이 인가되고, 게이트 단자에 인가되는 전원 전압(VDD) 및 접지 전압(VSS)에 의해 NMOS 트랜지스터(210)가 동작할 수 있다.
본 발명의 실시예에 따르면, 데이터 입출력 모드(X4, X8, 및 X16)에 따라 데이터 입출력 유닛(DQ0 내지 DQ15)의 벌크 전압(VBK)의 레벨이 가변될 수 있다. 즉, 데이터 입출력 유닛(DQ0 내지 DQ15)에 포함된 NMOS 트랜지스터(210)의 벌크 전압 단자에 접지 전압(VSS) 대신 접지 전압(VSS)보다 낮은 백바이어스 전압(VBB)이 인가될 수 있다. NMOS 트랜지스터(210)는 벌크 전압(VBK)에 따라서 문턱 전압이 가변될 수 있다.
예를 들어, 전원 전압(VDD) 레벨이 1.2V 일 때, 백바이어스 전압(VBB) 레벨은 -0.8/V 일 수 있다. NMOS 트랜지스터(210)의 벌크 전압(VBK)이 더 낮아지면서 NMOS 트랜지스터(210)의 문턱 전압은 더 높아질 수 있다. 따라서, 데이터 입출력 유닛(DQ0 내지 DQ15)이 대기 상태일 때, 데이터 입출력 유닛(DQ0 내지 DQ15)에 포함되는 NMOS 트랜지스터(210)의 문턱 전압을 높여, 게이트 오프 누설 전류를 감소시키고 대기 전류가 흐르는 것을 방지할 수 있다.
도 2B를 참조하면, 입출력 유닛(DQ0 내지 DQ15)에 포함된 PMOS 트랜지스터(220)는 드레인 단자와 소스 단자에 각각 접지 전압(VSS) 및 전원 전압(VDD)이 인가될 수 있다. 또한, PMOS 트랜지스터(220)의 벌크 단자에는 전원 전압(VDD)이 인가되고, 게이트 단자에 인가되는 전원 전압(VDD) 및 접지 전압(VSS)에 의해 PMOS 트랜지스터(220)가 동작할 수 있다.
본 발명의 실시예에 따르면, 데이터 입출력 모드(X4, X8, 및 X16)에 따라 데이터 입출력 유닛(DQ0 내지 DQ15)의 벌크 전압(VBK)의 레벨이 가변될 수 있다. 즉, 데이터 입출력 유닛(DQ0 내지 DQ15)에 포함된 PMOS 트랜지스터(220)의 벌크 전압 단자에 전원 전압(VDD) 대신 전원 전압(VDD)보다 높은 승압 전압(VPP)이 인가될 수 있다. PMOS 트랜지스터(220)는 벌크 전압(VBK)에 따라서 문턱 전압이 가변될 수 있다.
예를 들어, 전원 전압(VDD) 레벨이 1.2V 일 때, 승압 전압(VPP) 레벨은 1.8V 일 수 있다. PMOS 트랜지스터(220)의 벌크 전압(VBK)이 더 높아지면서, PMOS 트랜지스터(220)의 문턱 전압은 더 높아질 수 있다. 따라서, 데이터 입출력 유닛(DQ0 내지 DQ15)이 대기 상태일 때, 데이터 입출력 유닛(DQ0 내지 DQ15)에 포함되는 PMOS 트랜지스터(220)의 문턱 전압을 높여, 게이트 오프 누설 전류를 감소시키고 대기 전류가 흐르는 것을 방지할 수 있다.
도 1, 도 2A, 및 도 2B를 바탕으로 본 발명의 실시예에 따른 메모리 장치(100)의 동작을 설명하면, 최소폭의 데이터 입출력 모드(X4) 시 메모리 장치(100)는 제1 데이터 입출력부(110)에 대응하는 데이터 입출력 패드를 통해 라이트 데이터 및 리드 데이터를 입출력할 수 있다. 이때, 메모리 장치(100)는 대기 상태에 있는 제2 내지 제4 데이터 입출력부(120, 130, 및 140)의 벌크 전압(VBK)을 가변시킬 수 있다. 즉, 메모리 장치(100)는 제2 내지 제4 데이터 입출력부(120, 130, 및 140)에 대응하는 데이터 경로 상의 입출력 버퍼, 데이터 래치, 및 데이터 드라이버, 등의 벌크 전압(VBK)을 모두 가변시킬 수 있다. 따라서, 제2 내지 제4 데이터 입출력부(120, 130, 및 140)에 대응하는 데이터 경로 상에 포함되는 트랜지스터들의 문턱 전압을 높여 대기 전류가 흐르는 것을 방지할 수 있다.
중간폭의 데이터 입출력 모드(X8)에서 동작하는 경우, 메모리 장치(100)는 제1 및 제2 데이터 입출력부(110 및 120)에 대응하는 데이터 입출력 패드를 통해 라이트 데이터 및 리드 데이터를 입출력할 수 있다. 이때, 메모리 장치(100)는 대기 상태에 있는 제3 및 제4 데이터 입출력부(130 및 140)의 벌크 전압(VBK)을 가변시킬 수 있다. 즉, 메모리 장치(100)는 제3 및 제4 데이터 입출력부(130 및 140)에 대응하는 데이터 경로 상의 입출력 버퍼, 데이터 래치, 및 데이터 드라이버, 등의 벌크 전압(VBK)을 모두 가변시킬 수 있다. 따라서, 제3 및 제4 데이터 입출력부(130 및 140)에 대응하는 데이터 경로 상에 포함되는 트랜지스터들의 문턱 전압을 높여 대기 전류가 흐르는 것을 방지할 수 있다.
반면, 최대폭의 데이터 입출력 모드(X16)에서 동작하는 경우, 메모리 장치(100)는 제1 내지 제4 데이터 입출력부(110, 120, 130 및 140)에 대응하는 데이터 입출력 패드를 통해 라이트 데이터 및 리드 데이터를 입출력할 수 있다. 따라서, 메모리 장치(100)는 제1 내지 제4 데이터 입출력부(110, 120, 130, 및 140)에 대응하는 데이터 경로 상의 입출력 버퍼, 데이터 래치, 및 데이터 드라이버, 등을 벌크 전압(VBK) 가변없이 동작시킬 수 있다.
도 3은 본 발명의 실시예에 따른 도 1의 전압 공급부(150 내지 180)를 나타내는 도면이다.
도 3은 제1 데이터 입출력부(110)에 포함되는 NMOS 트랜지스터의 벌크 전압(VBK)을 공급하는 제1 전압 공급부(150)를 일례로 도시하고 있다. 제1 전압 공급부(150)는 레벨 디텍터(310), 오실레이터(320), 차지 펌프(330), 및 전압 구동 유닛(340)을 포함할 수 있다.
레벨 디텍터(310)는 벌크 전압(VBK)을 기준 전압(VREF)과 비교해서 인에이블 신호(OSCEN)를 출력할 수 있다. 이때, 기준 전압(VREF)은 접지 전압(VSS) 레벨일 수 있다. 예를 들어, 벌크 전압(VBK)이 기준 전압(VREF) 미만일 경우 레벨 디텍터(330)는 인에이블 신호(OSCEN)를 활성화할 수 있다. 오실레이터(310)는 인에이블 신호(OSCEN)에 따라 동작하여 발진 신호(OSC)를 생성할 수 있다. 차지 펌프(320)는 발진 신호(OSC)에 따라 벌크 전압(VBK)을 펌핑할 수 있다. 따라서, 제1 전압 공급부(150)는 기준 전압(VREF) 레벨의 벌크 전압(VBK)을 생성해서 제1 데이터 입출력부(110)에 공급할 수 있다.
전압 구동 유닛(340)은 제어 신호(CON)에 따라 벌크 전압(VBK)을 백바이어스 전압(VBB) 레벨로 구동할 수 있다. 전압 구동 유닛(340)은 벌크 전압(VBK) 단자와 백바이어스 전압(VBB) 단자 사이에 연결된 트랜지스터(TR)를 포함할 수 있다. 제어 신호(CON)의 대응하는 비트가 활성화되면, 전압 구동 유닛(340)은 벌크 전압(VBK) 단자와 백바이어스 전압(VBB) 단자를 연결할 수 있다.
비록, 도 3에 도시되지는 않았지만, 제1 전압 공급부(150)는 제1 데이터 입출력부(110)에 포함되는 PMOS 트랜지스터에 대응하여 벌크 전압(VBK)을 공급할 수 있다. PMOS 트랜지스터의 벌크 전압(VBK)을 공급할 경우, 기준 전압(VREF)은 전원 전압(VDD) 레벨이고, 제1 전압 공급부(150)는 벌크 전압(VBK)을 전원 전압(VDD) 레벨로 생성할 수 있다. 그리고, 제어 신호(CON)의 대응하는 비트가 활성화되면, 전압 구동 유닛(340)는 벌크 전압(VBK)을 승압 전압(VPP) 레벨로 구동할 수 있다.
따라서, 본 발명의 실시예에 따르면 메모리 장치의 데이터 입출력 경로 별로 독립적으로 벌크 전압을 공급하며, 데이터 입출력 모드에 따라 대기 상태인 데이터 입출력 경로에 대해서는 벌크 전압을 추가로 구동할 수 있다. 이를 통해, 대기 상태인 데이터 입출력 경로 상에 구비되는 트랜지스터의 문턱 전압을 조절해서, 대기 전류 및 누설 전류의 발생을 방지하고 메모리 장치의 성능을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (19)

  1. 벌크 단자에 공급되는 벌크 전압에 따라 정해진 문턱 전압을 갖는 트랜지스터를 포함하는 다수의 데이터 입출력부;
    상기 다수의 데이터 입출력부에 독립적으로 상기 벌크 전압을 공급하고, 제어 신호에 따라 상기 벌크 전압의 레벨을 가변시키는 다수의 전압 공급부; 및
    데이터 입출력 모드에 따라 상기 다수의 데이터 입출력부 중 선택된 데이터 입출력부의 벌크 전압의 레벨이 가변되도록 상기 제어신호를 생성하는 제어부를 포함하는 메모리 장치.
  2. 제1항에 있어서
    상기 트랜지스터는 전원 전압 단자와 접지 전압 단자 사이에 연결되어 게이트 단자를 통해 전원 전압이 인가되는 NMOS 트랜지스터를 포함하고, 다수의 전압 공급부는 상기 벌크 전압을 접지 전압 레벨로 공급하는 메모리 장치.
  3. 제2항에 있어서
    상기 제어 신호에 응답해서, 상기 다수의 전압 공급부는 상기 다수의 데이터 입출력 유닛 중 선택된 데이터 입출력 유닛의 벌크 전압을 상기 접지 전압 레벨보다 낮은 백바이어스 전압 레벨로 가변시키는 메모리 장치.
  4. 제1항에 있어서
    상기 트랜지스터는 전원 전압 단자와 접지 전압 단자 사이에 연결되어 게이트 단자를 통해 전원 전압이 인가되는 PMOS 트랜지스터를 포함하고, 다수의 전압 공급부는 상기 벌크 전압을 전원 전압 레벨로 공급하는 메모리 장치.
  5. 제4항에 있어서
    상기 제어 신호에 응답해서, 상기 다수의 전압 공급부는 상기 다수의 데이터 입출력 유닛 중 선택된 데이터 입출력 유닛의 벌크 전압을 상기 전원 전압 레벨보다 높은 승압 전압 레벨로 가변시키는 메모리 장치.
  6. 제1항에 있어서
    상기 다수의 전압 공급부 각각은
    상기 벌크 전압을 기준 전압과 비교해서 인에이블 신호를 출력하는 레벨 디텍터;
    상기 인에이블 신호에 따라 동작해서 발진 신호를 생성하는 오실레이터;
    상기 발진 신호에 응답해 상기 벌크 전압을 펌핑하는 차지 펌프; 및
    상기 제어 신호에 응답해 상기 벌크 전압을 추가로 구동하는 전압 구동 유닛을 포함하는 메모리 장치.
  7. 제1항에 있어서
    상기 제어 신호는 상기 다수의 데이터 입출력부에 대응하여 멀티 비트를 포함하고, 상기 데이터 입출력 모드에 따라 상기 제어부는 상기 멀티 비트 중 상기 선택된 데이터 입출력부에 대응하는 비트를 활성화하는 메모리 장치.
  8. 제1항에 있어서
    상기 메모리 장치에 입출력되는 데이터의 폭을 나타내는 모드 신호에 응답해, 상기 제어부는 상기 제어 신호를 생성하는 메모리 장치.
  9. 제8항에 있어서
    상기 모드 신호는 퓨즈 컷팅 및 패드 본딩에 의해 활성화되는 신호를 포함하는 메모리 장치.
  10. 전원 전압 단자와 접지 전압 단자 사이에 연결되는 트랜지스터를 포함하는 다수의 데이터 입출력부; 및
    데이터 입출력 모드에 따라 상기 다수의 데이터 입출력부 중 선택된 데이터 입출력부의 벌크 전압을 전원 전압보다 높은 승압 전압 레벨 또는 접지 전압보다 낮은 백바이어스 전압 레벨로 구동하는 다수의 전압 구동부를 포함하는
    메모리 장치.
  11. 제10항에 있어서
    상기 메모리 장치는 상기 다수의 데이터 입출력부에 독립적으로 상기 벌크 전압을 공급하는 다수의 전압 공급부를 더 포함하고,
    상기 다수의 전압 공급부 각각은
    상기 벌크 전압을 기준 전압과 비교해서 인에이블 신호를 출력하는 레벨 디텍터;
    상기 인에이블 신호에 따라 동작해서 발진 신호를 생성하는 오실레이터; 및
    상기 발진 신호에 응답해 상기 벌크 전압을 펌핑하는 차지 펌프를 포함하는 메모리 장치.
  12. 제11항에 있어서
    상기 다수의 전압 공급부가 상기 다수의 데이터 입출력부에 상기 벌크 전압을 상기 접지 전압 레벨로 공급할 때, 상기 다수의 전압 구동부는 상기 다수의 데이터 입출력 부 중 선택된 데이터 입출력부의 벌크 전압을 상기 백바이어스 전압 레벨로 구동하는 메모리 장치.
  13. 제11항에 있어서
    상기 다수의 전압 공급부가 상기 다수의 데이터 입출력부에 상기 벌크 전압을 상기 전원 전압 레벨로 공급할 때, 상기 다수의 전압 구동부는 상기 다수의 데이터 입출력 부 중 선택된 데이터 입출력부의 벌크 전압을 상기 승압 전압 레벨로 구동하는 메모리 장치.
  14. 제10항에 있어서
    상기 다수의 전압 구동부는 각각은 제어 신호에 응답해 벌크 전압 단자를 승압 전압 단자 또는 백바이어스 전압 단자에 연결하는 트랜지스터를 포함하는 메모리 장치.
  15. 제14항에 있어서
    상기 제어 신호는 상기 메모리 장치에 입출력되는 데이터의 폭에 따라 활성화되는 멀티 비트를 포함하는 메모리 장치.
  16. 라이트 데이터 및 리드 데이터를 수신 및 송신하는 제1 내지 제4 데이터 입출력부; 및
    상기 제1 내지 제4 데이터 입출력부의 벌크 전압을 독립적으로 공급하고, 데이터 입출력 모드에 따라 상기 제 1 내지 제4 데이터 입출력부 중 선택된 데이터 입출력부의 벌크 전압을 가변시키는 제1 내지 제4 전압 공급부를 포함하는 메모리 장치.
  17. 제16항에 있어서
    최소폭의 데이터 입출력 모드 시, 상기 제1 데이터 입출력부가 상기 라이트 데이터 및 리드 데이터를 수신 및 송신하고, 상기 제2 내지 제4 전압 공급부가 상기 제2 내지 제4 데이터 입출력부의 벌크 전압을 가변시켜 공급하는 메모리 장치.
  18. 제16항에 있어서
    최대폭의 데이터 입출력 모드 시, 상기 제1 내지 제4 데이터 입출력부가 상기 라이트 데이터 및 리드 데이터를 수신 및 송신하고, 상기 제1 내지 제4 전압 공급부가 상기 제1 내지 제4 데이터 입출력부의 벌크 전압을 가변 없이 공급하는 메모리 장치.
  19. 제16항에 있어서
    상기 데이터 입출력 모드는 상기 메모리 장치에 입출력되는 데이터의 폭에 따라 결정되는 메모리 장치.
KR1020190177503A 2019-12-30 2019-12-30 데이터 입출력 회로를 포함하는 메모리 장치 KR102696754B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190177503A KR102696754B1 (ko) 2019-12-30 2019-12-30 데이터 입출력 회로를 포함하는 메모리 장치
US16/893,978 US11062760B1 (en) 2019-12-30 2020-06-05 Memory device including data input/output circuit
CN202010620197.4A CN113129947A (zh) 2019-12-30 2020-07-01 包括数据输入/输出电路的存储器件
US17/341,720 US11532350B2 (en) 2019-12-30 2021-06-08 Memory device including data input/output circuit
KR1020240019021A KR20240026158A (ko) 2019-12-30 2024-02-07 데이터 입출력 회로를 포함하는 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190177503A KR102696754B1 (ko) 2019-12-30 2019-12-30 데이터 입출력 회로를 포함하는 메모리 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240019021A Division KR20240026158A (ko) 2019-12-30 2024-02-07 데이터 입출력 회로를 포함하는 메모리 장치

Publications (2)

Publication Number Publication Date
KR20210084955A true KR20210084955A (ko) 2021-07-08
KR102696754B1 KR102696754B1 (ko) 2024-08-21

Family

ID=76546568

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190177503A KR102696754B1 (ko) 2019-12-30 2019-12-30 데이터 입출력 회로를 포함하는 메모리 장치
KR1020240019021A KR20240026158A (ko) 2019-12-30 2024-02-07 데이터 입출력 회로를 포함하는 메모리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240019021A KR20240026158A (ko) 2019-12-30 2024-02-07 데이터 입출력 회로를 포함하는 메모리 장치

Country Status (3)

Country Link
US (2) US11062760B1 (ko)
KR (2) KR102696754B1 (ko)
CN (1) CN113129947A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434052B1 (en) * 1997-12-31 2002-08-13 Samsung Electronics Co., Ltd. Nonvolatile memory devices having alternative programming
US6518826B2 (en) * 2001-06-28 2003-02-11 Intel Corporation Method and apparatus for dynamic leakage control
US7598794B1 (en) * 2006-09-28 2009-10-06 Cypress Semiconductor Corporation Well bias architecture for integrated circuit device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031224A (ko) 2001-10-12 2003-04-21 현대자동차주식회사 자동 장력 조절 장치
KR100543915B1 (ko) 2003-05-16 2006-01-23 주식회사 하이닉스반도체 메모리소자의 데이터 입력장치
US7355437B2 (en) * 2006-03-06 2008-04-08 Altera Corporation Latch-up prevention circuitry for integrated circuits with transistor body biasing
US7330049B2 (en) * 2006-03-06 2008-02-12 Altera Corporation Adjustable transistor body bias generation circuitry with latch-up prevention
US7495471B2 (en) * 2006-03-06 2009-02-24 Altera Corporation Adjustable transistor body bias circuitry
KR101218604B1 (ko) 2006-12-08 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20180128600A (ko) * 2017-05-24 2018-12-04 에스케이하이닉스 주식회사 출력 구동 회로
US11101799B2 (en) * 2017-05-24 2021-08-24 SK Hynix Inc. Voltage driving circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434052B1 (en) * 1997-12-31 2002-08-13 Samsung Electronics Co., Ltd. Nonvolatile memory devices having alternative programming
US6518826B2 (en) * 2001-06-28 2003-02-11 Intel Corporation Method and apparatus for dynamic leakage control
US7598794B1 (en) * 2006-09-28 2009-10-06 Cypress Semiconductor Corporation Well bias architecture for integrated circuit device

Also Published As

Publication number Publication date
US11062760B1 (en) 2021-07-13
US20210201983A1 (en) 2021-07-01
US20210295897A1 (en) 2021-09-23
KR102696754B1 (ko) 2024-08-21
CN113129947A (zh) 2021-07-16
KR20240026158A (ko) 2024-02-27
US11532350B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
US6954103B2 (en) Semiconductor device having internal voltage generated stably
US6492850B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit
JP4392740B2 (ja) 半導体記憶回路
KR100456595B1 (ko) 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
US7336108B2 (en) Semiconductor integrated circuit with stepped-up voltage pump circuit
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
JP3761202B2 (ja) 半導体メモリ装置のバックバイアス電圧発生回路
KR20100085427A (ko) 반도체 메모리 장치의 내부전압 발생회로
KR100623616B1 (ko) 반도체메모리소자
JPH09106675A (ja) 昇圧回路を備えた半導体メモリ装置
KR20150001945A (ko) 반도체 장치
US9142282B2 (en) Power supply scheme for small swing data line and method of operating the same
KR102696754B1 (ko) 데이터 입출력 회로를 포함하는 메모리 장치
JP2023043865A (ja) 複数のバイアス電圧に基づいて出力電圧を生成する出力ドライビング回路、及び、その動作方法
KR100733474B1 (ko) 내부전원 공급장치
US7554871B2 (en) Semiconductor memory apparatus
JP4895867B2 (ja) 内部電圧発生回路
US9142283B2 (en) Circuit for small swing data line and method of operating the same
US8242835B2 (en) Semiconductor integrated circuit
KR100265609B1 (ko) 주기변환형 고전압 발생장치
KR100312478B1 (ko) 고전압 발생기
KR100861192B1 (ko) 외부전원전압에 따른 순차적 제어가 가능한 내부전원전압발생장치
KR20080099623A (ko) 반도체 집적 회로
KR20060033650A (ko) 내부전압 발생회로
KR20140028600A (ko) 전압 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right