KR20210083846A - Display device and method for controlling display device - Google Patents

Display device and method for controlling display device Download PDF

Info

Publication number
KR20210083846A
KR20210083846A KR1020190176536A KR20190176536A KR20210083846A KR 20210083846 A KR20210083846 A KR 20210083846A KR 1020190176536 A KR1020190176536 A KR 1020190176536A KR 20190176536 A KR20190176536 A KR 20190176536A KR 20210083846 A KR20210083846 A KR 20210083846A
Authority
KR
South Korea
Prior art keywords
value
pixel
unit block
stress
current value
Prior art date
Application number
KR1020190176536A
Other languages
Korean (ko)
Other versions
KR102657413B1 (en
Inventor
박종철
강이슬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190176536A priority Critical patent/KR102657413B1/en
Publication of KR20210083846A publication Critical patent/KR20210083846A/en
Application granted granted Critical
Publication of KR102657413B1 publication Critical patent/KR102657413B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/029Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0693Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a display device and a display device control method for display panel deterioration mitigation. The method includes: a step of acquiring the current value of each pixel in each unit block based on input image data; a step of acquiring the representative current value of each unit block based on the current value of each pixel in each unit block; a step of calculating the stress value of each unit block based on the representative current value and the current value of each pixel; a step of determining the compensation gain value of each pixel based on the stress value; and a step of performing compensation on the input image data based on the compensation gain value of each pixel.

Description

표시 장치 및 표시 장치의 제어 방법{DISPLAY DEVICE AND METHOD FOR CONTROLLING DISPLAY DEVICE}DISPLAY DEVICE AND METHOD FOR CONTROLLING DISPLAY DEVICE

본 명세서는 표시 장치 및 표시 장치의 제어 방법에 관한 것으로, 보다 상세하게는 표시 패널의 열화를 완화할 수 있는 표시 장치 및 표시 장치의 제어 방법에 관한 것이다.The present specification relates to a display device and a control method of the display device, and more particularly, to a display device capable of reducing deterioration of a display panel and a control method of the display device.

표시 장치의 대표적인 예로는 액정 표시 장치(Liquid Crystal Display device: LCD), 플라즈마 표시 장치(Plasma Display Panel device: PDP), 전계 방출 표시 장치(Field Emission Display device: FED), 전기 발광 표시 장치(Electro Luminescence Display device: ELD), 전기 습윤 표시 장치(Electro-Wetting Display device: EWD) 및 유기 발광 표시 장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.Representative examples of the display device include a liquid crystal display device (LCD), a plasma display panel device (PDP), a field emission display device (FED), and an electroluminescence display device (Electro Luminescence). display device: ELD), electro-wetting display device (EWD), organic light emitting display device (OLED), and the like.

이 중에서 유기 발광 표시 장치는 자발광 소자인 유기 발광 소자를 이용하여 영상을 표시한다. 따라서 유기 발광 표시 장치는 다른 표시 장치에 비해서 얇은 두께를 가지며 시야각이 넓고 반응 속도가 빠르다는 장점을 갖는다. 그러나 유기 발광 소자를 포함하는 픽셀의 열화로 인하여 표시 패널이 열화되면 정상적인 영상 표시가 어려워져 유기 발광 표시 장치의 수명이 단축된다.Among them, an organic light emitting display displays an image using an organic light emitting device that is a self-luminous device. Accordingly, the organic light emitting diode display has an advantage in that it has a smaller thickness than other display devices, a wide viewing angle, and a fast response speed. However, when the display panel deteriorates due to deterioration of pixels including the organic light emitting diode, normal image display becomes difficult, and the lifespan of the organic light emitting diode display is shortened.

유기 발광 표시 장치의 표시 패널에 포함되는 픽셀은 픽셀에 가해지는 전류 스트레스가 높을수록 빠르게 열화된다. 각 픽셀에 인가되는 전류의 크기가 클수록, 그리고 픽셀에 전류가 인가되는 시간이 길수록 각 픽셀에 가해지는 스트레스가 증가한다.The pixels included in the display panel of the organic light emitting diode display deteriorate rapidly as the current stress applied to the pixels increases. The greater the magnitude of the current applied to each pixel and the longer the current is applied to the pixel, the greater the stress applied to each pixel.

본 명세서의 목적은 입력 영상의 분석을 통해서 입력 영상 데이터를 보상하여 표시 패널의 각 픽셀에 가해지는 전류 스트레스를 줄임으로써 표시 패널의 열화를 완화시킬 수 있는 표시 장치 및 표시 장치의 제어 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present specification is to provide a display device and a control method of the display device capable of reducing deterioration of the display panel by compensating input image data through analysis of the input image and reducing current stress applied to each pixel of the display panel. will be.

또한 본 명세서의 목적은 표시 패널의 각 픽셀에 가해지는 전류 스트레스를 줄이기 위한 입력 영상의 분석 성능을 높이는 동시에 입력 영상의 분석에 필요한 메모리의 크기를 줄일 수 있는 표시 장치 및 표시 장치의 제어 방법을 제공하는 것이다.Another object of the present specification is to provide a display device and a control method of the display device capable of increasing the analysis performance of an input image for reducing current stress applied to each pixel of a display panel and reducing the size of a memory required for analysis of the input image will do

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention not mentioned may be understood by the following description, and will be more clearly understood by the examples of the present invention. Moreover, it will be readily apparent that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

본 명세서의 일 실시예에 따른 표시 장치는 입력 영상 데이터를 기초로 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 획득한다. 본 명세서에서 단위 블록은 하나 이상의 픽셀을 포함한다. 한편, 입력 영상 데이터는 각 픽셀의 계조를 나타내는 값이며, 각 픽셀의 계조는 각 픽셀의 휘도와 대응된다. 따라서 본 명세서의 일 실시예에서는 각 픽셀의 계조 값과 대응되는 휘도 값이 획득되고, 획득된 휘도 값에 대응되는 각 픽셀의 전류 값이 획득된다.A display device according to an exemplary embodiment of the present specification obtains a current value of each pixel included in each unit block based on input image data. In the present specification, a unit block includes one or more pixels. Meanwhile, the input image data is a value representing the gray level of each pixel, and the gray level of each pixel corresponds to the luminance of each pixel. Accordingly, in the exemplary embodiment of the present specification, a luminance value corresponding to the grayscale value of each pixel is obtained, and a current value of each pixel corresponding to the obtained luminance value is obtained.

다음으로, 본 명세서의 일 실시예에 따른 표시 장치는 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 대표 전류 값을 획득한다. 본 명세서의 일 실시예에 따른 표시 장치는 각 단위 블록의 대표 전류 값을 획득하기 위하여 각각의 단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램을 생성하고, 히스토그램을 이용하여 각 단위 블록의 대표 전류 값을 결정한다.Next, the display device according to an exemplary embodiment of the present specification obtains a representative current value of each unit block based on a current value of each pixel included in each unit block. A display device according to an embodiment of the present specification generates a histogram for a current value of each pixel included in each unit block to obtain a representative current value of each unit block, and uses the histogram to represent a representative of each unit block. Determine the current value.

다음으로, 본 명세서의 일 실시예에 따른 표시 장치는 상기 대표 전류 값 및 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 스트레스 값을 산출한다. 본 명세서의 일 실시예에 따른 표시 장치는 미리 정해진 크기를 갖는 스트레스 검출 마스크를 각각의 단위 블록에 적용하여 스트레스 픽셀 및 스트레스 블록을 검출하고, 검출 결과에 기초하여 각 단위 블록의 스트레스 값을 산출한다.Next, the display device according to the exemplary embodiment of the present specification calculates the stress value of each unit block based on the representative current value and the current value of each pixel. A display device according to an embodiment of the present specification applies a stress detection mask having a predetermined size to each unit block to detect a stress pixel and a stress block, and calculates a stress value of each unit block based on the detection result .

다음으로, 본 명세서의 일 실시예에 따른 표시 장치는 각 단위 블록의 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정한다. 본 명세서의 일 실시예에서, 표시 장치는 각각의 단위 블록의 스트레스 값을 블록 게인 값으로 변환하고, 각각의 단위 블록의 블록 게인 값을 각각의 단위 블록에 속한 픽셀의 보상 게인 값으로 결정한다. 또한 본 명세서의 일 실시예에서, 표시 장치는 미리 정해진 보간 마스크를 스트레스 블록에 적용하여 각각의 단위 블록의 블록 게인 값을 보간할 수 있다. 또한 본 명세서의 일 실시예에서, 표시 장치는 인접하는 단위 블록 상에 픽셀 보간 영역을 설정하고, 각 픽셀의 위치 및 상기 인접하는 단위 블록 각각의 블록 게인 값을 기초로 상기 픽셀 보간 영역에 속하는 각 픽셀의 보상 게인 값을 보간할 수 있다.Next, the display device according to an exemplary embodiment of the present specification determines a compensation gain value of each pixel based on the stress value of each unit block. In an exemplary embodiment of the present specification, the display device converts the stress value of each unit block into a block gain value, and determines the block gain value of each unit block as a compensation gain value of a pixel included in each unit block. Also, according to an embodiment of the present specification, the display device may interpolate a block gain value of each unit block by applying a predetermined interpolation mask to the stress block. Also, in an exemplary embodiment of the present specification, the display device sets a pixel interpolation region on an adjacent unit block, and each pixel belonging to the pixel interpolation region based on a position of each pixel and a block gain value of each of the adjacent unit blocks The compensation gain value of the pixel may be interpolated.

다음으로, 본 명세서의 일 실시예에 따른 표시 장치는 각 픽셀의 보상 게인 값을 기초로 상기 입력 영상 데이터를 보상한다. 이에 따라서 보상된 입력 영상 데이터에 기초한 영상이 표시 패널을 통해 표시되므로, 표시 패널의 열화가 완화될 수 있다.Next, the display device according to an exemplary embodiment of the present specification compensates the input image data based on a compensation gain value of each pixel. Accordingly, since an image based on the compensated input image data is displayed through the display panel, deterioration of the display panel may be alleviated.

또한 본 명세서의 일 실시예에 따른 표시 장치의 제어 방법은, 입력 영상 데이터를 기초로 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 획득하는 단계, 상기 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 대표 전류 값을 획득하는 단계, 상기 대표 전류 값 및 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 스트레스 값을 산출하는 단계, 상기 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 단계 및 상기 각 픽셀의 보상 게인 값을 기초로 상기 입력 영상 데이터를 보상하는 단계를 포함한다.In addition, the method of controlling a display device according to an embodiment of the present specification includes: acquiring a current value of each pixel included in each unit block based on input image data; obtaining a representative current value of each unit block based on a current value; calculating a stress value of each unit block based on the representative current value and a current value of each pixel; based on the stress value determining a compensation gain value of each pixel and compensating the input image data based on the compensation gain value of each pixel.

본 명세서의 일 실시예에 따른 표시 장치 및 표시 장치의 제어 방법에 의하면, 입력 영상의 분석을 통해서 입력 영상 데이터를 보상하여 표시 패널의 각 픽셀에 가해지는 전류 스트레스를 줄임으로써 표시 패널의 열화를 완화시킬 수 있는 장점이 있다.According to the display device and the control method of the display device according to the exemplary embodiment of the present specification, deterioration of the display panel is alleviated by compensating for input image data through analysis of the input image and reducing current stress applied to each pixel of the display panel. There are advantages to doing it.

또한 본 명세서의 일 실시예에 따른 표시 장치 및 표시 장치의 제어 방법에 의하면, 표시 패널의 각 픽셀에 가해지는 전류 스트레스를 줄이기 위한 입력 영상의 분석 성능을 높이는 동시에 입력 영상의 분석에 필요한 메모리의 크기를 줄일 수 있는 장점이 있다.In addition, according to the display device and the control method of the display device according to the exemplary embodiment of the present specification, the analysis performance of the input image for reducing the current stress applied to each pixel of the display panel is increased, and the size of the memory required for the analysis of the input image is increased. has the advantage of reducing

도 1은 본 명세서의 일 실시예에 따른 표시 장치의 구성을 나타낸다.
도 2는 본 명세서의 일 실시예에 따른 타이밍 컨트롤러의 구성을 나타낸다.
도 3은 본 명세서의 일 실시예에서 설정되는 단위 블록의 예시를 나타낸다.
도 4는 본 명세서의 일 실시예에서 생성되는 각 픽셀 별 전류 값의 히스토그램을 나타낸다.
도 5는 본 명세서의 일 실시예에서 스트레스 검출 마스크를 이용하여 각 단위 블록의 스트레스 값을 산출하는 방법을 설명하기 위한 도면이다.
도 6은 본 명세서의 다른 실시예에서 스트레스 검출 마스크를 이용하여 각 단위 블록의 스트레스 값을 산출하는 방법을 설명하기 위한 도면이다.
도 7은 본 명세서의 일 실시예에서 각 단위 블록의 스트레스 값과 블록 게인 값의 관계를 나타내는 그래프이다.
도 8은 본 명세서의 일 실시예에서 각 단위 블록의 블록 게인 값을 보간할 때 사용되는 보간 마스크의 예시를 나타낸다.
도 9는 본 명세서의 일 실시예에서 각 단위 블록에 설정된 블록 게인 값을 나타낸다.
도 10은 본 명세서의 일 실시예에서 각 단위 블록에 설정된 블록 게인 값과 보간 기준 값의 차이 값을 나타낸다.
도 11은 본 명세서의 일 실시예에서 보간 마스크를 사용하여 보간된 각 단위 블록의 블록 게인 값과 보간 기준 값의 차이 값을 나타낸다.
도 12는 본 명세서의 일 실시예에서 보간 마스크를 사용하여 보간된 각 단위 블록의 블록 게인 값을 나타낸다.
도 13은 본 명세서의 일 실시예에서 인접하는 단위 블록 상에 설정되는 픽셀 보간 영역을 나타낸다.
도 14는 본 명세서의 일 실시예에서 픽셀 보간 영역에 포함되는 픽셀의 보상 게인 값을 보간하는 방법을 설명하기 위한 도면이다.
도 15는 본 명세서의 일 실시예에 따른 표시 장치의 제어 방법을 나타내는 흐름도이다.
1 illustrates a configuration of a display device according to an exemplary embodiment of the present specification.
2 illustrates a configuration of a timing controller according to an embodiment of the present specification.
3 shows an example of a unit block set in an embodiment of the present specification.
4 shows a histogram of a current value for each pixel generated according to an embodiment of the present specification.
5 is a diagram for explaining a method of calculating a stress value of each unit block using a stress detection mask according to an embodiment of the present specification.
6 is a diagram for explaining a method of calculating a stress value of each unit block using a stress detection mask according to another embodiment of the present specification.
7 is a graph illustrating a relationship between a stress value of each unit block and a block gain value according to an embodiment of the present specification.
8 shows an example of an interpolation mask used when interpolating a block gain value of each unit block in an embodiment of the present specification.
9 shows a block gain value set in each unit block in an embodiment of the present specification.
10 illustrates a difference value between a block gain value set in each unit block and an interpolation reference value according to an embodiment of the present specification.
11 illustrates a difference value between a block gain value of each unit block interpolated using an interpolation mask and an interpolation reference value according to an embodiment of the present specification.
12 illustrates block gain values of each unit block interpolated using an interpolation mask according to an embodiment of the present specification.
13 illustrates a pixel interpolation area set on an adjacent unit block according to an embodiment of the present specification.
14 is a diagram for explaining a method of interpolating a compensation gain value of a pixel included in a pixel interpolation region according to an embodiment of the present specification.
15 is a flowchart illustrating a method of controlling a display device according to an exemplary embodiment of the present specification.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present specification and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments allow the disclosure of the present specification to be complete, and common knowledge in the technical field to which this specification belongs It is provided to fully inform the possessor of the scope of the invention, and this specification is only defined by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 다수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present specification are illustrative and the present specification is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in the description of the present specification, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present specification, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, unless otherwise explicitly stated, the case where the component is included in the singular is included.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present specification.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시될 수도 있고 서로 연관되어 함께 실시될 수도 있다.Each of the features of the various embodiments of the present specification may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be implemented independently of each other or may be implemented in conjunction with each other. may be

도 1은 본 명세서의 일 실시예에 따른 표시 장치의 구성을 나타낸다.1 illustrates a configuration of a display device according to an exemplary embodiment of the present specification.

도 1을 참조하면, 본 명세서의 일 실시예에 따른 표시 장치(1)는 표시 패널(10) 및 패널 구동부(12)를 포함한다.Referring to FIG. 1 , a display device 1 according to an exemplary embodiment of the present specification includes a display panel 10 and a panel driver 12 .

표시 패널(10)은 패널 구동부(12)로부터 공급되는 데이터 전압(Vdata)에 기초하여 각 픽셀(P)의 유기 발광 소자(OLED)를 발광시킨다. 각 픽셀(P)로부터 방출되는 빛에 의해서 데이터 전압(Vdata)에 대응되는 영상이 표시 패널(10)에 표시된다.The display panel 10 emits light from the organic light emitting diode OLED of each pixel P based on the data voltage Vdata supplied from the panel driver 12 . An image corresponding to the data voltage Vdata is displayed on the display panel 10 by the light emitted from each pixel P.

표시 패널(10)은 서로 교차하여 픽셀 영역을 정의하는 n(단, n은 자연수)개의 데이터 라인(DL)과 m(단, m은 자연수)개의 게이트 라인(GL)을 포함한다. 또한 표시 패널(10)은 n개의 데이터 라인(DL)에 나란하게 형성되어 각 픽셀(P)에 접속되는 복수의 구동 전압 라인(PL1) 및 각 픽셀(P)에 접속되는 캐소드 전압 라인(PL2)을 포함한다.The display panel 10 includes n (where n is a natural number) data lines DL and m (where m is a natural number) gate lines GL that cross each other to define a pixel area. In addition, the display panel 10 is formed in parallel with the n data lines DL and includes a plurality of driving voltage lines PL1 connected to each pixel P and a cathode voltage line PL2 connected to each pixel P. includes

n개의 데이터 라인(DL) 및 m개의 게이트 라인(GL) 각각은 일정한 간격을 가지면서 서로 교차한다. m개의 게이트 라인(GL) 각각은 표시 패널(10)의 m개의 수평 라인을 형성한다.Each of the n data lines DL and the m gate lines GL crosses each other with a constant interval. Each of the m gate lines GL forms m horizontal lines of the display panel 10 .

복수의 구동 전압 라인(PL1)은 n개의 데이터 라인(DL) 각각에 인접하도록 나란하게 형성되어 전원 공급부(미도시)로부터 구동 전압(ELVDD)을 공급받는다. 캐소드 전압 라인(PL2)에는 구동 전압(ELVDD)보다 낮은 저전위 전압 레벨 또는 접지(또는 그라운드) 전압 레벨의 캐소드 전압(ELVSS)이 공급된다.The plurality of driving voltage lines PL1 are formed to be adjacent to each of the n data lines DL in parallel to receive the driving voltage ELVDD from a power supply unit (not shown). A cathode voltage ELVSS of a low potential voltage level lower than the driving voltage ELVDD or a ground (or ground) voltage level is supplied to the cathode voltage line PL2 .

복수의 픽셀(P) 각각은 접속되어 있는 게이트 라인(GL)으로부터 공급되는 게이트 신호(GS)에 응답하여, 접속되어 있는 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)에 대응되는 휘도를 갖는 빛을 방출한다. 복수의 픽셀(P) 각각은 적색, 녹색, 청색 및 백색 중 어느 하나로 이루어질 수 있다. 본 명세서의 일 실시예에서, 하나의 컬러 영상을 표시하는 단위 픽셀은 인접한 적색 픽셀, 녹색 픽셀, 및 청색 픽셀로 이루어지거나, 인접한 적색 픽셀, 녹색 픽셀, 청색 픽셀, 및 백색 픽셀로 이루어질 수 있다.Each of the plurality of pixels P has a luminance corresponding to the data voltage Vdata supplied from the connected data line DL in response to the gate signal GS supplied from the connected gate line GL. emit light Each of the plurality of pixels P may be formed of any one of red, green, blue, and white. In an exemplary embodiment of the present specification, a unit pixel displaying one color image may include adjacent red pixels, green pixels, and blue pixels, or may include adjacent red pixels, green pixels, blue pixels, and white pixels.

복수의 픽셀(P) 각각은 유기 발광 소자(OLED), 및 픽셀 회로(PC)를 포함한다.Each of the plurality of pixels P includes an organic light emitting diode OLED and a pixel circuit PC.

유기 발광 소자(OLED)는 픽셀 회로(PC)와 캐소드 전압 라인(PL2) 사이에 접속되어 픽셀 회로(PC)로부터 공급되는 데이터 전류에 비례하여 발광한다. 유기 발광 소자(OLED)는 픽셀 회로(PC)에 접속된 애노드 전극(또는 픽셀 전극), 캐소드 전압 라인(PL2)에 접속된 캐소드 전극(또는 반사 전극) 및 애노드 전극과 캐소드 전극 사이에 형성된 유기층을 포함한다. 여기서, 유기층은 정공 수송층/유기 발광층/전자 수송층의 구조 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층의 구조를 가질 수 있다. 또한 유기층에는 유기 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층이 추가로 형성될 수 있다.The organic light emitting diode OLED is connected between the pixel circuit PC and the cathode voltage line PL2 and emits light in proportion to the data current supplied from the pixel circuit PC. The organic light emitting diode OLED includes an anode electrode (or pixel electrode) connected to the pixel circuit PC, a cathode electrode (or reflective electrode) connected to the cathode voltage line PL2, and an organic layer formed between the anode electrode and the cathode electrode. include Here, the organic layer may have a structure of a hole transport layer/organic emission layer/electron transport layer or a structure of a hole injection layer/hole transport layer/organic emission layer/electron transport layer/electron injection layer. In addition, a functional layer for improving luminous efficiency and/or lifespan of the organic light emitting layer may be additionally formed on the organic layer.

픽셀 회로(PC)는 패널 구동부(12)로부터 게이트 라인(GL)에 공급되는 게이트 신호(GS)에 응답하여 패널 구동부(12)로부터 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 기반으로 해당하는 구동 전압 라인(PL1)으로부터 유기 발광 소자(OLED)에 흐르는 전류를 제어한다. 이를 위해, 픽셀 회로(PC)는 데이터 전압(Vdata)을 기반으로 구동 전압 라인(PL1)으로부터 유기 발광 소자(OLED)에 흐르는 전류를 제어하는 구동 트랜지스터(미도시), 구동 트랜지스터의 게이트 전극에 데이터 전압(Vdata)을 공급하는 스위칭 트랜지스터(미도시) 및 구동 트랜지스터의 게이트 전극과 소스 전극 사이에 접속되어 구동 트랜지스터의 게이트-소스 전압을 한 프레임 동안 유지시키는 스토리지 커패시터(미도시)를 포함한다.The pixel circuit PC is based on the data voltage Vdata supplied from the panel driver 12 to the data line DL in response to the gate signal GS supplied from the panel driver 12 to the gate line GL. A current flowing from the corresponding driving voltage line PL1 to the organic light emitting diode OLED is controlled. To this end, the pixel circuit PC controls a current flowing from the driving voltage line PL1 to the organic light emitting diode OLED based on the data voltage Vdata. A driving transistor (not shown) controls the data to the gate electrode of the driving transistor. and a switching transistor (not shown) supplying the voltage Vdata and a storage capacitor (not shown) connected between the gate electrode and the source electrode of the driving transistor to maintain the gate-source voltage of the driving transistor for one frame.

본 명세서의 일 실시예에서, 픽셀 회로(PC)는 2개의 트랜지스터 및 하나의 커패시터로 구성되는 것에 한정되지 않고, 구동 트랜지스터의 문턱 전압/이동도 변화를 픽셀(P) 내부에서 보상하기 위한 내부 보상 구조 또는 구동 트랜지스터의 문턱 전압/이동도 변화를 센싱(sensing)하여 데이터 보정을 통해 표시 패널(10)의 외부에서 보상하기 위한 외부 보상 구조에 대응되는 보상 회로를 더 포함할 수 있다.In the exemplary embodiment of the present specification, the pixel circuit PC is not limited to being composed of two transistors and one capacitor, and internal compensation for compensating a change in threshold voltage/mobility of the driving transistor inside the pixel P A compensation circuit corresponding to an external compensation structure for sensing a change in the structure or threshold voltage/mobility of the driving transistor and compensating the display panel 10 from the outside through data correction may be further included.

패널 구동부(12)는 타이밍 컨트롤러(102), 데이터 구동부(104), 게이트 구동부(106)를 포함한다.The panel driver 12 includes a timing controller 102 , a data driver 104 , and a gate driver 106 .

타이밍 컨트롤러(102)는 호스트 시스템(2)으로부터 출력되는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 메인 클럭 등을 포함하는 타이밍 동기 신호(TSS) 및 입력 영상 데이터(Idata)를 입력받는다.The timing controller 102 receives a timing synchronization signal TSS and input image data Idata including a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, and a main clock output from the host system 2 .

타이밍 컨트롤러(102)는 입력 영상 데이터(Idata)를 분석하여 각 픽셀에 흐르는 전류의 크기를 조절하기 위한 보상 게인 값을 생성한다. 타이밍 컨트롤러(102)는 생성된 보상 게인 값을 메모리(108)에 저장할 수 있다.The timing controller 102 analyzes the input image data Idata and generates a compensation gain value for adjusting the amount of current flowing through each pixel. The timing controller 102 may store the generated compensation gain value in the memory 108 .

타이밍 컨트롤러(102)는 보상 게인 값을 이용하여 입력 영상 데이터(Idata)를 변조하고, 변조된 입력 영상 데이터(Mdata)를 데이터 구동부(104)에 전송한다.The timing controller 102 modulates the input image data Idata using the compensation gain value, and transmits the modulated input image data Mdata to the data driver 104 .

또한 타이밍 컨트롤러(102)는 타이밍 동기 신호(TSS)를 이용하여 게이트 구동부(106)를 제어하기 위한 게이트 제어 신호(GCS)와 데이터 구동부(104)를 제어하기 위한 데이터 제어 신호(DCS)를 각각 생성한다.Also, the timing controller 102 generates a gate control signal GCS for controlling the gate driver 106 and a data control signal DCS for controlling the data driver 104 using the timing synchronization signal TSS, respectively. do.

데이터 구동부(104)는 타이밍 컨트롤러(102)로부터 공급되는 데이터 제어 신호(DCS)와 변조된 입력 영상 데이터(Mdata)를 입력받는다. 또한 데이터 구동부(104)는 기준 감마 전압 생성부(미도시)로부터 각기 다른 복수의 기준 감마 전압을 입력받는다. 데이터 구동부(104)는 1 수평 라인 단위로 입력되는 변조된 입력 영상 데이터(Mdata)를 데이터 제어 신호(DCS)에 기초하여 샘플링하고, 복수의 기준 감마 전압을 기초로 샘플링된 데이터를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 각 픽셀(P)의 데이터 라인(DL)에 공급한다.The data driver 104 receives the data control signal DCS supplied from the timing controller 102 and the modulated input image data Mdata. Also, the data driver 104 receives a plurality of different reference gamma voltages from a reference gamma voltage generator (not shown). The data driver 104 samples the modulated input image data Mdata input in units of one horizontal line based on the data control signal DCS, and converts the sampled data based on a plurality of reference gamma voltages to analog data. It is converted into a voltage Vdata and supplied to the data line DL of each pixel P.

게이트 구동부(106)는 타이밍 컨트롤러(102)로부터 공급되는 게이트 제어 신호(GCS)에 응답하여 데이터 어드레싱을 위한 게이트 신호(GS)를 생성하여 m개의 게이트 라인(GL)에 순차적으로 공급한다. 게이트 구동부(106)는 게이트 제어 신호(GCS)에 기초하여 게이트 신호(GS)를 순차적으로 출력하는 쉬프트 레지스터를 포함한다.The gate driver 106 generates a gate signal GS for data addressing in response to the gate control signal GCS supplied from the timing controller 102 and sequentially supplies the generated gate signal GS to the m gate lines GL. The gate driver 106 includes a shift register that sequentially outputs the gate signal GS based on the gate control signal GCS.

도 2는 본 명세서의 일 실시예에 따른 타이밍 컨트롤러의 구성을 나타낸다.2 illustrates a configuration of a timing controller according to an embodiment of the present specification.

도 2를 참조하면, 본 명세서의 일 실시예에 따른 타이밍 컨트롤러(102)는 제어 신호 생성부(210), 전류 값 산출부(202), 보상 게인 값 산출부(204), 보상부(206)를 포함한다.Referring to FIG. 2 , the timing controller 102 according to an embodiment of the present specification includes a control signal generating unit 210 , a current value calculating unit 202 , a compensation gain value calculating unit 204 , and a compensating unit 206 . includes

제어 신호 생성부(210)는 호스트 시스템(2)으로부터 출력되는 타이밍 동기 신호(TSS)를 입력받는다. 본 명세서의 일 실시예에서, 타이밍 동기 신호(TSS)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 메인 클럭을 포함한다.The control signal generator 210 receives the timing synchronization signal TSS output from the host system 2 . In one embodiment of the present specification, the timing synchronization signal TSS includes a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, and a main clock.

제어 신호 생성부(210)는 타이밍 동기 신호(TSS)를 기초로 데이터 구동부(104)의 구동을 제어하기 위한 데이터 제어 신호(DCS) 및 게이트 구동부(106)의 구동을 제어하기 위한 게이트 제어 신호(GCS)를 생성한다.The control signal generator 210 includes a data control signal DCS for controlling driving of the data driver 104 and a gate control signal for controlling driving of the gate driver 106 based on the timing synchronization signal TSS. GCS) is created.

전류 값 산출부(202)는 입력 영상 데이터(Idata)에 기초하여 각 픽셀의 계조 값을 획득한다. 전류 값 산출부(202)는 각 픽셀의 계조 값과 대응되는 휘도 값을 획득하고, 휘도 값에 대응되는 전류 값을 획득한다.The current value calculator 202 obtains a grayscale value of each pixel based on the input image data Idata. The current value calculator 202 obtains a luminance value corresponding to the grayscale value of each pixel, and obtains a current value corresponding to the luminance value.

본 명세서의 실시예에서, 입력 영상은 하나 이상의 픽셀을 포함하는 단위 블록으로 분할된다. 예를 들어 입력 영상은 64×64, 즉 가로 64개 및 세로 64개의 픽셀을 포함하는 다수의 단위 블록으로 분할될 수 있다. 본 명세서의 실시예에서 단위 블록의 크기, 즉 단위 블록에 포함되는 픽셀의 개수 및 단위 블록의 개수는 입력 영상의 해상도, 타이밍 컨트롤러(102)의 입력 영상 분석 성능, 타이밍 컨트롤러(102)의 입력 영상 분석에 요구되는 메모리(108)의 크기에 따라서 다르게 설정될 수 있다.In the embodiment of the present specification, an input image is divided into unit blocks including one or more pixels. For example, the input image may be divided into a plurality of unit blocks including 64×64 pixels, that is, 64 horizontal and 64 vertical pixels. In the embodiment of the present specification, the size of the unit block, that is, the number of pixels and the number of unit blocks included in the unit block, is determined by the resolution of the input image, the input image analysis performance of the timing controller 102 , and the input image of the timing controller 102 . It may be set differently according to the size of the memory 108 required for analysis.

전류 값 산출부(202)는 각각의 단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램을 생성한다. 전류 값 산출부(202)는 생성된 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 대응되는 전류 값을 단위 블록의 대표 전류 값으로 결정한다.The current value calculator 202 generates a histogram of the current value of each pixel included in each unit block. The current value calculator 202 determines, as a representative current value of a unit block, a current value corresponding to a frequency matching a predetermined reference ratio value among all frequencies of the generated histogram.

보상 게인 값 산출부(204)는 각 단위 블록의 대표 전류 값 및 각 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 각 단위 블록의 스트레스 값을 산출한다.The compensation gain value calculator 204 calculates a stress value of each unit block based on a representative current value of each unit block and a current value of each pixel included in each unit block.

본 명세서의 일 실시예에서, 보상 게인 값 산출부(204)는 각 단위 블록의 스트레스 값을 산출하기 위하여 단위 블록을 구성하는 각각의 픽셀 별로 미리 정해진 크기를 갖는 스트레스 검출 마스크를 적용한다. 보상 게인 값 산출부(204)는 스트레스 검출 마스크에 포함되는 각각의 픽셀의 전류 값과 단위 블록의 대표 전류 값을 비교하고, 스트레스 검출 마스크에 포함되는 각각의 픽셀의 전류 값과 각각의 픽셀이 속하는 단위 블록의 대표 전류 값을 비교하여 스트레스 픽셀을 검출한다. 그리고 나서, 보상 게인 값 산출부(204)는 단위 블록의 대표 전류 값, 스트레스 픽셀의 개수, 스트레스 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 대응되는 전류 값에 기초하여 단위 블록의 스트레스 값을 산출한다.In one embodiment of the present specification, the compensation gain value calculator 204 applies a stress detection mask having a predetermined size to each pixel constituting the unit block in order to calculate the stress value of each unit block. The compensation gain value calculating unit 204 compares the current value of each pixel included in the stress detection mask with the representative current value of the unit block, and the current value of each pixel included in the stress detection mask and each pixel belongs to. A stress pixel is detected by comparing the representative current values of the unit blocks. Then, the compensation gain value calculating unit 204 sets the frequency corresponding to the predetermined reference ratio value among the total frequencies of the histogram for the representative current value of the unit block, the number of stress pixels, and the current value of each pixel included in the stress block. The stress value of the unit block is calculated based on the current value corresponding to .

본 명세서의 일 실시예에서, 단위 블록에 포함되는 스트레스 픽셀의 개수가 미리 정해진 기준 값보다 크면 해당 단위 블록은 스트레스 블록으로 지정된다.In one embodiment of the present specification, if the number of stress pixels included in the unit block is greater than a predetermined reference value, the unit block is designated as a stress block.

보상 게인 값 산출부(204)는 각각의 단위 블록의 스트레스 값을 블록 게인 값으로 변환하고, 각각의 단위 블록의 블록 게인 값을 각각의 단위 블록에 속한 픽셀의 보상 게인 값으로 결정한다. 보상 게인 값 산출부(204)는 스트레스 값 및 스트레스 값에 대응되는 블록 게인 값이 기록된 테이블을 참조하여 각각의 단위 블록의 스트레스 값을 블록 게인 값으로 변환할 수 있다.The compensation gain value calculator 204 converts the stress value of each unit block into a block gain value, and determines the block gain value of each unit block as a compensation gain value of a pixel belonging to each unit block. The compensation gain value calculator 204 may convert the stress value of each unit block into a block gain value by referring to the stress value and the table in which the block gain value corresponding to the stress value is recorded.

본 명세서의 일 실시예에서, 보상 게인 값 산출부(204)는 미리 정해진 보간 마스크를 스트레스 블록에 적용하여 각각의 단위 블록의 블록 게인 값을 보간한다.In an embodiment of the present specification, the compensation gain value calculator 204 interpolates the block gain values of each unit block by applying a predetermined interpolation mask to the stress block.

또한 본 명세서의 일 실시예에서, 보상 게인 값 산출부(204)는 인접하는 단위 블록 상에 픽셀 보간 영역을 설정하고, 각 픽셀의 위치 및 인접하는 각각의 단위 블록의 블록 게인 값을 기초로 픽셀 보간 영역에 속하는 각 픽셀의 보상 게인 값을 보간한다.In addition, in an embodiment of the present specification, the compensation gain value calculating unit 204 sets a pixel interpolation area on an adjacent unit block, and based on the position of each pixel and the block gain value of each adjacent unit block, the pixel The compensation gain value of each pixel belonging to the interpolation region is interpolated.

이하에서는 도 1 내지 도 14를 참조하여 본 명세서의 일 실시예에 따른 표시 장치(1)가 입력 영상을 분석하여 표시 패널(10)의 열화를 완화시키는 과정이 예시적으로 설명된다.Hereinafter, a process of mitigating deterioration of the display panel 10 by analyzing an input image by the display device 1 according to an exemplary embodiment of the present specification will be exemplarily described with reference to FIGS. 1 to 14 .

본 명세서의 일 실시예에서는 입력 영상을 분석하기 위하여 입력 영상 또는 표시 패널(10)에 단위 블록이 설정될 수 있다.In an embodiment of the present specification, a unit block may be set in the input image or the display panel 10 in order to analyze the input image.

도 3은 본 명세서의 일 실시예에서 설정되는 단위 블록의 예시를 나타낸다.본 명세서의 일 실시예에서는 도 3에 도시된 바와 같이 표시 패널(10) 또는 표시 패널(10)에 표시될 영상(30)에 다수의 단위 블록(302)이 설정된다. 단위 블록(302)은 하나 이상의 픽셀을 포함한다. 도 3의 실시예에서, 하나의 단위 블록(302)은 64×64, 즉 가로 64개 및 세로 64개의 픽셀을 포함한다. 그러나 단위 블록의 크기, 즉 단위 블록에 포함되는 픽셀의 개수 및 단위 블록의 개수는 입력 영상의 해상도, 타이밍 컨트롤러(102)의 입력 영상 분석 성능, 타이밍 컨트롤러(102)의 입력 영상 분석에 요구되는 메모리(108)의 크기에 따라서 다르게 설정될 수 있다.3 shows an example of a unit block set in an embodiment of the present specification. In an embodiment of the present specification, as shown in FIG. 3 , the display panel 10 or an image 30 to be displayed on the display panel 10 . ), a plurality of unit blocks 302 are set. The unit block 302 includes one or more pixels. In the embodiment of FIG. 3 , one unit block 302 includes 64×64 pixels, that is, 64 pixels horizontally and 64 pixels vertically. However, the size of the unit block, that is, the number of pixels and the number of unit blocks included in the unit block, depends on the resolution of the input image, the input image analysis performance of the timing controller 102 , and the memory required for the input image analysis of the timing controller 102 . It can be set differently according to the size of (108).

입력 영상 데이터(Idata)가 입력되면, 전류 값 산출부(202)는 입력 영상 데이터(Idata)를 기초로 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 획득한다.When the input image data Idata is input, the current value calculator 202 obtains a current value of each pixel included in each unit block based on the input image data Idata.

보다 구체적으로, 전류 값 산출부(202)는 먼저 입력 영상 데이터에 대응되는 각 픽셀의 계조 값을 획득한다. 그리고 나서, 전류 값 산출부(202)는 각 픽셀의 계조 값에 대응되는 각 픽셀의 휘도 값을 획득한다. 본 명세서의 일 실시예에서, 전류 값 산출부(202)는 계조 값 및 계조 값에 대응되는 휘도 값이 기록된 테이블을 참조하여 각 픽셀의 휘도 값을 획득할 수 있다.More specifically, the current value calculator 202 first obtains a grayscale value of each pixel corresponding to the input image data. Then, the current value calculator 202 obtains a luminance value of each pixel corresponding to the grayscale value of each pixel. In an embodiment of the present specification, the current value calculator 202 may obtain a luminance value of each pixel by referring to a grayscale value and a table in which a luminance value corresponding to the grayscale value is recorded.

이어서 전류 값 산출부(202)는 각 픽셀의 휘도 값에 대응되는 각 픽셀의 전류 값을 획득한다. 본 명세서의 일 실시예에서, 전류 값 산출부(202)는 휘도 값 및 휘도 값에 대응되는 전류 값이 기록된 테이블을 참조하여 각 픽셀의 전류 값을 획득할 수 있다.Subsequently, the current value calculator 202 obtains a current value of each pixel corresponding to the luminance value of each pixel. In an embodiment of the present specification, the current value calculator 202 may obtain a current value of each pixel by referring to a table in which a luminance value and a current value corresponding to the luminance value are recorded.

입력 영상에 설정된 각각의 단위 블록에 포함되는 각 픽셀의 전류 값이 획득되면, 전류 값 산출부(202)는 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 각각의 단위 블록의 대표 전류 값을 획득한다.When the current value of each pixel included in each unit block set in the input image is obtained, the current value calculator 202 determines the representative current of each unit block based on the current value of each pixel included in each unit block. get the value

각각의 단위 블록의 대표 전류 값을 획득하기 위하여, 전류 값 산출부(202)는 먼저 각 단위 블록 별로 각 픽셀의 전류 값에 대한 히스토그램을 생성한다. 도 4는 본 명세서의 일 실시예에서 생성되는 각 픽셀 별 전류 값의 히스토그램을 나타낸다. 도 4에 도시된 바와 같이, 전류 값 산출부(202)는 각각의 전류 값을 갖는 픽셀의 개수를 도수로 갖는 히스토그램을 생성한다. 도 4와 같은 히스토그램은 각 단위 블록 별로 생성된다.In order to obtain the representative current value of each unit block, the current value calculator 202 first generates a histogram of the current value of each pixel for each unit block. 4 shows a histogram of a current value for each pixel generated according to an embodiment of the present specification. As shown in FIG. 4 , the current value calculator 202 generates a histogram having the number of pixels having each current value as a frequency. A histogram as shown in FIG. 4 is generated for each unit block.

이어서 전류 값 산출부(202)는 생성된 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 대응되는 전류 값을 해당 단위 블록의 대표 전류 값으로 결정한다. 예를 들어 기준 비율 값이 5%로 설정된 경우, 전류 값 산출부(202)는 단위 블록의 히스토그램의 전체 도수 중에서 상위 5%에 해당하는 도수를 검색하고, 검색된 도수에 대응되는 전류 값을 단위 블록의 대표 전류 값으로 결정한다. 여기서 전류 값 산출부(202)가 사용하는 기준 비율 값은 실시예에 따라 다르게 설정될 수 있다. 이에 따라서 각각의 단위 블록의 대표 전류 값이 결정된다.Next, the current value calculator 202 determines, as a representative current value of the corresponding unit block, a current value corresponding to a frequency matching a predetermined reference ratio value among all frequencies of the generated histogram. For example, when the reference ratio value is set to 5%, the current value calculating unit 202 searches for the frequency corresponding to the top 5% among the total frequencies of the histogram of the unit block, and sets the current value corresponding to the search frequency to the unit block is determined by the representative current value of Here, the reference ratio value used by the current value calculator 202 may be set differently depending on the embodiment. Accordingly, a representative current value of each unit block is determined.

각각의 단위 블록의 대표 전류 값이 결정되면, 보상 게인 값 산출부(204)는 각 단위 블록의 대표 전류 값 및 각 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 각각의 단위 블록의 스트레스 값을 산출한다.When the representative current value of each unit block is determined, the compensation gain value calculator 204 sets the stress value of each unit block based on the representative current value of each unit block and the current value of each pixel included in each unit block. to calculate

본 명세서의 일 실시예에서, 보상 게인 값 산출부(204)는 미리 정해진 크기를 갖는 스트레스 검출 마스크를 이용하여 각 단위 블록의 스트레스 값을 산출할 수 있다.In an embodiment of the present specification, the compensation gain value calculator 204 may calculate the stress value of each unit block using a stress detection mask having a predetermined size.

도 5는 본 명세서의 일 실시예에서 스트레스 검출 마스크를 이용하여 각 단위 블록의 스트레스 값을 산출하는 방법을 설명하기 위한 도면이다.5 is a diagram for explaining a method of calculating a stress value of each unit block using a stress detection mask according to an embodiment of the present specification.

도 5의 실시예에서, 보상 게인 값 산출부(204)는 3×3, 즉 가로 3개 및 세로 3개의 픽셀을 갖는 스트레스 검출 마스크(50)를 이용하여 단위 블록(502)의 스트레스 값을 산출한다고 가정한다. 또한 도 5의 실시예에서 단위 블록(502)은 4×4, 즉 가로 4개 및 세로 4개의 픽셀을 갖는 것으로 가정한다. 또한 도 5의 실시예에서 단위 블록(502)의 대표 전류 값은 100이며, 히스토그램 생성 시 사용된 기준 비율 값은 25%인 것으로 가정한다. 또한 도 5에 도시된 단위 블록(502)의 각 픽셀에 기록된 수치는 각 픽셀의 전류 값을 의미한다. 그러나 스트레스 검출 마스크의 크기 및 단위 블록(502)의 크기는 실시예에 따라 달라질 수 있다.In the embodiment of FIG. 5 , the compensation gain value calculator 204 calculates the stress value of the unit block 502 using the stress detection mask 50 having 3×3, that is, 3 horizontal and 3 vertical pixels. assume that Also, in the embodiment of FIG. 5 , it is assumed that the unit block 502 has 4×4 pixels, that is, 4 horizontally and 4 vertically. Also, in the embodiment of FIG. 5 , it is assumed that the representative current value of the unit block 502 is 100, and the reference ratio value used in generating the histogram is 25%. Also, a numerical value written to each pixel of the unit block 502 shown in FIG. 5 means a current value of each pixel. However, the size of the stress detection mask and the size of the unit block 502 may vary according to embodiments.

보상 게인 값 산출부(204)는 스트레스 검출 마스크(50)를 단위 블록(502)의 각 픽셀에 적용한다. 여기서 스트레스 검출 마스크(50)를 각 픽셀에 적용한다는 것은 스트레스 검출 마스크의 중심 픽셀(52)을 단위 블록(502)의 각 픽셀과 일치시키는 것을 의미한다. 따라서 보상 게인 값 산출부(204)는 스트레스 검출 마스크(50)를 단위 블록(502)의 전체 픽셀 수(예컨대, 16)만큼 적용하게 된다.The compensation gain value calculator 204 applies the stress detection mask 50 to each pixel of the unit block 502 . Here, applying the stress detection mask 50 to each pixel means matching the center pixel 52 of the stress detection mask with each pixel of the unit block 502 . Accordingly, the compensation gain value calculator 204 applies the stress detection mask 50 as much as the total number of pixels (eg, 16) of the unit block 502 .

보상 게인 값 산출부(204)는 스트레스 검출 마스크(50)를 단위 블록(502)의 각 픽셀에 적용했을 때, 스트레스 검출 마스크(50)에 포함되는 각 픽셀의 전류 값과 단위 블록(502)의 대표 전류 값을 비교하여 스트레스 픽셀을 검출한다. 본 명세서에서, 스트레스 검출 마스크(50)에 포함되는 각 픽셀 중 단위 블록(502)의 대표 전류 값 이상의 전류 값을 갖는 픽셀은 '스트레스 픽셀'로 정의된다. 예를 들어 단위 블록(502)의 임의의 픽셀의 전류 값이 100이고 단위 블록(502)의 대표 전류 값이 100일 경우, 해당 픽셀은 스트레스 픽셀로 결정된다.When the stress detection mask 50 is applied to each pixel of the unit block 502 , the compensation gain value calculator 204 determines the current value of each pixel included in the stress detection mask 50 and the value of the unit block 502 . A stressed pixel is detected by comparing the representative current values. In this specification, a pixel having a current value greater than or equal to the representative current value of the unit block 502 among pixels included in the stress detection mask 50 is defined as a 'stress pixel'. For example, when the current value of any pixel of the unit block 502 is 100 and the representative current value of the unit block 502 is 100, the pixel is determined as a stress pixel.

보상 게인 값 산출부(204)는 스트레스 검출 마스크(50)를 단위 블록(502)의 각 픽셀에 각각 적용할 때 확인되는 스트레스 픽셀의 개수를 확인하고, 확인된 스트레스 픽셀의 개수가 미리 정해진 제1 기준 값보다 크면 카운트 값을 1씩 증가시킨다. 예를 들어 제1 기준 값이 2로 설정된 상태에서, 도 5와 같이 스트레스 검출 마스크(50)가 (1, 1) 픽셀, 즉 가로 1번째 및 세로 1번째 픽셀에 적용될 경우 스트레스 검출 마스크(50)에 포함된 픽셀 중 단위 블록(502)의 대표 전류 값인 100 이상의 전류 값을 갖는 픽셀은 1개((2, 2) 픽셀)이다. 따라서 이 경우 카운트 값은 증가하지 않는다.The compensation gain value calculator 204 checks the number of stress pixels checked when the stress detection mask 50 is applied to each pixel of the unit block 502, and determines the number of the checked stress pixels in the first first If it is greater than the reference value, the count value is incremented by 1. For example, when the first reference value is set to 2 and the stress detection mask 50 is applied to (1, 1) pixels, that is, the first horizontal and first vertical pixels, as shown in FIG. 5, the stress detection mask 50 One pixel ((2, 2) pixel) has a current value of 100 or more, which is a representative current value of the unit block 502, among pixels included in . Therefore, in this case, the count value does not increase.

보상 게인 값 산출부(204)는 전술한 방식으로 도 5에 도시된 단위 블록(502)의 모든 픽셀에 대하여 스트레스 검출 마스크(50)를 적용하고, 스트레스 검출 마스크(50)가 적용될 때 스트레스 픽셀의 개수를 제1 기준 값과 비교한 결과에 따라서 카운트 값을 증가시키거나 증가시키지 않는다.The compensation gain value calculator 204 applies the stress detection mask 50 to all pixels of the unit block 502 shown in FIG. 5 in the above-described manner, and when the stress detection mask 50 is applied, The count value is incremented or not incremented according to the result of comparing the count with the first reference value.

스트레스 검출 마스크(50)의 적용이 모든 픽셀에 대하여 완료되면, 보상 게인 값 산출부(204)는 카운트 값을 미리 정해진 제2 기준 값과 비교한다. 보상 게인 값 산출부(204)는 카운트 값이 제2 기준 값보다 크면 해당 단위 블록을 스트레스 블록으로 결정한다.When the application of the stress detection mask 50 is completed for all pixels, the compensation gain value calculating unit 204 compares the count value with a second predetermined reference value. If the count value is greater than the second reference value, the compensation gain value calculator 204 determines the corresponding unit block as the stress block.

도 5의 실시예에서 단위 블록(502)의 모든 픽셀에 대하여 스트레스 검출 마스크(50)가 적용된 이후 카운트 값은 1이 된다. (스트레스 검출 마스크(50)가 (3, 2) 픽셀에 적용될 때에만 스트레스 픽셀이 3개이므로 카운트 값이 증가됨) 만약 제2 기준 값이 3으로 설정된 상태라면, 단위 블록(502)의 카운트 값은 3보다 작으므로 단위 블록(502)은 스트레스 블록으로 지정되지 않는다. In the embodiment of FIG. 5 , the count value becomes 1 after the stress detection mask 50 is applied to all pixels of the unit block 502 . (The count value is increased because there are 3 stress pixels only when the stress detection mask 50 is applied to the (3, 2) pixel) If the second reference value is set to 3, the count value of the unit block 502 is Since it is less than 3, the unit block 502 is not designated as a stress block.

또한 보상 게인 값 산출부(204)는 단위 블록(502)의 대표 전류 값, 단위 블록(502)의 카운트 값, 그리고 단위 블록(502)에 포함되는 각 픽셀의 전류 값에 대한 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 기초하여 단위 블록(502)의 스트레스 값을 산출한다. 보다 구체적으로, 단위 블록(502)의 스트레스 값은 {(단위 블록의 대표 전류 값×단위 블록의 카운트 값)/(단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수)}로 계산될 수 있다.In addition, the compensation gain value calculating unit 204 selects among the total frequency of the histogram for the representative current value of the unit block 502 , the count value of the unit block 502 , and the current value of each pixel included in the unit block 502 . The stress value of the unit block 502 is calculated based on the frequency coincident with the predetermined reference ratio value. More specifically, the stress value of the unit block 502 is {(representative current value of unit block × count value of unit block)/(a predetermined criterion among the total frequencies of the histogram for the current value of each pixel included in the unit block) frequency corresponding to the ratio value)}.

예를 들어 도 5의 실시예에서 단위 블록(502)의 대표 전류 값이 100, 단위 블록(502)의 카운트 값이 1, 단위 블록(502)에 포함되는 각 픽셀의 전류 값에 대한 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값(예컨대, 25%)과 일치하는 도수가 4일 경우, 단위 블록(502)의 스트레스 값은 100×1/4=25로 결정된다.For example, in the embodiment of FIG. 5 , the representative current value of the unit block 502 is 100, the count value of the unit block 502 is 1, and the total histogram of the current values of each pixel included in the unit block 502 is When the frequency matching the predetermined reference ratio value (eg, 25%) among the frequencies is 4, the stress value of the unit block 502 is determined to be 100×1/4=25.

결국 도 5의 실시예에서, 단위 블록(502)의 스트레스 값은 25이며 단위 블록(502)은 스트레스 블록으로 지정되지 않는다.As a result, in the embodiment of FIG. 5 , the stress value of the unit block 502 is 25 and the unit block 502 is not designated as a stress block.

도 6은 본 명세서의 다른 실시예에서 스트레스 검출 마스크를 이용하여 각 단위 블록의 스트레스 값을 산출하는 방법을 설명하기 위한 도면이다.6 is a diagram for explaining a method of calculating a stress value of each unit block using a stress detection mask according to another embodiment of the present specification.

도 6의 실시예에서, 보상 게인 값 산출부(204)는 3×3, 즉 가로 3개 및 세로 3개의 픽셀을 갖는 스트레스 검출 마스크(50)를 이용하여 단위 블록(504)의 스트레스 값을 산출한다고 가정한다. 또한 도 6의 실시예에서 단위 블록(504)은 4×4, 즉 가로 4개 및 세로 4개의 픽셀을 갖는 것으로 가정한다. 또한 도 6의 실시예에서 단위 블록(504)의 대표 전류 값은 100이며, 히스토그램 생성 시 사용된 기준 비율 값은 25%인 것으로 가정한다. 또한 도 6에 도시된 단위 블록(502)의 각 픽셀에 기록된 수치는 각 픽셀의 전류 값을 의미한다.In the embodiment of FIG. 6 , the compensation gain value calculating unit 204 calculates the stress value of the unit block 504 by using the stress detection mask 50 having 3×3, that is, 3 horizontal and 3 vertical pixels. assume that Also, in the embodiment of FIG. 6 , it is assumed that the unit block 504 has 4×4 pixels, that is, 4 horizontally and 4 vertically. Also, in the embodiment of FIG. 6 , it is assumed that the representative current value of the unit block 504 is 100, and the reference ratio value used in generating the histogram is 25%. Also, a numerical value written to each pixel of the unit block 502 shown in FIG. 6 means a current value of each pixel.

보상 게인 값 산출부(204)는 앞서 도 5의 실시예와 동일한 방식으로 스트레스 검출 마스크(50)를 모든 픽셀에 적용한다. 그 결과 단위 블록(504)의 카운트 값은 4가 되고, 제2 기준 값이 3인 경우 단위 블록(504)는 스트레스 블록으로 지정된다. 또한 단위 블록(504)에 포함되는 각 픽셀의 전류 값에 대한 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값(예컨대, 25%)과 일치하는 도수가 4일 경우, 단위 블록(504)의 스트레스 값은 100×4/4=100으로 결정된다.The compensation gain value calculator 204 applies the stress detection mask 50 to all pixels in the same manner as in the embodiment of FIG. 5 . As a result, the count value of the unit block 504 is 4, and when the second reference value is 3, the unit block 504 is designated as a stress block. In addition, when the frequency matching the predetermined reference ratio value (eg, 25%) among the total frequencies of the histogram for the current value of each pixel included in the unit block 504 is 4, the stress value of the unit block 504 is It is determined as 100×4/4=100.

도 4 및 도 5를 통해 설명된 방법을 기초로, 보상 게인 값 산출부(204)는 입력 영상을 구성하는 모든 단위 블록의 스트레스 값을 산출함으로써 입력 영상의 단위 블록 별 스트레스 값을 나타내는 스트레스 맵(map)을 생성할 수 있다.Based on the method described with reference to FIGS. 4 and 5 , the compensation gain value calculator 204 calculates the stress values of all unit blocks constituting the input image, thereby generating a stress map ( map) can be created.

스트레스 맵 생성이 완료되면, 보상 게인 값 산출부(204)는 각각의 단위 블록의 스트레스 값을 블록 게인 값으로 변환한다. 도 7은 본 명세서의 일 실시예에서 각 단위 블록의 스트레스 값과 블록 게인 값의 관계를 나타내는 그래프이다. 보상 게인 값 산출부(204)는 도 7에 도시된 바와 같은 스트레스 값 및 대응되는 블록 게인 값이 기록된 테이블을 참조하여 각각의 단위 블록의 스트레스 값을 블록 게인 값으로 변환할 수 있다.When the stress map generation is completed, the compensation gain value calculator 204 converts the stress value of each unit block into a block gain value. 7 is a graph illustrating a relationship between a stress value of each unit block and a block gain value according to an embodiment of the present specification. The compensation gain value calculator 204 may convert the stress value of each unit block into a block gain value by referring to a table in which the stress value and the corresponding block gain value are recorded as shown in FIG. 7 .

도 7에서 SL은 최소 기준 값을 의미하고 SH는 최대 기준 값을 의미한다. 도 7의 실시예에서, 보상 게인 값 산출부(204)는 단위 블록의 스트레스 값이 최소 기준 값(SL) 이하일 경우 블록 게인 값을 1로 설정하고, 단위 블록의 스트레스 값이 최대 기준 값(SH) 이상일 경우 블록 게인 값을 0.5로 설정한다. 또한 보상 게인 값 산출부(204)는 단위 블록의 스트레스 값이 최소 기준 값(SL)보다 크고 최대 기준 값(SH)보다 작으면 도 7에 도시된 바와 같이 스트레스 값이 증가할수록 블록 게인 값이 작아지도록 블록 게인 값을 설정한다. 도 7에 도시된 그래프에 표시된 블록 게인 값(1, 0.5) 및 그래프의 기울기는 실시예에 따라 다르게 설정될 수 있다.In FIG. 7 , SL denotes a minimum reference value and SH denotes a maximum reference value. In the embodiment of FIG. 7 , the compensation gain value calculating unit 204 sets the block gain value to 1 when the stress value of the unit block is less than or equal to the minimum reference value SL, and the stress value of the unit block is the maximum reference value SH ) or higher, set the block gain value to 0.5. In addition, if the stress value of the unit block is greater than the minimum reference value SL and less than the maximum reference value SH, the compensation gain value calculating unit 204 determines that as the stress value increases, the block gain value becomes smaller as shown in FIG. 7 . Set the block gain value so that The block gain values (1, 0.5) and the slope of the graph displayed in the graph shown in FIG. 7 may be set differently depending on the embodiment.

보상 게인 값 산출부(204)는 각 단위 블록의 블록 게인 값을 각 단위 블록에 포함된 각 픽셀의 보상 게인 값으로 결정할 수 있다.The compensation gain value calculator 204 may determine the block gain value of each unit block as the compensation gain value of each pixel included in each unit block.

그러나 본 명세서의 일 실시예에서, 보상 게인 값 산출부(204)는 각 단위 블록의 블록 게인 값을 각 단위 블록에 포함된 각 픽셀의 보상 게인 값으로 결정하기 이전에, 미리 정해진 보간 마스크를 이용하여 각 단위 블록의 블록 게인 값을 보간할 수 있다. (도 8 내지 도 12 참조)However, in an embodiment of the present specification, the compensation gain value calculator 204 uses a predetermined interpolation mask before determining the block gain value of each unit block as the compensation gain value of each pixel included in each unit block. Thus, the block gain value of each unit block can be interpolated. (See FIGS. 8 to 12)

도 8은 본 명세서의 일 실시예에서 각 단위 블록의 블록 게인 값을 보간할 때 사용되는 보간 마스크의 예시를 나타낸다.8 shows an example of an interpolation mask used when interpolating a block gain value of each unit block in an embodiment of the present specification.

도 8의 실시예에서 보간 마스크(80)는 3×3, 즉 가로 3개 및 세로 3개의 픽셀을 가지며 각각의 픽셀에는 보간을 위한 보간 지수가 할당된다. 그러나 보간 마스크의 크기 및 보간 마스크의 각 픽셀에 할당되는 보간 지수는 실시예에 따라 다르게 설정될 수 있다.In the embodiment of Fig. 8, the interpolation mask 80 has 3x3, that is, 3 horizontal and 3 vertical pixels, and each pixel is assigned an interpolation index for interpolation. However, the size of the interpolation mask and the interpolation index allocated to each pixel of the interpolation mask may be set differently according to embodiments.

도 9는 본 명세서의 일 실시예에서 각 단위 블록에 설정된 블록 게인 값을 나타내고, 도 10은 본 명세서의 일 실시예에서 각 단위 블록에 설정된 블록 게인 값과 보간 기준 값의 차이 값을 나타낸다. 또한 도 11은 본 명세서의 일 실시예에서 보간 마스크를 사용하여 보간된 각 단위 블록의 블록 게인 값과 보간 기준 값의 차이 값을 나타내고, 도 12는 본 명세서의 일 실시예에서 보간 마스크를 사용하여 보간된 각 단위 블록의 블록 게인 값을 나타낸다.9 shows a block gain value set in each unit block in an embodiment of the present specification, and FIG. 10 shows a difference value between a block gain value set in each unit block and an interpolation reference value in an embodiment of the present specification. Also, FIG. 11 shows a difference value between a block gain value of each unit block interpolated using an interpolation mask and an interpolation reference value in an embodiment of the present specification, and FIG. 12 is an interpolation mask using an interpolation mask in an embodiment of the present specification. It represents the block gain value of each interpolated unit block.

도 9의 실시예에서, 입력 영상(82)은 5×5개의 단위 블록으로 구성되며 각각의 단위 블록에 기록된 숫자는 각각의 단위 블록의 블록 게인 값을 나타낸다. 도 9의 실시예에서 단위 블록(802) 및 단위 블록(804)는 각각 0.8 및 0.7의 블록 게인 값을 가지며, 스트레스 블록이다.In the embodiment of FIG. 9 , the input image 82 is composed of 5×5 unit blocks, and a number recorded in each unit block indicates a block gain value of each unit block. 9, the unit block 802 and the unit block 804 have block gain values of 0.8 and 0.7, respectively, and are stress blocks.

보상 게인 값 산출부(204)는 미리 정해진 보간 기준 값(예컨대, 1)과 도 9에 도시된 각 단위 블록의 블록 게인 값의 차이 값을 산출한다. 도 10에 도시된 바와 같이 보간 기준 값(예컨대, 1)과 단위 블록(802)의 블록 게인 값의 차이 값은 0.2가 되고, 보간 기준 값(예컨대, 1)과 단위 블록(804)의 블록 게인 값의 차이 값은 0.3이 된다. 또한 보간 기준 값(예컨대, 1)과 나머지 단위 블록의 차이 값은 0이 된다.The compensation gain value calculating unit 204 calculates a difference value between a predetermined interpolation reference value (eg, 1) and a block gain value of each unit block shown in FIG. 9 . As shown in FIG. 10 , the difference value between the interpolation reference value (eg, 1) and the block gain value of the unit block 802 is 0.2, and the interpolation reference value (eg, 1) and the block gain of the unit block 804 . The difference between the values is 0.3. Also, a difference value between the interpolation reference value (eg, 1) and the remaining unit blocks becomes 0.

보상 게인 값 산출부(204)는 도 10에 도시된 각 단위 블록 중 스트레스 블록인 단위 블록(802) 및 단위 블록(804)에 각각 도 8에 도시된 보간 마스크(80)을 적용한다. 이에 따라서 단위 블록(802) 및 단위 블록(804)을 중심으로 한 주변 블록들 중 보간 마스크(80)에 포함되는 단위 블록의 차이 값은 보간 마스크(80)의 보간 지수에 따라서 변경된다. 예를 들어 단위 블록(802)의 위, 아래 단위 블록 및 좌측 단위 블록의 차이 값은 보간 마스크(80)의 보간 지수에 따라서 단위 블록(802)의 차이 값의 1/2에 해당하는 값으로 변경된다. 이 때 보간 마스크(80)에 포함되는 단위 블록 중 스트레스 블록의 차이 값은 변경되지 않는다.The compensation gain value calculator 204 applies the interpolation mask 80 shown in FIG. 8 to the unit blocks 802 and 804 that are stress blocks among the unit blocks shown in FIG. 10 , respectively. Accordingly, the difference value between the unit block 802 and the unit block included in the interpolation mask 80 among neighboring blocks centered on the unit block 804 is changed according to the interpolation index of the interpolation mask 80 . For example, the difference value between the upper, lower, and left unit blocks of the unit block 802 is changed to a value corresponding to 1/2 of the difference value of the unit block 802 according to the interpolation index of the interpolation mask 80 . do. At this time, the difference value of the stress block among the unit blocks included in the interpolation mask 80 is not changed.

보간 마스크 적용이 완료되면 보상 게인 값 산출부(204)는 보간 기준 값(예컨대, 1)에서 각 단위 블록의 차이 값을 차감하여 각 단위 블록의 블록 게인 값을 결정한다. 이에 따라서 도 12와 같이 스트레스 블록인 단위 블록(802) 및 단위 블록(804)의 블록 게인 값을 중심으로 주변 단위 블록의 블록 게인 값이 보간된다.When the interpolation mask application is completed, the compensation gain value calculator 204 determines the block gain value of each unit block by subtracting the difference value of each unit block from the interpolation reference value (eg, 1). Accordingly, as shown in FIG. 12 , the block gain values of the neighboring unit blocks are interpolated around the block gain values of the unit block 802 and the unit block 804 that are the stress blocks.

전술한 과정에 의해서 블록 게인 값이 보간된 이후, 보상 게인 값 산출부(204)는 각 단위 블록의 블록 게인 값을 각 단위 블록에 포함된 각 픽셀의 보상 게인 값으로 결정할 수 있다.After the block gain value is interpolated by the above-described process, the compensation gain value calculator 204 may determine the block gain value of each unit block as the compensation gain value of each pixel included in each unit block.

보상 게인 값 산출부(204)는 전술한 과정에 의해서 결정된 각 픽셀의 보상 게인 값을 보상부(206)에 전달할 수 있다. 그러나 본 명세서의 일 실시예에서 각 픽셀의 보상 게인 값을 보상부(206)에 전달하기 이전에, 보상 게인 값 산출부(204)는 각각의 단위 블록의 경계에 속하는 픽셀들의 보상 게인 값을 보간할 수 있다. (도 13 및 도 14 참조)The compensation gain value calculation unit 204 may transmit the compensation gain value of each pixel determined by the above-described process to the compensation unit 206 . However, in the exemplary embodiment of the present specification, before transmitting the compensation gain value of each pixel to the compensation unit 206 , the compensation gain value calculating unit 204 interpolates the compensation gain values of pixels belonging to the boundary of each unit block. can do. (See FIGS. 13 and 14)

도 13은 본 명세서의 일 실시예에서 인접하는 단위 블록 상에 설정되는 픽셀 보간 영역을 나타낸다. 또한 도 14는 본 명세서의 일 실시예에서 픽셀 보간 영역에 포함되는 픽셀의 보상 게인 값을 보간하는 방법을 설명하기 위한 도면이다.13 illustrates a pixel interpolation area set on an adjacent unit block according to an embodiment of the present specification. 14 is a diagram for explaining a method of interpolating a compensation gain value of a pixel included in a pixel interpolation region according to an embodiment of the present specification.

도 13의 실시예에서, 입력 영상(84)은 2×2개, 즉 4개의 인접한 단위 블록(842, 844, 846, 848)으로 구성되고, 각각의 단위 블록(842, 844, 846, 848)은 64×64 픽셀로 구성된다. 또한 BG1, BG2, BG3, BG4는 각각의 단위 블록(842, 844, 846, 848)의 블록 게인 값을 의미한다.In the embodiment of FIG. 13 , the input image 84 is composed of 2×2, that is, four adjacent unit blocks 842 , 844 , 846 , 848 , and each unit block 842 , 844 , 846 , 848 . is composed of 64×64 pixels. In addition, BG1, BG2, BG3, and BG4 mean block gain values of each of the unit blocks 842, 844, 846, and 848.

보상 게인 값 산출부(204)는 도 13에 도시된 바와 같이, 각각의 단위 블록(842, 844, 846, 848)의 중심을 연결하는 픽셀 보간 영역(85)을 설정한다. 그러나 픽셀 보간 영역의 크기 및 설정 방법은 실시예에 따라서 달라질 수 있다.As shown in FIG. 13 , the compensation gain value calculator 204 sets the pixel interpolation region 85 connecting the centers of each of the unit blocks 842 , 844 , 846 , and 848 . However, the size and setting method of the pixel interpolation region may vary according to embodiments.

이어서 보상 게인 값 산출부(204)는 도 14에 도시된 픽셀 보간 영역(85)에 포함되는 각 픽셀의 보상 게인 값을 보간한다. Subsequently, the compensation gain value calculator 204 interpolates the compensation gain value of each pixel included in the pixel interpolation area 85 shown in FIG. 14 .

도 14에 도시된 바와 같이 픽셀 보간 영역(85)에 포함되는 픽셀(850)의 보상 게인 값을 보간할 경우, 보상 게인 값 산출부(204)는 픽셀(850)의 위치를 중심으로 설정되는 4개 영역(862, 864, 866, 868)의 면적을 각각 계산하고, 픽셀 보간 영역(85)의 전체 면적과 각 영역(862, 864, 866, 868)의 면적의 비율을 계산한다. 그리고 나서, 보상 게인 값 산출부(204)는 픽셀 보간 영역(85)의 전체 면적과 각 영역(862, 864, 866, 868)의 면적의 비율에 각 단위 블록(842, 844, 846, 848)의 블록 게인 값(BG1, BG2, BG3, BG4)을 각각 곱한 값을 합산한 값을 픽셀(850)의 픽셀 게인 값으로 결정한다.As shown in FIG. 14 , when the compensation gain value of the pixel 850 included in the pixel interpolation area 85 is interpolated, the compensation gain value calculating unit 204 sets the position of the pixel 850 as the center. The areas of the individual regions 862 , 864 , 866 , and 868 are calculated, respectively, and the ratio of the total area of the pixel interpolation region 85 to the area of each of the regions 862 , 864 , 866 and 868 is calculated. Then, the compensation gain value calculating unit 204 calculates the ratio of the total area of the pixel interpolation area 85 and the area of each area 862 , 864 , 866 and 868 to each unit block 842 , 844 , 846 , and 848 . A value obtained by summing values obtained by multiplying the block gain values BG1, BG2, BG3, and BG4 of the pixel 850 is determined as the pixel gain value of the pixel 850 .

예를 들어 도 14에서 픽셀 보간 영역(85)의 전체 면적을 P, 영역(862)의 면적을 a, 영역(864)의 면적을 b, 영역(866)의 면적을 c, 영역(868)의 면적을 d라고 가정할 때, 픽셀(850)의 픽셀 게인 값은 (a/P)×BG1+(b/P)×BG2+(c/P)×BG3+(d/P)×BG4가 된다.For example, in FIG. 14 , the total area of the pixel interpolation region 85 is P, the area of the region 862 is a, the area of the region 864 is b, the area of the region 866 is c, and the area of the region 868 is Assuming that the area is d, the pixel gain value of the pixel 850 is (a/P)×BG1+(b/P)×BG2+(c/P)×BG3+(d/P)×BG4.

보상 게인 값 산출부(204)는 전술한 과정을 통해서 픽셀 보간 영역(85)에 포함되는 모든 픽셀의 픽셀 게인 값을 산출한다. 이에 따라서 픽셀 보간 영역(85)에 포함되는 모든 픽셀의 픽셀 게인 값이 보간된다.The compensation gain value calculating unit 204 calculates pixel gain values of all pixels included in the pixel interpolation region 85 through the above-described process. Accordingly, pixel gain values of all pixels included in the pixel interpolation region 85 are interpolated.

전술한 과정에 의해서 입력 영상의 각 픽셀의 픽셀 게인 값이 결정되면, 보상 게인 값 산출부(204)는 각 픽셀의 픽셀 게인 값을 보상부(206)에 전달한다.When the pixel gain value of each pixel of the input image is determined by the above-described process, the compensation gain value calculating unit 204 transmits the pixel gain value of each pixel to the compensating unit 206 .

보상부(206)는 각 픽셀의 픽셀 게인 값을 입력 영상 데이터(Idata)에 적용한다. 이에 따라서 각 픽셀의 입력 영상 데이터가 픽셀 게인 값에 의해 보상되어 변조되고, 변조된 입력 영상 데이터(Mdata)가 생성된다. 변조된 입력 영상 데이터(Mdata)는 데이터 구동부(104)에 전송되며, 표시 패널(10)에는 변조된 입력 영상 데이터(Mdata)에 기초한 영상이 표시된다.The compensator 206 applies the pixel gain value of each pixel to the input image data Idata. Accordingly, input image data of each pixel is compensated and modulated by a pixel gain value, and modulated input image data Mdata is generated. The modulated input image data Mdata is transmitted to the data driver 104 , and an image based on the modulated input image data Mdata is displayed on the display panel 10 .

결국 전술한 과정에 의해서 표시 패널(10)에 영상이 표시될 때 스트레스 블록에 해당하는 영역의 픽셀에 흐르는 전류의 크기가 감소한다. 이에 따라서 표시 패널(10)의 각 픽셀이 열화되는 속도를 지연시킬 수 있으므로, 표시 패널(10)의 열화가 완화된다.As a result, when an image is displayed on the display panel 10 by the above-described process, the magnitude of the current flowing through the pixel in the area corresponding to the stress block is reduced. Accordingly, the degradation rate of each pixel of the display panel 10 can be delayed, so that degradation of the display panel 10 is alleviated.

도 15는 본 명세서의 일 실시예에 따른 표시 장치의 제어 방법을 나타내는 흐름도이다.15 is a flowchart illustrating a method of controlling a display device according to an exemplary embodiment of the present specification.

도 15에 도시된 바와 같이, 본 명세서의 일 실시예에 따른 표시 장치(1)의 타이밍 컨트롤러(102)에 입력 영상 데이터가 입력되면, 전류 값 산출부(202)는 입력 영상 데이터를 기초로 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 획득한다(902).As shown in FIG. 15 , when input image data is input to the timing controller 102 of the display device 1 according to an exemplary embodiment of the present specification, the current value calculator 202 is configured to calculate each of the input image data based on the input image data. A current value of each pixel included in the unit block of is obtained ( 902 ).

본 명세서의 일 실시예에서, 입력 영상 데이터를 기초로 표시 패널에 설정되는 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 획득하는 단계(902)는 각 픽셀의 계조 값과 대응되는 휘도 값을 획득하는 단계 및 휘도 값에 대응되는 전류 값을 획득하는 단계를 포함한다.In an exemplary embodiment of the present specification, the step of obtaining ( 902 ) the current value of each pixel included in each unit block set in the display panel based on the input image data includes the luminance value corresponding to the grayscale value of each pixel. acquiring and acquiring a current value corresponding to the luminance value.

다음으로, 전류 값 산출부(202)는 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 각각의 단위 블록의 대표 전류 값을 획득한다(904).Next, the current value calculator 202 obtains a representative current value of each unit block based on the current value of each pixel included in each unit block ( S904 ).

본 명세서의 일 실시예에서, 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 각각의 단위 블록의 대표 전류 값을 획득하는 단계(904)는 각각의 단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램을 생성하는 단계 및 생성된 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 대응되는 전류 값을 단위 블록의 대표 전류 값으로 결정하는 단계를 포함한다.In one embodiment of the present specification, the step 904 of obtaining a representative current value of each unit block based on the current value of each pixel included in each unit block includes the current of each pixel included in each unit block. generating a histogram of values; and determining, as a representative current value of a unit block, a current value corresponding to a frequency matching a predetermined reference ratio value among all frequencies of the generated histogram.

다음으로, 보상 게인 값 산출부(204)는 대표 전류 값 및 각 픽셀의 전류 값을 기초로 각각의 단위 블록의 스트레스 값을 산출한다(906).Next, the compensation gain value calculator 204 calculates a stress value of each unit block based on the representative current value and the current value of each pixel ( S906 ).

본 명세서의 일 실시예에서, 대표 전류 값 및 각 픽셀의 전류 값을 기초로 각각의 단위 블록의 스트레스 값을 산출하는 단계는, 단위 블록을 구성하는 각각의 픽셀 별로 미리 정해진 크기를 갖는 스트레스 검출 마스크를 적용하는 단계, 스트레스 검출 마스크에 포함되는 각각의 픽셀의 전류 값과 각각의 픽셀이 속하는 단위 블록의 대표 전류 값을 비교하여 스트레스 픽셀을 검출하고 스트레스 픽셀의 개수에 기초하여 카운트 값을 산출하는 단계 및 단위 블록의 대표 전류 값, 카운트 값, 단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 기초하여 단위 블록의 스트레스 값을 산출하는 단계를 포함한다.In an embodiment of the present specification, the step of calculating the stress value of each unit block based on the representative current value and the current value of each pixel includes a stress detection mask having a predetermined size for each pixel constituting the unit block. , detecting a stressed pixel by comparing the current value of each pixel included in the stress detection mask with a representative current value of a unit block to which each pixel belongs, and calculating a count value based on the number of stressed pixels and calculating the stress value of the unit block based on the frequency matching the predetermined reference ratio value among the total frequencies of the histogram for the representative current value, count value, and current value of each pixel included in the unit block. include

또한 본 명세서의 일 실시예에서, 스트레스 픽셀의 개수에 기초하여 카운트 값을 산출하는 단계는 스트레스 검출 마스크를 단위 블록에 포함되는 각각의 픽셀에 적용할 때 스트레스 픽셀의 개수가 미리 정해진 제1 기준 값보다 크면 카운트 값을 증가시키는 단계 및 카운트 값이 미리 정해진 제2 기준 값보다 크면 단위 블록을 스트레스 블록으로 결정하는 단계를 포함한다.In addition, in one embodiment of the present specification, the calculating of the count value based on the number of stress pixels includes a first reference value in which the number of stress pixels is predetermined when the stress detection mask is applied to each pixel included in the unit block. and increasing the count value if greater than the second reference value, and determining the unit block as a stress block if the count value is greater than a predetermined second reference value.

다음으로, 보상 게인 값 산출부(204)는 각 단위 블록의 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정한다(908).Next, the compensation gain value calculator 204 determines a compensation gain value of each pixel based on the stress value of each unit block ( S908 ).

본 명세서의 일 실시예에서, 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 단계(908)는 각각의 단위 블록의 스트레스 값을 블록 게인 값으로 변환하는 단계 및 각각의 단위 블록의 블록 게인 값을 각각의 단위 블록에 속한 픽셀의 보상 게인 값으로 결정하는 단계를 포함한다.In one embodiment of the present specification, the step of determining the compensation gain value of each pixel based on the stress value ( 908 ) includes converting the stress value of each unit block into a block gain value and the block gain of each unit block and determining the value as a compensation gain value of a pixel belonging to each unit block.

또한 본 명세서의 일 실시예에서, 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 단계(908)는 미리 정해진 보간 마스크를 스트레스 블록에 적용하여 각각의 단위 블록의 블록 게인 값을 보간하는 단계를 더 포함한다.Also, in one embodiment of the present specification, the step of determining the compensation gain value of each pixel based on the stress value ( 908 ) is the step of interpolating the block gain value of each unit block by applying a predetermined interpolation mask to the stress block. further includes

또한 본 명세서의 일 실시예에서, 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 단계(908)는 인접하는 단위 블록 상에 픽셀 보간 영역을 설정하는 단계 및 각 픽셀의 위치 및 인접하는 단위 블록 각각의 블록 게인 값을 기초로 픽셀 보간 영역에 속하는 각 픽셀의 보상 게인 값을 보간하는 단계를 더 포함한다.In addition, in an embodiment of the present specification, the step of determining the compensation gain value of each pixel based on the stress value ( 908 ) includes setting a pixel interpolation area on an adjacent unit block and the position of each pixel and the adjacent unit. The method further includes interpolating a compensation gain value of each pixel belonging to the pixel interpolation region based on the block gain value of each block.

다음으로, 보상부(206)는 각 픽셀의 보상 게인 값을 기초로 입력 영상 데이터를 보상한다(910).Next, the compensator 206 compensates the input image data based on the compensation gain value of each pixel ( S910 ).

일반적으로 영상 분석 과정에서 설정되는 각 단위 블록의 크기, 즉 각 단위 블록에 포함되는 픽셀의 개수가 많을수록 영상 분석에 소요되는 메모리(108)의 크기가 작아지는 대신에 영상 분석 성능은 낮아진다. In general, as the size of each unit block set in the image analysis process, that is, the number of pixels included in each unit block increases, the size of the memory 108 required for image analysis decreases, but image analysis performance decreases.

한편, 본 명세서의 일 실시예에 따르면 영상 분석 과정에서 각 단위 블록의 전류 값을 기초로 한 히스토그램이 사용되는데, 각 단위 블록에 포함되는 픽셀의 개수와는 관계없이 각 단위 블록의 대표 전류 값을 결정할 때 사용되는 기준 비율 값만을 조절함으로써 영상 분석 성능을 조절할 수 있다. 즉, 기준 비율 값이 높아질수록 영상 분석 성능이 높아진다. 결국 본 명세서의 일 실시예에 따르면 영상 분석에 소요되는 메모리(108)의 크기를 비교적 작게 유지하면서도 기준 비율 값을 높이는 것만으로 영상 분석 성능을 높일 수 있다.Meanwhile, according to an embodiment of the present specification, a histogram based on the current value of each unit block is used in the image analysis process, and the representative current value of each unit block is calculated regardless of the number of pixels included in each unit block. The image analysis performance can be adjusted by adjusting only the reference ratio value used for determining. That is, the higher the reference ratio value, the higher the image analysis performance. As a result, according to an embodiment of the present specification, image analysis performance can be improved only by increasing the reference ratio value while maintaining a relatively small size of the memory 108 required for image analysis.

이상과 같이 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였다. 그러나 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Embodiments of the present specification have been described in more detail with reference to the accompanying drawings as described above. However, the present specification is not necessarily limited to these embodiments, and various modifications may be made without departing from the spirit of the present specification. Accordingly, the embodiments disclosed in the present specification are for explanation rather than limiting the technical spirit of the present specification, and the scope of the technical spirit of the present specification is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present specification should be construed by the claims, and all technical ideas within the scope equivalent thereto should be interpreted as being included in the scope of the present specification.

Claims (16)

입력 영상 데이터를 기초로 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 획득하는 단계;
상기 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 대표 전류 값을 획득하는 단계;
상기 대표 전류 값 및 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 스트레스 값을 산출하는 단계;
상기 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 단계; 및
상기 각 픽셀의 보상 게인 값을 기초로 상기 입력 영상 데이터를 보상하는 단계를 포함하는
표시 장치의 제어 방법.
obtaining a current value of each pixel included in each unit block based on the input image data;
obtaining a representative current value of each unit block based on a current value of each pixel included in each unit block;
calculating a stress value of each unit block based on the representative current value and the current value of each pixel;
determining a compensation gain value of each pixel based on the stress value; and
Compensating the input image data based on the compensation gain value of each pixel
How to control the display device.
제1항에 있어서,
상기 입력 영상 데이터를 기초로 표시 패널에 설정되는 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 획득하는 단계는
상기 각 픽셀의 계조 값과 대응되는 휘도 값을 획득하는 단계; 및
상기 휘도 값에 대응되는 전류 값을 획득하는 단계를 포함하는
표시 장치의 제어 방법.
According to claim 1,
The step of obtaining a current value of each pixel included in each unit block set in the display panel based on the input image data includes:
obtaining a luminance value corresponding to the grayscale value of each pixel; and
acquiring a current value corresponding to the luminance value
How to control the display device.
제1항에 있어서,
상기 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 대표 전류 값을 획득하는 단계는
상기 각각의 단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램을 생성하는 단계; 및
상기 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 대응되는 전류 값을 상기 단위 블록의 대표 전류 값으로 결정하는 단계를 포함하는
표시 장치의 제어 방법.
According to claim 1,
The step of obtaining a representative current value of each unit block based on the current value of each pixel included in each unit block includes:
generating a histogram of a current value of each pixel included in each of the unit blocks; and
determining, as a representative current value of the unit block, a current value corresponding to a frequency matching a predetermined reference ratio value among all frequencies of the histogram
How to control the display device.
제1항에 있어서,
상기 대표 전류 값 및 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 스트레스 값을 산출하는 단계는
상기 단위 블록을 구성하는 각각의 픽셀 별로 미리 정해진 크기를 갖는 스트레스 검출 마스크를 적용하는 단계;
상기 스트레스 검출 마스크에 포함되는 각각의 픽셀의 전류 값과 상기 각각의 픽셀이 속하는 단위 블록의 대표 전류 값을 비교하여 스트레스 픽셀을 검출하고 상기 스트레스 픽셀의 개수에 기초하여 카운트 값을 산출하는 단계; 및
상기 단위 블록의 대표 전류 값, 상기 카운트 값, 상기 단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 기초하여 상기 단위 블록의 스트레스 값을 산출하는 단계를 포함하는
표시 장치의 제어 방법.
According to claim 1,
Calculating the stress value of each unit block based on the representative current value and the current value of each pixel includes:
applying a stress detection mask having a predetermined size to each pixel constituting the unit block;
detecting a stress pixel by comparing a current value of each pixel included in the stress detection mask with a representative current value of a unit block to which each pixel belongs, and calculating a count value based on the number of the stress pixels; and
Calculating the stress value of the unit block based on the frequency matching the predetermined reference ratio value among the total frequencies of the histogram for the representative current value of the unit block, the count value, and the current value of each pixel included in the unit block comprising the steps of
How to control the display device.
제4항에 있어서,
상기 스트레스 픽셀의 개수에 기초하여 카운트 값을 산출하는 단계는
상기 스트레스 검출 마스크를 상기 단위 블록에 포함되는 각각의 픽셀에 적용할 때 상기 스트레스 픽셀의 개수가 미리 정해진 제1 기준 값보다 크면 상기 카운트 값을 증가시키는 단계; 및
상기 카운트 값이 미리 정해진 제2 기준 값보다 크면 상기 단위 블록을 상기 스트레스 블록으로 결정하는 단계를 포함하는
표시 장치의 제어 방법.
5. The method of claim 4,
Calculating a count value based on the number of stress pixels includes:
increasing the count value when the number of stress pixels is greater than a predetermined first reference value when the stress detection mask is applied to each pixel included in the unit block; and
and determining the unit block as the stress block when the count value is greater than a second predetermined reference value.
How to control the display device.
제1항에 있어서,
상기 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 단계는
각각의 단위 블록의 스트레스 값을 블록 게인 값으로 변환하는 단계; 및
각각의 단위 블록의 블록 게인 값을 각각의 단위 블록에 속한 픽셀의 보상 게인 값으로 결정하는 단계를 포함하는
표시 장치의 제어 방법.
According to claim 1,
The step of determining a compensation gain value of each pixel based on the stress value includes:
converting the stress value of each unit block into a block gain value; and
determining a block gain value of each unit block as a compensation gain value of a pixel belonging to each unit block;
How to control the display device.
제6항에 있어서,
상기 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 단계는
미리 정해진 보간 마스크를 스트레스 블록에 적용하여 각각의 단위 블록의 블록 게인 값을 보간하는 단계를 더 포함하는
표시 장치의 제어 방법.
7. The method of claim 6,
The step of determining a compensation gain value of each pixel based on the stress value includes:
The method further comprising the step of interpolating the block gain value of each unit block by applying a predetermined interpolation mask to the stress block
How to control the display device.
제6항에 있어서,
상기 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 단계는
인접하는 단위 블록 상에 픽셀 보간 영역을 설정하는 단계; 및
각 픽셀의 위치 및 상기 인접하는 단위 블록 각각의 블록 게인 값을 기초로 상기 픽셀 보간 영역에 속하는 각 픽셀의 보상 게인 값을 보간하는 단계를 더 포함하는
표시 장치의 제어 방법.
7. The method of claim 6,
The step of determining a compensation gain value of each pixel based on the stress value includes:
setting a pixel interpolation area on an adjacent unit block; and
The method further comprising the step of interpolating a compensation gain value of each pixel belonging to the pixel interpolation region based on the position of each pixel and the block gain value of each of the adjacent unit blocks
How to control the display device.
다수의 픽셀을 포함하는 표시 패널;
상기 표시 패널의 데이터 라인을 구동하는 데이터 구동부;
상기 표시 패널의 게이트 라인을 구동하는 게이트 구동부;
상기 데이터 구동부 및 상기 게이트 구동부의 구동을 제어하는 타이밍 컨트롤러를 포함하고,
상기 타이밍 컨트롤러는
입력 영상 데이터를 기초로 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 획득하고, 상기 각각의 단위 블록에 포함되는 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 대표 전류 값을 획득하는 전류 값 산출부;
상기 대표 전류 값 및 각 픽셀의 전류 값을 기초로 상기 각각의 단위 블록의 스트레스 값을 산출하고, 상기 스트레스 값을 기초로 각 픽셀의 보상 게인 값을 결정하는 보상 게인 값 산출부; 및
상기 각 픽셀의 보상 게인 값을 기초로 상기 입력 영상 데이터를 보상하는 보상부를 포함하는
표시 장치.
a display panel including a plurality of pixels;
a data driver for driving a data line of the display panel;
a gate driver driving a gate line of the display panel;
a timing controller for controlling driving of the data driver and the gate driver;
the timing controller
obtaining a current value of each pixel included in each unit block based on input image data, and obtaining a representative current value of each unit block based on a current value of each pixel included in each unit block current value calculator;
a compensation gain value calculator for calculating a stress value of each unit block based on the representative current value and a current value of each pixel, and determining a compensation gain value for each pixel based on the stress value; and
and a compensator compensating the input image data based on the compensation gain value of each pixel.
display device.
제9항에 있어서,
상기 전류 값 산출부는
상기 각 픽셀의 계조 값과 대응되는 휘도 값을 획득하고, 상기 휘도 값에 대응되는 전류 값을 획득하는
표시 장치.
10. The method of claim 9,
The current value calculation unit
obtaining a luminance value corresponding to the grayscale value of each pixel, and obtaining a current value corresponding to the luminance value
display device.
제9항에 있어서,
상기 전류 값 산출부는
상기 각각의 단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램을 생성하고, 상기 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 대응되는 전류 값을 상기 단위 블록의 대표 전류 값으로 결정하는
표시 장치.
10. The method of claim 9,
The current value calculation unit
A histogram of the current value of each pixel included in each unit block is generated, and a current value corresponding to a frequency matching a predetermined reference ratio value among all frequencies of the histogram is determined as the representative current value of the unit block doing
display device.
제1항에 있어서,
상기 보상 게인 값 산출부는
상기 단위 블록을 구성하는 각각의 픽셀 별로 미리 정해진 크기를 갖는 스트레스 검출 마스크를 적용하고, 상기 스트레스 검출 마스크에 포함되는 각각의 픽셀의 전류 값과 상기 각각의 픽셀이 속하는 단위 블록의 대표 전류 값을 비교하여 스트레스 픽셀을 검출하고 상기 스트레스 픽셀의 개수에 기초하여 카운트 값을 산출하고, 상기 단위 블록의 대표 전류 값, 상기 카운트 값, 상기 단위 블록에 포함되는 각 픽셀의 전류 값에 대한 히스토그램의 전체 도수 중에서 미리 정해진 기준 비율 값과 일치하는 도수에 기초하여 상기 단위 블록의 스트레스 값을 산출하는 단계
표시 장치.
According to claim 1,
The compensation gain value calculation unit
A stress detection mask having a predetermined size is applied to each pixel constituting the unit block, and a current value of each pixel included in the stress detection mask is compared with a representative current value of a unit block to which each pixel belongs. to detect the stressed pixels and calculate a count value based on the number of the stressed pixels, among the total frequency of the histogram for the representative current value of the unit block, the count value, and the current value of each pixel included in the unit block calculating a stress value of the unit block based on a frequency that matches a predetermined reference ratio value
display device.
제12항에 있어서,
상기 보상 게인 값 산출부는
상기 스트레스 검출 마스크를 상기 단위 블록에 포함되는 각각의 픽셀에 적용할 때 상기 스트레스 픽셀의 개수가 미리 정해진 제1 기준 값보다 크면 상기 카운트 값을 증가시키고, 상기 카운트 값이 미리 정해진 제2 기준 값보다 크면 상기 단위 블록을 상기 스트레스 블록으로 결정하는
표시 장치.
13. The method of claim 12,
The compensation gain value calculation unit
When the stress detection mask is applied to each pixel included in the unit block, if the number of stressed pixels is greater than a first predetermined reference value, the count value is increased, and the count value is greater than a predetermined second reference value. If it is large, the unit block is determined as the stress block.
display device.
제9항에 있어서,
상기 보상 게인 값 산출부는
각각의 단위 블록의 스트레스 값을 블록 게인 값으로 변환하고, 각각의 단위 블록의 블록 게인 값을 각각의 단위 블록에 속한 픽셀의 보상 게인 값으로 결정하는
표시 장치.
10. The method of claim 9,
The compensation gain value calculation unit
converting the stress value of each unit block into a block gain value, and determining the block gain value of each unit block as a compensation gain value of a pixel belonging to each unit block
display device.
제14항에 있어서,
상기 보상 게인 값 산출부는
미리 정해진 보간 마스크를 스트레스 블록에 적용하여 각각의 단위 블록의 블록 게인 값을 보간하는
표시 장치.
15. The method of claim 14,
The compensation gain value calculation unit
The block gain value of each unit block is interpolated by applying a predetermined interpolation mask to the stress block.
display device.
제14항에 있어서,
상기 보상 게인 값 산출부는
인접하는 단위 블록 상에 픽셀 보간 영역을 설정하는 단계; 및
각 픽셀의 위치 및 상기 인접하는 단위 블록 각각의 블록 게인 값을 기초로 상기 픽셀 보간 영역에 속하는 각 픽셀의 보상 게인 값을 보간하는
표시 장치.
15. The method of claim 14,
The compensation gain value calculation unit
setting a pixel interpolation area on an adjacent unit block; and
interpolating a compensation gain value of each pixel belonging to the pixel interpolation region based on the position of each pixel and the block gain value of each of the adjacent unit blocks
display device.
KR1020190176536A 2019-12-27 2019-12-27 Display device and method for controlling display device KR102657413B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190176536A KR102657413B1 (en) 2019-12-27 2019-12-27 Display device and method for controlling display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190176536A KR102657413B1 (en) 2019-12-27 2019-12-27 Display device and method for controlling display device

Publications (2)

Publication Number Publication Date
KR20210083846A true KR20210083846A (en) 2021-07-07
KR102657413B1 KR102657413B1 (en) 2024-04-12

Family

ID=76862184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190176536A KR102657413B1 (en) 2019-12-27 2019-12-27 Display device and method for controlling display device

Country Status (1)

Country Link
KR (1) KR102657413B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150104662A (en) * 2014-03-05 2015-09-16 삼성디스플레이 주식회사 Display device and method for driving the same
KR20170003251A (en) * 2015-06-30 2017-01-09 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20170081094A (en) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Organic Light Emitting diode Display and Method for Comensating Image Quality thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150104662A (en) * 2014-03-05 2015-09-16 삼성디스플레이 주식회사 Display device and method for driving the same
KR20170003251A (en) * 2015-06-30 2017-01-09 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20170081094A (en) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Organic Light Emitting diode Display and Method for Comensating Image Quality thereof

Also Published As

Publication number Publication date
KR102657413B1 (en) 2024-04-12

Similar Documents

Publication Publication Date Title
US8896641B2 (en) Organic light emitting diode display device and method of driving the same
US9299283B2 (en) Apparatus for compensating color characteristics in display device and compensating method thereof
CN103871364B (en) Organic light-emitting display device and driving method thereof
US20170132979A1 (en) Organic Light Emitting Diode Display and Method for Driving the Same
US20150187094A1 (en) Display device and method for driving the same
KR20130030600A (en) Optical compensation method and driving method for organic light emitting display device
KR102138590B1 (en) Apparatus and Method for Generating of Luminance Correction Data
KR101958448B1 (en) Organic Light Emitting Display Device
KR20140116690A (en) Display device, data processing device for the same and method thereof
KR102041968B1 (en) Timing controller, driving method thereof, and display device using the same
KR102315266B1 (en) System and method of compesating brightness, display device having thereof
KR20180014379A (en) Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same
KR20210084244A (en) Display device and method for controlling display device
TWI751815B (en) Display device and method for controlling display device
KR20150075605A (en) Organic light emitting display device and method for driving thereof
WO2019103860A1 (en) Display degradation compensation
KR102536347B1 (en) Display Device and Method of Driving the same
US9501968B2 (en) Organic light emitting display device and driving method thereof
KR102090605B1 (en) Data converting circuit and display apparatus using the same
KR101857627B1 (en) Organic Light Emitting Display Device and Driving Method thereof
KR102379777B1 (en) Electroluminescent System And How To Set Reference Voltage Of The Same
KR102604412B1 (en) Real Time Compensation Circuit And Electroluminescent Display Device Including The Same
KR102018752B1 (en) Apparatus and Method for Adjusting Luminance, Organic Light Emitting Display Device
KR102604413B1 (en) Real Time Compensation Circuit And Electroluminescent Display Device Including The Same
KR102657413B1 (en) Display device and method for controlling display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant