KR20210080041A

KR20210080041A - 표시장치, 게이트 구동회로 및 구동방법

Info

Publication number: KR20210080041A
Application number: KR1020190172408A
Authority: KR
Inventors: 최우석
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-12-20
Filing date: 2019-12-20
Publication date: 2021-06-30
Also published as: KR102601635B1

Abstract

본 발명의 실시예들은 표시장치, 게이트 구동회로 및 구동방법에 관한 것으로서, 잔상 방지 또는 동영상 응답속도 향상을 위하여 실제 영상 사이마다 페이크 영상을 삽입하는 페이크 데이터 삽입 구동을 제공하고, 페이크 데이터 삽입 구동 이후의 스캔신호의 턴-온 레벨 전압을 높게 해주고, 페이크 데이터 삽입 구동 이후의 스캔신호의 턴-온 레벨 전압 구간의 시간적 길이를 짧게 해줌으로써, 고해상도 구현 시에도 영상 품질을 향상시켜줄 수 있다.

Description

표시장치, 게이트 구동회로 및 구동방법{DISPLAY DEVICE, GATE DRIVING CIRCUIT, AND DRIVING METHOD}

본 발명의 실시예들은 표시장치, 게이트 구동회로 및 구동방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 디스플레이 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 이에 따라, 액정표시장치, 유기발광표시장치, 퀀텀닷 표시장치 등과 같은 다양한 형태의 표시장치가 개발되고 있다.

이러한 표시장치는 표시패널에 배열된 다수의 서브픽셀 각각에 배치된 캐패시터를 충전시키고 이를 활용하여 디스플레이 구동을 수행할 수 있다. 하지만, 종래의 표시장치의 경우, 각 서브픽셀에서의 충전이 부족한 현상이 발생하여 화상 품질이 저하되는 문제점이 초래될 수 있다. 이러한 문제점뿐만 아니라, 종래의 표시장치의 경우, 영상이 구분되지 않고 끌리는 현상이 발생하거나 라인 위치 별 발광 기간 차이에 의해 휘도 편차가 발생하여 화상 품질이 저하되는 문제점도 초래될 수 있다.

본 발명의 실시예들은 서브픽셀들의 오버랩 구동을 통해 향상된 충전율과 이를 통해 화상 품질을 개선해줄 수 있는 표시장치, 게이트 구동회로 및 구동방법을 제공할 수 있다.

본 발명의 실시예들은 실제의 영상과 다른 영상(페이크 영상)을 중간 중간에 표시해주기 위한 페이크 데이터 삽입 구동을 통해, 잔상을 방지하고 동영상 응답속도를 향상하여 동영상 품질을 개선해줄 수 있는 표시장치, 게이트 구동회로 및 구동방법을 제공할 수 있다.

본 발명의 실시예들은 고해상도 구현을 위한 오버랩 구동과 페이크 데이터 삽입 구동을 동시에 수행할 때 발생할 수 있는 영상 품질 저하의 원인을 페이크 데이터 삽입 구동에 따른 영상 표시 지연으로 규명하고, 페이크 데이터 삽입 구동에 따른 영상 표시 지연을 방지 또는 완화해주어, 고해상도 구현 시에도 영상 품질을 향상시켜줄 수 있는 표시장치, 게이트 구동회로 및 구동방법을 제공할 수 있다.

본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 스캔신호 라인과 연결된 다수의 서브픽셀을 포함하고, 다수의 서브픽셀 각각은 발광 소자, 발광 소자를 구동하기 위한 구동 트랜지스터와, 스캔신호 라인을 통해 공급된 스캔신호에 따라 데이터 라인과 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 스캔 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 포함하는 표시패널과, 다수의 데이터 라인을 구동하기 위한 데이터 구동회로와, 다수의 스캔신호 라인을 구동하기 위한 게이트 구동회로를 포함하는 표시장치를 제공할 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 다수의 서브픽셀은 매트릭스 형태로 배열되어 다수의 서브픽셀 행을 형성하고, 다수의 서브픽셀 행은 (i+1)번째 내지 (i+6)번째 서브픽셀 행을 포함할 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 다수의 스캔신호 라인은 (i+1)번째 내지 (i+6)번째 서브픽셀 행에 각각 대응되는 (i+1)번째 내지 (i+6)번째 스캔신호 라인을 포함할 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 게이트 구동회로는, (i+1)번째 내지 (i+6)번째 스캔신호 라인으로 턴-온 레벨 전압 구간을 순차적으로 갖는 (i+1)번째 내지 (i+6)번째 스캔신호를 인가할 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+3)번째 스캔신호의 턴-온 레벨 전압 구간의 일 부분과 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 일 부분은 오버랩 될 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+4)번째 스캔신호의 턴-온 레벨 전압 구간과 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간은 미 오버랩 될 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 게이트 구동회로는, (i+4)번째 스캔신호의 턴-온 레벨 전압 구간과 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간이 미 오버랩 되는 기간 동안, 다수의 스캔신호 라인 중 둘 이상의 스캔신호 라인으로 동일한 타이밍에 턴-온 레벨 전압 구간을 갖는 둘 이상의 스캔신호를 인가할 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값은 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값보다 높을 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이보다 짧을 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+6)번째 스캔신호는 턴-온 레벨 전압 구간의 시작 시점은 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 시작 시점과 대응되고, (i+6)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이보다 길 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+6)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값은 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값과 대응될 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값은 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값보다 미리 설정된 부스트 전압만큼 부스팅 된 전압 값일 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+5)번째 스캔신호의 턴-온 레벨 전압 구간은, 기준 턴-온 레벨 전압과 부스트 전압이 더해진 부스트 턴-온 레벨 전압을 갖는 제1 턴-온 레벨 전압 구간과, 기준 턴-온 레벨 전압을 갖는 제2 턴-온 레벨 전압 구간을 포함하고, 기준 턴-온 레벨 전압은 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값과 대응될 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+6)번째 스캔신호의 턴-온 레벨 전압 구간은, 기준 턴-온 레벨 전압과 부스트 전압이 더해진 부스트 턴-온 레벨 전압을 갖는 제1 턴-온 레벨 전압 구간과, 기준 턴-온 레벨 전압을 갖는 제2 턴-온 레벨 전압 구간을 포함하고, 기준 턴-온 레벨 전압은 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값과 대응될 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+6)번째 스캔신호의 턴-온 레벨 전압 구간의 시작 시점은, (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 시작 시점과 대응되고, (i+6)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 (i+5)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적인 길이보다 길 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+6)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적인 길이는 (i+5)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적 길이와 대응되고, (i+6)번째 스캔신호의 제2 턴-온 레벨 전압 구간의 시간적인 길이는 (i+5)번째 스캔신호의 제2 턴-온 레벨 전압 구간의 시간적 길이보다 길 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+6)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적인 길이는 (i+5)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적 길이보다 길고, (i+6)번째 스캔신호의 제2 턴-온 레벨 전압 구간의 시간적인 길이는 (i+5)번째 스캔신호의 제2 턴-온 레벨 전압 구간의 시간적 길이와 대응될 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 데이터 구동회로는, (i+1)번째 내지 (i+6)번째 스캔신호의 턴-온 레벨 전압 구간 동안, (i+1)번째 내지 (i+6)번째 서브픽셀 행에 포함되는 서브픽셀들로 리얼 영상과 대응되는 영상 데이터 전압들을 공급할 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 데이터 구동회로는, (i+4)번째 스캔신호의 턴-온 레벨 전압 구간과 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간이 미 오버랩 되는 기간 동안, 다수의 서브픽셀 행 중 둘 이상의 서브픽셀 행에 포함되는 서브픽셀들로 리얼 영상과 관련이 없는 페이크 영상과 대응되는 페이크 데이터 전압을 공급할 수 있다. 페이크 데이터 전압이 공급되는 둘 이상의 서브픽셀 행은, 동일한 타이밍에 턴-온 레벨 전압 구간을 갖는 둘 이상의 스캔신호가 인가되는 둘 이상의 스캔신호 라인과 대응될 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 데이터 구동회로는, 리얼 영상은 육안으로 인지 가능한 영상이고, 페이크 영상은 육안으로 인지 불가능한 영상이고, 페이크 데이터 전압은 블랙 데이터 전압, 저계조 데이터 전압, 또는 단색 데이터 전압일 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 다수의 서브픽셀 각각은, 센스신호 라인을 통해 공급된 센스신호에 따라 기준 라인과 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 센스 트랜지스터를 더 포함하고, 센스신호와 스캔신호는 동일한 신호 파형을 갖거나, 센스신호와 스캔신호는 동일한 길이의 턴-온 레벨 전압 구간을 가질 수 있다.

본 발명의 실시예들에 따른 표시장치에서, (i+4)번째 스캔신호의 턴-온 레벨 전압 구간은 1 수평시간 보다 길 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 다수의 서브픽셀은 매트릭스 형태로 배열되어 다수의 서브픽셀 행을 형성하고, 본 발명의 실시예들에 따른 표시장치에서, 데이터 구동회로는, 한 프레임 시간 내 제1 기간 직전에 다수의 서브픽셀 행 중 하나의 서브픽셀 행에 배치된 서브픽셀들로 영상을 표시하기 위한 영상 데이터 전압을 공급하고, 제1 기간 동안, 다수의 서브픽셀 행 중 둘 이상의 서브픽셀 행에 배치된 서브픽셀들로 영상과 다른 페이크 영상을 표시하기 위한 페이크 데이터 전압을 공급할 수 있다.

본 발명의 실시예들에 따른 표시장치에서, 게이트 구동회로는, 제1 기간 이전에는, 기준 턴-온 레벨 전압을 갖는 스캔신호를 출력하고, 제1 기간 직후에는, 기준 턴-온 레벨 전압보다 높은 턴-온 레벨 전압을 갖는 스캔신호를 출력할 수 있다.

본 발명의 실시예들은, 제1 구동 기간 동안 기준 턴-온 레벨 전압을 출력하고, 제2 구동 기간 동안 기준 턴-온 레벨 전압과 다른 부스트 턴-온 레벨 전압을 출력하는 게이트 전압 공급회로와, 제1 구동 기간 동안, 기준 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간들을 순차적으로 갖는 제1 스캔신호들을 제1 스캔신호 라인들로 출력하고, 제2 구동 기간 동안, 부스트 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간을 갖는 제2 스캔신호를 제2 스캔신호 라인으로 출력하는 스캔신호 출력회로를 포함하는 게이트 구동회로를 제공할 수 있다.

본 발명의 실시예들에 따른 게이트 구동회로에서, 제1 구동 기간 동안의 제1 스캔신호들의 턴-온 레벨 전압 구간은 서로 오버랩 되고, 제1 구동 기간 동안의 제1 스캔신호들의 턴-온 레벨 전압 구간과 제2 구동 기간 동안의 제2 스캔신호의 턴-온 레벨 전압 구간은 미 오버랩 될 수 있다.

본 발명의 실시예들에 따른 게이트 구동회로에서, 제2 구동 기간 동안의 제2 스캔신호의 턴-온 레벨 전압 구간에서의 부스트 턴-온 레벨 전압은, 제1 구동 기간 동안의 제1 스캔신호들의 턴-온 레벨 전압 구간에서의 기준 턴-온 레벨 전압보다 높을 수 있다.

본 발명의 실시예들에 따른 게이트 구동회로에서, 제2 구동 기간 동안의 제2 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 제1 구동 기간 동안의 제1 스캔신호들의 턴-온 레벨 전압 구간의 시간적인 길이보다 짧을 수 있다.

본 발명의 실시예들에 따른 게이트 구동회로에서, 제1 구동 기간 이후 및 제2 구동 기간 이후에는 표시패널에는 리얼 영상이 표시되고, 제1 구동 기간과 제2 구동 기간 사이에는, 표시패널에는 리얼 영상과 다른 페이크 영상이 표시될 수 있다.

본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 스캔신호 라인과 연결된 다수의 서브픽셀을 포함하는 표시패널과, 다수의 데이터 라인을 구동하기 위한 데이터 구동회로와, 다수의 스캔신호 라인을 구동하기 위한 게이트 구동회로를 포함하는 표시장치의 구동방법을 제공할 수 있다.

본 발명의 실시예들에 따른 표시장치의 구동방법은, 제1 구동 기간 동안, 기준 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간들을 순차적으로 갖는 제1 스캔신호들을 제1 스캔신호 라인들로 순차적으로 출력하는 제1 단계와, 제2 구동 기간 동안, 기준 턴-온 레벨 전압과 다른 부스트 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간을 갖는 제2 스캔신호를 제2 스캔신호 라인으로 출력하는 제2 단계를 포함할 수 있다.

본 발명의 실시예들에 따른 표시장치의 구동방법에서, 제1 구동 기간 동안의 제1 스캔신호들의 턴-온 레벨 전압 구간은 서로 오버랩 되고, 제1 구동 기간 동안의 제1 스캔신호들의 턴-온 레벨 전압 구간과 제2 구동 기간 동안의 제2 스캔신호의 턴-온 레벨 전압 구간은 미 오버랩 될 수 있다.

본 발명의 실시예들에 따른 표시장치의 구동방법에서, 제2 구동 기간 동안의 제2 스캔신호의 턴-온 레벨 전압 구간에서의 부스트 턴-온 레벨 전압은, 제1 구동 기간 동안의 제1 스캔신호들의 턴-온 레벨 전압 구간에서의 기준 턴-온 레벨 전압보다 높을 수 있다.

본 발명의 실시예들에 따른 표시장치의 구동방법에서, 제1 구동 기간 이후 및 제2 구동 기간 이후에는 표시패널에는 리얼 영상이 표시되고, 제1 구동 기간과 제2 구동 기간 사이에는, 표시패널에는 리얼 영상과 다른 페이크 영상이 표시될 수 있다.

본 발명의 실시예들에 따른 표시장치의 구동방법에서, 제2 구동 기간 동안의 제2 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 제1 구동 기간 동안의 제1 스캔신호들의 턴-온 레벨 전압 구간의 시간적인 길이보다 짧을 수 있다.

본 발명의 실시예들에 따른 표시장치의 구동방법은, 제1 단계 및 제2 단계 사이에, 기준 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간들을 동일한 타이밍에 갖는 스캔신호들을 둘 이상의 스캔신호 라인들로 동시에 출력하는 제3 단계를 더 포함할 수 있다.

본 발명의 실시예들에 의하면, 서브픽셀들의 오버랩 구동을 통해 향상된 충전율과 이를 통해 화상 품질을 개선해줄 수 있는 표시장치, 게이트 구동회로 및 구동방법을 제공할 수 있다.

본 발명의 실시예들에 의하면, 실제의 영상과 다른 영상(페이크 영상)을 중간 중간에 표시해주기 위한 페이크 데이터 삽입 구동을 통해, 잔상을 방지하고 동영상 응답속도를 향상하여 동영상 품질을 개선해줄 수 있는 표시장치, 게이트 구동회로 및 구동방법을 제공할 수 있다.

본 발명의 실시예들에 의하면, 고해상도 구현을 위한 오버랩 구동과 페이크 데이터 삽입 구동을 동시에 수행할 때 발생할 수 있는 영상 품질 저하의 원인을 페이크 데이터 삽입 구동에 따른 영상 표시 지연으로 규명하고, 페이크 데이터 삽입 구동에 따른 영상 표시 지연을 방지 또는 완화해주어, 고해상도 구현 시에도 영상 품질을 향상시켜줄 수 있는 표시장치, 게이트 구동회로 및 구동방법을 제공할 수 있다.

도 1은 본 발명의 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 표시장치의 표시패널에 배치된 서브픽셀의 등가회로를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 표시장치의 시스템 구현 예시도이다.
도 4는 본 발명의 실시예들에 따른 표시장치의 페이크 데이터 삽입 구동을 나타낸 다이어그램이다.
도 5는 본 발명의 실시예들에 따른 표시장치의 페이크 데이터 삽입 구동에 따른 화면 변화를 나타낸 다이어그램이다.
도 6 및 도 7은 본 발명의 실시예들에 따른 표시장치가 페이크 데이터 삽입 구동과 오버랩 구동을 수행하는 경우, 구동 타이밍 다이어그램이다.
도 8 및 도 9는 본 발명의 실시예들에 따른 표시장치가 수행하는 페이크 데이터 삽입 구동의 원리를 설명하기 위한 다이어그램들이다.
도 10은 본 발명의 실시예들에 따른 표시장치가 고해상도로 구현된 경우, 페이크 데이터 삽입 구동의 타이밍 다이어그램이다.
도 11은 본 발명의 실시예들에 따른 표시장치가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동에 대한 타이밍 다이어그램이다.
도 12는 본 발명의 실시예들에 따른 표시장치가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동에 따라, 페이크 데이터 삽입 전후의 스캔신호 파형들을 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 표시장치가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동에 대한 다른 타이밍 다이어그램이다.
도 14는 본 발명의 실시예들에 따른 표시장치가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동에 따라, 페이크 데이터 삽입 전후의 스캔신호 파형들을 나타낸 다른 도면이다.
도 15는 본 발명의 실시예들에 따른 표시장치가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동을 제공하기 위한 게이트 구동회로를 나타낸 블록 다이어그램이다.
도 16은 본 발명의 실시예들에 따른 표시장치의 구동방법에 대한 흐름도이다.

본 발명은 잔상 방지 또는 동영상 응답속도 향상을 위하여 실제 영상 사이마다 페이크 영상을 삽입하는 페이크 데이터 삽입 구동을 제공하고, 고해상도 구현 시에도 영상 품질을 향상시켜주기 위하여, 페이크 데이터 삽입 구동 이후의 스캔신호의 턴-온 레벨 전압을 높게 해주고, 페이크 데이터 삽입 구동 이후의 스캔신호의 턴-온 레벨 전압 구간의 시간적 길이를 짧게 해줄 수 있다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.

구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.

아래에서는, 본 발명의 실시예들에 대하여 도면들을 참조하여 상세하게 설명한다.

도 1은 본 발명의 실시예들에 따른 표시장치(100)의 시스템 구성도이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는 표시패널(110)과, 표시패널(110)을 구동하기 위한 구동회로를 포함할 수 있다.

구동회로는, 기능적 관점에서, 데이터 구동회로(120) 및 게이트 구동회로(130) 등을 포함할 수 있으며, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 컨트롤러(140)를 더 포함할 수 있다.

표시패널(110)은 다수의 데이터 라인(DL), 다수의 스캔신호 라인(SCL), 다수의 센스신호 라인(SENL), 다수의 기준 라인(RL) 및 다수의 서브픽셀(SP) 등을 포함할 수 있다.

표시패널(110)은 영상이 표시되는 액티브 영역과 영상이 표시되지 않는 넌-액티브 영역을 포함할 수 있다. 액티브 영역에는 이미지를 표시하기 위한 다수의 서브픽셀(SP)이 배치될 수 있다. 넌-액티브 영역에는 구동회로들(120, 130, 140)이 전기적으로 연결되거나 실장 될 수 있으며, 패드부가 배치될 수도 있다.

데이터 구동회로(120)는 다수의 데이터 라인(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인(DL)으로 데이터 전압들을 공급할 수 있다.

게이트 구동회로(130)는 다수의 게이트 라인(GL)을 구동한다. 예를 들어, 다수의 게이트 라인(GL)은 다수의 스캔신호 라인(SCL) 및 다수의 센스신호 라인(SENL) 등을 포함할 수 있다. 이에 따라, 게이트 구동회로(130)는 다수의 스캔신호 라인(SCL)을 구동하고 다수의 센스신호 라인(SENL)을 구동할 수 잇다.

컨트롤러(140)는 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 데이터 구동회로(120) 및게이트 구동회로(130)로 각종 구동제어신호(DCS, GCS)를 공급할 수 있다.

컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.

컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력 받아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동회로(120) 및 게이트 구동회로(130)로 출력한다.

예를 들어, 컨트롤러(140)는, 게이트 구동회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.

여기서, 게이트 스타트 펄스(GSP)는 게이트 구동회로(130) 각각을 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.

또한, 컨트롤러(140)는, 데이터 구동회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.

여기서, 소스 스타트 펄스(SSP)는 데이터 구동회로(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다.

컨트롤러(140)는, 데이터 구동회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.

데이터 구동회로(120)는, 컨트롤러(140)로부터 영상 데이터(DATA)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동회로(120)는 소스 구동회로라고도 한다.

이러한 데이터 구동회로(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있으며, 이 경우, 각 소스 드라이버 집적회로(SDIC)는 표시패널(110)에 연결된 회로필름(SF) 상에 실장 되고, 회로필름(SF) 상의 배선들을 통해 표시패널(110)과 전기적으로 연결될 수 있다.

게이트 구동회로(130)는, 다수의 스캔신호 라인(SCL)으로 스캔신호를 순차적으로 공급함으로써, 다수의 스캔신호 라인(SCL)을 순차적으로 구동한다. 게이트 구동회로(130)는 컨트롤러(140)의 제어에 따라, 턴-온 레벨 전압을 갖는 스캔신호 또는 턴-오프 레벨 전압을 갖는 스캔신호를 출력할 수 있다.

게이트 구동회로(130)는, 다수의 센스신호 라인(SENL)으로 센스신호를 순차적으로 공급함으로써, 다수의 센스신호 라인(SENL)을 순차적으로 구동한다. 게이트 구동회로(130)는 컨트롤러(140)의 제어에 따라, 턴-온 레벨 전압을 갖는 센스신호 또는 턴-오프 레벨 전압을 갖는 센스신호를 출력할 수 있다.

다수의 스캔신호 라인(SCL) 및 다수의 센스신호 라인(SENL)은 게이트 라인들(GL)에 해당한다. 스캔신호 및 센스신호는 트랜지스터의 게이트 노드에 인가되는 게이트 신호에 해당한다.

게이트 구동회로(130)는 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 게이트 구동회로(130)는 집적회로(IC) 형태로 구현되어 표시패널(110)과 연결된 필름 상에 실장 될 수 있다.

데이터 구동회로(120)는, 게이트 구동회로(130)에 의해 특정 스캔신호 라인(SCL)이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.

데이터 구동회로(120)는, 표시패널(110)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.

게이트 구동회로(130)는, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.

컨트롤러(140)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있으며, 타이밍 컨트롤러와 다른 제어장치일 수도 있으며, 제어장치 내 회로일 수도 있다. 컨트롤러(140)는, IC (Integrate Circuit), FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.

컨트롤러(140)는 인쇄회로기판, 가요성 인쇄회로 등 상에 실장되고, 인쇄회로기판, 가요성 인쇄회로 등을 통해 데이터 구동회로(120) 및 게이트 구동회로(130)와 전기적으로 연결될 수 있다.

컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage D differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다.

컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동회로(120) 및 게이트 구동회로(130)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage D differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다. 컨트롤러(140)는 하나 이상의 레지스터 등의 기억장소를 포함할 수 있다.

본 실시예들에 따른 표시장치(100)는, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED(Micro Light Emitting Diode) 디스플레이 등의 자 발광 디스플레이일 수 있다.

본 실시예들에 따른 표시장치(100)가 OLED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광 소자로서 포함할 수 있다. 본 실시예들에 따른 표시장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발광 소자를 포함할 수 있다. 본 실시예들에 따른 표시장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED(Micro Light Emitting Diode)를 발광 소자로서 포함할 수 있다.

도 2는 본 발명의 실시예들에 따른 표시장치(100)의 표시패널(110)에 배치된 서브픽셀(SP)의 등가회로를 나타낸 도면이다.

다수의 서브픽셀(SP) 각각은, 일 예로, 발광 소자(ED), 구동 트랜지스터(DT), 스캔 트랜지스터(SCT)) 및 스토리지 캐패시터(Cst)를 포함할 수 있다. 이러한 서브픽셀 구조를 2T(Transistor)1C(Capacitor) 구조라고 한다.

도 2를 참조하면, 다수의 서브픽셀(SP) 각각은, 발광 소자(ED), 구동 트랜지스터(DT), 스캔 트랜지스터(SCT)) 및 스토리지 캐패시터(Cst)뿐만 아니라, 센스 트랜지스터(SENT)를 더 포함할 수 있다. 이러한 서브픽셀 구조를 3T(Transistor)1C(Capacitor) 구조라고 한다.

발광 소자(ED)는 애노드 전극 및 캐소드 전극과, 애노드 전극과 캐소드 전극 사이에 위치하는 발광층을 포함할 수 있다. 예를 들어, 발광 소자(ED)는 유기발광다이오드(OLED), 발광다이오드(LED) 또는 퀀텀닷 발광 소자 등일 수 있다.

구동 트랜지스터(DT)는, 발광 소자(ED)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.

구동 트랜지스터(DT)의 제1 노드(N1)는 게이트 노드일 수 있으며, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다.

구동 트랜지스터(DT)의 제2 노드(N2)는 소스 노드 또는 드레인 노드일 수 있으며, 센스 트랜지스터(SENT)의 소스 노드 또는 드레인 노드와 전기적으로 연결되고, 발광 소자(ED)의 제1 전극과도 전기적으로 연결될 수 있다.

구동 트랜지스터(DT)의 제3 노드(N3)는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있다.

스캔 트랜지스터(SCT)는, 스캔신호 라인(SCL)에서 공급된 스캔신호(SCAN)에 따라 턴-온 또는 턴-오프 되어, 데이터 라인(DL)과 구동 트랜지스터(DT)의 제1 노드(N1) 간의 연결을 제어할 수 있다.

스캔 트랜지스터(SCT)는, 턴-온 레벨 전압을 갖는 스캔신호(SCAN)에 의해 턴-온 되어, 데이터 라인(DL)에서 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 제1 노드(N1)에 전달해줄 수 있다.

센스 트랜지스터(SENT)는, 센스신호 라인(SENL)에서 공급된 센스신호(SENSE)에 따라 턴-온 또는 턴-오프 되어, 기준 라인(RL)과 구동 트랜지스터(DT)의 제2 노드(N2) 간의 연결을 제어할 수 있다.

센스 트랜지스터(SENT)는, 턴-온 레벨 전압을 갖는 센스신호(SENSE)에 의해 턴-온 되어, 기준 라인(RL)에서 공급된 기준 전압(Vref)을 구동 트랜지스터(DT)의 제2 노드(N2)에 전달해줄 수 있다.

또한, 센스 트랜지스터(SENT)는, 턴-온 레벨 전압을 갖는 센스신호(SENSE)에 의해 턴-온 되어, 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 기준 라인(RL)으로 전달해줄 수 있다.

센스 트랜지스터(SENT)가 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 기준 라인(RL)으로 전달해주는 기능은, 구동 트랜지스터(DT)의 특성치(예를 들어, 문턱전압 또는 이동도)를 센싱하기 위한 구동 시에 이용될 수 있다. 이 경우, 기준 라인(RL)으로 전달되는 전압은 구동 트랜지스터(DT)의 특성치를 산출하기 위한 전압일 수 있다.

센스 트랜지스터(SENT)가 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 기준 라인(RL)으로 전달해주는 기능은, 발광 소자(ED)의 특성치(예를 들어, 문턱전압)를 센싱하기 구동 시에 이용될 수도 있다. 이 경우, 기준 라인(RL)으로 전달되는 전압은 발광 소자(ED)의 특성치를 산출하기 위한 전압일 수 있다.

구동 트랜지스터(DT), 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 아래에서는, 설명의 편의를 위하여, 구동 트랜지스터(DT), 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT) 각각은 n타입인 것을 예로 든다.

캐패시터(Cst)는 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 캐패시터(Cst)는 양 단의 전압 차이에 해당하는 전하량이 충전되고, 정해진 프레임 시간 동안, 양 단의 전압 차이를 유지하는 역할을 해준다. 이에 따라, 정해진 프레임 시간 동안, 해당 서브픽셀(SP)은 발광할 수 있다.

캐패시터(Cst)는, 구동 트랜지스터(DT)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.

도 3은 본 발명의 실시예들에 따른 표시장치(100)의 시스템 구현 예시도이다.

도 3을 참조하면, 표시패널(110)은 영상이 표시되는 액티브 영역(A/A)과 영상이 표시되지 않는 넌-액티브 영역(N/A)을 포함할 수 있다.

도 3을 참조하면, 데이터 구동회로(120)가 칩 온 필름(COF) 방식으로 구현된 경우, 데이터 구동회로(120)에 포함되는 각 소스 드라이버 집적회로(SDIC)는 표시패널(110)의 넌-액티브 영역(N/A)에 연결된 필름(SF) 상에 실장 될 수 있다.

도 3을 참조하면, 게이트 구동회로(130)는 GIP (Gate In Panel) 타입으로 구현될 수 있다. 이 경우, 게이트 구동회로(130)는 표시패널(110)의 넌-액티브 영역(N/A)에 형성될 수 있다. 게이트 구동회로(130)는 도 3과 다르게, COF (Chip On Film) 타입으로 구현될 수도 있다.

표시장치(100)는, 하나 이상의 소스 드라이버 집적회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해, 적어도 하나의 소스 인쇄회로기판(SPCB: Source Printed Circuit Board)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB: Control Printed Circuit Board)을 포함할 수 있다.

적어도 하나의 소스 인쇄회로기판(SPCB)에는 소스 드라이버 집적회로(SDIC)가 실장 된 필름(SF)이 연결될 수 있다. 즉, 소스 드라이버 집적회로(SDIC)가 실장 된 필름(SF)은 일 측이 표시패널(110)과 전기적으로 연결되고 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다.

컨트롤 인쇄회로기판(CPCB)에는, 데이터 구동회로(120) 및 게이트 구동회로(130) 등의 동작을 제어하는 컨트롤러(140)와, 표시패널(110), 데이터 구동회로(120) 및 게이트 구동회로(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적회로(PMIC: Power Management IC, 410) 등이 실장될 수 있다.

적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있다. 여기서, 연결 부재는, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다. 적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.

표시장치(100)는, 컨트롤 인쇄회로기판(CPCB)와 전기적으로 연결된 세트 보드(330)를 더 포함할 수 있다. 이러한 세트 보드(330)는 파워 보드라고도 할 수 있다. 이러한 세트 보드(330)에는 표시장치(100)의 전체적인 파워를 관리하는 메인 파워 관리 회로(320, M-PMC: Main Power Management Circuit)가 존재할 수 있다.

파워 관리 집적회로(310)는 표시패널(110)과 그 구동 회로(120, 130, 140) 등을 포함하는 표시모듈에 대한 파워를 관리하는 회로이고, 메인 파워 관리 회로(320)는 표시모듈을 포함한 전체적인 파워를 관리하는 회로이고, 파워 관리 집적회로(310)와 연동할 수 있다.

도 4는 본 발명의 실시예들에 따른 표시장치(100)의 페이크 데이터 삽입(FDI: Fake Data Insertion) 구동을 나타낸 다이어그램이고, 도 5는 본 발명의 실시예들에 따른 표시장치(100)의 페이크 데이터 삽입 구동에 따른 화면 변화를 나타낸 다이어그램이다.

도 4를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 잔상을 방지하여 동영상 품질을 개선하고 동영상 응답속도(MPRT: Moving Picture Response Time)를 개선하기 위하여, 한 프레임 시간 내에서 리얼 영상(Real Image)과 다른 페이크 영상(Fake Image)을 중간 중간에 삽입하여 표시하는 기능을 수행할 수 있다. 페이크 데이터 삽입 기능을 설명하기에 앞서, 표시패널(110)의 구조 및 구동을 간략하게 설명한다.

표시패널(110)에 배치된 다수의 서브픽셀(SP)은 매트릭스 형태로 배열될 수 있다. 이에 따라, 표시패널(110)에 배치된 다수의 서브픽셀(SP)은 다수의 서브픽셀 행(Sub-Pixel Row)을 형성한다. 이러한 다수의 서브픽셀 행은 순차적으로 스캐닝 될 수 있다.

각 서브픽셀(SP)이 3T1C 구조를 갖는 경우, 다수의 서브픽셀 행 각각에는, 스캔신호(SCAN)를 전달하기 위한 스캔신호 라인(SCL)과, 센스신호(SENSE)를 전달하기 위한 센스신호 라인(SENL)이 배치될 수 있다.

표시패널(110)에는 다수의 서브픽셀 열이 존재할 수 있으며, 다수의 서브픽셀 열 각각에는, 1개의 데이터 라인(DL)이 대응되어 배치될 수 있다. 경우에 따라서, 2개 또는 3개 이상의 서브픽셀 열마다 1개의 데이터 라인(DL)이 배치될 수도 있다.

표시패널(110)에 배치된 다수의 서브픽셀 행은 순차적으로 구동된다. 전술한 서브픽셀 구동 동작과 같이, 다수의 서브픽셀 행 중에서 (n+1)번째 서브픽셀 행이 구동될 때, (n+1)번째 서브픽셀 행에 배열된 서브픽셀들(SP)에 스캔신호(SCAN) 및 센스신호(SENSE)가 인가되고, 다수의 데이터 라인(DL)을 통해 (n+1)번째 서브픽셀 행(R(n+1))에 배열된 서브픽셀들(SP)에 영상 데이터 전압(Vdata)이 공급된다.

이어서, (n+1)번째 서브픽셀 행 아래에 위치한 (n+2)번째 서브픽셀 행이 구동된다. (n+2)번째 서브픽셀 행에 배열된 서브픽셀들(SP)에 스캔신호(SCAN) 및 센스신호(SENSE)가 인가되고, 다수의 데이터 라인(DL)을 통해 (n+2)번째 서브픽셀 행(R(n+2))에 배열된 서브픽셀들(SP)에 영상 데이터 전압(Vdata)이 공급된다.

이러한 방식으로, 다수의 서브픽셀 행은 순차적으로 영상 데이터 기록이 이루어진다. 여기서, 영상 데이터 기록은 전술한 서브픽셀 구동 동작에서 영상 데이터 기록 단계에서 이루어지는 절차이다.

다수의 서브픽셀 행은, 한 프레임 시간 동안, 전술한 서브픽셀 구동 동작에 따라, 영상 데이터 기록 단계, 부스팅 단계 및 발광 단계가 순차적으로 진행될 수 있다.

도 4를 참조하면, 다수의 서브픽셀 행 각각은 한 프레임 시간 내에서 서브픽셀 구동 동작의 발광 단계에 따라 "리얼 영상(Real Image)"이 표시되는 "리얼 영상 기간(RIP)"이 끝까지 지속되지 않는다. 여기서, 리얼 영상 기간(RIP)을 "발광 기간"이라고도 할 수 있다.

본 명세서에서 "리얼 영상(Real Image)"은 사용자에게 육안으로 실제 보여지는 영상을 의미한다. 본 명세서에서, 리얼 영상(Real Image)을 표시하기 위한 구동을 "리얼 디스플레이 구동(Real Display Driving)"이라고 한다.

본 명세서에서는 "리얼 영상"과 다른 영상으로서 "페이크 영상(Fake Image)"이 언급된다. 본 명세서에서 "페이크 영상(Fake Image)"은 사용자에게 육안으로 실제로는 보여지지 않는 영상으로서, 리얼 영상들 사이마다 또는 프레임 화면 내 리얼 영상과 함께 표시되는 영상으로서, 아주 짧은 시간만 잠깐 보였다가 사라지기 때문에 사용자가 인지하지 못하는 영상이다. 예를 들어, 본 발명의 실예들에 따른 페이크 영상(Fake Image)은 블랙 영상, 저계조 영상, 또는 단색 영상 등일 수 있으며, 사용자에게 인지될 수 없는 영상이면 무엇이든 가능할 수 있다. 본 명세서에서, 페이크 영상(Fake Image)을 표시하기 위한 구동을 "페이크 디스플레이 구동(Fake Display Driving)"이라고 한다.

도 4를 참조하면, 다수의 서브픽셀 행 각각은, 한 프레임 시간 중 일부 시간(RIP) 동안에는 리얼 디스플레이 구동이 진행되고, 나머지 시간(FIP) 동안에는 페이크 디스플레이 구동이 진행될 수 있다.

도 4를 참조하면, 한 프레임 시간 동안, 1개의 서브픽셀(SP)은, 리얼 디스플레이 구동(영상 데이터 기록 단계, 부스팅 단계 및 발광 단계)를 통해, 한 프레임 시간 중 일부 기간에 해당하며 리얼 영상(Real Image)이 표시되는 리얼 영상 기간(RIP) 동안 발광하고, 이어서, 페이크 디스플레이 구동을 통해, 한 프레임 시간 중 리얼 영상 기간(RIP)을 제외한 나머지 기간 동안 리얼 영상(Real Image)과 다른 페이크 영상(Fake Image)이 표시되거나 발광하지 않는다.

한 프레임 시간 중 서브픽셀(SP)이 발광하지 않거나 페이크 영상(Fake Image)이 표시되는 기간을 "페이크 영상 기간(FIP)"이라고 한다. 여기서, "페이크 영상 기간(FIP)"은 비 발광 기간이라고도 할 수 있다.

페이크 디스플레이 구동(Fake Display Driving)은 리얼 영상(Real Image)을 표시하기 위한 리얼 디스플레이 구동과는 다른 가짜 구동으로서, 페이크 영상(Fake Image)을 리얼 영상들(Real Image) 사이마다 표시하기 위한 구동이다. 이러한 페이크 디스플레이 구동은 리얼 영상들(Real Image) 사이에 가짜 영상(Fake Image)을 삽입하는 방식으로 수행될 수 있다.

따라서, 페이크 디스플레이 구동을 "페이크 데이터 삽입(FDI) 구동"이라고도 한다. 아래에서는, 페이크 디스플레이 구동을 "페이크 데이터 삽입(FDI) 구동"이라고 기재한다.

리얼 디스플레이 구동 시, 리얼 영상을 표시하기 위하여 리얼 영상(Real Image)에 대응되는 영상 데이터 전압(Vdata)이 서브픽셀들(SP)에 공급된다. 이와 다르게, 페이크 데이터 삽입 구동 시, 리얼 영상(Real Image)과는 전혀 관계가 없는 페이크 영상(Fake Image)에 대응되는 페이크 데이터 전압이 하나 이상의 서브픽셀(SP)로 공급된다.

즉, 일반적인 리얼 디스플레이 구동 시 서브픽셀들(SP)로 공급되는 영상 데이터 전압(Vdata)은 프레임에 따라 또는 영상에 따라 가변 될 수 있지만, 페이크 데이터 삽입 구동 시 하나 이상의 서브픽셀(SP)로 공급되는 페이크 데이터 전압은 프레임에 따라 또는 영상에 따라 가변 되지 않고 일정할 수 있다.

아래에서는, 리얼 영상과 대응되는 데이터 전압을 영상 데이터 전압 또는 리얼 영상 데이터 전압이리고 기재하고, 페이크 영상과 대응되는 데이터 전압을 페이크 데이터 전압 또는 페이크 데이터 전압이라고 기재한다. 예를 들어, 페이크 데이터 전압은, 블랙 데이터 전압, 저계조 데이터 전압, 또는 단색 데이터 전압 등일 수 있다.

도 4를 참조하면, 리얼 디스플레이 구동 시, 다수의 서브픽셀 행이 1개씩 스캐닝 되어 리얼 영상 데이터가 순차적으로 기록된다(Real Image Data Write). 따라서, 다수의 서브픽셀 행에 각각 대응되는 다수의 스캔신호 라인(SCL)은 1개씩 순차적으로 스캐닝 된다(Real Image Gate Scan).

도 4를 참조하면, 페이크 디스플레이 구동(페이크 데이터 삽입 구동) 시, 다수의 서브픽셀 행이 k(k는 2 이상의 자연수)개씩 순차적으로 스캐닝 되어 페이크 데이터가 기록된다(Fake Image Data Write). 즉, 어느 한 시점에 k개의 서브픽셀 행에는 페이크 데이터가 동시에 기록된다. 따라서, 다수의 서브픽셀 행에 각각 대응되는 다수의 스캔신호 라인(SCL)은 k개씩 순차적으로 스캐닝 된다(Fake Image Gate Scan).

다시 말해, 어느 한 시점에서, 페이크 데이터 삽입 구동 시, 페이크 데이터 전압은 k개의 서브픽셀 행에 동시에 공급될 수 있다. 어느 한 시점에서 영상 데이터 삽입 구동이 동시에 진행되는 서브픽셀 행의 개수인 k는 2 이상의 자연수이다. 예를 들어, 어느 한 시점에 페이크 데이터 삽입 구동이 함께 이루어지는 서브픽셀 행의 개수(k)는 2개, 4개, 또는 8개 등일 수 있다.

도 4 및 도 5를 참조하면, 페이크 영상이 블랙 영상이라고 가정할 때, 제1 시점(#1)에서, 화면 상단에 위치한 k개의 서브픽셀 행이 위치하는 영역이 페이크 영상이 표시되고, 나머지 영역은 리얼 영상이 표시될 수 있다. 제2 시점(#2)에서, 화면 중간에 위치한 k개의 서브픽셀 행이 위치하는 영역이 페이크 영상이 표시되고, 나머지의 위아래 영역은 리얼 영상이 표시될 수 있다. 제3 시점(#3)에서, 화면 하단에 위치한 k개의 서브픽셀 행이 위치하는 영역이 페이크 영상이 표시되고, 나머지 영역은 리얼 영상이 표시될 수 있다.

도 6 및 도 7은 본 발명의 실시예들에 따른 표시장치(100)가 페이크 데이터 삽입 구동과 오버랩 구동(Overlap Driving)을 수행하는 경우, 구동 타이밍 다이어그램이다.

도 6은 다수의 서브픽셀 행(..., R(n+1), R(n+2), ... , R(n+10), ...)과 각각 대응되는 다수의 스캔신호 라인(SCL)에 순차적으로 인가되는 스캔신호(SCAN)를 나타낸 타이밍 다이어그램이고, 도 7은 다수의 서브픽셀 행(..., R(n+1), R(n+2), ... , R(n+10), ...) 중 제3 내지 제5 서브픽셀 행(R(n+3), R(n+4), R(n+5), R(n+6))과 각각 대응되는 스캔신호(SCAN)와 센스신호(SENSE)를 나타낸 타이밍 다이어그램이다.

도 6을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 다수의 서브픽셀 행(..., R(n+1), R(n+2), ... , R(n+10), ...) 각각에 배치된 서브픽셀들(SP)에서의 충전 시간을 충분하게 확보하여 영상을 정확하게 표현하기 위하여, 오버랩 구동(Overlap Driving)을 수행할 수 있다.

다수의 서브픽셀 행(..., R(n+1), R(n+2), ... , R(n+10), ...) 각각의 스캔신호(SCAN)는 턴-온 레벨 전압 구간(도 6에서는 하이 레벨 전압 구간으로 표시됨)을 순차적으로 갖는다.

오버랩 구동에 따르면, 다수의 서브픽셀 행(..., R(n+1), R(n+2), ... , R(n+10), ...) 각각의 스캔신호(SCAN)는1 수평시간(1H)보다 긴 수평시간(예: 2H)의 턴-온 레벨 전압 구간을 갖는다. 또한, 다수의 서브픽셀 행(..., R(n+1), R(n+2), ... , R(n+10), ...) 각각의 스캔신호(SCAN) 각각의 턴-온 레벨 전압 구간은 서로 일부분(예: 1H 구간)이 오버랩 될 수 있다.

예를 들어, 제1 서브픽셀 행(R(n+1))에 인가되는 스캔신호(SCAN)에서 2 수평시간(2H)의 길이를 갖는 턴-온 레벨 전압 구간의 뒷 부분은, 제2 서브픽셀 행(R(n+2))에 인가되는 스캔신호(SCAN)에서 2 수평시간(2H)의 길이를 갖는 턴-온 레벨 전압 구간의 앞 부분과 오버랩 될 수 있다.

아래에서는, 전술한 페이크 디스플레이 구동(페이크 데이터 삽입 구동)과 오버랩 구동을 접목한 구동 방식에 대하여 설명한다.

도 6을 참조하면, 제1 서브픽셀 행(R(n+1)), 제2 서브픽셀 행(R(n+2)), 제3 서브픽셀 행(R(n+3)), 및 제4 서브픽셀 행(R(n+4))에서 순차적으로 리얼 영상 데이터 기록(Real Image Data Write)이 진행된다.

이후, 표시패널(110)에서 제1 내지 제4 서브픽셀 행(R(n+1) ~ R(n+4))과 다른 k개의 서브픽셀 행에 대하여 페이크 데이터 삽입(FDI) 구동이 진행되어, k개의 서브픽셀 행에 페이크 데이터 기록(Fake Image Data Write)이 진행될 수 있다. 여기서, 페이크 데이터 기록이 진행되는 k개의 서브픽셀 행은, 제1 서브픽셀 행(R(n+1))보다 이전에 배치되는 서브픽셀 행들이고, 일정 시간의 리얼 영상 기간(RIP)이 이미 진행된 서브픽셀 행들일 수 있다.

이후, 제5 서브픽셀 행(R(n+5)), 제6 서브픽셀 행(R(n+6)), 제7 서브픽셀 행(R(n+7)) 및 제8 서브픽셀 행 R((n+8))이 순차적으로 리얼 영상 데이터 기록(Real Image Data Write)이 진행된다.

이후, 표시패널(110)에서 제5 내지 제8 서브픽셀 행(R(n+5) ~ R(n+8))과 다른 k개의 서브픽셀 행에 대하여 페이크 데이터 삽입(FDI) 구동이 진행되어, k개의 서브픽셀 행에 페이크 데이터 기록(Fake Image Data Write)이 진행될 수 있다. 여기서, 페이크 데이터 기록이 진행되는 k개의 서브픽셀 행은, 제5 서브픽셀 행(R(n+5))보다 이전에 배치되는 서브픽셀 행들이고, 일정 시간의 리얼 영상 기간(RIP)이 이미 진행된 서브픽셀 행들일 수 있다.

동시에 페이크 데이터 삽입 구동이 이루어지는 서브픽셀 행의 개수(k)는 동일할 수도 있고 다를 수도 있다. 일 예로, 처음의 2개의 서브픽셀 행에서 동시에 페이크 데이터 삽입 구동이 진행되고, 그 다음에는 4개의 서브픽셀 행 단위로 동시에 페이크 데이터 삽입 구동이 진행될 수 있다. 다른 예로, 처음의 4개의 서브픽셀 행에서 동시에 페이크 데이터 삽입 구동이 진행되고, 그 다음에는 8개의 서브픽셀 행 단위로 동시에 페이크 데이터 삽입 구동이 진행될 수도 있다.

전술한 페이크 데이터 삽입 구동을 통해, 동일 프레임에 실제의 영상 데이터(Real Image Data)와 페이크 데이터(Fake Image Data)를 표시함으로써, 영상이 구분되지 않고 끌리는 움직임 블러(Motion Blur) 현상을 방지하여 영상 화질을 개선해줄 수 있다.

전술한 페이크 데이터 삽입 구동 시, 데이터 라인(DL)을 통해, 리얼 영상 데이터 기록(Real Image Data Write)과 페이크 데이터 기록(Fake Image Data Write)이 이루어질 수 있다.

또한, 전술한 바와 같이, 페이크 데이터 기록을 복수의 서브픽셀 행에 동시에 진행함으로써, 서브픽셀 행의 위치에 따른 리얼 영상 기간(RIP)의 차이에 의한 휘도 편차를 보상해줄 수 있으며, 영상 데이터 기록 시간을 확보해줄 수 있다.

한편, 페이크 데이터 삽입 구동의 타이밍을 조절하여, 영상에 따라 리얼 영상 기간(RIP)의 길이를 적응적으로 조정해줄 수 있다.

영상 데이터 기록 타이밍과 페이크 데이터 기록 타이밍은 게이트 구동의 제어를 통해 가변 될 수 있다.

예를 들어, 페이크 데이터 전압(Vfake)이 블랙 데이터 전압(Vblack)인 경우, 즉, 페이크 영상이 블랙 영상인 경우, 페이크 데이터 삽입(FDI) 구동을 블랙 데이터 삽입(BDI: Black Data Insertion) 구동이라고도 할 수 있다.

페이크 데이터 삽입 구동에 의해 k개의 서브픽셀 행이 발광하지 않는 기간을 페이크 영상 기간(FIP)이라고 한다. 페이크 영상은 일 예로 블랙 영상일 수 있으므로, 페이크 영상 기간(FIP)은 블랙 영상 기간이라고도 할 수 있다.

한편, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각에 대한 게이트 구동은 순차적으로 이루어지되, 일정 시간 오버랩(Overlap) 되도록 진행될 수 있다.

도 7을 참조하면, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각의 스캔신호(SCAN)와 센스신호(SENSE)는 동일할 수 있다. 즉, 오버랩 구동 시, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각에 포함된 스캔 트랜지스터(SCT)와 센스 트랜지스터(SENT)는 동시에 턴-온 되고 턴-오프 될 수 있다. 즉, 오버랩 구동 시, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각에 포함된 스캔 트랜지스터(SCT)와 센스 트랜지스터(SENT) 각각에 인가되는 스캔신호(SCAN)와 센스신호(SENSE)는 동일한 타이밍에 턴-온 레벨 전압 구간을 갖는 동일한 게이트 신호일 수 있다.

도 6 및 도 7의 예시에 따르면, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각으로 공급되는 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 길이는, 예를 들어, 2H일 수 있다.

도 6 및 도 7의 예시에 따르면, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각으로 공급되는 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간은 서로 오버랩(Overlap)될 수 있다.

다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각으로 공급되는 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 길이는 모두 2H 일 수 있다.

서브픽셀 행 R(n+1)에 배열된 서브픽셀들(SP)의 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)에 각각 인가되는 스캔신호(SCAN) 및 센스신호(SENSE)의 턴-온 레벨 전압 구간(2H)은, 서브픽셀 행 R(n+2)에 배열된 서브픽셀들(SP)의 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)에 각각 인가되는 스캔신호(SCAN) 및 센스신호(SENSE)의 턴-온 레벨 전압 구간(2H)과 1H만큼 오버랩 될 수 있다.

서브픽셀 행 R(n+2)에 배열된 서브픽셀들(SP)의 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)에 각각 인가되는 스캔신호(SCAN) 및 센스신호(SENSE)의 턴-온 레벨 전압 구간(2H)은, 서브픽셀 행 R(n+3)에 배열된 서브픽셀들(SP)의 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)에 각각 인가되는 스캔신호(SCAN) 및 센스신호(SENSE)의 턴-온 레벨 전압 구간(2H)과 1H만큼 오버랩 될 수 있다.

서브픽셀 행 R(n+3)에 배열된 서브픽셀들(SP)의 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)에 각각 인가되는 스캔신호(SCAN) 및 센스신호(SENSE)의 턴-온 레벨 전압 구간(2H)은, 서브픽셀 행 R(n+4)에 배열된 서브픽셀들(SP)의 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)에 각각 인가되는 스캔신호(SCAN) 및 센스신호(SENSE)의 턴-온 레벨 전압 구간(2H)과 1H만큼 오버랩 될 수 있다.

도 6 및 도 7의 예시에 따르면, 각 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 길이가 2H이고, 인접한 두 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간이 1H 만큼 서로 오버랩 될 수 있다. 도 6 및 도 7의 에서와 같이, 각 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 길이가 2H인 경우, 2H 오버랩 구동이라고 한다.

오버랩 구동은 2H 오버랩 구동 이외에 다양하게 변형될 수 있다.

오버랩 구동의 다른 예로, 각 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 길이가 3H이고, 인접한 두 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간이 2H 만큼 오버랩 될 수 있다.

오버랩 구동의 또 다른 예로, 각 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 길이가 3H이고, 인접한 두 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간이 1H 만큼 오버랩 될 수 있다.

오버랩 구동의 또 다른 예로, 각 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 길이가 4H이고, 인접한 두 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간이 3H 만큼 오버랩 될 수 있다.

이와 같이, 다양한 오버랩 구동이 있을 수 있지만, 아래에서는, 설명의 편의를 위하여, 2H 오버랩 구동을 예로 들어 설명한다.

전술한 2H 오버랩 구동 시, 각 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...)에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간(2H의 길이)의 앞 부분(1H의 길이)은, 해당 서브픽셀로 데이터 전압(이는 프리-차지 데이터 전압의 역할을 함)이 인가되는 프리-차지(PC: Pre-Charge) 구동을 위한 게이트 신호 부분이다. 각 서브픽셀 행에서의 2가지의 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 뒷부분(1H의 길이)은, 해당 서브픽셀로 리얼 영상 데이터 전압(Vdata)이 인가되는 영상 데이터 기록이 이루어지게 하기 위한 게이트 신호 부분이다.

전술한 오버랩 구동을 통해, 각 서브픽셀에서의 충전율을 개선시킬 수 있고, 이를 통해 화상 품질을 향상시킬 수 있다.

전술한 페이크 데이터 삽입 구동 및 오버랩 구동을 함께 수행하는 경우, 서브픽셀 행 R(n+3)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간은, 서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간과 오버랩 된다.

여기서, 서브픽셀 행 R(n+3)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간 중 뒷부분 1H 기간은, 다음 서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간과 오버랩 되는 기간으로서, 서브픽셀 행 R(n+3)에서 영상 데이터 기록이 이루어지는 기간이다.

서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간 중 앞부분 1H 기간은 프리-차지 구동 기간이다. 그리고, 서브픽셀 행 R(n+3) 및 서브픽셀 행 R(n+4)은 페이크 데이터 삽입 구동이 진행되기 이전에 영상 데이터 기록이 이루어지는 서브픽셀 행들이다.

또한, 서브픽셀 행 R(n+5)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간은, 서브픽셀 행 R(n+6)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간과 오버랩 된다.

여기서, 서브픽셀 행 R(n+5)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간 중 뒷부분 1H 기간은, 다음 서브픽셀 행 R(n+6)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간과 오버랩 되는 기간으로서, 서브픽셀 행 R(n+5)에서 영상 데이터 기록이 이루어지는 기간이다. 서브픽셀 행 R(n+6)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간 중 앞부분 1H 기간은 프리-차지 구동 기간이다. 그리고, 서브픽셀 행 R(n+5) 및 서브픽셀 행 R(n+6)은 페이크 데이터 삽입 구동이 진행되기 이전에 영상 데이터 기록이 이루어지는 서브픽셀 행들이다.

하지만, 페이크 데이터 삽입 구동이 수행되는 바로 직전에, 서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간은 이어오는 서브픽셀 행 R(n+5)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간과 오버랩 되지 않는다.

서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간 중 뒷부분 1H 기간은 서브픽셀 행 R(n+4)에서 영상 데이터 기록이 이루어지는 기간이다.

서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간 중 뒷부분 1H 기간 동안, 다음 서브픽셀 행 R(n+5)에서 프리-차지 구동이 이루어지지 않는다.

페이크 데이터 삽입 구동 기간을 기준으로, 서브픽셀 행 R(n+4)은 페이크 데이터 삽입 구동의 직전에 영상 데이터 기록이 이루어지는 서브픽셀 행이고, 서브픽셀 행 R(n+5)은 페이크 데이터 삽입 구동의 직후에 영상 데이터 기록이 이루어지는 서브픽셀 행이다.

서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간과 다음 서브픽셀 행 R(n+5)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간은, 페이크 데이터 삽입 구동이 진행되는 기간에 의해 서로 떨어져 있다.

도 6 및 도 7에서, Vg 그래프는 서브픽셀 행들에 포함된 서브픽셀들의 구동 트랜지스터(DT)의 제1 노드(N1)의 전압을 함께 나타낸 것으로서, 서브픽셀 구동 동작 절차에서 부스팅 단계 진입 전의 전압 상태의 변화를 나타낸다.

도 6 및 도 7을 참조하면, Vs 그래프는 서브픽셀 행들에 포함된 서브픽셀들의 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 함께 나타낸 것으로서, 서브픽셀 구동 동작 절차에서 부스팅 단계 진입 전의 전압 상태의 변화를 나타낸다.

도 6 및 도 7의 Vg 그래프를 참조하면, 페이크 데이터 삽입이 진행되는 기간을 제외한 나머지 기간에서, 각 서브픽셀 행에 포함된 서브픽셀들의 구동 트랜지스터(DT)의 제1 노드(N1)의 Vg 전압은, 영상 데이터 기록의 진행에 따른 영상 데이터 전압(Vdata)이 된다.

하지만, 페이크 데이터 삽입이 진행되는 기간 동안, 페이크 데이터 삽입 구동이 진행되는 서브픽셀 행들에 포함된 서브픽셀들의 구동 트랜지스터(DT)의 제1 노드(N1)의 Vg 전압은, 페이크 데이터 전압(Vfake)을 갖게 된다.

한편, 전술한 바와 같이, 서브픽셀 행 R(n+1), R(n+2) 및 R(n+3) 각각에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 뒷부분 기간은 다음 서브픽셀 행에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 앞부분 기간과 오버랩 된다. 하지만, 서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 뒷부분 기간은 다음 서브픽셀 행 R(n+5)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 앞부분 기간과 오버랩 되지 않는다.

따라서, 서브픽셀 행 R(n+1), R(n+2) 및 R(n+3) 각각에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간 동안, 서브픽셀 행 R(n+1), R(n+2) 및 R(n+3) 각각에 포함된 서브픽셀들의 구동 트랜지스터(DT)의 제2 노드(N2)의 전압 Vs는, 영상 데이터 기록 단계에서 기준전압(Vref)와 유사한 전압(Vref+△V)을 가지게 된다. 이때, 각 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2)의 전위차 Vgs는 Vdata-(Vref+△V)이다.

페이크 데이터 삽입 구동 기간 직전의 1H 기간, 즉, 서브픽셀 행 R(n+4)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 뒷부분 기간(다음 서브픽셀 행 R(n+5)에서의 2가지 게이트 신호(SCAN, SENSE)의 턴-온 레벨 전압 구간의 앞부분 기간과 오버랩 되지 않음) 동안, 서브픽셀 행 R(n+4)에 포함된 서브픽셀들의 구동 트랜지스터(Dt)의 제2 노드(N2)의 Vs 전압은 Vref+△V 보다 낮아진 전압(Vref+△(V/2))이 될 수 있다.

이에 따라, 각 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2)의 전위차 Vgs (Vgs(4))는 Vdata-(Vref+△(V/2))으로서, 이전 기간의 전위차(Vdata-(Vref+△V))에서보다 증가할 수 있다.

도 8 및 도 9는 본 발명의 실시예들에 따른 표시장치(100)가 수행하는 페이크 데이터 삽입(FDI) 구동의 원리를 설명하기 위한 다이어그램들이다. 단, 페이크 데이터 삽입 구동이 8개의 서브픽셀 행에서 동시에 이루어지는 경우를 가정한다. 즉, k=8인 경우를 가정한다.

한 프레임 시간 동안, 스캔신호들(SCAN(i+1) ~ SCAN(i+8), SCAN(j+1) ~ SCAN(j+8)) 각각은 턴-온 레벨 전압 구간과 턴-오프 레벨 전압 구간을 가질 수 있다.

스캔신호들(SCAN(i+1) ~ SCAN(i+8), SCAN(j+1) ~ SCAN(j+8)) 각각의 턴-온 레벨 전압 구간은 스캔 트랜지스터(SCT)를 턴-온 시킬 수 있는 턴-온 레벨 전압(VGH)이고, 스캔신호들(SCAN(i+1) ~ SCAN(i+8), SCAN(j+1) ~ SCAN(j+8)) 각각의 턴-오프 레벨 전압 구간은 스캔 트랜지스터(SCT)를 턴-오프 시킬 수 있는 턴-오프 레벨 전압(VGL)이다. 예를 들어, 스캔 트랜지스터(SCT)가 n 타입인 경우, 턴-온 레벨 전압(VGH)은 턴-오프 레벨 전압(VGL)보다 높고, 스캔 트랜지스터(SCT)가 p 타입인 경우, 턴-온 레벨 전압(VGH)은 턴-오프 레벨 전압(VGL)보다 낮을 수 있다. 본 명세서 및 도면들에서는, 스캔 트랜지스터(SCT)가 n 타입인 경우를 예로 들고 있다.

도 8 및 도 9를 참조하면, 게이트 구동회로(130)는 오버랩 구동 방식에 따라, (i+1)번째 내지 (i+4)번째 스캔신호 라인들(SCL)로 턴-온 레벨 전압 구간을 순차적으로 갖는 (i+1)번째 내지 (i+4)번째 스캔신호(SCAN(i+1) ~ SCAN(i+4))을 출력한다.

도 8 및 도 9를 참조하면, 미리 정해진 구동 타이밍 규칙에 따라, 게이트 구동회로(130)에서 턴-온 레벨 전압 구간을 갖는 (i+4)번째 스캔신호(SCAN(i+4))가 출력된 이후, 페이크 데이터 삽입 구동이 진행된다.

이에 따라, 게이트 구동회로(130)는, (i+4)번째 스캔신호 라인(SCL) 다음의 B 지점에 해당하는 (i+5)번째 스캔신호 라인(SCL)과 그 이후의 스캔신호 라인들(SCL)로 스캔신호 출력을 중지한다.

페이크 데이터 삽입 구동 기간(Tf) 동안, 게이트 구동회로(130)는, A 영역과 대응되는 8개의 서브픽셀 행에 배치된 8개의 스캔신호 라인들(SCL)로 동일한 타이밍에 턴-온 레벨 전압 구간을 갖는 8개의 스캔신호(SCAN(j+1) ~ SCAN(j+8))를 출력한다. 이에 따라, 8개의 스캔신호 라인들(SCL)과 연결된 서브픽셀들(SP)의 스캔 트랜지스터(SCT)가 턴-온 되어, 데이터 구동회로(120)에서 출력된 페이크 데이터 전압(Vfake)이 A 영역과 대응되는 8개의 서브픽셀 행에 서브픽셀들(SP)로 공급된다.

페이크 데이터 삽입 구동 기간(Tf)이 지난 이후, 게이트 구동회로(130)는, 리얼 디스플레이 구동을 위한 게이트 신호 출력을 재개하여, 오버랩 구동 방식에 따라, (i+5)번째 내지 (i+8)번째 스캔신호 라인(SCL)으로 턴-온 레벨 전압 구간을 순차적으로 갖는 (i+5)번째 내지 (i+8)번째 스캔신호(SCAN(i+5) ~ SCAN(i+8))를 출력한다.

도 8을 참조하면, A 영역의 서브픽셀(SP)과 B 지점의 서브픽셀(SP)은 동일한 1개의 데이터 라인(DL)과 연결된다. 데이터 구동회로(130)는, 1개의 데이터 라인(DL)에 리얼 영상 데이터 전압(Vdata)과 페이크 데이터 전압(Vfake)을 동시에 출력할 수 없다.

따라서, 페이크 데이터 삽입 구동 기간(Tf) 동안, 게이트 구동회로(130)는, B 지점에 해당하는 (i+5)번째 스캔신호 라인(SCL)과 그 이후의 스캔신호 라인들(SCL)로 스캔신호 출력을 중지하는 것이다.

다시 말해, 페이크 데이터 삽입 구동 기간(Tf) 동안, (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간과, (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간을 오버랩 되지 않게 벌려주어, A 영역의 서브픽셀(SP)로 페이크 데이터 전압(Vfake)이 공급되는 타이밍이 확보될 수 있다.

도 10은 본 발명의 실시예들에 따른 표시장치(100)가 고해상도로 구현된 경우, 페이크 데이터 삽입(FDI) 구동의 타이밍 다이어그램이다.

표시패널(110)을 고해상도로 구현하는 경우, 정해진 크기 내에 더욱더 많은 서브픽셀들(SP)이 배치되고, 더욱더 많은 데이터 라인들(DL)과 게이트 라인들(SCL, SENL)이 배치된다. 표시패널(110)을 고해상도로 구현하는 경우, 정해진 한 프레임 시간 내에 더욱더 많은 서브픽셀들(SP)을 구동해야 하기 때문에, 서브픽셀들(SP) 각 서브픽셀(SP)의 스토리지 캐패시터(Cst)에 대한 충전 시간이 부족해질 수 밖에 없다.

따라서, 본 발명의 실시예들에 따른 표시장치(100)는, 고해상도 구현을 위하여, 스캔신호들(SCAN(i+1) ~ SCAN(i+8)) 각각의 턴-온 레벨 전압 구간의 길이를 1 수평시간(1H)보다 길게 해줄 수 있다.

예를 들어, 도 10에 도시된 바와 같이, 본 발명의 실시예들에 따른 표시장치(100)는, 고해상도 구현을 위하여, 스캔신호들(SCAN(i+1) ~ SCAN(i+8)) 각각의 턴-온 레벨 전압 구간의 길이를 4 수평시간(4H) 이상으로 해줄 수 있다.

도 10을 참조하면, 스캔신호들(SCAN(i+1) ~ SCAN(i+8)) 각각의 턴-온 레벨 전압 구간에 끝 부분의 1 수평시간(1H)이 영상 데이터 기록을 위한 구간에 해당한다.

도 10을 참조하면, 고해상도 구현을 위하여, 스캔신호들(SCAN(i+1) ~ SCAN(i+8)) 각각의 턴-온 레벨 전압 구간의 시간적인 길이를 길게 해주면, 페이크 데이터 삽입 구동 기간(Tf) 직전의 리얼 영상 데이터 기록이 된 타이밍과, 페이크 데이터 삽입 구동 기간(Tf) 직후의 리얼 영상 데이터 기록이 된 타이밍 간의 시간 간격(Tr)이 길어질 수밖에 없다.

페이크 데이터 삽입 구동 기간(Tf) 직전의 리얼 영상 데이터 기록이 된 타이밍과, 페이크 데이터 삽입 구동 기간(Tf) 직후의 리얼 영상 데이터 기록이 된 타이밍 간의 시간 간격(Tr)은 페이크 데이터 삽입 구동에 의한 영상 표시 지연에 해당한다. 고해상도 구현 시, 페이크 데이터 삽입 구동에 의한 영상 표시 지연이 커질 수밖에 없고, 이는 영상 품질을 떨어뜨리는 요인이 될 수 있다.

이에, 본 발명의 실시예들은 고해상도 구현에도 불구하고, 페이크 데이터 삽입 구동에 의한 영상 표시 지연을 줄여주어, 영상 품질을 향상시켜줄 수 있는 개선된 게이트 구동 방식을 제시한다. 아래에서는, 고해상도 구현 시, 영상 표시 지연을 방지해줄 수 있는 개선된 게이트 구동 방식을 설명한다.

도 11은 본 발명의 실시예들에 따른 표시장치(100)가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동에 대한 타이밍 다이어그램이고, 도 12는 본 발명의 실시예들에 따른 표시장치(100)가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동에 따라, 페이크 데이터 삽입(FDI) 전후의 스캔신호 파형들을 나타낸 도면이다.

본 발명의 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 스캔신호 라인(SCL)과 연결된 다수의 서브픽셀(SP)을 포함하고, 다수의 서브픽셀(SP) 각각은 발광 소자(ED), 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DT)와, 스캔신호 라인(SCL)을 통해 공급된 스캔신호(SCAN)에 따라 데이터 라인(DL)과 구동 트랜지스터(DT)의 제1 노드(N1) 간의 연결을 제어하는 스캔 트랜지스터(SCT)와, 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 스토리지 캐패시터(Cst)를 포함하는 표시패널(110)과, 다수의 데이터 라인(DL)을 구동하기 위한 데이터 구동회로(120)와, 다수의 스캔신호 라인(SCL)을 구동하기 위한 게이트 구동회로(130) 등을 포함할 수 있다.

다수의 서브픽셀(SP)은 매트릭스 형태로 배열되어 다수의 서브픽셀 행을 형성할 수 있다.

도 11을 참조하면, 다수의 서브픽셀 행은 (i+1)번째 내지 (i+6)번째 서브픽셀 행을 포함할 수 있다.

도 11을 참조하면, 다수의 스캔신호 라인(SCL)은 (i+1)번째 내지 (i+6)번째 서브픽셀 행에 각각 대응되는 (i+1)번째 내지 (i+6)번째 스캔신호(SCAN(i+1) ~ SCAN(i+6)) 라인(SCL)을 포함할 수 있다.

게이트 구동회로(130)는, (i+1)번째 내지 (i+6)번째 스캔신호(SCAN(i+1) ~ SCAN(i+6)) 라인(SCL)으로 턴-온 레벨 전압 구간을 순차적으로 갖는 (i+1)번째 내지 (i+6)번째 스캔신호(SCAN(i+1) ~ SCAN(i+6))를 순차적으로 인가할 수 있다.

오버랩 구동에 따라, (i+3)번째 스캔신호(SCAN(i+3))의 턴-온 레벨 전압 구간의 일 부분과 (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간의 일 부분은 오버랩 될 수 있다.

페이크 데이터 삽입(FD) 구동에 따라, (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간과 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간은 미 오버랩 되지 않는다.

페이크 데이터 삽입 구동을 위하여, 게이트 구동회로(130)는, (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간과 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간이 미 오버랩 되는 기간 동안, 즉, 페이크 데이터 삽입 구동 기간(Tf) 동안, 다수의 스캔신호 라인(SCL) 중 페이크 데이터 전압(Vfake)을 공급받을 둘 이상의 서브픽셀 행과 연결된 둘 이상의 스캔신호 라인(SCL)으로 동일한 타이밍에 턴-온 레벨 전압 구간을 갖는 둘 이상의 스캔신호(SCAN)를 인가할 수 있다.

도 11 및 도 12를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 페이크 데이터 삽입 구동에 의한 영상 표시 지연을 줄여주기 위하여, 개선된 게이트 구동을 수행할 수 있다.

본 발명의 실시예들에 따른 개선된 게이트 구동은, 페이크 데이터 삽입 구동 기간(Tf) 이후의 스캔신호들(SCAN(i+5), SCAN(i+6) 등)의 턴-온 레벨 전압 구간을 오버 드라이브 신호 형태로 만들어주는 구동이다.

이에 따라, 게이트 구동회로(130)는, 페이크 데이터 삽입 구동 기간(Tf) 이후의 스캔신호들(SCAN(i+5), SCAN(i+6) 등)의 턴-온 레벨 전압 구간이 오버 드라이브 신호 파형이 되도록, 페이크 데이터 삽입 구동 기간(Tf) 이후의 스캔신호들(SCAN(i+5), SCAN(i+6) 등)을 제어할 수 있다.

본 발명의 실시예들에 따른 개선된 게이트 구동에 따르면, 도 11 및 도 12에 도시된 바와 같이, 페이크 데이터 삽입 구동 기간(Tf) 이후의 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH_BOOST)은 페이크 데이터 삽입 구동 기간(Tf) 이전의 (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH)보다 높을 수 있다.

본 발명의 실시예들에 따른 개선된 게이트 구동에 따르면, 고해상도 구현을 위해 스캔신호들의 턴-온 레벨 전압 구간의 시간적인 길이를 2 수평시간(2H)에서 4 수평시간(4H) 이상으로 길게 하더라도, 페이크 데이터 삽입 구동에 의한 영상 표시 지연을 줄여줄 수 있다.

도 11을 참조하면, 페이크 데이터 삽입 구동 기간(Tf) 직전의 리얼 영상 데이터 기록이 된 타이밍과 페이크 데이터 삽입 구동 기간(Tf) 직후의 리얼 영상 데이터 기록이 된 타이밍 간의 시간 간격(Tr)은 페이크 데이터 삽입 구동에 의한 영상 표시 지연 값에 해당한다.

도 11을 참조하면, 본 발명의 실시예들에 따른 게이트 구동회로(130)가 개선된 게이트 구동 방식으로 동작하는 경우, 페이크 데이터 삽입 구동에 의한 영상 표시 지연 값(Tf)은 도 10에 비해 상당히 짧아진다.

도 11 및 도 12를 참조하면, 본 발명의 실시예들에 따른 개선된 게이트 구동에 의하면, 페이크 데이터 삽입 구동 기간(Tf) 이후의 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 2H)는, 페이크 데이터 삽입 구동 기간(Tf) 이전의 (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 4H)보다 짧을 수 있다.

도 11 및 도 12를 참조하면, 페이크 데이터 삽입 구동 기간(Tf) 이후의 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 2H)는, 페이크 데이터 삽입 구동 기간(Tf) 직전의 리얼 영상 데이터 기록이 된 타이밍과, 페이크 데이터 삽입 구동 기간(Tf) 직후의 리얼 영상 데이터 기록이 된 타이밍 간의 시간 간격(Tr)에서, 페이크 데이터 삽입 구동 기간(Tf)을 뺀 시간(Tr-Tf)과 대응될 수 있다.

게이트 구동회로(130)는, 페이크 데이터 삽입 구동 기간(Tf) 이후, 페이크 데이터 삽입 구동 기간(Tf)의 바로 직전에 출력되었던 (i+4)번째 스캔신호(SCAN(i+4))의 바로 다음의 (i+5)번째 스캔신호(SCAN(i+5))만을 오버 드라이브 형태로 출력할 수 있다.

또는, 게이트 구동회로(130)는, 페이크 데이터 삽입 구동 기간(Tf) 이후, 페이크 데이터 삽입 구동 기간(Tf)의 바로 직전에 출력되었던 (i+4)번째 스캔신호(SCAN(i+4))의 바로 다음의 (i+5)번째 스캔신호(SCAN(i+5)) 뿐만 아니라, (i+6)번째 스캔신호(SCAN(i+6))도 오버 드라이브 형태로 출력할 수 있다.

도 11 및 도 12를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))는 턴-온 레벨 전압 구간의 시작 시점은 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시작 시점과 대응될 수 있다.

(i+6)번째 스캔신호(SCAN(i+6))가 인가되는 서브픽셀 행에 대한 영상 데이터 기록 타이밍은, (i+5)번째 스캔신호(SCAN(i+5))가 인가되는 서브픽셀 행에 대한 영상 데이터 기록 타이밍보다 뒤에 있다.

이에 따라, 도 11 및 도 12에 도시된 바와 같이, (i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 3H)는 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 2H)보다 길 수 있다.

도 11 및 도 12를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH_BOOST)은 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH_BOOST)과 대응될 수 있다.

도 12에서, (i+4)번째 스캔신호(SCAN(i+4)), (i+5)번째 스캔신호(SCAN(i+5)) 및 (i+6)번째 스캔신호(SCAN(i+6)) 각각에 대하여, 점선으로 표시되는 부분은 실질적인 라이징과 폴링 현상을 고려한 신호 파형이다.

도 11 및 도 12를 참조하면, (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH_BOOST)은 (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH)보다 미리 설정된 부스트 전압(Vboost)만큼 부스팅 된 전압 값(VGH_BOOST)일 수 있다.

도 11 및 도 12를 참조하면, (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간은, 기준 턴-온 레벨 전압(VGH)과 부스트 전압(Vboost)이 더해진 부스트 턴-온 레벨 전압(VGH_BOOST)을 갖는 제1 턴-온 레벨 전압 구간(Ton1)과, 기준 턴-온 레벨 전압(VGH)을 갖는 제2 턴-온 레벨 전압 구간(Ton2)을 포함할 수 있다.

(i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간에서, 제2 턴-온 레벨 전압 구간(Ton2)이 갖는 기준 턴-온 레벨 전압(VGH)은, (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH)과 대응되거나 동일할 수 있다.

(i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간 중 제1 턴-온 레벨 전압 구간(Ton1)이 오버 드라이브 된 전압 구간에 해당할 수 있다.

도 11 및 도 12를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간은, 기준 턴-온 레벨 전압(VGH)과 부스트 전압(Vboos)이 더해진 부스트 턴-온 레벨 전압(VGH_BOOST)을 갖는 제1 턴-온 레벨 전압 구간(Ton1)과, 기준 턴-온 레벨 전압(VGH)을 갖는 제2 턴-온 레벨 전압 구간(Ton2)을 포함할 수 있다.

(i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간 중 제1 턴-온 레벨 전압 구간(Ton1)이 오버 드라이브 된 전압 구간에 해당할 수 있다.

(i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간에서, 제2 턴-온 레벨 전압 구간(Ton2)이 갖는 기준 턴-온 레벨 전압(VGH)은, (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간의 최대 전압 값과 대응될 수 있다.

(i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간의 시작 시점은, (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시작 시점과 대응될 수 있다.

(i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 3H)는 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 2H)보다 길 수 있다.

도 12를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))의 제1 턴-온 레벨 전압 구간의 시간적인 길이(Ton1)는, (i+5)번째 스캔신호(SCAN(i+5))의 제1 턴-온 레벨 전압 구간의 시간적 길이(Ton1)와 대응될 수 있다.

예를 들어, (i+6)번째 스캔신호(SCAN(i+6))의 제1 턴-온 레벨 전압 구간의 시간적인 길이(Ton1)와, (i+5)번째 스캔신호(SCAN(i+5))의 제1 턴-온 레벨 전압 구간의 시간적 길이(Ton1)는 1 수평시간(1H)일 수 있다.

도 12를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))의 제2 턴-온 레벨 전압 구간의 시간적인 길이(Ton2)는 (i+5)번째 스캔신호(SCAN(i+5))의 제2 턴-온 레벨 전압 구간의 시간적 길이(Ton2)보다 길수 있다.

예를 들어, (i+6)번째 스캔신호(SCAN(i+6))의 제2 턴-온 레벨 전압 구간의 시간적인 길이(Ton2)는 2 수평시간(2H)이고, (i+5)번째 스캔신호(SCAN(i+5))의 제2 턴-온 레벨 전압 구간의 시간적 길이(Ton2)는 1 수평시간(1H)일 수 있다.

데이터 구동회로(120)는, (i+1)번째 내지 (i+6)번째 스캔신호(SCAN(i+1) ~ SCAN(i+6))의 턴-온 레벨 전압 구간 동안, (i+1)번째 내지 (i+6)번째 서브픽셀 행에 포함되는 서브픽셀(SP)들로 리얼 영상과 대응되는 영상 데이터 전압(Vdata)들을 공급할 수 있다.

데이터 구동회로(120)는, (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간과 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간이 미 오버랩 되는 기간 동안, 즉, 페이크 데이터 삽입 구동 기간(Tf) 동안, 다수의 서브픽셀 행 중 둘 이상의 서브픽셀 행에 포함되는 서브픽셀(SP)들로 리얼 영상과 관련이 없는 페이크 영상과 대응되는 페이크 데이터 전압(Vfake)을 공급할 수 있다.

페이크 데이터 전압(Vfake)이 공급되는 둘 이상의 서브픽셀 행은, 동일한 타이밍에 턴-온 레벨 전압 구간을 갖는 둘 이상의 스캔신호(SCAN)가 인가되는 둘 이상의 스캔신호 라인(SCL)과 대응될 수 있다.

리얼 영상은 육안으로 인지 가능한 영상이고, 페이크 영상은 육안으로 인지 불가능한 영상일 수 있다. 예를 들어, 페이크 데이터 전압(Vfake)은 블랙 데이터 전압, 저계조 데이터 전압, 또는 단색 데이터 전압 등일 수 있다.

다수의 서브픽셀(SP) 각각은, 센스신호 라인(SENL)을 통해 공급된 센스신호(SENSE)에 따라 기준 라인과 구동 트랜지스터(DT)의 제2 노드(N2) 간의 연결을 제어하는 센스 트랜지스터(SENT)를 더 포함할 수 있다.

센스신호 라인(SENL)에 인가된 센스신호(SENSE)와 스캔신호 라인(SCL)에 인가된 스캔신호(SCAN)는 동일한 신호 파형을 가질 수 있다.

페이크 데이터 삽입 구동 기간(Tf) 이후, 스캔신호(SCAN)가 오버 드라이브 된 파형을 가질 때, 센스신호(SENSE) 또한 오버 드라이브 된 파형을 가질 수 있다.

센스신호 라인(SENL)에 인가된 센스신호(SENSE)와 스캔신호 라인(SCL)에 인가된 스캔신호(SCAN)는 동일한 길이의 턴-온 레벨 전압 구간을 가질 수 있다.

페이크 데이터 삽입 구동 기간(Tf) 이후, 센스신호(SENSE)의 턴-온 레벨 전압 구간의 시간적인 길이는, 스캔신호(SCAN)의 턴-온 레벨 전압 구간의 짧아진 시간적 길이(Ton1+Ton2)와 대응될 수 있다.

고해상도 구현을 위하여, 페이크 데이터 삽입 구동 기간(Tf) 이전에, 게이트 구동회로(130)에서 출력된 (i+1)번째 내지 (i+4)번째 스캔신호(SCAN(i+1) ~ SCAN(i+4))의 턴-온 레벨 전압 구간은 1 수평시간 보다 길 수 있다.

예를 들어, 고해상도 구현을 위하여, 페이크 데이터 삽입 구동 기간(Tf) 이전에, 게이트 구동회로(130)에서 출력된 (i+1)번째 내지 (i+4)번째 스캔신호(SCAN(i+1) ~ SCAN(i+4))의 턴-온 레벨 전압 구간은 4 수평시간(4H) 이상일 수 있다.

도 13은 본 발명의 실시예들에 따른 표시장치(100)가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동에 대한 다른 타이밍 다이어그램이고, 도 14는 본 발명의 실시예들에 따른 표시장치(100)가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동에 따라, 페이크 데이터 삽입(FDI) 전후의 스캔신호(SCAN) 파형들을 나타낸 다른 도면이다.

도 13 및 도 14를 참조하여 설명하고자 하는 개선된 게이트 구동 방식은 도 11 및 도 12를 참조하여 설명한 게이트 구동 방식과 기본적으로 동일하며, 페이크 데이터 삽입 구동 이후, (i+5)번째 스캔신호(SCAN(i+5)) 다음의 (i+6)번째 스캔신호(SCAN(i+6))만 차이점이 있다. 이 차이점을 위주로 설명한다.

도 13 및 도 14를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))는 턴-온 레벨 전압 구간의 시작 시점은 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시작 시점과 대응될 수 있다.

(i+6)번째 스캔신호(SCAN(i+6))가 인가되는 서브픽셀 행에 대한 영상 데이터 기록 타이밍(해치로 표시된 구간의 끝 시점)은, (i+5)번째 스캔신호(SCAN(i+5))가 인가되는 서브픽셀 행에 대한 영상 데이터 기록 타이밍(해치로 표시된 구간의 끝 시점)보다 뒤에 있다.

이에 따라, 도 13 및 도 14에 도시된 바와 같이, (i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 3H)는 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 2H)보다 길 수 있다.

도 13 및 도 14를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH_BOOST)은 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH_BOOST)과 대응될 수 있다.

도 14에서, (i+4)번째 스캔신호(SCAN(i+4)), (i+5)번째 스캔신호(SCAN(i+5)) 및 (i+6)번째 스캔신호(SCAN(i+6)) 각각에 대하여, 점선으로 표시되는 부분은 실질적인 라이징과 폴링 현상을 고려한 신호 파형이다.

도 13 및 도 14를 참조하면, (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH_BOOST)은 (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH)보다 미리 설정된 부스트 전압(Vboost)만큼 부스팅 된 전압 값(VGH_BOOST)일 수 있다.

도 13 및 도 14를 참조하면, (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간은, 기준 턴-온 레벨 전압(VGH)과 부스트 전압(Vboost)이 더해진 부스트 턴-온 레벨 전압(VGH_BOOST)을 갖는 제1 턴-온 레벨 전압 구간(Ton1)과, 기준 턴-온 레벨 전압(VGH)을 갖는 제2 턴-온 레벨 전압 구간(Ton2)을 포함할 수 있다.

여기서, 기준 턴-온 레벨 전압(VGH)은, (i+4)번째 스캔신호(SCAN(i+4))의 턴-온 레벨 전압 구간의 최대 전압 값(VGH)과 대응되거나 동일할 수 있다.

도 13 및 도 14를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간은, 기준 턴-온 레벨 전압(VGH)과 부스트 전압(Vboos)이 더해진 부스트 턴-온 레벨 전압(VGH_BOOST)을 갖는 제1 턴-온 레벨 전압 구간(Ton1)과, 기준 턴-온 레벨 전압(VGH)을 갖는 제2 턴-온 레벨 전압 구간(Ton2)을 포함할 수 있다.

(i+6)번째 스캔신호(SCAN(i+6))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 3H)는 (i+5)번째 스캔신호(SCAN(i+5))의 턴-온 레벨 전압 구간의 시간적인 길이 (예: 2H)보다 길 수 있다.

도 13 및 도 14를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))의 제1 턴-온 레벨 전압 구간(Ton1)의 시간적인 길이(예: 2H)는 (i+5)번째 스캔신호(SCAN(i+5))의 제1 턴-온 레벨 전압 구간(Ton1)의 시간적 길이(예: 1H)보다 길수 있다.

예를 들어, (i+6)번째 스캔신호(SCAN(i+6))의 제1 턴-온 레벨 전압 구간의 시간적인 길이(Ton1)는 2 수평시간(2H)이고, (i+5)번째 스캔신호(SCAN(i+5))의 제1 턴-온 레벨 전압 구간의 시간적 길이(Ton1)는 1 수평시간(1H)일 수 있다.

도 13 및 도 14를 참조하면, (i+6)번째 스캔신호(SCAN(i+6))의 제2 턴-온 레벨 전압 구간(Ton2)의 시간적인 길이(예: 1H)는 (i+5)번째 스캔신호(SCAN(i+5))의 제2 턴-온 레벨 전압 구간(Ton2)의 시간적 길이(예: 1H)와 대응될 수 있다.

예를 들어, (i+6)번째 스캔신호(SCAN(i+6))의 제2 턴-온 레벨 전압 구간의 시간적인 길이(Ton2)는 1 수평시간(1H)이고, (i+5)번째 스캔신호(SCAN(i+5))의 제2 턴-온 레벨 전압 구간의 시간적 길이(Ton2)도 1 수평시간(1H)일 수 있다.

도 15는 본 발명의 실시예들에 따른 표시장치(100)가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동을 제공하기 위한 게이트 구동회로(130)를 나타낸 블록 다이어그램이다.

도 15를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)가 고해상도로 구현된 경우, 영상 표시 지연을 방지하기 위하여, 개선된 게이트 구동을 제공하기 위한 게이트 구동회로(130)는, 게이트 전압 공급회로(1510) 및 게이트 신호 출력회로(1520) 등을 포함할 수 있다.

게이트 전압 공급회로(1510)는, 2가지 턴-온 레벨 전압으로서 기준 턴-온 레벨 전압(VGH)와 부스트 턴-온 레벨 전압(VGH_BOOST)을 출력하고, 턴-오프 레벨 전압(VGL)을 출력할 수 있다.

게이트 신호 출력회로(1520)는 2가지 턴-온 레벨 전압인 기준 턴-온 레벨 전압(VGH) 및 부스트 턴-온 레벨 전압(VGH_BOOST)과, 턴-오프 레벨 전압(VGL)을 이용하여 스캔신호(SCAN)를 생성하여 해당 스캔신호 라인(SCL)로 출력할 수 있다.

게이트 전압 공급회로(1510)는, 제1 구동 기간 동안 기준 턴-온 레벨 전압(VGH)을 출력하고, 제2 구동 기간 동안 기준 턴-온 레벨 전압(VGH)과 다른 부스트 턴-온 레벨 전압(VGH_BOOST)을 출력할 수 있다.

게이트 신호 출력회로(1520)는, 제1 구동 기간 동안, 기준 턴-온 레벨 전압(VGH)에 의한 턴-온 레벨 전압 구간들을 순차적으로 갖는 제1 스캔신호들(예: 도 11 및 도 13의 SCAN(i+1) ~ SCAN(i+4))을 제1 스캔신호 라인들(SCL)로 출력하고, 제2 구동 기간 동안, 부스트 턴-온 레벨 전압(VGH_BOOST)에 의한 턴-온 레벨 전압 구간을 갖는 제2 스캔신호(예: 도 11 및 도 13의 SCAN(i+5), SCAN(i+6))를 제2 스캔신호 라인(SCL)으로 출력할 수 있다.

위에서 언급한 제1 구동 기간은 페이크 데이터 삽입 구동 기간(Tf) 이전의 구동 기간일 수 있다. 제2 구동 기간은 페이크 데이터 삽입 구동 기간(Tf) 이후의 구동 기간일 수 있다.

오버랩 구동에 따라, 제1 구동 기간 동안의 제1 스캔신호들(예: 도 11 및 도 13의 SCAN(i+1) ~ SCAN(i+4))의 턴-온 레벨 전압 구간은 서로 오버랩 될 수 있다.

페이크 데이터 삽입 구동에 따라, 제1 구동 기간 동안의 제1 스캔신호들(예: 도 11 및 도 13의 SCAN(i+1) ~ SCAN(i+4))의 턴-온 레벨 전압 구간과 제2 구동 기간 동안의 제2 스캔신호(예: 도 11 및 도 13의 SCAN(i+5), SCAN(i+6))의 턴-온 레벨 전압 구간은 미 오버랩 될 수 있다.

제1 구동 기간 동안의 제1 스캔신호들(예: 도 11 및 도 13의 SCAN(i+1) ~ SCAN(i+4))의 턴-온 레벨 전압 구간과 제2 구동 기간 동안의 제2 스캔신호(예: 도 11 및 도 13의 SCAN(i+5), SCAN(i+6))의 턴-온 레벨 전압 구간이 오버랩 되지 않는 구간은, 페이크 데이터 삽입 구동 기간(Tf)에 해당할 수 있다.

제2 구동 기간 동안의 제2 스캔신호(예: 도 11 및 도 13의 SCAN(i+5), SCAN(i+6))의 턴-온 레벨 전압 구간에서의 부스트 턴-온 레벨 전압(VGH_BOOST)은, 제1 구동 기간 동안의 제1 스캔신호들(예: 도 11 및 도 13의 SCAN(i+1) ~ SCAN(i+4))의 턴-온 레벨 전압 구간에서의 기준 턴-온 레벨 전압(VGH)보다 높을 수 있다.

제2 구동 기간 동안의 제2 스캔신호(예: 도 11 및 도 13의 SCAN(i+5), SCAN(i+6))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 2H, 3H 등)는 제1 구동 기간 동안의 제1 스캔신호들(예: 도 11 및 도 13의 SCAN(i+1) ~ SCAN(i+4))의 턴-온 레벨 전압 구간의 시간적인 길이(예: 4H)보다 짧을 수 있다.

제1 구동 기간 이후 및 제2 구동 기간 이후에는 표시패널(110)에는 리얼 영상이 표시될 수 있다.

제1 구동 기간과 제2 구동 기간 사이에는, 표시패널(110)에는 리얼 영상과 다른 페이크 영상이 표시될 수 있다.

한편, 게이트 신호 출력회로(1520)는 2가지 턴-온 레벨 전압인 기준 턴-온 레벨 전압(VGH) 및 부스트 턴-온 레벨 전압(VGH_BOOST)과, 턴-오프 레벨 전압(VGL)을 이용하여 센스신호(SENSE)를 생성하여 해당 센스신호 라인(SENLL)로 출력할 수 있다.

센스신호(SENSE)는 스캔신호(SCAN)와 동일한 신호 파형 또는 동일한 전압 레벨 변동 타이밍을 가질 수 있다. 즉, 센스신호(SENSE)는 스캔신호(SCAN)와 동기화될 수 있다.

도 16은 본 발명의 실시예들에 따른 표시장치(100)의 구동방법에 대한 흐름도이다.

도 16을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 스캔신호 라인(SCL)과 연결된 다수의 서브픽셀(SP)을 포함하는 표시패널(110)과, 다수의 데이터 라인(DL)을 구동하기 위한 데이터 구동회로(120)와, 다수의 스캔신호 라인(SCL)을 구동하기 위한 게이트 구동회로(130)를 포함할 수 있다.

도 16을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 구동방법은, 제1 구동 기간 동안, 기준 턴-온 레벨 전압(VGH)에 의한 턴-온 레벨 전압 구간들을 순차적으로 갖는 제1 스캔신호들(예: 도 11 및 도 13의 SCAN(i+1) ~ SCAN(i+4))을 제1 스캔신호 라인들(SCL)로 순차적으로 출력하는 제1 리얼 디스플레이 구동 단계(S1610)와, 제2 구동 기간 동안, 기준 턴-온 레벨 전압(VGH)과 다른 부스트 턴-온 레벨 전압(VGH_BOOST)에 의한 턴-온 레벨 전압 구간을 갖는 제2 스캔신호(예: 도 11 및 도 13의 SCAN(i+5), SCAN(i+6))를 제2 스캔신호 라인(SCL)으로 출력하는 제2 리얼 디스플레이 구동 단계(S1630)를 포함할 수 있다.

제1 구동 기간 이후 및 제2 구동 기간 이후에는 표시패널(110)에는 리얼 영상이 표시될 수 있다. 제1 구동 기간과 제2 구동 기간 사이에는, 표시패널(110)에는 리얼 영상과 다른 페이크 영상이 표시될 수 있다.

도 16을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 구동방법은, 제1 리얼 디스플레이 구동 단계(S1610) 및 제3 리얼 디스플레이 구동 단계(S1630) 사이에, 기준 턴-온 레벨 전압(VGH)에 의한 턴-온 레벨 전압 구간들을 동일한 타이밍에 갖는 스캔신호들(도 9의 SCAN(J+1) ~ SCAN(j+8), k=8인 경우)을 둘 이상의 스캔신호 라인들(SCL)로 동시에 출력하는 페이크 디스플레이 구동 단계(S1620)를 더 포함할 수 있다.

본 발명의 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 스캔신호 라인(SCL)과 연결된 다수의 서브픽셀(SP)을 포함하고, 다수의 서브픽셀(SP) 각각은 발광 소자(ED)와, 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DT)와, 스캔신호 라인(SCL)을 통해 공급된 스캔신호(SCAN)에 따라 데이터 라인(DL)과 구동 트랜지스터(DT)의 제1 노드(N1) 간의 연결을 제어하는 스캔 트랜지스터(SCT)와, 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 캐패시터(Cst)를 포함하는 표시패널(110)과, 다수의 데이터 라인(DL)을 구동하기 위한 데이터 구동회로(120)와, 다수의 스캔신호 라인(SCL)을 구동하기 위한 게이트 구동회로(130) 등을 포함할 수 있다.

데이터 구동회로(120)는, 한 프레임 시간 내 제1 기간(페이크 데이터 삽입 구동 기간(Tf)) 직전에 다수의 서브픽셀 행 중 하나의 서브픽셀 행에 배치된 서브픽셀들로 영상을 표시하기 위한 영상 데이터 전압(Vdata)을 공급할 수 있다.

데이터 구동회로(120)는, 제1 기간(페이크 데이터 삽입 구동 기간(Tf)) 동안, 다수의 서브픽셀 행 중 둘 이상의 서브픽셀 행에 배치된 서브픽셀들로 영상과 다른 페이크 영상을 표시하기 위한 페이크 데이터 전압(Vfake)을 공급할 수 있다.

제1 기간에 표시되는 영상은 사용자에게 육안으로 보여지는 영상이고, 제2 기간에 표시되는 영상은 사용자에게 육안으로 보여지지 않는 영상일 수 있다.

예를 들어, 페이크 데이터 전압(Vfake)은 블랙 데이터 전압, 저계조 데이터 전압, 또는 단색 데이터 전압 등일 수 있다.

게이트 구동회로(130)는, 제1 기간 이전에는, 기준 턴-온 레벨 전압(VGH)을 갖는 스캔신호(예: 도 11 및 도 13의 SCAN(i+1) ~ SCAN(i+4))를 출력할 수 있다.

게이트 구동회로(130)는, 제1 기간 직후에는, 기준 턴-온 레벨 전압(VGH)보다 높은 턴-온 레벨 전압(VGH_BOOST)을 갖는 스캔신호(예: 도 11 및 도 13의 SCAN(i+5), SCAN(i+6)) 를 출력할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치
110: 표시패널
120: 데이터 구동회로
130: 게이트 구동회로
140: 컨트롤러
1510: 게이트 전압 공급회로
1520: 게이트 신호 출력회로

Claims

다수의 데이터 라인 및 다수의 스캔신호 라인과 연결된 다수의 서브픽셀을 포함하고, 상기 다수의 서브픽셀 각각은 발광 소자, 상기 발광 소자를 구동하기 위한 구동 트랜지스터와, 상기 스캔신호 라인을 통해 공급된 스캔신호에 따라 상기 데이터 라인과 상기 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 스캔 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 포함하는 표시패널;
상기 다수의 데이터 라인을 구동하기 위한 데이터 구동회로; 및
상기 다수의 스캔신호 라인을 구동하기 위한 게이트 구동회로를 포함하고,
상기 다수의 서브픽셀은 매트릭스 형태로 배열되어 다수의 서브픽셀 행을 형성하고, 상기 다수의 서브픽셀 행은 (i+1)번째 내지 (i+6)번째 서브픽셀 행을 포함하고,
상기 다수의 스캔신호 라인은 상기 (i+1)번째 내지 (i+6)번째 서브픽셀 행에 각각 대응되는 (i+1)번째 내지 (i+6)번째 스캔신호 라인을 포함하고,
상기 게이트 구동회로는, 상기 (i+1)번째 내지 (i+6)번째 스캔신호 라인으로 턴-온 레벨 전압 구간을 순차적으로 갖는 (i+1)번째 내지 (i+6)번째 스캔신호를 인가하고,
상기 (i+3)번째 스캔신호의 턴-온 레벨 전압 구간의 일 부분과 상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 일 부분은 오버랩 되고,
상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간과 상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간은 미 오버랩 되고,
상기 게이트 구동회로는, 상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간과 상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간이 미 오버랩 되는 기간 동안, 상기 다수의 스캔신호 라인 중 둘 이상의 스캔신호 라인으로 동일한 타이밍에 턴-온 레벨 전압 구간을 갖는 둘 이상의 스캔신호를 인가하고,
상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값은 상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값보다 높은 표시장치.
제1항에 있어서,
상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이보다 짧은 표시장치.
제2항에 있어서,
상기 (i+6)번째 스캔신호는 턴-온 레벨 전압 구간의 시작 시점은 상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 시작 시점과 대응되고,
상기 (i+6)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이보다 긴 표시장치.
제3항에 있어서,
상기 (i+6)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값은 상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값과 대응되는 표시장치.
제1항에 있어서,
상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값은 상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값보다 미리 설정된 부스트 전압만큼 부스팅 된 전압 값이고,
상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간은,
기준 턴-온 레벨 전압과 상기 부스트 전압이 더해진 부스트 턴-온 레벨 전압을 갖는 제1 턴-온 레벨 전압 구간과,
상기 기준 턴-온 레벨 전압을 갖는 제2 턴-온 레벨 전압 구간을 포함하고,
상기 기준 턴-온 레벨 전압은, 상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값과 대응되는 표시장치.
제5항에 있어서,
상기 (i+6)번째 스캔신호의 턴-온 레벨 전압 구간은,
상기 기준 턴-온 레벨 전압과 상기 부스트 전압이 더해진 상기 부스트 턴-온 레벨 전압을 갖는 제1 턴-온 레벨 전압 구간과,
상기 기준 턴-온 레벨 전압을 갖는 제2 턴-온 레벨 전압 구간을 포함하고,
상기 기준 턴-온 레벨 전압은, 상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간의 최대 전압 값과 대응되고,
상기 (i+6)번째 스캔신호의 턴-온 레벨 전압 구간의 시작 시점은, 상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간의 시작 시점과 대응되고,
상기 (i+6)번째 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 상기 (i+5)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적인 길이보다 긴 표시장치.
제6항에 있어서,
상기 (i+6)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적인 길이는 상기 (i+5)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적 길이와 대응되고,
상기 (i+6)번째 스캔신호의 제2 턴-온 레벨 전압 구간의 시간적인 길이는 상기 (i+5)번째 스캔신호의 제2 턴-온 레벨 전압 구간의 시간적 길이보다 긴 표시장치.
제6항에 있어서,
상기 (i+6)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적인 길이는 상기 (i+5)번째 스캔신호의 제1 턴-온 레벨 전압 구간의 시간적 길이보다 길고,
상기 (i+6)번째 스캔신호의 제2 턴-온 레벨 전압 구간의 시간적인 길이는 상기 (i+5)번째 스캔신호의 제2 턴-온 레벨 전압 구간의 시간적 길이와 대응되는 표시장치.
제1항에 있어서,
상기 데이터 구동회로는,
상기 (i+1)번째 내지 (i+6)번째 스캔신호의 턴-온 레벨 전압 구간 동안, 상기 (i+1)번째 내지 (i+6)번째 서브픽셀 행에 포함되는 서브픽셀들로 리얼 영상과 대응되는 영상 데이터 전압들을 공급하고,
상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간과 상기 (i+5)번째 스캔신호의 턴-온 레벨 전압 구간이 미 오버랩 되는 기간 동안, 상기 다수의 서브픽셀 행 중 둘 이상의 서브픽셀 행에 포함되는 서브픽셀들로 상기 리얼 영상과 관련이 없는 페이크 영상과 대응되는 페이크 데이터 전압을 공급하고,
상기 페이크 데이터 전압이 공급되는 상기 둘 이상의 서브픽셀 행은, 동일한 타이밍에 턴-온 레벨 전압 구간을 갖는 상기 둘 이상의 스캔신호가 인가되는 상기 둘 이상의 스캔신호 라인과 대응되는 표시장치.
제9항에 있어서,
상기 리얼 영상은 육안으로 인지 가능한 영상이고, 상기 페이크 영상은 육안으로 인지 불가능한 영상이고, 상기 페이크 데이터 전압은 블랙 데이터 전압, 저계조 데이터 전압, 또는 단색 데이터 전압인 표시장치.
제1항에 있어서,
상기 다수의 서브픽셀 각각은, 센스신호 라인을 통해 공급된 센스신호에 따라 기준 라인과 상기 구동 트랜지스터의 제2 노드 간의 연결을 제어하는 센스 트랜지스터를 더 포함하고,
상기 상기 센스신호와 상기 스캔신호는 동일한 신호 파형을 갖거나, 상기 센스신호와 상기 스캔신호는 동일한 길이의 턴-온 레벨 전압 구간을 갖는 표시장치.
제1항에 있어서,
상기 (i+4)번째 스캔신호의 턴-온 레벨 전압 구간은 1 수평시간 보다 긴 표시장치.
다수의 데이터 라인 및 다수의 스캔신호 라인과 연결된 다수의 서브픽셀을 포함하고, 상기 다수의 서브픽셀 각각은 발광 소자, 상기 발광 소자를 구동하기 위한 구동 트랜지스터와, 상기 스캔신호 라인을 통해 공급된 스캔신호에 따라 상기 데이터 라인과 상기 구동 트랜지스터의 제1 노드 간의 연결을 제어하는 스캔 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 캐패시터를 포함하는 표시패널;
상기 다수의 데이터 라인을 구동하기 위한 데이터 구동회로; 및
상기 다수의 스캔신호 라인을 구동하기 위한 게이트 구동회로를 포함하고,
상기 다수의 서브픽셀은 매트릭스 형태로 배열되어 다수의 서브픽셀 행을 형성하고,
상기 데이터 구동회로는,
한 프레임 시간 내 제1 기간 직전에 상기 다수의 서브픽셀 행 중 하나의 서브픽셀 행에 배치된 서브픽셀들로 영상을 표시하기 위한 영상 데이터 전압을 공급하고,
상기 제1 기간 동안, 상기 다수의 서브픽셀 행 중 둘 이상의 서브픽셀 행에 배치된 서브픽셀들로 상기 영상과 다른 페이크 영상을 표시하기 위한 페이크 데이터 전압을 공급하고,
상기 게이트 구동회로는,
상기 제1 기간 이전에는, 기준 턴-온 레벨 전압을 갖는 스캔신호를 출력하고,
상기 제1 기간 직후에는, 상기 기준 턴-온 레벨 전압보다 높은 턴-온 레벨 전압을 갖는 스캔신호를 출력하는 표시장치.
제1 구동 기간 동안 기준 턴-온 레벨 전압을 출력하고, 제2 구동 기간 동안 상기 기준 턴-온 레벨 전압과 다른 부스트 턴-온 레벨 전압을 출력하는 게이트 전압 공급회로; 및
상기 제1 구동 기간 동안, 상기 기준 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간들을 순차적으로 갖는 제1 스캔신호들을 제1 스캔신호 라인들로 출력하고, 상기 제2 구동 기간 동안, 상기 부스트 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간을 갖는 제2 스캔신호를 제2 스캔신호 라인으로 출력하는 스캔신호 출력회로를 포함하고,
상기 제1 구동 기간 동안의 상기 제1 스캔신호들의 턴-온 레벨 전압 구간은 서로 오버랩 되고,
상기 제1 구동 기간 동안의 상기 제1 스캔신호들의 턴-온 레벨 전압 구간과 상기 제2 구동 기간 동안의 상기 제2 스캔신호의 턴-온 레벨 전압 구간은 미 오버랩 되고,
상기 제2 구동 기간 동안의 상기 제2 스캔신호의 턴-온 레벨 전압 구간에서의 상기 부스트 턴-온 레벨 전압은, 상기 제1 구동 기간 동안의 상기 제1 스캔신호들의 턴-온 레벨 전압 구간에서의 상기 기준 턴-온 레벨 전압보다 높은, 게이트 구동회로.
제14항에 있어서,
상기 제2 구동 기간 동안의 상기 제2 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 상기 제1 구동 기간 동안의 상기 제1 스캔신호들의 턴-온 레벨 전압 구간의 시간적인 길이보다 짧은 게이트 구동회로.
제14항에 있어서,
상기 제1 구동 기간 이후 및 상기 제2 구동 기간 이후에는 상기 표시패널에는 리얼 영상이 표시되고,
상기 제1 구동 기간과 상기 제2 구동 기간 사이에는, 상기 표시패널에는 상기 리얼 영상과 다른 페이크 영상이 표시되는 게이트 구동회로.
다수의 데이터 라인 및 다수의 스캔신호 라인과 연결된 다수의 서브픽셀을 포함하는 표시패널과, 상기 다수의 데이터 라인을 구동하기 위한 데이터 구동회로와, 상기 다수의 스캔신호 라인을 구동하기 위한 게이트 구동회로를 포함하는 표시장치의 구동방법에 있어서,
제1 구동 기간 동안, 기준 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간들을 순차적으로 갖는 제1 스캔신호들을 제1 스캔신호 라인들로 순차적으로 출력하는 제1 단계; 및
제2 구동 기간 동안, 상기 기준 턴-온 레벨 전압과 다른 부스트 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간을 갖는 제2 스캔신호를 제2 스캔신호 라인으로 출력하는 제2 단계를 포함하고,
상기 제1 구동 기간 동안의 상기 제1 스캔신호들의 턴-온 레벨 전압 구간은 서로 오버랩 되고,
상기 제1 구동 기간 동안의 상기 제1 스캔신호들의 턴-온 레벨 전압 구간과 상기 제2 구동 기간 동안의 상기 제2 스캔신호의 턴-온 레벨 전압 구간은 미 오버랩 되고,
상기 제2 구동 기간 동안의 상기 제2 스캔신호의 턴-온 레벨 전압 구간에서의 상기 부스트 턴-온 레벨 전압은, 상기 제1 구동 기간 동안의 상기 제1 스캔신호들의 턴-온 레벨 전압 구간에서의 상기 기준 턴-온 레벨 전압보다 높은, 표시장치의 구동방법.
제17항에 있어서,
상기 제1 구동 기간 이후 및 상기 제2 구동 기간 이후에는 상기 표시패널에는 리얼 영상이 표시되고,
상기 제1 구동 기간과 상기 제2 구동 기간 사이에는, 상기 표시패널에는 상기 리얼 영상과 다른 페이크 영상이 표시되는 표시장치의 구동방법.
제17항에 있어서,
상기 제2 구동 기간 동안의 상기 제2 스캔신호의 턴-온 레벨 전압 구간의 시간적인 길이는 상기 제1 구동 기간 동안의 상기 제1 스캔신호들의 턴-온 레벨 전압 구간의 시간적인 길이보다 짧은 표시장치의 구동방법.
제17항에 있어서,
상기 제1 단계 및 상기 제2 단계 사이에,
상기 기준 턴-온 레벨 전압에 의한 턴-온 레벨 전압 구간들을 동일한 타이밍에 갖는 스캔신호들을 둘 이상의 스캔신호 라인들로 동시에 출력하는 제3 단계를 더 포함하는 표시장치의 구동방법.