KR20210078395A - Chip-type switching device - Google Patents
Chip-type switching device Download PDFInfo
- Publication number
- KR20210078395A KR20210078395A KR1020200156949A KR20200156949A KR20210078395A KR 20210078395 A KR20210078395 A KR 20210078395A KR 1020200156949 A KR1020200156949 A KR 1020200156949A KR 20200156949 A KR20200156949 A KR 20200156949A KR 20210078395 A KR20210078395 A KR 20210078395A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- chip
- switching device
- control
- type switching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
본 발명은 신호 스위칭 장치에 관한 것으로서, 특히 릴레이의 다양한 스위칭 동작을 구비하는 칩형 스위칭 장치에 관한 것이다.The present invention relates to a signal switching device, and more particularly, to a chip-type switching device having various switching operations of a relay.
신호 전송의 응용에 있어서, 스위칭 장치는 신호 전송 라우팅 또는 신호 스위칭을 수행하도록 설계된다. 전술한 요구 또한 본 분야의 기술자들이 연구에 매진하는 과제 중의 하나이다.In the application of signal transmission, the switching device is designed to perform signal transmission routing or signal switching. The above-mentioned requirement is also one of the tasks that engineers in this field strive for in their research.
본 발명은 다양한 스위칭 동작을 구비하는 칩형 스위칭 장치를 제공한다.The present invention provides a chip-type switching device having various switching operations.
본 발명의 칩형 스위칭 장치는 적어도 하나의 입력 패드, 다수 개의 제어 패드, 다수 개의 출력 패드 및 다수 개의 접지 패드를 포함한다. 입력 패드는 입력 신호를 수신하도록 구성된다. 상기 다수 개의 제어 패드는 각각 다수 개의 제어 신호를 수신하도록 구성된다. 칩형 스위칭 장치는 릴레이의 다양한 동작을 구비하며, 제어 신호의 제어를 받아 출력 패드를 통하여 입력 신호와 관련된 출력 신호를 출력한다.The chip-type switching device of the present invention includes at least one input pad, a plurality of control pads, a plurality of output pads, and a plurality of ground pads. The input pad is configured to receive an input signal. The plurality of control pads are each configured to receive a plurality of control signals. The chip-type switching device has various operations of a relay, and outputs an output signal related to an input signal through an output pad under the control of a control signal.
전술한 바에 따르면, 본 발명의 칩형 스위칭 장치는 제어 신호의 제어를 받아 릴레이의 다양한 접점 동작을 수행할 수 있다.As described above, the chip-type switching device of the present invention may perform various contact operations of the relay under the control of the control signal.
본 발명의 전술한 특징과 장점의 보다 명확한 이해를 위하여, 이하에서는 특정 실시예에 대해 도면을 참조하여 보다 자세히 설명할 것이다.For a clearer understanding of the above-described features and advantages of the present invention, specific embodiments will be described in more detail below with reference to the drawings.
도 1은 본 발명의 일 실시예에 따라 도시한 칩형 스위칭 장치의 패드 구성도이다.
도 2는 본 발명의 일 실시예에 따라 도시한 칩형 스위칭 장치의 동작도이다.
도 3a, 3b는 각각 본 발명의 일 실시예에 따라 도시한 칩형 스위칭 장치가 C 접점 동작을 수행하는 경우의 동작도이다.
도 3c, 3d는 각각 본 발명의 일 실시예에 따라 도시한 칩형 스위칭 장치가 A 접점 동작을 수행하는 경우의 동작도이다.
도 4는 본 발명의 일 실시예에 따라 도시한 칩형 스위칭 장치의 동작도이다.
도 5는 본 발명의 일 실시예에 따라 도시한 다수 개의 칩형 스위칭 장치가 동일 기판에 제작되는 경우의 도면이다.
도 6a는 본 발명의 일 실시예에 따라 도시한 다수 개의 정전기-방전 방지 소자의 구성도이다.
도 6b는 본 발명의 또 다른 실시예에 따라 도시한 다수 개의 정전기-방전 방지 소자의 구성도이다.
도 7은 본 발명의 또 다른 실시예에 따라 도시한 칩형 스위칭 장치의 패드 구성도이다.
도 8은 본 발명의 또 다른 실시예에 따라 도시한 칩형 스위칭 장치의 패드 구성도이다.1 is a pad configuration diagram of a chip-type switching device according to an embodiment of the present invention.
2 is an operation diagram of a chip-type switching device according to an embodiment of the present invention.
3A and 3B are operation diagrams when the chip-type switching device shown in accordance with an embodiment of the present invention performs a C contact operation, respectively.
3c and 3d are operation diagrams when the chip-type switching device shown in accordance with an embodiment of the present invention performs an A contact operation, respectively.
4 is an operation diagram of a chip-type switching device according to an embodiment of the present invention.
5 is a diagram illustrating a case in which a plurality of chip-type switching devices are fabricated on the same substrate according to an embodiment of the present invention.
6A is a block diagram of a plurality of static-discharge prevention devices according to an embodiment of the present invention.
6B is a block diagram of a plurality of static-discharge prevention devices according to another embodiment of the present invention.
7 is a pad configuration diagram of a chip-type switching device according to another embodiment of the present invention.
8 is a pad configuration diagram of a chip-type switching device according to another embodiment of the present invention.
도 1을 참조하면, 도 1은 본 발명의 일 실시예에 따라 도시한 칩형 스위칭 장치의 패드 구성도이다. 본 실시예에서, 칩형 스위칭 장치(100)는 네 개의 에지(EG1 내지 EG4) 및 평면(PL)을 가진다. 에지(EG1 내지 EG4)에는 각각 10개의 패드가 포함된다. 평면(PL) 상에는 1개의 패드가 포함된다. 그러나 본 발명은 이에 제한되지 않는다. 본 실시예의 다수 개의 패드는 각각 패드 번호 (1) 내지 (41)로 표시된다. 본 실시예에서, 에지(EG1)에 설치된 10개의 패드는 각각 패드 번호 (1) 내지 (10)으로 표시된다. 에지(EG2)에 설치된 10개의 패드는 각각 패드 번호(11) 내지 (20)으로 표시되며, 이에 따라 나머지 에지, 나머지 패드, 및 나머지 패드 번호에 대해서도 유추될 수 있을 것이다. 평면(PL) 상에 설치된 패드는 패드 번호(41)로 표시된다.Referring to FIG. 1, FIG. 1 is a pad configuration diagram of a chip-type switching device according to an embodiment of the present invention. In this embodiment, the chip-
본 실시예에서, 칩형 스위칭 장치(100)는 입력 패드(PIin)(패드 번호 (36)), 4개의 제어 패드(PVin1 내지 PVin4)(각각 패드 번호 (23), (26), (5), (8)) 및 4개의 출력 패드(PIo1 내지 PIo4)(각각 패드 번호 (19), (29), (2), (12))를 포함하도록 설계된다. 입력 패드(PIin)는 에지(EG4)에 설치된다. 입력 패드(PIin)는 입력 신호(Iin)를 수신한다. 본 실시예에서, 입력 신호(Iin)는 전류 신호일 수 있으나, 본 발명은 이에 제한되지 않는다. 일부 실시예에서, 입력 신호(Iin)는 전압 신호일 수 있다. 제어 패드(PVin1 내지 PVin4)는 각각 제어 신호(Vin1 내지 Vin4)를 수신한다. 예를 들면, 제어 패드(PVin1)는 제어 신호(Vin1)를 수신한다. 제어 패드(PVin2)는 제어 신호(Vin2)를 수신하며, 이에 따라 나머지 제어 패드와 제어 신호에 대해서도 유추될 수 있을 것이다. 본 실시예에서, 칩형 스위칭 장치(100)는 릴레이(relay)의 다양한 접점 동작을 구비하고, 제어 신호(Vin1 내지 Vin4)에 따라 출력 패드(PIo1 내지 PIo4)를 통하여 입력 신호(Iin)에 관련된 출력 신호(Io1 내지 Io4)를 출력한다. 본 실시예에서, 칩형 스위칭 장치(100)는 제어 신호(Vin1 내지 Vin4)에 따라 적어도 릴레이의 A 접점 동작 및 C 접점 동작 중 하나를 구비한다. 이로써, 칩형 스위칭 장치(100)는 제어 신호(Vin1 내지 Vin4)에 따라 다양한 스위칭 동작을 할 수 있다.In this embodiment, the chip-
본 실시예에서, 칩형 스위칭 장치(100)는 다수 개의 접지 패드(GND)를 더 포함한다. 상기 다수 개의 접지 패드(GND)는 각각 접지 전위에 커플링된다. 상기 다수 개의 접지 패드(GND) 중 다수 개의 제1 접지 패드(GND1)(각각 패드 번호 (35), (37))는 각각 입력 패드(PIin)에 인접한 양측에 설치된다. 상기 다수 개의 접지 패드(GND) 중 다수 개의 제2 접지 패드(GND2)(각각 패드 번호 (4), (6), (7), (9), (22), (24), (25), (27))는 각각 제어 패드(PVin1 내지 PVin4)에 인접한 양측에 설치된다. 또한, 상기 다수 개의 접지 패드(GND) 중 다수 개의 제3 접지 패드(GND3)(각각 패드 번호 (1), (3), (11), (13), (18), (20), (28), (30))는 각각 출력 패드(PIo1 내지 PIo4)에 인접한 양측에 설치된다.In this embodiment, the chip-
표 1은 본 실시예의 칩형 스위칭 장치(100)의 패드 구성을 도시한 것이다.Table 1 shows the pad configuration of the chip-
주의할 점은, 고주파의 응용 분야에서, 입력 패드(PIin), 제어 패드(PVin1 내지 PVin4) 및 출력 패드(PIo1 내지 PIo4) 중 두 개는 접지 패드(GND) 중 두 개에 의해 서로 이격될 수 있다는 것이다. 상기 접지 패드(GND) 중 두 개는 고주파 신호가 일으킨 고주파 간섭을 효과적으로 차폐할 수 있다. 이로써, 칩형 스위칭 장치(100)는 비교적 높은 전송 효율을 가질 수 있다.본 실시예에서, 접지 패드(GND) 중 제4 접지 패드(GND4)(패드 번호 (41))에 대해 설명한다. 제4 접지 패드는 칩형 스위칭 장치(100)의 주요 접지 패드이다. 제4 접지 패드(GND4)는 칩형 스위칭 장치(100)의 평면(PL) 상에 설치된다. 따라서, 접지 패드(GND)의 수량은 입력 패드(PIin), 제어 패드(PVin1 내지 PVin4) 및 출력 패드(PIo1 내지 PIo4)의 총 수량의 두 배에 1을 더한 것과 같다. 본 실시예의 입력 패드(PIin), 제어 패드(PVin1 내지 PVin4) 및 출력 패드(PIo1 내지 PI04) 사이의 패드 수량 비율에 따라, 접지 패드(GND)의 수량은 아래의 공식에 의하여 계산될 수 있다.N_GND=2×A×(N_Iin+4×N_Vin+4×N_Io)+1......（공식 1）It should be noted that, in high-frequency applications, two of the input pads PIin, the control pads PVin1 to PVin4, and the output pads PIo1 to PIo4 may be spaced apart from each other by two of the ground pads GND. that there is Two of the ground pads GND can effectively shield high-frequency interference caused by a high-frequency signal. Accordingly, the chip-
N_GND는 접지 패드(GND)의 수량이다. A는 입력 패드(PIin)의 수량이다. 도 1의 구성 형태를 예로 들면, A는 1이다. N_Iin= N_Vin= N_Io= 1이다. 그러므로 공식 1에 따르면, 접지 패드(GND)의 수량은 19개이다. 다른 구성 형태로, A는 2일 수 있다. 접지 전압(GND)의 수량은 37개이다.N_GND is the number of ground pads GND. A is the number of input pads PIin. Taking the configuration of Fig. 1 as an example, A is 1. N_Iin = N_Vin = N_Io = 1. Therefore, according to
일부 실시예에서, 제4 접지 전압(GND4)이 없는 경우, 접지 전압(GND)의 수량은 이하의 공식 2에 따라 계산될 수 있다.In some embodiments, when there is no fourth ground voltage GND4 , the quantity of the ground voltage GND may be calculated according to
N_GND=2×A×(N_Iin+4×N_Vin+4×N_Io)......（공식 2）N_GND=2×A×(N_Iin+4×N_Vin+4×N_Io)...... (Formula 2)
추가적으로 설명하면, 에지(EG1)를 예로 들어, 출력 패드(PIo3) 양측의 인접 패드들(패드 번호 (1), (3))은 제3 접지 패드(GND3)로 설계된다. 제어 패드(PVin3) 양측의 인접 패드들(패드 번호 (4), (6))은 제2 접지 패드(GND2)로서 설계된다.제어 패드(PVin4) 양측의 인접한 패드들(패드 번호 (7), (9))은 제2 접지 패드(GND2)로서 설계된다. 출력 패드(PIo3)와 제어 패드(PVin3) 사이에는 접지용의 제2 접지 패드(GND2) 및 제3 접지 패드(GND3)가 구비된다. 제어 패드(PVin3)와 제어 패드(PVin4) 사이에는 접지용의 제2 접지 패드(GND2)와 제3 접지 패드(GND3)가 구비된다. 이로써, 칩형 스위칭 장치(100)는 두 개의 접지 패드를 이용하여 출력 패드(PIo3)와 제어 패드(PVin3) 사이의 고주파 간섭을 차폐할 수 있음을 알 수 있다. 칩형 스위칭 장치(100)는 두 개의 접지 패드를 이용하여 제어 패드(PVin3)와 제어 패드(PVin4) 사이의 고주파 간섭을 차폐할 수도 있다.In addition, taking the edge EG1 as an example, adjacent pads (pad numbers ( 1 ) and ( 3 )) on both sides of the output pad PIo3 are designed as the third ground pad GND3 . Adjacent pads (pad numbers (4) and (6)) on both sides of control pad PVin3 are designed as second grounding pads GND2. Adjacent pads on both sides of control pad PVin4 (pad numbers (7), (9)) is designed as the second ground pad GND2. A second grounding pad GND2 and a third grounding pad GND3 for grounding are provided between the output pad PIo3 and the control pad PVin3 . A second grounding pad GND2 and a third grounding pad GND3 for grounding are provided between the control pad PVin3 and the control pad PVin4 . Accordingly, it can be seen that the chip-
본 실시예에서, 제어 패드(PVin1 내지 PVin4)와 출력 패드(PIo2, PIo3)는 칩형 스위칭 장치(100)의 에지(EG4)와는 상이한 두 상대 에지(EG1, EG3)에 대칭으로 설치될 수 있다. 출력 패드(PIo1, PIo4)는 칩형 스위칭 장치(100)의 에지(EG4)와 상이한 상대 에지(EG2)에 대칭으로 설치된다. 예를 들면, 에지(EG1)에 설치되는 제어 패드(PVin3)는 에지(EG3)에 설치되는 제어 패드(PVin2)와는 대칭으로 구성될 수 있다. 에지(EG1)에 설치되는 제어 패드(PVin4)는 에지(EG3)에 설치되는 제어 패드(PVin1)와는 대칭으로 구성될 수 있다. 에지(EG1)에 설치되는 출력 패드(PIo3)는 에지(EG3)에 설치되는 출력 패드(PIo2)와는 대칭으로 구성될 수 있다. 에지(EG2)에 설치되는 출력 패드(PIo1, PIo4)는 대칭으로 구성될 수 있다. 본 실시예에서, 에지(EG1)에 설치되는 제어 패드(PVin3)는 제1 제어 신호 쌍의 제1 제어 신호를 수신할 수 있고, 마찬가지로 에지(EG1)에 설치되는 제어 패드(PVin4)는 제1 제어 신호 쌍의 제2 제어 신호를 수신할 수 있다. 유사하게, 에지(EG3)에 설치되는 제어 패드(PVin1)는 제2 제어 신호 쌍의 제1 제어 신호를 수신할 수 있고, 마찬가지로 에지(EG3)에 설치되는 제어 패드(PVin2)는 제2 제어 신호 쌍의 제2 제어 신호를 수신할 수 있다. 즉, 제어 신호(Vin3, Vin4)는 각각 제1 제어 신호 쌍의 제1 제어 신호 및 제2 제어 신호일 수 있고, 제어 신호(Vin1, Vin2)는 각각 제2 제어 신호 쌍의 제1 제어 신호 및 제2 제어 신호일 수 있다.In this embodiment, the control pads PVin1 to PVin4 and the output pads PIo2 and PIo3 may be symmetrically installed on two opposite edges EG1 and EG3 different from the edge EG4 of the chip-
이어서, 칩형 스위칭 장치(100)의 스위칭 동작을 예를 들어 설명한다. 도 2 및 표 2를 참조하면, 도 2는 본 발명의 일 실시예에 따라 도시한 칩형 스위칭 장치의 동작도이다. 도 2는 본 발명의 일 실시예의 진리표이다.Next, the switching operation of the chip-
본 실시예에서, 칩형 스위칭 장치(100)의 입력 패드(PIin)는 입력 신호(Iin)를 수신한다. 제어 패드(PVin1)는 제어 신호 쌍의 제어신호(Vin1)를 수신한다. 제어 패드(PVin2)는 제어 신호 쌍의 다른 제어 신호(Vin2)를 수신한다. 제어 패드(PVin3, PVin4)는 각각 접지 전위에 전기적으로 연결된다. 표 2에 도시된 진리표는 단일 입력의 칩형 스위칭 장치(100)에 적용된다. 본 실시예에서, 칩형 스위칭 장치(100)는 제어 신호(Vin1, Vin2)의 제어에 반응하여 출력 패드(PIo1 내지 PIo4)의 출력 신호(Io1 내지 Io4) 출력 여부를 결정할 수 있다.예를 들면, 도 2, 3a, 3b 및 표 2가 동시에 참고된다.도 3a, 3b는 각각 본 발명의 일 실시예에 따라 도시한 칩형 스위칭 장치가 C 접점 동작을 실행하는 경우의 동작도이다. 제어 신호(Vin1)의 로직 레벨이 제1 로직 레벨이고(예를 들면 하이 로직 레벨 「1」), 제어 신호(Vin2)의 로직 레벨이 제2 로직 레벨(예를 들면 하이 로직 레벨 「0」)일 때, 칩형 스위칭 장치(100)는 도 3a에 도시된 바와 같이 릴레이(relay)의 C 접점의 「ON」 동작을 수행할 수 있다. 예를 들어, 제어 신호(Vin1)의 로직 레벨이 제1 로직 레벨이고 제어 신호(Vin2)의 로직 레벨이 제2 로직 레벨일 때, 칩형 스위칭 장치(100)는 출력 패드(PIo3, PIo4)를 선택 출력 패드로 선택할 수 있다. 따라서, 칩형 스위칭 장치(100)는 출력 패드(PIo3, PIo4)를 이용하여 출력 신호(Io3, Io4)(표 2에서 「1」로 표시됨)를 출력할 수 있다. 출력 신호(Io3, Io4)는 실질적으로 Iin와 관련된 것일 수 있다. 선택되지 않은 출력 패드(PIo1, PIo2)는 출력 신호(Io1, Io2)를 출력하지 않을 수 있다(표 2에서는 「0」으로 표시됨).제어 신호(Vin1)의 로직 레벨이 제2 로직 레벨이고, 제어 신호(Vin2)의 로직 레벨이 제1 로직 레벨일 때, 칩형 스위칭 장치(100)는 도 3b에 도시된 바와 같이 릴레이의 C 접점의 「OFF」 동작을 수행할 수 있다.예를 들어, 제어 신호(Vin1)의 로직 레벨이 제2 로직 레벨이고, 제어 신호(Vin2)의 로직 레벨이 제1 로직 레벨일 때, 칩형 스위칭 장치(100)는 출력 패드(PIo1, PIo2)를 선택 출력 패드로 선택할 수 있다. 따라서, 칩형 스위칭 장치(100)는 출력 패드(PIo1, PIo2)를 이용하여 출력 신호(Io1, Io2)를 출력할 수 있다. 출력 신호(Io1, Io2)는 실질적으로 Iin에 관련된 것일 수 있다. 선택되지 않은 출력 패드(PIo3, PIo4)는 출력 신호(Io3, Io4)를 출력하지 않을 수 있다.In the present embodiment, the input pad PIin of the chip-
또 다른 예를 들면, 도 2, 3c, 3d 및 표 2가 동시에 참고된다. 도 3c, 3d는 각각 본 발명의 일 실시예에 따라 도시한, 칩형 스위칭 장치가 A 접점 동작을 실행하는 경우의 동작도이다. 제어 신호(Vin1, Vin2)의 로직 레벨이 모두 제2 로직 레벨일 때, 칩형 스위칭 장치(100)는 도 3c에 도시된 바와 같이 릴레이의 A 접점의 「OFF」 동작을 수행할 수 있다. 예를 들어, 제어 신호(Vin1, Vin2)의 로직 레벨이 모두 제2 로직 레벨일 때, 칩형 스위칭 장치(100)는 출력 패드(PIo1 내지 PIo4)를 선택 출력 패드로 선택하지 않을 수 있다. 따라서, 칩형 스위칭 장치(100)는 출력 패드(PIo1 내지 PIo4)를 이용하여 출력 신호(Io1 내지 Io4)를 출력하지 않을 수 있다.For another example, reference is made simultaneously to FIGS. 2 , 3C , 3D and Table 2 . 3C and 3D are operation diagrams when a chip-type switching device performs an A contact operation, respectively, according to an embodiment of the present invention. When the logic levels of the control signals Vin1 and Vin2 are both at the second logic level, the chip-
제어 신호(Vin1, Vin2)의 로직 레벨이 모두 제1 로직 레벨일 때, 칩형 스위칭 장치(100)는 도 3d에 도시된 바와 같이 릴레이의 A 접점의 「ON」 동작을 수행할 수 있다. 예를 들어, 제어 신호(Vin1, Vin2)의 로직 레벨이 모두 제1 로직 레벨일 때, 칩형 스위칭 장치(100)는 출력 패드(PIo1 내지 PIo4)를 선택 출력 패드로 선택할 수 있다. 따라서, 칩형 스위칭 장치(100)는 출력 패드(PIo1 내지 PIo4)를 이용하여 출력 신호(Io1 내지 Io4)를 출력할 수 있다. 출력 신호(Io1, Io2)는 실질적으로 Iin에 관련된 것일 수 있다.When the logic levels of the control signals Vin1 and Vin2 are both at the first logic level, the chip-
전술한 교시에 따르면, 칩형 스위칭 장치(100)는 제어 신호(Vin1, Vin2)의 제어를 받아 릴레이의 A 접점 동작 및 C 접점 동작 사이에서 스위칭될 수 있다. 즉, 칩형 스위칭 장치(100)는 제어 신호(Vin1, Vin2)의 제어를 받아 릴레이의 A 접점 동작 및 C 접점 동작 중 하나를 수행한다.According to the above teaching, the chip-
본 발명에서, 표 2에 도시된 진리표는 두 개의 칩형 스위칭 장치에도 응용된다. 예를 들어, 표 2와 도 4를 동시에 참조하면, 표 4는 본 발명의 일 실시예에 따라 도시한, 다수 개의 칩형 스위칭 장치의 동작에 대한 동작도이다. 본 실시예에서, 도 4는 칩형 스위칭 장치(100_1, 100_2)의 동작의 예시를 도시하였다. 칩형 스위칭 장치(100_1, 100_2)는 각각 예를 들어 도 1의 칩형 스위칭 장치(100)에 의하여 구현된다. 칩형 스위칭 장치(100_1)의 입력 패드(PIin)는 입력 신호(Iin1)를 수신한다. 칩형 스위칭 장치(100_2)의 입력 패드(PIin)는 입력 신호(Iin2)를 수신한다. 입력 신호(Iin1)는 입력 신호(Iin2)와 상이하다. 칩형 스위칭 장치(100_1)의 제어 패드(PVin1) 및 칩형 스위칭 장치(100_2)의 제어 패드(PVin1)는 공통적으로 제어 신호 쌍의 제어 신호(Vin1)를 수신한다. 칩형 스위칭 장치(100_1)의 제어 패드(PVin2) 및 칩형 스위칭 장치(100_2)의 제어 패드(PVin2)는 제어 신호 쌍의 다른 제어 신호(Vin2)를 수신한다. 칩형 스위칭 장치(100_1)의 제어 패드(PVin3, PVin4) 및 칩형 스위칭 장치(100_2)의 제어 패드(PVin3, PVin4)는 각각 접지 전위에 전기적으로 연결된다. 또한, 칩형 스위칭 장치(100_1)의 출력 패드(PIo2, PIo3) 및 칩형 스위칭 장치(100_2)의 출력 패드(PIo2, PIo3)는 각각 접지 전위에 전기적으로 연결된다.In the present invention, the truth table shown in Table 2 is also applied to a two-chip type switching device. For example, referring to Table 2 and FIG. 4 simultaneously, Table 4 is an operation diagram for the operation of a plurality of chip-type switching devices according to an embodiment of the present invention. In this embodiment, FIG. 4 shows an example of the operation of the chip-type switching devices 100_1 and 100_2. Each of the chip-type switching devices 100_1 and 100_2 is implemented by, for example, the chip-
제어 신호(Vin1)의 로직 레벨이 제1 로직 레벨이고(예를 들면 하이 로직 레벨 「1」), 제어 신호(Vin2)의 로직 레벨이 제2 로직 레벨(예를 들면 하이 로직 레벨 「0」)일 때, 칩형 스위칭 장치100는 릴레이의 C 접점의 「ON」 동작을 수행할 수 있다. 예를 들어, 제어 신호(Vin1)의 로직 레벨이 제1 로직 레벨이고 제어 신호(Vin2)의 로직 레벨이 제2 로직 레벨일 때, 칩형 스위칭 장치(100_1)는 출력 패드(PIo1)를 선택 출력 패드로 선택하고 이를 통하여 출력 신호(Io3)를 출력할 수 있다. 칩형 스위칭 장치(100_2)는 출력 패드(PIo4)를 선택 출력 패드로 선택하고 이를 통하여 출력 신호(Io4)를 출력할 수 있다. 출력 신호(Io3)는 실질적으로 Iin1와 관련된 것일 수 있다. 출력 신호(Io4)는 실질적으로 Iin2와 관련된 것일 수 있다. 즉, 출력 신호(Io3, Io4)는 실질적으로 서로 상이한 입력 신호(Iin1, Iin2)와 관련된 것일 수 있다. 칩형 스위칭 장치(100_1)는 출력 패드(PIo4)를 선택하여 출력 신호(Io1)를 출력하지 않을 수 있다. 칩형 스위칭 장치(100_2)는 출력 패드(PIo1)를 선택하여 출력 신호(Io2)도 출력하지 않을 수 있다.The logic level of the control signal Vin1 is the first logic level (eg, high logic level “1”), and the logic level of the control signal Vin2 is the second logic level (eg, high logic level “0”). When , the chip-
제어 신호(Vin1)의 로직 레벨이 제2 로직 레벨이고, 제어 신호(Vin2)의 로직 레벨이 제1 로직 레벨일 때, 칩형 스위칭 장치(100_1, 100_2)는 릴레이의 C 접점의 「OFF」 동작을 공동으로 수행할 수 있다. 예를 들어, 제어 신호(Vin1)의 로직 레벨이 제2 로직 레벨이고 제어 신호(Vin2)의 로직 레벨이 제1 로직 레벨일 때, 칩형 스위칭 장치(100_1)는 출력 패드(PIo4)를 선택 출력 패드로 선택하고 이를 통하여 출력 신호(Io1)를 출력할 수 있다. 칩형 스위칭 장치(100_2)는 출력 패드(PIo1)를 선택 출력 패드로 선택하고 이를 통하여 출력 패드(Io2)를 출력할 수 있다. 출력 신호(Io1)는 실질적으로 Iin1와 관련된 것일 수 있다. 출력 신호(Io2)는 실질적으로 Iin2와 관련된 것일 수 있다. 칩형 스위칭 장치(100_1)는 출력 패드(PIo1)를 선택하여 출력 신호(Io3)를 출력하지 않을 수 있다. 칩형 스위칭 장치(100_2)는 출력 패드(PIo4)를 선택하여 출력 신호(Io4)도 출력하지 않을 수 있다.When the logic level of the control signal Vin1 is the second logic level and the logic level of the control signal Vin2 is the first logic level, the chip-type switching devices 100_1 and 100_2 perform the “OFF” operation of the C contact of the relay can be done jointly. For example, when the logic level of the control signal Vin1 is the second logic level and the logic level of the control signal Vin2 is the first logic level, the chip-type switching device 100_1 selects the output pad PIo4 as the output pad is selected and through this, the output signal Io1 can be output. The chip-type switching device 100_2 may select the output pad PIo1 as a selection output pad and output the output pad Io2 through this selection. The output signal Io1 may be substantially related to Iin1. The output signal Io2 may be substantially related to Iin2. The chip-type switching device 100_1 may not output the output signal Io3 by selecting the output pad PIo1 . The chip-type switching device 100_2 may not output the output signal Io4 either by selecting the output pad PIo4.
제어 신호(Vin1, Vin2)의 로직 레벨이 모두 제2 로직 레벨일 때, 칩형 스위칭 장치(100_1, 100_2)는 릴레이의 A 접접의 「OFF」 동작을 함께 수행할 수 있다. 예를 들어, 제어 신호(Vin1, Vin2)의 로직 레벨이 모두 제2 로직 레벨일 때, 칩형 스위칭 장치(100_1)는 출력 패드(PIo1, PIo4)를 선택 출력 패드로 선택하지 않을 수 있다. 칩형 스위칭 장치(100_2) 또한 출력 패드(PIo1, PIo4)를 선택 출력 패드로 선택하지 않을 수 있다. 따라서, 두 칩형 스위칭 장치(100_1, 100_2)는 출력 패드(PIo1, PIo4)를 이용하여 출력 신호(Io1~Io4)를 출력하지 않을 수 있다.When the logic levels of the control signals Vin1 and Vin2 are both at the second logic level, the chip-type switching devices 100_1 and 100_2 may simultaneously perform an “OFF” operation of the A contact of the relay. For example, when the logic levels of the control signals Vin1 and Vin2 are both the second logic level, the chip-type switching device 100_1 may not select the output pads PIo1 and PIo4 as the selection output pad. The chip-type switching device 100_2 may also not select the output pads PIo1 and PIo4 as the selection output pad. Accordingly, the two-chip switching devices 100_1 and 100_2 may not output the output signals Io1 to Io4 using the output pads PIo1 and PIo4.
제어 신호(Vin1, Vin2)의 로직 레벨이 모두 제1 로직 레벨일 때, 칩형 스위칭 장치(100_1, 100_2)는 릴레이의 A 접점의 「ON」 동작을 함께 수행할 수 있다. 예를 들어, 제어 신호(Vin1, Vin2)의 로직 레벨이 모두 제1 로직 레벨일 때, 칩형 스위칭 장치(100_1, 100_2)는 모두 출력 패드(PIo1, PIo4)를 선택 출력 패드로 선택할 수 있다. 따라서, 칩형 스위칭 장치(100_1, 100_2)는 모두 출력 패드(PIo1, PIo4)를 이용하여 출력 신호(Io1 내지 Io4)를 출력할 수 있다. 출력 신호(Io1, Io3)는 실질적으로 Iin1에 관련된 것일 수 있다. 출력 신호(Io2, Io4)는 실질적으로 Iin2에 관련된 것일 수 있다. 즉, 출력 신호(Io1 내지 Io4)는 실질적으로 서로 상이한 입력 신호(Iin1, Iin2)와 관련된 것일 수 있다.When the logic levels of the control signals Vin1 and Vin2 are both at the first logic level, the chip-type switching devices 100_1 and 100_2 may simultaneously perform an “ON” operation of the A contact of the relay. For example, when the logic levels of the control signals Vin1 and Vin2 are both the first logic level, the chip-type switching devices 100_1 and 100_2 may select the output pads PIo1 and PIo4 as the selection output pad. Accordingly, both the chip-type switching devices 100_1 and 100_2 may output the output signals Io1 to Io4 using the output pads PIo1 and PIo4. The output signals Io1 and Io3 may be substantially related to Iin1. The output signals Io2 and Io4 may be substantially related to Iin2. That is, the output signals Io1 to Io4 may be related to input signals Iin1 and Iin2 that are substantially different from each other.
다음으로 칩형 스위칭 장치의 제작을 설명한다. 도 5를 참고하면, 도 5는 본 발명의 일 실시예에 따라 도시한 다수 개의 칩형 스위칭 장치가 동일 기판에 제작되는 경우의 개략도이다. 본 실시예에서, 2N 개의 칩형 스위칭 장치(100_1 내지 100_4)는 칩(chip 또는 die) 제작 공정에 따라 동일 기판(SB) 상에 제조된다. N은 양의 정수이다. 간편한 설명을 위해, 본 실시예에서는 N이 2인 경우를 예로 한다. 또 다른 일부 실시예에서, N2 개의 칩형 스위칭 장치는 어레이의 배치 방식으로 동일 기판(SB) 상에 제작될 수 있다. 본 실시예의 기판(SB)은 예를 들어 실리콘 웨이퍼이지만, 본 발명은 기판의 재료나 타입에 제한되지 않는다.Next, fabrication of the chip-type switching device will be described. Referring to FIG. 5 , FIG. 5 is a schematic diagram illustrating a case in which a plurality of chip-type switching devices are fabricated on the same substrate according to an embodiment of the present invention. In this embodiment, 2 N chip-type switching devices 100_1 to 100_4 are manufactured on the same substrate SB according to a chip or die manufacturing process. N is a positive integer. For convenience of description, in this embodiment, the case where N is 2 is taken as an example. In some other embodiments, the N 2 chip-type switching devices may be fabricated on the same substrate SB by an array arrangement method. The substrate SB in this embodiment is, for example, a silicon wafer, but the present invention is not limited to the material or type of the substrate.
본 실시예에서, 2N 개의 칩형 스위칭 장치(100_1 내지 100_4)는 단일 칩형 스위칭 장치 단위로 적절하게 분할된다. 분할된 칩형 스위칭 장치(100_1 내지 100_4)는 동일하거나 상이한 캐리어 상에 설치된다. 캐리어는 회로 기판, 연성 인쇄 회로 기판 또는 연성 및 경질 복합 기판일 수 있다. 본 발명은 캐리어의 재료, 유형에 제한되지 않는다. 본 실시예에서, 칩형 스위칭 장치(100_1)를 예로 들면, 캐리어 상에 설치된 칩형 스위칭 장치(100_1)는 패키징 접착제로 코팅된다. 칩형 스위칭 장치(100_1)의 입력 패드, 제어 패드, 출력 패드 및 접지 패드는 패키징 접착제 외부로 노출된다.In this embodiment, the 2 N chip-type switching devices 100_1 to 100_4 are appropriately divided into single-chip switching device units. The divided chip-type switching devices 100_1 to 100_4 are installed on the same or different carriers. The carrier may be a circuit board, a flexible printed circuit board, or a flexible and rigid composite board. The present invention is not limited to the material and type of carrier. In this embodiment, taking the chip-type switching device 100_1 as an example, the chip-type switching device 100_1 installed on a carrier is coated with a packaging adhesive. An input pad, a control pad, an output pad, and a ground pad of the chip-type switching device 100_1 are exposed to the outside of the packaging adhesive.
도 6a를 참고하면, 도 6a는 본 발명의 일 실시예에 따라 도시한 다수 개의 정전기-방전(Electrostatic Discharge, ESD) 방지 소자의 구성도이다. 본 실시예에서는, 칩형 스위칭 장치(100_3)의 ESD 방지 소자(110_1 내지 110_5)를 상기 칩 제작 과정에서 각각 칩형 스위칭 장치(100_3) 내부에 제작함으로써, ESD 방지 소자(110_1 내지 110_5)가 각각 칩형 스위칭 장치(100_3)의 입력 패드(PIin) 및 출력 패드(PIo1 내지 PIo4)와 커플링되게 한다. 구체적으로, 입력 패드(PIin) 및 출력 패드(PIo1 내지 PIo4)는 각각 ESD 방지 소자(110_1 내지 110_5)와 병렬로 커플링된다. 예를 들면, ESD 방지 소자(110_1)는 입력 패드(PIin)와 병렬로 커플링된다. ESD 방지 소자(110_2)는 출력 패드(PIo1)와 병렬로 커플링된다. ESD 방지 소자(110_3)는 출력 패드(P1o2)와 병렬로 커플링되며, 이에 따라 나머지ESD 방지 소자와 출력 패드에 대해서도 유추될 수 있을 것이다. 이로써, 입력 패드(PIin1) 및 출력 패드(PIo1 내지 PIo4)는 정전기-방전에 의한 손상을 피할 수 있다.Referring to FIG. 6A, FIG. 6A is a configuration diagram of a plurality of electrostatic discharge (ESD) prevention devices according to an embodiment of the present invention. In the present embodiment, by manufacturing the ESD prevention elements 110_1 to 110_5 of the chip-type switching device 100_3 inside the chip-type switching device 100_3 during the chip manufacturing process, respectively, the ESD prevention elements 110_1 to 110_5 are each chip-type switching to be coupled with the input pad PIin and the output pads PIo1 to PIo4 of the device 100_3 . Specifically, the input pad PIin and the output pads PIo1 to PIo4 are coupled in parallel with the ESD prevention elements 110_1 to 110_5, respectively. For example, the ESD prevention device 110_1 is coupled in parallel with the input pad PIin. The ESD protection element 110_2 is coupled in parallel with the output pad PIo1. The ESD prevention element 110_3 is coupled in parallel with the output pad P1o2 , and accordingly, it may be inferred for the remaining ESD prevention elements and the output pad. Thus, the input pad PIin1 and the output pads PIo1 to PIo4 can avoid damage caused by electrostatic-discharge.
도 6b를 참고하면, 도 6b는 본 발명의 또 다른 실시예에 따라 도시한 다수 개의 정전기-방전 방지 소자의 구성도이다. 본 실시예에서, ESD 방지 소자(110_1 내지 110_5)는 캐리어 보드 상에 제작되도록 설계되어, 각각 칩형 스위칭 장치(100_3)의 외부로부터 칩형 스위칭 장치(100_3)의 입력 패드(PIin) 및 출력 패드(PIo1 내지 PIo4)와 커플링된다. 구체적으로, 입력 패드(PIin) 및 출력 패드(PIo1 내지 PIo4)는 각각 ESD 방지 소자(110_1 내지 110_5)와 병렬로 커플링된다. 예를 들면, ESD 방지 소자(110_1)는 입력 패드(PIin)와 병렬로 커플링된다. ESD 방지 소자(110_2)는 출력 패드(PIo1)와 병렬로 커플링된다. ESD 방지소자(110_3)는 출력 패드(P1o2)와 병렬로 커플링되며, 이에 따라 나머지 ESD 방지소자와 출력 패드에 대해서도 유추될 수 있을 것이다.Referring to FIG. 6B, FIG. 6B is a configuration diagram of a plurality of static-discharge prevention devices according to another embodiment of the present invention. In the present embodiment, the ESD prevention elements 110_1 to 110_5 are designed to be manufactured on a carrier board, respectively, from the outside of the chip type switching device 100_3 to the input pad PIin and the output pad PIo1 of the chip type switching device 100_3. to PIo4). Specifically, the input pad PIin and the output pads PIo1 to PIo4 are coupled in parallel with the ESD prevention elements 110_1 to 110_5, respectively. For example, the ESD prevention device 110_1 is coupled in parallel with the input pad PIin. The ESD protection element 110_2 is coupled in parallel with the output pad PIo1. The ESD prevention device 110_3 is coupled in parallel with the output pad P1o2, and accordingly, it may be inferred for the remaining ESD protection devices and the output pad.
도 7을 참조하면, 도 7은 본 발명의 또 다른 실시예에 따라 도시한 칩형 스위칭 장치의 패드 구성도이다. 본 실시예에서, 칩형 스위칭 장치(200)는 4개의 에지(EG1 내지 EG4) 및 평면(PL)을 포함한다. 에지(EG1 내지 EG4)에는 각각 8개의 패드가 포함된다. 평면(PL) 상에는 하나의 패드가 포함된다. 본 실시예의 다수 개의 패드는 각각 패드 번호 (1) 내지 (33)으로 표시된다. 본 실시예에서, 에지(EG1)에 설치된 8개의 패드는 각각 패드 번호 (1) 내지 (8)로 표시된다. 에지(EG2)에 설치된 8개의 패드는 각각 패드 번호 (9) 내지 (16)으로 표시되며, 이에 따라 나머지 에지, 패드, 및 패드 번호에 대해서도 유추될 수 있을 것이다. 평면(PL) 상에 설치된 패드는 패드 번호(33)으로 표시된다.Referring to FIG. 7 , FIG. 7 is a pad configuration diagram of a chip-type switching device according to another embodiment of the present invention. In this embodiment, the chip-
본 실시예에서, 칩형 스위칭 장치(200)는 입력 패드(PIin)(패드 번호(29)), 4개의 제어 패드(PVin1 내지 PVin4)(각각 패드 번호 (5), (7), (18), (20)) 및 4개의 출력 패드(PIo1 내지 PIo4)(각각 패드 번호 (2), (10), (15), (23))를 포함하도록 설계된다. 나머지의 패드는 접지 패드로 설계된다. 본 실시예에서, 칩형 스위칭 장치(200)와 동일한 에지에 설치된 입력 패드(PIin), 제어 패드(PVin1 내지 PVin4) 및 출력 패드(PIo1 내지 PIo4) 중 둘은 적어도 하나의 접지 패드(GND)에 의하여 이격된다. 예를 들면, 에지(EG1)에서, 출력 패드(PIo3)와 제어 패드(PVin3)는 2개의 접지 패드(GND)에 의하여 이격된다. 제어 패드(PVin3, PVin4)는 1개의 접지 패드(GND)에 의하여 이격된다. 에지(EG2)에서, 출력 패드(PIo1, PIo4)는 4개의 접지 패드(GND)에 의하여 이격된다. 에지(EG3)에서, 출력 패드(PIo2)와 제어 패드(PVin2)는 2개의 접지 패드(GND)에 의하여 이격된다. 제어 패드(PVin1, PVin2)는 1개의 접지 패드(GND)에 의하여 이격된다.In this embodiment, the chip-
칩형 스위칭 장치(100)와 유사하게, 본 실시예에서, 제어 패드(PVin1 내지 PVin4)와 출력 패드(PIo2, PIo3)는 칩형 스위칭 장치(100)의 에지(EG4)와는 상이한 두 상대 에지(EG1, EG3)에 대칭으로 설치될 수 있다. 출력 패드(PIo1, PIo4)는 칩형 스위칭 장치(100)의 에지(EG4)와 상이한 상대 에지(EG2)에 대칭으로 설치된다.Similar to the chip-
표 3은 본 실시예의 칩형 스위칭 장치(200)의 패드 구성을 도시한 것이다.Table 3 shows the pad configuration of the chip-
본 실시예에서, 입력 패드(PIin), 제어 패드(PVin1 내지 PVin4) 및 출력 패드(PIo1 내지 PIo4)의 실시 방식 및 칩형 스위칭 장치(200)의 동작 방식은 도 1 내지 도 4의 다수의 실시예에서 충분한 교시를 얻을 수 있으므로 다시 설명하지 않는다. 본 실시예에서, 칩형 스위칭 장치(200)는 릴레이의 다양한 접점 동작을 구비하고, 제어 신호(Vin1 내지 Vin4)에 따라 출력 패드(PIo1 내지 PIo4)를 통하여 입력 신호(Iin)에 관련된 출력 신호(Io1 내지 Io4)를 출력한다.도 8을 참조하면, 도 8은 본 발명의 또 다른 실시예에 따라 도시한 칩형 스위칭 장치의 패드 구성도이다. 본 실시예에서, 칩형 스위칭 장치(300)는 에지(EG1, EG2) 및 평면(PL)을 포함한다. 에지(EG1, EG2)들은 서로 마주본다. 에지(EG1, EG2)에는 각각 10개의 패드가 포함된다. 평면(PL) 상에는 하나의 패드가 포함된다. 본 실시예의 다수 개의 패드는 각각 패드 번호 (1) 내지 (21)로 표시된다. 본 실시예에서, 에지(EG2)에 설치된 10개의 패드는 각각 패드 번호 (1) 내지 (10)으로 표시된다. 에지(EG1)에 설치된 10개의 패드는 각각 패드 번호 (11) 내지 (20)으로 표시된다. 평면(PL) 상에 설치된 패드는 패드 번호(21)로 표시된다.본 실시예에서, 칩형 스위칭 장치(300)는 2개의 입력 패드(PIin1, PIin2)(패드 번호 (14), (17)), 2개의 제어 패드(PVin1, PVin2)(각각 패드 번호 (11), (20)) 및 4개의 출력 패드(PIo1 내지 PIo4)(각각 패드 번호 (2), (4), (7), (9))를 포함하도록 설계된다. 나머지의 패드는 접지 패드로서 설계된다. 본 실시예에서, 입력 패드(PIin1, PIin2)와 제어 패드(PVin1, PVin2)는 에지(EG1)에 대칭으로 설치된다. 출력 패드(PIo 내지 PIo4)는 에지(EG2)에 대칭으로 설치된다. 본 실시예에서, 칩형 스위칭 장치(300)의 에지(EG1)에 설치되는 입력 패드(PIin1, PIin2)와 제어 패드(PVin1, PVin2) 사이는 적어도 1개의 접지 패드(GND)에 의하여 이격될 수 있다. 칩형 스위칭 장치(300)의 에지(EG2)에 설치되는 출력 패드(PIo1 내지 PIo4) 사이는 적어도 1개의 접지 패드(GND)에 의하여 이격될 수 있다. 예를 들면, 에지(EG1)에서, 입력 패드(PIin1, PIin2) 및 제어 패드(PVin1, PVin2) 사이는 2개의 접지 패드(GND)에 의하여 이격될 수 있다. 에지(EG2)에서, 출력 패드(PIo1, PIo2)는 1개의 접지 패드(GND)에 의하여 이격된다. 출력 패드(PIo2, PIo3)는 2개의 접지 패드(GND)에 의하여 이격된다. 출력 패드(PIo3, PIo4)는 1개의 접지 패드(GND)에 의하여 이격된다.In the present embodiment, the implementation method of the input pad PIin, the control pads PVin1 to PVin4, and the output pads PIo1 to PIo4 and the operation method of the chip-
표 4는 본 실시예의 칩형 스위칭 장치(300)의 패드 구성을 도시한 것이다.Table 4 shows the pad configuration of the chip-
본 실시예에서, 입력 패드(PIin1, PIin2), 제어 패드(PVin1, PVin2) 및 출력 패드(PIo1 내지 PIo4)의 실시 방식 및 칩형 스위칭 장치(300)의 동작 방식은 도1 내지 도4의 다수의 실시예에서 충분한 교시를 얻을 수 있으므로 다시 설명하지 않는다. 본 실시예에서, 칩형 스위칭 장치(300)는 릴레이의 다양한 접점 동작을 구비하고, 제어 신호(Vin1, Vin2)에 따라 출력 패드(PIo1 내지 PIo4)를 통하여 입력 신호(Iin1, Iin2)에 관련된 출력 신호(Io1 내지 Io4)를 출력할 수 있다.전술된 내용을 종합하면, 본 발명의 칩형 스위칭 장치는 제어 신호에 따라 다양한 스위칭 동작을 수행할 수 있다. 고주파 응용 분야에서, 입력 패드, 제어 패드 및 출력 패드 중 두 개는 접지 패드 중의 두 개에 의하여 이격될 수 있다. 상기 접지 패드 중 두 개는 고주파 신호가 야기하는 고주파 간섭을 효율적으로 차단할 수 있다. 이로써, 칩형 스위칭 장치는 비교적 높은 전송 효율을 가질 수 있다. 그밖에, 입력 패드 및 상기 다수 개의 출력 패드에는 각각 정전기-방전 방지 소자가 구성될 수 있다. 이로써, 입력 패드 및 출력 패드는 정전기-방전으로 인한 손상을 피할 수 있다. 따라서, 본 발명의 칩형 스위칭 장치는 다양한 스위칭 동작을 수행할 수 있을 뿐 아니라, 비교적 우수한 신뢰도를 가진다.본 발명이 실시예에 의하여 상기와 같이 개시되었으나, 본 발명은 이에 의하여 제한되지 아니하며, 본 발명이 속하는 분야에서 통상의 기술을 갖춘 자는 본 발명의 사상과 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 변형이 가능함을 이해할 수 있을 것이다. 따라서, 본 발명의 범위는 후술된 청구항이 정하는 경계에 따른 것으로 간주되어야 할 것이다.In this embodiment, the implementation manner of the input pads PIin1, PIin2, the control pads PVin1, PVin2, and the output pads PIo1 to PIo4 and the operation method of the chip-
(1)-(41) 패드 번호
100, 100_1, 100_2, 100_3, 100_4, 200, 300: 칩형 스위칭 장치
110_1, 110_2, 110_3, 110_4, 110_5: 정전기-방전 방지 소자
EG1, EG2, EG3, EG4: 에지
GND: 접지 패드
GND1: 제1 접지 패드
GND2: 제2 접지 패드
GND3: 제3 접지 패드
GND4: 제4 접지 패드
Iin, Iin1, Iin2: 입력 신호
Io1, Io2, Io3, Io4: 출력 신호
PIin: 입력 패드
PIo1, PIo2, PIo3, PIo4: 출력 패드
PL: 평면
PVin1, PVin2, PVin3, PVin4: 제어 패드
SB: 기판
Vin1, Vin2, Vin3, Vin4: 제어 신호(1)-(41) pad number
100, 100_1, 100_2, 100_3, 100_4, 200, 300: chip-type switching device
110_1, 110_2, 110_3, 110_4, 110_5: Electrostatic-discharge prevention device
EG1, EG2, EG3, EG4: Edge
GND: Ground Pad
GND1: first ground pad
GND2: second ground pad
GND3: third ground pad
GND4: fourth ground pad
Iin, Iin1, Iin2: input signal
Io1, Io2, Io3, Io4: output signal
PIin: input pad
PIo1, PIo2, PIo3, PIo4: output pad
PL: flat
PVin1, PVin2, PVin3, PVin4: Control Pad
SB: substrate
Vin1, Vin2, Vin3, Vin4: control signal
Claims (10)
각각 다수 개의 제어 신호를 수신하도록 구성된 다수 개의 제어 패드; 및
다수 개의 출력 패드를 포함하며, 릴레이의 다양한 접점 동작을 구비하고, 상기 제어 신호의 제어를 받아 상기 접점 동작에 대한 스위칭을 수행하고 상기 출력 패드를 통하여 상기 입력 신호에 관련된 출력 신호를 출력하는, 칩형 스위칭 장치.at least one input pad configured to receive an input signal;
a plurality of control pads each configured to receive a plurality of control signals; and
A chip type comprising a plurality of output pads, having various contact operations of a relay, performing switching for the contact operation under the control of the control signal, and outputting an output signal related to the input signal through the output pad switching device.
접지 전위에 각각 커플링되는 다수 개의 접지 패드;를 더 포함하는, 칩형 스위칭 장치.According to claim 1,
A chip-type switching device further comprising a; a plurality of ground pads each coupled to a ground potential.
상기 접지 패드 중 다수 개의 제1 접지 패드는 각각 상기 적어도 하나의 입력 패드의 인접 양측에 설치되고,
상기 접지 패드 중 다수 개의 제2 접지 패드는 각각 상기 접지 패드의 인접 양측에 설치되고,
상기 접지 패드 중 다수 개의 제3 접지 패드는 각각 상기 출력 패드의 인접 양측에 설치되며,
상기 접지 패드 중의 제4 접지 패드는 각각 상기 칩형 스위칭 장치의 주요 접지 패드인, 칩형 스위칭 장치.3. The method of claim 2,
A plurality of first grounding pads among the grounding pads are respectively installed on adjacent both sides of the at least one input pad,
A plurality of second grounding pads among the grounding pads are respectively installed on adjacent both sides of the grounding pad,
A plurality of third grounding pads among the grounding pads are respectively installed on adjacent both sides of the output pad,
and a fourth ground pad of the ground pads is a main ground pad of the chip-type switching device, respectively.
상기 적어도 하나의 입력 패드는 상기 칩형 스위칭 장치의 제1 에지에 설치되고,
상기 제어 패드 및 상기 출력 패드 중 일부는 상기 칩형 스위칭 장치의 제1 에지와는 상이한 두 상대 에지에 대칭으로 설치되고,
상기 출력 패드 중 나머지는 상기 칩형 스위칭 장치의 상기 제1 에지와는 상이한 반대쪽 에지에 설치되는, 칩형 스위칭 장치.The method of claim 1 , wherein:
the at least one input pad is installed on a first edge of the chip-type switching device;
some of the control pad and the output pad are symmetrically installed on two opposite edges different from the first edge of the chip-type switching device;
and the remainder of the output pads are installed on an opposite edge different from the first edge of the chip-type switching device.
상기 제어 패드 중의 제1 제어 패드 및 제2 제어 패드는 상기 마주보는 두 개의 에지 중 제2 에지에 설치되고,
상기 제어 패드 중의 제3 제어 패드 및 제4 제어 패드는 상기 마주보는 두 개의 에지 중 상기 제2 에지와 마주보는 제3 에지에 설치되며,
상기 제1 제어 패드는 제1 제어 신호를 수신하도록 구성되고
상기 제2 제어 패드는 제2 제어 신호를 수신하도록 구성되며,
상기 제1 제어 신호 및 상기 제2 제어 신호는 제어 신호 쌍으로 형성되는, 칩형 스위칭 장치.7. The method of claim 6,
a first control pad and a second control pad of the control pad are installed on a second edge of the two opposite edges;
a third control pad and a fourth control pad of the control pad are installed on a third edge facing the second edge among the two facing edges;
the first control pad is configured to receive a first control signal and
the second control pad is configured to receive a second control signal;
wherein the first control signal and the second control signal are formed as a control signal pair.
상기 적어도 하나의 입력 패드와 상기 제어 패드는 상기 칩형 스위칭 장치의 제1 에지에 대칭으로 설치되고,
상기 출력 패드는 상기 칩형 스위칭 장치의 제2 에지에 대칭으로 설치되며,
상기 제1 에지와 상기 제2 에지는 서로 마주보는, 칩형 스위칭 장치.The method of claim 1 , wherein:
the at least one input pad and the control pad are symmetrically installed on a first edge of the chip-type switching device;
The output pad is symmetrically installed on the second edge of the chip-type switching device,
wherein the first edge and the second edge face each other.
상기 접점 동작은 A 접점 동작 및 C 접점 동작을 포함하며,
상기 칩형 스위칭 장치는 상기 제어 신호의 제어를 받아 A 접점 동작과 C 접점 동작 사이에서 스위칭되는, 칩형 스위칭 장치.
The method of claim 1 , wherein:
The contact operation includes an A contact operation and a C contact operation,
and the chip-type switching device is switched between an A-contact operation and a C-contact operation under the control of the control signal.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962948821P | 2019-12-17 | 2019-12-17 | |
| US62/948,821 | 2019-12-17 | ||
| TW109204680U TWM602761U (en) | 2019-12-17 | 2020-04-21 | Chip-type switching device |
| TW109204680 | 2020-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210078395A true KR20210078395A (en) | 2021-06-28 |
| KR102517409B1 KR102517409B1 (en) | 2023-04-03 |
Family
ID=74095143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200156949A KR102517409B1 (en) | 2019-12-17 | 2020-11-20 | Chip-type switching device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3234113U (en) |
| KR (1) | KR102517409B1 (en) |
| TW (1) | TWM602761U (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172163A (en) * | 1994-12-19 | 1996-07-02 | Matsushita Electric Ind Co Ltd | One-input/multi-output switch and multi-input/one-output switch |
-
2020
- 2020-04-21 TW TW109204680U patent/TWM602761U/en unknown
- 2020-11-20 KR KR1020200156949A patent/KR102517409B1/en active IP Right Grant
- 2020-12-07 JP JP2020005288U patent/JP3234113U/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172163A (en) * | 1994-12-19 | 1996-07-02 | Matsushita Electric Ind Co Ltd | One-input/multi-output switch and multi-input/one-output switch |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102517409B1 (en) | 2023-04-03 |
| JP3234113U (en) | 2021-09-24 |
| TWM602761U (en) | 2020-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9076808B2 (en) | RF MEMS isolation, series and shunt DVC, and small MEMS | |
| CN107037650B (en) | Array substrate, display panel and display device | |
| KR20210010535A (en) | Circuit module and power chip module | |
| TWI658564B (en) | Transient voltage suppressing integrated circuit | |
| KR102517409B1 (en) | Chip-type switching device | |
| US6933599B2 (en) | Electromagnetic noise shielding in semiconductor packages using caged interconnect structures | |
| US10305276B2 (en) | ESD protection circuit and integrated circuit | |
| US10825760B2 (en) | Semiconductor chip and semiconductor device provided with same | |
| JP2018207363A (en) | Bidirectional switch circuit and switch device | |
| CN212181278U (en) | Chip type switching device | |
| US9666236B2 (en) | Multi-chip package | |
| KR20020082757A (en) | Semiconductor device | |
| JPS61206269A (en) | Semiconductor device | |
| US20150188012A1 (en) | Light-emitting diode elements | |
| US11929738B2 (en) | Electronic device | |
| CN111933641B (en) | Electrostatic discharge protection circuit | |
| JPH07106531A (en) | Semiconductor device with gate array configuration | |
| US11342284B2 (en) | Semiconductor chip | |
| JP4514443B2 (en) | Semiconductor protection device | |
| CN101282112B (en) | Double-core acoustic surface wave filter | |
| WO2020195791A1 (en) | Semiconductor device | |
| US8687378B2 (en) | High-frequency module | |
| WO2020065905A1 (en) | Semiconductor integrated circuit device | |
| JP2005167095A (en) | Semiconductor protective device | |
| JP5257722B2 (en) | High frequency module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |