KR20210077476A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20210077476A
KR20210077476A KR1020190169151A KR20190169151A KR20210077476A KR 20210077476 A KR20210077476 A KR 20210077476A KR 1020190169151 A KR1020190169151 A KR 1020190169151A KR 20190169151 A KR20190169151 A KR 20190169151A KR 20210077476 A KR20210077476 A KR 20210077476A
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
pixel
concave
sub
Prior art date
Application number
KR1020190169151A
Other languages
English (en)
Inventor
장지향
김진태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190169151A priority Critical patent/KR20210077476A/ko
Priority to CN202011473209.1A priority patent/CN112992986A/zh
Priority to JP2020207026A priority patent/JP7190474B2/ja
Priority to US17/122,696 priority patent/US11864444B2/en
Publication of KR20210077476A publication Critical patent/KR20210077476A/ko
Priority to US18/514,927 priority patent/US20240090298A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L51/5262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H01L27/3216—
    • H01L27/322—
    • H01L27/3244—
    • H01L51/5203—
    • H01L51/5237—
    • H01L51/5293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

본 명세서는 표시 영상의 휘도와 색온도가 향상될 수 있는 발광 표시 장치를 제공하는 것으로, 일 예에 따른 발광 표시 장치는 기판의 비발광부에 배치된 구동 트랜지스터, 구동 트랜지스터를 덮도록 기판 상에 배치된 오버코트층, 기판 상의 제 1 발광부와 제 2 발광부 각각의 오버코트층 상에 분리 배치되고 구동 트랜지스터에 공통적으로 연결된 제 1 애노드 전극과 제 2 애노드 전극, 제 1 애노드 전극과 제 2 애노드 전극 상에 배치된 자발광 소자, 및 자발광 소자 상에 배치된 제 2 전극을 포함한다. 제 1 발광부와 제 2 발광부는 서로 다른 광 추출 구조를 갖는다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY APPARATUS}
본 명세서는 발광 표시 장치에 관한 것이다.
발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비도 우수하여, 차세대 표시 장치로 각광 받고 있다.
발광 표시 장치는 2개의 전극 사이에 개재된 발광 소자를 포함하는 발광 소자층의 발광을 통해서 영상을 표시한다. 이때, 발광 소자의 발광에 따라 발생되는 광은 전극과 기판 등을 통해서 외부로 방출된다.
최근에는, 적색, 녹색, 및 청색의 개구부를 갖는 단위 픽셀에 백색의 개구부를 추가한 발광 표시 장치가 제안되고 있다.
백색 개구부를 포함하는 발광 표시 장치는 백색의 개구부를 통해 표시 영상의 휘도와 색온도를 향상시킬 수 있지만, 적색, 녹색, 및 청색의 순색 휘도와 백색의 휘도는 트레이드 오프(trade off) 관계를 갖는다. 예를 들어, 백색 개구부의 휘도와 색온도가 증가될 경우, 적색과 녹색의 개구부에서의 효율이 감소함으로써 발광 표시 장치의 전체적인 성능이 저하될 수 있다.
발광 표시 장치는 발광 소자에서 발광된 광 중 일부의 광이 발광 소자와 전극 사이의 계면 및/또는 기판과 공기층 사이의 계면에서의 전반사 등으로 인하여 외부로 방출되지 못함에 따라 광 추출 효율이 감소하게 된다. 예를 들어, 일반적인 발광 표시 장치에서, 발광 소자에서 발광된 광 중 약 80% 정도의 광이 외부로 방출(또는 추출)되지 못하고 내부에 갇히게 되며, 약 20%의 광만이 외부로 추출될 수 있다. 이러한 발광 표시 장치의 광 추출 효율을 향상시키기 위해, 개구부(또는 발광부) 내에 미세 구조물, 예를 들어, 마이크로 렌즈 또는 요철 패턴부가 적용된 발광 표시 장치가 제안되고 있다.
개구부에 미세 구조물을 적용할 경우, 백색 스펙트럼에서 파장 영역별로 휘도 상승률의 차이가 발생하고, 이로 인한 적색, 녹색, 및 청색의 효율 상승률 차이로 인하여 표시 영상의 휘도와 색온도가 감소할 수 있다.
따라서, 본 명세서는 표시 영상의 휘도와 색온도가 향상될 수 있는 발광 표시 장치를 제공하는 것을 과제로 한다.
본 명세서의 예에 따른 해결하고자 하는 과제들은 위에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재 내용으로부터 본 명세서의 기술 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 비발광부와 제 1 발광부 및 제 2 발광부를 갖는 서브 픽셀 영역을 포함하는 기판, 비발광 영역에 배치된 구동 트랜지스터, 구동 트랜지스터를 덮도록 기판 상에 배치된 오버코트층, 제 1 발광부와 제 2 발광부 각각의 오버코트층 상에 분리 배치되고 구동 트랜지스터에 공통적으로 연결된 제 1 애노드 전극과 제 2 애노드 전극, 제 1 애노드 전극과 제 2 애노드 전극 상에 배치된 자발광 소자, 및 자발광 소자 상에 배치된 제 2 전극을 포함하며, 제 1 발광부와 제 2 발광부는 서로 다른 광 추출 구조를 가질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 단위 픽셀 영역을 갖는 기판, 및 단위 픽셀 영역에 배치되고 발광부와 비발광부를 갖는 적색 서브 픽셀, 백색 서브 픽셀, 청색 서브 픽셀, 및 녹색 서브 픽셀을 포함하고, 백색 서브 픽셀의 발광부는 공간적으로 분리된 제 1 발광부와 제 2 발광부를 포함하며, 제 1 발광부와 제 2 발광부는 서로 다른 광 추출 구조를 가질 수 있다.
본 명세서에 따른 발광 표시 장치는 표시 영상의 휘도와 색온도가 향상될 수 있는 효과가 있다.
위에서 언급된 해결하고자 하는 과제, 과제 해결 수단, 효과의 내용은 청구범위의 필수적인 특징을 특정하는 것은 아니므로, 청구범위의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서에 따른 발광 표시 장치를 개략적으로 나타내는 도면이다.
도 2는 도 1에 도시된 단위 픽셀의 배치 구조를 나타내는 도면이다.
도 3은 도 2에 도시된 선 I-I'의 단면도이다.
도 4는 도 3에 도시된 요철 패턴부의 평면 구조를 나타내는 도면이다.
도 5는 본 명세서의 일 예에 따른 제 1 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B1 부분의 확대도이다.
도 6은 도 5에 도시된 A 부분의 확대도이다.
도 7은 본 명세서의 일 예에 따른 제 3 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B2 부분의 확대도이다.
도 8은 본 명세서의 일 예에 따른 제 4 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B3 부분의 확대도이다.
도 9는 본 명세서의 제 1 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 10은 본 명세서의 제 2 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 11은 본 명세서의 제 3 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 12는 도 11에 도시된 아일랜드 패턴층의 변형 예를 나타내는 도면이다.
도 13은 본 명세서의 제 4 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 14는 본 명세서의 제 5 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 15는 본 명세서의 제 6 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 16은 본 명세서의 제 7 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 17은 본 명세서의 제 8 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 18a 및 도 18b는 도 3에 도시된 요철 패턴부의 다양한 예를 나타내는 도면이다.
도 19a는 도 10에 도시된 제 2 서브 픽셀의 제 1 발광부에 대한 파장별 강도를 나타내는 그래프이다.
도 19b는 도 10에 도시된 제 2 서브 픽셀의 제 2 발광부에 대한 파장별 강도를 나타내는 그래프이다.
도 20은 도 10에 도시된 제 2 서브 픽셀과 비교 예에 따른 백색 서브 픽셀에 대한 파장별 강도를 나타내는 그래프이다.
도 21a 내지 도 21c는 본 명세서의 제 1 내지 제 3 실험 예에 따른 제 2 서브 픽셀에 대한 파장별 강도를 나타내는 그래프이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 다양한 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 명세서의 일 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서의 기술 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 기술 사상의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 기술 사상은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 명세서의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 명세서의 다양한 예들 각각의 기술적 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 명세서에 따른 발광 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 그리고, 첨부된 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.
도 1은 본 명세서에 따른 발광 표시 장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 명세서의 일 예에 따른 발광 표시 장치는 표시 패널(10), 제어 회로(30), 데이터 구동 회로(50), 및 게이트 구동 회로(70)를 포함할 수 있다.
표시 패널(10)은 기판 상에 정의된 표시 영역(AA)(또는 활성 영역), 및 표시 영역(AA)을 둘러싸는 비표시 영역(IA) (또는 비활성 영역)을 포함할 수 있다.
표시 영역(AA)은 m개 게이트 라인(GL)과 n개의 데이터 라인(DL)에 의해 정의되는 영역에 배치된 복수의 서브 픽셀(12a, 12b, 12c, 12d)를 포함할 수 있다.
n개의 게이트 라인(GL) 각각은 제 1 방향(X)을 따라 길게 연장되고, 제 1 방향(X)을 가로지르는 제 2 방향(Y)을 따라 서로 이격될 수 있다. 예를 들어, n개의 게이트 라인(GL) 각각은 제 1 및 제 2 게이트 라인을 포함할 수 있다.
m개의 데이터 라인(DL) 각각은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 서로 이격될 수 있다.
표시 영역(AA)은 데이터 라인(DL)과 나란하게 배치된 복수의 픽셀 구동 전압 라인(PL) 및 복수의 레퍼런스 전압 라인(RL)을 더 포함할 수 있다. n개의 게이트 라인(GL) 각각은 m개의 데이터 라인(DL)과 복수의 픽셀 구동 전압 라인(PL) 및 복수의 레퍼런스 전압 라인(RL) 각각을 가로지르는 교차부를 포함할 수 있다. n개의 게이트 라인(GL) 각각의 교차부는 다른 라인들과의 중첩 면적을 최소화하기 위한 적어도 하나의 슬릿 또는 개구부를 포함할 수 있다.
복수의 서브 픽셀(12a, 12b, 12c, 12d) 각각은 인접한 게이트 라인(GL)으로부터 공급되는 게이트 신호와 인접한 데이터 라인(DL)으로부터 공급되는 데이터 전압에 대응되는 컬러 영상을 표시한다.
일 예에 따른 복수의 서브 픽셀(12a, 12b, 12c, 12d) 각각은 게이트 라인(GL)의 길이 방향(X)을 따라 서로 인접하게 배열될 수 있다. 예를 들어, 복수의 서브 픽셀(12a, 12b, 12c, 12d) 각각은 게이트 라인(GL)의 길이 방향(X)과 나란한 단변, 및 데이터 라인(DL)의 길이 방향(Y)과 나란한 장변을 포함할 수 있다. 이 경우, 기판의 일측 및/또는 타측 가장자리 부분에 직접적으로 내장되거나 집적되는 게이트 구동 회로(70)의 구성이 간소화될 수 있다.
다른 예에 따른 복수의 서브 픽셀(12a, 12b, 12c, 12d) 각각은 데이터 라인(DL)의 길이 방향(Y)을 따라 서로 인접하게 배열될 수 있다. 예를 들어, 복수의 서브 픽셀(12a, 12b, 12c, 12d) 각각은 게이트 라인(GL)의 길이 방향(X)과 나란한 장변, 및 데이터 라인(DL)의 길이 방향(Y)과 나란한 단변을 포함할 수 있다. 이 경우, 상대적으로 단순한 회로 구성을 갖는 게이트 구동 회로(70)에 연결되는 게이트 라인들(GL)의 개수가 증가하지만 상대적으로 복잡한 회로 구성을 갖는 데이터 구동 회로(50)에 연결되는 데이터 라인들(DL)의 개수가 감소할 수 있고, 이를 통해 데이터 구동 회로(50)의 구성이 간소화될 수 있다. 특히, 데이터 구동 회로(50)와 데이터 라인들(DL) 사이에 역다중화 회로가 배치(또는 구현)될 경우, 데이터 구동 회로(50)의 구성이 더욱 간소화될 수 있다.
일 예에 따른 복수의 서브 픽셀(12a, 12b, 12c, 12d) 각각은 서브 픽셀 영역의 회로 영역(또는 비발광부)에 배치된 픽셀 회로, 및 서브 픽셀 영역의 개구 영역(또는 발광부)에 배치되고 픽셀 회로에 전기적으로 연결된 발광 소자층을 포함할 수 있다.
픽셀 회로는 적어도 2개의 트랜지스터와 적어도 하나의 커패시터를 포함할 수 있다.
발광 소자층은 픽셀 회로로부터 제공되는 데이터 신호에 의해 자체 발광하여 영상을 표시하는 자발광 소자를 포함할 수 있다.
복수의 서브 픽셀(12a, 12b, 12c, 12d) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다. 여기서, 서로 인접한 적어도 4개의 픽셀은 영상의 컬러 표시를 위한 하나의 단위 픽셀(12)을 구성할 수 있다.
일 예에 따른 하나의 단위 픽셀(12)은 게이트 라인(GL)의 길이 방향을 따라 서로 인접하게 배열된 제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d)를 포함할 수 있다. 예를 들어, 제 1 서브 픽셀(12a)은 적색 서브 픽셀 또는 제 1 색 서브 픽셀, 제 2 서브 픽셀(12b)은 백색 서브 픽셀 또는 제 2 색 서브 픽셀, 제 3 서브 픽셀(12c)은 청색 서브 픽셀 또는 제 3 색 서브 픽셀, 및 제 4 서브 픽셀(12d)은 녹색 서브 픽셀 또는 제 4 색 서브 픽셀일 수 있다.
제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d) 각각에 배치된 발광 소자층은 각기 다른 컬러 광을 개별적으로 방출하거나 백색 광을 공통적으로 방출할 수 있다.
일 예에 따르면, 제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d)의 발광 소자층 각각이 백색 광을 공통적으로 방출하는 경우, 제 1, 제 3, 및 제 4 서브 픽셀(12a, 12c, 12d) 각각은 백색 광을 각기 다른 컬러 광으로 변환하는 각기 컬러 필터(또는 다른 파장 변환 부재)를 포함할 수 있다. 이 경우, 일 예에 따른 제 2 서브 픽셀(12b)은 컬러 필터를 구비하지 않을 수 있다. 다른 예에 따른 제 2 서브 픽셀(12b)의 적어도 일부 영역은 제 1, 제 3, 및 제 4 서브 픽셀(12a, 12c, 12d) 중 어느 하나와 동일한 컬러 필터를 포함할 수 있다.
제어 회로(30)는 영상 신호를 기반으로 복수의 서브 픽셀(12a, 12b, 12c, 12d) 각각에 대응되는 픽셀별 데이터 신호를 생성할 수 있다. 일 예에 따른 제어 회로(30)는 영상 신호, 즉 각 단위 픽셀(12)의 적색 입력 데이터와 녹색 입력 데이터 및 청색 입력 데이터를 기반으로 백색 픽셀 데이터를 추출하고, 추출된 백색 픽셀 데이터에 기초한 옵셋 데이터를 적색 입력 데이터와 녹색 입력 데이터 및 청색 입력 데이터 각각에 반영하여 적색 픽셀 데이터와 녹색 픽셀 데이터 및 청색 픽셀 데이터를 각각 산출하고, 산출된 적색 픽셀 데이터, 녹색 픽셀 데이터, 청색 픽셀 데이터, 및 백색 픽셀 데이터를 픽셀 배열 구조에 알맞도록 정렬해 데이터 구동 회로(50)에 공급할 수 있다. 예를 들어, 제어 회로(30)는 대한민국 공개특허공보 제10-2013-0060476호 또는 제10-2013-0030598호에 개시된 데이터 변환 방법에 따라 적색, 녹색, 및 청색의 입력 데이터를 적색, 녹색, 청색, 및 백색의 4색 데이터로 변환할 수 있다.
제어 회로(30)는 게이트 구동 회로(50)와 데이터 구동 회로(70)를 표시 모드 또는 센싱 모드로 구동시킬 수 있다. 제어 회로(30)는 타이밍 동기 신호를 기반으로 게이트 구동 회로(50)와 데이터 구동 회로(70) 각각을 표시 모드 또는 센싱 모드로 구동시키기 위한 데이터 제어 신호와 게이트 제어 신호 각각을 생성하고, 데이터 제어 신호를 데이터 구동 회로(50)에 제공하며, 게이트 제어 신호를 게이트 구동 회로(70)에 제공할 수 있다. 예를 들어, 센싱 모드(또는 외부 보상 구동)는 발광 표시 장치의 제품 출하 전의 검사 공정시, 표시 패널(10)의 최초 초기 구동시, 발광 표시 장치의 전원 온(power on)시, 발광 표시 장치의 전원 오프(power off)시, 표시 패널(10)의 장시간 구동 후 전원 오프(power off)시, 실시간 또는 주기적으로 설정된 프레임의 블랭크 기간에 수행될 수 있다.
제어 회로(30)는 센싱 모드에 따라 데이터 구동 회로(50)로부터 제공되는 픽셀별 센싱 데이터를 저장 회로에 저장한다. 그리고, 제어 회로(30)는 표시 모드시, 저장 회로에 저장된 센싱 데이터에 기초하여 각 서브 픽셀(12a, 12b, 12c, 12d)에 공급될 픽셀 데이터를 보정하여 데이터 구동 회로(50)에 제공할 수 있다. 여기서, 픽셀별 센싱 데이터는 구동 트랜지스터와 발광 소자 각각의 경시적 변화 정보를 포함할 수 있다. 이에 따라, 제어 회로(350)는 센싱 모드에서, 각 서브 픽셀(12a, 12b, 12c, 12d)에 배치된 구동 트랜지스터의 특성 값(예를 들어, 문턱 전압 또는 이동도)을 센싱하고, 이를 기반으로 각 서브 픽셀(12a, 12b, 12c, 12d)에 공급될 픽셀 데이터를 보정함으로써 복수의 서브 픽셀들 내 구동 트랜지스터의 특성 값 편차에 따른 화질 저하를 최소화하거나 방지할 수 있다. 이와 같은, 발광 표시 장치의 센싱 모드는 본 명세서의 출원인에 의해 이미 공지된 기술이므로, 이에 대한 상세한 설명은 생략한다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 대한민국 공개특허공보 제 10-2016-0093179호, 제10-2017-0054654호, 또는 제10-2018-0002099호에 개시된 센싱 모드를 통해서 각 서브 픽셀(12a, 12b, 12c, 12d)에 배치된 구동 트랜지스터의 특성 값을 센싱할 수 있다.
데이터 구동 회로(50)는 표시 패널(10)에 구현된 m개의 데이터 라인(DL) 각각과 개별적으로 연결될 수 있다. 데이터 구동 회로(50)는 제어 회로(30)로부터 제공되는 픽셀별 데이터 신호와 데이터 제어 신호를 수신하고, 전원 회로로부터 제공되는 복수의 기준 감마 전압을 수신할 수 있다.
데이터 구동 회로(50)는, 표시 모드에서, 데이터 제어 신호와 복수의 기준 감마 전압을 이용하여 디지털 형태의 픽셀별 데이터 신호를 아날로그 형태의 픽셀별 데이터 전압으로 변환하고, 변환된 픽셀별 데이터 전압을 해당하는 데이터 라인(DL)에 공급하고, 데이터 전압과 동기되는 레퍼런스 전압을 생성해 복수의 레퍼런스 전압 라인(RL)에 공급할 수 있다.
데이터 구동 회로(50)는, 센싱 모드에서 데이터 제어 신호와 복수의 기준 감마 전압을 기반으로, 디지털 형태의 센싱용 데이터 신호를 센싱용 데이터 전압으로 변환하여 해당하는 데이터 라인(DL)을 통해 해당하는 서브 픽셀(12a, 12b, 12c, 12d)에 공급하고, 복수의 레퍼런스 전압 라인(RL) 각각을 통해서 해당하는 서브 픽셀(12a, 12b, 12c, 12d)에 배치된 구동 트랜지스터의 특성 값을 센싱하고, 센싱된 픽셀별 센싱 데이터를 제어 회로(30)에 제공할 수 있다. 예를 들어, 데이터 구동 회로(50)는 단위 픽셀(12)을 구성하는 제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d)을 순차적으로 센싱할 수 있다.
게이트 구동 회로(70)는 픽셀 어레이부(10)에 마련된 n개의 게이트 라인(GL) 각각과 개별적으로 연결될 수 있다. 게이트 구동 회로(70)는 제어 회로(30)로부터 공급되는 게이트 제어 신호를 기반으로 정해진 순서에 따라 게이트 신호를 생성하여 해당하는 게이트 라인(GL)에 공급할 수 있다.
일 예에 따른 게이트 구동 회로(70)는 박막 트랜지스터의 제조 공정에 따라 기판의 일측 가장자리 및/또는 양측 가장자리에 집적되어 복수의 게이트 라인(GL)과 일대일로 연결될 수 있다. 다른 예에 따른 게이트 구동 회로(70)는 집적 회로로 구성되어 기판에 실장되거나 연성 회로 필름에 실장되어 복수의 게이트 라인(GL)과 일대일로 연결될 수 있다.
한편, 데이터 구동 회로(50)가 센싱 모드 없이 표시 모드만으로 구동될 경우, 표시 영역(AA)에 배치된 복수의 레퍼런스 전압 라인(RL)은 생략되며, 데이터 구동 회로(50)는 데이터 전압만을 해당하는 데이터 라인(DL)에 공급할 수 있다.
도 2는 도 1에 도시된 단위 픽셀의 배치 구조를 나타내는 도면이며, 도 3은 도 2에 도시된 선 I-I'의 단면도이다.
도 2 및 도 3을 참조하면, 본 명세서의 일 예에 따른 단위 픽셀(12)은 각기 다른 크기를 갖는 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)을 포함할 수 있다. 이하의 설명에서, 서브 픽셀 영역(SPA1 내지 SPA4)의 크기는 서브 픽셀 영역(SPA1 내지 SPA4)의 면적으로 이해될 수 있다.
제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각은 픽셀 구동 전압 라인(PL), 4개의 데이터 라인(DL4i-3, DL4i-2, DL4i-1, DL4i), 및 레퍼런스 전압 라인(RL)에 의해 구획될 수 있다.
제 1 서브 픽셀 영역(SPA1)은 복수의 데이터 라인 중 제 4i-3(i는 자연수) 데이터 라인(DL4i-3)과 복수의 픽셀 구동 전압 라인(PL) 중 제 2j-1(j는 자연수) 픽셀 구동 전압 라인(PL2j-1) 사이에 배치될 수 있다. 예를 들어, 제 4i-3 데이터 라인(DL4i-3)은 제 1 색 데이터 라인 또는 적색 데이터 라인일 수 있다. 그리고, 제 2j-1 픽셀 구동 전압 라인(PL2j-1)은 복수의 픽셀 구동 전압 라인(PL) 중 홀수번째 픽셀 구동 전압 라인일 수 있다.
제 2 서브 픽셀 영역(SPA2)은 복수의 데이터 라인 중 제 4i-2 데이터 라인(DL4i-2)과 레퍼런스 전압 라인(RL) 사이에 배치될 수 있다. 예를 들어, 제 4i-2 데이터 라인(DL4i-2)은 제 2 색 데이터 라인 또는 백색 데이터 라인일 수 있다. 제 4i-3 데이터 라인(DL4i-3)과 제 4i-2 데이터 라인(DL4i-2)은 서로 인접하면서 서로 나란하게 배치될 수 있다.
제 3 서브 픽셀 영역(SPA3)은 복수의 데이터 라인 중 제 4i-1 데이터 라인(DL4i-1)과 레퍼런스 전압 라인(RL) 사이에 배치될 수 있다. 예를 들어, 제 4i-1 데이터 라인(DL4i-1)은 제 3 색 데이터 라인 또는 청색 데이터 라인일 수 있다.
제 4 서브 픽셀 영역(SPA4)은 복수의 데이터 라인 중 제 4i 데이터 라인(DL4i)과 복수의 픽셀 구동 전압 라인(PL) 중 제 2j 픽셀 구동 전압 라인(PL2j) 사이에 배치될 수 있다. 예를 들어, 제 4i 데이터 라인(DL4i)은 제 3 색 데이터 라인 또는 청색 데이터 라인일 수 있다. 그리고, 제 2j 픽셀 구동 전압 라인(PL2j)은 복수의 픽셀 구동 전압 라인(PL) 중 짝수번째 픽셀 구동 전압 라인일 수 있다. 제 4i-1 데이터 라인(DL4i-1)과 제 4i 데이터 라인(DL4i)은 서로 인접하면서 서로 나란하게 배치될 수 있다.
제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각은 제 2 방향(Y)을 기준으로, 제 1 영역(A1)과 제 2 영역(A2)으로 구분될 수 있다.
제 1 영역(A1)(또는 발광 영역)은 제 2 방향(Y)을 기준으로, 게이트 라인(GL)의 상측부에 배치되고 게이트 라인(GL)과 중첩되지 않을 수 있다. 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 제 1 영역(A1)은 각기 다른 크기를 가질 수 있다.
제 2 영역(A2)(또는 회로 영역)은 제 2 방향(Y)을 기준으로, 게이트 라인(GL)의 하측부에 배치되고 게이트 라인(GL)과 중첩될 수 있다. 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 제 1 영역(A1)은 실질적으로 동일한 크기를 가질 수 있다.
제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각은 제 2 영역(A2)에 구현되고 게이트 라인(GL)과 중첩되는 회로 영역에 배치된 픽셀 회로(PC)를 포함할 수 있다.
제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 픽셀 회로(PC)는 게이트 라인(GL)의 제 1 및 제 2 게이트 라인(GLa, GLb), 픽셀 구동 전압 라인(PL), 4개의 데이터 라인(DL4i-3, DL4i-2, DL4i-1, DL4i), 및 레퍼런스 전압 라인(RL)에 선택적으로 연결될 수 있다.
제 1 게이트 라인(GLa)은 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)의 제 2 영역(A2) 중 제 1 영역(A1)에 가장 인접한 일측 영역에 배치될 수 있다. 제 2 게이트 라인(GLb)은 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)의 제 2 영역(A2) 중 제 1 게이트 라인(GLa)으로부터 이격된 타측 영역에 배치될 수 있다.
일 예에 따른 픽셀 회로(PC)는 제 1 스위칭 트랜지스터(Tsw1), 제 2 스위칭 트랜지스터(Tsw2), 구동 트랜지스터(Tdr), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 픽셀 회로(PC)의 트랜지스터(Tsw1, Tsw2, Tdr) 각각은 박막 트랜지스터(TFT)로 이루어질 수 있으며, 이들 박막 트랜지스터(Tsw1, Tsw2, Tdr) 중 적어도 하나는 a-Si TFT, poly-Si TFT, Oxide TFT, 또는 Organic TFT일 수 있다. 예를 들어, 픽셀 회로(PC)에서, 제 1 스위칭 트랜지스터(Tsw1), 제 2 스위칭 트랜지스터(Tsw2), 및 구동 트랜지스터(Tdr) 중 일부는 응답 특성이 우수한 LTPS(low-temperature poly-Si)으로 이루어진 반도체층(또는 활성층)을 포함하는 박막 트랜지스터일 수 있고, 제 1 스위칭 트랜지스터(Tsw1), 제 2 스위칭 트랜지스터(Tsw2), 및 구동 트랜지스터(Tdr) 중 일부를 제외한 나머지는 오프 전류(off current) 특성이 우수한 옥사이드(oxide)로 이루어진 반도체층(또는 활성층)을 포함하는 박막 트랜지스터일 수 있다.
제 1 스위칭 트랜지스터(Tsw1)는 제 1 게이트 라인(GLa)에 접속된 게이트 전극(GE), 인접한 데이터 라인(DL)에 접속된 제 1 소스/드레인 전극(SDE1), 및 제 1 컨택홀(CH1)을 통해 구동 트랜지스터(Tdr)의 게이트 전극(GE)에 접속된 제 2 소스/드레인 전극(SDE2)을 포함할 수 있다. 제 1 스위칭 트랜지스터(Tsw1)의 게이트 전극(GE)은 제 1 게이트 라인(GLa)의 일측으로부터 돌출된 돌출 영역일 수 있다. 이러한 제 1 스위칭 트랜지스터(Tsw1)는 제 1 게이트 라인(GLa)에 공급되는 제 1 게이트 신호에 따라 턴-온되어 인접한 데이터 라인(DL)으로부터 공급되는 데이터 전압을 구동 트랜지스터(Tdr)의 게이트 전극(GE)에 공급할 수 있다.
일 예에 따르면, 제 1 서브 픽셀 영역(SPA1)에 배치된 제 1 스위칭 트랜지스터(Tsw1)의 제 1 소스/드레인 전극(SDE1)은 제 4i-3 데이터 라인(DL4i-3)의 일측으로부터 돌출된 돌출 영역일 수 있고, 제 2 서브 픽셀 영역(SPA2)에 배치된 제 1 스위칭 트랜지스터(Tsw1)의 제 1 소스/드레인 전극(SDE1)은 제 4i-2 데이터 라인(DL4i-2)의 일측으로부터 돌출된 돌출 영역일 수 있고, 제 3 서브 픽셀 영역(SPA3)에 배치된 제 1 스위칭 트랜지스터(Tsw1)의 제 1 소스/드레인 전극(SDE1)은 제 4i-1 데이터 라인(DL4i-1)의 일측으로부터 돌출된 돌출 영역일 수 있으며, 제 4 서브 픽셀 영역(SPA4)에 배치된 제 1 스위칭 트랜지스터(Tsw1)의 제 1 소스/드레인 전극(SDE1)은 제 4i 데이터 라인(DL4i)의 일측으로부터 돌출된 돌출 영역일 수 있다.
제 2 스위칭 트랜지스터(Tsw2)는 제 2 게이트 라인(GLb)에 접속된 게이트 전극(GE), 구동 트랜지스터(Tdr)의 소스 전극에 접속된 제 1 소스/드레인 전극(SDE1), 및 인접한 레퍼런스 전압 라인(RL)에 접속된 제 2 소스/드레인 전극(SDE2)을 포함한다. 이러한 제 2 스위칭 트랜지스터(Tsw2)는, 표시 모드에서, 제 2 게이트 라인(GLb)에 공급되는 제 2 게이트 신호에 따라 인접한 레퍼런스 전압 라인(RL)에 공급되는 레퍼런스 전압을 구동 트랜지스터(Tdr)의 소스 전극(SE)에 공급할 수 있다. 그리고, 제 2 스위칭 트랜지스터(Tsw2)는, 센싱 모드에서, 제 2 게이트 라인(GLb)에 공급되는 제 2 게이트 신호에 의해 턴-온되어 구동 트랜지스터(Tdr)로부터 출력되는 전류를 인접한 레퍼런스 전압 라인(RL)에 공급하거나 구동 트랜지스터(Tdr)의 소스 전극(SE)을 인접한 레퍼런스 전압 라인(RL)에 연결할 수 있다.
제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각에 있어서, 제 2 스위칭 트랜지스터(Tsw2)의 게이트 전극(GE)은 제 2 게이트 라인(GLb)의 일부 영역이거나 제 2 게이트 라인(GLb)의 일측으로부터 돌출된 돌출 영역일 수 있다. 제 2 스위칭 트랜지스터(Tsw2)의 제 1 소스/드레인 전극(SDE1)은 레퍼런스 전압 라인(RL)으로부터 분기된 레퍼런스 연결 라인(RCL)과 제 2 컨택홀(CH2)을 통해 전기적으로 연결될 수 있다. 레퍼런스 연결 라인(RCL)은 제 2 게이트 라인(GLb)과 나란하면서 레퍼런스 전압 라인(RL)을 지나가도록 배치되고 적어도 하나의 제 2 컨택홀(CH2)을 통해 레퍼런스 전압 라인(RL)과 전기적으로 연결될 수 있다.
스토리지 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극(GE)과 소스 전극(SE) 사이에 형성된다. 일 예에 따른 스토리지 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극(GE)으로 이루어진 제 1 커패시터 전극, 구동 트랜지스터(Tdr)의 소스 전극으로 이루어진 제 2 커패시터 전극, 및 제 1 커패시터 전극과 제 2 커패시터 전극의 중첩 영역에 형성된 유전체층을 포함할 수 있다. 이러한 스토리지 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극(GE)과 소스 전극(SE) 사이의 차 전압을 충전한 후, 충전된 전압에 따라 구동 트랜지스터(Tdr)를 스위칭시킬 수 있다.
구동 트랜지스터(Tdr)는 제 1 스위칭 트랜지스터(Tsw1)의 제 2 소스/ 드레인 전극(SDE1)에 접속된 게이트 전극(GE), 제 2 스위칭 트랜지스터(Tsw2)의 제 1 소스/드레인 전극(SDE1)에 연결된 소스 전극(SE), 및 픽셀 구동 전압 라인(PL)에 연결된 드레인 전극(DE)을 포함할 수 있다. 이러한 구동 트랜지스터(Tdr)는 스토리지 커패시터(Cst)의 전압에 의해 턴-온됨으로써 픽셀 구동 전압 라인(PL)으로부터 발광 소자층으로 흐르는 전류 량을 제어한다.
제 1 서브 픽셀 영역(SPA1)에 배치된 구동 트랜지스터(Tdr)의 드레인 전극(DE)은 제 2j-1 픽셀 구동 전압 라인(PL2j-1)으로부터 돌출된 돌출 영역으로 구현될 수 있고, 제 3 서브 픽셀 영역(SPA3)에 배치된 구동 트랜지스터(Tdr)의 드레인 전극(DE)은 제 2j 픽셀 구동 전압 라인(PL2j)으로부터 돌출된 돌출 영역으로 구현될 수 있다.
제 2 서브 픽셀 영역(SPA2)에 배치된 구동 트랜지스터(Tdr)의 드레인 전극(DE)은 제 1 내부 전원 공급 라인(IPL1)을 통해 제 2j-1 픽셀 구동 전압 라인(PL2j-1)에 전기적으로 연결될 수 있다. 이 경우, 제 1 내부 전원 공급 라인(IPL1)은 제 2 게이트 라인(GLb)과 동일층에 나란하게 배치되고, 적어도 하나의 제 3 컨택홀(CH3)을 통해 제 2j-1 픽셀 구동 전압 라인(PL2j-1)에 전기적으로 연결되며, 제 4 컨택홀(CH4)을 통해 제 2 서브 픽셀 영역(SPA2)에 배치된 구동 트랜지스터(Tdr)의 드레인 전극(DE)에 전기적으로 연결될 수 있다.
제 3 서브 픽셀 영역(SPA3)에 배치된 구동 트랜지스터(Tdr)의 드레인 전극(DE)은 제 2 내부 전원 공급 라인(IPL2)을 통해 제 2j 픽셀 구동 전압 라인(PL2j)에 전기적으로 연결될 수 있다. 이 경우, 제 2 내부 전원 공급 라인(IPL2)은 제 2 게이트 라인(GLb)과 동일층에 나란하게 배치되고, 적어도 하나의 제 5 컨택홀(CH5)을 통해 제 2j 픽셀 구동 전압 라인(PL2j)에 전기적으로 연결되며, 제 6 컨택홀(CH6)을 통해 제 3 서브 픽셀 영역(SPA3)에 배치된 구동 트랜지스터(Tdr)의 드레인 전극(DE)에 전기적으로 연결될 수 있다.
일 예에 따르면, 픽셀 회로(PC)의 트랜지스터(Tsw1, Tsw2, Tdr) 각각은 반도체층은 기판(100) 상에 배치되어 있는 버퍼층(110) 상에 배치될 수 있다. 반도체층은 소스 영역과 드레인 영역 및 채널 영역을 가지며, 반도체층의 채널 영역은 게이트 절연막에 의해 덮일 수 있다. 게이트 라인(GL)과 트랜지스터(Tsw1, Tsw2, Tdr) 각각은 게이트 절연막 상에 배치되고, 층간 절연막(120)에 의해 덮일 수 있다. 데이터 라인(DL), 픽셀 구동 전압 라인(PL), 레퍼런스 전압 라인(RL), 및 트랜지스터(Tsw1, Tsw2, Tdr)의 소스/드레인 전극은 층간 절연막(120) 상에 배치되고, 패시베이션층(130)에 의해 덮일 수 있다. 그리고, 패시베이션층(130)은 오버코층(140)(또는 평탄화층)에 의해 덮일 수 있다.
오버코트층(140)은 픽셀 회로(PC)를 덮도록 기판(10)의 표시 영역 전체에 배치될 수 있다. 일 예에 따른 오버코트층(140)은 포토 아크릴(photo acryl), 벤조사이클로부텐(benzocyclobutene), 폴리 이미드(polyimide), 및 불소 수지 등과 같은 유기 물질로 이루어질 수 있다.
일 예에 따르면, 픽셀 회로(PC)의 트랜지스터(Tsw1, Tsw2, Tdr) 각각의 반도체층은 기판(100) 상에 배치되어 있는 차광층 상에 배치될 수 있다.
차광층은 트랜지스터(Tsw1, Tsw2, Tdr) 각각의 반도체층과 기판(100) 사이에 배치되어 기판(100)을 통해서 반도체층 쪽으로 입사되는 광을 차단함으로써 외부 광에 의한 트랜지스터(Tsw1, Tsw2, Tdr)의 문턱 전압 변화를 최소화 내지 방지한다. 이러한 차광층은 버퍼층(110)에 의해 덮인다. 선택적으로, 차광층은 트랜지스터(Tsw1, Tsw2, Tdr)의 소스 전극에 전기적으로 연결되어 해당 트랜지스터의 하부 게이트 전극의 역할을 할 수도 있으며, 이 경우 광에 의한 특성 변화뿐만 아니라 바이어스 전압에 따른 트랜지스터(Tsw1, Tsw2, Tdr)의 문턱 전압 변화를 최소화 내지 방지한다.
한편, 픽셀 회로(PC)가 센싱 모드에 따른 센싱 구동 없이 표시 모드에 따른 표시 구동만으로 동작할 때, 제 2 스위칭 트랜지스터(Tsw2)와 레퍼런스 전압 라인(RL)은 생략되며, 이때, 도 2에 도시된 레퍼런스 전압 라인(RL)은 픽셀 구동 전압 라인(PL2j)으로 변경된다. 그리고, 픽셀 회로(PC)에서 제 2 스위칭 트랜지스터(Tsw2)가 생략되고, 단위 픽셀(12)에서 레퍼런스 전압 라인(RL)이 생략될 때, 단위 픽셀(12)에 배치된 픽셀 구동 전압 라인(PL)과 데이터 라인(DL)의 배치 순서 역시 변경 가능하다. 예를 들어, 도 2에서, 제 2j-1 픽셀 구동 전압 라인(PL2j-1)은 제 4i-3 데이터 라인(DL4i-3)으로 변경되고, 서로 인접한 제 4i-3 데이터 라인(DL4i-3)과 제 4i-2 데이터 라인(DL4i-2)은 제 2j-1 픽셀 구동 전압 라인(PL2j-1)으로 변경되고, 레퍼런스 전압 라인(RL)은 서로 인접한 제 4i-2 데이터 라인(DL4i-2)과 제 4i-1 데이터 라인(DL4i-1)으로 변경되고, 서로 인접한 제 4i-1 데이터 라인(DL4i-1)과 제 4i 데이터 라인(DL4i)은 제 2j 픽셀 구동 전압 라인(PL2j)으로 변경되며, 제 2j 픽셀 구동 전압 라인(PL2j)은 서로 인접한 제 4i 데이터 라인(DL4i)과 제 4i-3 데이터 라인(DL4i-3)을 변경될 수 있다.
제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP)는 표시 영상의 휘도와 색온도를 향상시키기 위하여, 각기 다른 크기를 가질 수 있다. 예를 들어, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP)는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 6500K 이상의 색온도에 기초하여 각기 다른 크기를 가지도록 구현될 수 있다.
일 예에 따른 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP) 중 어느 하나의 발광부(EP)는 서로 다른 크기를 갖는 제 1 부분 발광부(또는 제 1 개구부)(EPw)와 제 2 부분 발광부(또는 제 2 개구부)(EPα)로 분할(또는 분리)될 수 있다.
제 1, 제 3, 및 제 4 서브 픽셀 영역(SPA1, SPA3, SPA4) 각각은 분할되지 않는 하나의 발광부(EP)를 포함할 수 있다. 예를 들어, 제 1 서브 픽셀 영역(SPA1)은 적색 발광부(EPr)(또는 적색 개구부)를 포함할 수 있고, 제 3 서브 픽셀 영역(SPA3)은 청색 발광부(EPb)(또는 청색 개구부)를 포함할 수 있으며, 제 4 서브 픽셀 영역(SPA4)은 녹색 발광부(EPg)(녹색 개구부)를 포함할 수 있다. 이러한 제 1, 제 3, 및 제 4 서브 픽셀 영역(SPA1, SPA3, SPA4) 각각의 발광부(EP)는 각기 다른 크기를 가질 수 있다.
제 2 서브 픽셀 영역(SPA2)의 발광부(EP)는 제 1 발광부(EPw)와 제 2 발광부(EPα)로 분리(또는 분할)되도록 구현될 수 있다. 이하의 설명에서, 제 1 발광부(EPw)는 제 1 부분 발광부, 제 1 분할 발광부, 제 2-1 발광부, 백색 발광부, 제 1 개구부, 제 1 부분 개구부, 제 1 분할 개구부, 제 2-1 개구부, 또는 백색 개구부로 이해될 수 있으며, 제 2 발광부(EPα)는 제 2 부분 발광부, 제 2 분할 발광부, 제 2-2 발광부, 알파 발광부, 부가 발광부, 제 2 개구부, 제 2 부분 개구부, 제 2 분할 개구부, 제 2-2 개구부, 또는 알파 개구부로, 또는 부가 개구부로 이해될 수 있다.
제 1 발광부(EPw)와 제 2 발광부(EPα)는 서로 다른 크기로 구현될 수 있다. 예를 들어, 제 1 발광부(EPw)는 제 2 발광부(EPα)보다 큰 크기를 가질 수 있다. 이러한 제 1 발광부(EPw)와 제 2 발광부(EPα)는 백색 광을 방출하도록 구현됨으로써 단위 픽셀의 휘도를 증가시키거나 색온도를 증가시킬 수 있다.
제 1 예에 따르면, 단위 픽셀(12)에서 5개의 발광부들(EPr, EPw, EPα, EPb, EPg)은 제 1 발광부(EPw), 청색 발광부(EPb), 적색 발광부(EPr), 녹색 발광부(EPg), 및 제 2 발광부(EPα)의 순서로 큰 크기(EPw > EPb > EPr > EPg > EPα)를 가질 수 있다. 예를 들어, 4K 해상도를 갖는 비교 예에 따른 발광 표시 장치의 단위 픽셀에 배치된 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부를 기준으로, 적색 발광부(EPr)는 비교 예에 따른 적색 발광부의 대략 70%의 크기, 청색 발광부(EPb)는 비교 예에 따른 청색 발광부의 대략 90%의 크기, 녹색 발광부(EPg)는 비교 예에 따른 녹색 발광부와 실질적으로 동일한 크기, 제 1 발광부(EPw)는 비교 예에 따른 백색 발광부의 대략 80~90%의 크기를 가질 수 있으며, 알파 발광부(EPα)는 비교 예에 따른 발광부들 대비 적색 발광부(EPr)과 녹색 발광부(EPg)와 청색 발광부(EPb) 및 제 1 발광부(EPw) 각각의 크기 편차를 모두 합한 크기를 가질 수 있다. 예를 들어, 4K 해상도를 갖는 비교 예에 따른 발광 표시 장치의 단위 픽셀에 있어서, 제 1 서브 픽셀 영역에서 발광부가 차지하는 크기는 대략 42%이고, 제 2 서브 픽셀 영역에서 발광부가 차지하는 크기는 대략 56%이고, 제 3 서브 픽셀 영역에서 발광부가 차지하는 크기는 대략 38%이고, 제 4 서브 픽셀 영역에서 발광부가 차지하는 크기는 대략 29%일 수 있다.
제 2 예에 따르면, 단위 픽셀(12)에서 5개의 발광부들(EPr, EPw, EPα, EPb, EPg)은 제 1 발광부(EPw), 청색 발광부(EPb), 제 2 발광부(EPα), 녹색 발광부(EPg), 및 적색 발광부(EPr)의 순서로 큰 크기(EPw > EPb > EPα > EPg > EPr)를 가질 수 있다. 예를 들어, 4K 해상도를 갖는 비교 예에 따른 발광 표시 장치의 단위 픽셀에 배치된 제 1 내지 제 4 서브 픽셀 영역 각각의 발광부를 기준으로, 청색 발광부(EPb)와 녹색 발광부(EPg) 각각은 비교 예에 따른 청색 발광부와 녹색 발광부 각각과 실질적으로 동일한 크기를 가질 수 있고, 적색 발광부(EPr)는 비교 예에 따른 적색 발광부의 대략 60~99%의 크기를 가지고, 제 1 발광부(EPw)는 비교 예에 따른 백색 발광부의 대략 85~99%의 크기를 가지며, 제 2 발광부(EPα)는 비교 예에 따른 적색 발광부의 대략 1~40%의 크기와 백색 발광부의 대략 1~15%의 크기를 더한 크기를 가질 수 있다.
제 3 예에 따르면, 단위 픽셀(12)에서 5개의 발광부들(EPr, EPw, EPα, EPb, EPg)은 제 1 발광부(EPw), 적색 발광부(EPr), 청색 발광부(EPb), 녹색 발광부(EPg), 및 제 2 발광부(EPα)의 순서로 큰 크기(EPw > EPr > EPb > EPg > EPα)를 가질 수 있다.
일 예로서, 4K 해상도를 갖는 비교 예에 따른 발광 표시 장치의 단위 픽셀에 배치된 제 1 내지 제 4 서브 픽셀 영역 각각의 발광부를 기준으로, 적색 발광부(EPr)와 녹색 발광부(EPg) 각각은 비교 예에 따른 적색 발광부와 녹색 발광부 각각과 실질적으로 동일한 크기를 가질 수 있고, 청색 발광부(EPb)는 비교 예에 따른 청색 발광부의 대략 80~99%의 크기를 가지고, 제 1 발광부(EPw)는 비교 예에 따른 백색 발광부의 대략 85~99%의 크기를 가지며, 제 2 발광부(EPα)는 비교 예에 따른 청색 발광부의 대략 1~20%의 크기와 백색 발광부의 대략 1~15%의 크기를 더한 크기를 가질 수 있다.
다른 예로서, 4K 해상도를 갖는 비교 예에 따른 발광 표시 장치의 단위 픽셀에 배치된 제 1 내지 제 4 서브 픽셀 영역 각각의 발광부를 기준으로, 적색 발광부(EPr)와 청색 발광부(EPb) 각각은 비교 예에 따른 적색 발광부와 청색 발광부 각각과 실질적으로 동일한 크기를 가질 수 있고, 녹색 발광부(EPg)는 비교 예에 따른 녹색 발광부의 대략 90~99%의 크기를 가지고, 제 1 발광부(EPw)는 비교 예에 따른 백색 발광부의 대략 85~99%의 크기를 가지며, 제 2 발광부(EPα)는 비교 예에 따른 녹색 발광부의 대략 1~10%의 크기와 백색 발광부의 대략 1~15%의 크기를 더한 크기를 가질 수 있다.
일 예에 따른 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP) 중 적어도 하나는 제 1 방향(X)을 따라 오목하거나 돌출된 적어도 하나의 벤트 영역(bent area)(BA)을 포함할 수 있다. 예를 들어, 제 1 발광부(EPw)에 인접한 적색 발광부(EPr)의 일측 변은 사다리꼴 형태로 오목한 벤트 영역(BA)을 포함하고, 제 1 발광부(EPw)는 적색 발광부(EPr)의 벤트 영역(BA) 쪽으로 돌출된 벤트 영역(BA)을 포함할 수 있다. 이와 마찬가지로, 제 2 발광부(EPα)와 청색 발광부(EPb) 및 녹색 발광부(EPg) 각각의 일측변 및/또는 타측변은 오목하거나 돌출된 벤트 영역(BA)을 포함할 수 있다.
한편, 단위 픽셀(12)에 배치되는 4개의 데이터 라인(DL)과 레퍼런스 전압 라인(RL) 각각은 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 제 1 영역(A1)에서, 발광부들(EP)의 벤트 영역(BA)과 대응되도록 벤트(bent)될 수 있다.
일 예에 따른 복수의 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP)는 요철 패턴부(150) 및 발광 소자층(EDL)을 포함할 수 있다.
요철 패턴부(150)는 복수의 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP)에 중첩되는 오버코트층(140)에 굴곡(또는 요철) 형태를 가지도록 구현됨으로써 발광 소자층(EDL)에서 발광된 광의 진행 경로를 변경하여 화소의 광 추출 효율을 증가시킨다. 이에 따라, 요철 패턴부(150)은 비평탄부, 미세 구조물, 광 경로 제어부, 마이크로 렌즈부, 마이크로 렌즈 어레이부, 또는 광 산란부로도 이해될 수 있다.
일 예에 따른 요철 패턴부(150)은 서로 이격된 복수의 볼록부(151), 및 복수의 볼록부(151) 사이에 배치된 복수의 오목부(153)를 포함할 수 있다.
복수의 볼록부(151) 각각은 발광 소자층(EDL)의 유효 발광 영역을 기반으로 화소에서 발생되는 광의 외부 추출 효율을 최대화할 수 있는 형상을 가지도록 발광부(EP)와 중첩되는 오버코트층(140)에 마련될 수 있다. 이러한 복수의 볼록부(151) 각각은 발광 소자층(EDL)에서 발광된 광의 진행 경로를 기판(100) 쪽으로 변경하여 발광 소자층(EDL)에서 발광된 광의 외부 추출 효율을 증가시킨다.
복수의 볼록부(151) 각각은 모든 방향에서 서로 연결될 수 있다. 예를 들어, 복수의 볼록부(151) 각각의 바닥부(또는 밑면)는 모든 방향으로 인접한 볼록부들(151)의 바닥부와 연결될 수 있다. 이에 따라, 발광부(EP)와 중첩되는 오버코트층(140)은 복수의 볼록부(151) 사이에 형성되는 복수의 오목부(153)를 포함할 수 있다. 하나의 오목부(153)는 인접한 복수의 볼록부(151)에 의해 둘러싸일 수 있다. 하나의 오목부(153)를 둘러싸는 복수의 볼록부(151)는 평면적으로 육각 형태(또는 벌집 형태)로 배치될 수 있다.
복수의 오목부(153) 각각은 복수의 볼록부(151) 사이에 대응되는 오버코트층(140)의 상면(또는 표면)으로부터 오목하게 구현될 수 있다. 복수의 오목부(153) 각각은 제 1 방향(X)을 따라 서로 이격되면서 서로 평행하게 배치되고 제 2 방향(Y)을 따라 지그재그 형태로 배치될 수 있다. 즉, 복수의 오목부(153) 각각은 일정한 간격을 갖는 격자 형태로 배치되고, 제 2 방향(Y)으로 따라 인접한 오목부들(153)은 서로 엇갈리게 배치될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 인접한 3개의 오목부(153)는 평면적으로 삼각 형태로 배치될 수 있으며, 인접한 3개의 오목부(153) 각각의 중심부 사이의 선분들은 평면적으로 삼각 형태(TS)를 이룰 수 있다. 또한, 복수의 오목부(153) 각각은 주변에 배치된 6개의 오목부(153)에 의해 둘러싸일 수 있다. 이 경우, 하나의 오목부(153)를 둘러싸도록 주변된 배치된 6개의 오목부(153)는 평면적으로 6각 형태(HS)로 배치될 수 있으며, 하나의 오목부(153)를 둘러싸도록 주변된 배치된 6개의 오목부(153) 각각의 중심부 사이의 선분들은 평면적으로 6각 형태(HS)를 이룰 수 있다. 예를 들어, 복수의 볼록부(151)과 복수의 오목부(153)는 평면적으로 벌집 형태로 배치될 수 있다.
복수의 볼록부(151)와 복수의 오목부(153)를 포함하는 요철 패턴부(150)은 포토 레지스트를 이용한 포토리소그래피 공정을 통해 발광부(EP) 상의 오버코트층(140) 상에 마스크 패턴을 형성한 후, 마스크 패턴을 이용한 오버코트층(140)의 에칭 공정을 통해 구현될 수 있다. 예를 들어, 포토 레지스트는 생산성의 향상을 위해 포지티브 포토 레지스트가 사용될 수 있다.
다시 도 2 및 도 3을 참조하면, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP)에 배치된 발광 소자층(EDL)은 애노드 전극(AE), 자발광 소자(SED), 및 캐소드 전극(CE)을 포함할 수 있다.
애노드 전극(AE)은 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP)에 대응되는 기판(100) 상의 오버코트층(140) 상에 개별적으로 배치될 수 있다. 애노드 전극(AE)은 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP)와 대응되는 크기와 형태를 가질 수 있다. 일 예에 따른 애노드 전극(AE)은 자발광 소자(SED)에서 방출되는 광이 기판 쪽으로 투과될 수 있도록 TCO(Transparent Conductive Oxide)와 같은 투명 도전 물질로 이루어질 수 있다.
제 1, 제 3, 및 제 4 서브 픽셀 영역(SPA1, SPA3, SPA4) 각각의 발광부(EPr, EPb, EPg)에 각각 배치된 애노드 전극(AE)은 분할되지 않는 하나의 몸체로 구현되고, 비발광부(NEP)에 배치된 픽셀 회로(PC) 쪽으로 연장된 연장부를 포함할 수 있다. 애노드 전극(AE)의 연장부는 오버코트층(140)과 패시베이션층(130)에 배치된 전극 컨택홀(ECH)을 통해서 비발광부(NEP)에 배치된 픽셀 회로(PC)의 구동 트랜지스터(Tdr)의 소스 전극(SE)과 전기적으로 연결될 수 있다. 이에 따라, 제 1, 제 3, 및 제 4 서브 픽셀 영역(SPA1, SPA3, SPA4) 각각의 애노드 전극(AEα)은 해당하는 픽셀 회로(PC)의 구동 트랜지스터(Tdr)로부터 데이터 전류를 공급받을 수 있다.
일 예에 따른 제 1, 제 3, 및 제 4 서브 픽셀 영역(SPA1, SPA3, SPA4) 각각의 애노드 전극(AE)은 각기 다른 크기를 가질 수 있다. 예를 들어, 제 1 서브 픽셀 영역(SPA1)의 애노드 전극(AE)은 적색 애노드 전극(AEr)일 수 있고, 제 3 서브 픽셀 영역(SPA3)의 애노드 전극(AE)은 청색 애노드 전극(AEb)일 수 있으며, 제 4 서브 픽셀 영역(SPA4)의 애노드 전극(AE)은 녹색 애노드 전극(AEg)일 수 있다.
일 예에 따른 제 2 서브 픽셀 영역(SPA2)의 애노드 전극(AE)은 서로 이격된 제 1 애노드 전극(AEw) 및 제 2 애노드 전극(AEα)으로 분리(또는 분할)될 수 있다.
제 1 애노드 전극(AEw) 및 제 2 애노드 전극(AEα)은 제 2 서브 픽셀 영역(SPA2)의 제 1 영역(A1) 또는 발광부(EP) 내에서 공간적으로 서로 이격(또는 분리)될 수 있다. 예를 들어, 제 1 애노드 전극(AEw) 및 제 2 애노드 전극(AEα) 사이의 간격은 100 나노미터 내지 수백 마이크로미터로 설정될 수 있다.
제 1 애노드 전극(AEw)은 제 1 발광부(EPw)보다 큰 크기를 가지면서 제 2 애노드 전극(AEα)보다 상대적으로 큰 크기를 가질 수 있다. 예를 들어, 제 1 애노드 전극(AEw) 중 가장자리 부분을 제외한 나머지 부분은 제 1 발광부(EPw)과 중첩될 수 있다. 이하의 설명에서, 제 1 애노드 전극(AEw)은 제 1 전극, 제 1 분할 전극, 또는 백색 애노드 전극으로 이해될 수 있다.
제 2 애노드 전극(AEα)은 제 2 발광부(EPα)보다 큰 크기를 가지면서 제 1 애노드 전극(AEw)보다 상대적으로 작은 크기를 가질 수 있다. 예를 들어, 제 2 애노드 전극(AEα) 중 가장자리 부분을 제외한 나머지 부분은 제 2 발광부(EPα)과 중첩될 수 있다. 이하의 설명에서, 제 2 애노드 전극(AEα)은 제 2 전극, 제 2 분할 전극, 또는 알파 애노드 전극으로 이해될 수 있다.
제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα) 각각은 비발광부(NEP)에 배치된 픽셀 회로(PC) 쪽으로 연장된 연장부를 포함할 수 있다. 제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα) 각각의 연장부는 오버코트층(140)과 패시베이션층(130)에 배치된 전극 컨택홀(ECH)을 통해서 비발광부(NEP)에 배치된 픽셀 회로(PC)의 구동 트랜지스터(Tdr)의 소스 전극(SE)에 공통적으로 연결될 수 있다. 이에 따라, 제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα) 각각은 해당하는 픽셀 회로(PC)의 구동 트랜지스터(Tdr)로부터 동일한 데이터 전류를 동시에 공급받을 수 있다.
발광 소자층(EDL)의 자발광 소자(SED)는 애노드 전극(AE) 상에 배치될 수 있다. 일 예에 따른 자발광 소자(SED)는 유기 발광 소자, 양자점 발광 소자, 무기 발광 소자, 또는 마이크로 발광 다이오드 소자 등이 될 수 있다. 예를 들어, 유기 발광 소자로 이루어진 자발광 소자(SED)는 애노드 전극 상에 배치된 정공 기능층, 정공층 상에 배치된 유기 발광층, 유기 발광층 상에 배치된 전자 기능층을 포함할 수 있다.
일 예에 따르면, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각에 배치된 자발광 소자(SED)는 각기 다른 색상의 광을 방출하도록 구현될 수 있다. 예를 들어, 제 1 서브 픽셀 영역(SPA1)의 자발광 소자(SED)는 적색 유기 발광층을 포함할 수 있고, 제 3 서브 픽셀 영역(SPA3)의 자발광 소자(SED)는 청색 유기 발광층을 포함할 수 있으며, 제 4 서브 픽셀 영역(SPA4)의 자발광 소자(SED)는 녹색 유기 발광층을 포함할 수 있다. 그리고, 제 2 서브 픽셀 영역(SPA2)의 자발광 소자는 백색 광을 방출하기 위한 복수의 유기 발광층을 포함할 수 있다
일 예에 따른 제 2 서브 픽셀 영역(SPA2)의 자발광 소자는 제 1 유기 발광층 및 제 2 유기 발광층이 적층된 스택 구조를 가질 수 있다. 일 예에 따른 제 1 유기 발광층은 제 1 광을 방출하는 것으로 청색 유기 발광셀, 녹색 유기 발광셀, 적색 유기 발광셀, 황색 유기 발광셀, 및 황록색 유기 발광셀 중 어느 하나를 포함할 수 있다. 일 예에 따른 제 2 유기 발광층은 청색 유기 발광셀, 녹색 유기 발광셀, 적색 유기 발광셀, 황색 유기 발광셀, 및 황록색 유기 발광셀 중 제 1 유기 발광층의 유기 발광셀을 제외한 나머지 어느 하나를 포함할 수 있다. 추가적으로, 제 2 서브 픽셀 영역(SPA2)의 자발광 소자는 청색 유기 발광셀, 녹색 유기 발광셀, 적색 유기 발광셀, 황색 유기 발광셀, 및 황록색 유기 발광셀 중 제 1 및 제 2 유기 발광층 각각의 유기 발광셀을 제외한 나머지 어느 하나를 포함하는 제 3 유기 발광층을 더 포함할 수 있다.
다른 예에 따르면, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각에 배치된 자발광 소자(SED)는 백색 광을 방출하는 공통층으로 구현될 수 있다. 예를 들어, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각에 배치된 자발광 소자(SED)는 상기 제 1 유기 발광층 및 상기 제 2 유기 발광층을 포함하거나 상기 제 1 유기 발광층과 상기 제 2 유기 발광층 및 상기 제 3 유기 발광층을 포함할 수 있다.
부가적으로, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4) 각각에 배치된 자발광 소자(SED)는 양자점 발광 소자로 변경되거나 색재현율 향상을 위해 양자점 발광층을 더 포함할 수 있다.
캐소드 전극(CE)은 자발광 소자(SED)와 직접적으로 접촉되도록 기판(100)의 표시 영역 전체에 구현될 수 있다. 일 예에 따른 캐소드 전극(CE)은 자발광 소자(SED)에서 방출되어 입사되는 광을 기판(100) 쪽으로 반사시키기 위해 반사율이 높은 금속 물질을 포함할 수 있다.
본 명세서의 일 예에 따른 표시 패널은 뱅크 패턴(160) 및 봉지층(encapsulation layer)(170)을 더 포함할 수 있다.
뱅크 패턴(160)은 복수의 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 비발광부(NEP) 상에 배치되고, 각 서브 픽셀 영역(SPA1 내지 SPA4) 각각의 발광부(EP)를 정의할 수 있다. 뱅크 패턴(160)은 단위 픽셀(12)에 배치된 픽셀 구동 전압 라인(PL), 데이터 라인(DL), 및 레퍼런스 전압 라인(RL) 각각의 전체 또는 일부와 중첩될 수 있다.
뱅크 패턴(160)은 복수의 서브 픽셀 영역(SPA1 내지 SPA4) 각각에 배치된 애노드 전극(AE)의 가장자리 부분을 덮도록 오버코트층(140) 상에 형성될 수 있다. 예를 들어, 뱅크 패턴(160)은 벤조사이클로부텐(benzocyclobutene; BCB)계 수지, 아크릴계(acryl) 수지 또는 폴리이미드(polyimide) 수지 등의 유기물로 형성할 수 있다. 또는, 뱅크 패턴(160)은 검정색 안료를 포함하는 감광제로 형성될 수 있으며, 이 경우, 뱅크 패턴(160)은 인접한 서브 픽셀 영역(SPA1 내지 SPA4) 간의 혼색을 방지하는 차광 부재의 역할을 겸할 수 있다.
발광 소자층(EDL)이 공통층으로 구현될 경우, 자발광 소자(SED)와 캐소드 전극(CE) 각각은 뱅크 패턴(160) 상에 형성될 수 있다. 즉, 자발광 소자(SED)는 애노드 전극(AE)의 가장자리 부분과 뱅크 패턴(160)을 덮도록 형성되고, 캐소드 전극(CE)은 자발광 소자(SED)를 덮도록 형성될 수 있다.
봉지층(170)은 캐소드 전극(CE)를 덮도록 기판(100)의 표시 영역 상에 형성될 수 있다. 봉지층(170)은 외부 충격으로부터 박막 트랜지스터 및 자발광 소자(SED) 등을 보호하고, 산소 또는/및 수분 나아가 이물들(particles)이 발광 소자층(EDL)으로 침투하는 것을 방지하는 역할을 겸할 수 있다. 일 예에 따른 봉지층(170)은 적어도 하나의 무기막을 포함할 수 있다. 그리고, 봉지층(170)은 적어도 하나의 유기막을 더 포함할 수 있다. 예를 들어, 봉지층(170)은 제 1 무기 봉지층, 유기 봉지층, 및 제 2 무기 봉지층을 포함할 수 있다.
선택적으로, 봉지층(170)은 픽셀 전체를 둘러싸는 충진재로 변경될 수 있으며, 이 경우, 본 출원에 따른 발광 표시 패널(10)은 충진재를 매개로 하여 기판(100) 상에 부착되는 봉지 기판(180)을 더 포함한다. 봉지 기판(180)은 플라스틱 재질, 유리 재질, 또는 금속 재질로 이루어질 수 있다. 상기 충진재는 산소 또는/및 수분 등을 흡수하는 게터 물질을 포함할 수 있다.
추가적으로, 본 명세서에 따른 표시 패널은 컬러 필터층(CFL)을 더 포함할 수 있다. 컬러 필터층(CFL)은 복수의 서브 픽셀 영역(SPA1 내지 SPA4) 각각에서 백색 광이 방출될 경우에 적용될 수 있다.
컬러 필터층(CFL)은 제 1, 제 3, 및 제 4 서브 픽셀 영역(SPA1, SPA3, SPA4) 각각의 발광부(EPr, EPb, EPg)와 중첩되도록 배치될 수 있다. 컬러 필터층(CFL)은 발광부(EPr, EPb, EPg)와 중첩되도록 기판(100)과 오버코트층(140) 사이에 마련될 수 있다. 예를 들어, 컬러 필터층(CFL)은 발광부(EPr, EPb, EPg)와 중첩되는 패시베이션층(130)과 오버코트층(140) 사이에 개재될 수 있다.
일 예에 따른 컬러 필터층(CFL)은 제 1 서브 픽셀 영역(SPA1)의 발광부(EPr)와 중첩되는 적색 컬러 필터(CFr), 제 3 서브 픽셀 영역(SPA3)의 발광부(EPb)와 중첩되는 청색 컬러 필터(CFb), 및 제 4 서브 픽셀 영역(SPA4)의 발광부(EPg)와 중첩되는 녹색 컬러 필터(CFg)를 포함할 수 있다.
적색 컬러 필터(CFr), 청색 컬러 필터(CFb), 및 녹색 컬러 필터(CFg) 각각은 해당하는 발광부(EPr, EPb, EPg)보다 큰 크기를 가지거나 넓은 크기를 가질 수 있다. 예를 들어, 적색 컬러 필터(CFr), 청색 컬러 필터(CFb), 및 녹색 컬러 필터(CFg) 각각의 끝단은 서브 픽셀 영역(SPA1 내지 SPA4) 사이의 서브 픽셀 경계부(SPB)를 지나 인접한 비발광부(NEP)와 중첩되도록 연장될 수 있다. 추가적으로, 적색 컬러 필터(CFr), 청색 컬러 필터(CFb), 및 녹색 컬러 필터(CFg) 각각의 끝단은 서브 픽셀 경계부(SPB)에서 서로 중첩됨으로써 인접한 서브 픽셀 영역(SPA1 내지 SPA4) 간의 광 누설과 혼색을 최소화하거나 방지할 수 있다.
일 예에 따른 적색 컬러 필터(CFr), 청색 컬러 필터(CFb), 및 녹색 컬러 필터(CFg) 각각은 발광 소자층(EDL)으로부터 기판(100) 쪽으로 방출되는 광에 따라 재발광하여 서브 픽셀에 설정된 색상의 광을 방출하는 크기를 갖는 양자점을 포함할 수 있다. 이 경우, 적색 컬러 필터(CFr)는 장파장 영역의 광에 대한 투과율(또는 출광율)이 감소될 수 있도록 적색 양자점을 함유하지 않거나 장파장 광의 적어도 일부를 흡수하는 장파장 흡수 물질(또는 염료)을 더 포함할 수 있다. 예를 들어, 장파장 흡수 물질은 620nm~700nm의 파장을 흡수함으로써 장파장 영역의 광에 대한 투과율(또는 출광율)을 감소시켜 색온도를 상승시킬 수 있다.
추가적으로, 본 명세서에 따른 발광 표시 장치는 기판(100)의 후면(또는 광 추출면)(100a)에 부착된 편광 필름(190)을 더 포함할 수 있다. 편광 필름(190)은 표시 영역에 배치된 트랜지스터 및/또는 라인들 등에 의해 반사된 외부 광을 원편광 상태로 변경하여 발광 표시 장치의 시인성과 명암비를 향상시킨다. 예를 들어, 편광 필름(190)은 원편광 필름으로 구현될 수 있다.
도 5는 본 명세서의 일 예에 따른 제 1 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B1 부분의 확대도이며, 도 6은 도 5에 도시된 A 부분의 확대도이다.
도 2 내지 도 6을 참조하면, 본 명세서의 일 예에 따른 제 1 서브 픽셀 영역(SPA1)(또는 제 1 서브 픽셀(12a))은 제 2j-1 픽셀 구동 전압 라인(PL2j-1)과 제 4i-3 데이터 라인(DL4i-3) 사이에 대응되는 광 방출 영역(LOA), 요철 패턴부(150)에 대응되는 패턴 형성 영역(PFA), 및 뱅크 패턴(160)에 의해 정의되는 적색 발광부(EPr)를 포함할 수 있다.
광 방출 영역(LOA)은 제 1 서브 픽셀 영역(SPA1)의 제 1 영역(A1)에 배치된 제 2j-1 픽셀 구동 전압 라인(PL2j-1)과 제 4i-3 데이터 라인(DL4i-3) 사이에 배치될 수 있다.
패턴 형성 영역(PFA)은 제 1 서브 픽셀 영역(SPA1)의 제 1 영역(A1) 중 요철 패턴부(150)가 배치되는 영역으로 정의될 수 있다. 패턴 형성 영역(PFA)은 제 1 서브 픽셀 영역(SPA1)에 배치된 오버코트층(140)의 영역 중 비패턴부(또는 최상면)(140a)보다 낮은 영역으로 정의될 수 있다. 이러한 패턴 형성 영역(PFA)은 광 방출 영역(LOA)보다 큰 크기를 가질 수 있다. 이에 따라, 패턴 형성 영역(PFA)에 대응되는 오버코트층(140)에 구현되는 요철 패턴부(150)는 광 방출 영역(LOA)보다 큰 크기를 가짐으로써 발광 소자층(EDL)에서 방출되는 광을 광 방출 영역(LOA) 쪽으로 진행시킬 수 있다.
패턴 형성 영역(PFA)의 끝단과 오버코트층(140)의 비패턴부(140a) 사이의 경계부는 제 2j-1 픽셀 구동 전압 라인(PL2j-1)과 제 4i-3 데이터 라인(DL4i-3) 상에 각각 위치할 수 있다. 요철 패턴부(150)에 포함된 복수의 오목부(153) 중 최외곽 오목부(153o)는 제 2j-1 픽셀 구동 전압 라인(PL2j-1)과 제 4i-3 데이터 라인(DL4i-3) 각각에 중첩될 수 있다.
적색 발광부(EPr)는 요철 패턴부(150) 상에 배치된 발광 소자층(EDL)을 포함할 수 있다. 발광 소자층(EDL)은 애노드 전극(AEr), 자발광 소자(SED), 및 캐소드 전극(CE)을 포함할 수 있다.
애노드 전극(또는 적색 애노드 전극)(AEr)은 패턴 형성 영역(PFA)보다 작은 크기를 가질 수 있다. 즉, 제 1 서브 픽셀 영역(SPA1)에서 애노드 전극(AEr)의 형성 영역은 패턴 형성 영역(PFA)보다 작은 크기를 가질 수 있다. 일 예에 따른 애노드 전극(AEr)의 끝단은 제 2j-1 픽셀 구동 전압 라인(PL2j-1)과 제 4i-3 데이터 라인(DL4i-3) 각각과 중첩되는 최외곽 오목부(153o)의 경사면에 위치할 수 있다. 예를 들어, 애노드 전극(AEr)의 끝단은 최외곽 오목부(153o)의 바닥면과 오버코트층(140)의 비패턴부(140a) 사이의 경사면에 위치할 수 있다.
애노드 전극(AEr)은 요철 패턴부(150)와 직접적으로 접촉하기 때문에 요철 패턴부(150)의 표면 형상(morphology)을 따르는 형상을 포함할 수 있다. 예를 들어, 애노드 전극(AEr)은 상대적으로 얇은 두께를 가지도록 오버코트층(140) 상에 형성(또는 증착)되기 때문에 애노드 전극(AEr)의 표면 형상을 그대로 따르는 표면 형상을 가질 수 있다. 이에 따라, 애노드 전극(AEr)은 투명 도전 물질의 증착 공정에 의해 요철 패턴부(150)의 표면 형상을 그대로 따르는 등각(conformal) 형태로 구현될 수 있다.
자발광 소자(SED)는 애노드 전극(AEr) 상에 형성되어 애노드 전극(AEr)과 직접적으로 접촉될 수 있다. 일 예에 따른 자발광 소자(SED)는 애노드 전극(AEr) 대비 상대적으로 두꺼운 두께를 가지도록 애노드 전극(AEr) 상에 형성(또는 증착)됨으로써 애노드 전극(AEr)의 표면 형상과 다른 표면 형상을 가질 수 있다.
일 예에 따른 자발광 소자(SED)는 요철 패턴부(150)의 볼록부(151)의 정상부를 포함하는 상부 영역(UA)에서 제 1 두께(t1)를 가지며, 오목부(153)의 바닥부를 포함하는 하부 영역(DA)에서 제 1 두께(t1)보다 두꺼운 제 2 두께(t2)를 가질 수 있다. 이에 따라, 자발광 소자(SED)는 두께(t1, t2)에 따라 유효 발광 영역과 비유효 발광 영역을 가질 수 있다. 자발광 소자(SED)의 유효 발광 영역은 상대적으로 강한 발광이 발생되는 영역으로서, 볼록부(151)들의 상부 영역(UA)으로 설정될 수 있고, 자발광 소자(SED)의 비유효 발광 영역은 상대적으로 약한 발광이 발생되거나 발광이 발생되지 않는 영역으로서, 볼록부(151)들의 하부 영역(DA)으로 설정될 수 있다. 따라서, 볼록부(151)의 직경과 높이는 소비전력과 발광 효율 등에 기초하여 볼록부(151)들의 하부 영역(DA)에서 발광이 발생되지 않고 볼록부(151)들의 상부 영역(UA)에서만 발광이 발생될 수 있도록 구현될 수 있다.
캐소드 전극(CE)은 자발광 소자(SED) 상에 형성되어 자발광 소자(SED)와 직접적으로 접촉될 수 있다. 일 예에 따른 캐소드 전극(CE)은 자발광 소자(SED) 대비 상대적으로 얇은 두께를 가지도록 자발광 소자(SED) 상에 형성(또는 증착)될 수 있다. 이에 따라, 캐소드 전극(CE)은 자발광 소자(SED)의 표면 형상을 그대로 따르는 등각(conformal) 형태로 구현될 수 있다.
이와 같은, 적색 발광부(EPr)는 광 방출 영역(LOA)보다 작은 크기를 가가질 수 있다. 그리고, 적색 발광부(EPr)는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 색온도에 기초하여, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)의 발광부들(EPr, EPw, EPα, EPb, EPg) 중 제 2 서브 픽셀(SPA2)의 제 1 발광부(EPw) 다음으로 큰 크기, 중간 크기, 또는 가장 작은 크기를 가질 수 있다. 일 예에 따르면, 적색 발광부(EPr)에서 발생되는 광은 요철 패턴부(150)에 의해 발광 소자층(EDL) 내부에 갇히지 않고 광 방출 영역(LOA)을 통해서 기판(100) 쪽으로 출광될 수 있다. 이에 따라, 요철 패턴부(150)를 갖는 적색 발광부(EPr)는 요철 패턴부(150)를 갖지 않는 비교 예에 따른 적색 발광부와 대비하여 대략 70% 정도의 휘도 상승률을 가질 수 있다. 이에 따라, 본 명세서에 따른 적색 발광부(EPr)는 상대적으로 과도한 휘도 상승률로 인하여 색온도를 감소시킬 수 있다. 따라서, 적색 발광부(EPr)의 크기는 요철 패턴부(150)에 의한 휘도 상승률에 기초하여, 제 2 서브 픽셀(SPA2)의 색온도를 증가시킬 수 있는 범위 내에서 설정될 수 있다.
뱅크 패턴(160)은 제 1 서브 픽셀 영역(SPA1)의 적색 발광부(EPr)를 정의하는 것으로, 애노드 전극(AEr)의 가장자리 부분과 요철 패턴부(150)의 가장자리 부분 및 오버코트층(140)의 비패턴부(140a)를 덮도록 구현될 수 있다. 뱅크 패턴(160)은 제 2j-1 픽셀 구동 전압 라인(PL2j-1)과 제 4i-3 데이터 라인(DL4i-3) 상에 각각 배치될 수 있다.
일 예에 따르면, 제 2j-1 픽셀 구동 전압 라인(PL2j-1) 상에 배치된 뱅크 패턴(160)은 제 2j-1 픽셀 구동 전압 라인(PL2j-1) 상에 배치된 요철 패턴부(150)의 일부를 덮을 수 있다. 예를 들어, 제 2j-1 픽셀 구동 전압 라인(PL2j-1) 상에 배치된 뱅크 패턴(160)의 제 1 끝단(160e1)은 제 2j-1 픽셀 구동 전압 라인(PL2j-1) 상의 요철 패턴부(150)에 배치되어 있는 복수의 오목부(153) 중 제 1 최외곽 오목부(153o1) 상에 위치할 수 있다. 예를 들어, 뱅크 패턴(160)의 제 1 끝단(160e1)은 제 1 최외곽 오목부(153o1)의 바닥면과 인접한 볼록부(151)의 정상부 사이의 경사면에 위치할 수 있으며, 제 2j-1 픽셀 구동 전압 라인(PL2j-1)과 중첩되지 않고 광 방출 영역(LOA)의 가장자리 부분에 중첩될 수 있다.
일 예에 따르면, 제 4i-3 데이터 라인(DL4i-3) 상에 배치된 뱅크 패턴(160)은 제 4i-3 데이터 라인(DL4i-3) 상에 배치된 요철 패턴부(150)의 일부를 덮을 수 있다. 예를 들어, 제 4i-3 데이터 라인(DL4i-3) 상에 배치된 뱅크 패턴(160)의 제 2 끝단(160e2)은 제 4i-3 데이터 라인(DL4i-3) 상의 요철 패턴부(150)에 배치되어 있는 복수의 오목부(153) 중 제 2 최외곽 오목부(153o2) 상에 위치할 수 있다. 예를 들어, 뱅크 패턴(160)의 제 2 끝단(160e2)은 제 2 최외곽 오목부(153o2)의 바닥면과 인접한 볼록부(151)의 정상부 사이의 경사면에 위치할 수 있으며, 제 4i-3 데이터 라인(DL4i-3)과 중첩되지 않고, 광 방출 영역(LOA)의 가장자리 부분에 중첩될 수 있다.
이와 같은, 뱅크 패턴(160)은 요철 패턴부(150)의 가장자리 부분을 덮음으로써 요철 패턴부(150)와 오버코트층(140)의 경계부에서의 단차를 감소시키고, 이를 통해 뱅크 패턴(160)의 높이에 의해 요철 패턴부(150)와 오버코트층(140)의 경계부에서 발생되는 자발광 소자(SED)의 두께 감소에 따른 애노드 전극(AEr)과 캐소드 전극(CE) 사이의 전기적인 접속(또는 쇼트)을 방지할 수 있다.
도 7은 본 명세서의 일 예에 따른 제 3 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B2 부분의 확대도이다.
도 2, 도 3, 및 도 7을 참조하면, 본 명세서의 일 예에 따른 제 3 서브 픽셀 영역(SPA3)(또는 제 3 서브 픽셀(12c))은 레퍼런스 전압 라인(RL)과 제 4i-1 데이터 라인(DL4i-1) 사이에 대응되는 광 방출 영역(LOA), 요철 패턴부(150)에 대응되는 패턴 형성 영역(PFA), 및 뱅크 패턴(160)에 의해 정의되는 청색 발광부(EPb)를 포함할 수 있다. 이러한 제 3 서브 픽셀 영역(SPA3)은 광 방출 영역(LOA)과 패턴 형성 영역(PFA) 및 청색 발광부(EPb) 각각이 도 5에 도시된 제 1 서브 픽셀 영역(SPA1)의 광 방출 영역(LOA)과 패턴 형성 영역(PFA) 및 적색 발광부(EPr) 각각과 다른 크기를 가지며, 뱅크 패턴(160)의 위치를 제외하고는 제 1 서브 픽셀 영역(SPA1)과 실질적으로 동일하므로, 중복 구성에 대한 설명은 생략하거나 간략히 한다.
광 방출 영역(LOA)은 제 3 서브 픽셀 영역(SPA3)의 제 1 영역(A1)에 배치된 레퍼런스 전압 라인(RL)과 제 4i-1 데이터 라인(DL4i-1) 사이에 배치될 수 있다.
청색 발광부(EPb)는 요철 패턴부(150) 상에 배치된 발광 소자층(EDL)을 포함할 수 있다. 발광 소자층(EDL)은 애노드 전극(AEb), 자발광 소자(SED), 및 캐소드 전극(CE)을 포함할 수 있다.
애노드 전극(또는 청색 애노드 전극)(AEb)은 패턴 형성 영역(PFA)보다 작은 크기를 가질 수 있다. 즉, 제 3 서브 픽셀 영역(SPA3)에서 애노드 전극(AEb)의 형성 영역은 패턴 형성 영역(PFA)보다 작은 크기를 가질 수 있다. 일 예에 따른 애노드 전극(AEb)의 끝단은 레퍼런스 전압 라인(RL)과 제 4i-1 데이터 라인(DL4i-1) 각각과 중첩되는 최외곽 오목부(153o)에 위치할 수 있다. 예를 들어, 레퍼런스 전압 라인(RL) 상에 배치된 애노드 전극(AEb)의 끝단은 최외곽 오목부(153o)의 바닥면에 위치할 수 있고, 제 4i-1 데이터 라인(DL4i-1)과 중첩되는 애노드 전극(AEb)의 끝단은 최외곽 오목부(153o)의 바닥면과 오버코트층(140)의 비패턴부(140a) 사이의 경사면에 위치할 수 있다. 이러한 애노드 전극(AEb)은 패턴 형성 영역(PFA)의 오버코트층(140)에 배치된 요철 패턴부(150)와 직접적으로 접촉하기 때문에 요철 패턴부(150)의 표면 형상을 그대로 따르는 형상을 포함할 수 있다.
청색 발광부(EPb)의 자발광 소자(SED)와 캐소드 전극(CE) 각각은 제 1 서브 픽셀 영역(SPA1)에 배치된 적색 발광부(EPr)의 자발광 소자(SED)와 캐소드 전극(CE) 각각과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
이와 같은, 청색 발광부(EPb)는 광 방출 영역(LOA)보다 작은 크기를 가가질 수 있다. 그리고, 청색 발광부(EPb)는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 색온도에 기초하여, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)의 발광부들(EPr, EPw, EPα, EPb, EPg) 중 제 2 서브 픽셀(SPA2)의 제 1 발광부(EPw) 다음으로 큰 크기를 가지거나 제 1 서브 픽셀(SPA1)의 적색 발광부(EPr) 다음으로 큰 크기를 가질 수 있다. 일 예에 따르면, 요철 패턴부(150)를 갖는 청색 발광부(EPb)는 요철 패턴부(150)를 갖지 않는 비교 예에 따른 청색 발광부와 대비하여 대략 20% 정도의 휘도 상승률을 가질 수 있다. 따라서, 청색 발광부(EPb)의 크기는 요철 패턴부(150)에 의한 휘도 상승률에 기초하여, 제 2 서브 픽셀(SPA2)의 색온도를 증가시킬 수 있는 범위 내에서 설정될 수 있다.
뱅크 패턴(160)은 제 3 서브 픽셀 영역(SPA3)의 청색 발광부(EPb)를 정의하는 것으로, 애노드 전극(AEb)의 가장자리 부분과 요철 패턴부(150)의 가장자리 부분 및 오버코트층(140)의 비패턴부(140a)를 덮도록 구현될 수 있다. 뱅크 패턴(160)은 레퍼런스 전압 라인(RL)과 제 4i-1 데이터 라인(DL4i-1) 상에 각각 배치될 수 있다.
일 예에 따르면, 레퍼런스 전압 라인(RL) 상에 배치된 뱅크 패턴(160)은 레퍼런스 전압 라인(RL) 상에 배치되어 있는 요철 패턴부(150)의 적어도 하나의 오목부(153) 전체를 덮을 수 있다. 예를 들어, 레퍼런스 전압 라인(RL) 상에 배치된 뱅크 패턴(160)의 제 1 끝단(160e1)은 레퍼런스 전압 라인(RL) 상의 요철 패턴부(150)에 배치되어 있는 복수의 오목부(153) 중 제 1 최외곽 오목부(153o1)에 인접한 외곽 오목부(153a) 상에 위치할 수 있다. 예를 들어, 뱅크 패턴(160)의 제 1 끝단(160e1)은 외곽 오목부(153a)의 바닥면과 인접한 볼록부(151)의 정상부 사이의 경사면에 위치할 수 있으며, 레퍼런스 전압 라인(RL)과 중첩되지 않고, 광 방출 영역(LOA)의 가장자리 부분에 중첩될 수 있다.
일 예에 따르면, 제 4i-1 데이터 라인(DL4i-1) 상에 배치된 뱅크 패턴(160)은 제 4i-1 데이터 라인(DL4i-1) 상에 배치된 요철 패턴부(150)의 일부를 덮을 수 있다. 예를 들어, 제 4i-1 데이터 라인(DL4i-1) 상에 배치된 뱅크 패턴(160)의 제 2 끝단(160e)은 제 4i-1 데이터 라인(DL4i-1) 상의 요철 패턴부(150)에 배치되어 있는 복수의 오목부(153) 중 제 2 최외곽 오목부(153o2) 상에 위치할 수 있다. 예를 들어, 뱅크 패턴(160)의 제 2 끝단(160e2)은 제 2 최외곽 오목부(153o2)의 바닥면과 인접한 볼록부(151)의 정상부 사이의 경사면에 위치할 수 있으며, 제 4i-1 데이터 라인(DL4i-1)과 중첩되지 않고, 광 방출 영역(LOA)의 가장자리 부분에 중첩될 수 있다.
이와 같은, 뱅크 패턴(160)은 요철 패턴부(150)의 가장자리 부분을 덮음으로써 요철 패턴부(150)와 오버코트층(140)의 경계부에서의 단차를 감소시키고, 이를 통해 뱅크 패턴(160)의 높이에 의해 요철 패턴부(150)와 오버코트층(140)의 경계부에서 발생되는 자발광 소자(SED)의 두께 감소에 따른 애노드 전극(AEb)과 캐소드 전극(CE) 사이의 전기적인 접속(또는 쇼트)을 방지할 수 있다.
도 8은 본 명세서의 일 예에 따른 제 4 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B3 부분의 확대도이다.
도 2, 도 3, 및 도 8을 참조하면, 본 명세서의 일 예에 따른 제 4 서브 픽셀 영역(SPA4)(또는 제 4 서브 픽셀(12d))은 제 4i 데이터 라인(DL4i)과 제 2j 픽셀 구동 전압 라인(PL2j) 사이에 대응되는 광 방출 영역(LOA), 요철 패턴부(150)에 대응되는 패턴 형성 영역(PFA), 및 뱅크 패턴(160)에 의해 정의되는 녹색 발광부(EPg)를 포함할 수 있다. 이러한 제 4 서브 픽셀 영역(SPA4)은 광 방출 영역(LOA)과 패턴 형성 영역(PFA) 및 녹색 발광부(EPg) 각각이 도 7에 도시된 제 3 서브 픽셀 영역(SPA3)의 광 방출 영역(LOA)과 패턴 형성 영역(PFA) 및 청색 발광부(EPb) 각각과 다른 크기를 가지며, 뱅크 패턴(160)의 위치를 제외하고는 제 3 서브 픽셀 영역(SPA3)과 실질적으로 동일하므로, 중복 구성에 대한 설명은 생략하거나 간략히 한다.
광 방출 영역(LOA)은 제 4 서브 픽셀 영역(SPA4)의 제 1 영역(A1)에 배치된 제 4i 데이터 라인(DL4i)과 제 2j 픽셀 구동 전압 라인(PL2j) 사이에 배치될 수 있다.
녹색 발광부(EPg)는 요철 패턴부(150) 상에 배치된 발광 소자층(EDL)을 포함할 수 있다. 발광 소자층(EDL)은 애노드 전극(AEg), 자발광 소자(SED), 및 캐소드 전극(CE)을 포함할 수 있다.
애노드 전극(또는 녹색 애노드 전극)(AEg)은 패턴 형성 영역(PFA)보다 작은 크기를 가질 수 있다. 즉, 제 3 서브 픽셀 영역(SPA3)에서 애노드 전극(AEb)의 형성 영역은 패턴 형성 영역(PFA)보다 작은 크기를 가질 수 있다. 일 예에 따른 애노드 전극(AEg)의 끝단은 제 4i 데이터 라인(DL4i)과 제 2j 픽셀 구동 전압 라인(PL2j) 각각과 중첩되는 최외곽 오목부(153o)에 위치할 수 있다. 예를 들어, 제 4i 데이터 라인(DL4i) 상에 배치된 애노드 전극(AEg)의 끝단은 최외곽 오목부(153o)의 바닥면에 위치할 수 있고, 제 2j 픽셀 구동 전압 라인(PL2j)과 중첩되는 애노드 전극(AEg)의 끝단은 최외곽 오목부(153o)의 바닥면과 오버코트층(140)의 비패턴부(140a) 사이의 경사면에 위치할 수 있다. 이러한 애노드 전극(AEb)은 패턴 형성 영역(PFA)의 오버코트층(140)에 배치된 요철 패턴부(150)와 직접적으로 접촉하기 때문에 요철 패턴부(150)의 표면 형상(morphology)을 따르는 형상을 포함할 수 있다.
녹색 발광부(EPg)의 자발광 소자(SED)와 캐소드 전극(CE) 각각은 제 1 서브 픽셀 영역(SPA1)에 배치된 적색 발광부(EPr)의 자발광 소자(SED)와 캐소드 전극(CE) 각각과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
이와 같은, 녹색 발광부(EPg)는 광 방출 영역(LOA)보다 큰 크기를 가가질 수 있다. 그리고, 녹색 발광부(EPg)는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 색온도에 기초하여, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)의 발광부들(EPr, EPw, EPα, EPb, EPg) 중 제 2 서브 픽셀(SPA2)의 알파 발광부(EPα)가 가장 작은 크기를 가질 때, 알파 발광부(EPα)보다는 크고 적색과 청색 발광부(EPr, RPb)보다 작은 크기를 가지거나, 알파 발광부(EPα)가 중간 크기를 가지고 적색 발광부(EPr)가 가장 작은 크기를 가질 때, 알파 발광부(EPα)와 적색 발광부(EPr) 사이의 크기를 가질 수 있다. 일 예에 따르면, 요철 패턴부(150)를 갖는 녹색 발광부(EPg)는 요철 패턴부(150)를 갖지 않는 비교 예에 따른 녹색 발광부와 대비하여 대략 30% 정도의 휘도 상승률을 가질 수 있다. 따라서, 녹색 발광부(EPg)의 크기는 요철 패턴부(150)에 의한 휘도 상승률에 기초하여, 제 2 서브 픽셀(SPA2)의 색온도를 증가시킬 수 있는 범위 내에서 설정될 수 있다.
뱅크 패턴(160)은 제 4 서브 픽셀 영역(SPA4)의 녹색 발광부(EPg)를 정의하는 것으로, 애노드 전극(AEg)의 가장자리 부분과 요철 패턴부(150)의 가장자리 부분 및 오버코트층(140)의 비패턴부(140a)를 덮도록 구현될 수 있다. 뱅크 패턴(160)은 제 4i 데이터 라인(DL4i)과 제 2j 픽셀 구동 전압 라인(PL2j) 상에 각각 배치될 수 있다.
일 예에 따르면, 제 4i 데이터 라인(DL4i) 상에 배치된 뱅크 패턴(160)은 제 4i 데이터 라인(DL4i) 상에 배치되어 있는 요철 패턴부(150)의 적어도 하나의 오목부(153) 전체를 덮을 수 있다. 예를 들어, 제 4i 데이터 라인(DL4i) 상에 배치된 뱅크 패턴(160)의 제 1 끝단(160e1)은 제 4i 데이터 라인(DL4i) 상의 요철 패턴부(150)에 배치되어 있는 복수의 오목부(153) 중 제 1 최외곽 오목부(153o1)에 인접한 외곽 오목부(153a) 상에 위치할 수 있다. 예를 들어, 뱅크 패턴(160)의 제 1 끝단(160e1)은 외곽 오목부(153a)의 바닥면과 인접한 볼록부(151)의 정상부 사이의 경사면에 위치할 수 있으며, 제 4i 데이터 라인(DL4i)과 중첩될 수 있다.
일 예에 따르면, 제 2j 픽셀 구동 전압 라인(PL2j) 상에 배치된 뱅크 패턴(160)은 제 2j 픽셀 구동 전압 라인(PL2j) 상에 배치된 요철 패턴부(150)의 일부를 덮을 수 있다. 예를 들어, 제 2j 픽셀 구동 전압 라인(PL2j) 상에 배치된 뱅크 패턴(160)의 제 2 끝단(160e2)은 제 2j 픽셀 구동 전압 라인(PL2j) 상의 요철 패턴부(150)에 배치되어 있는 복수의 오목부(153) 중 제 2 최외곽 오목부(153o2) 상에 위치할 수 있다. 예를 들어, 뱅크 패턴(160)의 제 2 끝단(160e2)은 제 2 최외곽 오목부(153o2)의 바닥면과 인접한 볼록부(151)의 정상부 사이의 경사면에 위치할 수 있으며, 제 2j 픽셀 구동 전압 라인(PL2j)과 중첩될 수 있다.
이와 같은, 뱅크 패턴(160)은 요철 패턴부(150)의 가장자리 부분을 덮음으로써 요철 패턴부(150)와 오버코트층(140)의 경계부에서의 단차를 감소시키고, 이를 통해 뱅크 패턴(160)의 높이에 의해 요철 패턴부(150)와 오버코트층(140)의 경계부에서 발생되는 자발광 소자(SED)의 두께 감소에 따른 애노드 전극(AEg)과 캐소드 전극(CE) 사이의 전기적인 접속(또는 쇼트)을 방지할 수 있다.
도 9는 본 명세서의 제 1 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이다.
도 2, 도 3, 및 도 9를 참조하면, 본 명세서의 제 1 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 제 4i-2 데이터 라인(DL4i-2)과 레퍼런스 전압 라인(RL) 사이에 대응되는 광 방출 영역(LOA), 요철 패턴부(150)에 대응되는 제 1 패턴 형성 영역(PFA1)과 제 2 패턴 형성 영역(PFA2), 및 뱅크 패턴(160)에 의해 정의되는 제 1 발광부(EPw)와 제 2 발광부(EPα)를 포함할 수 있다.
광 방출 영역(LOA)은 제 2 서브 픽셀 영역(SPA2)의 제 1 영역(A1)에 배치된 제 4i-2 데이터 라인(DL4i-2)과 레퍼런스 전압 라인(RL) 사이에 배치될 수 있다.
제 1 패턴 형성 영역(PFA1)은 제 2 서브 픽셀 영역(SPA2)의 제 1 영역(A1) 중 제 1 발광부(EPw)가 배치되는 영역으로 정의될 수 있다. 제 1 패턴 형성 영역(PFA1)은 제 2 서브 픽셀 영역(SPA2)의 제 1 발광부(EPw) 상에 배치된 오버코트층(140)의 영역 중 비패턴부(또는 최상면)(140a)보다 낮은 영역으로 정의될 수 있다. 제 1 패턴 형성 영역(PFA1)의 일측 가장자리 부분은 제 4i-2 데이터 라인(DL4i-2) 상에 배치될 수 있다. 예를 들어, 제 4i-2 데이터 라인(DL4i-2) 상에 배치된 제 1 패턴 형성 영역(PFA1)의 일측 끝단은 제 4i-3 데이터 라인(DL4i-3)과 제 4i-2 데이터 라인(DL4i-2) 사이에 배치될 수 있다. 그리고, 제 1 패턴 형성 영역(PFA1)의 타측 끝단은 광 방출 영역(LOA) 상에 배치될 수 있다.
제 2 패턴 형성 영역(PFA2)은 제 2 서브 픽셀 영역(SPA2)의 제 1 영역(A1) 중 제 2 발광부(EPα)가 배치되는 영역으로 정의될 수 있다. 제 2 패턴 형성 영역(PFA2)은 제 2 서브 픽셀 영역(SPA2)의 제 2 발광부(EPα) 상에 배치된 오버코트층(140)의 영역 중 비패턴부(또는 최상면)(140a)보다 낮은 영역으로 정의될 수 있다. 제 2 패턴 형성 영역(PFA2)은 제 1 패턴 형성 영역(PFA1)보다 상대적으로 작은 크기를 가질 수 있다. 제 2 패턴 형성 영역(PFA2)의 타측 가장자리 부분은 레퍼런스 전압 라인(RL) 상에 배치될 수 있다. 예를 들어, 레퍼런스 전압 라인(RL) 상에 배치된 제 2 패턴 형성 영역(PFA2)의 일측 끝단은 레퍼런스 전압 라인(RL) 상에 배치될 수 있다. 그리고, 제 2 패턴 형성 영역(PFA2)의 일측 끝단은 광 방출 영역(LOA) 상에 배치될 수 있다.
제 2 서브 픽셀 영역(SPA2) 상에 배치된 오버코트층(140)은 제 1 패턴 형성 영역(PFA1)과 제 2 패턴 형성 영역(PFA2) 사이에 배치된 서브 픽셀 분리부(또는 비패턴부)(145)를 포함할 수 있다.
서브 픽셀 분리부(145)는 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이의 오버코트층(140)에 구현될 수 있다. 서브 픽셀 분리부(145)는 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 배치되어 있는 오버코트층(140)의 평탄면(또는 비패턴부)을 포함할 수 있다. 예를 들어, 서브 픽셀 분리부(145)는 오버코트층(140)의 최상면(140a)과 동일 평면 상에 위치한 평탄면으로 이루어질 수 있다. 예를 들어, 서브 픽셀 분리부(145)는 수백 나노미터 내지 수백 마이크로미터의 폭을 가질 수 있다.
제 1 발광부(EPw)는 제 1 패턴 형성 영역(PFA1)의 요철 패턴부(150) 상에 배치된 발광 소자층(EDL)을 포함할 수 있다. 발광 소자층(EDL)은 제 1 애노드 전극(AEw), 자발광 소자(SED), 및 캐소드 전극(CE)을 포함할 수 있다.
제 1 애노드 전극(AEw)은 제 1 패턴 형성 영역(PFA1)보다 작은 크기를 가질 수 있다. 즉, 제 2 서브 픽셀 영역(SPA2)에서 제 1 애노드 전극(AEw)의 형성 영역은 제 1 패턴 형성 영역(PFA1)보다 작은 크기를 가질 수 있다. 일 예에 따르면, 제 1 애노드 전극(AEw)의 일측 끝단은 제 4i-2 데이터 라인(DL4i-2) 상에 배치된 최외곽 오목부(153o)에 위치할 수 있으며, 제 1 애노드 전극(AEw)의 타측 끝단은 서브 픽셀 분리부(145)의 일측 가장자리 부분에 위치할 수 있다. 예를 들어, 제 1 애노드 전극(AEw)의 일측 끝단은 최외곽 오목부(153o)의 바닥면에 위치할 수 있다. 이러한 제 1 애노드 전극(AEw)은 제 1 패턴 형성 영역(PFA1)의 오버코트층(140)에 배치된 요철 패턴부(150)와 직접적으로 접촉하기 때문에 요철 패턴부(150)의 표면 형상을 그대로 따르는 형상을 포함할 수 있다.
제 1 발광부(EPw)의 자발광 소자(SED)와 캐소드 전극(CE) 각각은 제 1 서브 픽셀 영역(SPA1)에 배치된 적색 발광부(EPr)의 자발광 소자(SED)와 캐소드 전극(CE) 각각과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
이와 같은, 제 1 발광부(EPw)는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 색온도에 기초하여, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)의 발광부들(EPr, EPw, EPα, EPb, EPg) 중 가장 큰 크기를 가질 수 있다. 이러한 요철 패턴부(150)를 갖는 제 1 발광부(EPw)의 크기는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 색온도 및 백색 휘도를 증가시킬 수 있는 범위 내에서 설정될 수 있다.
제 2 발광부(EPα)는 제 2 패턴 형성 영역(PFA2)의 요철 패턴부(150) 상에 배치된 발광 소자층(EDL)을 포함할 수 있다. 발광 소자층(EDL)은 제 2 애노드 전극(AEα), 자발광 소자(SED), 및 캐소드 전극(CE)을 포함할 수 있다.
제 2 애노드 전극(AEα)은 제 2 패턴 형성 영역(PFA1)보다 작은 크기를 가질 수 있다. 즉, 제 2 서브 픽셀 영역(SPA2)에서 제 2 애노드 전극(AEα)의 형성 영역은 제 2 패턴 형성 영역(PFA2)보다 작은 크기를 가질 수 있다. 일 예에 따르면, 제 2 애노드 전극(AEα)의 일측 끝단은 서브 픽셀 분리부(145)의 타측 가장자리 부분에 위치할 수 있으며, 제 2 애노드 전극(AEα)의 타측 끝단은 레퍼런스 전압 라인(RL) 상에 배치된 최외곽 오목부(153o)에 위치할 수 있다. 예를 들어, 제 2 애노드 전극(AEα)의 타측 끝단은 최외곽 오목부(153o)의 바닥면과 오버코트층(140)의 비패턴부(140a) 사이의 경사면에 위치할 수 있다. 이러한 제 2 애노드 전극(AEα)은 제 2 패턴 형성 영역(PFA2)의 오버코트층(140)에 배치된 요철 패턴부(150)와 직접적으로 접촉하기 때문에 요철 패턴부(150)의 표면 형상을 그대로 따르는 형상을 포함할 수 있다.
제 2 발광부(EPα)의 자발광 소자(SED)와 캐소드 전극(CE) 각각은 제 1 서브 픽셀 영역(SPA1)에 배치된 적색 발광부(EPr)의 자발광 소자(SED)와 캐소드 전극(CE) 각각과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
이와 같은, 제 2 발광부(EPα)는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 색온도에 기초하여, 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)의 발광부들(EPr, EPw, EPα, EPb, EPg) 중 중간 크기를 가지거나 가장 작은 크기를 가질 수 있다. 예를 들어, 제 2 발광부(EPα)는 제 1 내지 제 4 서브 픽셀 영역(SPA1 내지 SPA4)의 발광부들(EPr, EPw, EPα, EPb, EPg) 중 적색 발광부(EPr)가 가장 작은 크기를 가질 때, 중간 크기를 가질 수 있다. 이러한 요철 패턴부(150)를 갖는 제 2 발광부(EPα)의 크기는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 색온도 및 백색 휘도를 증가시킬 수 있는 범위 내에서 설정될 수 있다.
제 1 발광부(EPw)와 제 2 발광부(EPα)는 픽셀 회로(PC)의 구동 트랜지스터(Tdr)로부터 동일한 데이터 전류를 동시에 공급받아 동시에 발광할 수 있다. 제 2 서브 픽셀 영역(SPA2)에서, 제 1 발광부(EPw)는 주발광부의 역할을 하고, 제 2 발광부(EPα)는 보조 발광부의 역할을 할 수 있다. 이에 따라, 비교 예에 따른 제 2 서브 픽셀 영역에 배치된 하나의 발광부와 비교하여, 제 1 발광부(EPw)에 가해지는 구동 스트레스(또는 열화)가 제 2 발광부(EPα)로 분산됨으로써 주발광부의 역할을 하는 제 1 발광부(EPw)의 구동 스트레스를 감소시킬 수 있으며, 이로 인하여 제 1 발광부(EPw)에 배치된 발광 소자층(EDL)의 수명이 연장될 수 있다.
뱅크 패턴(160)은 제 2 서브 픽셀 영역(SPA2)의 제 1 발광부(EPw)와 제 2 발광부(EPα)를 정의할 수 있다.
뱅크 패턴(160)은 제 1 및 제 2 애노드 전극(AEw, AEα)의 가장자리 부분과 요철 패턴부(150)의 가장자리 부분 및 오버코트층(140)의 비패턴부(140a)를 덮도록 구현될 수 있다. 뱅크 패턴(160)은 제 4i-2 데이터 라인(DL4i-2)과 레퍼런스 전압 라인(RL) 상에 각각 배치될 수 있다.
일 예에 따르면, 제 4i-2 데이터 라인(DL4i-2) 상에 배치된 뱅크 패턴(160)은 제 4i-2 데이터 라인(DL4i-2) 상에 배치되어 있는 요철 패턴부(150)의 적어도 하나의 오목부(153) 전체를 덮을 수 있다. 예를 들어, 제 4i-2 데이터 라인(DL4i-2) 상에 배치된 뱅크 패턴(160)의 일측 끝단(160e3)은 제 4i-2 데이터 라인(DL4i-2) 상의 요철 패턴부(150)에 배치되어 있는 복수의 오목부(153) 중 최외곽 오목부(153o3)에 인접한 외곽 오목부(153b) 상에 위치할 수 있다. 예를 들어, 뱅크 패턴(160)의 일측 끝단(160e3)은 외곽 오목부(153b)의 바닥면과 인접한 볼록부(151)의 정상부 사이의 경사면에 위치할 수 있으며, 제 4i-2 데이터 라인(DL4i-2)과 중첩될 수 있다.
일 예에 따르면, 레퍼런스 전압 라인(RL) 상에 배치된 뱅크 패턴(160)은 레퍼런스 전압 라인(RL) 상에 배치된 요철 패턴부(150)의 일부를 덮을 수 있다. 예를 들어, 레퍼런스 전압 라인(RL) 상에 배치된 뱅크 패턴(160)의 타측 끝단(160e4)은 레퍼런스 전압 라인(RL) 상의 요철 패턴부(150)에 배치되어 있는 복수의 오목부(153) 중 제 4 최외곽 오목부(153o4) 상에 위치할 수 있다. 예를 들어, 뱅크 패턴(160)의 타측 끝단(160e4)은 제 4 최외곽 오목부(153o4)의 바닥면과 인접한 볼록부(151)의 정상부 사이의 경사면에 위치할 수 있으며, 레퍼런스 전압 라인(RL)과 중첩될 수 있다.
이와 같은, 뱅크 패턴(160)은 제 2 서브 픽셀 영역(SPA2)에 배치된 요철 패턴부(150)의 가장자리 부분을 덮음으로써 요철 패턴부(150)와 오버코트층(140)의 경계부에서의 단차를 감소시키고, 이를 통해 뱅크 패턴(160)의 높이에 의해 요철 패턴부(150)와 오버코트층(140)의 경계부에서 발생되는 자발광 소자(SED)의 두께 감소에 따른 제 1 애노드 전극(AEw) 및 제 2 애노드 전극(AEα) 각각과 캐소드 전극(CE) 사이의 전기적인 접속(또는 쇼트)을 방지할 수 있다.
이상과 같은, 본 명세서의 일 예에 따른 발광 표시 장치는 서로 다른 크기를 가지면서 공간적으로 분리된 제 1 발광부(EPw)와 제 2 발광부(EPα)를 갖는 제 2 서브 픽셀 영역(SPA2)을 포함함으로써 제 1 발광부(EPw)와 제 2 발광부(EPα) 각각으로부터 방출되는 광에 의해 표시 영상의 휘도와 색온도가 향상될 수 있다. 즉, 본 명세서의 일 예에 따르면, 제 1, 제 3, 제 4 서브 픽셀 영역(SPA1, SPA3, SPA4) 각각의 발광부(EP) 중 적어도 하나의 크기는 제 2 발광부(EPα)의 크기에 따라 감소되고, 이로 인해 적색, 녹색, 및 청색 중 적어도 하나의 순색 휘도가 감소함에 따라 백색의 휘도와 색온도가 향상될 수 있다.
또한, 본 명세서의 일 예에 따른 발광 표시 장치는 서브 픽셀 영역들(SPA1 내지 SPA4)의 발광부(EP)에 배치된 요철 패턴부(150)를 포함함으로써 제 2 발광부(EPα)에 의해서 제 1, 제 3, 제 4 서브 픽셀 영역(SPA1, SPA3, SPA4) 각각의 발광부(EP) 중 적어도 하나의 크기가 감소하더라도 요철 패턴부(150)에 의한 광 추출 효율의 증가로 인하여 적색, 녹색, 및 청색의 순색 휘도가 증가될 수 있고, 이로 인해 백색의 휘도와 색온도가 증가될 수 있다.
도 10은 본 명세서의 제 2 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도로서, 이는 도 9에 도시된 제 2 발광부에 알파 컬러 필터를 추가로 구성한 것이다. 이에 따라, 이하의 설명에서는, 알파 컬러 필터와 이와 관련된 구성에 대해서만 설명하기로 하고, 나머지 구성들에 대해서는 도 9와 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 2, 도 3, 및 도 10을 참조하면, 본 명세서의 제 2 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 제 2 발광부(EPα)에 배치된 알파 컬러 필터(CFα)를 더 포함하는 것을 제외하고는 도 9에 도시된 제 2 서브 픽셀 영역(SPA2)와 실질적으로 동일한 구조를 갖는다.
제 2 발광부(EPα)는 비백색 광을 방출하도록 구현될 수 있다. 이를 위해, 제 2 발광부(EPα)는 알파 컬러 필터(CFα)를 포함할 수 있다. 예를 들어, 알파 컬러 필터(CFα)는 부가 컬러 필터 또는 보조 컬러 필터으로도 이해될 수 있다.
알파 컬러 필터(CFα)는 제 2 패턴 형성 영역(PFA2)에 배치되어 있는 요철 패턴부(150) 아래에 배치될 수 있다. 예를 들어, 알파 컬러 필터(CFα)는 제 2 발광부(EPα)와 중첩되도록 기판(100)과 오버코트층(140) 사이에 마련될 수 있다. 예를 들어, 알파 컬러 필터(CFα)는 제 2 발광부(EPα)와 중첩되는 패시베이션층(130)과 오버코트층(140) 사이에 개재될 수 있다. 이에 따라, 제 2 발광부(EPα)는 요철 패턴부(150)와 알파 컬러 필터(CFα)를 포함함으로써 요철 패턴부(150)를 포함하는 제 1 발광부(EPw)와 다른 광 추출 구조를 가질 수 있다.
알파 컬러 필터(CFα)는 제 2 발광부(EPα)보다 큰 크기를 가지거나 넓은 크기를 가질 수 있다. 예를 들어, 알파 컬러 필터(CFα)의 끝단은 서브 픽셀 영역(SPA1 내지 SPA4) 사이의 서브 픽셀 경계부(SPB)를 지나 인접한 비발광부(NEP)와 중첩되도록 연장될 수 있다. 추가적으로, 제 3 서브 픽셀 영역(SPA3)에 인접한 알파 컬러 필터(CFα)의 끝단은 비발광부(NEP)에서 제 3 서브 픽셀 영역(SPA3)에 배치된 청색 컬러 필터(CFb)의 가장자리 부분을 덮거나 중첩될 수 있다. 알파 컬러 필터(CFα)과 청색 컬러 필터(CFb)의 중첩(또는 적층) 부분은 제 2 서브 픽셀(12b)과 제 3 서브 픽셀(12c) 간의 광 누설과 혼색을 최소화하거나 방지하는 차광층의 역할을 겸할 수 있다.
일 예에 따른 알파 컬러 필터(CFα)는 청색 컬러 필터 또는 적색 컬러 필터를 포함할 수 있다.
일 예에 따르면, 알파 컬러 필터(CFα)는 청색 컬러 필터를 포함할 수 있다. 이 경우, 청색 컬러 필터를 포함하는 알파 컬러 필터(CFα)는 제 2 발광부(EPα)에서 방출되는 백색 광을 청색 광으로 필터링함으로써 제 2 서브 픽셀 영역(SPA2)에서 방출되는 백색 광의 스펙트럼이 보다 쿨(cool)하게 구현되도록 할 수 있다. 예를 들어, 청색 컬러 필터를 포함하는 알파 컬러 필터(CFα)는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 10000K의 색온도를 구현하고자 할 때 적용될 수 있다.
다른 예에 따르면, 알파 컬러 필터(CFα)는 적색 컬러 필터를 포함할 수 있다. 이 경우, 적색 컬러 필터를 포함하는 알파 컬러 필터(CFα)는 제 2 발광부(EPα)에서 방출되는 백색 광을 적색 광으로 필터링할 수 있다. 예를 들어, 적색 컬러 필터를 포함하는 알파 컬러 필터(CFα)는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 6500K의 색온도를 구현하고자 할 때 적용될 수 있다.
알파 컬러 필터(CFα)가 청색 컬러 필터를 포함할 때, 제 2 발광부(EPα)를 통해 청색 광을 기판(100) 쪽으로 추출(또는 출광)시킬 수 있다. 이 경우, 형광 발광 재료를 사용하는 제 3 서브 픽셀 영역(SPA3)의 기여도가 감소되어 제 3 서브 픽셀(12c)에 가해지는 구동 스트레스(또는 열화)가 감소될 수 있으며, 이로 인하여 청색 광을 방출하는 제 3 서브 픽셀(12c)의 수명이 연장될 수 있다.
선택적으로, 알파 컬러 필터(CFα)는 양자점 및 장파장 흡수 물질(또는 염료) 중 적어도 하나를 더 포함할 수 있다. 양자점은 알파 컬러 필터(CFα)에 설정된 색상의 광을 방출하는 크기를 가짐으로써 발광 소자층(EDL)으로부터 기판(100) 쪽으로 방출되는 백색 광에 따라 재발광하여 색재현율을 증가시킬 수 있다. 장파장 흡수 물질은 장파장 광의 적어도 일부를 흡수함으로써 장파장 영역의 광에 대한 투과율(또는 출광율)을 감소시켜 색온도를 상승시킬 수 있다. 예를 들어, 장파장 흡수 물질은 620nm~700nm의 파장을 흡수하도록 구현될 수 있다.
본 명세서의 제 2 예에 따른 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치는 제 2 서브 픽셀(12b)의 제 2 발광부(EPα)에 배치된 알파 컬러 필터(CFα)를 더 포함함으로써 도 9에 도시된 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치보다 백색의 휘도와 색온도가 더욱 증가될 수 있으며, 적색, 녹색, 청색 각각의 서브 픽셀의 수명이 연장될 수 있다.
도 11은 본 명세서의 제 3 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도이며, 도 12는 도 11에 도시된 아일랜드 패턴층의 변형 예를 나타내는 도면으로서, 이들은 도 10에 도시된 제 2 발광부에 아일랜드 패턴층을 추가로 구성한 것이다. 이에 따라, 이하의 설명에서는, 아일랜드 패턴층와 이와 관련된 구성에 대해서만 설명하기로 하고, 나머지 구성들에 대해서는 도 10과 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 2, 도 3, 도 11, 및 도 12를 참조하면, 본 명세서의 제 3 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 제 2 발광부(EPα)에 배치된 아일랜드 패턴층(135)를 더 포함하는 것을 제외하고는 도 11에 도시된 제 2 서브 픽셀 영역(SPA2)와 실질적으로 동일한 구조를 갖는다.
아일랜드 패턴층(135)은 패시베이션층(130)과 알파 컬러 필터(CFα) 사이에 구현될 수 있다. 아일랜드 패턴층(135)의 형성 영역은 제 2 애노드 전극(Aeα)보다 큰 크기를 가질 수 있다. 예를 들어, 아일랜드 패턴층(135)의 형성 영역은 제 2 발광부(EPα)에 배치된 요철 패턴부(150)의 크기와 동일하거나 큰 크기를 가질 수 있다. 이에 따라, 제 2 발광부(EPα)는 요철 패턴부(150)와 알파 컬러 필터(CFα) 및 아일랜드 패턴층(135)를 포함함으로써 요철 패턴부(150)를 포함하는 제 1 발광부(EPw)와 다른 광 추출 구조를 가질 수 있다.
일 예에 따른 아일랜드 패턴층(135)은 제 2 발광부(EPα)의 전체 영역에 걸쳐 배치될 수 있다. 아일랜드 패턴층(135)의 크기는 제 2 애노드 전극(Aeα)보다 큰 크기를 가질 수 있다. 아일랜드 패턴층(135)의 크기는 제 2 발광부(EPα)에 배치된 요철 패턴부(150)의 크기와 동일하거나 클 수 있다.
다른 예에 아일랜드 패턴층(135)은, 도 12에 도시된 바와 같이, 서로 이격된 복수의 패턴을 포함할 수 있다. 복수의 패턴은 라인 형태, 점 형태, 또는 임의의 형태를 가질 수 있다.
알파 컬러 필터(CFα)는 아일랜드 패턴층(135)과 요철 패턴부(150) 사이에 배치될 수 있다. 알파 컬러 필터(CFα)는 다른 서브 픽셀 영역에 배치되어 있는 컬러 필터(CFr, CFb, CFg)보다 얇은 두께를 가질 수 있다. 예를 들어, 알파 컬러 필터(CFα)는 아일랜드 패턴층(135)의 두께에 따라 다른 서브 픽셀 영역에 배치되어 있는 컬러 필터(CFr, CFb, CFg)보다 얇은 두께를 가질 수 있다. 이에 따라, 아일랜드 패턴층(135)의 두께는 발광 표시 장치 또는 제 2 서브 픽셀(12b)에서 구현하고자 하는 백색의 휘도 및/또는 색온도에 기초한 알파 컬러 필터(CFα)의 투과율에 따라 설정될 수 있다.
이와 같은, 본 명세서의 제 3 예에 따른 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치는 도 10에 도시된 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치와 동일한 효과를 가질 수 있다. 또한, 본 예에 따른 발광 표시 장치는 아일랜드 패턴층(135)을 통해 알파 컬러 필터(CFα)의 두께를 감소시키고, 이를 통해 제 2 발광부(EPα)의 투과율이 조절되거나 증가될 수 있다.
도 13은 본 명세서의 제 4 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도로서, 이는 도 9에 도시된 제 2 서브 픽셀 영역에 그루브 패턴을 추가로 구성한 것이다. 이에 따라, 이하의 설명에서는, 그루브 패턴과 이와 관련된 구성에 대해서만 설명하기로 하고, 나머지 구성들에 대해서는 도 9와 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 2, 도 3, 및 도 13을 참조하면, 본 명세서의 제 4 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 배치된 그루브 패턴(GRV)을 더 포함하는 것을 제외하고는 도 9에 도시된 제 2 서브 픽셀 영역(SPA2)와 실질적으로 동일한 구조를 갖는다.
그루브 패턴(GRV)은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이의 오버코트층(140)에 구현될 수 있다. 그루브 패턴(GRV)은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 배치되어 있는 서브 픽셀 분리부(145) 또는 평탄면으로부터 오목하게 구현될 수 있다.
그루브 패턴(GRV)은 수백 나노미터 내지 수백 마이크로미터의 폭을 가질 수 있으며, 오버코트층(140)의 두께와 동일한 깊이를 가지거나 오버코트층(140)의 두께보다 작은 깊이를 가질 수 있다. 기판(100)과 그루브 패턴(GRV) 사이의 최단 거리는 제 1 발광부(EPw)와 제 2 발광부(EPα) 각각에 배치되어 있는 요철 패턴부(150)의 오목부(153)와 기판(100) 사이의 거리보다 가까울 수 있다. 그루브 패턴(GRV)의 바닥면은 패시베이션층(130)의 상면과 오목부(153)의 바닥면 사이에 위치할 수 있다. 예를 들어, 그루브 패턴(GRV)이 오버코트층(140)의 두께와 동일한 깊이를 가질 때, 그루브 패턴(GRV)의 바닥면은 패시베이션층(130)의 상면일 수 있다.
그루브 패턴(GRV)은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 경사면을 포함함으로써 제 1 발광부(EPw)와 제 2 발광부(EPα) 각각으로부터 입사되는 광의 일부를 경사면을 통해 기판(100) 쪽으로 반사시킬 수 있다.
본 예에 따른 그루브 패턴(GRV)은 뱅크 패턴(160)에 의해 덮일 수 있다.
뱅크 패턴(160)은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 배치된 제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα) 각각의 가장자리 부분을 덮으면서 그루브 패턴(GRV)에 충진되거나 채워질 수 있다. 예를 들어, 뱅크 패턴(160)은 검정색 안료를 포함하는 감광제로 형성됨으로써 제 1 발광부(EPw)와 제 2 발광부(EPα) 간의 혼색을 방지하는 차광 부재의 역할을 겸할 수 있다. 이 경우, 뱅크 패턴(160)은 제 1 발광부(EPw)와 제 2 발광부(EPα)를 공간적으로 완전히 분리할 수 있으며, 이를 통해 제 1 발광부(EPw)와 제 2 발광부(EPα) 각각에서의 광 추출 효율을 증가시킬 수 있다.
이와 같은, 본 명세서의 제 4 예에 따른 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치는 도 9에 도시된 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치와 동일한 효과를 가질 수 있다. 또한, 본 예에 따른 발광 표시 장치는 그루브 패턴(GRV)에 의해 제 1 발광부(EPw)와 제 2 발광부(EPα) 간의 혼색이 방지되고, 이로 인하여 백색의 휘도 및 색온도가 증가될 수 있다.
부가적으로, 본 명세서의 제 4 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))의 제 2 발광부(EPα)는 도 10에 도시된 알파 컬러 필터(CFα)를 더 포함하거나 도 11 또는 제 12에 도시된 아일랜드 패턴층(135)과 알파 컬러 필터(CFα)를 더 포함할 수 있다.
도 10에 도시된 알파 컬러 필터(CFα) 또는 도 11에 도시된 아일랜드 패턴층(135)과 알파 컬러 필터(CFα)를 더 포함할 수 있다.
도 14는 본 명세서의 제 5 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도로서, 이는 도 13에 도시된 제 2 서브 픽셀 영역에 배치된 뱅크 패턴 및 캐소드 전극의 구조를 변경한 것이다. 이에 따라, 이하의 설명에서는, 뱅크 패턴 및 캐소드 전극과 이들과 관련된 구성에 대해서만 설명하기로 하고, 나머지 구성들에 대해서는 도 13과 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 2, 도 3, 및 도 14를 참조하면, 본 명세서의 제 5 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))에서, 발광부(EP)는 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 배치되어 있는 그루브 패턴(GVR) 상에 배치된 반사 전극부 (REP)를 포함할 수 있다.
그루브 패턴(GRV)은 도 13에 도시된 그루브 패턴(GRV)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
그루브 패턴(GRV) 상에 배치된 뱅크 패턴(160)은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이의 비발광부(NEP)에 배치된 제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα) 각각의 가장자리 부분을 덮으면서 그루브 패턴(GRV)의 형상에 대응도록 구현될 수 있다.
일 예에 따르면, 그루브 패턴(GRV) 상의 뱅크 패턴(160)은 그루브 패턴(GRV)의 경사면을 따라 상대적으로 얇은 두께를 가지도록 형성될 수 있다. 즉, 그루브 패턴(GRV) 상의 뱅크 패턴(160)은 그루브 패턴(GRV) 전체에 채워지거나 충진되지 않고 그루브 패턴(GRV)의 경사면과 바닥면을 덮도록 형성될 수 있다. 이에 따라, 그루브 패턴(GRV) 상의 뱅크 패턴(160)은 그루브 패턴(GRV)의 형상에 대응되는 홈부를 포함할 수 있다. 예를 들어, 그루브 패턴(GRV) 상의 뱅크 패턴(160)은 경사면과 바닥면, 및 경사면과 바닥면에 둘러싸이는 U자 형태의 홈부를 포함할 수 있다.
뱅크 패턴(160)은 투명 재질로 이루어질 수 있으나, 반드시 이에 한정되지 않고 검정색 안료를 포함하는 감광제로 형성될 수도 있다. 대안적으로, 그루브 패턴(GRV) 상의 뱅크 패턴(160)은 서브 픽셀 영역(SPA1 내지 SPA4) 사이의 비발광부(NEP) 상의 뱅크 패턴(160)과 다른 재질로 이루어질 수 있다. 예를 들어, 뱅크 패턴(160)은 전체적으로 검정색 안료를 포함하는 감광제로 형성되고, 그루브 패턴(GRV) 상의 뱅크 패턴(160)만 투명 재질로 이루어질 수도 있다.
발광 소자층(EDL)의 자발광 소자(SED)는 제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα) 및 뱅크 패턴(160)의 표면 형상을 따르는 형상을 가지도록 구현될 수 있다.
그루브 패턴(GRV) 상에 배치된 자발광 소자(SED)에 있어서, 자발광 소자(SED)는 뱅크 패턴(160)의 경사면과 홈부를 덮도록 형성될 수 있다. 즉, 자발광 소자(SED)는 뱅크 패턴(160) 전체에 채워지거나 충진되지 않고 뱅크 패턴(160)의 경사면과 바닥면을 덮도록 형성될 수 있다. 이에 따라, 자발광 소자(SED)는 그루브 패턴(GRV)의 형상에 대응되는 홈부를 포함할 수 있다. 예를 들어, 자발광 소자(SED)는 경사면과 바닥면, 및 경사면과 바닥면에 둘러싸이는 U자 형태의 홈부를 포함할 수 있다.
캐소드 전극(CE)은 자발광 소자(SED)의 표면 형상을 그대로 따르는 형상을 가지도록 구현될 수 있다. 이때, 그루브 패턴(GRV) 상에 배치된 캐소드 전극(CE)에 있어서, 캐소드 전극(CE)은 그루브 패턴(GRV)의 형상에 대응되는 홈부를 포함할 수 있다. 예를 들어, 캐소드 전극(CE)은 경사면 및 경사면에 둘러싸이는 V자 또는 U자 형태의 홈부를 포함할 수 있다. 이러한 캐소드 전극(CE)의 홈부는 반사 전극부(REP)의 역할을 할 수 있다.
그루브 패턴(GRV) 상에 배치된 캐소드 전극(CE)과 기판(100) 사이의 최단 거리는 제 1 발광부(EPw)와 제 2 발광부(EPα) 각각에 배치되어 있는 요철 패턴부(150)의 오목부(153)와 기판(100) 사이의 거리보다 가까울 수 있다. 그루브 패턴(GRV) 상에 배치된 캐소드 전극(CE)의 바닥면은 패시베이션층(130)의 상면과 오목부(153)의 바닥면 사이에 위치할 수 있다. 이러한 그루브 패턴(GRV)에 배치된 캐소드 전극(CE)은 제 1 발광부(EPw)와 제 2 발광부(EPα) 각각으로부터 입사되는 광을 기판(100) 쪽으로 반사시키는 반사판의 역할을 겸함으로써 제 1 발광부(EPw)와 제 2 발광부(EPα)를 공간적으로 완전히 분리하고, 이를 통해 제 1 발광부(EPw)와 제 2 발광부(EPα) 각각에서의 광 추출 효율을 증가시킬 수 있다.
이와 같은, 본 명세서의 제 5 예에 따른 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치는 도 13에 도시된 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치와 동일한 효과를 가질 수 있다. 또한, 본 예에 따른 발광 표시 장치는 그루브 패턴(GRV) 상에 배치된 캐소드 전극(CE)에 의한 광의 반사에 따라 제 1 발광부(EPw)와 제 2 발광부(EPα) 각각에서의 광 추출 효율이 증가되고, 이로 인하여 백색의 휘도 및 색온도가 더욱 증가될 수 있다.
부가적으로, 본 명세서의 제 5 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))의 제 2 발광부(EPα)는 도 10에 도시된 알파 컬러 필터(CFα)를 더 포함하거나 도 11 또는 제 12에 도시된 아일랜드 패턴층(135)과 알파 컬러 필터(CFα)를 더 포함할 수 있다.
도 15는 본 명세서의 제 6 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도로서, 이는 도 9에 도시된 제 2 서브 픽셀 영역에 배치된 요철 패턴부를 변경한 것이다. 이에 따라, 이하의 설명에서는, 요철 패턴부와 이와 관련된 구성에 대해서만 설명하기로 하고, 나머지 구성들에 대해서는 도 9와 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 2, 도 3, 및 도 15를 참조하면, 본 명세서의 제 6 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 오버코트층(140)에 요철 패턴부(150)가 추가로 배치되는 것을 제외하고는 도 9에 도시된 제 2 서브 픽셀 영역(SPA2)와 실질적으로 동일한 구조를 갖는다.
요철 패턴부(150)는 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이의 오버코트층(140)에 추가로 구현될 수 있다. 이에 따라, 제 2 서브 픽셀 영역(SPA2)은 요철 패턴부(150)가 형성되는 하나의 패턴 형성 영역(PFA)을 가질 수 있다.
하나의 패턴 형성 영역(PFA)은 제 2 서브 픽셀 영역(SPA2)의 제 1 영역(A1)에 배치된 제 4i-2 데이터 라인(DL4i-2)과 레퍼런스 전압 라인(RL) 사이에 대응되는 광 방출 영역(LOA) 보다 큰 크기를 가질 수 있다.
제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 배치된 뱅크 패턴(160)에 있어서, 뱅크 패턴(160)은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이의 비발광부(NEP)에 배치된 제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα) 각각의 가장자리 부분 및 요철 패턴부(150)의 적어도 하나의 볼록부(151)를 덮을 수 있다. 뱅크 패턴(160)의 양 끝단은 제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα) 각각의 가장자리 부분이 배치되어 있는 요철 패턴부(150)의 오목부에 위치할 수 있다. 이러한 뱅크 패턴(160)은 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에 배치된 요철 패턴부(150)의 가장자리 부분을 덮음으로써 요철 패턴부(150)와 오버코트층(140)의 경계부에서의 단차를 감소시키고, 이를 통해 뱅크 패턴(160)의 높이에 의해 요철 패턴부(150)와 오버코트층(140)의 경계부에서 발생되는 자발광 소자(SED)의 두께 감소에 따른 제 1 애노드 전극(AEw) 및 제 2 애노드 전극(AEα) 각각과 캐소드 전극(CE) 사이의 전기적인 접속(또는 쇼트)을 방지할 수 있다.
이와 같은, 본 명세서의 제 6 예에 따른 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치는 도 9에 도시된 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치와 동일한 효과를 가질 수 있다. 또한, 본 예에 따른 발광 표시 장치는 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이의 오버코트층(140)에 배치된 요철 패턴부(150)를 포함함으로써 뱅크 패턴(160)의 높이에 의해 제 1 발광부(EPw)와 제 2 발광부(EPα) 사이에서 발생되는 제 1 애노드 전극(AEw) 및 제 2 애노드 전극(AEα) 각각과 캐소드 전극(CE) 사이의 전기적인 접속(또는 쇼트)이 방지될 수 있다.
부가적으로, 본 명세서의 제 6 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))의 제 2 발광부(EPα)는 도 10에 도시된 알파 컬러 필터(CFα)를 더 포함하거나 도 11 또는 제 12에 도시된 아일랜드 패턴층(135)과 알파 컬러 필터(CFα)를 더 포함할 수 있다.
도 16은 본 명세서의 제 7 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도로서, 이는 도 9에 도시된 제 2 서브 픽셀 영역의 제 2 발광부에 배치된 오버코트층에 비패턴부를 구성한 것이다. 이에 따라, 이하의 설명에서는, 제 2 발광부의 비패턴부와 이와 관련된 구성에 대해서만 설명하기로 하고, 나머지 구성들에 대해서는 도 9와 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 2, 도 3, 및 도 16을 참조하면, 본 명세서의 제 6 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 제 2 발광부(EPα)의 오버코트층(140)에 배치된 요철 패턴부가 비패턴부(NPP)로 변경된 것을 제외하고는 도 9에 도시된 제 2 서브 픽셀 영역(SPA2)와 실질적으로 동일한 구조를 갖는다.
제 2 서브 픽셀 영역(SPA2)에 배치된 오버코트층(140)은 제 1 발광부(EPα)에 배치된 요철 패턴부(150), 및 제 2 발광부(EPα)에 배치된 비패턴부(NPP)를 포함할 수 있다. 비패턴부(NPP)는 제 2 발광부(EPα) 상에 배치된 오버코트층(140)에 요철 패턴부(150)가 형성되지 않는 영역으로서, 평탄부 또는 평탄면으로 이해될 수 있다. 예를 들어, 비패턴부(NPP)는 다른 서브 픽셀 영역(SPA1 내지 SPA4)의 발광부에 요철 패널부(150)를 형성할 때, 마스크 패턴에 의해 마스킹되어 요철 패턴부(150)가 형성되지 않음으로써 실질적으로 평탄면 형태로 구현될 수 있다.
제 2 발광부(EPα)는 요철 패턴부(150) 없이 비패턴부(NPP)를 포함함으로써 요철 패턴부(150)를 포함하는 제 1 발광부(EPw)와 상이한 광 추출 구조를 가질 수 있다. 또한, 제 2 발광부(EPα)는 제 1 발광부(EPw)와 상이한 표면 형상을 가질 수 있다. 예를 들어, 제 1 발광부(EPw)는 요철 패턴부(150)로 인하여 요철 형태(또는 올록볼록)의 표면 형상을 가질 수 있고, 제 2 발광부(EPα)는 평면 형태의 표면 형상을 가질 수 있다.
비패턴부(NPP) 상에 배치된 발광 소자층(EDL)은 비패턴부(NPP)에 표면 형상을 그대로 따른 평면 구조로 구현될 수 있다. 예를 들어, 비패턴부(NPP) 배치된 발광 소자층(EDL)의 제 2 애노드 전극(AEα)과 자발광 소자(SED) 및 캐소드 전극(CE) 각각은 평면 형태로 형성될 수 있다. 이에 따라, 제 2 애노드 전극(AEα)은 제 1 애노드 전극(AEw)과 상이한 표면 형상을 가질 수 있다. 예를 들어, 제 2 애노드 전극(AEα)는 평면 형태의 표면 형상을 가질 수 있다. 반면, 제 1 애노드 전극(AEw)는 요철 패턴부(150)로 인하여 요철 형태(또는 올록볼록)의 표면 형상을 가질 수 있다. 따라서, 제 2 발광부(EPα)에 배치된 발광 소자층(EDL)은 제 1 발광부(EPw)에 배치된 발광 소자층(EDL)과 상이한 광 추출 구조를 가지거나 상이한 표면 형상을 가질 수 있다. 예를 들어, 제 2 발광부(EPα)에 배치된 발광 소자층(EDL)는 비패턴부(NPP)로 인하여 평면 형태의 표면 형상을 가질 수 있고, 제 1 발광부(EPw)에 배치된 발광 소자층(EDL)은 요철 패턴부(150)로 인하여 요철 형태(또는 올록볼록)의 표면 형상을 가질 수 있다.
제 2 서브 픽셀(12b)의 제 2 발광부(EPα)는 비패턴부(NPP)를 포함함으로써 인접한 제 1 발광부(EPw) 및 제 3 서브 픽셀 영역(SPA3) 각각으로부터 입사되는 빛샘 성분이 기판(100) 쪽으로 추출(또는 출광)되는 빛샘 현상이 방지될 수 있다. 예를 들어, 제 2 발광부(EPα)에 요철 패턴부(150)가 배치될 경우, 인접한 제 1 발광부(EPw) 및/또는 인접한 서브 픽셀 영역에서 발생되는 빛샘 성분이 요철 패턴부(150)에 의해 기판(100) 쪽으로 추출(또는 출광)되는 빛샘 현상이 발생될 수 있다. 하지만, 본 예의 경우, 제 2 서브 픽셀(12b)의 제 2 발광부(EPα)는 요철 패턴부(150)를 포함하지 않는 비패턴부(NPP)를 포함함으로써 상기의 빛샘 현상이 방지될 수 있다.
이와 같은, 본 명세서의 제 7 예에 따른 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치는 도 9에 도시된 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치와 동일한 효과를 가질 수 있다. 또한, 본 예에 따른 발광 표시 장치는 제 2 발광부(EPα)에 배치된 비패턴부(NPP)를 포함함으로써 인접한 서브 픽셀 영역으로부터 입사되는 빛샘 성분이 기판(100) 쪽으로 추출(또는 출광)되는 빛샘 현상이 방지되고, 이로 인하여 백색의 휘도 및 색온도가 더욱 증가될 수 있다.
부가적으로, 본 명세서의 제 7 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))의 제 2 발광부(EPα)는 도 10에 도시된 알파 컬러 필터(CFα)를 더 포함하거나 도 11 또는 제 12에 도시된 아일랜드 패턴층(135)과 알파 컬러 필터(CFα)를 더 포함할 수 있다.
또한, 본 명세서의 제 7 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 도 13 또는 도 14에 도시된 그루브 패턴(GRV)을 더 포함할 수 있다.
도 17은 본 명세서의 제 8 예에 따른 제 2 서브 픽셀 영역을 설명하기 위한 도 3에 도시된 B4 부분의 확대도로서, 이는 도 9에 도시된 제 2 서브 픽셀 영역의 제 2 발광부에 배치된 오버코트층에 오목 패턴부를 구성한 것이다. 이에 따라, 이하의 설명에서는, 제 2 발광부의 오목 패턴부와 이와 관련된 구성에 대해서만 설명하기로 하고, 나머지 구성들에 대해서는 도 9와 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 2, 도 3, 및 도 17을 참조하면, 본 명세서의 제 8 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 제 2 발광부(EPα)의 오버코트층(140)에 배치된 요철 패턴부가 오목 패턴부(CPP)로 변경된 것을 제외하고는 도 9에 도시된 제 2 서브 픽셀 영역(SPA2)와 실질적으로 동일한 구조를 갖는다.
제 2 서브 픽셀 영역(SPA2)에 배치된 오버코트층(140)은 제 1 발광부(EPα)에 배치된 요철 패턴부(150), 및 제 2 발광부(EPα)에 배치된 오목 패턴부(CPP)를 포함할 수 있다. 이에 따라, 제 2 발광부(EPα)는 요철 패턴부(150) 없이 오목 패턴부(CPP)를 포함함으로써 요철 패턴부(150)를 포함하는 제 1 발광부(EPw)와 상이한 광 추출 구조를 가질 수 있다. 또한, 제 2 발광부(EPα)는 제 1 발광부(EPw)와 상이한 표면 형상을 가질 수 있다. 예를 들어, 제 1 발광부(EPw)는 요철 패턴부(150)로 인하여 요철 형태(또는 올록볼록)의 표면 형상을 가질 수 있고, 제 2 발광부(EPα)는 오목 패턴부(CPP)로 인하여 오목한 형태의 표면 형상을 가질 수 있다.
오목 패턴부(CPP)는 제 2 발광부(EPα) 상에 배치된 오버코트층(140)으로부터 오목하게 구현된 오목 패턴(147)을 포함할 수 있다. 오목 패턴(147)은 오버코트층(140)의 비패턴부(또는 최상면)(140a)로부터 기판(100) 쪽으로 오목하게 형성될 수 있다.
일 예에 따른 오목 패턴(147)은 바닥면(147a), 제 1 경사면(147b), 및 제 2 경사면(147b)을 포함할 수 있다.
오목 패턴(147)의 바닥면(147a)은 제 2 발광부(EPα) 상에 실질적으로 평면 구조로 이루어질 수 있다. 일 예에 따른 오목 패턴(147)의 바닥면(147a)은 제 1 발광부(EPw)에 배치되어 있는 요철 패턴부(150)의 최상면보다 기판(100) 쪽에 가깝게 배치되고, 패시베이션층(130)의 상면으로부터 이격될 수 있다.
오목 패턴(147)의 제 1 및 제 2 경사면(147b, 147c)은 오목 패턴(147)의 바닥면(147a)과 오버코트층(140)의 비패턴부(140a) 사이에 경사지게 구현될 수 있다. 예를 들어, 제 1 및 제 2 경사면(147b, 147c) 각각과 바닥면(147a) 사이의 끼인각은 90 내지 135도일 수 있다.
오목 패턴(147)의 제 1 및 제 2 경사면(147b, 147c) 각각은 인접한 제 1 발광부(EPw) 및 제 3 서브 픽셀 영역(SPA3) 각각으로부터 입사되는 빛샘 성분을 반사시킴으로써 상기 빛샘 성분이 제 2 발광부(EPα)를 통해 기판(100) 쪽으로 추출되는 것을 방지할 수 있다. 이를 위해, 오목 패턴(147)의 바닥면(147a)과 기판(100) 사이의 최단 거리(D1)는 제 1 발광부(EPw)에 배치되어 있는 요철 패턴부(150)의 오목부(153)와 기판(100) 사이의 최단 거리(D2)보다 가까울 수 있다. 예를 들어, 오목 패턴(147)의 바닥면(147a)은 기판(100)과 오목부(153)와 패시베이션층(130) 사이에 위치할 수 있다.
오목 패턴부(CPP) 상에 배치된 발광 소자층(EDL)은 오목 패턴부(CPP)의 표면 형상에 대응되는 오목 구조로 구현될 수 있다. 예를 들어, 오목 패턴부(CPP)에 배치된 발광 소자층(EDL)의 제 2 애노드 전극(AEα)과 자발광 소자(SED) 및 캐소드 전극(CE) 각각은 바닥면과 경사면을 포함하는 오목 구조로 형성될 수 있다. 이에 따라, 제 2 애노드 전극(AEα)은 제 1 애노드 전극(AEw)과 상이한 표면 형상을 가질 수 있다. 예를 들어, 제 2 애노드 전극(AEα)는 오목 패턴부(CPP)로 인하여 오목한 형태의 표면 형상을 가질 수 있다. 반면, 제 1 애노드 전극(AEw)는 요철 패턴부(150)로 인하여 요철 형태(또는 올록볼록)의 표면 형상을 가질 수 있다. 따라서, 제 2 발광부(EPα)에 배치된 발광 소자층(EDL)은 제 1 발광부(EPw)에 배치된 발광 소자층(EDL)과 상이한 광 추출 구조를 가지거나 상이한 표면 형상을 가질 수 있다. 예를 들어, 제 2 발광부(EPα)에 배치된 발광 소자층(EDL)는 오목 패턴부(CPP)로 인하여 평면 형태의 표면 형상을 가질 수 있고, 제 1 발광부(EPw)에 배치된 발광 소자층(EDL)은 요철 패턴부(150)로 인하여 요철 형태(또는 올록볼록)의 표면 형상을 가질 수 있다.
제 2 서브 픽셀(12b)의 제 2 발광부(EPα)는 오목 패턴부(CPP)를 포함함으로써 인접한 제 1 발광부(EPw) 및 제 3 서브 픽셀 영역(SPA3) 각각으로부터 입사되는 빛샘 성분이 기판(100) 쪽으로 추출(또는 출광)되는 빛샘 현상이 방지될 수 있다. 예를 들어, 제 2 발광부(EPα)에 요철 패턴부(150)가 배치될 경우, 인접한 제 1 발광부(EPw) 및/또는 인접한 서브 픽셀 영역에서 발생되는 빛샘 성분이 요철 패턴부(150)에 의해 기판(100) 쪽으로 추출(또는 출광)되는 빛샘 현상이 발생될 수 있다. 하지만, 본 예의 경우, 제 2 서브 픽셀(12b)의 제 2 발광부(EPα)는 오목 패턴부(CPP)에 배치된 오목 패턴(147)의 제 1 및 제 2 경사면(147b, 147c)을 포함함으로써 상기의 빛샘 현상이 방지될 수 있다.
이와 같은, 본 명세서의 제 8 예에 따른 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치는 도 9에 도시된 제 2 서브 픽셀(12b)을 포함하는 발광 표시 장치와 동일한 효과를 가질 수 있다. 또한, 본 예에 따른 발광 표시 장치는 제 2 발광부(EPα)에 배치된 오목 패턴부(CPP)를 포함함으로써 인접한 서브 픽셀 영역으로부터 입사되는 빛샘 성분이 기판(100) 쪽으로 추출(또는 출광)되는 빛샘 현상이 방지되고, 이로 인하여 백색의 휘도 및 색온도가 더욱 증가될 수 있다.
부가적으로, 본 명세서의 제 8 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))의 제 2 발광부(EPα)는 도 10에 도시된 알파 컬러 필터(CFα)를 더 포함하거나 도 11 또는 제 12에 도시된 아일랜드 패턴층(135)과 알파 컬러 필터(CFα)를 더 포함할 수 있다.
또한, 본 명세서의 제 8 예에 따른 제 2 서브 픽셀 영역(SPA2)(또는 제 2 서브 픽셀(12b))은 도 13 또는 도 14에 도시된 그루브 패턴(GRV)을 더 포함할 수 있다.
도 18a 및 도 18b는 도 3에 도시된 요철 패턴부의 다양한 예를 나타내는 도면이다.
도 18a를 참조하면, 제 1 예에 따른 요철 패턴부(150)는 제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d) 각각의 발광부(EPr, EPw, EPα, EPb, EPg)에 배치된 애노드 전극(AEr, AEw, AEα, AEb, AEg)보다 넓거나 큰 크기를 가질 수 있다.
제 1, 제 3, 및 제 4 서브 픽셀(12a, 12c, 12d) 각각의 발광부(EPr, EPw, EPα, EPb, EPg)에 배치된 요철 패턴부(150)은 동일한 구조로 구현될 수 있다. 이에 따라, 제 1, 제 3, 및 제 4 서브 픽셀(12a, 12c, 12d) 각각의 발광부(EPr, EPw, EPα, EPb, EPg)에 배치된 발광 소자층은 요철 패턴부(150)로 인하여 요철 형태(또는 올록볼록)의 표면 형상을 가질 수 있다.
제 2 서브 픽셀(12b)의 제 1 발광부(EPw)와 제 2 발광부(Epα)에 배치된 요철 패턴부(150)는 서로 다른 구조 또는 서로 다른 형상으로 구현될 수 있다. 제 1 발광부(EPw)와 제 2 발광부(EPα)는 서로 다른 구조 또는 서로 다른 형상을 갖는 요철 패턴부(150)로 인하여 서로 다른 광 추출 구조를 가질 수 있다. 이에 따라, 제 1 발광부(EPw)와 제 2 발광부(Epα)에 배치된 발광 소자층은 서로 다른 구조 또는 서로 다른 형상을 갖는 요철 패턴부(150)로 인하여 서로 다른 표면 형상을 가질 수 있다.
또한, 제 1 발광부(EPw)와 제 2 발광부(Epα) 각각에 배치된 제 1 애노드 전극(AEw)과 제 2 애노드 전극(AEα)은 서로 다른 구조 또는 서로 다른 형상을 갖는 요철 패턴부(150)로 인하여 서로 다른 표면 형상을 가질 수 있다. 이에 따라, 제 1 발광부(EPw)와 제 2 발광부(Epα) 각각에 배치된 발광 소자층은 서로 다른 표면 형상을 가질 수 있다.
제 1 발광부(EPw)에 배치된 요철 패턴부(150)의 볼록부(151)와 제 2 발광부(EPα)에 배치된 요철 패턴부(150)의 볼록부(151)는 직경, 높이, 반높이 너비, 오목부(153)와 오목부(153) 사이의 이격 거리, 기울기 또는 종횡비 중 적어도 어느 하나가 서로 상이할 수 있다.
일 예에 따르면, 제 2 발광부(EPα)의 볼록부(151)와 제 1 발광부(EPw)의 볼록부(151)는 서로 상이한 직경을 가질 수 있다. 제 2 발광부(EPα)의 볼록부(151)는 제 1 발광부(EPw)의 볼록부(151)보다 작은 직경을 가지거나 큰 직경을 가질 수 있다. 예를 들어, 제 2 발광부(EPα)의 볼록부(151)의 바닥면 직경은 제 1 발광부(EPw)의 볼록부(151)의 바닥면 직경에 대해 0.5 내지 1.5배로 설정될 수 있다.
다른 예에 따르면, 제 2 발광부(EPα)의 볼록부(151)와 제 1 발광부(EPw)의 볼록부(151)는 서로 상이한 높이를 가질 수 있다. 제 2 발광부(EPα)의 볼록부(151)는 제 1 발광부(EPw)의 볼록부(151)보다 낮은 높이를 가지거나 높은 높이를 가질 수 있다. 예를 들어, 제 2 발광부(EPα)의 볼록부(151)의 높이는 제 1 발광부(EPw)의 볼록부(151)의 높이에 대해 0.5 내지 1.5배로 설정될 수 있다.
또 다른 예에 따르면, 단위 면적을 기준으로, 제 2 발광부(EPα)의 오목부(153)와 제 1 발광부(EPw)의 오목부(153)는 서로 상이한 개수를 가질 수 있다. 단위 면적당 제 2 발광부(EPα)는 제 1 발광부(EPw)보다 많은 개수의 오목부(153)를 가지거나 제 1 발광부(EPw)보다 적은 개수의 오목부(153)를 가질 수 있다. 예를 들어, 제 2 발광부(EPα)의 오목부(153)의 개수는 제 1 발광부(EPw)의 오목부(153)의 개수에 대해 0.5 내지 1.5배로 설정될 수 있다.
이와 같은, 제 1 예에 따른 요철 패턴부(150)는 제 1 발광부(EPw)와 제 2 발광부(Epα)에 서로 다른 구조 또는 서로 다른 형상으로 구현됨으로써 제 2 발광부(Epα)의 광 추출 효율을 최적화하고, 이를 통해 제 1 서브 픽셀(12b)의 백색 휘도와 색온도를 향상시키거나 최적화할 수 있다. 예를 들어, 제 2 발광부(Epα)의 색온도를 증가시킬 경우, 제 2 발광부(Epα)의 볼록부(151)는 제 1 발광부(EPw)의 볼록부(151)보다 큰 직경 또는 높은 높이를 가질 수 있다.
도 18b를 참조하면, 제 2 예에 따른 요철 패턴부(150)는 제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d) 각각의 발광부(EPr, EPw, EPα, EPb, EPg)에 각기 다른 구조 또는 각기 다른 형상으로 구현될 수 있다. 즉, 제 2 예에 따른 요철 패턴부(150)는 발광 표시 장치에서 구현하고자 하는 백색 휘도와 색온도에 기초하여, 제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d) 각각의 발광부(EPr, EPw, EPα, EPb, EPg)에 각기 다른 구조 또는 각기 다른 형상으로 형성될 수 있다. 이에 따라, 제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d) 각각의 발광부(EPr, EPw, EPα, EPb, EPg)에 배치된 발광 소자층은 각기 다른 구조 또는 각기 다른 형상을 갖는 요철 패턴부(150)로 인하여 각기 다른 요철 형태(또는 올록볼록)의 표면 형상을 가질 수 있다.
제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d) 각각의 발광부(EPr, EPw, EPα, EPb, EPg)에 배치된 요철 패턴부(150)는 볼록부(151)의 직경, 높이, 반높이 너비, 오목부(153)와 오목부(153) 사이의 이격 거리, 기울기 또는 종횡비 중 적어도 어느 하나가 각기 상이할 수 있다.
일 예에 따르면, 요철 패턴부(150)에 배치되는 볼록부(151)의 바닥면 직경은 적색 발광부(EPr), 녹색 발광부(EPg), 청색 발광부(EPb), 제 1 발광부(EPw), 및 제 2 발광부(EPα)의 순서로 큰 크기(EPr > EPg > EPb > EPw > EPα)를 가질 수 있다. 이때, 제 2 발광부(EPα)의 볼록부(151)의 바닥면 직경은 제 1 발광부(EPw)의 볼록부(151)의 바닥면 직경에 대해 0.5 내지 1.5배로 설정될 수 있다.
다른 예에 따르면, 요철 패턴부(150)에 배치되는 볼록부(151)의 높이는 적색 발광부(EPr), 녹색 발광부(EPg), 청색 발광부(EPb), 제 1 발광부(EPw), 및 제 2 발광부(EPα)의 순서로 높은 높이(EPr > EPg > EPb > EPw > EPα)를 가질 수 있다. 이때, 제 2 발광부(EPα)의 볼록부(151)의 높이는 제 1 발광부(EPw)의 볼록부(151)의 높이에 대해 0.5 내지 1.5배로 설정될 수 있다.
또 다른 예에 따르면, 단위 면적을 기준으로, 요철 패턴부(150)에 배치되는 오목부(153)의 개수는 제 2 발광부(EPα), 제 1 발광부(EPw), 청색 발광부(EPb), 녹색 발광부(EPg), 및 적색 발광부(EPr)의 순서로 많은 개수(EPr > EPg > EPb > EPw > EPα)를 가질 수 있다. 이때, 제 2 발광부(EPα)의 오목부(153)의 개수는 제 1 발광부(EPw)의 오목부(153)의 개수에 대해 0.5 내지 1.5배로 설정될 수 있다.
이와 같은, 제 2 예에 따른 요철 패턴부(150)는 제 1 내지 제 4 서브 픽셀(12a, 12b, 12c, 12d) 각각의 발광부(EPr, EPw, EPα, EPb, EPg)에 각기 다른 구조 또는 각기 다른 형상으로 구현됨으로써 발광부(EPr, EPw, EPα, EPb, EPg)별 광 추출 효율을 최적화하고, 이를 통해 단위 픽셀 또는 발광 표시장치의 백색 휘도와 색온도를 향상시키거나 최적화할 수 있다.
도 19a는 도 10에 도시된 제 2 서브 픽셀의 제 1 발광부에 대한 파장별 강도를 나타내는 그래프이고, 도 19b는 도 10에 도시된 제 2 서브 픽셀의 제 2 발광부에 대한 파장별 강도를 나타내는 그래프이다. 제 2 서브 픽셀의 제 2 발광부는 청색 컬러 필터를 포함할 수 있다.
도 19a에서 알 수 있듯이, 제 2 서브 픽셀의 제 1 발광부에서 발생되는 광은 적색, 녹색, 및 청색의 피크 파장을 포함하는 것을 알 수 있다. 반면, 도 19b에서 알 수 있듯이, 제 2 서브 픽셀의 제 1 발광부에서 발생되는 광은 청색의 피크 파장만을 포함하는 것을 알 수 있다.
도 20은 도 10에 도시된 제 2 서브 픽셀과 비교 예에 따른 백색 서브 픽셀에 대한 파장별 강도를 나타내는 그래프이다. 도 20에서, 실선 그래프는 도 10에 도시된 제 2 서브 픽셀의 발광 스펙트럼을 나타내며, 점선 그래프는 하나의 발광부를 갖는 비교 예에 따른 백색 서브 픽셀의 발광 스펙트럼을 나타낸다.
도 20에서 알 수 있듯이, 본 명세서에 따른 제 2 서브 픽셀은 비교 예와 비교하여 청색 파장에서의 강도가 높은 것을 확인할 수 있다.
따라서, 본 명세서에 따른 제 2 서브 픽셀은 도 19a 및 도 19b에서와 같은 제 1 발광부와 제 2 발광부 각각의 발광 스펙트럼에 의해 청색 파장에서의 강도가 증가함으로써 단위 픽셀의 휘도와 색온도를 증가시킬 수 있다. 결과적으로, 본 명세서에 따른 발광 표시 장치는 표시 영상의 휘도와 색온도가 향상될 수 있다.
도 21a 내지 도 21c는 본 명세서의 제 1 내지 제 3 실험 예에 따른 제 2 서브 픽셀에 대한 파장별 강도를 나타내는 그래프로서, 이는 제 2 서브 픽셀의 제 1 발광부와 제 2 발광부 각각에 배치된 요철 패턴부의 볼록부 형상에 따른 제 2 서브 픽셀의 파장별 강도를 설명하기 위한 도면이다. 제 1 실험 예는 제 2 발광부에 배치된 요철 패턴부의 볼록부와 제 1 발광부에 배치된 요철 패턴부의 볼록부가 실질적으로 동일한 구조를 가지고, 제 2 실험 예는 제 2 발광부에 배치된 요철 패턴부의 볼록부가 제 1 발광부에 배치된 요철 패턴부의 볼록부보다 1.5배 높은 높이를 가지며, 제 3 실험 예는 제 2 발광부에 배치된 요철 패턴부의 볼록부가 제 1 발광부에 배치된 요철 패턴부의 볼록부보다 0.5배 낮은 높이를 갖는다.
도 21a 내지 도 21c에서 알 수 있듯이, 제 2 서브 픽셀의 제 1 발광부와 제 2 발광부 각각에 배치된 요철 패턴부의 볼록부 형상에 따라 제 2 서브 픽셀의 색온도 특성이 상이한 것을 확인할 수 있다.
도 21b에서 알 수 있듯이, 제 2 발광부에 배치된 요철 패턴부의 볼록부가 제 1 발광부에 배치된 요철 패턴부의 볼록부보다 1.5배 높은 높이를 갖는 제 2 실험 예는 제 1 실험 예 대비 적색, 녹색, 청색 각각의 피크 파장이 감소하는 것을 확인할 수 있다. 이러한 제 2 실험 예는 6500K의 색온도를 구현하는데 적용될 수 있다.
도 21c에서 알 수 있듯이, 제 2 발광부에 배치된 요철 패턴부의 볼록부가 제 1 발광부에 배치된 요철 패턴부의 볼록부보다 0.5배 낮은 높이를 갖는 제 3 실험 예는 제 1 실험 예 대비 청색의 피크 파장이 유지되는 반면 적색과 녹색 각각의 피크 파장이 감소하는 것을 확인할 수 있다. 이러한 제 3 실험 예는 10000K의 색온도를 구현하는데 적용될 수 있다.
본 명세서에 따른 발광 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 비발광부와 제 1 발광부 및 제 2 발광부를 갖는 서브 픽셀 영역을 포함하는 기판, 비발광부에 배치된 구동 트랜지스터, 구동 트랜지스터를 덮도록 기판 상에 배치된 오버코트층, 제 1 발광부와 제 2 발광부 각각의 오버코트층 상에 분리 배치되고 구동 트랜지스터에 공통적으로 연결된 제 1 애노드 전극과 제 2 애노드 전극, 제 1 애노드 전극과 제 2 애노드 전극 상에 배치된 자발광 소자, 및 자발광 소자 상에 배치된 제 2 전극을 포함하며, 제 1 발광부와 제 2 발광부는 서로 다른 광 추출 구조를 가질 수 있다.
본 명세서의 몇몇 예에 따르면, 제 1 발광부와 제 2 발광부는 서로 다른 크기를 가질 수 있다.
본 명세서의 몇몇 예에 따르면, 제 1 애노드 전극의 표면 형상은 제 2 애노드 전극의 표면 형상과 상이할 수 있다.
본 명세서의 몇몇 예에 따르면, 제 1 발광부는 제 2 발광부보다 큰 크기를 가지며, 오버코트층은 제 1 발광부에 배치된 요철 패턴부, 및 제 2 발광부에 배치된 비패턴부 또는 오목 패턴부를 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 오버코트층은 제 2 발광부에 배치된 오목 패턴부를 포함하고, 요철 패턴부는 복수의 오목부를 포함하고, 오목 패턴부는 바닥면과 경사면을 포함하며, 기판과 오목 패턴부의 바닥면 사이의 거리는 기판과 오목부 사이의 거리보다 가까울 수 있다.
본 명세서의 몇몇 예에 따르면, 제 1 발광부는 제 2 발광부보다 큰 크기를 가지며, 오버코트층은 제 1 발광부와 제 2 발광부 각각에 배치된 요철 패턴부를 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 제 1 발광부에 배치된 요철 패턴부는 제 2 발광부에 배치된 요철 패턴부와 상이한 구조를 가지거나 상이한 표면 형상을 가질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 제 2 발광부에 배치된 컬러 필터를 더 포함하거나 제 2 발광부에 배치된 컬러 필터, 및 기판과 컬러 필터 사이에 배치된 패턴층을 더 포함할 수 있다. 예를 들어, 제 2 발광부에 배치된 컬러 필터는 청색 컬러 필터 또는 적색 컬러 필터일 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 단위 픽셀 영역을 갖는 기판, 및 단위 픽셀 영역에 배치되고 발광부와 비발광부를 갖는 적색 서브 픽셀, 백색 서브 픽셀, 청색 서브 픽셀, 및 녹색 서브 픽셀을 포함하고, 백색 서브 픽셀의 발광부는 공간적으로 분리된 제 1 발광부와 제 2 발광부를 포함하며, 제 1 발광부와 제 2 발광부는 서로 다른 광 추출 구조를 가질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 제 2 발광부는 제 1 발광부의 크기보다 작은 크기를 가지며, 제 1 발광부는 적색 서브 픽셀의 발광부와 청색 서브 픽셀의 발광부 및 녹색 서브 픽셀의 발광부 각각의 크기보다 더 큰 크기를 가질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 각 서브 픽셀의 발광부에 배치된 발광 소자층을 더 포함하며, 제 2 발광부에 배치된 발광 소자층의 표면 형상은 제 1 발광부에 배치된 발광 소자층의 표면 형상과 상이할 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 각 서브 픽셀의 발광부에 배치된 발광 소자층을 더 포함하며, 제 1 발광부에 배치된 발광 소자층은 요철 형태의 표면 형상을 가지며, 제 2 발광부에 배치된 발광 소자층은 평면 형태, 오목한 형태, 제 1 발광부에 배치된 발광 소자층의 요철 형태와 상이한 요철 형태 중 어느 하나의 표면 형상을 가질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 각 서브 픽셀의 발광부에 배치된 오버코트층을 더 포함하며, 오버코트층은 적색 서브 픽셀의 발광부, 청색 서브 픽셀의 발광부, 녹색 서브 픽셀의 발광부, 및 제 1 발광부 각각에 배치된 요철 패턴부; 및 제 2 발광부에 배치된 비패턴부 또는 오목 패턴부를 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 오버코트층은 제 2 발광부에 배치된 오목 패턴부를 포함하고, 요철 패턴부는 복수의 오목부를 포함하고, 오목 패턴부는 바닥면과 경사면을 포함하며, 기판과 오목 패턴부의 바닥면 사이의 거리는 기판과 오목부 사이의 거리보다 가까울 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 각 서브 픽셀의 발광부에 배치된 요철 패턴부를 갖는 오버코트층을 더 포함하며, 각 서브 픽셀의 발광부에 배치된 요철 패턴부는 각기 다른 구조를 가지거나 각기 다른 표면 형상을 가질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 각 서브 픽셀의 발광부에 배치된 요철 패턴부를 갖는 오버코트층을 더 포함하며,제 1 발광부에 배치된 요철 패턴부는 제 2 발광부에 배치된 요철 패턴부와 상이한 구조를 가지거나 상이한 표면 형상을 가질 수 있다.
본 명세서의 몇몇 예에 따르면, 백색 서브 픽셀은 제 2 발광부에 배치된 컬러 필터, 또는 제 2 발광부에 배치된 패턴층과 패턴층 상에 배치된 컬러 필터를 더 포함할 수 있다. 예를 들어, 제 2 발광부에 배치된 컬러 필터는 청색 컬러 필터 또는 적색 컬러 필터일 수 있다.
본 명세서의 몇몇 예에 따르면, 요철 패턴부는 복수의 볼록부를 포함하며, 제 1 발광부에 배치된 요철 패턴부의 볼록부는 제 2 발광부에 배치된 요철 패턴부의 볼록부와 상이한 구조를 가질 수 있다.
본 명세서의 몇몇 예에 따르면, 요철 패턴부는 복수의 볼록부를 포함하며, 제 2 발광부에 배치된 볼록부의 바닥면 직경은 제 1 발광부에 배치된 볼록부의 바닥면 직경에 대해 0.5배 ~ 1.5배, 또는 제 2 발광부에 배치된 볼록부의 높이는 제 1 발광부에 배치된 볼록부의 높이에 대해 0.5배 ~ 1.5배일 수 있다.
본 명세서의 몇몇 예에 따르면, 요철 패턴부는 복수의 오목부를 포함하며, 제 2 발광부에 배치된 오목부의 개수는 제 1 발광부에 배치된 오목부의 개수보다 많거나 적을 수 있다.
이상과 같은, 본 명세서에 따른 발광 표시 장치는 자발광 소자를 포함하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 모바일 디바이스, 영상 전화기, 스마트 와치(smart watch), 와치 폰(watch phone), 웨어러블 기기(wearable device), 폴더블 기기(foldable device), 롤러블 기기(rollable device), 벤더블 기기(bendable device), 플렉서블 기기(flexible device), 커브드 기기(curved device), 전자 수첩, 전자 책, PMP(portable multimedia player), PDA(personal digital assistant), MP3 플레이어, 모바일 의료기기, 데스크탑 PC(desktop PC), 랩탑 PC(laptop PC), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 네비게이션, 차량용 네비게이션, 차량용 표시장치, 텔레비전, 월페이퍼(wall paper) 표시장치, 샤이니지(signage) 기기, 게임기기, 노트북, 모니터, 카메라, 캠코더, 및 가전 기기 등에 적용될 수 있다.
상술한 본 명세서의 다양한 예에 설명된 특징, 구조, 효과 등은 본 명세서의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 명세서의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 명세서의 기술 사상이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 명세서의 기술 범위 또는 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 명세서는 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 명세서의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 명세서의 범위는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 명세서의 범위에 포함되는 것으로 해석되어야 한다.
10: 표시 패널 12: 단위 픽셀
12a: 제 1 서브 픽셀 12b: 제 2 서브 픽셀
12c: 제 3 서브 픽셀 12d: 제 4 서브 픽셀
100: 기판 135: 아일랜드 패턴층
140: 오버코트층 145: 서브 픽셀 분리부
147: 오목 패턴부 150: 요철 패턴부
151: 볼록부 153: 오목부
160: 뱅크

Claims (22)

  1. 비발광부와 제 1 발광부 및 제 2 발광부를 갖는 서브 픽셀 영역을 포함하는 기판;
    상기 비발광부에 배치된 구동 트랜지스터;
    상기 구동 트랜지스터를 덮도록 상기 기판 상에 배치된 오버코트층;
    상기 제 1 발광부와 상기 제 2 발광부 각각의 상기 오버코트층 상에 분리 배치되고 상기 구동 트랜지스터에 공통적으로 연결된 제 1 애노드 전극과 제 2 애노드 전극;
    상기 제 1 애노드 전극과 상기 제 2 애노드 전극 상에 배치된 자발광 소자; 및
    상기 자발광 소자 상에 배치된 제 2 전극을 포함하며,
    상기 제 1 발광부와 상기 제 2 발광부는 서로 다른 광 추출 구조를 갖는, 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 발광부와 상기 제 2 발광부는 서로 다른 크기를 갖는, 발광 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 1 애노드 전극의 표면 형상은 상기 제 2 애노드 전극의 표면 형상과 상이한, 발광 표시 장치.
  4. 제 1 항에 있어서,
    상기 제 1 발광부는 상기 제 2 발광부보다 큰 크기를 가지며,
    상기 오버코트층은,
    상기 제 1 발광부에 배치된 요철 패턴부; 및
    상기 제 2 발광부에 배치된 비패턴부 또는 오목 패턴부를 포함하는, 발광 표시 장치.
  5. 제 4 항에 있어서,
    상기 오버코트층은 상기 제 2 발광부에 배치된 오목 패턴부를 포함하고,
    상기 요철 패턴부는 복수의 오목부를 포함하고,
    상기 오목 패턴부는 바닥면과 경사면을 포함하며,
    상기 기판과 상기 오목 패턴부의 바닥면 사이의 거리는 상기 기판과 상기 오목부 사이의 거리보다 가까운, 발광 표시 장치.
  6. 제 1 항에 있어서,
    상기 제 1 발광부는 상기 제 2 발광부보다 큰 크기를 가지며,
    상기 오버코트층은 상기 제 1 발광부와 상기 제 2 발광부 각각에 배치된 요철 패턴부를 포함하는, 발광 표시 장치.
  7. 제 6 항에 있어서,
    상기 제 1 발광부에 배치된 요철 패턴부는 상기 제 2 발광부에 배치된 요철 패턴부와 상이한 구조를 가지거나 상이한 표면 형상을 갖는, 발광 표시 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 2 발광부에 배치된 컬러 필터를 더 포함하거나 상기 제 2 발광부에 배치된 컬러 필터, 및 상기 기판과 상기 컬러 필터 사이에 배치된 패턴층을 더 포함하는, 발광 표시 장치.
  9. 제 8 항에 있어서,
    상기 제 2 발광부에 배치된 컬러 필터는 청색 컬러 필터 또는 적색 컬러 필터인, 발광 표시 장치.
  10. 단위 픽셀 영역을 갖는 기판; 및
    상기 단위 픽셀 영역에 배치되고 발광부와 비발광부를 갖는 적색 서브 픽셀, 백색 서브 픽셀, 청색 서브 픽셀, 및 녹색 서브 픽셀을 포함하고,
    상기 백색 서브 픽셀의 발광부는 공간적으로 분리된 제 1 발광부와 제 2 발광부를 포함하며,
    상기 제 1 발광부와 상기 제 2 발광부는 서로 다른 광 추출 구조를 갖는, 발광 표시 장치.
  11. 제 10 항에 있어서,
    상기 제 2 발광부는 상기 제 1 발광부의 크기보다 작은 크기를 가지며,
    상기 제 1 발광부는 상기 적색 서브 픽셀의 발광부와 상기 청색 서브 픽셀의 발광부 및 상기 녹색 서브 픽셀의 발광부 각각의 크기보다 더 큰 크기를 갖는, 발광 표시 장치.
  12. 제 10 항에 있어서,
    상기 각 서브 픽셀의 발광부에 배치된 발광 소자층을 더 포함하며,
    상기 제 2 발광부에 배치된 발광 소자층의 표면 형상은 상기 제 1 발광부에 배치된 발광 소자층의 표면 형상과 상이한, 발광 표시 장치.
  13. 제 10 항에 있어서,
    상기 각 서브 픽셀의 발광부에 배치된 발광 소자층을 더 포함하며,
    상기 제 1 발광부에 배치된 발광 소자층은 요철 형태의 표면 형상을 가지며,
    상기 제 2 발광부에 배치된 발광 소자층은 평면 형태, 오목한 형태, 상기 제 1 발광부에 배치된 발광 소자층의 요철 형태와 상이한 요철 형태 중 어느 하나의 표면 형상을 갖는, 발광 표시 장치.
  14. 제 10 항에 있어서,
    상기 각 서브 픽셀의 발광부에 배치된 오버코트층을 더 포함하며,
    상기 오버코트층은,
    상기 적색 서브 픽셀의 발광부, 상기 청색 서브 픽셀의 발광부, 상기 녹색 서브 픽셀의 발광부, 및 상기 제 1 발광부 각각에 배치된 요철 패턴부; 및
    상기 제 2 발광부에 배치된 비패턴부 또는 오목 패턴부를 포함하는, 발광 표시 장치.
  15. 제 14 항에 있어서,
    상기 오버코트층은 상기 제 2 발광부에 배치된 오목 패턴부를 포함하고,
    상기 요철 패턴부는 복수의 오목부를 포함하고,
    상기 오목 패턴부는 바닥면과 경사면을 포함하며,
    상기 기판과 상기 오목 패턴부의 바닥면 사이의 거리는 상기 기판과 상기 오목부 사이의 거리보다 가까운, 발광 표시 장치.
  16. 제 10 항에 있어서,
    상기 각 서브 픽셀의 발광부에 배치된 요철 패턴부를 갖는 오버코트층을 더 포함하며,
    상기 각 서브 픽셀의 발광부에 배치된 요철 패턴부는 각기 다른 구조를 가지거나 각기 다른 표면 형상을 갖는, 발광 표시 장치.
  17. 제 10 항에 있어서,
    상기 각 서브 픽셀의 발광부에 배치된 요철 패턴부를 갖는 오버코트층을 더 포함하며,
    상기 제 1 발광부에 배치된 요철 패턴부는 상기 제 2 발광부에 배치된 요철 패턴부와 상이한 구조를 가지거나 상이한 표면 형상을 갖는, 발광 표시 장치.
  18. 제 10 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 백색 서브 픽셀은,
    상기 제 2 발광부에 배치된 컬러 필터; 또는
    상기 제 2 발광부에 배치된 패턴층과 상기 패턴층 상에 배치된 컬러 필터를 더 포함하는, 발광 표시 장치.
  19. 제 18 항에 있어서,
    상기 제 2 발광부에 배치된 컬러 필터는 청색 컬러 필터 또는 적색 컬러 필터인, 발광 표시 장치.
  20. 제 6 항 또는 제 17 항에 있어서,
    상기 요철 패턴부는 복수의 볼록부를 포함하며,
    상기 제 1 발광부에 배치된 요철 패턴부의 볼록부는 상기 제 2 발광부에 배치된 요철 패턴부의 볼록부와 상이한 구조를 갖는, 발광 표시 장치.
  21. 제 6 항 또는 제 17 항에 있어서,
    상기 요철 패턴부는 복수의 볼록부를 포함하며,
    상기 제 2 발광부에 배치된 볼록부의 바닥면 직경은 상기 제 1 발광부에 배치된 볼록부의 바닥면 직경에 대해 0.5배 ~ 1.5배, 또는
    상기 제 2 발광부에 배치된 볼록부의 높이는 상기 제 1 발광부에 배치된 볼록부의 높이에 대해 0.5배 ~ 1.5배인, 발광 표시 장치.
  22. 제 6 항 또는 제 17 항에 있어서,
    상기 요철 패턴부는 복수의 오목부를 포함하며,
    상기 제 2 발광부에 배치된 오목부의 개수는 상기 제 1 발광부에 배치된 오목부의 개수보다 많거나 적은, 발광 표시 장치.
KR1020190169151A 2019-12-17 2019-12-17 발광 표시 장치 KR20210077476A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190169151A KR20210077476A (ko) 2019-12-17 2019-12-17 발광 표시 장치
CN202011473209.1A CN112992986A (zh) 2019-12-17 2020-12-10 发光显示装置
JP2020207026A JP7190474B2 (ja) 2019-12-17 2020-12-14 発光表示装置
US17/122,696 US11864444B2 (en) 2019-12-17 2020-12-15 Light emitting display apparatus including subpixel with two light emission portions
US18/514,927 US20240090298A1 (en) 2019-12-17 2023-11-20 Light emitting display apparatus including subpixel with two light emission portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190169151A KR20210077476A (ko) 2019-12-17 2019-12-17 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20210077476A true KR20210077476A (ko) 2021-06-25

Family

ID=76317072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190169151A KR20210077476A (ko) 2019-12-17 2019-12-17 발광 표시 장치

Country Status (4)

Country Link
US (2) US11864444B2 (ko)
JP (1) JP7190474B2 (ko)
KR (1) KR20210077476A (ko)
CN (1) CN112992986A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809141B (zh) * 2021-10-22 2024-03-19 合肥维信诺科技有限公司 显示面板及显示装置
WO2023112599A1 (ja) * 2021-12-14 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 発光装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5431280B2 (ja) 2010-09-24 2014-03-05 株式会社東芝 有機ｅｌディスプレイ
KR101857809B1 (ko) 2011-09-19 2018-05-15 엘지디스플레이 주식회사 ＲＧＢ-ｔｏ-ＲＧＢＷ 변환방법과 이를 이용한 표시장치
KR101876560B1 (ko) 2011-11-30 2018-07-10 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
CN103489401B (zh) 2013-09-03 2016-11-23 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板和显示装置
JP6391401B2 (ja) 2014-10-03 2018-09-19 株式会社ジャパンディスプレイ 画像表示装置
DE102016116119B4 (de) * 2015-08-31 2021-03-18 Lg Display Co., Ltd. Organische Licht emittierende Dioden-Anzeigevorrichtung
KR20170052455A (ko) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 유기발광 표시장치
KR102416682B1 (ko) 2015-11-10 2022-07-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102494156B1 (ko) 2016-06-28 2023-02-01 엘지디스플레이 주식회사 유기발광 표시장치와 그의 영상 데이터 보정방법
US10303013B2 (en) * 2016-11-17 2019-05-28 Apple Inc. Pixel array antialiasing to accommodate curved display edges
KR20180083469A (ko) * 2017-01-12 2018-07-23 삼성디스플레이 주식회사 유기발광 표시장치
KR20180093179A (ko) 2017-02-10 2018-08-21 인제대학교 산학협력단 천식 또는 알레르기 질환 신속 진단용 키트

Also Published As

Publication number Publication date
JP2021096473A (ja) 2021-06-24
CN112992986A (zh) 2021-06-18
JP7190474B2 (ja) 2022-12-15
US20240090298A1 (en) 2024-03-14
US11864444B2 (en) 2024-01-02
US20210183963A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
JP7232809B2 (ja) 発光表示装置
EP3823050B1 (en) Light-emitting device and display device comprising same
CN110010643B (zh) 发光显示设备
KR102383928B1 (ko) 전계발광 표시장치
TWI683166B (zh) 顯示面板及有機發光顯示裝置
US9275575B2 (en) Display device
US20210143231A1 (en) Display apparatus
US20240090298A1 (en) Light emitting display apparatus including subpixel with two light emission portions
US10840308B2 (en) Organic light-emitting display
KR20140047332A (ko) 유기 발광 소자 및 유기 발광 표시 장치
US20220069038A1 (en) Light emitting display apparatus
US10658623B2 (en) Electroluminescent display device having a plurality of low-refractive members
JP7254758B2 (ja) 発光表示装置
KR20210059323A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US20220131038A1 (en) Display device
KR20210033233A (ko) 전계발광 표시장치
KR20170045417A (ko) 유기발광 표시장치
KR20230056818A (ko) 표시 패널
KR20210016725A (ko) 유기전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination