KR20210074917A - 박막의 형성 방법 및 기판 처리 장치 - Google Patents

박막의 형성 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20210074917A
KR20210074917A KR1020190166077A KR20190166077A KR20210074917A KR 20210074917 A KR20210074917 A KR 20210074917A KR 1020190166077 A KR1020190166077 A KR 1020190166077A KR 20190166077 A KR20190166077 A KR 20190166077A KR 20210074917 A KR20210074917 A KR 20210074917A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
forming
gradually
plasma
Prior art date
Application number
KR1020190166077A
Other languages
English (en)
Other versions
KR102694259B1 (ko
Inventor
장민혁
박승호
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020190166077A priority Critical patent/KR102694259B1/ko
Publication of KR20210074917A publication Critical patent/KR20210074917A/ko
Application granted granted Critical
Publication of KR102694259B1 publication Critical patent/KR102694259B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명의 일 관점에 따른 박막의 형성 방법은, 기판이 안착되는 기판 지지대, 상기 기판 지지대 상으로 공정 가스를 공급하기 위한 가스 공급부 및 상기 가스 공급부에 연결되어 상기 기판 상에 플라즈마 분위기를 형성하기 위한 전력을 공급하는 플라즈마 전원부를 포함하는 기판 처리 장치를 이용하여, 상기 기판 지지대 상에 안착된 상기 기판 상에, 적어도 하나의 절연층을 포함하는 박막을 형성하는 단계를 포함하고, 상기 박막을 형성하는 단계에서, 상기 적어도 하나의 절연층은 하부에서 상부로 갈수록 식각율이 낮아지도록 상기 기판 처리 장치의 공정 조건을 제어하여 형성한다.

Description

박막의 형성 방법 및 기판 처리 장치{Method of forming thin film and Apparatus for treating substrate}
본 발명은 반도체 소자의 제조에 관한 것으로서, 더 상세하게는 박막의 형성 방법 및 이러한 박막의 형성에 이용되는 기판 처리 장치에 관한 것이다.
반도체 소자의 제조에 있어서 플라즈마를 이용한 공정이 적용되고 있다. 예를 들어, 플라즈마를 이용하여 공정 기체를 활성화함으로써 낮은 공정 온도에서도 빠른 속도로 증착 또는 에칭 등의 공정을 수행할 수 있다. 이러한 플라즈마를 이용한 기판 처리 장치에 있어서 공정 챔버에 따른 플라즈마 매칭의 제어, 가스량, 압력 등과 같은 공정 변수의 제어 등 플라즈마 환경의 제어가 중요하다.
특히, 높은 애스펙트비(aspect ratio)의 구조물 형성 시, 박막 식각 시 상부에서 하부로 식각이 진행됨에 따라서, 상부의 식각량이 하부보다 커서 직각 식각 구조를 형성하기 어려운 문제가 있다. 이러한 문제는 수직 구조의 높이가 더 높아질수록 더 심각해지며, 식각 조건의 튜닝만으로는 해결하기 어렵다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 수직으로 균일한 식각이 가능한 박막의 형성 방법 및 이를 위한 기판 처리 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따른 박막의 형성 방법은, 기판이 안착되는 기판 지지대, 상기 기판 지지대 상으로 공정 가스를 공급하기 위한 가스 공급부 및 상기 가스 공급부에 연결되어 상기 기판 상에 플라즈마 분위기를 형성하기 위한 전력을 공급하는 플라즈마 전원부를 포함하는 기판 처리 장치를 이용하여, 상기 기판 지지대 상에 안착된 상기 기판 상에, 적어도 하나의 절연층을 포함하는 박막을 형성하는 단계를 포함하고, 상기 박막을 형성하는 단계에서, 상기 적어도 하나의 절연층은 하부에서 상부로 갈수록 식각율이 낮아지도록 상기 기판 처리 장치의 공정 조건을 제어하여 형성한다.
상기 박막의 형성 방법에 따르면, 상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고, 상기 기판 처리 장치의 공정 조건의 제어는 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 조절하여 수행하되, 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭을 점차 작게 제어하여 형성할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고, 상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 저주파 (LF) 전원의 전력 크기를 조절하여 수행하되, 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 저주파 전원의 전력 크기를 점차 크게 제어하여 형성할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고, 상기 기판 처리 장치는 상기 기판 지지대 내 도전 전극에 연결되어 상기 기판 상으로 흐르는 플라즈마 전류를 제어하기 위한 플라즈마 전류 제어 회로부를 더 포함하고, 상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전류 제어 회로부 내 가변 커패시터의 용량값을 조절하여 수행하되, 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 용량값을 점차 작게 제어하여 형성할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고, 상기 기판 처리 장치는, 상기 기판 지지대 내 도전 전극에 연결되어 상기 기판 상으로 흐르는 플라즈마 전류를 제어하기 위한 플라즈마 전류 제어 회로부 및 상기 가스 공급부에 연결되어 상기 기판 상에 플라즈마 분위기를 형성하기 위한 전력을 공급하는 플라즈마 전원부를 더 포함하고, 상기 실리콘 산화층 형성 시 상기 기판 처리 장치의 공정 조건의 제어는 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 조절하여 수행하는 제 1 방법, 상기 플라즈마 전류 제어 회로부 내 가변 커패시터의 용량값을 조절하여 수행하는 제 2 방법, 및 상기 플라즈마 전원부 내 저주파(LF) 전원의 전력 크기를 조절하여 수행하는 제 3 방법들 중 어느 둘 이상을 조합하여 수행할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 실리콘 산화층 형성 시 상기 기판 처리 장치의 공정 조건의 제어에 있어서, 상기 제 1 방법, 상기 제 2 방법 및 상기 제 3 방법들 중 조합된 둘 이상의 방법은 상기 실리콘 산화층의 식각율이 하부에서 상부로 갈수록 점차 낮아지게 하는 방법이고,
상기 조합된 둘 이상의 방법 중 적어도 어느 하나에 의해서 형성된 상기 실리콘 산화층 및 상기 조합된 둘 이상의 방법 중 적어도 다른 어느 하나에 의해서 형성된 상기 실리콘 산화층은 적어도 상기 기판의 중심부 및 가장자리부에서 서로 변화를 상쇄하도록 서로 반대되는 경향의 두께 맵 프로파일들을 가질 수 있다.
상기 박막의 형성 방법에 따르면, 상기 조합된 둘 이상의 방법은 상기 제 1 방법 및 상기 제 2 방법을 포함하고, 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭 및 상기 용량값을 점차 작게 제어하여 형성할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 조합된 둘 이상의 방법은 상기 제 1 방법, 상기 제 2 방법 및 상기 제 3 방법을 모두 포함하고, 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭 및 상기 용량값을 점차 작게 제어하고 상기 저주파 전원의 전력 크기를 점차 크게 제어하여 형성할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고, 상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기를 조절하여 수행하되, 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 고주파 전원의 전력 크기를 점차 크게 제어하여 형성할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기 및 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 함께 조절하여 수행하되, 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록, 상기 고주파 전원의 전력 크기는 점차 크게 하고 상기 갭은 점차 작게 제어하여 형성할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고, 상기 기판 처리 장치의 공정 조건의 제어는 기판 지지대 내 히터의 온도를 조절하여 수행하되, 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 히터의 온도를 점차 높게 제어하여 형성할 수 있다.
상기 박막의 형성 방법에 따르면, 상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고, 상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기, 상기 가스 공급부와 상기 기판 지지대 사이의 갭 및 상기 기판 지지대 내 히터의 온도 모두를 조절하여 수행하되, 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 고주파 전원의 전력 크기는 점차 크게 하고 상기 갭은 점차 작게 하고 상기 히터의 온도를 점차 높게 제어하여 형성할 수 있다.
본 발명의 다른 관점에 따른 기판 처리 장치는, 내부에 처리 공간을 한정하는 공정 챔버와, 상부에 기판이 안착되도록 상기 공정 챔버에 설치되는 기판 지지대와, 상기 처리 공간 내 상기 기판 지지대 상으로 공정 가스를 공급하는 가스 공급부와, 상기 공정 챔버 내 플라즈마 분위기를 형성하기 위한 전력을 공급하도록 상기 가스 공급부에 연결된 플라즈마 전원부와, 상기 기판 지지대 상에 안착된 상기 기판 상에, 적어도 하나의 절연층을 포함하는 박막을 형성하는 공정을 수행하도록 공정 조건을 제어하는 제어부를 포함하되, 상기 제어부는 상기 적어도 하나의 절연층 형성 시 하부에서 상부로 갈수록 상기 적어도 하나의 절연층의 식각율이 낮아지도록 상기 공정 조건을 제어한다.
상기 기판 처리 장치에 따르면, 상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고, 상기 제어부는 상기 가스 공급부와 상기 기판 지지대 사이의 갭 또는 상기 플라즈마 전원부 내 저주파(LF) 전원의 전력 크기을 조절하여 상기 공정 조건을 제어하되, 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭을 점차 작게 제어하거나 또는 상기 저주파 전원의 전력 크기를 점차 크게 제어할 수 있다.
상기 기판 처리 장치에 따르면, 상기 기판 지지대 내 도전 전극에 연결되어 상기 기판 상으로 흐르는 플라즈마 전류를 제어하기 위한 플라즈마 전류 제어 회로부를 더 포함하고, 상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고, 상기 제어부는 상기 실리콘 산화층 형성 시 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 조절하여 상기 공정 조건을 제어하는 제 1 방법, 상기 플라즈마 전류 제어 회로부 내 가변 커패시터의 용량값을 조절하여 상기 공정 조건을 제어하는 제 2 방법, 및 상기 플라즈마 전원부 내 저주파 전원(LF)의 전력 크기를 조절하여 상기 공정 조건을 제어하는 제 3 방법 중 둘 이상의 방법을 조합하여 수행할 수 있다.
상기 기판 처리 장치에 따르면, 상기 제 1 방법, 상기 제 2 방법 및 상기 제 3 방법들 중 조합된 둘 이상의 방법은 상기 실리콘 산화층의 식각율이 하부에서 상부로 갈수록 점차 낮아지게 하는 방법이고, 상기 조합된 둘 이상의 방법 중 적어도 어느 하나에 의해서 형성된 상기 실리콘 산화층 및 상기 조합된 둘 이상의 방법 중 적어도 다른 어느 하나에 의해서 형성된 상기 실리콘 산화층은 적어도 상기 기판의 중심부 및 가장자리부에서 서로 변화를 상쇄하도록 서로 반대되는 경향의 두께 맵 프로파일들을 가질 수 있다.
상기 기판 처리 장치에 따르면, 상기 조합된 둘 이상의 방법은 상기 제 1 방법 및 상기 제 2 방법을 포함하고, 상기 제어부는 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭 및 상기 용량값을 점차 작게 제어할 수 있다.
상기 기판 처리 장치에 따르면, 상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고, 상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기를 조절하여 수행하되, 상기 제어부는 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 고주파 전원의 전력 크기를 점차 크게 제어할 수 있다.
상기 기판 처리 장치에 따르면, 상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기 및 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 함께 조절하여 수행하되, 상기 제어부는 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 고주파 전원의 전력 크기는 점차 크게 하고 상기 갭은 점차 작게 제어할 수 있다.
상기 기판 처리 장치에 따르면, 상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고, 상기 기판 처리 장치의 공정 조건의 제어는 기판 지지대 내 히터의 온도를 조절하여 수행하되, 상기 제어부는 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 히터의 온도를 점차 높게 제어할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 박막을 형성함에 있어서 절연층의 하부에서 상부로 식각율이 낮아지게 하여, 통상적인 식각 방법으로도 수직 패턴 형성이 가능한 박막의 형성 방법과, 기판 처리 장치를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 박막 형성 방법에 이용되는 기판 처리 장치의 일 예를 보여주는 개략적인 단면도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 박막 형성 방법을 개략적으로 보여주는 단면도들이다.
도 4는 본 발명의 제 1 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 5는 본 발명의 제 1 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 6은 본 발명의 제 2 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 7 및 도 8은 본 발명의 제 2 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프들이다.
도 9는 본 발명의 제 3 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 10은 본 발명의 제 3 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 11은 본 발명의 제 4 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 12는 본 발명의 제 4 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 13은 본 발명의 제 5 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 14는 본 발명의 제 5 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 15는 본 발명의 제 6 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 16은 본 발명의 제 6 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 17은 본 발명의 제 7 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 18은 본 발명의 제 7 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1을 참조하면, 기판 처리 장치(100)는 공정 챔버(110), 가스 분사부(120), 및 기판 지지대(130)를 포함할 수 있다.
공정 챔버(110)는 내부에 처리 공간(112)을 한정할 수 있다. 예를 들어, 공정 챔버(110)는 기밀을 유지하도록 구성되며, 처리 공간(112) 내 공정 가스를 배출하고 처리 공간(112) 내 진공도를 조절하도록 배기 포트를 통해서 진공 챔버(미도시)에 연결될 수 있다. 공정 챔버(110)는 다양한 형상으로 제공될 수 있으며, 예컨대 처리 공간(112)을 한정하는 측벽부와 측벽부 상단에 위치하는 덮개부를 포함할 수 있다.
가스 분사부(120)는 공정 챔버(110)의 외부로부터 공급된 공정 가스를 처리 공간(112)으로 공급하도록 공정 챔버(110)에 설치될 수 있다. 가스 분사부(120)는 기판 지지대(130) 상에 안착된 기판(S)에 공정 가스를 분사하도록 공정 챔버(110)의 상부에 기판 지지대(130)에 대항되게 설치될 수 있다. 가스 분사부(120)는 외부로부터 공정 가스를 공급받기 위해 상측 또는 측부에 형성된 적어도 하나의 유입홀과, 기판(S) 상에 공정 가스를 분사하기 위해서 기판(S)을 바라보는 하방으로 형성된 복수의 분사홀들을 포함할 수 있다.
예를 들어, 가스 분사부(120)는 샤워 헤드(shower head) 형태, 노즐(nozzle) 형태 등 다양한 형태를 가질 수 있다. 가스 분사부(120)가 샤워 헤드 형태인 경우, 가스 분사부(120)는 공정 챔버(110)의 상부를 부분적으로 덮는 형태로 공정 챔버(110)에 결합될 수도 있다. 예를 들어, 가스 분사부(120)가 공정 챔버(110)의 덮개 형태로 덮개부 또는 측벽부에 결합될 수 있다.
기판 지지대(130)는 그 상부에 기판(S)이 안착되도록 공정 챔버(110)에 설치될 수 있다. 예를 들어, 기판 지지대(130)는 가스 분사부(120)에 대향되게 공정 챔버(110)에 설치될 수 있다. 나아가, 기판 지지대(130)는 그 내부에 기판(S)을 가열하기 위한 히터(175)를 포함할 수 있다. 히터 전원부(180)는 히터(175)에 전력을 인가하도록 히터(175)에 연결될 수 있다.
기판 지지대(130)의 형상은 대체로 기판(S)의 모양에 대응되나 이에 한정되지 않고 기판(S)을 안정적으로 안착시킬 수 있도록 기판(S)보다 크게 다양한 형상으로 제공될 수 있다. 일 예에서, 기판 지지대(130)는 승하강이 가능하도록 외부 모터(미도시)에 연결될 수 있으며, 이 경우 기밀 유지를 위하여 벨로우즈관(미도시)이 연결될 수도 있다. 나아가, 기판 지지대(130)는 그 위에 기판(S)을 안치하도록 구성되기 때문에, 기판 안착부, 서셉터 등으로 불릴 수도 있다.
나아가, 플라즈마 전원부(140)는 공정 챔버(110) 내부로 플라즈마 분위기를 형성하기 위한 전력을 공급하도록 가스 공급부(120)에 연결될 수 있다. 예를 들어, 플라즈마 전원부(140)는 공정 챔버(110)에 적어도 하나의 RF(radio frequency) 전력을 인가하도록 적어도 하나의 RF 전원을 포함할 수 있다. 예를 들어, 플라즈마 전원부(140)는 가스 분사부(120)에 RF 전력을 인가하도록 연결될 수 있다. 이 경우, 가스 분사부(120)는 전원 공급 전극 또는 상부 전극으로 불릴 수도 있다.
플라즈마 전원부(140) 내 RF 전원은 하나 또는 복수개일 수 있다. 예를 들어, RF 전원은 공정 조건에 따른 플라즈마 환경 제어를 위하여 제 1 주파수 대역의 제 1 RF 전원(142) 및 제 1 주파수 대역보다 큰 제 2 주파수 대역의 제 2 RF 전원(144)을 포함할 수 있다. 제 1 RF 전원(142) 및 제 2 RF 전원(144)으로 구성되는 듀얼 주파수 전원은 공정 조건에 따라서 또는 공정 스텝에 따라서 주파수 대역을 달리할 수 있어서 공정을 정밀하게 제어할 수 있는 장점이 있다.
도 1은 플라즈마 전원부(140)의 전원이 두 개의 RF 전원들(142, 144)인 것으로 도시되었으나, 이는 예시적인 것으로서 본 발명의 범위가 이에 제한되지는 않는다.
이러한 플라즈마 전원부(140)의 일 예에서, 제 1 RF 전원(142)은 제 1 주파수 대역이 적어도 370 kHz를 포함하는 저주파(low frequency, LF) 전원이고, 제 2 RF 전원(144)은 제 2 주파수 대역이 적어도 13.56 MHz를 포함하는 고주파(high frequency, HF) 전원일 수 있다.
보다 구체적으로, 고주파(HF) 전원은 넓게는 5 MHz 내지 60 MHz 범위, 좁게는 13.56 MHz 내지 27.12 MHz의 주파수 범위의 RF 전원일 수 있다. 저주파(LF) 전원은 넓게는 100 kHz 내지 5 MHz, 좁게는 300 kHz 내지 600 kHz 의 주파수 범위의 RF 전원일 수 있다. 일 실시예에서, 제 2 주파수 대역은 13.56 MHz 내지 27.12 MHz 의 주파수 범위를 가지며, 제 1 주파수 대역은 300 kHz 내지 600 kHz 의 주파수 범위를 가질 수 있다.
부가적으로, 임피던스 매칭부(146)는 RF 전원과 공정 챔버(110) 사이의 임피던스 매칭을 위하여 플라즈마 전원부(140) 및 가스 분사부(120) 사이에 배치될 수 있다. 플라즈마 전원부(140)에서 공급된 RF 전력은 플라즈마 전원부(140)와 공정 챔버(110) 사이에서 임피던스 매칭부(146)를 통해서 적절하게 임피던스 매칭이 되어야 공정 챔버(110)에서 반사되서 되돌아오지 않고 공정 챔버(110)로 효과적으로 전달될 수 있다.
통상적으로는 플라즈마 전원부(140)의 임피던스가 고정되어 있고, 공정 챔버(110)의 임피던스가 일정하지 않기 때문에 공정 챔버(110)의 임피던스와 플라즈마 전원부(140)의 임피던스를 맞추도록 임피던스 매칭부(146)의 임피던스가 정해질 수 있지만, 본 발명의 범위가 이에 제한되는 것은 아니다.
임피던스 매칭부(146)는 저항, 인덕터 및 커패시터의 군에서 선택된 둘 또는 그 이상의 직렬 또는 병렬 조합으로 구성될 수 있다. 나아가, 임피던스 매칭부(146)는 RF 전력의 주파수와 공정 조건에 따라서 그 임피던스 값이 가변될 수 있도록 적어도 하나의 가변 커패시터 또는 커패시터 어레이 스위칭 구조를 채택할 수 있다.
일부 실시예에서 임피던스 매칭부(146)는 플라즈마 전원부(140)에 직렬 연결된 튠 커패시터(tune capacitor), 플라즈마 전원부(140)에 병렬 연결된 로드 커패시터(load capacitor) 및/또는 플라즈마 전원부(140)에 직렬 연결된 인덕터(inductor)를 포함할 수 있다. 튠 커패시터(tune capacitor) 및 로드 커패시터(load capacitor)는 임피던스 매칭을 위하여 그 임피던스 값이 가변될 수 있다.
기판 지지대(130)는 기판(S)에 정전기력을 인가하여 그 상부에 고정하기 위해서 도전 전극(135)을 더 포함할 수 있다. 정전력 전원 공급부(150)는 도전 전극(135)에 DC 전력을 공급하도록 DC 전원(152)을 포함할 수 있다. 예를 들어, DC　전원(152)은 그 일단이 접지부에 연결되고, 타단이 도전 전극(135)에 전기적으로 연결되도록 설치될 수 있다.
기판 지지대(130)는 내부에 히터(170)를 포함할 수 있고, 히터 전원부(180)는 히터(170)에 AC 전력을 인가하도록 히터(170)에 연결될 수 있다. 나아가, RF 필터(185)는 히터 전원부(180)와 히터(170) 사이에 연결되어, 히터 전원부(180)의 AC 전력과 히터(170) 사이의 임피던스 매칭 기능을 수행할 수 있다.
부가적으로, 정전력 전원 공급부(150)는 도전 전극(135)을 통한 RF 전류가 DC 전원(152)으로 인입되는 것을 차단하기 위해 도전 전극(135) 및 DC 전원(152) 사이에 배치된 DC 필터(155)를 포함할 수 있다. 예를 들어, DC 필터(155)는 DC 전원(152)에 직렬 연결될 수 있다. DC 필터(155)는 RF 전류는 차단하면서 DC 전류는 통과시키도록 다양한 형태로 구성될 수 있다.
플라즈마 전류제어 회로부(160)는 기판(S) 상으로 흐르는 플라즈마 전류를 제어하기 위하여 기판 지지대(130)에 연결될 수 있다. 예를 들어, 플라즈마 전류제어 회로부(160)는 가스 분사부(120) 및 기판 지지대(130) 사이의 플라즈마 분위기를 제어하기 위해서 기판 지지대(130) 내 도전 전극(135)에 연결될 수 있다.
이 실시예에서, 기판 지지대(130)는 정전척으로 기능하기 위해서 정전 전극으로 도전 전극(135)을 포함하는 것으로 설명되었지만, 이 실시예의 변형된 예에서 기판 지지대(130)가 정전척으로 동작하지 않는 경우 도전 전극(135)은 접지 전극으로 기능할 수 있다. 이 경우, 플라즈마 전류제어 회로부(160)는 접지 전극으로의 전류 흐름을 제어할 수도 있다.
이러한 플라즈마 전류제어 회로부(160)는 플라즈마 전원부(140)와 공정 챔버(130) 사이에 임피던스 매칭이 된 상태를 전제로 공정 챔버(130)의 측벽 상으로의 RF 전류와, 기판 지지대(130) 또는 기판(S) 상으로 RF 전류의 비를 제어하여 기판(S) 상의 플라즈마 특성을 제어하기 위한 것으로서, 플라즈마 전원부(140)와 공정 챔버(110) 사이의 임피던스 매칭을 위한 임피던스 매칭부(146)와는 구분될 수 있다.
아울러, 비교예로, 가스 분사부(120)가 아닌 기판 지지대(130)에 RF 전력을 인가하는 경우에는 기판 지지대(130)과 하부 RF전원(미도시) 사이의 임피던스 매칭을 위하여 둘 사이에 하부 임피던스 매칭부가 부가되기 때문에, 이러한 하부 임피던스 매칭부와 플라즈마 전류제어 회로부(160)도 구분될 수 있다.
예를 들어, 플라즈마 전류제어 회로부(160)는 도전 전극(135) 및 접지부 사이에 정전력 전원 공급부(150)와 병렬로 연결될 수 있다. 예컨대, 플라즈마 전류제어 회로부(160)와 정전력 전원 공급부(150)는 중간에서 서로 접속되어 도전 전극(135)으로 전기적으로 연결될 수 있다. 이와 같이 공유 구조로 연결하면, 도전 전극(135)에 연결되는 배선 구조를 단순화시킬 수 있어서, 도전 전극(135)의 부피를 줄일 수 있게 된다.
이와 같은 병렬 연결 구조에서, RF 전원(142, 144)에 의해서 생성되어 도전 전극(135)을 통해서 흐르는 RF 전류는 플라즈마 전류제어 회로부(160)를 통해서 통과되고, 따라서 정전력 전원 공급부(150)로부터 중간 노드를 통해서 플라즈마 전류제어 회로부(160)로 인입되는 DC 전류는 차단할 필요가 있다.
이를 위해서, 플라즈마 전류제어 회로부(160)는 RF 전류를 통과시키기 위한 적어도 하나의 RF 필터와 DC 전류를 차단하기 위한 적어도 하나의 DC 차단 소자를 포함할 수 있다. DC 차단 소자는 RF 필터와 별도로 제공될 수 있을 뿐만 아니라, RF 필터 내의 일부 소자를 포함할 수도 있다. 예를 들어, 플라즈마 전류제어 회로부(160)는 RF 필터로 적어도 하나의 가변 커패시터(162)를 포함할 수 있다. 나아가, 플라즈마 전류제어 회로부(160)는 가변 커패시터(162)에 연결된 인덕터를 더 포함할 수 있다.
이와 같이, 플라즈마 전류제어 회로부(160)를 이용하여, 기판 지지대(130) 또는 기판(S) 상의 플라즈마 분위기 또는 플라즈마 특성을 제어함으로써 공정 효율(예컨대, 증착 속도, 에칭 속도)을 높이거나 공정 균일도(예컨대, 증착 균일도, 에칭 균일도)를 높일 수 있다.
제어부(170)는 전술한 기판 처리 장치(100)의 여러 동작을 제어할 수 있다. 예를 들어, 제어부(170)는 임피던스 매칭부(146)의 임피던스값을 제어하거나, 기판 지지대(130)의 높이를 제어하거나, 플라즈마 전원부(140), 히터 전원부(180) 및 DC 전원부(152)의 전원을 제어하거나 또는 플라즈마 전류제어 회로부(160)의 커패시턴스 등을 제어할 수 있다.
예를 들어, 제어부(170)는 박막을 형성하는 단계에서, 기판 처리 장치(100)의 공정 조건을 제어할 수 있다. 본 발명의 실시예들에서, 박막의 식각 특성을 개선하기 위하여, 박막 형성 시 박막의 하부에서 상부로 갈수록 식각율이 낮아지도록 제어할 수 있다. 예를 들어, 박막의 상부의 식각율을 낮게 하기 위해서 박막의 하부보다 상부를 보다 치밀하게 형성할 수 있다. 이와 같이, 박막의 상부의 식각율을 하부 보다 낮게 하면, 식각이 박막의 상부에서 하부로 진행하면서 더 오래 노출된 상부가 더 식각되는 문제를 방지할 수 있다.
예를 들어, 박막의 식각율은 하부에서 상부로 가면서 연속적으로 낮아지거나 또는 단계적으로 낮아질 수 있다. 박박의 식각율이 연속적으로 감소하는 경우, 선형적인 감소 또는 지수적인 감소 모두 가능하다. 박박의 식각율이 단계적으로 감소하는 경우, 식각율이 일정하게 유지되다 단계적으로 감소될 수 있다. 나아가, 박막의 식각율의 변화는 식각율이 연속적으로 감소하다가 중간에 단계적으로 감소하는 구간을 포함할 수도 있다. 경제성 면에서는 박막의 식각율을 하부에서 상부로 가면서 선형적으로 감소시키는 것이 유리할 수 있다.
이러한 박막의 식각율을 변화시키기 위한 공정 조건의 제어는 박막의 종류에 따라서 다를 수 있다. 예를 들어, 박막은 적어도 하나의 절연층을 포함하고, 이러한 절연층은 실리콘 산화층(silicon oxide layer) 또는 실리콘 질화층(silicon nitride layer)을 포함할 수 있다.
이하에서는 기판 처리 장치(100)를 이용한 박막 형성 방법에 대해서 구체적으로 설명한다. 도 2에서 기판(205)은 도 1에서 기판(S)의 일 예이다.
도 1 및 도 2를 같이 참조하면, 기판 지지대(130) 상에 안착된 기판(205) 상에 박막(210)을 형성할 수 있다. 예를 들어, 박막(210)은 절연층을 포함하고, 이러한 절연층은 실리콘 산화층(silicon oxide layer) 또는 실리콘 질화층(silicon nitride layer)일 수 있다.
예를 들어, 절연층은 플라즈마 강화 화학기상증착(plasma enhanced chemical vapor deposition, PECVD)법 또는 원자층 증착(atomic layer deposition, ALD)법을 이용하여 형성될 수 있다.
이 실시예에서, 박막(210)은 하부에서 상부로 갈수록 식각율이 점차 낮아지도록 기판 처리 장치(100)의 공정 조건을 제어하여 형성할 수 있다. 이러한 공정 조건의 제어는 기판 처리 장치(100)의 제어부(170)를 통해서 수행할 수 있다.
이어서, 도 2를 참조하면, 박막(210)을 형성하는 단계 후, 박막(210)를 식각하여 패터닝하는 단계가 이어질 수 있다. 예를 들어, 박막(210) 상에 식각 마스크층(215)을 형성한 후, 박막(210)을 식각 마스크층(215)에 대해서 선택적으로 식각함으로써 홀 또는 트렌치(220)를 형성할 수 있다.
통상적인 구조에 따르면, 이 식각 단계에서, 홀 또는 트렌치(220)가 직각으로 형성되기 어렵다. 하지만, 이 실시예에서는, 박막(210)의 막 특성의 제어를 통해서 박막(210)의 식각율이 하부에서 상부로 갈수록 낮아지게 형성되어, 상대적으로 오랜 시간 식각되는 상부의 식각량이 하부보다 많아지지 않도록 조절함으로써, 홀 또는 트렌치(220)가 거의 직각으로 형성될 수 있다.
이하에서는 도 4 내지 도 12를 참조하여, 박막(210)이 절연층으로 실리콘 산화층인 경우에 대해서 공정 조건의 제어 방법을 보다 구체적으로 설명한다. 도 4 내지 도 12에서 박막(210)은 실리콘 산화층일 수 있다.
예를 들어, 제어부(170)는 박막(210)의 식각율을 조절하기 위하여, 가스 공급부(120)와 기판 지지대(130) 사이의 갭을 조절하는 제 1 방법, 플라즈마 전류 제어 회로부(160) 내 가변 커패시터(162)의 용량값을 조절하는 제 2 방법, 및 저주파 전원인 제 1 RF 전원(142)의 크기를 조절하는 제 3 방법 중 어느 하나 또는 어느 둘 이상의 방법을 조합하여, 공정 조건을 제어할 수 있다.
제 1 실험예에서, 기판 처리 장치(100)의 공정 조건의 제어를 위해서, 제어부(170)는 가스 공급부(120)와 기판 지지대(130) 사이의 갭을 조절하여 기판 처리 장치(100)의 공정 조건을 제어할 수 있다(제 1 방법). 예를 들어, 제어부(170)는 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 가스 공급부(120)와 기판 지지대(130) 사이의 갭을 점차 작게 제어할 수 있다.
도 4는 본 발명의 제 1 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다. 도 5는 본 발명의 제 1 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 4를 참조하면, 갭의 크기가 점차 작아짐에 따라서, 식각율이 점차 작아지는 것을 알 수 있다. 도 4는 갭이 단계적으로 작아지는 경우를 예로 설명하고 있으나, 다른 예에서 갭이 연속적으로 감소되는 것도 가능하다.
도 5를 참조하면, 갭의 크기가 점차 작아짐에 따라서, 기판(205) 상 박막(210)의 두께 맵 프로파일에도 약간의 변화가 있음을 알 수 있다. 갭의 크기가 점차 작아짐에 따라서, 증착 후 기판(205)의 중심부(center)에서 박막(210)의 두께는 점차 증가하는 반면 가장자리부(edge)에서 박막(210)의 두께는 점차 작아지는 것을 알 수 있다.
제 2 실험예에서, 기판 처리 장치(100)의 공정 조건의 제어를 위해서, 제어부(170)는 플라즈마 전류 제어 회로부(160) 내 가변 커패시터(162)의 용량값을 조절하여 기판 처리 장치(100)의 공정 조건을 제어할 수 있다(제 2 방법). 예를 들어, 제어부(170)는 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 가변 커패시터(162)의 용량값을 점차 작게 제어할 수 있다.
도 6은 본 발명의 제 2 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다. 도 7 및 도 8은 본 발명의 제 2 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프들이다. 도 6 및 도 7은 용량값의 크기가 점차 커지는 경우를 나타내고, 도 8은 용량값의 크기가 점차 작아지는 경우를 나타낸다.
도 6을 참조하면, 용량값의 크기가 점차 커짐에 따라서, 박막(210)의 식각율이 점차 증가하는 것을 알 수 있다. 반대로, 용량값의 크기가 점차 작아지면, 박막(210)의 식각율은 점차 작아지게 된다.
도 7을 참조하면, 용량값의 크기가 점차 커짐에 따라서, 기판(205) 상 박막(210)의 두께 맵 프로파일에도 약간의 변화가 있음을 알 수 있다. 용량값의 크기가 점차 커짐에 따라서, 기판(205)의 중심부(center)에서 박막(210)의 두께는 점차 증가하는 반면 가장자리부(edge)에서 박막(210)의 두께는 점차 감소하는 것을 알 수 있다.
도 8을 참조하면, 용량값의 크기가 점차 작아지는 경우, 기판(205)의 중심부(center)에서 박막(210)의 두께는 점차 감소하는 반면 가장자리부(edge)에서 박막(210)의 두께는 점차 증가하는 것을 알 수 있다.
제 3 실험예에서, 기판 처리 장치(100)의 공정 조건의 제어를 위해서, 제어부(170)는 저주파 전원인 제 1 RF 전원(142)의 전력 크기를 조절하여 기판 처리 장치(100)의 공정 조건을 제어할 수 있다(제 3 방법). 예를 들어, 제어부(170)는 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 저주파 전원인 제 1 RF 전원(142)의 전력 크기를 점차 크게 제어할 수 있다.
도 9는 본 발명의 제 3 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다. 도 10은 본 발명의 제 3 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 9를 참조하면, 저주파 전원인 제 1 RF 전원(142)의 전력 크기가 점차 커짐에 따라서, 박막(210)의 식각율이 점차 작아지는 것을 알 수 있다.
도 10을 참조하면, 저주파 전원인 제 1 RF 전원(142)의 전력 크기가 점차 커짐에 따라서, 기판(205) 상 박막(210)의 두께 맵 프로파일에도 약간의 변화가 있음을 알 수 있다. 저주파 전원인 제 1 RF 전원(142)의 전력 크기가 점차 커짐에 따라서, 기판(205)의 중심부(center)에서 박막(210)의 두께는 점차 감소하는 반면 가장자리부(edge)에서 박막(210)의 두께는 점차 증가하는 것을 알 수 있다. 다만, 이러한 제 3 방법 적용 시 기판(205)의 가장자리부에서 박막(210)의 두께 변화가 다소 커, 두께 균일도가 엄격하게 요구되는 경우 제 3 방법은 다른 방법들에 보조적으로 적용될 수도 있다.
전술한 실험예들을 참조하면, 각 방법에서 박막(210)의 식각율이 같은 방향으로 변화되더라도 두께 맵 프로파일은 서로 다른 방향으로 변화될 수도 있음을 알 수 있다. 즉, 하부에서 상부로 갈수록 식각율이 점차 작아지게 하기 위해서는, 갭의 크기를 점차 작게 하는 방법(제 1 방법), 용량값의 크기를 점차 작아지게 하는 방법(제 2 방법), 저주파 전원인 제 1 RF 전원(142)의 전력 크기를 점차 크게 하는 방법(제 3 방법) 중 어느 하나 또는 둘 이상의 조합된 방법이 선택될 수 있다.
하지만, 각 방법에 있어서 박막(210)의 두께 맵 프로파일이 같지 않기 때문에, 하부에서 상부까지 동일한 또는 유사한 두께 맵 프로파일을 갖기 위해서, 조합된 둘 이상의 방법에 의한 두께 맵 프로파일들이 서로 상쇄되도록 위 제 1 내지 제 3 방법들을 조합할 수 있다. 이 경우, 선택된 방법들 중 적어도 둘은 서로 두께 맵 프로파일의 변화를 상쇄시키도록 서로 반대되는 경향의 두께 맵 프로파일들을 가질 수 있다.
보다 구체적으로 보면, 기판 처리 장치(100)의 공정 조건의 제어에 있어서, 제 1 방법, 제 2 방법 및 제 3 방법들 중 조합된 둘 이상의 방법은 모두 박막(210)의 식각율이 하부에서 상부로 갈수록 점차 낮아지게 하는 방법이고, 조합된 둘 이상의 방법 중 적어도 어느 하나에 의해서 형성된 박막(210) 및 적어도 다른 어느 하나에 의해서 형성된 박막(210)은 적어도 기판(205)의 중심부 및 가장자리부에서 서로 변화를 상쇄하도록 서로 반대되는 경향의 두께 맵 프로파일들을 가질 수 있다.
예를 들어, 제 4 실험예에서, 기판 처리 장치(100)의 공정 조건의 제어를 위해서, 제어부(170)는 제 1 방법과 제 2 방법을 조합하여, 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 갭 및 용량값을 점차 작게 제어할 수 있다(제 4 방법). 이 경우, 도 5의 두께 맵 프로파일과 도 8의 두께 맵 프로파일이 적어도 기판(205)의 중심부(center) 및 가장자리부(edge)에서 서로 반대되어, 서로 변화를 상쇄시켜 하부에서 상부까지 두께 변화가 일정해질 수 있다.
도 11은 본 발명의 제 4 실험예 및 비교예에 따른 박막 형성 방법의 적용에 따른 식각율의 차이를 보여주는 그래프이고, 도 12는 본 발명의 제 4 실험예 및 비교예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 11을 참조하면, 통상적으로 형성된 비교예에 따른 비교 샘플(S1)의 경우에 비해서 식각율을 낮추기 위한 제 4 방법이 적용된 실험 샘플(S2)의 경우 식각율이 대폭 감소된 것을 알 수 있다. 한편, 비교 샘플(S1)과 실험 샘플(S2) 모두 두께 균일도(uniformity)는 거의 차이가 없는 것을 알 수 있다. 여기에서 실험 샘플(S2)의 데이터는 식각율의 감소가 적용된 박막의 상부부분에 대한 데이터이다.
도 12를 참조하면, 비교 샘플(S1)과 실험 샘플(S2) 모두 두께 맵의 프로파일에도 거의 차이가 없음을 알 수 있다. 즉, 제 1 방법과 제 2 방법이 결합되어 적용된 제 4 방법에 의하면 두께 맵 프로파일을 기존과 거의 동등하게 유지할 수 있음을 알 수 있다. 즉, 제 1 방법과 제 2 방법의 두께 맵 프로파일들의 변화가 서로 상쇄되어, 기존과 동일 또는 유사한 수준으로 두께 맵 프로파일을 유지할 수 있게 된다.
따라서, 제 4 실험예에 따른 박막 공정을 박막(210)의 상부 형성 시 적용함에 따라서, 두께 맵 프로파일 및 두께 균일도는 종래와 거의 동일하게 하면서, 박막(210)의 식각율만 상부로 갈수록 점차 낮게 형성할 수 있다.
이 실시예의 변형된 예로, 제 1 방법 내지 제 3 방법을 모두 조합하여, 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 갭 및 용량값을 점차 작게 제어하고, 저주파 전원인 제 1 RF 전원(142)의 전력 크기를 점차 크게 제어할 수 있다. 이 경우, 도 5, 도 8 및 도 10의 두께 맵 프로파일들이 합해질 수 있다.
이 실시예의 다른 변형된 예로, 제 1 방법과 제 3 방법을 조합하여, 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 갭을 점차 작게 제어하고, 저주파 전원인 제 1 RF 전원(142)의 전력 크기를 점차 크게 제어할 수도 있다. 이 경우, 도 5 및 도 10의 두께 맵 프로파일들이 합해져, 서로 변화를 상쇄시켜 하부에서 상부까지 두께 분포가 일정해질 수 있다.
이하에서는 도 13 내지 도 18을 참조하여, 박막(210)이 절연층으로 실리콘 질화층인 경우에 대해서 공정 조건의 제어 방법을 먼저 설명한다. 도 13 내지 도 18에서 박막(210)은 실리콘 질화층일 수 있다.
예를 들어, 제어부(170)는 박막(210)의 식각율을 조절하기 위하여, 플라즈마 전원부(140) 내 고주파 (HF) 전원의 전력 크기를 조절하는 방법(제 5 방법), 가스 공급부(120)와 기판 지지대(130) 사이의 갭을 조절하는 방법(제 6 방법), 기판 지지대(130) 내 히터(170)의 온도를 조절하는 방법(제 7 방법) 중 어느 하나 또는 어느 둘 이상의 방법을 조합하여, 공정 조건을 제어할 수 있다.
제 5 실험예에서, 기판 처리 장치(100)의 공정 조건의 제어를 위해서, 제어부(170)는 플라즈마 전원부(140) 내 고주파 (HF) 전원인, 제 2 RF 전원(144)의 전력 크기를 조절하여 기판 처리 장치(100)의 공정 조건을 제어할 수 있다(제 5 방법). 예를 들어, 제어부(170)는 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 고주파 전원인 제 2 RF 전원(144)의 전력 크기를 점차 크게 제어할 수 있다.
도 13은 본 발명의 제 5 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 13을 참조하면, 고주파 전원(HF Power)인 제 2 RF 전원(144)의 전력 크기가 점차 커짐에 따라서 박막(210)의 두께(THK)는 증가하나 식각율, 예컨대 습식 식각율(wet etch rate WER)은 감소하는 것을 알 수 있다.
도 14는 본 발명의 제 5 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 14를 참조하면, 고주파 전원(HF Power)인 제 2 RF 전원(144)의 전력 크기가 점차 커짐에 따라서 기판(205)의 중심부(center)에서 박막(210)의 두께는 점차 감소하는 반면 가장자리부(edge)에서 박막(210)의 두께는 점차 증가하는 두께 맵 프로파일을 보이는 것을 알 수 있다.
제 6 실험예에서, 기판 처리 장치(100)의 공정 조건의 제어를 위해서, 제어부(170)는 가스 공급부(120)와 기판 지지대(130) 사이의 갭을 조절하여 기판 처리 장치(100)의 공정 조건을 제어할 수 있다(제 6 방법).
도 15는 본 발명의 제 6 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 15를 참조하면, 가스 공급부(120)와 기판 지지대(130) 사이의 갭을 점차 크게 함에 따라서, 박막(210)의 습식 식각율(WER)이 거의 유지되거나 또는 소폭 감소하는 것을 알 수 있다.
따라서, 박막(210)이 실리콘 질화층인 경우에 있어서, 가스 공급부(120)와 기판 지지대(130) 사이의 갭의 변화는 박막(210)의 식각율에는 큰 영향이 없다고 볼 수 있다.
도 16은 본 발명의 제 6 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 16을 참조하면, 가스 공급부(120)와 기판 지지대(130) 사이의 갭을 점차 크게 함에 따라서, 기판(205)의 중심부(center)에서 박막(210)의 두께는 점차 감소하는 반면 가장자리부(edge)에서 박막(210)의 두께는 점차 증가하는 두께 맵 프로파일을 보이는 것을 알 수 있다.
따라서, 가스 공급부(120)와 기판 지지대(130) 사이의 갭의 변화는 박막(210)의 식각율에는 큰 영향을 미치지 못하고, 두께 맵 프로파일에는 어느 정도 영향을 미치는 것을 알 수 있다.
가스 공급부(120)와 기판 지지대(130) 사이의 갭을 제어하는 방법은 단독으로 사용되기 보다는 다른 방법과 결부하여 사용될 수 있다.
예를 들어, 제 5 방법과 제 6 방법을 결부함으로써, 두께 맵 프로파일의 변화를 상쇄시킬 수 있다. 보다 구체적으로 보면, 제어부(170)는 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 고주파 전원인 제 2 RF 전원(144)의 전력 크기를 점차 크게 하고 가스 공급부(120)와 기판 지지대(130) 사이의 갭을 점차 작게 제어할 수 있다.
이 경우, 제 5 방법에 의한 두께 맵 프로파일은 도 14에 도시된 바와 같이, 기판(205)의 중심부(center)에서 박막(210)의 두께는 점차 감소하는 반면 가장자리부(edge)에서 박막(210)의 두께는 점차 증가하는 두께 맵 프로파일을 가질 수 있다. 반면, 제 6 방법에 의한 두께 맵 프로파일은 도 16에 도시된 것의 반대이므로, 기판(205)의 중심부(center)에서 박막(210)의 두께는 점차 증가하는 반면 가장자리부(edge)에서 박막(210)의 두께는 점차 감소하는 두께 맵 프로파일을 가질 수 있다. 따라서, 이 두 방법을 조합하면, 두께 맵 프로파일들의 변화가 서로 상쇄되어, 맵 프로파일의 변화를 없애거나 줄일 수 있다.
제 7 실험예에서, 기판 처리 장치(100)의 공정 조건의 제어를 위해서, 제어부(170)는 기판 지지대(130) 내 히터(170)의 온도를 조절하여 기판 처리 장치(100)의 공정 조건을 제어할 수 있다(제 7 방법). 예를 들어, 제어부(170)는 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 히터(170)의 온도를 점차 높게 제어할 수 있다.
도 17은 본 발명의 제 7 실험예에 따른 박막 형성 방법의 적용에 따른 식각율의 변화를 보여주는 그래프이다.
도 17을 참조하면, 히터(170)의 온도를 점차 높게 함에 따라서, 식각율(WER)이 감소되는 것을 알 수 있다. 따라서, 박막(210) 형성 시 하부에서 상부로 갈수록 히터(170)의 온도를 점차 높게 제어하면, 박막(210)의 식각율이 하부에서 상부로 갈수록 점차 낮게 될 수 있다.
도 18은 본 발명의 제 7 실험예에 따른 박막 형성 방법의 적용에 따른 두께 맵 프로파일을 보여주는 그래프이다.
도 18을 참조하면, 히터(170)의 온도를 점차 높게 하더라도 박막(210)의 두께 맵 프로파일의 경향에는 큰 변화가 없는 것을 알 수 있다.
따라서, 박막(210) 형성 시 박막(210)의 하부에서 상부로 갈수록 히터(170)의 온도를 점차 높게 함으로써, 두께 맵 프로파일의 큰 변화를 초래하지 않으면서도 박막(210)의 식각율을 하부에서 상부로 갈수록 낮게 형성할 수 있다. 다만, 히터(170)의 온도 변화는 동적으로 제어하는 데 다소 어려움이 있을 수 있으므로, 제 7 방법은 다른 방법에 부수적으로 사용될 수도 있다.
본 발명의 다른 실시예에서, 박막(210) 형성 시 전술한 제 5 방법, 제 6 방법 및 제 7 방법을 모두 적용할 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판 처리 장치
110: 공정 챔버
120: 가스 분사부
130: 기판 지지대
140: 플라즈마 전원부
146: 임피던스 매칭부

Claims (20)

  1. 기판이 안착되는 기판 지지대, 상기 기판 지지대 상으로 공정 가스를 공급하기 위한 가스 공급부 및 상기 가스 공급부에 연결되어 상기 기판 상에 플라즈마 분위기를 형성하기 위한 전력을 공급하는 플라즈마 전원부를 포함하는 기판 처리 장치를 이용하여,
    상기 기판 지지대 상에 안착된 상기 기판 상에, 적어도 하나의 절연층을 포함하는 박막을 형성하는 단계를 포함하고,
    상기 박막을 형성하는 단계에서, 상기 적어도 하나의 절연층은 하부에서 상부로 갈수록 식각율이 낮아지도록 상기 기판 처리 장치의 공정 조건을 제어하여 형성하는,
    박막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고,
    상기 기판 처리 장치의 공정 조건의 제어는 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 조절하여 수행하되,
    상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭을 점차 작게 제어하여 형성하는,
    박막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고,
    상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 저주파 (LF) 전원의 전력 크기를 조절하여 수행하되,
    상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 저주파 전원의 전력 크기를 점차 크게 제어하여 형성하는,
    박막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고,
    상기 기판 처리 장치는 상기 기판 지지대 내 도전 전극에 연결되어 상기 기판 상으로 흐르는 플라즈마 전류를 제어하기 위한 플라즈마 전류 제어 회로부를 더 포함하고,
    상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전류 제어 회로부 내 가변 커패시터의 용량값을 조절하여 수행하되,
    상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 용량값을 점차 작게 제어하여 형성하는,
    박막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고,
    상기 기판 처리 장치는, 상기 기판 지지대 내 도전 전극에 연결되어 상기 기판 상으로 흐르는 플라즈마 전류를 제어하기 위한 플라즈마 전류 제어 회로부 및 상기 가스 공급부에 연결되어 상기 기판 상에 플라즈마 분위기를 형성하기 위한 전력을 공급하는 플라즈마 전원부를 더 포함하고,
    상기 실리콘 산화층 형성 시 상기 기판 처리 장치의 공정 조건의 제어는 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 조절하여 수행하는 제 1 방법, 상기 플라즈마 전류 제어 회로부 내 가변 커패시터의 용량값을 조절하여 수행하는 제 2 방법, 및 상기 플라즈마 전원부 내 저주파(LF) 전원의 전력 크기를 조절하여 수행하는 제 3 방법들 중 어느 둘 이상을 조합하여 수행하는,
    박막의 형성 방법.
  6. 제 5 항에 있어서,
    상기 실리콘 산화층 형성 시 상기 기판 처리 장치의 공정 조건의 제어에 있어서, 상기 제 1 방법, 상기 제 2 방법 및 상기 제 3 방법들 중 조합된 둘 이상의 방법은 상기 실리콘 산화층의 식각율이 하부에서 상부로 갈수록 점차 낮아지게 하는 방법이고,
    상기 조합된 둘 이상의 방법 중 적어도 어느 하나에 의해서 형성된 상기 실리콘 산화층 및 상기 조합된 둘 이상의 방법 중 적어도 다른 어느 하나에 의해서 형성된 상기 실리콘 산화층은 적어도 상기 기판의 중심부 및 가장자리부에서 서로 변화를 상쇄하도록 서로 반대되는 경향의 두께 맵 프로파일들을 갖는,
    박막의 형성 방법.
  7. 제 6 항에 있어서,
    상기 조합된 둘 이상의 방법은 상기 제 1 방법 및 상기 제 2 방법을 포함하고,
    상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭 및 상기 용량값을 점차 작게 제어하여 형성하는,
    박막의 형성 방법.
  8. 제 6 항에 있어서,
    상기 조합된 둘 이상의 방법은 상기 제 1 방법, 상기 제 2 방법 및 상기 제 3 방법을 모두 포함하고,
    상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭 및 상기 용량값을 점차 작게 제어하고 상기 저주파 전원의 전력 크기를 점차 크게 제어하여 형성하는,
    박막의 형성 방법.
  9. 제 1 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고,
    상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기를 조절하여 수행하되,
    상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 고주파 전원의 전력 크기를 점차 크게 제어하여 형성하는,
    박막의 형성 방법.
  10. 제 9 항에 있어서,
    상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기 및 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 함께 조절하여 수행하되,
    상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록, 상기 고주파 전원의 전력 크기는 점차 크게 하고 상기 갭은 점차 작게 제어하여 형성하는,
    박막의 형성 방법.
  11. 제 1 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고,
    상기 기판 처리 장치의 공정 조건의 제어는 기판 지지대 내 히터의 온도를 조절하여 수행하되,
    상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 히터의 온도를 점차 높게 제어하여 형성하는,
    박막의 형성 방법.
  12. 제 1 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고,
    상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기, 상기 가스 공급부와 상기 기판 지지대 사이의 갭 및 상기 기판 지지대 내 히터의 온도 모두를 조절하여 수행하되,
    상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 고주파 전원의 전력 크기는 점차 크게 하고 상기 갭은 점차 작게 하고 상기 히터의 온도를 점차 높게 제어하여 형성하는,
    박막의 형성 방법.
  13. 내부에 처리 공간을 한정하는 공정 챔버;
    상부에 기판이 안착되도록 상기 공정 챔버에 설치되는 기판 지지대;
    상기 처리 공간 내 상기 기판 지지대 상으로 공정 가스를 공급하는 가스 공급부;
    상기 공정 챔버 내 플라즈마 분위기를 형성하기 위한 전력을 공급하도록 상기 가스 공급부에 연결된 플라즈마 전원부; 및
    상기 기판 지지대 상에 안착된 상기 기판 상에, 적어도 하나의 절연층을 포함하는 박막을 형성하는 공정을 수행하도록 공정 조건을 제어하는 제어부를 포함하되,
    상기 제어부는 상기 적어도 하나의 절연층 형성 시 하부에서 상부로 갈수록 상기 적어도 하나의 절연층의 식각율이 낮아지도록 상기 공정 조건을 제어하는,
    기판 처리 장치.
  14. 제 13 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고,
    상기 제어부는 상기 가스 공급부와 상기 기판 지지대 사이의 갭 또는 상기 플라즈마 전원부 내 저주파(LF) 전원의 전력 크기을 조절하여 상기 공정 조건을 제어하되, 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭을 점차 작게 제어하거나 또는 상기 저주파 전원의 전력 크기를 점차 크게 제어하는,
    기판 처리 장치.
  15. 제 13 항에 있어서,
    상기 기판 지지대 내 도전 전극에 연결되어 상기 기판 상으로 흐르는 플라즈마 전류를 제어하기 위한 플라즈마 전류 제어 회로부를 더 포함하고,
    상기 적어도 하나의 절연층은 실리콘 산화층을 포함하고,
    상기 제어부는 상기 실리콘 산화층 형성 시 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 조절하여 상기 공정 조건을 제어하는 제 1 방법, 상기 플라즈마 전류 제어 회로부 내 가변 커패시터의 용량값을 조절하여 상기 공정 조건을 제어하는 제 2 방법, 및 상기 플라즈마 전원부 내 저주파 전원(LF)의 전력 크기를 조절하여 상기 공정 조건을 제어하는 제 3 방법 중 둘 이상의 방법을 조합하여 수행하는,
    기판 처리 장치.
  16. 제 15 항에 있어서,
    상기 제 1 방법, 상기 제 2 방법 및 상기 제 3 방법들 중 조합된 둘 이상의 방법은 상기 실리콘 산화층의 식각율이 하부에서 상부로 갈수록 점차 낮아지게 하는 방법이고,
    상기 조합된 둘 이상의 방법 중 적어도 어느 하나에 의해서 형성된 상기 실리콘 산화층 및 상기 조합된 둘 이상의 방법 중 적어도 다른 어느 하나에 의해서 형성된 상기 실리콘 산화층은 적어도 상기 기판의 중심부 및 가장자리부에서 서로 변화를 상쇄하도록 서로 반대되는 경향의 두께 맵 프로파일들을 갖는,
    기판 처리 장치.
  17. 제 16 항에 있어서,
    상기 조합된 둘 이상의 방법은 상기 제 1 방법 및 상기 제 2 방법을 포함하고,
    상기 제어부는 상기 실리콘 산화층 형성 시 하부에서 상부로 갈수록 상기 갭 및 상기 용량값을 점차 작게 제어하는,
    기판 처리 장치.
  18. 제 13 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고,
    상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기를 조절하여 수행하되,
    상기 제어부는 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 고주파 전원의 전력 크기를 점차 크게 제어하는,
    기판 처리 장치.
  19. 제 18 항에 있어서,
    상기 기판 처리 장치의 공정 조건의 제어는 상기 플라즈마 전원부 내 고주파 (HF) 전원의 전력 크기 및 상기 가스 공급부와 상기 기판 지지대 사이의 갭을 함께 조절하여 수행하되,
    상기 제어부는 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 고주파 전원의 전력 크기는 점차 크게 하고 상기 갭은 점차 작게 제어하는,
    기판 처리 장치.
  20. 제 13 항에 있어서,
    상기 적어도 하나의 절연층은 실리콘 질화층을 포함하고,
    상기 기판 처리 장치의 공정 조건의 제어는 기판 지지대 내 히터의 온도를 조절하여 수행하되,
    상기 제어부는 상기 실리콘 질화층 형성 시 하부에서 상부로 갈수록 상기 히터의 온도를 점차 높게 제어하는,
    기판 처리 장치.
KR1020190166077A 2019-12-12 2019-12-12 박막의 형성 방법 및 기판 처리 장치 KR102694259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190166077A KR102694259B1 (ko) 2019-12-12 2019-12-12 박막의 형성 방법 및 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190166077A KR102694259B1 (ko) 2019-12-12 2019-12-12 박막의 형성 방법 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20210074917A true KR20210074917A (ko) 2021-06-22
KR102694259B1 KR102694259B1 (ko) 2024-08-13

Family

ID=76600845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190166077A KR102694259B1 (ko) 2019-12-12 2019-12-12 박막의 형성 방법 및 기판 처리 장치

Country Status (1)

Country Link
KR (1) KR102694259B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001372A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 소자의 캐패시터 제조 방법
KR20020018119A (ko) * 2000-08-29 2002-03-07 윤종용 도전층에 입체 형상을 부여하기 위한 절연층을 채용하는반도체 소자 제조 방법
KR20120069170A (ko) * 2010-12-20 2012-06-28 주식회사 원익아이피에스 플라즈마 처리 장치 및 이를 이용한 박막 형성 방법
KR20170059510A (ko) * 2015-11-20 2017-05-31 주식회사 원익아이피에스 박막 증착 장치 및 증착 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001372A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 소자의 캐패시터 제조 방법
KR20020018119A (ko) * 2000-08-29 2002-03-07 윤종용 도전층에 입체 형상을 부여하기 위한 절연층을 채용하는반도체 소자 제조 방법
KR20120069170A (ko) * 2010-12-20 2012-06-28 주식회사 원익아이피에스 플라즈마 처리 장치 및 이를 이용한 박막 형성 방법
KR20170059510A (ko) * 2015-11-20 2017-05-31 주식회사 원익아이피에스 박막 증착 장치 및 증착 방법

Also Published As

Publication number Publication date
KR102694259B1 (ko) 2024-08-13

Similar Documents

Publication Publication Date Title
US10109462B2 (en) Dual radio-frequency tuner for process control of a plasma process
KR102269344B1 (ko) 기판처리장치
KR100748798B1 (ko) 플라즈마 에칭 장치
KR100810773B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR100841118B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20100130210A (ko) 외부 회로를 사용하는 플라즈마 균일성의 전기적 제어
US20200227236A1 (en) Inductively-Coupled Plasma Processing Apparatus
KR101839776B1 (ko) 플라즈마 처리장치
WO2009082763A2 (en) Method and apparatus for controlling plasma uniformity
US20080237187A1 (en) Method and apparatus for inducing dc voltage on wafer-facing electrode
US20070227666A1 (en) Plasma processing apparatus
KR20130106022A (ko) 기판처리장치 및 그 동작 방법
KR20210112415A (ko) 반도체 구조들을 에칭하기 위한 방법들 및 장치
KR20230062643A (ko) 증착 및 에칭을 위한 반도체 프로세싱 챔버들
WO2021206767A1 (en) Apparatus and methods for manipulating power at an edge ring in a plasma processing device
KR102229983B1 (ko) 기판처리장치
KR102400744B1 (ko) 에칭 장치 및 에칭 방법
KR102485400B1 (ko) 기판 처리 장치
KR102694259B1 (ko) 박막의 형성 방법 및 기판 처리 장치
KR20170059720A (ko) 반도체 소자의 제조 방법 및 장치
KR102269345B1 (ko) 정전척 전류제어 장치
CN110752135B (zh) 射频偏压调节方法、装置及等离子体刻蚀设备
KR20210059444A (ko) 적층 박막 형성 방법 및 기판 처리 장치
CN114695041A (zh) 一种等离子体反应器
KR20110022952A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant