KR20210055958A - Switch circuits and control method therefor - Google Patents

Switch circuits and control method therefor Download PDF

Info

Publication number
KR20210055958A
KR20210055958A KR1020190142388A KR20190142388A KR20210055958A KR 20210055958 A KR20210055958 A KR 20210055958A KR 1020190142388 A KR1020190142388 A KR 1020190142388A KR 20190142388 A KR20190142388 A KR 20190142388A KR 20210055958 A KR20210055958 A KR 20210055958A
Authority
KR
South Korea
Prior art keywords
switch
information
switches
command frame
control method
Prior art date
Application number
KR1020190142388A
Other languages
Korean (ko)
Other versions
KR102265325B1 (en
Inventor
금수현
김한겸
Original Assignee
주식회사 레오엘에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 레오엘에스아이 filed Critical 주식회사 레오엘에스아이
Priority to KR1020190142388A priority Critical patent/KR102265325B1/en
Publication of KR20210055958A publication Critical patent/KR20210055958A/en
Application granted granted Critical
Publication of KR102265325B1 publication Critical patent/KR102265325B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

A switch circuit comprises a switch part including N number of switches, and a controller that controls an operation of the N number of switches; the switch part branches the inputted M number of signals or the M number of signals, and inputs them to the N number of switches; and the controller receives a command frame for controlling the operation of the N number of switches, and controls the operation of the N number of switches according to the corresponding command frame. Therefore, the present invention is capable of allowing the operation of multiple switches to be flexibly controlled by a software.

Description

스위치 회로 및 그 제어 방법{SWITCH CIRCUITS AND CONTROL METHOD THEREFOR}Switch circuit and its control method {SWITCH CIRCUITS AND CONTROL METHOD THEREFOR}

본 발명은 스위치 회로 및 그 제어 방법에 관한 것으로, 더욱 상세하게는 다수의 스위치를 그룹화한 하드웨어적인 분기 구조의 스위치 회로를 소프트웨어적으로 유연하게 제어할 수 있는 스위치 회로 및 그 제어 방법에 관한 것이다.The present invention relates to a switch circuit and a control method thereof, and more particularly, to a switch circuit capable of flexibly controlling a switch circuit having a hardware branch structure in which a plurality of switches are grouped, and a control method thereof.

도 1은 다수의 스위치(SW)를 포함하는 스위치 회로(100)의 구성도를 나타낸다.1 shows a configuration diagram of a switch circuit 100 including a plurality of switches SW.

도 1로부터 알 수 있는 바와 같이, 다수의 스위치(SW)를 포함하는 스위치 회로(100)의 경우, 입력과 출력이 각각 스위치의 갯수와 동일하게 된다. 아울러, 이를 반도체 칩으로서 구현시, 핀 수가 증가함에 따라 칩 사이즈가 증가하고, 칩 사이즈의 증가에 따라 비용이 증가하게 된다.As can be seen from FIG. 1, in the case of the switch circuit 100 including a plurality of switches SW, the input and output are the same as the number of switches, respectively. In addition, when implementing this as a semiconductor chip, the chip size increases as the number of pins increases, and the cost increases as the chip size increases.

도 2는 분기 구조를 갖는 스위치(SW)를 포함하는 스위치 회로(200)의 구성도를 나타낸다.2 shows a configuration diagram of a switch circuit 200 including a switch SW having a branch structure.

도 1과 같은 제한을 극복하기 위하여, 도 2와 같이 하드웨어적으로 다수의 스위치(SW)를 그룹으로 묶어서 입력 핀 수를 감소시키는 스위치 분기 구조가 사용되고 있다. 참고로 도 2는, 3개의 스위치(SW)를 하나의 그룹으로 묶은 예이다.In order to overcome the limitation as shown in FIG. 1, as shown in FIG. 2, a switch branch structure for reducing the number of input pins by grouping a plurality of switches SW is used. For reference, FIG. 2 is an example in which three switches SW are grouped into one group.

그런데, 도 2와 같은 하드웨어적인 스위치 분기 구조의 경우, 입력이 연결된 까닭에 동일한 그룹에 속한 스위치의 동작은 동일해야만 한다. 즉, 하드웨어적인 스위치 분기 구조의 경우, 분기 구조가 고정되어 있음에 따른 사용에 대한 제약이 있다.However, in the case of the hardware switch branch structure as shown in FIG. 2, since the input is connected, the operation of the switches belonging to the same group must be the same. That is, in the case of a switch branch structure in hardware, there are restrictions on use due to the fixed branch structure.

예를 들면, 8개의 스위치가 하나의 그룹으로 설정되면, 6개의 스위치만 동작 시키는 상황에서 2개의 스위치는 사용하지 못하는 경우도 발생할 수 있다.For example, if 8 switches are set as one group, it may happen that only 6 switches are operated and 2 switches cannot be used.

본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 하드웨어적으로 다수의 스위치를 그룹으로 묶어서 입력 핀 수를 감소시키는 스위치 분기 구조를 채택함과 동시에, 소프트웨어적으로 다수의 스위치의 동작을 유연하게 제어할 수 있는 스위치 회로 및 그 제어 방법을 제공하는 것에 그 목적이 있다.The present invention is an invention aimed at solving the technical problems as described above, and adopts a switch branch structure that reduces the number of input pins by grouping a plurality of switches in hardware, and at the same time, a plurality of switches in software. It is an object of the present invention to provide a switch circuit capable of flexibly controlling the operation of and a control method thereof.

스위치 회로는, N개의 스위치를 포함하는 스위치부; 및 상기 N개의 스위치의 동작을 제어하는 제어기;를 포함하되, 상기 스위치부는, 입력된 M개의 신호 또는 상기 M개의 신호를 분기하여, 상기 N개의 스위치로 입력하되, 상기 M은 상기 N 이하의 자연수이고, 상기 M은 1 이상의 자연수이고, 상기 N은 2 이상의 자연수인 것을 특징으로 한다.The switch circuit includes: a switch unit including N switches; And a controller for controlling the operation of the N switches; wherein the switch unit divides the input M signals or the M signals and inputs them to the N switches, wherein M is a natural number less than or equal to the N And, M is a natural number of 1 or more, and N is a natural number of 2 or more.

구체적으로, 상기 제어기는, 상기 N개의 스위치의 동작을 제어하기 위한 커맨드 프레임을 입력받아, 해당 커맨드 프레임에 따라 상기 N개의 스위치의 동작을 제어하는 것이 바람직하다.Specifically, it is preferable that the controller receives a command frame for controlling the operations of the N switches and controls the operations of the N switches according to the corresponding command frames.

아울러, 상기 커맨드 프레임은, 상기 N개의 스위치의 입력 노드의 연결 정보와 관련된 분기 정보; 스위치의 동작 종류를 지시하는 정보인 동작 정보; 및 상기 동작 정보에 따라 동작할 스위치를 지정하는 스위치 정보;를 포함하는 것이 바람직하다. 또한, 상기 커맨드 프레임은, 상기 스위치 정보에서 스위치를 지정하는 방법을 정의하는 지정 방법 정보;를 더 포함하되, 상기 스위치 정보는, 상기 지정 방법 정보에서 정의된 방법에 따라, 상기 동작 정보에 따라 동작할 스위치를 지정하는 것을 특징으로 한다.In addition, the command frame may include branch information related to connection information of input nodes of the N switches; Operation information, which is information indicating the type of operation of the switch; And switch information designating a switch to operate according to the operation information. In addition, the command frame further includes designation method information defining a method of designating a switch in the switch information, wherein the switch information operates according to the operation information according to a method defined in the designation method information. It is characterized in that a switch to be performed is designated.

아울러, 상기 제어기는, 상기 N개의 스위치 중 상기 스위치 정보에 의해 지정된 스위치를 선택하여, 상기 동작 정보에 따라 동작을 제어하는 것이 바람직하다.In addition, it is preferable that the controller selects a switch designated by the switch information among the N switches and controls the operation according to the operation information.

본 발명의 N개의 스위치의 제어 방법은, (a) 상기 N개의 스위치의 동작을 제어하기 위한 커맨드 프레임을 입력받는 단계; 및 (b) 상기 커맨드 프레임에 포함된 상기 N개의 스위치의 입력 노드의 연결 정보와 관련된 분기 정보와 미리 설정된 분기 정보를 비교하는 단계;를 포함하되, 상기 N은, 2 이상의 자연수인 것을 특징으로 한다.The method for controlling N switches of the present invention includes the steps of: (a) receiving a command frame for controlling operations of the N switches; And (b) comparing branch information related to connection information of the input nodes of the N switches included in the command frame with preset branch information; wherein N is a natural number of 2 or more. .

아울러, 본 발명의 제어 방법은, (c) 상기 (b) 단계의 비교 결과, 상기 커맨드 프레임에 포함된 N개의 스위치의 입력 노드의 연결 정보와 관련된 분기 정보와 미리 설정된 분기 정보가 일치하는 경우, 상기 커맨드 프레임에 포함된 스위치 정보에 따라 스위치를 선택하는 단계;를 더 포함하는 것이 바람직하다.In addition, the control method of the present invention, (c) when the comparison result of the step (b), branch information related to the connection information of the input nodes of the N switches included in the command frame and preset branch information match, It is preferable to further include a step of selecting a switch according to switch information included in the command frame.

아울러, 상기 스위치 정보는, 상기 커맨드 프레임에 포함된 지정 방법 정보에서 정의된 방법에 따라, 상기 동작 정보에 따라 동작할 스위치를 지정하는 것을 특징으로 한다. 또한, 상기 (c) 단계는, 미리 저장된 N개의 스위치의 위치 정보를 이용하여, 상기 커맨드 프레임에 포함된 스위치 정보에 따라 스위치를 선택하는 것이 바람직하다. In addition, the switch information is characterized in that a switch to be operated according to the operation information is designated according to a method defined in the designation method information included in the command frame. In addition, in step (c), it is preferable to select a switch according to the switch information included in the command frame using position information of the N switches stored in advance.

또한, 상기 N개의 스위치는 M개의 그룹으로 그룹화되어, 동일한 그룹에 속한 스위치의 입력은 동일한 신호로부터 분기된 신호이되, 상기 M은 상기 N 보다 작은 자연수인 것을 특징으로 한다.In addition, the N switches are grouped into M groups, so that an input of a switch belonging to the same group is a signal branched from the same signal, and M is a natural number smaller than N.

본 발명의 스위치 회로 및 그 제어 방법에 따르면, 하드웨어적으로 다수의 스위치를 그룹으로 묶어서 입력 핀 수를 감소시키는 스위치 분기 구조를 채택함과 동시에, 소프트웨어적으로 다수의 스위치의 동작을 유연하게 제어할 수 있다.According to the switch circuit and its control method of the present invention, a switch branch structure that reduces the number of input pins by grouping a plurality of switches by hardware is adopted, and at the same time, the operation of a plurality of switches can be flexibly controlled by software. I can.

도 1은 다수의 스위치를 포함하는 스위치 회로의 구성도.
도 2는 분기 구조를 갖는 다수의 스위치를 포함하는 스위치 회로의 구성도.
도 3은 본 발명의 바람직한 일실시예에 따른 스위치 회로의 구성도.
도 4는 본 발명의 스위치 회로를 이용한 반도체 테스트 장치의 설명도.
도 5는 60개의 스위치를 4개의 그룹으로 그룹화하는 방법에 관한 설명도.
도 6은 60개의 스위치를 8개의 그룹으로 그룹화하는 방법에 관한 설명도.
도 7은 본 발명의 바람직한 일실시예에 따른 커맨드 프레임의 예시도.
도 8은 본 발명의 바람직한 일실시예에 따른 N개의 스위치의 제어 방법의 흐름도.1 is a block diagram of a switch circuit including a plurality of switches.
2 is a block diagram of a switch circuit including a plurality of switches having a branch structure.
3 is a block diagram of a switch circuit according to an embodiment of the present invention.
4 is an explanatory diagram of a semiconductor test apparatus using the switch circuit of the present invention.
Fig. 5 is an explanatory diagram of a method of grouping 60 switches into four groups.
Fig. 6 is an explanatory diagram of a method of grouping 60 switches into eight groups.
7 is an exemplary view of a command frame according to an embodiment of the present invention.
8 is a flowchart of a method for controlling N switches according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 스위치 회로 및 그 제어 방법에 대해 상세히 설명하기로 한다. 본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.Hereinafter, a switch circuit and a control method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. It goes without saying that the following examples of the present invention are for embodiing the present invention and do not limit or limit the scope of the present invention. What can be easily inferred by experts in the technical field to which the present invention pertains from the detailed description and examples of the present invention is interpreted as belonging to the scope of the present invention.

먼저, 도 3은 본 발명의 바람직한 일실시예에 따른 스위치 회로(300)의 구성도를 나타낸다. 아울러, 도 4는 본 발명의 스위치 회로(300)를 이용한 반도체 테스트 장치(T)의 설명도이다. First, FIG. 3 shows a configuration diagram of a switch circuit 300 according to a preferred embodiment of the present invention. In addition, FIG. 4 is an explanatory diagram of a semiconductor test apparatus T using the switch circuit 300 of the present invention.

참고로, 본 발명의 스위치 회로(300)는, 반도체 테스트 장치(T)의 일부로서 구현될 수도 있고, 반도체 테스트 장치(T)와 연결되어 구현될 수도 있다. 아울러, 본 발명의 스위치 회로(300)는, 반도체 칩의 형태로 구현될 수 있다.For reference, the switch circuit 300 of the present invention may be implemented as a part of the semiconductor test device T, or may be implemented in connection with the semiconductor test device T. In addition, the switch circuit 300 of the present invention may be implemented in the form of a semiconductor chip.

도 3 및 도 4에 의해 본 발명의 바람직한 일실시예에 따른 스위치 회로(300)에 대해 설명하기로 한다. The switch circuit 300 according to an embodiment of the present invention will be described with reference to FIGS. 3 and 4.

본 발명의 바람직한 일실시예에 따른 스위치 회로(300)는, 스위치부(310) 및 제어기(320)를 포함한다.The switch circuit 300 according to a preferred embodiment of the present invention includes a switch unit 310 and a controller 320.

스위치부(310)는, N개의 스위치(SW)를 포함하여 구성된다. 여기서, N은 2 이상의 자연수이다. 제어기(320)는, N개의 스위치(SW)의 동작을 제어하는 역할을 한다. 구체적으로 제어기(320)는, MCU 등의 프로세서를 이용할 수도 있으나, 간단히 논리 회로를 이용하여 구현할 수 있다.The switch unit 310 is configured to include N switches SW. Here, N is a natural number of 2 or more. The controller 320 serves to control the operation of the N switches SW. Specifically, the controller 320 may use a processor such as an MCU, but may be implemented simply by using a logic circuit.

스위치부(310)로는 테스트 신호가 입력될 수 있다. 입력된 테스트 신호를 이용하여, 반도체 테스트 장치(T)는, 베어 다이 상태의 다수의 칩(C)들을 테스트할 수 있다. 이 경우, 반도체 테스트 장치(T)는, 동시에 테스트할 칩(C)들을 선택하여야 하는 데, 이를 위해 스위치부(310)에 포함된 N개의 스위치(SW) 중 적어도 일부를 선택한다. A test signal may be input to the switch unit 310. Using the input test signal, the semiconductor test apparatus T may test a plurality of chips C in a bare die state. In this case, the semiconductor test apparatus T must select chips C to be tested at the same time, and for this purpose, at least some of the N switches SW included in the switch unit 310 are selected.

예를 들면, 선택된 스위치(SW)를 온(ON)으로 하면, 해당 스위치(SW)를 통해 칩(C)으로 테스트 신호가 전달되게 된다.For example, when the selected switch SW is turned on, a test signal is transmitted to the chip C through the switch SW.

본 발명의 스위치부(310)는 입력된 M개의 신호 또는 M개의 신호를 분기하여, N개의 스위치(SW)로 입력한다. 여기서, M은 N 이하의 자연수이고, M은 1 이상의 자연수이다. 아울러, N은 2 이상의 자연수인다.The switch unit 310 of the present invention divides the input M signals or M signals and inputs them to the N switches SW. Here, M is a natural number less than or equal to N, and M is a natural number greater than or equal to 1. In addition, N is a natural number of 2 or more.

즉, 본 발명의 스위치부(310)는, 하드웨어적으로 제 1 그룹 내지 제 M 그룹의 M개의 그룹으로 그룹화되고, 동일한 그룹에 속한 스위치(SW)의 입력 노드는 모두 동일하다. 동일한 하나의 입력 노드에 적어도 하나의 스위치(SW)가 연결된 분기 구조를 나타낸다.That is, the switch unit 310 of the present invention is grouped into M groups of first to M-th groups in hardware, and all input nodes of switches SW belonging to the same group are the same. It represents a branch structure in which at least one switch SW is connected to the same input node.

즉, N개의 스위치(SW)는 M개의 그룹으로 그룹화된다. 또한, 동일한 그룹에 속한 스위치(SW)의 입력은 동일한 신호로부터 분기된 신호이다. 아울러, M은 N 보다 작은 자연수인 것이 바람직하다.That is, the N switches SW are grouped into M groups. In addition, the input of the switch SW belonging to the same group is a signal branched from the same signal. In addition, M is preferably a natural number smaller than N.

도 5는 60개의 스위치(SW)를 4개의 그룹으로 그룹화하는 방법에 관한 설명도이다. 아울러, 도 6은 60개의 스위치(SW)를 8개의 그룹으로 그룹화하는 방법에 관한 설명도이다. 도 5 및 도 6에서, 첫번째 열은 그룹 번호를 나타내며, 첫번째 행은 하나의 그룹에 포함된 스위치(SW)의 순서이다. 아울러, 첫번째 열 및 첫번째 행을 제외한 표에 기재된 번호는, 스위치(SW) 자체의 번호를 나타낸다. 5 is an explanatory diagram of a method of grouping 60 switches SW into 4 groups. In addition, FIG. 6 is an explanatory diagram of a method of grouping 60 switches SW into 8 groups. 5 and 6, a first column indicates a group number, and a first row indicates a sequence of switches SW included in one group. In addition, the numbers listed in the table excluding the first column and the first row indicate the number of the switch SW itself.

도 5 및 도 6으로부터 알 수 있는 바와 같이, 각각의 그룹에 포함되는 스위치(SW) 갯수는 동일하게 배분되는 것이 바람직하다. 다만, 스위치(SW)의 나머지 갯수가 모자라는 경우, 일부 그룹의 스위치(SW) 갯수는 다른 그룹의 스위치(SW) 수에 비해 하나 작을 수 있다.As can be seen from FIGS. 5 and 6, the number of switches (SW) included in each group is preferably distributed equally. However, when the remaining number of switches SW is insufficient, the number of switches SW of some groups may be one smaller than the number of switches SW of other groups.

제어기(320)는, N개의 스위치(SW)의 동작을 제어하기 위한 커맨드 프레임(Command Frame)을 입력받아, 해당 커맨드 프레임에 따라 N개의 스위치(SW)의 동작을 제어하는 역할을 한다.The controller 320 serves to receive a command frame for controlling the operations of the N switches SW and control the operations of the N switches SW according to the corresponding command frame.

도 7은 본 발명의 바람직한 일실시예에 따른 커맨드 프레임의 예시도로 나타낸다.7 is an exemplary diagram of a command frame according to an embodiment of the present invention.

도 7로부터 알 수 있는 바와 같이, 본 발명의 커맨드 프레임은, N개의 스위치(SW)의 입력 노드의 연결 정보와 관련된 분기 정보; 스위치(SW)를 지정하는 방법을 정의하는 지정 방법 정보; 스위치(SW)의 동작 종류를 지시하는 정보인 동작 정보; 및 동작 정보에 따라 동작할 스위치(SW)를 지정하는 스위치 정보;를 포함한다.As can be seen from FIG. 7, the command frame of the present invention includes branch information related to connection information of input nodes of N switches SW; Designation method information defining a method of designating the switch SW; Operation information, which is information indicating an operation type of the switch SW; And switch information designating a switch SW to operate according to the operation information.

스위치 정보는, 지정 방법 정보에서 정의된 방법에 따라, 동작 정보에 따라 동작할 스위치(SW)를 지정하는 것이 바람직하다. 구체적으로, 스위치 정보는 해당 스위치(SW)의 위치 정보가 된다.As for the switch information, it is preferable to designate the switch SW to be operated according to the operation information according to the method defined in the designation method information. Specifically, the switch information becomes position information of the corresponding switch SW.

예를 들면, N개의 스위치(SW)가 4개의 그룹으로 그룹화되어, 4개의 노드로부터 각각 스위치(SW)가 분기되어, 4개의 노드 전체에 연결된 스위치(SW)는 N개가 된다고 할 때, 분기 정보는 '4'라고 지정될 수 있다.For example, when it is assumed that N switches SW are grouped into four groups, each switch SW is branched from four nodes, and there are N switches SW connected to all four nodes, branch information May be designated as '4'.

지정 방법 정보는 예를 들면, 해당 그룹 정보 및 해당 그룹에서의 스위치 순서 정보로 스위치(SW)를 지정하는 방법을 정의할 수 있다. 이 경우, 스위치 정보에서는, 그룹 정보 및 해당 그룹에서의 스위치 순서 정보를 지정하게 된다. The designation method information may define, for example, a method of designating a switch SW with information about a corresponding group and information about an order of switches in the corresponding group. In this case, in the switch information, group information and switch order information in the group are designated.

동작 정보로는, 스위치(SW)를 온 또는 오프로 동작하기 위한 정보를 입력할 수 있다. 예를 들면 지정된 스위치(SW)를 온으로 할 경우에는 '1'을, 지정된 스위치(SW)를 오프로 할 경우에는 '0'을 각각 커맨드 프레임의 동작 정보로서 입력할 수 있다. As the operation information, information for operating the switch SW on or off may be input. For example, when the designated switch SW is turned on, '1' may be input, and when the designated switch SW is turned off, '0' may be input as operation information of the command frame.

도 5와 같이 4개의 그룹으로 분기된 구조의 경우, 제 1 그룹의 제 8 스위치를 지정하게 되면, 29번 스위치가 선택되게 된다. 이때 스위치 정보에 포함되는 해당 그룹 정보로는 '1000'와 같이 입력될 수 있고, 해당 그룹에서의 스위치 순서 정보로는 '000000010000000'과 같이 입력될 수 있다.In the case of a structure branched into four groups as shown in FIG. 5, when the eighth switch of the first group is designated, the 29th switch is selected. At this time, the group information included in the switch information may be input as '1000', and the switch order information in the group may be input as '000000010000000'.

마찬가지로 지정 방법 정보로, 해당 그룹에서의 스위치 순서 정보 및 해당 그룹 정보가 입력된 경우를 가정해 보자.Similarly, suppose that switch order information and corresponding group information in the corresponding group are input as the designation method information.

도 5와 같이 4개의 그룹으로 분기된 구조의 경우, 해당 그룹에서의 스위치 순서 정보를 제 3 스위치로서, 제 1 그룹을 지정하게 되면, 9번 스위치가 선택되게 된다. 이때 스위치 정보에 포함되는 해당 그룹에서의 스위치 순서 정보로는 '001000000000000'와 같이 입력될 수 있고, 해당 그룹 정보로는 '1000'과 같이 입력될 수 있다.In the case of a structure branched into four groups as shown in FIG. 5, when switch order information in the group is designated as the third switch and the first group is designated, switch 9 is selected. In this case, the switch order information in the corresponding group included in the switch information may be input as '001000000000000', and the group information may be input as '1000'.

제어기(320)는, N개의 스위치(SW) 중 스위치 정보에 의해 지정된 스위치(SW)를 선택하여, 동작 정보에 따라 동작을 제어하는 것을 특징으로 한다.The controller 320 is characterized in that, among the N switches SW, the switch SW designated by the switch information is selected and the operation is controlled according to the operation information.

도 5와 같이 4개의 그룹으로 분기된 구조의 경우, 제 1 그룹의 제 8 스위치를 지정한 경우, 29번 스위치를 제어기(320)가 선택하기 위해서는, 제 1 그룹의 제 8 스위치의 위치를 특정할 수 있어야 한다. 이를 위해, N개의 스위치(SW)의 위치 정보를 미리 저장해 둘 필요가 있다. 스위치(SW)의 위치 정보는, 도 5나 도 6과 같은 맵(Map)의 형태로 저장될 수도 있고, 맵에 대응하도록 각 스위치(SW)별로 분기 정보에 따라 저장된 그룹 정보 및 해당 그룹에서의 스위치 순서 정보를 이용할 수도 있다. In the case of the structure branched into four groups as shown in FIG. 5, when the eighth switch of the first group is designated, in order for the controller 320 to select the 29th switch, the position of the eighth switch of the first group must be specified. You should be able to. To this end, it is necessary to store position information of the N switches SW in advance. The location information of the switch SW may be stored in the form of a map as shown in FIG. 5 or 6, and group information stored according to branch information for each switch SW and in the corresponding group to correspond to the map. Switch order information can also be used.

예를 들면, 하드웨어에서 사용하는 분기 정보가 4개의 그룹 또는 8개의 그룹을 선택할 수 있다고 하자. 60개의 스위치(SW) 모두에 대해, 4개의 그룹 및 8개의 그룹에서의 그룹 정보 및 해당 그룹에서의 스위치 순서 정보가 저장될 수 있다. 예를 들면, 29번 스위치의 경우, 4개의 그룹으로 분기된 경우에 대응하여 제 1 그룹의 제 8 스위치로서 위치 정보가 저장되고, 8개의 그룹으로 분기된 경우에 대응하여 제 5 그룹의 제 4 스위치로서 위치 정보가 저장될 수 있다.For example, suppose that the branch information used in hardware can select 4 groups or 8 groups. For all 60 switches SW, group information in 4 groups and 8 groups, and switch order information in the corresponding group may be stored. For example, in the case of switch 29, position information is stored as the eighth switch of the first group in response to the case of branching into four groups, and the fourth of the fifth group is corresponding to the case of branching into eight groups. Location information can be stored as a switch.

즉, 제어기(320)는, 미리 저장된 N개의 스위치(SW)의 위치 정보를 이용하여, 커맨드 프레임에 포함된 스위치 정보에 따라 스위치(SW)를 선택한다. 아울러, 제어기(30)는, 커맨드 프레임에 포함된 동작 정보에 따라 동작하도록 제어하는 제어 신호를 생성하여 선택된 스위치(SW)로 출력하게 된다.That is, the controller 320 selects the switch SW according to the switch information included in the command frame using the position information of the N switches SW stored in advance. In addition, the controller 30 generates a control signal for controlling operation according to the operation information included in the command frame and outputs it to the selected switch SW.

도 8은 본 발명의 바람직한 일실시예에 따른 N개의 스위치(SW)의 제어 방법의 흐름도를 나타낸다. 본 발명의 바람직한 일실시예에 따른 N개의 스위치(SW)의 제어 방법은 상술한 본 발명의 스위치 회로(300)를 이용하므로, 별도의 설명이 없더라도 스위치 회로(300)의 모든 특징을 포함하고 있음은 물론이다.8 is a flowchart of a method for controlling N switches SW according to a preferred embodiment of the present invention. Since the control method of the N switches (SW) according to the preferred embodiment of the present invention uses the switch circuit 300 of the present invention described above, it includes all the features of the switch circuit 300 even if there is no separate description. Of course.

도 8로부터 알 수 있는 바와 같이, 본 발명의 바람직한 일실시예에 따른 N개의 스위치(SW)의 제어 방법은, N개의 스위치(SW)의 동작을 제어하기 위한 커맨드 프레임을 입력받는 단계(S10); 커맨드 프레임에 포함된 N개의 스위치(SW)의 입력 노드의 연결 정보와 관련된 분기 정보와 미리 설정된 분기 정보를 비교하는 단계(S20); 및 S20 단계의 비교 결과, 커맨드 프레임에 포함된 N개의 스위치(SW)의 입력 노드의 연결 정보와 관련된 분기 정보와 미리 설정된 분기 정보가 일치하는 경우, 커맨드 프레임에 포함된 스위치 정보에 따라 스위치(SW)를 선택하는 단계(S30);를 포함한다.As can be seen from FIG. 8, the method of controlling N switches SW according to a preferred embodiment of the present invention includes receiving a command frame for controlling the operations of the N switches SW (S10). ; Comparing branch information related to connection information of input nodes of the N switches SW included in the command frame with preset branch information (S20); And as a result of the comparison in step S20, when branch information related to the connection information of the input nodes of the N switches SW included in the command frame and preset branch information match, the switch SW according to the switch information included in the command frame ) Selecting (S30); includes.

아울러, 본 발명의 바람직한 일실시예에 따른 N개의 스위치(SW)의 제어 방법은, 커맨드 프레임에 포함된 동작 정보에 따라 동작하도록 제어하는 제어 신호를 생성하여 선택된 스위치(SW)로 출력하는 단계(S40);를 더 포함하는 것이 바람직하다.In addition, the control method of the N switches SW according to a preferred embodiment of the present invention includes generating a control signal for controlling operation according to the operation information included in the command frame and outputting the control signal to the selected switch SW ( S40); It is preferable to further include.

S30 단계는, 미리 저장된 N개의 스위치(SW)의 위치 정보를 이용하여, 상기 커맨드 프레임에 포함된 스위치(SW) 정보에 따라 스위치(SW)를 선택하는 것을 특징으로 한다.Step S30 is characterized in that the switch (SW) is selected according to the switch (SW) information included in the command frame by using the position information of the N switches (SW) stored in advance.

상술한 바와 같이, 본 발명의 스위치 회로(300) 및 그 제어 방법에 따르면, 하드웨어적으로 다수의 스위치(SW)를 그룹으로 묶어서 입력 핀 수를 감소시키는 스위치(SW) 분기 구조를 채택함과 동시에, 소프트웨어적으로 다수의 스위치(SW)의 동작을 유연하게 제어할 수 있음을 알 수 있다.As described above, according to the switch circuit 300 and its control method of the present invention, a switch (SW) branch structure is adopted to reduce the number of input pins by grouping a plurality of switches (SW) in hardware. , It can be seen that the operation of a plurality of switches SW can be flexibly controlled by software.

100, 200, 300 : 스위치 회로
310 : 스위치부
320 : 제어기
SW : 스위치
T : 반도체 테스트 장치
C : 테스트 칩100, 200, 300: switch circuit
310: switch part
320: controller
SW: switch
T: Semiconductor test device
C: test chip

Claims (12)

스위치 회로에 있어서,
N개의 스위치를 포함하는 스위치부; 및
상기 N개의 스위치의 동작을 제어하는 제어기;를 포함하되,
상기 스위치부는,
입력된 M개의 신호 또는 상기 M개의 신호를 분기하여, 상기 N개의 스위치로 입력하되,
상기 M은 상기 N 이하의 자연수이고, 상기 M은 1 이상의 자연수이고, 상기 N은 2 이상의 자연수인 것을 특징으로 하는 스위치 회로.In the switch circuit,
A switch unit including N switches; And
Including; a controller for controlling the operation of the N switches,
The switch unit,
Branching the input M signals or the M signals and inputting them to the N switches,
Wherein M is a natural number less than or equal to N, M is a natural number greater than or equal to 1, and N is a natural number greater than or equal to 2. 제1항에 있어서,
상기 제어기는,
상기 N개의 스위치의 동작을 제어하기 위한 커맨드 프레임을 입력받아, 해당 커맨드 프레임에 따라 상기 N개의 스위치의 동작을 제어하는 것을 특징으로 하는 스위치 회로.The method of claim 1,
The controller,
A switch circuit, characterized in that receiving a command frame for controlling operations of the N switches and controlling operations of the N switches according to the corresponding command frames. 제2항에 있어서,
상기 커맨드 프레임은,
상기 N개의 스위치의 입력 노드의 연결 정보와 관련된 분기 정보;
스위치의 동작 종류를 지시하는 정보인 동작 정보; 및
상기 동작 정보에 따라 동작할 스위치를 지정하는 스위치 정보;를 포함하는 것을 특징으로 하는 스위치 회로.The method of claim 2,
The command frame,
Branch information related to connection information of input nodes of the N switches;
Operation information, which is information indicating the type of operation of the switch; And
And switch information designating a switch to be operated according to the operation information. 제3항에 있어서,
상기 커맨드 프레임은,
상기 스위치 정보에서 스위치를 지정하는 방법을 정의하는 지정 방법 정보;를 더 포함하되,
상기 스위치 정보는,
상기 지정 방법 정보에서 정의된 방법에 따라, 상기 동작 정보에 따라 동작할 스위치를 지정하는 것을 특징으로 하는 스위치 회로.The method of claim 3,
The command frame,
Further comprising; designation method information defining a method of designating a switch in the switch information;
The switch information,
A switch circuit, characterized in that, according to a method defined in the designation method information, a switch to be operated according to the operation information is designated. 제3항에 있어서,
상기 제어기는,
상기 N개의 스위치 중 상기 스위치 정보에 의해 지정된 스위치를 선택하여, 상기 동작 정보에 따라 동작을 제어하는 것을 특징으로 하는 스위치 회로.The method of claim 3,
The controller,
A switch circuit, characterized in that, among the N switches, a switch designated by the switch information is selected, and an operation is controlled according to the operation information. 제1항 내지 제5항 중 어느 한 항의 스위치 회로를 포함하는 반도체 칩.A semiconductor chip comprising the switch circuit according to any one of claims 1 to 5. 제6항의 반도체 칩을 이용하는 반도체 테스트 장치.A semiconductor test apparatus using the semiconductor chip of claim 6. N개의 스위치의 제어 방법에 있어서,
(a) 상기 N개의 스위치의 동작을 제어하기 위한 커맨드 프레임을 입력받는 단계; 및
(b) 상기 커맨드 프레임에 포함된 상기 N개의 스위치의 입력 노드의 연결 정보와 관련된 분기 정보와 미리 설정된 분기 정보를 비교하는 단계;를 포함하되,
상기 N은,
2 이상의 자연수인 것을 특징으로 하는 제어 방법.In the control method of N switches,
(a) receiving a command frame for controlling operations of the N switches; And
(b) comparing branch information related to connection information of input nodes of the N switches included in the command frame with preset branch information; including,
N is,
A control method characterized in that it is a natural number of 2 or more. 제8항에 있어서,
상기 제어 방법은,
(c) 상기 (b) 단계의 비교 결과, 상기 커맨드 프레임에 포함된 N개의 스위치의 입력 노드의 연결 정보와 관련된 분기 정보와 미리 설정된 분기 정보가 일치하는 경우, 상기 커맨드 프레임에 포함된 스위치 정보에 따라 스위치를 선택하는 단계;를 더 포함하는 것을 특징으로 하는 제어 방법.The method of claim 8,
The control method,
(c) As a result of the comparison in step (b), when branch information related to connection information of input nodes of N switches included in the command frame and preset branch information match, the switch information included in the command frame is Selecting a switch according to the; control method further comprising a. 제9항에 있어서,
상기 스위치 정보는,
상기 커맨드 프레임에 포함된 지정 방법 정보에서 정의된 방법에 따라, 상기 동작 정보에 따라 동작할 스위치를 지정하는 것을 특징으로 하는 제어 방법.The method of claim 9,
The switch information,
And designating a switch to operate according to the operation information according to a method defined in designation method information included in the command frame. 제9항에 있어서,
상기 (c) 단계는,
미리 저장된 N개의 스위치의 위치 정보를 이용하여, 상기 커맨드 프레임에 포함된 스위치 정보에 따라 스위치를 선택하는 것을 특징으로 하는 제어 방법.The method of claim 9,
The step (c),
A control method comprising selecting a switch according to switch information included in the command frame by using the position information of the N switches stored in advance. 제8항 내지 제11항 중 어느 한 항에 있어서,
상기 N개의 스위치는, M개의 그룹으로 그룹화되고,
동일한 그룹에 속한 스위치의 입력은 동일한 신호로부터 분기된 신호이되,
상기 M은 상기 N 보다 작은 자연수인 것을 특징으로 하는 제어 방법.

The method according to any one of claims 8 to 11,
The N switches are grouped into M groups,
The inputs of switches belonging to the same group are signals branched from the same signal,
The control method, characterized in that the M is a natural number smaller than the N.
KR1020190142388A 2019-11-08 2019-11-08 Switch circuits and control method therefor KR102265325B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190142388A KR102265325B1 (en) 2019-11-08 2019-11-08 Switch circuits and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190142388A KR102265325B1 (en) 2019-11-08 2019-11-08 Switch circuits and control method therefor

Publications (2)

Publication Number Publication Date
KR20210055958A true KR20210055958A (en) 2021-05-18
KR102265325B1 KR102265325B1 (en) 2021-06-15

Family

ID=76158655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190142388A KR102265325B1 (en) 2019-11-08 2019-11-08 Switch circuits and control method therefor

Country Status (1)

Country Link
KR (1) KR102265325B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361111A (en) * 2003-06-02 2004-12-24 Renesas Technology Corp Semiconductor testing device and test method of semiconductor integrated circuit
KR20120102451A (en) * 2011-03-08 2012-09-18 삼성전자주식회사 Test interface board and test system including the same
KR101414980B1 (en) * 2008-06-30 2014-07-09 삼성전자주식회사 Test system
KR20160007110A (en) * 2014-07-11 2016-01-20 세메스 주식회사 Test interface unit
KR101901076B1 (en) * 2014-07-17 2018-09-20 가부시키가이샤 니혼 마이크로닉스 Semiconductor module, electric connector, and inspection device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361111A (en) * 2003-06-02 2004-12-24 Renesas Technology Corp Semiconductor testing device and test method of semiconductor integrated circuit
KR101414980B1 (en) * 2008-06-30 2014-07-09 삼성전자주식회사 Test system
KR20120102451A (en) * 2011-03-08 2012-09-18 삼성전자주식회사 Test interface board and test system including the same
KR20160007110A (en) * 2014-07-11 2016-01-20 세메스 주식회사 Test interface unit
KR101901076B1 (en) * 2014-07-17 2018-09-20 가부시키가이샤 니혼 마이크로닉스 Semiconductor module, electric connector, and inspection device

Also Published As

Publication number Publication date
KR102265325B1 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
KR100706240B1 (en) System on chip tested using one test pin and method thereof
KR102220744B1 (en) Automated test system with edge steering
WO2018130105A1 (en) Multi-core processor clock system, multi-core processor and control method therefor
US9870175B1 (en) Control chip memory power sequence
JP3150611B2 (en) Pattern generator
KR101213165B1 (en) Test module and test method
KR102265325B1 (en) Switch circuits and control method therefor
US20190094904A1 (en) Calculation device, image-processing device, and image-processing method
CN107769669B (en) Pulse width modulation signal output device and method
KR20160058501A (en) Semiconductor Apparatus and Operation Method
US20070220236A1 (en) Reconfigurable computing device
JP2013109551A (en) Power source control device and power source control method
KR101347058B1 (en) Testing apparatus
US20160342139A1 (en) Frequency division circuit, method of controlling frequency division circuit, and analog electronic timepiece
CN109948785B (en) High-efficiency neural network circuit system and method
KR101418520B1 (en) Semiconductor circuit device equipped with finite state machine for setting the order of converting the state and method using the same
KR101884702B1 (en) Apparatus for connecting ad board
JP2002257906A (en) Semiconductor test system and test method capable of efficiently testing semiconductor device with many pins
JPH01311378A (en) Pipeline type image processor control system
JP3234258B2 (en) Condition signal generator
JPH08287672A (en) Package with built-in rom
US20140145746A1 (en) Testing device
JP2012034208A (en) Signal processor and testing apparatus
KR200214646Y1 (en) A complex system having several sound controller and graphic controller
KR20180042478A (en) Semiconductor Memory Apparatus

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant