KR20210054399A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20210054399A
KR20210054399A KR1020190140519A KR20190140519A KR20210054399A KR 20210054399 A KR20210054399 A KR 20210054399A KR 1020190140519 A KR1020190140519 A KR 1020190140519A KR 20190140519 A KR20190140519 A KR 20190140519A KR 20210054399 A KR20210054399 A KR 20210054399A
Authority
KR
South Korea
Prior art keywords
blocks
memory
block
victim
word line
Prior art date
Application number
KR1020190140519A
Other languages
English (en)
Inventor
홍지만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190140519A priority Critical patent/KR20210054399A/ko
Priority to US16/917,739 priority patent/US11467745B2/en
Priority to CN202010857864.0A priority patent/CN112783434A/zh
Publication of KR20210054399A publication Critical patent/KR20210054399A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 향상된 가비지 컬렉션 성능을 갖는, 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는 가비지 컬렉션 제어부 및 동작 제어부를 포함한다. 가비지 컬렉션 제어부는 복수의 메모리 블록들 중 유효 데이터가 일정 비율 이하인 후보 블록들을 결정하고, 복수의 메모리 블록들 중 동시에 소거될 수 있는 블록들에 관한 정보를 기초로 후보 블록들 중 적어도 둘 이상의 메모리 블록들을 희생 블록들로 결정한다. 동작 제어부는 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하도록 메모리 장치를 제어한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 향상된 가비지 컬렉션 성능을 갖는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는 가비지 컬렉션 제어부 및 동작 제어부를 포함한다. 가비지 컬렉션 제어부는 복수의 메모리 블록들 중 유효 데이터가 일정 비율 이하인 후보 블록들을 결정하고, 복수의 메모리 블록들 중 동시에 소거될 수 있는 블록들에 관한 정보를 기초로 후보 블록들 중 적어도 둘 이상의 메모리 블록들을 희생 블록들로 결정한다. 동작 제어부는 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하도록 메모리 장치를 제어한다.
본 발명의 실시 예에 따른 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는 가비지 컬렉션 제어부 및 동작 제어부를 포함한다. 가비지 컬렉션 제어부는 복수의 메모리 블록들 중 프리 블록의 개수를 기초로 희생 블록들의 최소 개수를 결정하고, 복수의 메모리 블록들 중 동시에 소거될 수 있는 후보 블록들의 개수와 최소 개수의 비교 결과를 기초로 후보 블록들을 희생 블록들로 결정한다. 동작 제어부는 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하도록 메모리 장치를 제어한다.
본 발명의 실시 예에 따른 복수의 메모리 블록들을 포함하는 저장 장치의 동작 방법은 복수의 메모리 블록들 중 유효 데이터가 일정 비율 이하인 후보 블록들을 결정하는 단계, 후보 블록들 중 동시에 소거될 수 있는 적어도 둘 이상의 메모리 블록들을 희생 블록들로 결정하는 단계 및 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하는 단계를 포함한다.
본 기술에 따르면 향상된 가비지 컬렉션 성능을 갖는 저장 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 도 2의 메모리 장치의 구성 및 동작을 상세히 설명하기 위한 도면이다.
도 5는 실시 예에 따른 메모리 블록들의 연결 구조를 설명하기 위한 도면이다.
도 6은 실시 예에 따른 동시에 소거될 수 있는 메모리 블록을 설명하기 위한 도면이다.
도 7은 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 8은 실시 예에 따른 희생 블록 결정을 설명하기 위한 도면이다.
도 9는 다른 실시 예에 따른 희생 블록 결정을 설명하기 위한 도면이다.
도 10은 실시 예에 따른 가비지 컬렉션 동작을 설명하기 위한 순서도다.
도 11은 다른 실시 예에 따른 가비지 컬렉션 동작을 설명하기 위한 순서도이다.
도 12는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 13은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트(300) 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.
메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 쓰기 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 희생 블록에 저장된 유효 데이터를 다른 메모리 블록에 복사하고 프리 블록을 확보하는 가바지 컬렉션 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프리 블록은 유효 데이터를 저장하지 않는 메모리 블록일 수 있다. 프리 블록은 소거된 이후에 새로운 데이터를 저장할 수 있다.
실시 예에서 메모리 컨트롤러(200)는 가비지 컬렉션 제어부(210) 및 동작 제어부(220)를 포함할 수 있다.
실시 예에서, 가비지 컬렉션 제어부(210)는 메모리 장치(100)의 메모리 블록들 중 유효 데이터가 일정 비율 이하인 후보 블록들을 결정할 수 있다. 후보 블록들은 유효 데이터를 저장하는 페이지의 개수가 일정 개수 이하인 메모리 블록일 수 있다. 가비지 컬렉션 제어부(210)는 후보 블록들 중 동시에 소거될 수 있는 적어도 둘 이상의 메모리 블록들을 희생 블록들로 결정할 수 있다.
구체적으로, 가비지 컬렉션 제어부(210)는 복수의 메모리 블록들 중 동시에 소거될 수 있는 블록들에 관한 정보를 기초로 후보 블록들 중 적어도 둘 이상의 메모리 블록들을 희생 블록들로 결정할 수 있다.
실시 예에서, 복수의 메모리 블록들 중 선택된 메모리 블록들이 동시에 소거될 수 있음은 1회의 소거 동작으로 선택된 메모리 블록들의 데이터만 소거되고 나머지 메모리 블록들의 데이터는 소거되지 않고 유지됨을 의미한다.
가비지 컬렉션 제어부(210)는 가비지 컬렉션 동작에서 동시에 소거될 메모리 블록들이 최대가 되도록 희생 블록들을 결정할 수 있다. 1회의 소거 동작으로 동시에 소거될 메모리 블록들의 개수가 많을수록, 동일한 개수의 프리 블록을 확보할 때 소요되는 전체 소거 시간이 단축될 수 있다.
가비지 컬렉션 제어부(210)는 가비지 컬렉션 동작에서 동시에 소거될 메모리 블록들에 저장된 유효 데이터의 양이 최소가 되도록 희생 블록들을 결정할 수 있다. 희생 블록에 저장된 유효 데이터의 양이 적을 수록 가비지 컬렉션 동작의 효율은 증가할 수 있다.
가비지 컬렉션 제어부(210)는 메모리 장치(100)의 메모리 블록들 중 프리 블록의 개수를 기초로 결정된 프리 블록의 공급량에 따라 희생 블록들의 개수를 결정할 수 있다. 예를 들어, 후보 블록들 중 n(n은 1이상의 자연수)개의 메모리 블록 또는 m(m은 n보다 큰 자연수)개의 메모리 블록이 동시에 소거 될 수 있다고 가정한다.
가비지 컬렉션 제어부(210)는 프리 블록의 공급량이 부족하면, 희생 블록을 n개로 결정할 수 있다. 희생 블록이 n개이면, 희생 블록이 m개인 경우에 비하여 가비지 컬렉션 동작 시간이 더 적게 걸리고 더 빠르게 프리 블록 확보가 가능하기 때문이다. 반대로 가비지 컬렉션 제어부(210)는 프리 블록의 공급량이 충분하면, 희생 블록을 m개로 결정할 수 있다. 희생 블록이 m개이면, 희생 블록이 n개인 경우에 비하여 가비지 컬렉션 동작 시간이 더 오래 걸리지만 더 많은 개수의 프리 블록 확보가 가능하기 때문이다.
다른 실시 예에서, 가비지 컬렉션 제어부(210)는 메모리 장치(100)의 메모리 블록들 중 프리 블록의 개수를 기초로 희생 블록들의 최소 개수를 결정할 수 있다. 가비지 컬렉션 제어부(210)는 복수의 메모리 블록들 중 후보 블록들에 관한 정보, 복수의 메모리 블록들 중 동시에 소거될 수 있는 블록들에 관한 정보 및 최소 개수를 기초로 희생 블록들을 결정할 수 있다.
구체적으로, 가비지 컬렉션 제어부(210)는 후보 블록들에 관한 정보 및 동시에 소거될 수 있는 블록들에 관한 정보를 기초로 복수의 메모리 블록들 중 동시에 소거될 수 있는 후보 블록들을 판단할 수 있다. 가비지 컬렉션 제어부(210)는 동시에 소거될 수 있는 후보 블록들의 개수와 최소 개수의 비교 결과를 기초로, 동시에 소거될 수 있는 후보 블록들을 희생 블록들로 결정할 수 있다. 예를 들어, 가비지 컬렉션 제어부(210)는 동시에 소거될 수 있는 후보 블록들의 개수가 최소 개수보다 크거나 같으면, 전체 후보 블록들 중 해당 후보 블록들을 희생 블록들로 결정할 수 있다.
실시 예에서, 가비지 컬렉션 제어부(210)는 복수의 메모리 블록들 중 후보 블록들의 개수를 모니터링할 수 있다. 후보 블록들은 유효 데이터가 일정 비율 이하인 메모리 블록일 수 있다.
동작 제어부(220)는 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하도록 메모리 장치(100)를 제어할 수 있다. 동작 제어부(220)는 희생 블록들에 저장된 유효 데이터가 다른 메모리 블록에 복사되면, 희생 블록들을 동시에 소거하도록 메모리 장치(100)를 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 어드레스 디코더(121)는 선택된 워드라인에 전압 생성부(122)로부터 공급받은 동작 전압(Vop)을 인가할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
실시 예에서, 어드레스 디코더(121)는 블록 디코더(121a) 및 패스 스위칭 그룹(121b)을 포함할 수 있다. 블록 디코더(121a)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스를 기초로 메모리 블록을 선택할 수 있다. 패스 스위칭 그룹(121b)은 블록 디코더(121a)의 제어에 따라 전압 생성부(122)가 생성한 동작 전압(Vop)을 선택된 메모리 블록과 연결된 행 라인들(RL)에에 전달할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.
생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 전압이 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 어드레스(ADDR), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 어드레스(ADDR)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 3을 참조하면, 제1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제1 내지 제m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 3에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m, (m은 양의 정수))을 포함할 수 있다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 제1 내지 제m 비트 라인들(BL1~BLm)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn, (n은 양의 정수)) 및 소스 선택 트랜지스터(SST)를 포함한다.
제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 드레인 선택 트랜지스터(DST)의 게이트 단자는 드레인 선택 라인(DSL1)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트 단자 각각은 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 소스 선택 트랜지스터(SST)의 게이트 단자는 소스 선택 라인(SSL1)에 연결된다.
설명의 편의를 위해 복수의 셀 스트링들(CS1_1~CS1_m) 중 제1 셀 스트링(CS1_1)을 기준으로 셀 스트링의 구조를 설명한다. 하지만 나머지 셀 스트링들(CS1_2~CS1_m) 각각도 제1 셀 스트링(CS1_1)과 마찬가지로 구성됨이 이해될 것이다.
제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 드레인 단자는 제1 비트 라인(BL1)에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 소스 단자는 제1 셀 스트링(CS1_1)에 포함된 제1 메모리 셀(MC1)의 드레인 단자에 연결된다. 제1 내지 제n 메모리 셀들(MC1~MCn)은 서로 직렬로 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 드레인 단자는 제1 셀 스트링(CS1_1)에 포함된 제n 메모리 셀(MCn)의 소스 단자에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 소스 단자는 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 2의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(130)에 의해 제어된다. 제1 내지 제m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
도 4는 도 2의 메모리 장치의 구성 및 동작을 상세히 설명하기 위한 도면이다.
도 2 및 도 4를 참조하면, 전압 생성부(122)는 글로벌 워드라인(GWL)을 통해 패스 스위칭 그룹(121b)과 연결될 수 있다. 전압 생성부(122)는 동작 제어 신호(OPSIG)에 응답하여 글로벌 워드라인(GWL)에 인가될 동작 전압을 생성할 수 있다. 글로벌 워드라인(GWL)에 인가되는 동작 전압은 패스 스위칭 그룹(121b)을 통해 메모리 셀 어레이(110)의 메모리 블록과 연결된 로컬 워드라인(LWL)에 전달될 수 있다.
어드레스 디코더(121)는 블록 디코더(121a) 및 패스 스위칭 그룹(121b)을 포함할 수 있다.
블록 디코더(121a)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩할 수 있다. 블록 디코더(121a)는 디코딩된 블록 어드레스에 따라 복수의 메모리 블록들 중 적어도 하나의 메모리 블록을 선택한다. 블록 디코더(121a)는 적어도 하나의 메모리 블록을 선택하기 위한 블록 워드라인 제어 신호를 생성할 수 있다. 블록 디코더(121a)는 블록 워드라인 제어 신호를 통해 패스 스위칭 그룹(121b)을 제어할 수 있다.
패스 스위칭 그룹(121b)은 복수의 패스 스위칭 회로들을 포함할 수 있다. 각 패스 스위칭 회로들은 글로벌 워드라인(GWL)과 로컬 워드라인(LWL)을 연결할 수 있다. 각 패스 스위칭 회로들은 블록 워드라인 제어 신호에 따라 글로벌 워드라인(GWL)과 로컬 워드라인(LWL)을 전기적으로 연결하거나 차단할 수 있다.
실시 예에서, 하나의 글로벌 워드라인(GWL)은 패스 스위칭 그룹(121b)에 포함된 패스 스위칭 회로들을 통해 적어도 둘 이상의 로컬 워드라인(LWL)과 연결될 수 있다. 보다 상세한 구조는 도 5에서 후술하기로 한다.
도 5는 실시 예에 따른 메모리 블록들의 연결 구조를 설명하기 위한 도면이다.
도 5를 참조하면, 도 4를 참조하여 설명된 메모리 셀 어레이는 제1 메모리 블록 그룹(BLK_GR1)을 포함할 수 있다. 제1 메모리 블록 그룹(BLK_GR1)은 제1 내지 제4 메모리 블록(BLK4)들을 포함할 수 있다. 메모리 셀 어레이에 포함된 메모리 블록 그룹의 개수 및 각 메모리 블록 그룹에 포함된 메모리 블록의 개수는 본 실시 예에 제한되지 않는다.
제1 메모리 블록 그룹(BLK_GR1)에 제1 및 제2 패스 스위칭 회로가 대응될 수 있다.
제1 패스 스위칭 회로는 제1 패스 스위치(PSW1) 및 제3 패스 스위치(PSW3)를 포함할 수 있다. 제2 패스 스위칭 회로는 제2 패스 스위치(PSW2) 및 제4 패스 스위치(PSW4)를 포함할 수 있다. 메모리 블록 그룹에 대응되는 패스 스위칭 회로의 개수 및 각 패스 스위칭 회로에 포함된 패스 스위치의 개수는 본 실시 예에 제한되지 않는다.
제1 메모리 블록(BLK1)은 제1 패스 스위치(PSW1)를 통해 제1 글로벌 워드라인(GWL_A)과 연결될 수 있다. 제2 메모리 블록(BLK2)은 제2 패스 스위치(PSW2)를 통해 제1 글로벌 워드라인(GWL_A)과 연결될 수 있다. 제3 메모리 블록(BLK3)은 제3 패스 스위치(PSW3)를 통해 제2 글로벌 워드라인(GWL_B)과 연결될 수 있다. 제4 메모리 블록(BLK4)은 제4 패스 스위치(PSW4)를 통해 제2 글로벌 워드라인(GWL_B)과 연결될 수 있다.
제1 패스 스위칭 회로는 제1 블록 워드라인(BLKWL1)을 통해 제1 블록 디코더와 연결될 수 있다. 제1 패스 스위칭 회로에 포함된 제1 및 제3 패스 스위치(PSW1, PSW3)는 제1 블록 디코더가 생성하는 제1 블록 워드라인 제어 신호에 따라 제어될 수 있다.
구체적으로, 제1 패스 스위치(PSW1)는 제1 블록 워드라인 제어 신호에 따라 제1 메모리 블록(BLK1)의 로컬 워드라인(LWL1)과 제1 글로벌 워드라인(GWL_A)을 전기적으로 연결하거나 차단할 수 있다. 제3 패스 스위치(PSW3)는 제1 블록 워드라인 제어 신호에 따라 제3 메모리 블록(BLK3)의 로컬 워드라인(LWL3)과 제2 글로벌 워드라인(GWL_B)을 전기적으로 연결하거나 차단할 수 있다.
제2 패스 스위칭 회로는 제2 블록 워드라인(BLKWL2)을 통해 제2 블록 디코더와 연결될 수 있다. 제2 패스 스위칭 회로에 포함된 제2 및 제4 패스 스위치(PSW2, PSW4)는 제2 블록 디코더가 생성하는 제2 블록 워드라인 제어 신호에 따라 제어될 수 있다.
구체적으로, 제2 패스 스위치(PSW2)는 제2 블록 워드라인 제어 신호에 따라 제2 메모리 블록(BLK2)의 로컬 워드라인(LWL2)과 제1 글로벌 워드라인(GWL_A)을 전기적으로 연결하거나 차단할 수 있다. 제4 패스 스위치(PSW4)는 제2 블록 워드라인 제어 신호에 따라 제4 메모리 블록(BLK4)의 로컬 워드라인(LWL4)과 제2 글로벌 워드라인(GWL_B)을 전기적으로 연결하거나 차단할 수 있다.
도 5에서, 제1 및 제2 글로벌 워드라인들(GWL_A, GWL_B)에 인가되는 동작 전압들과 제1 및 제2 블록 워드라인 제어 신호에 따라 제1 메모리 블록 그룹(BLK_GR1)의 메모리 블록들 중 적어도 하나의 메모리 블록이 선택될 수 있다.
예를 들어, 제1 블록 워드라인 제어 신호는 활성화되고, 제2 블록 워드라인 제어 신호는 비활성화될 수 있다. 제1 글로벌 워드라인(GWL_A)에 동작 전압이 인가되고, 제2 글로벌 워드라인(GWL_B)에 동작 전압이 인가되지 않을 수 있다.
이 경우, 동작 전압이 인가된 제1 글로벌 워드라인(GWL_A)과 제1 패스 스위치(PSW1)를 통해 전기적으로 연결되는 제1 메모리 블록(BLK1)은 선택된 메모리 블록일 수 있다. 동작 전압이 인가되지 않은 제2 글로벌 워드라인(GWL_B)과 제3 패스 스위치(PSW3)를 통해 전기적으로 연결되는 제3 메모리 블록(BLK3)은 공유 메모리 블록일 수 있다. 제1 및 제2 글로벌 워드라인들(GWL_A, GWL_B)과 전기적으로 차단되는 제2 및 제4 메모리 블록(BLK2, BLK4)은 비선택된 메모리 블록일 수 있다. 제1 글로벌 워드라인(GWL_A)에 인가된 동작 전압은 제1 메모리 블록(BLK1)의 로컬 워드라인(LWL)에 전달되고, 제1 메모리 블록(BLK1)에 대한 메모리 동작이 수행될 수 있다. 메모리 동작은 리드 동작, 소거 동작 및 프로그램 동작을 포함할 수 있다.
다양한 실시 예에서, 제1 및 제2 글로벌 워드라인들(GWL_A, GWL_B)에 인가되는 동작 전압들과 제1 및 제2 블록 워드라인 제어 신호에 따라 제1 메모리 블록 그룹(BLK_GR1)의 메모리 블록들 중 적어도 하나 이상의 메모리 블록들에 메모리 동작이 동시에 수행될 수 있다. 이와 관련하여 도 6에서 보다 상세히 설명하기로 한다.
도 6은 실시 예에 따른 동시에 소거될 수 있는 메모리 블록을 설명하기 위한 도면이다.
도 5 및 도 6을 참조하면, 제1 메모리 블록 그룹(BLK_GR1)의 제1 내지 제4 메모리 블록(BLK1~BLK4) 중 동시에 소거될 수 있는 메모리 블록은 3가지 경우로 구분될 수 있다.
복수의 메모리 블록들 중 선택된 메모리 블록들이 동시에 소거될 수 있음은 1회의 소거 동작으로 선택된 메모리 블록들의 데이터만 소거되고 나머지 메모리 블록들의 데이터는 소거되지 않고 유지됨을 의미한다.
첫 번째로, 제1 내지 제4 메모리 블록 중 1개의 메모리 블록이 소거될 수 있다.
예를 들어, 제1 블록 워드라인 제어 신호는 활성화되고, 제2 블록 워드라인 제어 신호는 비활성화될 수 있다. 제1 글로벌 워드라인(GWL_A)에 동작 전압이 인가되고, 제2 글로벌 워드라인(GWL_B)에 동작 전압이 인가되지 않을 수 있다. 이 경우 제1 메모리 블록(BLK1)만이 선택되고, 제1 메모리 블록(BLK1)만이 소거될 수 있다.
제1 블록 워드라인 제어 신호는 활성화되고, 제2 블록 워드라인 제어 신호는 비활성화될 수 있다. 제1 글로벌 워드라인(GWL_A)에 동작 전압이 인가되지 않고, 제2 글로벌 워드라인(GWL_B)에 동작 전압이 인가될 수 있다. 이 경우 제3 메모리 블록(BLK3)만이 선택되고, 제3 메모리 블록(BLK3)만이 소거될 수 있다.
제1 블록 워드라인 제어 신호는 비활성화되고, 제2 블록 워드라인 제어 신호는 활성화될 수 있다. 제1 글로벌 워드라인(GWL_A)에 동작 전압이 인가되고, 제2 글로벌 워드라인(GWL_B)에 동작 전압이 인가되지 않을 수 있다. 이 경우 제2 메모리 블록(BLK2)만이 선택되고, 제2 메모리 블록(BLK2)만이 소거될 수 있다.
제1 블록 워드라인 제어 신호는 비활성화되고, 제2 블록 워드라인 제어 신호는 활성화될 수 있다. 제1 글로벌 워드라인(GWL_A)에 동작 전압이 인가되지 않고, 제2 글로벌 워드라인(GWL_B)에 동작 전압이 인가될 수 있다. 이 경우 제4 메모리 블록(BLK4)만이 선택되고, 제4 메모리 블록(BLK4)만이 소거될 수 있다.
두 번째로, 제1 내지 제4 메모리 블록 중 2개의 메모리 블록이 동시에 소거될 수 있다.
예를 들어, 제1 블록 워드라인 제어 신호는 활성화되고, 제2 블록 워드라인 제어 신호는 비활성화될 수 있다. 제1 및 제2 글로벌 워드라인(GWL_A, GWL_B)에 동작 전압이 인가될 수 있다. 이 경우 제1 및 제3 메모리 블록(BLK1, BLK3)이 선택되고, 제1 및 제3 메모리 블록(BLK1, BLK3)은 동시에 소거될 수 있다.
제1 블록 워드라인 제어 신호는 비활성화되고, 제2 블록 워드라인 제어 신호는 활성화될 수 있다. 제1 및 제2 글로벌 워드라인(GWL_A, GWL_B)에 동작 전압이 인가될 수 있다. 이 경우 제2 및 제4 메모리 블록(BLK2, BLK4)이 선택되고, 제2 및 제4 메모리 블록(BLK2, BLK4)은 동시에 소거될 수 있다.
제1 및 제2 블록 워드라인 제어 신호는 활성화될 수 있다. 제1 글로벌 워드라인(GWL_A)에 동작 전압이 인가되고, 제2 글로벌 워드라인(GWL_B)에 동작 전압이 인가되지 않을 수 있다. 이 경우 제1 및 제2 메모리 블록(BLK1, BLK2)이 선택되고, 제1 및 제2 메모리 블록(BLK1, BLK2)은 동시에 소거될 수 있다.
제1 및 제2 블록 워드라인 제어 신호는 활성화될 수 있다. 제1 글로벌 워드라인(GWL_A)에 동작 전압이 인가되지 않고, 제2 글로벌 워드라인(GWL_B)에 동작 전압이 인가될 수 있다. 이 경우 제3 및 제4 메모리 블록(BLK3, BLK4)이 선택되고, 제3 및 제4 메모리 블록(BLK3, BLK4)은 동시에 소거될 수 있다.
세 번째로, 제1 내지 제4 메모리 블록 중 4개의 메모리 블록이 동시에 소거될 수 있다.
예를 들어, 제1 및 제2 블록 워드라인 제어 신호는 활성화될 수 있다. 제1 및 제2 글로벌 워드라인(GWL_A, GWL_B)에 동작 전압이 인가될 수 있다. 이 경우 제1 내지 제4 메모리 블록(BLK1~BLK4)이 선택되고, 제1 내지 제4 메모리 블록(BLK1~BLK4)은 동시에 소거될 수 있다.
본 발명의 실시 예에 따르면 동시에 소거되는 메모리 블록의 개수가 증가할수록, 가비지 컬렉션 동작에서 메모리 블록의 전체 소거 시간이 단축될 수 있다. 예를 들어, 소거 동작 1회에 tER이 걸린다고 가정할 때, 제1 내지 제4 메모리 블록을 1개씩 개별적으로 소거하는 경우 4tER이 걸릴 수 있다. 제1 내지 제4 메모리 블록을 2개씩 동시에 소거하는 경우 2tER이 걸릴 수 있다. 제1 내지 제4 메모리 블록을 4개씩 동시에 소거하는 경우 tER이 걸릴 수 있다.
따라서, 제1 내지 제4 메모리 블록을 2개씩 소거하는 경우, 1개씩 소거하는 경우에 비해 메모리 블록의 전체 소거 시간은 2tER-tER=tER만큼 단축 될 수 있다. 제1 내지 제4 메모리 블록을 4개씩 소거하는 경우, 1개씩 소거하는 경우에 비해 메모리 블록의 전체 소거 시간은 4tER-tER=3tER만큼 단축 될 수 있다.
다양한 실시 예에서, 메모리 장치의 프리 블록의 개수를 기초로 결정된 프리 블록의 공급량에 따라 동시에 소거되는 희생 블록의 개수가 결정될 수 있다.
예를 들어, 메모리 장치의 프리 블록의 개수가 제1 기준 개수 이하이면, 프리 블록의 공급량이 불충분한 상태이고 빠른 프리 블록 확보가 요구되는 상태일 수 있다. 프리 블록의 개수는 제1 기준 개수보다 크거나 같고 제2 기준 개수 이하이면, 프리 블록의 공급량이 보통 상태이고 일반적인 프리 블록 확보가 요구되는 상태일 수 있다. 프리 블록의 개수는 제2 기준 개수보다 크거나 같고 제3 기준 개수 이하이면, 프리 블록의 공급량이 충분한 상태이고 빠른 프리 블록 확보가 요구되지 않는 상태일 수 있다. 이와 같이 프리 블록의 개수에 따라 프리 블록의 공급량이 충분한지 여부가 판단될 수 있다.
도 6에서, 프리 블록의 공급량이 불충분한 상태라면, 첫 번째 케이스와 같이 희생 블록의 개수는 1개로 결정될 수 있다. 1개의 희생 블록에 저장된 유효 데이터만을 다른 메모리 블록에 복사하면 되기 때문에 빠른 프리 블록 확보가 가능하기 때문이다.
프리 블록의 공급량이 보통 상태라면, 두 번째 케이스와 같이 희생 블록의 개수는 2개로 결정될 수 있다. 2개의 희생 블록에 저장된 유효 데이터만을 다른 메모리 블록에 복사하기 때문에, 희생 블록의 개수가 1개인 경우보다 가비지 컬렉션 동작이 오래 걸리지만, 2개로 더 많은 개수의 프리 블록 확보가 가능하기 때문이다.
프리 블록의 공급량이 충분한 상태라면, 세번째 케이스와 같이 희생 블록의 개수는 4개로 결정될 수 있다. 4개의 희생 블록에 저장된 유효 데이터만을 다른 메모리 블록에 복사하기 때문에, 희생 블록의 개수가 2개인 경우보다 가비지 컬렉션 동작이 오래 걸리지만, 4개로 더 많은 개수의 프리 블록 확보가 가능하기 때문이다.
도 7은 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 컨트롤러(200)는 가비지 컬렉션 제어부(210) 및 동작 제어부(220)를 포함할 수 있다.
가비지 컬렉션 제어부(210)는 블록 관리부(211) 및 희생 블록 결정부(212)를 포함할 수 있다.
블록 관리부(211)는 메모리 장치(100)의 복수의 메모리 블록들에 관한 블록 관리 정보를 저장할 수 있다. 블록 관리 정보는 복수의 메모리 블록들 중 유효 데이터가 일정 비율 이하인 후보 블록들을 나타내는 후보 블록 정보를 포함할 수 있다. 블록 관리 정보는 복수의 메모리 블록들 중 프리 블록을 나타내는 프리 블록 정보를 포함할 수 있다. 블록 관리 정보는 도 6을 참조하여 설명된, 복수의 메모리 블록들 중 동시에 소거될 수 있는 메모리 블록들을 나타내는 동시 소거 가능 블록 정보를 포함할 수 있다. 블록 관리 정보는 메모리 장치(100)에 포함된 각 메모리 블록 그룹에 대응되는 동시 소거 가능 블록 정보를 포함할 수 있다.
희생 블록 결정부(212)는 블록 관리 정보를 기초로 희생 블록을 결정할 수 있다.
실시 예에서, 희생 블록 결정부(212)는 후보 블록 정보를 기초로 메모리 장치(100)의 메모리 블록들 중 유효 데이터가 일정 비율 이하인 후보 블록들을 모니터링할 수 있다. 후보 블록들은 유효 데이터를 저장하는 페이지의 개수가 일정 개수 이하인 메모리 블록일 수 있다.
희생 블록 결정부(212)는 후보 블록 정보 및 동시 소거 가능 블록 정보를 기초로 후보 블록들 중 동시에 소거될 수 있는 적어도 둘 이상의 메모리 블록들을 희생 블록들로 결정할 수 있다.
희생 블록 결정부(212)는 가비지 컬렉션 동작에서 동시에 소거될 메모리 블록들이 최대가 되도록 희생 블록들을 결정할 수 있다. 1회의 소거 동작으로 동시에 소거될 메모리 블록들의 개수가 많을수록, 동일한 개수의 프리 블록을 확보할 때 소요되는 전체 소거 시간이 단축될 수 있다.
희생 블록 결정부(212)는 가비지 컬렉션 동작에서 동시에 소거될 메모리 블록들에 저장된 유효 데이터의 양이 최소가 되도록 희생 블록들을 결정할 수 있다. 희생 블록에 저장된 유효 데이터의 양이 적을 수록 가비지 컬렉션 동작의 효율은 증가할 수 있다.
희생 블록 결정부(212)는 프리 블록 정보 및 동시 소거 가능 블록 정보를 기초로, 메모리 장치(100)의 메모리 블록들 중 프리 블록의 개수에 따라 희생 블록들의 개수를 결정할 수 있다.
예를 들어, 후보 블록들 중 n(n은 1이상의 자연수)개의 메모리 블록 또는 m(m은 n보다 큰 자연수)개의 메모리 블록이 동시에 소거 될 수 있다고 가정한다. 희생 블록 결정부(212)는 프리 블록의 개수가 부족하면, 희생 블록을 n개로 결정할 수 있다. 희생 블록이 n개이면, 희생 블록이 m개인 경우에 비하여 가비지 컬렉션 동작 시간이 더 적게 걸리고 더 빠르게 프리 블록 확보가 가능하기 때문이다. 반대로 희생 블록 결정부(212)는 프리 블록의 개수가 충분하면, 희생 블록을 m개로 결정할 수 있다. 희생 블록이 m개이면, 희생 블록이 n개인 경우에 비하여 가비지 컬렉션 동작 시간이 더 오래 걸리지만 더 많은 개수의 프리 블록 확보가 가능하기 때문이다.
다른 실시 예에서, 희생 블록 결정부(212)는 프리 블록 정보를 기초로, 메모리 장치(100)의 메모리 블록들 중 프리 블록의 개수에 따라 희생 블록들의 최소 개수를 결정할 수 있다. 구체적으로, 희생 블록 결정부(212)는 동시에 소거될 수 있는 후보 블록들의 개수가 최소 개수에 도달할 때까지 유효 데이터가 일정 비율 이하인 후보 블록들의 개수를 모니터링할 수 있다.
희생 블록 결정부(212)는 동시에 소거될 수 있는 후보 블록들의 개수가 최소 개수보다 크거나 같으면, 해당 후보 블록들을 희생 블록들로 결정할 수 있다.
희생 블록 결정부(212)는 결정된 희생 블록들을 나타내는 희생 블록 정보를 동작 제어부(220)에 제공할 수 있다.
동작 제어부(220)는 희생 블록 정보를 기초로, 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하도록 메모리 장치(100)를 제어할 수 있다. 동작 제어부(220)는 희생 블록들에 저장된 유효 데이터가 다른 메모리 블록에 복사되면, 희생 블록들을 동시에 소거하도록 메모리 장치(100)를 제어할 수 있다.
도 8은 실시 예에 따른 희생 블록 결정을 설명하기 위한 도면이다.
도 5 및 도 8을 참조하면, 메모리 장치는 제1 메모리 블록 그룹(BLK_GR1)을 포함할 수 있다. 제1 메모리 블록 그룹(BLK_GR1)은 제1 내지 제4 메모리 블록(BLK1~BLK4)을 포함할 수 있다. 메모리 장치에 포함되는 메모리 블록 그룹의 개수 및 각 메모리 블록 그룹에 포함되는 메모리 블록의 개수는 본 실시 예에 제한되지 않는다.
a1시점에서 제1 내지 제3 메모리 블록(BLK1~BLK3)은 유효 데이터가 일정 비율 이하인 후보 블록일 수 있다. 제1 및 제3 메모리 블록(BLK1, BLK3)에 저장된 유효 데이터의 양은 제1 및 제2 메모리 블록(BLK1, BLK2)에 저장된 유효 데이터의 양보다 적을 수 있다.
도 6을 참조할 때, 제1 및 제2 메모리 블록(BLK1, BLK2)은 동시에 소거될 수 있다. 또는 제1 및 제3 메모리 블록(BLK 1, BLK3)은 동시에 소거될 수 있다.
실시 예에서, 후보 블록들 중 동시에 소거될 수 있는 적어도 둘 이상의 메모리 블록이 희생 블록으로 결정될 수 있다. 실시 예에서 동시에 소거되는 메모리 블록의 개수가 최대가 되도록 희생 블록이 결정될 수 있다. 따라서, 희생 블록의 개수는 1개가 아닌 2개로 결정될 수 있다. 실시 예에서 동시에 소거되는 메모리 블록에 저장된 유효 데이터의 양이 최소가 되도록 희생 블록이 결정될 수 있다. 따라서, 제1 및 제2 메모리 블록(BLK1, BLK2) 대신에 제1 및 제3 메모리 블록(BLK1, BLK3)이 희생 블록으로 결정될 수 있다.
a2시점에서, 희생 블록으로 결정된 제1 및 제3 메모리 블록(BLK1, BLK3)에 저장된 유효 데이터는 다른 메모리 블록에 복사될 수 있다. 이후 제1 및 제3 메모리 블록(BLK1, BLK3)은 프리 블록으로 활용될 수 있다. 제1 및 제3 메모리 블록(BLK1, BLK3)은 동시에 소거된 이후에 새로운 데이터를 저장할 수 있다.
도 9는 다른 실시 예에 따른 희생 블록 결정을 설명하기 위한 도면이다.
도 5 및 도 9를 참조하면, 메모리 장치는 제1 메모리 블록 그룹(BLK_GR1)을 포함할 수 있다. 제1 메모리 블록 그룹(BLK_GR1)은 제1 내지 제4 메모리 블록(BLK1~BLK4)을 포함할 수 있다. 메모리 장치에 포함되는 메모리 블록 그룹의 개수 및 각 메모리 블록 그룹에 포함되는 메모리 블록의 개수는 본 실시 예에 제한되지 않는다.
b1시점에서 제1 내지 제3 메모리 블록(BLK1~BLK3)은 유효 데이터가 일정 비율 이하인 후보 블록일 수 있다. 제4 메모리 블록은 유효 데이터가 일정 비율을 초과하는 블록일 수 있다.
도 6을 참조할 때, 제1 및 제2 메모리 블록(BLK1, BLK2)은 동시에 소거될 수 있다. 또는 제1 및 제3 메모리 블록(BLK 1, BLK3)은 동시에 소거될 수 있다. 또는 제1 내지 제4 메모리 블록(BLK1~ BLK4)은 동시에 소거될 수 있다.
실시 예에서, 프리 블록의 개수에 따라 희생 블록들의 최소 개수가 결정될 수 있다. 도 9에서 희생 블록들의 최소 개수는 4개일 수 있다. 희생 블록의 최소 개수는 본 실시 예에 제한되지 않는다.
실시 예에서, 동시에 소거될 수 있는 후보 블록들의 개수가 최소 개수에 도달할 때까지 후보 블록들의 개수는 모니터링될 수 있다. 동시에 소거될 수 있는 후보 블록들의 개수가 최소 개수보다 크거나 같으면, 후보 블록들은 희생 블록으로 결정될 수 있다.
예를 들어, b1시점에서, 동시에 소거될 수 있는 후보 블록들의 개수는 2개일 수 있다. 따라서, 후보 블록들의 개수는 최소 개수인 4개에 미달하므로, b2시점까지 후보 블록의 개수는 모니터링 될 수 있다.
b2시점에서 제1 내지 제4 메모리 블록(BLK1~BLK4)은 유효 데이터가 일정 비율 이하인 후보 블록일 수 있다. 따라서, 동시에 소거될 수 있는 후보 블록들의 개수가 4개이고 희생 블록의 최소 개수와 동일하므로, 제1 내지 제4 메모리 블록(BLK1~BLK4)은 희생 블록으로 결정될 수 있다.
b2시점에서, 희생 블록으로 결정된 제1 내지 제4 메모리 블록(BLK1~BLK4)에 저장된 유효 데이터는 다른 메모리 블록에 복사될 수 있다. 이후 제1 내지 제4 메모리 블록(BLK1~BLK4)은 프리 블록으로 활용될 수 있다. 제1 내지 제4 메모리 블록(BLK1~BLK4)은 동시에 소거된 이후에 새로운 데이터를 저장할 수 있다.
도 10은 실시 예에 따른 가비지 컬렉션 동작을 설명하기 위한 순서도다.
도 10을 참조하면, S1001단계에서, 유효 데이터가 일정 비율 이하인 후보 블록들이 결정될 수 있다.
S1003단계에서, 후보 블록들 중 동시에 소거될 수 있는 적어도 둘 이상의 메모리 블록들이 희생 블록으로 결정될 수 있다.
S1005단계에서, 희생 블록들에 저장된 데이터는 다른 메모리 블록에 복사될 수 있다. 이후 희생 블록들은 프리 블록으로 활용될 수 있다.
S1007단계에서, 희생 블록들은 동시에 소거될 수 있다. 이후 소거된 희생 블록들은 새로운 데이터를 저장할 수 있다.
도 11은 다른 실시 예에 따른 가비지 컬렉션 동작을 설명하기 위한 순서도이다.
도 11을 참조하면, S1101단계에서, 프리 블록의 개수를 기초로 희생 블록의 최소 개수가 결정될 수 있다.
S1103단계에서, 유효 데이터가 일정 비율 이하인 후보 블록의 개수가 모니터링 될 수 있다.
S1105단계에서, 동시에 소거될 수 있는 후보 블록의 개수가 S1101단계에서 결정된 최소 개수보다 크거나 같은지 판단될 수 있다. 판단 결과, 후보 블록의 개수가 최소 개수보다 크거나 같으면 S1107단계로 진행하고, 후보 블록의 개수가 최소 개수보다 작으면 S1103단계로 진행한다.
S1107단계에서, 동시에 소거될 수 있는 후보 블록들은 희생 블록으로 결정될 수 있다.
S1109단계에서, 희생 블록에 저장된 데이터는 다른 메모리 블록에 복사될 수 있다. 이후 희생 블록들은 프리 블록으로 활용될 수 있다.
S1111단계에서, 희생 블록들은 동시에 소거될 수 있다. 이후 소거된 희생 블록들은 새로운 데이터를 저장할 수 있다.
도 12는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 저장될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
실시 예에서, 도 1을 참조하여 설명된 가비지 컬렉션 제어부(210) 및 동작 제어부(220)는 프로세서부(1010)에 포함될 수 있다.
도 13은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 13을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 14를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 15를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 가비지 컬렉션 제어부
220: 동작 제어부
300: 호스트

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 복수의 메모리 블록들 중 유효 데이터가 일정 비율 이하인 후보 블록들을 결정하고, 상기 복수의 메모리 블록들 중 동시에 소거될 수 있는 블록들에 관한 정보를 기초로 상기 후보 블록들 중 적어도 둘 이상의 메모리 블록들을 희생 블록들로 결정하는 가비지 컬렉션 제어부; 및
    상기 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하도록 상기 메모리 장치를 제어하는 동작 제어부;를 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 동작 제어부는,
    상기 유효 데이터가 상기 다른 메모리 블록에 복사된 이후에, 상기 희생 블록들을 동시에 소거하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  3. 제 1항에 있어서, 상기 가비지 컬렉션 제어부는,
    상기 복수의 메모리 블록들에 관한 블록 관리 정보를 저장하는 블록 관리부; 및
    상기 블록 관리 정보를 기초로 상기 희생 블록들을 결정하는 희생 블록 결정부;를 포함하는 메모리 컨트롤러.
  4. 제 3항에 있어서, 상기 블록 관리 정보는,
    상기 후보 블록들에 관한 정보, 상기 동시에 소거될 수 있는 블록들에 관한 정보 및 상기 복수의 메모리 블록들 중 프리 블록에 관한 정보를 포함하는 메모리 컨트롤러.
  5. 제 3항에 있어서, 상기 희생 블록 결정부는,
    동시에 소거될 메모리 블록들의 개수가 최대가 되도록 상기 희생 블록들을 결정하는 메모리 컨트롤러.
  6. 제 5항에 있어서, 상기 희생 블록 결정부는,
    상기 동시에 소거될 메모리 블록들에 저장된 유효 데이터의 양이 최소가 되도록 상기 희생 블록들을 결정하는 메모리 컨트롤러.
  7. 제 3항에 있어서, 상기 희생 블록 결정부는,
    상기 복수의 메모리 블록들 중 프리 블록의 개수를 기초로 결정된 상기 프리 블록의 공급량에 따라 상기 희생 블록들의 개수를 결정하는 메모리 컨트롤러.
  8. 제 1항에 있어서, 상기 복수의 메모리 블록들은,
    제1 내지 제4 메모리 블록을 포함하고,
    상기 제1 메모리 블록은 제1 패스 스위치를 통해 제1 글로벌 워드라인과 연결되고,
    상기 제2 메모리 블록은 제2 패스 스위치를 통해 상기 제1 글로벌 워드라인과 연결되고,
    상기 제3 메모리 블록은 제3 패스 스위치를 통해 제2 글로벌 워드라인과 연결되고,
    상기 제4 메모리 블록은 제4 패스 스위치를 통해 상기 제2 글로벌 워드라인과 연결되고,
    상기 제1 및 제3 패스 스위치에 제1 블록 워드라인 제어 신호가 인가되고,
    상기 제2 및 제4 패스 스위치에 제2 블록 워드라인 제어 신호가 인가되고,
    상기 제1 및 제2 메모리 블록은,
    상기 제1 글로벌 워드라인에 인가되는 동작 전압 및 상기 제1 및 제2 블록 워드라인 제어 신호에 따라 동시에 소거되고,
    상기 제1 및 제3 메모리 블록은,
    상기 제1 및 제2 글로벌 워드라인에 인가되는 동작 전압 및 상기 제1 블록 워드라인 제어 신호에 따라 동시에 소거되는 메모리 컨트롤러.
  9. 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 복수의 메모리 블록들 중 프리 블록의 개수를 기초로 희생 블록들의 최소 개수를 결정하고, 상기 복수의 메모리 블록들 중 동시에 소거될 수 있는 후보 블록들의 개수와 상기 최소 개수의 비교 결과를 기초로 상기 후보 블록들을 상기 희생 블록들로 결정하는 가비지 컬렉션 제어부; 및
    상기 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하도록 상기 메모리 장치를 제어하는 동작 제어부;를 포함하는 메모리 컨트롤러.
  10. 제 9항에 있어서, 상기 동작 제어부는,
    상기 유효 데이터가 상기 다른 메모리 블록에 복사된 이후에, 상기 희생 블록들을 동시에 소거하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  11. 제 9항에 있어서, 상기 가비지 컬렉션 제어부는,
    상기 복수의 메모리 블록들에 관한 블록 관리 정보를 저장하는 블록 관리부; 및
    상기 블록 관리 정보를 기초로 상기 희생 블록들을 결정하는 희생 블록 결정부;를 포함하는 메모리 컨트롤러.
  12. 제 11항에 있어서, 상기 블록 관리 정보는,
    상기 복수의 메모리 블록들 중 후보 블록들에 관한 정보, 상기 복수의 메모리 블록들 중 동시에 소거될 수 있는 블록들에 관한 정보 및 상기 복수의 메모리 블록들 중 프리 블록에 관한 정보를 포함하는 메모리 컨트롤러.
  13. 제 11항에 있어서, 상기 희생 블록 결정부는,
    상기 동시에 소거될 수 있는 후보 블록들의 개수가 상기 최소 개수에 도달하면, 상기 후보 블록들을 상기 희생 블록들로 결정하는 메모리 컨트롤러.
  14. 제 9항에 있어서, 상기 최소 개수는,
    상기 프리 블록의 개수가 증가함에 따라 증가하는 메모리 컨트롤러.
  15. 제 9항에 있어서, 상기 후보 블록들은,
    유효 데이터가 일정 비율 이하인 메모리 블록인 메모리 컨트롤러.
  16. 복수의 메모리 블록들을 포함하는 저장 장치의 동작 방법에 있어서,
    상기 복수의 메모리 블록들 중 유효 데이터가 일정 비율 이하인 후보 블록들을 결정하는 단계;
    상기 후보 블록들 중 동시에 소거될 수 있는 적어도 둘 이상의 메모리 블록들을 희생 블록들로 결정하는 단계; 및
    상기 희생 블록들에 저장된 유효 데이터를 다른 메모리 블록에 복사하는 단계;를 포함하는 저장 장치의 동작 방법.
  17. 제 16항에 있어서,
    상기 희생 블록들을 동시에 소거하는 단계를 더 포함하는 저장 장치의 동작 방법.
  18. 제 16항에 있어서, 상기 희생 블록들로 결정하는 단계는,
    동시에 소거될 메모리 블록들의 개수가 최대가 되도록 상기 희생 블록들을 결정하는 저장 장치의 동작 방법.
  19. 제 18항에 있어서, 상기 희생 블록들로 결정하는 단계는,
    상기 동시에 소거될 메모리 블록들에 저장된 유효 데이터의 양이 최소가 되도록 상기 희생 블록들을 결정하는 저장 장치의 동작 방법.
  20. 제 16항에 있어서, 상기 희생 블록들로 결정하는 단계는,
    상기 복수의 메모리 블록들 중 프리 블록의 개수를 기초로 상기 희생 블록들의 최소 개수를 결정하는 단계를 더 포함하고,
    상기 적어도 둘 이상의 메모리 블록들의 개수가 상기 최소 개수에 도달하면, 상기 적어도 둘 이상의 메모리 블록들을 상기 희생 블록들로 결정하는 저장 장치의 동작 방법.
KR1020190140519A 2019-11-05 2019-11-05 저장 장치 및 그 동작 방법 KR20210054399A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190140519A KR20210054399A (ko) 2019-11-05 2019-11-05 저장 장치 및 그 동작 방법
US16/917,739 US11467745B2 (en) 2019-11-05 2020-06-30 Storage device and method of operating the same
CN202010857864.0A CN112783434A (zh) 2019-11-05 2020-08-24 存储设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190140519A KR20210054399A (ko) 2019-11-05 2019-11-05 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210054399A true KR20210054399A (ko) 2021-05-13

Family

ID=75687287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190140519A KR20210054399A (ko) 2019-11-05 2019-11-05 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11467745B2 (ko)
KR (1) KR20210054399A (ko)
CN (1) CN112783434A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057937B1 (en) * 1992-03-17 2006-06-06 Renesas Technology Corp. Data processing apparatus having a flash memory built-in which is rewritable by use of external device
KR20130064518A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 저장 장치 및 그것의 동작 방법
KR102225989B1 (ko) 2014-03-04 2021-03-10 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
US20160321172A1 (en) * 2015-05-01 2016-11-03 Kabushiki Kaisha Toshiba Memory device that performs garbage collection
US10019179B2 (en) * 2015-10-16 2018-07-10 Toshiba Memory Corporation Memory device that writes data into a block based on time passage since erasure of data from the block
JP6414853B2 (ja) * 2015-12-14 2018-10-31 東芝メモリ株式会社 メモリシステムおよび制御方法
US9983999B2 (en) * 2016-01-22 2018-05-29 Samsung Electronics Co., Ltd. Computing system with cache management mechanism and method of operation thereof
JP2018160195A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 メモリシステムおよび不揮発性メモリの制御方法
KR102447602B1 (ko) * 2017-10-25 2022-09-26 삼성전자주식회사 메모리 장치 및 그 동적 가비지 컬렉션 방법
KR102457400B1 (ko) 2017-11-16 2022-10-21 삼성전자주식회사 가비지 컬렉션 방법, 이를 수행하는 저장 장치 및 이를 포함하는 컴퓨팅 시스템

Also Published As

Publication number Publication date
US20210132803A1 (en) 2021-05-06
US11467745B2 (en) 2022-10-11
CN112783434A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
KR102675307B1 (ko) 저장 장치 및 그 동작 방법
KR102698994B1 (ko) 저장 장치 및 그 동작 방법
KR20210070054A (ko) 저장 장치 및 그 동작 방법
KR20220036468A (ko) 저장 장치 및 그 동작 방법
KR20200055349A (ko) 저장 장치 및 그 동작 방법
KR20200048318A (ko) 저장 장치 및 그 동작 방법
KR102679560B1 (ko) 저장 장치 및 그 동작 방법
KR20200137313A (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 저장 장치
KR20200145199A (ko) 저장 장치 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210017909A (ko) 저장 장치 및 그 동작 방법
KR20210038189A (ko) 저장 장치 및 그 동작 방법
KR20240118051A (ko) 저장 장치 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
KR20220028332A (ko) 저장 장치 및 그 동작 방법
KR20210079104A (ko) 저장 장치 및 그 동작 방법
KR20200066893A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220064101A (ko) 저장 장치 및 그 동작 방법
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
CN112309446A (zh) 存储设备和操作存储设备的方法
KR20200116808A (ko) 저장 장치 및 그 동작 방법
US11366725B2 (en) Storage device and method of operating the same
KR20220167077A (ko) 저장 장치 및 그 동작 방법
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
KR20220048377A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination