KR20210041659A

KR20210041659A - 에이징 장치 및 이를 포함하는 패널 검사 시스템

Info

Publication number: KR20210041659A
Application number: KR1020190123757A
Authority: KR
Inventors: 손병규
Original assignee: 삼성디스플레이 주식회사
Priority date: 2019-10-07
Filing date: 2019-10-07
Publication date: 2021-04-16

Abstract

본 발명의 실시예에 따른 에이지 장치는 복수의 패널들이 배치되는 팔레트, 에이징 신호를 생성하는 에이징 신호 공급부, 에이징 전원을 생성하는 에이징 전원 공급부 및 제어부를 포함하는 신호 발생기, 에이징 신호 및 에이징 전원을 복수의 패널들로 전달하는 복수의 배선기판들 및 패널들이 팔레트에 배치되기 전, 배선기판들을 통해 신호 발생기에 연결되어, 배선기판들의 기판오류를 검출하는 테스트 보드를 포함한다.

Description

에이징 장치 및 이를 포함하는 패널 검사 시스템{AGING APPARATUS AND PANEL INSPECTION SYSTEM INCLUDING THE SAME}

본 발명은 에이징 장치 및 이를 포함하는 패널 검사 시스템에 관한 것이다.

표시 장치는 화상을 표시하는 장치로서, 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다.

유기 발광 표시 장치(Organic Light Emitting Diode Display; OLED display)는 자발광 표시 장치의 일종이다. 유기 발광 표시 장치는 화소 전극과 대향 전극 사이에 개재된 유기 발광층을 포함한다. 상기 두 개의 전극이 각각 전자(electron)와 정공(hole)을 유기 발광층 내로 주입시키면, 전자와 정공의 결합에 따른 여기자(exciton)가 생성되고, 이 여기자가 여기 상태로부터 기저 상태로 떨어지면서 광이 발생된다.

이와 같은 유기 발광 표시 장치는 구동 초반에 열화가 급속히 진행되었다가 이후 안정화되는 경향이 있다. 따라서, 유기 발광 표시 장치는 제품 출하 직후에 품질이나 신뢰성이 크게 저하하는 것을 방지하기 위하여 제품 출하 전에 고전압을 소정 시간 인가하여 전면 발광시킴으로써 인위적으로 어느 정도 제품을 노화시키는 에이징(aging)을 수행한다.

에이징을 수행하기 위해 연성 회로 기판(FPCB) 등을 이용하여 신호기로부터 발생되는 구동전원들 및/또는 구동신호들을 각 패널들로 공급하여 구동시켜야 한다.

패널의 에이징에 이용되는 연성 회로 기판이 손상된 경우, 에이징 과정에서 패널이 손상될 가능성이 있다.

본 발명이 이루고자 하는 기술적인 과제는 패널의 손상을 방지하는 에이징 장치 및 이를 포함하는 패널 검사 시스템을 제공하기 위한 것이다.

본 발명의 실시예에 따른 에이징 장치는 복수의 패널들이 배치되는 팔레트, 에이징 신호를 생성하는 에이징 신호 공급부, 에이징 전원을 생성하는 에이징 전원 공급부 및 제어부를 포함하는 신호 발생기, 상기 에이징 신호 및 에이징 전원을 상기 복수의 패널들로 전달하는 복수의 배선기판들 및 상기 패널들이 상기 팔레트에 배치되기 전, 상기 배선기판들을 통해 상기 신호 발생기에 연결되어, 상기 배선기판들의 기판오류를 검출하는 테스트 보드를 포함한다.

상기 테스트 보드는 상기 복수의 패널들 각각과 대응되는 복수의 독립된 회로 영역들을 포함하는 회로 기판으로서, 상기 회로 영역들은 제1 내지 제n 저항 소자들을 포함할 수 있다.

상기 제어부는 상기 에이징 신호 공급부 및 상기 에이징 전원 공급부를 통해 상기 테스트 보드에 테스트 신호를 인가하도록 제어할 수 있다.

상기 배선기판들은 상기 패널들과 연결되는 OLB(Outer Lead Bonding)단자 및 상기 신호 발생기와 연결되는 커넥터를 포함하고, 상기 신호 발생기는 제1 내지 제n 전원 패드들을 포함할 수 있다.

상기 OLB단자는 제1 내지 제n 패드 전극들을 포함하고, 상기 제1 내지 제n 패드 전극들은 상기 제1 내지 제n 저항 소자들과 각각 연결될 수 있다.

상기 제1 내지 제n 전원 패드들 각각은 상기 커넥터를 통해 상기 제1 내지 제n 패드 전극들과 연결될 수 있다.

상기 제1 내지 제n 저항 소자들은 상기 제1 내지 제n 패드 전극들과 각각 연결된 일 단의 반대 단인 타 단이 상호 연결될 수 있다.

상기 제1 내지 제n 저항 소자들의 저항값은 동일할 수 있다.

상기 제어부는, 상기 제1 내지 제n 전원 패드들 각각을 통해, 상기 제1 내지 제n 패드 전극들에 순차적으로 상기 테스트 신호를 인가하고, 상기 테스트 신호가 인가되지 않은 나머지 패드 전극들에 기준 전압을 인가하도록 제어할 수 있다.

상기 제어부는 상기 제1 내지 제n 저항 소자들에 흐르는 전류값들을 각각 측정하여, 모두 동일한 경우, 기판오류가 부존재하는 것으로 판정하고, 적어도 하나의 전류값이 기준 범위를 벗어난 경우, 기판오류가 존재하는 것으로 판정할 수 있다.

상기 제어부는 제1 내지 제n 전원 패드들 중 상기 테스트 신호가 인가되는 전원 패드에 대해 전류값을 측정할 수 있다.

상기 테스트 보드는 상기 제1 내지 제 20 패드 전극들 및 제1 내지 제20 저항 소자들 사이에 각각 직렬 연결된 전류 측정 회로를 더 포함할 수 있다.

상기 에이징 신호는 상기 패널들에 공급되는 복수의 제어 신호들 및 클럭 신호들을 포함하고, 상기 에이징 전원은 화소 전원 및 기준 전원 등을 포함할 수 있다.

본 발명의 실시예에 따른 패널 검사 시스템은 모기판으로부터 절단된 복수의 패널들을 공급하는 패널 공급부, 에이징 신호 및 에이징 전원을 통해 상기 패널들의 에이징을 진행하는 에이징부, 상기 에이징을 진행한 패널들의 양품 여부를 판정하는 검사부 및 상기 양품 여부 판정에 따라 상기 패널들을 양품과 불량품으로 구분하여 분리 이송하는 패널 인출부를 포함한다.

상기 에이징부는, 상기 복수의 패널들이 배치되는 팔레트, 상기 에이징 신호를 생성하는 에이징 신호 공급부, 상기 에이징 전원을 생성하는 에이징 전원 공급부 및 제어부를 포함하는 신호 발생기, 상기 에이징 신호 및 에이징 전원을 상기 복수의 패널들로 전달하는 복수의 배선기판들 및 상기 패널들이 상기 팔레트에 배치되기 전, 상기 배선기판들을 통해 상기 신호 발생기에 연결되어, 상기 배선기판들의 기판오류를 검출하는 테스트 보드를 포함한다.

상기 배선기판들은 상기 패널들과 연결되는 OLB단자 및 상기 신호 발생기와 연결되는 커넥터를 포함하고, 상기 신호 발생기는 제1 내지 제n 전원 패드들을 포함할 수 있다.

상기 제1 내지 제n 저항 소자들의 저항값은 동일할 수 있다.

상기 제어부는 상기 제1 내지 제n 저항 소자들에 흐르는 전류값들을 각각 측정하여, 모두 동일한 경우, 기판오류가 부존재하는 것으로 판정하고, 적어도 하나의 기준 범위를 벗어난 전류값이 측정되는 경우, 기판오류가 존재하는 것으로 판정할 수 있다.

상기 검사부는 상기 에이징을 완료한 패널들에 대해 색좌표 및 휘도 등과 같은 패널의 특성을 검사하는 특성 검사 및 불량 화소를 검출하는 이미지 검사를 포함할 수 있다.

본 발명의 일 실시예에 따른 에이징 장치 및 이를 포함하는 패널 검사 시스템은, 에이징 수행 전에 테스트 보드를 이용하여 연성 회로 기판의 손상 여부를 미리 검출함으로써, 패널의 손상을 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 패널의 검사 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 에이징 장치를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 에이징 장치의 신호 흐름을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 테스트 보드를 개략적으로 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 테스트 보드가 적용된 에이징 장치를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 테스트 보드가 적용된 에이징 장치의 내부 구성을 나타내는 도면이다.
도 7a 및 7b는 본 발명의 일 실시예에 따른 테스트 보드를 이용하여 연성 회로 기판의 손상 여부를 검출하는 방법을 설명하기 위한 도면이다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예컨대, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

도 1은 본 발명의 일 실시예에 따른 표시 패널의 검사 시스템을 나타내는 블록도이다. 도 2는 본 발명의 일 실시예에 따른 에이징 장치를 나타내는 도면이다.

도 1 및 도 2를 참조하면, 표시 패널의 검사 시스템(1)(또는, 패널 검사 시스템)은 패널 공급부(100), 에이징부(200), 검사부(300) 및 패널 인출부(400)를 포함할 수 있다.

본 발명의 일 실시예에 따르면, 패널 공급부(100)는 외부로부터 공급된 모기판(mother board)으로부터 절단된 복수의 패널(CE)들을 에이징부(200)로 이송시킬 수 있다.

에이징부(200)는 복수의 패널들(CE)에 대하여 에이징을 수행할 수 있다. 예를 들어, 에이징부(200)는 복수의 패널들(CE1 내지 CE10)에 에이징 신호들을 인가함으로써, 인위적으로 어느 정도 제품을 노화시키는 에이징을 수행할 수 있다.

에이징부(200)는 팔레트(210), 배선기판들(220) 및 신호 발생기(230)를 포함할 수 있다. 복수의 패널(CE)들은 팔레트(210)에 순차적으로 정렬될 수 있다. 패널(CE)들이 정렬된 복수의 팔레트(210)들은 복수의 신호 발생기(230)들과 각각 대응되도록 접속될 수 있다. 예를 들어, 에이징부(200)는 하나의 팔레트(210)에 열 개의 패널들(CE1 내지 CE10)들이 정렬되고, 이러한 팔레트(210) 열두 개가 신호 발생기(230)들 각각에 접속되어 동시에 에이징 과정이 수행될 수 있다.

팔레트(210)에 정렬된 복수의 패널(CE1 내지 CE10)들은 배선기판들(220)을 통해 신호 발생기(230)로부터 발생되는 구동전원들 및/또는 구동신호들(에이징 신호)을 수신할 수 있다. 배선기판들(220)은 통상적인 신호전달을 위한 회로 패턴이 구현되어 있으며, 일 단에는 패널(CE)과의 접속을 위한 복수의 OLB단자들(Outer Lead Bonding; OLB10 내지 OLB19)을 포함하고, 타 단에는 신호 발생기(230)와의 접속을 위한 복수의 커넥터들(CN1 내지 CN10)을 포함할 수 있다. 복수의 배선기판들(FC1 내지 FC10)은 가요성을 갖는 연성회로기판(Flexible Printed Circuit Board)으로 구현될 수 있다.

복수의 배선기판들(FC1 내지 FC10)은 그룹화될 수 있다. 예컨대, 제1 내지 제5 배선기판들(FC1 내지 FC5)은 제1 기판그룹(GFC1)으로 그룹화되고, 제6 내지 제10 배선기판들(FC6 내지 FC10)은 제2 기판그룹(GFC2)으로 그룹화될 수 있다. 실시예에 따라, 제1 기판그룹(GFC1)은 제1 내지 제5 배선기판들(FC1 내지 FC5)이 하나로 통합된 연성회로기판으로 구현되고, 제2 기판그룹(GFC2)은 제6 내지 제10 배선기판들(FC6 내지 FC10)이 하나로 통합된 연성회로기판으로 구현될 수 있다. 에이징부(200)에 대한 상세한 설명은 도 3을 통해 후술한다.

검사부(300)는 에이징 과정을 완료한 패널(CE)에 대해 색좌표 및 휘도 등과 같은 패널의 특성을 검사하는 특성 검사 및 불량 화소를 검출하는 이미지 검사 등을 수행할 수 있다.

본 발명의 일 실시예에 따르면, 검사부(300)는 점등된 패널(CE)을 촬영하는 휘도 감지용 촬영장치를 포함할 수 있다. 검사부(300)는 휘도 감지용 촬영장치를 통해 획득되는 패널(CE)의 이미지로부터 휘도를 영역별로 검출하여 휘도 값이 상대적으로 낮은 영역의 휘도를 자동으로 보정하는 특성 검사를 수행할 수 있다.

또한, 검사부(300)는 특성 검사를 수행한 패널(CE)을 촬영하는 이미지 카메라를 포함할 수 있다. 이미지 카메라는 패널(CE)의 각 화소 단위로 불량을 확인할 수 있는 초정밀 촬영이 가능한 카메라일 수 있다. 검사부(300)는 이미지 카메라를 통해 촬영된 패널(CE)의 이미지 데이터를 분석하여 불량 화소 부분을 검출해내는 이미지 검사를 수행할 수 있다. 검사부(300)는 불량 화소 부분을 마커를 통해 마킹할 수 있다.

패널 인출부(400)는 이미지 검사를 마친 패널(CE)을 양품과 불량품으로 구분하여 분리 이송시킬 수 있다. 일 실시예에 따르면, 작업자는 육안 검사를 통해 패널(CE)의 마킹된 부위의 불량 여부를 최종적으로 확정할 수 있다. 양품으로 판정된 패널(CE)들은 양품 패널 적재함에 차례로 적재되고, 불량품으로 판정된 패널(CE)들은 불량품 패널 적재함에 차례로 적재될 수 있다.

도 3은 본 발명의 일 실시예에 따른 에이징 장치의 신호 흐름을 나타내는 도면이다.

도 3을 참조하면, 에이징부(200)는 복수의 패널그룹들(CG1 및 CG2)을 포함할 수 있다. 실시예에 따라, 에이징부(200)는 제1 패널그룹(CG1) 및 제2 패널그룹(CG2)을 포함할 수 있다.

각각의 복수의 패널그룹들(CG1 및 CG2)은 복수의 패널들(즉, CE1 내지 CE5 또는 CE6 내지 CE10)을 포함할 수 있다.

예컨대, 제1 패널그룹(CG1)은 제1 내지 제5 패널들(CE1 내지 CE5)을 포함할 수 있고, 제2 패널그룹(CG2)은 제6 내지 제10 패널들(CE6 내지 CE10)을 포함할 수 있다.

제1 내지 제5 패널들(CE1 내지 CE5)은 제1 그룹 신호선(GL1)에 연결될 수 있고, 제6 내지 제10 패널들(CE6 내지 CE10)은 제2 그룹 신호선(GL2)에 연결될 수 있다. 즉, 그룹 신호선들(GL1 및 GL2)은 패널그룹들(CG1 및 CG2)에 대응될 수 있다.

제1 내지 제10 패널들(CE1 내지 CE10)은 제1 및 제2 그룹 신호선들(GL1 및 GL2)을 통해 에이징 신호들을 공급받을 수 있다.

각 에이징 신호는 각 패널들(CE1 내지 CE10)에 포함된 구성들에 인가되는 다양한 제어신호들 또는 클럭신호들을 포함할 수 있다.

제1 내지 제10 패널들(CE1 내지 CE10) 각각은 제1 내지 제10 전원선들(VL1 내지 VL10) 각각에 연결될 수 있다. 제1 내지 제10 패널들(CE1 내지 CE10)은 제1 내지 제10 전원선들(VL1 내지 VL10)을 통해 에이징 전원을 공급받을 수 있다. 즉, 전원선들(VL1 내지 VL10)은 패널들(CE1 내지 CE10)에 각각 대응될 수 있다.

다만, 제1 내지 제10 패널들(CE1 내지 CE10) 및 전원선의 연결 형태는 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제10 패널들(CE1 내지 CE10)은 하나의 전원선에 의해, 전원 공급부(232)로부터 동시에 에이징 전원을 공급받을 수 있다.

에이징 전원은 복수의 패널들(CE1 내지 CE10)에 대한 에이징을 수행하는데 이용되는 전원으로서, 예컨대, 화소전원, 기준전원 등을 포함할 수 있다.

도 2에 도시된 바와 같이, 그룹 신호선들(GL1 및 GL2) 및 전원선들(VL1 내지 VL10) 각각은 상응하는 배선기판들(FC1 내지 FC10) 또는 상응하는 기판그룹들(GFC1 및 GFC2)에 배치될 수 있다.

예컨대, 제1 그룹 신호선(GL1)은 제1 기판그룹(GFC1)에 포함된 제1 내지 제5 배선기판들(FC1 내지 FC5) 중 어느 하나에 배치되고, 제2 그룹 신호선(GL2)은 제2 기판그룹(GFC2)에 포함된 제6 내지 제10 배선기판들(FC6 내지 FC10) 중 어느 하나에 배치될 수 있다.

각각의 제1 내지 제10 전원선들(VL1 내지 VL10)은 제1 내지 제10 배선기판들(FC1 내지 FC10) 중 상응하는 어느 하나에 배치될 수 있다.

신호 발생기(230)는 에이징 신호 공급부(231), 전원 공급부(232) 및 제어부(233)를 포함할 수 있다.

에이징 신호 공급부(231)는 에이징 신호들을 생성할 수 있다.

에이징 신호 공급부(231)는 에이징 신호들을 제1 및 제2 그룹 신호선들(GL1 및 GL2)을 통해, 복수의 패널들(CE1 내지 CE10)로 공급할 수 있다. 즉, 에이징 신호 공급부(231)는 상응하는 에이징 신호를 상응하는 그룹 신호선들을 통해 상응하는 패널그룹(CG1 및 CG2)으로 공급할 수 있다.

예컨대, 에이징 신호 공급부(231)는 제1 그룹 신호선(GL1)을 통해 제1 패널그룹(CG1)으로 제1 에이징 신호를 공급하고, 제2 그룹 신호선(GL2)을 통해 제2 패널그룹(CG2)으로 제2 에이징 신호를 공급할 수 있다.

에이징 신호 공급부(231)는 제어부(233)로부터 에이징 신호 제어 신호(ASCS)를 수신할 수 있다. 에이징 신호 공급부(231)는 에이징 신호 제어 신호(ASCS)에 따라 동작할 수 있다.

전원 공급부(232)는 에이징 전원을 생성할 수 있다.

전원 공급부(232)는 에이징 전원을 제1 내지 제10 전원선들(VL1 내지 VL10)을 통해, 복수의 패널들(CE1 내지 CE10)로 공급할 수 있다. 즉, 전원 공급부(232)는 상응하는 에이징 전원을 상응하는 전원선을 통해 상응하는 패널로 공급할 수 있다.

예컨대, 전원 공급부(232)는 에이징 전원을 제1 내지 제10 패널들(CE1 내지 CE10)로 공급할 수 있다.

전원 공급부(232)는 제어부(233)로부터 전원 공급 제어 신호(VSCS)를 수신할 수 있다. 전원 공급부(232)는 전원 공급 제어 신호(VSCS)에 따라 동작할 수 있다.

제어부(233)는 신호 발생기(220)의 동작 전반을 제어할 수 있다. 즉, 제어부(233)는 에이징 신호 공급부(231) 및 전원 공급부(232)를 제어할 수 있다.

예컨대, 제어부(233)는 에이징 신호 제어 신호(ASCS) 및 전원 공급 제어 신호(VSCS)를 생성할 수 있다. 제어부(233)는 에이징 신호 제어 신호(ASCS)를 에이징 신호 공급부(231)로 전송하고, 전원 공급 제어 신호(VSCS)를 전원 공급부(232)로 전송할 수 있다.

제어부(233)는 에이징 신호 공급부(231) 및 전원 공급부(232)를 이용하여, 오류를 검출할 수 있다. 예컨대, 제어부(233)는 에이징 신호들의 전류 또는 전압 이상을 감지하여, 오류를 검출할 수 있다.

상기 오류는 기판오류 또는 패널오류를 포함할 수 있다. 본 명세서에서, 기판오류란, 복수의 배선기판들(FC1 내지 FC10) 중 적어도 어느 하나의 내부에 발생한 단락(Short), 번트(Burnt) 등을 의미하고, 패널오류란, 복수의 패널들(CE1 내지 CE10) 중 적어도 어느 하나의 내부에 발생한 단락, 번트 등을 의미한다.

에이징 과정을 진행하는 동안, 기판오류가 존재하는 경우, 패널오류가 함께 발생할 수 있다. 다시 말해, 내부에 단락, 번트 등이 존재하는 배선기판(220)에 정상 상태의 패널(CE)을 연결하여 에이징 과정을 진행하는 경우, 패널(CE)에도 단락, 번트 등이 유발될 수 있다.

따라서, 에이징 과정을 시작하기 전에 기판오류 존재 여부를 판별할 필요성이 있다. 이하, 도 4 내지 도 7b를 참조하여, 배선기판들(FC1 내지 FC10)의 오류 존재 여부를 판별하는 방법에 대해 설명한다.

도 4는 본 발명의 일 실시예에 따른 테스트 보드를 개략적으로 나타내는 도면이다. 도 5는 본 발명의 일 실시예에 따른 테스트 보드가 적용된 에이징 장치를 나타내는 도면이다.

도 2 내지 도 5를 참조하면, 에이징부(200)는 테스트 보드(240)를 포함할 수 있다.

테스트 보드(240)는 복수의 패널들(CE1 내지 CE10)에 대한 에이징 과정을 진행하기에 앞서, 복수의 배선기판들(FC1 내지 FC10)의 단락, 번트 등의 존재 여부를 판별하기 위한 회로 기판일 수 있다. 일 실시예에 따르면, 테스트 보드(240)는 복수의 패널들(CE1 내지 CE10)과 대응되는 독립된 회로 영역들(TB1 내지 TB10)을 포함할 수 있다. 복수의 회로 영역들(TB1 내지 TB10) 각각은 적어도 하나의 저항 소자를 포함할 수 있다. 복수의 저항 소자들은 후술할 OLB단자들(OLB20 내지 OLB29)과 각각 연결될 수 있다. 도 4에는 회로 영역들(TB1 내지 TB10)이 10개로 표현되었으나, 이에 한정되는 것은 아니고, 동시에 에이징 과정을 진행하려는 패널들(CE)의 개수에 상응되도록 설계될 수 있다.

복수의 회로 영역들(TB1 내지 TB10)은 일 영역에 OLB단자들(OLB20 내지 OLB29)을 각각 포함할 수 있다. 테스트 보드(240)의 OLB단자들(OLB20 내지 OLB29)은 배선기판들(FC1 내지 FC10)의 복수의 OLB단자들(OLB10 내지 OLB19)과 각각 대응되는 위치에 형성될 수 있다. 따라서, 테스트 보드(240)가 팔레트(210) 상에 배치되는 경우, 테스트 보드(240)의 복수의 OLB단자들(OLB20 내지 OLB29)은 배선기판들(FC1 내지 FC10)의 복수의 OLB단자들(OLB10 내지 OLB19)과 각각 연결될 수 있다.

일 실시예에 따르면, 제어부(233)는 에이징 신호 공급부(231) 및 전원 공급부(232)를 이용하여, 테스트 신호를 생성할 수 있다. 제어부(233)는 테스트 신호를 제1 및 제2 그룹 신호선들(GL1 및 GL2) 및 제1 내지 제10 전원선들(VL1 내지 VL10)을 통해, 테스트 보드(240)로 공급할 수 있다.

테스트 신호는 복수의 배선기판들(FC1 내지 FC10)에 대한 기판오류 존재 여부를 판별하는데 이용되는 신호로서, 테스트 보드(240) 및 배선기판들(FC1 내지 FC10)에 인가되는 테스트 전압일 수 있다.

이하, 도 6 및 도 7b를 참조하여, 기판오류를 검출하는 구체적인 방법에 대해 설명한다.

도 6은 본 발명의 일 실시예에 따른 테스트 보드가 적용된 에이징 부의 내부 구성을 나타내는 도면이다.

도 2, 도 3, 도 5 및 도 6을 참조하면, 복수의 배선기판들(FC1 내지 FC10)에 대한 기판오류 존재 여부를 판별하는 과정은 동시에 진행될 수 있다. 일 실시예에 따르면, 제어부(232)는 에이징 신호 공급부(231) 및 전원 공급부(232)를 이용하여, 제1 회로 영역(TB1)에 인가되는 테스트 신호와 동일한 테스트 신호를 나머지 제2 내지 제 10 회로 영역들(TB2 내지 TB10)에 각각 인가할 수 있다. 따라서, 설명의 편의를 위해 이하, 제1 회로 영역(TB1)을 기준으로 설명한다.

테스트 보드(240)의 제1 회로 영역(TB1)은 제1 배선기판(FC1)을 통해 신호 발생기(230)와 연결될 수 있다.

제1 회로 영역(TB1)은 제1 내지 제n 저항 소자들(R1 내지 Rn, 단, n은 2 이상의 정수)을 포함할 수 있다. 저항 소자의 개수는 신호 발생기(230)로부터 제1 패널(CE1)로 에이징 신호 및 에이징 전원을 공급하는 배선의 개수와 동일할 수 있다. 즉, 제1 패널(CE1)은 복수의 제어 신호들, 클럭 신호들, 화소 전원 및 기준 전원 등을 n개의 배선들을 통해 공급받을 수 있다.

일 실시예에 따르면, 제1 내지 제n 저항 소자들(R1 내지 Rn)의 일 단은 후술할 제1 배선기판(FC1)의 제1 내지 제n 패드 전극들(PD1 내지 PDn)과 각각 연결되고, 제1 내지 제n 저항 소자들(R1 내지 Rn)의 타 단은 상호 연결될 수 있다.

일 실시예에 따르면, 제1 배선기판(FC1)은 제1 회로 영역(TB1)과 연결되는 일 단에 제1 OLB단자(OLB10)을 포함할 수 있고, 제1 OLB단자(OLB10)는 제1 내지 제n 패드 전극들(PD1 내지 PDn)을 포함할 수 있다. 또한, 제1 배선기판(FC1)은 신호 발생기(230)와 연결되는 타 단에 제1 커넥터(CN1)를 포함할 수 있다. 제1 커넥터(CN1)는 제1 내지 제n 패드 전극들(PD1 내지 PDn) 각각과 연결되는 전원선들의 단자일 수 있다. 제1 커넥터(CN1)와 연결되는 신호 발생기(230)는 제1 내지 제n 전원 패드들(V1 내지 Vn)을 포함할 수 있다.

제어부(233)는 제1 내지 제n 전원 패드들(V1 내지 Vn)을 통해 제1 배선기판(FC1) 및 테스트 보드(240)에 테스트 신호를 개별적으로 인가할 수 있다. 일 실시예에 따르면, 제어부(233)는 순차적으로 테스트하고자 하는 제1 배선기판(FC1)의 패드 전극(PD)에만 테스트 전압을 인가하고, 나머지 패드 전극들(PD)에는 OV 의 전압을 인가하여 제1 배선기판(FC1)의 기판오류 존재 여부를 판별할 수 있다.

예를 들어, 테스트 보드(240)의 제1 회로 영역(TB1)이 20개의 저항 소자들(R1 내지 R20)을 포함하고, 각각의 저항 소자들은 10Ω의 저항값을 갖는 것으로 가정한다. 즉, n은 20인 것으로 가정한다. 제어부(233)가 제1 전원 패드(V1)를 통해 10V의 전압을 제1 패드 전극(PD1)에 테스트 신호로 인가하고, 제2 내지 제 20 전원 패드들(V2 내지 V20) 각각을 통해 제2 내지 제20 패드 전극들(PD2 내지 PD20)에 0V의 전압을 인가한 후, 제1 저항 소자(R1)에 흐르는 전류 값을 측정하는 경우, 약 0.95A(또는, 약 1A)의 전류가 흐르는 것을 확인할 수 있다. 이 때, 테스트 보드(240)의 제1 내지 제20 의 저항 소자들(R1 내지 R2)은 제1 저항 소자(R1)와 나머지 제 2 내지 제 20 저항 소자들(R2 내지 R20)이 직렬로 연결되고, 제 2 내지 제 20 저항 소자들(R2 내지 R20)은 서로 병렬로 연결될 수 있다. 따라서, 제1 내지 제20의 저항 소자들(R1 내지 R20)의 등가 저항은 약 10.5Ω일 수 있다.

이어서, 제어부(233)는 제2 전원 패드(V2)를 통해 10V 크기의 전압을 제2 패드 전극(PD2)에 테스트 신호로 인가하고, 제1 전원 패드(V1) 및 제3 내지 제 20 전원 패드들(V3 내지 V20)을 각각을 통해 제1 패드 전극(PD1) 및 제3 내지 제 20 패드 전극들(PD3 내지 PD20)에 0V의 전압을 인가한 후, 제2 저항 소자(R2)에 흐르는 전류 값을 측정하는 경우, 제1 저항 소자(R1)에 흐르는 전류 값과 실질적으로 동일하게 약 0.95A의 전류가 흐르는 것을 확인할 수 있다. 즉, 제1 내지 제20 저항 소자들(R1 내지 R20)에 흐르는 전류는 저항 편차에 의해 일정 값 내에서 차이가 발생할 수 있다.

제어부(233)는 위와 같은 방법으로 나머지 제3 내지 제20 저항(R3 내지 R20)에 흐르는 전류 값들을 순차적으로 측정할 수 있다. 제1 배선기판(FC1)의 복수의 패드 전극들(PD1 내지 PD20)이 단락, 번트 등과 같은 결함이 존재하지 않는 정상 상태인 경우, 제1 내지 제20 저항(R1 내지 R20)에 흐르는 전류 값을 모두 동일할 수 있다. 이와 같은 경우, 제어부(233)는 제1 배선기판(FC1)이 기판오류가 존재하지 않는 것으로 판정할 수 있다.

일 실시예에 따르면, 신호 발생기(230)의 제어부(233)는 제1 내지 제 20 전원 패드들(V1 내지 V20)에 테스트 신호를 인가하고, 테스트 신호가 인가된 패드의 전류값을 측정하여, 제1 내지 제20 저항 소자들(R1 내지 R20)에 흐르는 전류값을 측정할 수 있다. 다만, 제1 내지 제20 저항 소자들(R1 내지 R20)에 흐르는 전류값을 측정하는 방법은 이에 한정되는 것은 아니다. 예를 들어, 테스트 보드(240)는 제1 내지 제 20 패드 전극들(PD1 내지 PD20) 및 제1 내지 제20 저항 소자들(R1 내지 R20) 사이에 각각 직렬 연결된 전류 측정 회로를 더 포함할 수 있다.

도 7a 및 7b는 본 발명의 일 실시예에 따른 테스트 보드를 이용하여 연성 회로 기판의 손상 여부를 검출하는 방법을 설명하기 위한 도면이다.

도 7a를 참조하면, 제1 배선기판(FC1)에 포함된 제1 패드 전극(PD1)과 제2 패드 전극(PD2) 사이에 단락(short)이 발생하였다는 점에서 도 6에 도시된 정상 상태의 제1 배선기판(FC1)과 차이점이 있다.

도 6의 설명과 같이, 테스트 보드(240)의 제1 회로 영역(TB1)이 20저항 소자들(R1 내지 R20)을 포함하고, 각각의 저항 소자들은 10Ω의 저항값을 갖는 것으로 가정한다. 즉, n은 20인 것으로 가정한다. 제어부(233)가 제1 전원 패드(V1)를 통해 10V의 전압을 제1 패드 전극(PD1)에 테스트 신호로 인가하고, 제2 내지 제 20 전원 패드들(V2 내지 V20) 각각을 통해 제2 내지 제20 패드 전극들(PD2 내지 PD20)에 0V의 전압을 인가한 후, 제1 저항 소자(R1)에 흐르는 전류 값을 측정하는 경우, 0A의 전류가 흐르는 것을 확인할 수 있다.

제1 패드 전극(PD1)에 인가된 테스트 전압에 의한 전류가 제2 패드 전극(PD2)을 통해 흐르게 되므로, 제1 저항(R1)으로 전류가 흐르지 않을 수 있다. 이와 같은 경우, 제어부(233)는 제1 배선기판(FC1)이 기판오류가 존재하는 것으로 판정할 수 있다.

제1 패드 전극(PD1)에 기판오류가 발생한 경우를 예로 들어 설명하였으나, 복수의 패드 전극들(PD1 내지 PD20) 중 어느 패드 전극(PD)에서 기판오류가 발생한 것인지를 검출하기 위해 제어부(233)는 제1 패드 전극(PD1)부터 제20 패드 전극(PD2)까지 순차적으로 테스트 전원을 인가하여 테스트 보드(240)의 복수의 저항 소자들(R1 내지 R20)에 흐르는 전류 값을 측정할 수 있다. 제어부(233)는 복수의 저항 소자들(R1 내지 R20)에 흐르는 전류 값을 측정한 결과 0A의 전류가 흐르는 것을 확인하는 경우 제1 배선기판(FC1)이 기판오류가 존재하는 것으로 판정할 수 있다.

도 7b를 참조하면, 제1 배선기판(FC1)에 포함된 제1 패드 전극(PD1) 에 단선(open)이 발생하였다는 점에서 도 6에 도시된 정상 상태의 제1 배선기판(FC1)과 차이점이 있다.

도 6의 설명과 같이, 테스트 보드(240)의 제1 회로 영역(TB1)이 20저항 소자들(R1 내지 R20)을 포함하고, 각각의 저항 소자들은 10Ω의 저항값을 갖는 것으로 가정한다. 즉, n은 20인 것으로 가정한다. 제어부(233)가 제1 전원 패드(V1)를 통해 10V의 전압을 제1 패드 전극(PD1)에 테스트 신호로 인가하고, 제2 내지 제 20 전원 패드들(V2 내지 V20) 각각을 통해 제2 내지 제20 패드 전극들(PD2 내지 PD20)에 0V의 전압을 인가한 후, 제1 저항 소자(R1)에 흐르는 전류 값을 측정하는 경우, 0A의 전류가 흐르는 것을 확인할 수 있다. 제1 패드 전극(PD1)에 발생한 단선으로 인해 제1 저항(R1)으로 전류가 흐르지 않을 수 있다. 이와 같은 경우, 제어부(233)는 제1 배선기판(FC1)이 기판오류가 존재하는 것으로 판정할 수 있다.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

1: 표시 패널의 검사 시스템
100: 패널 공급부
200: 에이징부
210: 팔레트
220: 배선기판
230: 신호 발생기
240: 테스트 보드
300: 검사부
400: 패널 인출부
CE1~CE10: 제1 내지 제10 패널들
FC1~FC10: 제1 내지 제10 배선기판들
TB1~TB10: 제1 내지 제10 회로 영역들

Claims

복수의 패널들이 배치되는 팔레트;
에이징 신호를 생성하는 에이징 신호 공급부, 에이징 전원을 생성하는 에이징 전원 공급부 및 제어부를 포함하는 신호 발생기;
상기 에이징 신호 및 에이징 전원을 상기 복수의 패널들로 전달하는 복수의 배선기판들; 및
상기 패널들이 상기 팔레트에 배치되기 전, 상기 배선기판들을 통해 상기 신호 발생기에 연결되어, 상기 배선기판들의 기판오류를 검출하는 테스트 보드를 포함하는 에이징 장치.
제1 항에 있어서,
상기 테스트 보드는 상기 복수의 패널들 각각과 대응되는 복수의 독립된 회로 영역들을 포함하는 회로 기판으로서, 상기 회로 영역들은 제1 내지 제n 저항 소자들을 포함하는 에이징 장치.
제2 항에 있어서,
상기 제어부는 상기 에이징 신호 공급부 및 상기 에이징 전원 공급부를 통해 상기 테스트 보드에 테스트 신호를 인가하도록 제어하는 에이징 장치.
제3 항에 있어서,
상기 배선기판들은 상기 패널들과 연결되는 OLB(Outer Lead Bonding)단자 및 상기 신호 발생기와 연결되는 커넥터를 포함하고, 상기 신호 발생기는 제1 내지 제n 전원 패드들을 포함하되,
상기 OLB단자는 제1 내지 제n 패드 전극들을 포함하고, 상기 제1 내지 제n 패드 전극들은 상기 제1 내지 제n 저항 소자들과 각각 연결되고,
상기 제1 내지 제n 전원 패드들 각각은 상기 커넥터를 통해 상기 제1 내지 제n 패드 전극들과 연결되는 에이징 장치.
제4 항에 있어서,
상기 제1 내지 제n 저항 소자들은 상기 제1 내지 제n 패드 전극들과 각각 연결된 일 단의 반대 단인 타 단이 상호 연결되고,
상기 제1 내지 제n 저항 소자들의 저항값은 동일한 에이징 장치.
제4 항에 있어서,
상기 제어부는, 상기 제1 내지 제n 전원 패드들 각각을 통해, 상기 제1 내지 제n 패드 전극들에 순차적으로 상기 테스트 신호를 인가하고, 상기 테스트 신호가 인가되지 않은 나머지 패드 전극들에 기준 전압을 인가하도록 제어하는 에이징 장치.
제6 항에 있어서,
상기 제어부는 상기 제1 내지 제n 저항 소자들에 흐르는 전류값들을 각각 측정하여, 모두 동일한 경우, 기판오류가 부존재하는 것으로 판정하고, 적어도 하나의 전류값이 기준 범위를 벗어난 경우, 기판오류가 존재하는 것으로 판정하는 에이징 장치.
제 7항에 있어서,
상기 제어부는 제1 내지 제n 전원 패드들 중 상기 테스트 신호가 인가되는 전원 패드에 대해 전류값을 측정하는 에이징 장치.
제 7항에 있어서,
상기 테스트 보드는 상기 제1 내지 제 20 패드 전극들 및 제1 내지 제20 저항 소자들 사이에 각각 직렬 연결된 전류 측정 회로를 더 포함하는 에이징 장치.
제1 항에 있어서,
상기 에이징 신호는 상기 패널들에 공급되는 복수의 제어 신호들 및 클럭 신호들을 포함하고, 상기 에이징 전원은 화소 전원 및 기준 전원 등을 포함하는 에이징 장치.
모기판으로부터 절단된 복수의 패널들을 공급하는 패널 공급부;
에이징 신호 및 에이징 전원을 통해 상기 패널들의 에이징을 진행하는 에이징부;
상기 에이징을 진행한 패널들의 양품 여부를 판정하는 검사부; 및
상기 양품 여부 판정에 따라 상기 패널들을 양품과 불량품으로 구분하여 분리 이송하는 패널 인출부를 포함하되,
상기 에이징부는,
상기 복수의 패널들이 배치되는 팔레트;
상기 에이징 신호를 생성하는 에이징 신호 공급부, 상기 에이징 전원을 생성하는 에이징 전원 공급부 및 제어부를 포함하는 신호 발생기;
상기 에이징 신호 및 에이징 전원을 상기 복수의 패널들로 전달하는 복수의 배선기판들; 및
상기 패널들이 상기 팔레트에 배치되기 전, 상기 배선기판들을 통해 상기 신호 발생기에 연결되어, 상기 배선기판들의 기판오류를 검출하는 테스트 보드를 포함하는 패널 검사 시스템.
제11 항에 있어서,
상기 테스트 보드는 상기 복수의 패널들 각각과 대응되는 복수의 독립된 회로 영역들을 포함하는 회로 기판으로서, 상기 회로 영역들은 제1 내지 제n 저항 소자들을 포함하는 패널 검사 시스템.
제12 항에 있어서,
상기 제어부는 상기 에이징 신호 공급부 및 상기 에이징 전원 공급부를 통해 상기 테스트 보드에 테스트 신호를 인가하도록 제어하는 패널 검사 시스템.
제13 항에 있어서,
상기 배선기판들은 상기 패널들과 연결되는 OLB단자 및 상기 신호 발생기와 연결되는 커넥터를 포함하고, 상기 신호 발생기는 제1 내지 제n 전원 패드들을 포함하되,
상기 OLB단자는 제1 내지 제n 패드 전극들을 포함하고, 상기 제1 내지 제n 패드 전극들은 상기 제1 내지 제n 저항 소자들과 각각 연결되고,
상기 제1 내지 제n 전원 패드들 각각은 상기 커넥터를 통해 상기 제1 내지 제n 패드 전극들과 연결되는 패널 검사 시스템.
제14 항에 있어서,
상기 제1 내지 제n 저항 소자들은 상기 제1 내지 제n 패드 전극들과 각각 연결된 일 단의 반대 단인 타 단이 상호 연결되고,
상기 제1 내지 제n 저항 소자들의 저항값은 동일한 패널 검사 시스템.
제14 항에 있어서,
상기 제어부는, 상기 제1 내지 제n 전원 패드들 각각을 통해, 상기 제1 내지 제n 패드 전극들에 순차적으로 상기 테스트 신호를 인가하고, 상기 테스트 신호가 인가되지 않은 나머지 패드 전극들에 기준 전압을 인가하도록 제어하는 패널 검사 시스템.
제16 항에 있어서,
상기 제어부는 상기 제1 내지 제n 저항 소자들에 흐르는 전류값들을 각각 측정하여, 모두 동일한 경우, 기판오류가 부존재하는 것으로 판정하고, 적어도 하나의 기준 범위를 벗어난 전류값이 측정되는 경우, 기판오류가 존재하는 것으로 판정하는 패널 검사 시스템.
제 17항에 있어서,
상기 제어부는 제1 내지 제n 전원 패드들 중 상기 테스트 신호가 인가되는 전원 패드에 대해 전류값을 측정하는 패널 검사 시스템.
제 17항에 있어서,
상기 테스트 보드는 상기 제1 내지 제 20 패드 전극들 및 제1 내지 제20 저항 소자들 사이에 각각 직렬 연결된 전류 측정 회로를 더 포함하는 패널 검사 시스템.
제11 항에 있어서,
상기 검사부는 상기 에이징을 완료한 패널들에 대해 색좌표 및 휘도 등과 같은 패널의 특성을 검사하는 특성 검사 및 불량 화소를 검출하는 이미지 검사를 포함하는 패널 검사 시스템.