KR20210041584A - 표면 처리 조성물과 방법 - Google Patents

표면 처리 조성물과 방법 Download PDF

Info

Publication number
KR20210041584A
KR20210041584A KR1020217005953A KR20217005953A KR20210041584A KR 20210041584 A KR20210041584 A KR 20210041584A KR 1020217005953 A KR1020217005953 A KR 1020217005953A KR 20217005953 A KR20217005953 A KR 20217005953A KR 20210041584 A KR20210041584 A KR 20210041584A
Authority
KR
South Korea
Prior art keywords
trialkylsilyl
surface treatment
treatment composition
bis
semiconductor substrate
Prior art date
Application number
KR1020217005953A
Other languages
English (en)
Inventor
윌리엄 에이. 보이착
카즈타카 타카하시
아츠시 미즈타니
기영 박
Original Assignee
후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. filed Critical 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Publication of KR20210041584A publication Critical patent/KR20210041584A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/63—Additives non-macromolecular organic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C08K5/541—Silicon-containing compounds containing oxygen
    • C08K5/5415—Silicon-containing compounds containing oxygen containing at least one Si—O bond
    • C08K5/5419—Silicon-containing compounds containing oxygen containing at least one Si—O bond containing at least one Si—C bond
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C08K5/548—Silicon-containing compounds containing sulfur
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/20—Diluents or solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Detergent Compositions (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

이 개시내용은 웨이퍼의 표면 위에 배치된 패턴을 갖는 웨이퍼를 처리하기 위한 방법 및 조성물에 관한 것이다.

Description

표면 처리 조성물과 방법
관련 출원에 대한 상호 참조
본 출원은 2019년 3월 20일에 출원된 미국 가출원 일련 번호 62/820,905, 2018년 11월 7일에 출원된 미국 가출원 일련 번호 62/756,644, 및 2018년 7월 30일에 출원된 미국 가출원 일련 번호 62/712,006에 대한 우선권을 주장하고, 그 내용은 본원에 전부 참조로 포함된다.
기술 분야
이 개시내용은 일반적으로 표면 처리에 관한 것이고, 보다 구체적으로는 소수성 층의 형성이 요구되는 반도체 표면의 액체 처리에 관한 것이다.
20 nm 미만의 임계 치수에서, 습식 세정 및 건조 중에 FinFET 및 유전체 스택의 패턴 붕괴는 반도체 제조 공정에서 주요 문제가 되었다. 통상적인 패턴 붕괴 이론은 헹굼 및 건조 중의 높은 모세관 힘(capillary forces)을 붕괴 현상을 일으키는 주요 원인으로 나타낸다. 그러나, 다른 화학적 및 기판 특성, 즉, 액체의 표면 장력과 점성도, 기판의 기계적 강도, 패턴 밀도와 종횡비, 및 세정제 화학 물질에 의한 기판 표면의 손상이 또한 중요한 역할을 할 수 있다.
반도체 기판(예를 들어, 실리콘 또는 구리 웨이퍼)의 표면에 소수성 층(예를 들어, 소수성 단일 층)을 제공하는 낮은 표면 장력 조절 유체는 건조 과정 중에 패턴을 붕괴시키는 모세관 힘을 최소화할 수 있는 것으로 밝혀졌다. 이론에 얽매이기를 원하는 것은 아니지만, 라플라스 압력(Laplace pressure)은 접촉각, 즉, 액체(예를 들어, 물)가 기판 표면과 접촉할 때 생성하는 각도가 90도 또는 그에 가까울 때 최소화되는 것으로 여겨진다. 이것은 낮은 표면 장력 유체의 존재와 조합하여 패턴을 붕괴시키는 힘을 크게 줄일 수 있다.
일반적으로, 이 개시내용은 반도체 기판(예를 들어, 패턴화된 웨이퍼)의 패턴화된 표면을 처리하기 위한 방법 및 조성물을 제공하고, 여기에서 소수성 층이 표면 위에 형성되어, 반도체 제조 공정에서 표면이 전형적인 세정 및 건조 단계를 거칠 때 패턴 붕괴를 최소화하거나 방지한다. 본원에 개시된 방법은 처리된 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면 위에 소수성 층을 형성하는 조성물을 사용한다.
일 양상에서, 이 개시내용은 웨이퍼의 표면 위에 배치된 패턴을 갖는 반도체 기판을 처리하기 위한 방법을 특징으로 한다. 이러한 방법은, 표면 처리 층이 적어도 약 50도의 물 접촉각을 갖도록 표면 처리 층을 형성하기 위해 표면을 표면 처리 조성물과 접촉시키는 단계를 포함할 수 있다. 표면 처리 조성물은 적어도 1종의 용매(예를 들어, 적어도 1종의 유기 용매)와, 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택된 적어도 1종의 트리알킬실릴 화합물을 포함할 수 있다(예를 들어, 포함하거나, 이루어지거나, 필수 구성될 수 있다). 표면 처리 조성물은 프로필렌 글리콜 메틸 에테르 아세테이트가 실질적으로 없고, 적어도 1종의 트리알킬실릴 화합물 이외의 추가 Si 함유 화합물(예를 들어, 디실록산과 같은 실록산, 실란, 또는 실라잔)이 실질적으로 없을 수 있다. 패턴은 최대 약 20 nm의 치수를 갖는 피처(feature)를 포함할 수 있다.
다른 양상에서, 이 개시내용은, (1) 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택되는, 표면 처리 조성물 중 약 0.1 중량% 내지 약 15 중량%의 양으로 존재하는 적어도 1종의 트리알킬실릴 화합물과; (2) 표면 처리 조성물 중 약 1 중량% 내지 약 99 중량%의 양으로 존재하는 적어도 1종의 용매(예를 들어, 적어도 1종의 유기 용매)를 포함하는(예를 들어, 포함하거나, 이루어지거나, 필수 구성되는) 표면 처리 조성물을 특징으로 한다. 표면 처리 조성물은 프로필렌 글리콜 메틸 에테르 아세테이트가 실질적으로 없고, 적어도 1종의 트리알킬실릴 화합물 이외의 추가 Si 함유 화합물(예를 들어, 디실록산과 같은 실록산, 실란, 또는 실라잔)이 실질적으로 없을 수 있다.
다른 양상에서, 이 개시내용은 웨이퍼의 표면 위에 배치된 패턴을 갖는 반도체 기판을 처리하기 위한 방법을 특징으로 한다. 이러한 방법은, 표면 처리 층이 적어도 약 50도의 물 접촉각을 갖도록 표면 처리 층을 형성하기 위해 표면을 표면 처리 조성물과 접촉시키는 단계를 포함할 수 있다. 표면 처리 조성물은 적어도 1종의 실록산 화합물과, 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택된 적어도 1종의 트리알킬실릴 화합물을 포함할 수 있다(예를 들어, 포함하거나, 이루어지거나, 필수 구성될 수 있다). 패턴은 최대 약 20 nm의 치수를 갖는 피처를 포함할 수 있다.
다른 양상에서, 이 개시내용은, (1) 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택되는, 표면 처리 조성물 중 약 0.1 중량% 내지 약 15 중량%의 양으로 존재하는 적어도 1종의 트리알킬실릴 화합물과; (2) 표면 처리 조성물 중 약 85 중량% 내지 약 99.9 중량%의 양으로 존재하는 적어도 1종의 실록산 화합물을 포함하는(예를 들어, 포함하거나, 이루어지거나, 필수 구성되는) 표면 처리 조성물을 특징으로 한다.
다른 양상에서, 이 개시내용은 웨이퍼의 표면 위에 배치된 패턴을 갖는 반도체 기판을 처리하기 위한 방법을 특징으로 한다. 이러한 방법은, 표면 처리 층이 적어도 약 50도의 물 접촉각을 갖도록 표면 처리 층을 형성하기 위해 표면을 표면 처리 조성물과 접촉시키는 단계를 포함할 수 있다. 표면 처리 조성물은 적어도 1종의 용매, 적어도 1종의 설폰산 또는 그의 염과, 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택된 적어도 1종의 트리알킬실릴 화합물을 포함할 수 있다(예를 들어, 포함하거나, 이루어지거나, 필수 구성될 수 있다). 표면 처리 조성물은 적어도 1종의 트리알킬실릴 화합물 이외의 추가 Si 함유 화합물이 실질적으로 없을 수 있다. 패턴은 최대 약 20 nm의 치수를 갖는 피처를 포함할 수 있다.
다른 양상에서, 이 개시내용은, (1) 표면 처리 조성물 중 약 0.01 중량% 내지 약 10 중량%의 양으로 존재하는 적어도 1종의 설폰산 또는 그의 염; (2) 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택되는, 표면 처리 조성물 중 약 0.1 중량% 내지 약 15 중량%의 양으로 존재하는 적어도 1종의 트리알킬실릴 화합물; 및 (3) 표면 처리 조성물 중 약 1 중량% 내지 약 99 중량%의 양으로 존재하는 적어도 1종의 용매를 포함하는(예를 들어, 포함하거나, 이루어지거나, 필수 구성되는) 표면 처리 조성물을 특징으로 한다. 표면 처리 조성물은 적어도 1종의 트리알킬실릴 화합물 이외의 추가 Si 함유 화합물이 실질적으로 없을 수 있다.
다른 양상에서, 이 개시내용은 반도체 기판과, 반도체 기판에 의해 지지되는 본원에 기술된 표면 처리 조성물을 포함하는 물품을 특징으로 한다.
본 발명의 다른 특징, 목적, 및 이점은 발명의 설명 및 청구범위로부터 명백해질 것이다.
일부 구현예에서, 이 개시내용은 표면 처리 방법에 관한 것이다. 이러한 방법은, 예를 들어, 기판(예를 들어, 실리콘 또는 구리 웨이퍼와 같은 반도체 기판)의 표면(예를 들어, 패턴을 갖는 표면)을, 적어도 1종(예를 들어, 2종, 3종, 또는 4종)의 용매와, 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택된 적어도 1종(예를 들어, 2종, 3종, 또는 4종)의 트리알킬실릴 화합물을 포함하는 표면 처리 조성물과 접촉시킴으로써 수행될 수 있다. 패턴은 최대 약 20 nm의 치수를 갖는 피처를 포함할 수 있다. 일반적으로, 표면 처리 조성물은 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면 위에 표면 처리 층(예를 들어, 소수성 단일 층)을 형성한다.
일부 구현예에서, 표면 처리 조성물은 프로필렌 글리콜 메틸 에테르 아세테이트가 실질적으로 없고/없거나 적어도 1종의 트리알킬실릴 화합물 이외의 추가 Si 함유 화합물이 실질적으로 없을 수 있다. 본원에 사용된 바와 같이, "실질적으로 없는(substantially free)"이라는 용어는, 성분의 중량%가 최대 약 0.1%(예를 들어, 최대 약 0.05%, 최대 약 0.01%, 최대 약 0.005%, 최대 약 0.001%, 또는 약 0%)인 것을 나타낸다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물로 처리될 수 있는 반도체 기판은 실리콘, 실리콘 게르마늄, 실리콘 질화물, 구리, GaAs와 같은 III-V 족 화합물, 또는 이들의 임의의 조합으로 구성된다. 일부 구현예에서, 반도체 기판은 실리콘 웨이퍼, 구리 웨이퍼, 실리콘 이산화물 웨이퍼, 실리콘 질화물 웨이퍼, 실리콘 옥시질화물 웨이퍼, 탄소 도핑된 실리콘 산화물 웨이퍼, SiGe 웨이퍼, 또는 GaAs 웨이퍼일 수 있다. 반도체 기판은 이들의 표면 위에 상호 연결 피처(interconnect feature){예를 들어, 금속 라인(metal line) 및 유전체 재료}와 같은 노출된 집적 회로 구조를 추가로 포함할 수 있다. 상호 연결 피처에 사용된 금속 및 금속 합금은 알루미늄, 구리와 합금된 알루미늄, 구리, 티탄, 탄탈, 코발트, 니켈, 실리콘, 폴리실리콘, 티탄 질화물, 탄탈 질화물, 주석, 텅스텐, SnAg, SnAg/Ni, CuNiSn, CuCoCu, 및/또는 CoSn을 포함하지만, 이에 제한되지는 않는다. 반도체 기판은 또한 층간 유전체 층, 실리콘 산화물 층, 실리콘 질화물 층, 티탄 질화물 층, 실리콘 탄화물 층, 실리콘 산화물 탄화물 층, 실리콘 산화물 질화물 층, 티탄 산화물 층, 및/또는 탄소 도핑된 실리콘 산화물 층을 포함할 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물로 처리될 반도체 기판 표면은 SiO2, SiN, TiN, SiOC, SiON, Si, SiGe, Ge, 및/또는 W를 함유하는 피처를 포함한다. 일부 구현예에서, 기판 반도체 표면은 SiO2 및/또는 SiN을 함유하는 피처를 포함한다.
일반적으로, 본원에 기술된 표면 처리 조성물로 처리될 반도체 기판 표면은 이전의 반도체 제조 공정(예를 들어, 포토레지스트 층을 적용하는 단계, 포토레지스트 층을 화학 방사선에 노출시키는 단계, 포토레지스트 층을 현상하는 단계, 포토레지스트 층 아래의 반도체 기판을 에칭하는 단계, 및/또는 포토레지스트 층을 제거하는 단계를 포함하는 리소그래피 공정)에 의해 형성된 패턴을 포함한다. 일부 구현예에서, 패턴은 최대 약 20 nm(예를 들어, 최대 약 15 nm, 최대 약 10 nm, 또는 최대 약 5 nm) 및/또는 적어도 약 1 nm(예를 들어, 적어도 약 2 nm 또는 적어도 약 5 nm)의 적어도 1종(예를 들어, 2종 또는 3종)의 치수(예를 들어, 길이, 너비, 및/또는 깊이)를 갖는 피처를 포함할 수 있다.
일반적으로, 본원에 기술된 표면 처리 조성물은 적어도 1종(2종, 3종, 또는 4종)의 트리알킬실릴 화합물과, 적어도 1종(예를 들어, 2종, 3종, 또는 4종)의 용매를 포함할 수 있다. 일부 구현예에서, 트리알킬실릴 화합물은 SiR3 기를 포함할 수 있고, 여기에서 각각의 R은 독립적으로 C1-C16 알킬 또는 C1-C16 할로알킬일 수 있다. 예를 들어, 트리알킬실릴 화합물은 트리메틸실릴기, 트리에틸실릴기, 트리프로필실릴기, 또는 트리부틸실릴기를 포함할 수 있다.
일부 구현예에서, 트리알킬실릴 화합물은 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택될 수 있다. 본원에 기술된 표면 처리 조성물에 사용될 수 있는 적합한 트리알킬실릴 화합물의 예는 트리알킬실릴 메탄설포네이트, 트리알킬실릴 트리플루오로메탄설포네이트(즉, 트리알킬실릴 트리플레이트), 트리알킬실릴 퍼플루오로부탄설포네이트, 트리알킬실릴 p-톨루엔설포네이트, 트리알킬실릴 벤젠설포네이트, 트리알킬실릴 트리플루오로아세테이트, 트리알킬실릴 트리클로로아세테이트, 및 트리알킬실릴 트리브로모아세테이트를 포함한다. 적합한 트리알킬실릴 화합물의 구체적인 예는 트리메틸실릴 트리플루오로메탄설포네이트이다.
일부 구현예에서, 적어도 1종의 트리알킬실릴 화합물은 본원에 기술된 표면 처리 조성물 중 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.3 중량%, 적어도 약 0.4 중량%, 적어도 약 0.5 중량%, 적어도 약 0.6 중량%, 적어도 약 0.7 중량%, 적어도 약 0.8 중량%, 적어도 약 0.9 중량%, 적어도 약 1 중량%, 적어도 약 2 중량%, 적어도 약 3 중량%, 적어도 약 4 중량%, 적어도 약 5 중량%, 적어도 약 6 중량%, 적어도 약 7 중량%, 적어도 약 8 중량%, 또는 적어도 약 9 중량%) 내지 최대 약 15 중량%(예를 들어, 최대 약 14 중량%, 최대 약 13 중량%, 최대 약 12 중량%, 최대 약 11 중량%, 최대 약 10 중량%, 최대 약 9 중량%, 최대 약 8 중량%, 최대 약 7 중량%, 최대 약 6 중량%, 최대 약 5 중량%, 최대 약 4 중량%, 최대 약 3 중량%, 최대 약 2 중량%, 최대 약 1 중량%, 최대 약 0.9 중량%, 최대 약 0.8 중량%, 최대 약 0.7 중량%, 최대 약 0.6 중량%, 또는 최대 약 0.5 중량%)일 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물은 무수물, 니트릴, 글리콜 에테르, 글리콜 에테르 아세테이트, 알칸, 방향족 탄화수소, 설폰, 설폭시드, 케톤, 알데히드, 에스테르, 락탐, 락톤, 아세탈, 헤미아세탈, 알코올, 카르복시산(예를 들어, pKa가 적어도 0인 것), 설폰산, 및 에테르와 같은 적어도 1종의 용매(예를 들어, 적어도 1종의 유기 용매)를 포함할 수 있다. 적합한 용매의 예는 아세트산 무수물, 프로피온산 무수물, 트리플루오로아세트산 무수물, 아세토니트릴, C6-C16 알칸, 톨루엔, 자일렌, 메시틸렌, 테트라에틸렌 글리콜 디메틸 에테르, 프로필렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디메틸 에테르, 디프로필렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디프로필렌 글리콜 디부틸 에테르, n-디부틸 에테르, 아니솔, 디메틸 설폰, 디메틸 설폭시드(DMSO), 설포란, 프로필렌 카보네이트, 메틸 에틸 케톤(MEK), 시클로헥사논, n-부틸 아세테이트, 헥실 아세테이트, 벤질 아세테이트, 아밀 아세테이트, 에틸 프로피오네이트, 에틸 부타노에이트, 프로필 프로피오네이트, 메틸 부타노에이트, 아세트산, 포름산, 메탄설폰산, 트리플루오로아세트산, 이소부틸 메틸 케톤, N-메틸-피롤리돈(NMP), 하이드로플루오로에테르(예를 들어, 메틸 노나플루오로부틸 에테르, 및 메틸 노나플루오로이소부틸 에테르), 또는 이들의 조합을 포함한다. 일부 구현예에서, 본원에 기술된 표면 처리 조성물은 물을 포함할 수 있거나, 실질적으로 물이 없을 수 있다.
일부 구현예에서, 적어도 1종의 용매는 본원에 기술된 표면 처리 조성물 중 적어도 약 1 중량%(예를 들어, 적어도 약 5 중량%, 적어도 약 10 중량%, 적어도 약 20 중량%, 적어도 약 30 중량%, 적어도 약 40 중량%, 적어도 약 50 중량%, 적어도 약 60 중량%, 적어도 약 70 중량%, 적어도 약 75 중량%, 적어도 약 80 중량%, 적어도 약 85 중량%, 적어도 약 90 중량%, 또는 적어도 약 95 중량%) 내지 최대 약 99.9 중량%(예를 들어, 최대 약 99 중량%, 최대 약 95 중량%, 최대 약 90 중량%, 최대 약 85 중량%, 최대 약 75 중량%, 최대 약 65 중량%, 최대 약 55 중량%, 최대 약 45 중량%, 최대 약 35 중량%, 또는 최대 약 25 중량%)일 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물은 적어도 1종(예를 들어, 2종, 3종, 또는 4종)의 설폰산 또는 그의 염을 추가로 포함할 수 있다. 적어도 1종의 설폰산은 식(I): R-SO3H의 설폰산을 포함할 수 있고, 여기에서 R은 1개 이상(예를 들어, 2개, 3개, 또는 4개)의 할로(예를 들어, F, Cl, Br, 또는 I)로 선택적으로 치환된 C1-C16 알킬기(예를 들어, 메틸 또는 옥틸), 또는 1개 이상(예를 들어, 2개, 3개, 또는 4개)의 C1-C16 알킬(예를 들어, C12 알킬기)로 선택적으로 치환된 페닐기이다. 적합한 설폰산의 예는 p-자일렌-2-설폰산, p-톨루엔설폰산, 4-도데실벤젠설폰산, 및 1H,1H,2H,2H-퍼플루오로옥탄설폰산을 포함한다. 설폰산의 적합한 염은 나트륨 염, 칼륨 염, 및 암모늄 염을 포함한다.
일부 구현예에서, 적어도 1종의 설폰산 또는 그의 염은 본원에 기술된 표면 처리 조성물 중 적어도 약 0.01 중량%(예를 들어, 적어도 약 0.02 중량%, 적어도 약 0.04 중량%, 적어도 약 0.05 중량%, 적어도 약 0.06 중량%, 적어도 약 0.08 중량%, 적어도 약 0.1 중량%, 적어도 약 0.2 중량%, 적어도 약 0.3 중량%, 적어도 약 0.4 중량%, 또는 적어도 약 0.5 중량%) 내지 최대 약 10 중량%(예를 들어, 최대 약 8 중량%, 최대 약 6 중량%, 최대 약 5 중량%, 최대 약 4 중량%, 최대 약 2 중량%, 최대 약 1 중량%, 최대 약 0.9 중량%, 최대 약 0.8 중량%, 최대 약 0.7 중량%, 최대 약 0.6 중량%, 최대 약 0.5 중량%, 최대 약 0.4 중량%, 최대 약 0.3 중량%, 최대 약 0.2 중량%, 최대 약 0.1 중량%, 또는 최대 약 0.05 중량%)일 수 있다.
상기 기술된 설폰산 또는 그의 염은 표면이 본원에 기술된 표면 처리 조성물로 처리된 후 반도체 제조 공정에서 일반적으로 사용되는 건조 단계 동안 반도체 기판 표면 위의 붕괴된 패턴 피처(예를 들어, 최대 약 20 nm의 치수를 갖는)의 수를 현저하게 감소시킬 수 있다는 것이 예기치 않게 발견되었다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물이 적어도 1종의 트리알킬실릴 화합물 이외의 Si 함유 화합물을 포함하는 경우, 적어도 1종의 용매는 적어도 1종(예를 들어, 2종, 3종, 또는 4종)의 실록산 화합물을 포함할 수 있다. 실록산 화합물은 디실록산, 올리고실록산, 시클로실록산, 또는 폴리실록산일 수 있다. 본원에 사용된 바와 같이, "올리고실록산"이라는 용어는 3~6개의 실록산 단위를 갖는 화합물을 나타내고, "폴리실록산"이라는 용어는 6개를 초과하는 실록산 단위를 갖는 화합물을 나타낸다.
본원에 기술된 표면 처리 조성물에 사용될 수 있는 적합한 실록산 화합물의 예는 헥사메틸디실록산, 1,3-디페닐-1,3-디메틸디실록산, 1,1,3,3-테트라메틸디실록산, 1,1,1-트리에틸-3,3-디메틸디실록산, 1,1,3,3-테트라-n-옥틸디메틸디실록산, 비스(노나플루오로헥실)테트라메틸디실록산, 1,3-비스(트리플루오로프로필)테트라메틸디실록산, 1,3-디-n-부틸테트라메틸디실록산, 1,3-디-n-옥틸테트라메틸디실록산, 1,3-디에틸테트라메틸디실록산, 1,3-디페닐테트라메틸디실록산, 헥사-n-부틸디실록산, 헥사에틸디실록산, 헥사비닐디실록산, 1,1,1,3,3-펜타메틸-3-아세톡시디실록산, 1-알릴-1,1,3,3-테트라메틸디실록산, 1,3-비스(3-아미노프로필)테트라메틸디실록산, 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산, 1,3-디비닐테트라페닐디실록산, 1,3-디비닐테트라메틸디실록산, 1,3-디알릴테트라키스(트리메틸실록시)디실록산, 1,3-디알릴테트라메틸디실록산, 1,3-디페닐테트라키스(디메틸실록시)디실록산, (3-클로로프로필)펜타메틸디실록산, 1,3-디비닐테트라키스(트리메틸실록시)디실록산, 1,1,3,3-테트라이소프로필디실록산, 1,1,3,3-테트라비닐디메틸디실록산, 1,1,3,3-테트라시클로펜틸디클로로디실록산, 비닐펜타메틸디실록산, 1,3-비스(3-클로로이소부틸)테트라메틸디실록산, 헥사페닐디실록산, 1,3-비스[(비시클로[2.2.1]헵트-2-엔일)에틸]테트라메틸디실록산, 1,1,1-트리에틸-3,3,3-트리메틸디실록산, 1,3-비스(3-메타크릴옥시프로필)테트라메틸디실록산, 1,3-비스(클로로메틸)테트라메틸디실록산, 1,1,3,3-테트라메틸-1,3-디에톡시디실록산, 1,1,3,3-테트라페닐디메틸디실록산, 메타크릴옥시펜타메틸디실록산, 펜타메틸디실록산, 1,3-비스(3-클로로프로필)테트라메틸디실록산, 1,3-비스(4-히드록시부틸)테트라메틸디실록산, 1,3-비스(트리에톡시실릴에틸)테트라메틸디실록산, 3-아미노프로필펜타메틸디실록산, 1,3-비스(2-아미노에틸아미노메틸)테트라메틸디실록산, 1,3-비스(3-카르복시프로필)테트라메틸디실록산, 1,3-디클로로-1,3-디페닐-1,3-디메틸디실록산, 1,3-디에티닐테트라메틸디실록산, n-부틸-1,1,3,3-테트라메틸디실록산, 1,3-디클로로테트라페닐디실록산, 1,3-디클로로테트라메틸디실록산, 1,3-디-t-부틸디실록산, 1,3-디메틸테트라메톡시디실록산, 1,3-디비닐테트라에톡시디실록산, 1,1,3,3-테트라에톡시-1,3-디메틸디실록산, 비닐-1,1,3,3-테트라메틸디실록산, 백금-[1,3-비스(시클로헥실)이미다졸-2-일리덴헥사클로로디실록산, 1,1,3,3-테트라이소프로필-1-클로로디실록산, 1,1,1-트리메틸-3,3,3-트리페닐디실록산, 1,3-비스(트리메틸실록시)-1,3-디메틸디실록산, 3,3-디페닐테트라메틸트리실록산, 3-페닐헵타메틸트리실록산, 헥사메틸시클로트리실록산, n-프로필헵타메틸트리실록산, 1,5-디에톡시헥사메틸트리실록산, 3-에틸헵타메틸트리실록산, 3-(테트라하이드로푸르푸릴옥시프로필)헵타메틸트리실록산, 3-(3,3,3-트리플루오로프로필)헵타메틸트리실록산, 1,1,3,5,5-펜타페닐-1,3,5-트리메틸트리실록산, 옥타메틸트리실록산, 1,1,5,5-테트라페닐-1,3,3,5-테트라메틸트리실록산, 헥사페닐시클로트리실록산, 1,1,1,5,5,5-헥사메틸트리실록산, 옥타클로로트리실록산, 3-페닐-1,1,3,5,5-펜타메틸트리실록산, (3,3,3-트리플루오로프로필)메틸시클로트리실록산, 1,3,5-트리비닐-1,1,3,5,5-펜타메틸트리실록산, 1,3,5-트리비닐-1,3,5-트리메틸시클로트리실록산, 3-(3-아세톡시프로필)헵타메틸트리실록산, 3-(m-펜타데실페녹시프로필)헵타메틸트리실록산, 리모네닐트리실록산, 3-도데실헵타메틸트리실록산, 3-옥틸헵타메틸트리실록산, 1,3,5-트리페닐트리메틸시클로트리실록산, 1,1,1,3,3,5,5-헵타메틸트리실록산, 1,1,3,3,5,5-헥사메틸트리실록산, 1,1,1,5,5,5-헥사에틸-3-메틸트리실록산, 1,5-디클로로헥사메틸트리실록산, 3-트리아콘틸헵타메틸트리실록산, 3-(3-히드록시프로필)헵타메틸트리실록산, 헥사메틸시클로메틸포스포녹시트리실록산, 3-옥타데실헵타메틸트리실록산, 푸르푸릴옥시트리실록산, 테트라키스(디메틸실록시)실란, 1,1,3,3,5,5,7,7-옥타메틸테트라실록산, 디페닐실록산-디메틸실록산 공중합체, 1,3-디페닐-1,3-디메틸디실록산, 옥타메틸시클로테트라실록산, 1,3-비스(트리메틸실록시)-1,3-디메틸디실록산, 디메틸실록산-[65-70%(60% 프로필렌 산화물/40% 에틸렌 산화물)]블록 공중합체, 비스(히드록시프로필)테트라메틸디실록산, 테트라-n-프로필테트라메틸시클로테트라실록산, 옥타에틸시클로테트라실록산, 데카메틸테트라실록산, 도데카메틸시클로헥사실록산, 도데카메틸펜타실록산, 테트라데카메틸헥사실록산, 헥사페닐시클로트리실록산, 폴리디메틸실록산, 폴리옥타데실메틸실록산, 헥사코실 말단 폴리디메틸실록산, 데카메틸시클로펜타실록산, 폴리(3,3,3-트리플루오로프로필메틸실록산), 트리메틸실록시 말단 폴리디메틸실록산, 1,1,3,3,5,5,7,7,9,9-데카메틸펜타실록산, 및 트리에틸실록시 말단 폴리디에틸실록산을 포함한다.
일부 구현예에서, 적어도 1종의 실록산 화합물은 본원에 기술된 표면 처리 조성물 중 적어도 약 0.1 중량%(예를 들어, 적어도 약 1 중량%, 적어도 약 5 중량%, 적어도 약 10 중량%, 적어도 약 20 중량%, 적어도 약 30 중량%, 적어도 약 40 중량%, 적어도 약 50 중량%, 적어도 약 60 중량%, 적어도 약 70 중량%, 적어도 약 80 중량%, 적어도 약 90 중량%, 적어도 약 91 중량%, 적어도 약 93 중량%, 적어도 약 95 중량%, 적어도 약 97 중량%, 또는 적어도 약 99 중량%) 내지 최대 약 99.9 중량%(예를 들어, 최대 약 99 중량%, 최대 약 98 중량%, 최대 약 96 중량%, 최대 약 94 중량%, 최대 약 92 중량%, 최대 약 90 중량%, 최대 약 85 중량%, 최대 약 80 중량%, 최대 약 75 중량%, 최대 약 70 중량%, 최대 약 65 중량%, 최대 약 60 중량%, 최대 약 55 중량%, 또는 최대 약 50 중량%)일 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물은 2가지 유형의 성분, 즉, (1) 적어도 1종의 트리알킬실릴 화합물과, (2) 적어도 1종의 용매(예를 들어, 실록산 화합물)만을 포함할 수 있다. 일부 구현예에서, 본원에 기술된 표면 처리 조성물은 3가지 유형의 성분, 즉, (1) 적어도 1종의 트리알킬실릴 화합물, (2) 적어도 1종의 설폰산, 및 (3) 적어도 1종의 용매만을 포함할 수 있다.
이론에 얽매이기를 원하는 것은 아니지만, 본원에 기술된 표면 처리 조성물은 패턴화된 표면이 적어도 약 50도(예를 들어, 적어도 약 55도, 적어도 약 60도, 적어도 약 65도, 적어도 약 70도, 적어도 약 75도, 적어도 약 80도, 적어도 약 85도, 적어도 약 89도, 적어도 약 90도, 적어도 약 95도, 또는 적어도 약 100도) 및/또는 최대 약 175도의 물 접촉각을 갖도록 반도체 기판의 패턴화된 표면 위에 표면 처리 층(예를 들어, 소수성 단일 층과 같은 소수성 층)을 형성할 수 있는 것으로 여겨진다. 이론에 얽매이기를 원하는 것은 아니지만, 이러한 표면 처리 층은 표면이 본원에 기술된 표면 처리 조성물로 처리된 후 반도체 제조 공정에서 일반적으로 사용되는 건조 단계 동안 반도체 기판 표면 위의 패턴화된 피처(예를 들어, 최대 약 20 nm의 치수를 갖는)의 붕괴를 방지하거나 최소화할 수 있는 것으로 여겨진다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물은, 하나를 초과하는 추가 성분이 있는 경우, 임의의 조합으로, 하나 이상의 추가 성분을 구체적으로 제외하거나 실질적으로 함유하지 않을 수 있다. 이러한 성분은 비방향족 탄화수소, 양성자성 용매(예를 들어, 알코올 또는 아미드), 락톤(예를 들어, 5 원 또는 6 원 고리를 갖는 것), 프로필렌 글리콜 메틸 에테르 아세테이트, Si 함유 화합물(예를 들어, 디실록산과 같은 실록산; 실란; 디실라잔, 고리형 실라잔 또는 헤테로고리형 실라잔과 같은 실라잔; 및 Si-H 기 또는 아미노실릴기를 갖는 것), 중합체, 산소 제거제, 4차 수산화암모늄을 포함하는 4차 암모늄 염, 아민, 염기{알칼리성 염기(예를 들어, NaOH, KOH, LiOH, Mg(OH)2, 및 Ca(OH)2)와 같은}, 계면활성제, 소포제, 플루오르화물 함유 화합물(예를 들어, HF, H2SiF6, H2PF6, HBF4, NH4F, 및 플루오르화 테트라알킬암모늄), 산화제(예를 들어, 과산화물, 과산화수소, 질산 철, 요오드산 칼륨, 과망간산 칼륨, 질산, 아염소산 암모늄, 염소산 암모늄, 요오드산 암모늄, 과붕산 암모늄, 과염소산 암모늄, 과요오드산 암모늄, 과황산 암모늄, 아염소산 테트라메틸암모늄, 염소산 테트라메틸암모늄, 요오드산 테트라메틸암모늄, 과붕산 테트라메틸암모늄, 과염소산 테트라메틸암모늄, 과요오드산 테트라메틸암모늄, 과황산 테트라메틸암모늄, 요소 과산화수소, 및 과산화아세트산), 연마제, 규산염, 히드록시카르복시산, 아미노기가 없는 카르복시산 및 폴리카르복시산, 실란(예를 들어, 알콕시실란), 본원에 기술된 시클로실록산 이외의 고리형 화합물(예를 들어, 치환되거나 비치환된 나프탈렌, 또는 치환되거나 비치환된 비페닐 에테르와 같이, 적어도 2개의 고리를 함유하는 고리형 화합물), 킬레이트제(예를 들어, 아졸, 디아졸, 트리아졸, 또는 테트라졸), 부식 억제제(아졸 또는 비아졸 부식 억제제와 같은), 완충제, 구아니딘, 구아니딘 염, 피롤리돈, 폴리비닐 피롤리돈, 금속 할로겐화물, 및 금속 함유 촉매로 이루어지는 군으로부터 선택된다.
일부 구현예에서, 본원에 기술된 표면 처리 방법은, 표면을 표면 처리 조성물과 접촉시키기 전에 기판의 표면을 적어도 1종의 수성 세정 용액과 접촉시키는 단계를 추가로 포함할 수 있다. 이러한 구현예에서, 적어도 1종의 수성 세정 용액은 물, 알코올, 수성 수산화암모늄, 수성 염산, 수성 과산화수소, 유기 용매, 또는 이들의 조합을 포함할 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 방법은, 표면을 적어도 1종의 수성 세정 용액과 접촉시키되 표면을 표면 처리 조성물과 접촉시키기 전에, 기판의 표면을 제1 헹굼 용액(예를 들어, 물, 이소프로판올과 같은 유기 용매, 또는 이들의 조합)과 접촉시키는 단계를 추가로 포함할 수 있다. 일부 구현예에서, 본원에 기술된 표면 처리 방법은, 표면을 표면 처리 조성물과 접촉시킨 후 표면을 제2 헹굼 용액(예를 들어, 물, 이소프로판올과 같은 유기 용매, 또는 이들의 조합)과 접촉시키는 단계를 추가로 포함할 수 있다. 일부 구현예에서, 본원에 기술된 표면 처리 방법은 표면을 건조시키는 단계를 추가로 포함할 수 있다(예를 들어, 표면을 제1 헹굼 용액, 표면 처리 조성물, 또는 제2 헹굼 용액과 접촉시키는 단계 중 임의의 단계 이후). 일부 구현예에서, 본원에 기술된 표면 처리 방법은 표면으로부터 표면 처리 층을 제거하는 단계를 추가로 포함할 수 있다.
일부 구현예에서, 이 개시내용은 기판의 표면 위에 배치된 패턴을 갖는 반도체 기판(예를 들어, 웨이퍼)을 세정하기 위한 방법을 제공한다. 이러한 방법은, 예를 들어,
a) 선택적으로, 표면을 수성 세정 용액과 접촉시키는 단계;
b) 선택적으로, 표면을 제1 헹굼 용액과 접촉시키는 단계;
c) 표면을 표면 처리 조성물과 접촉시키는 단계로서, 표면 처리 조성물은 적어도 1종의 트리알킬실릴 화합물과, 적어도 1종의 용매를 포함하고, 표면 처리 조성물은 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면 위에 표면 처리 층을 형성하는, 단계;
d) 선택적으로, 표면을 제2 헹굼 용액과 접촉시키는 단계;
e) 표면을 건조시키는 단계; 및
f) 선택적으로, 표면 처리 층을 제거하여 깨끗하고 패턴화된 표면을 형성하는 단계에 의해 수행될 수 있다.
이러한 구현예에서, 패턴은 최대 약 20 nm의 치수를 갖는 피처를 포함할 수 있다.
상기 기술된 방법의 단계 a)에서, 패턴화된 표면을 갖는 기판(예를 들어, 웨이퍼)은 선택적으로 하나 이상의 수성 세정 용액으로 처리될 수 있다. 패턴화된 표면이 둘 이상의 수성 세정 용액으로 처리될 때, 세정 용액은 순차적으로 적용될 수 있다. 수성 세정 용액은 물 단독, 유기 용매 단독일 수 있거나, 또는 물, 용질, 및 선택적으로 유기 용매를 함유하는 용액일 수 있다. 일부 구현예에서, 수성 세정 용액은 물, 알코올(예를 들어, 이소프로판올과 같은 수용성 알코올), 수산화암모늄 수용액, 염산 수용액, 과산화수소 수용액, 유기 용매(예를 들어, 수용성 유기 용매), 또는 이들의 조합을 포함할 수 있다.
단계 b)에서, 단계 a)로부터의 세정 용액은 선택적으로 제1 헹굼 용액을 사용하여 헹구어질 있다. 제1 헹굼 용액은 물, 유기 용매(예를 들어, 이소프로판올), 또는 유기 용매를 함유하는 수용액을 포함할 수 있다. 일부 구현예에서, 제1 헹굼 용액은 단계 a)에서 사용되는 세정 용액과 적어도 부분적으로 혼화될 수 있다. 일부 구현예에서, 단계 a)에서 사용된 세정 용액이 수분에 민감하지 않거나 상당한 양의 물을 함유하지 않는 경우 단계 b)는 생략될 수 있다.
단계 c)에서, 기판 표면은 표면 처리 층(예를 들어, 소수성 층)을 갖는 개질된 표면(modified surface)을 형성하기 위해 상기 기술된 개시내용의 표면 처리 조성물로 처리될 수 있다. 이렇게 형성된 개질된 표면은 소수성일 수 있고, 적어도 약 50도의 물 접촉각을 가질 수 있다. 일부 구현예에서, 접촉각은 적어도 약 55도(예를 들어, 적어도 약 60도, 적어도 약 65도, 적어도 약 70도, 적어도 약 75도, 적어도 약 80도, 적어도 약 85도, 적어도 약 90도, 적어도 약 95도, 또는 적어도 약 100도) 및/또는 최대 약 175도일 수 있다. 일부 구현예에서, 이 단계는 약 10초 내지 약 300초 범위의 공정 시간 동안 약 20~35℃의 온도에서 수행될 수 있다.
단계 d)에서, 기판 표면이 표면 처리 조성물로 처리된 후, 표면은 제2 헹굼 용액으로 헹구어질 수 있다. 제2 헹굼 용액은 물, 유기 용매(예를 들어, 이소프로판올), 또는 유기 용매를 함유하는 수용액을 포함할 수 있다. 일부 구현예에서, 이 단계는 약 20~70℃의 온도에서 수행될 수 있다.
단계 e)에서, 기판 표면은 건조될 수 있다(예를 들어, 가압 기체를 사용하여). 이론에 얽매이기를 원하는 것은 아니지만, 기판 표면이 본원에 기술된 표면 처리 조성물로 처리된 후, 이 건조 단계 동안 표면 위의 패턴 붕괴는 최소화되는 것으로 여겨진다.
단계 f)에서, 건조 단계 후, 표면 처리 층(예를 들어, 소수성 층)은 선택적으로 제거될 수 있다. 일반적으로, 표면 처리 층은 개질된 표면의 화학적 특징에 따라 다양한 방법으로 제거될 수 있다. 표면 처리 층을 제거하기 위한 적합한 방법은 플라즈마 스퍼터링(plasma sputtering); 플라즈마 애싱(plasma ashing); 대기압 또는 대기압 이하에서의 열처리; 산, 염기, 산화제 또는 응축된 유체(예를 들어, 초임계 CO2와 같은 초임계 유체)를 함유하는 용매로 처리; 증기 또는 액체 처리; UV 조사; 또는 이들의 조합을 포함한다.
상기 기술된 방법에 의해 준비된 깨끗하고 패턴화된 표면을 갖는 반도체 기판은 기판 위에 하나 이상의 회로를 형성하기 위해 추가로 가공될 수 있거나, 예를 들어, 어셈블링(예를 들어, 다이싱 및 본딩)과 패키징(예를 들어, 칩 밀봉)에 의해 반도체 디바이스(예를 들어, 반도체 칩과 같은 집적 회로 디바이스)로 형성되도록 가공될 수 있다.
일부 구현예에서, 이 개시내용은 반도체 기판과, 반도체 기판에 의해 지지되는 본원에 기술된 표면 처리 조성물을 포함하는 물품(예를 들어, 반도체 디바이스를 제조하는 동안 형성된 중간 반도체 물품)을 특징으로 한다. 표면 처리 조성물은 상기 기술된 바와 같이 적어도 1종의 트리알킬실릴 화합물과 적어도 1종의 용매를 포함할 수 있다.
일부 구현예에서, 이 개시내용은 상기 기술된 적어도 1종의 트리알킬실릴 화합물을 포함하는 제1 용기와; 상기 기술된 적어도 1종의 용매를 포함하는 제2 용기를 포함하는 키트를 특징으로 한다. 필요한 경우, 제1 또는 제2 용기는 각 용기 내의 성분과 함께 용액을 형성하기 위해 적어도 1종의 유기 용매를 추가로 포함할 수있다. 일부 구현예에서, 제1 및 제2 용기 내의 성분은 사용 시점에 표면 처리 조성물을 형성하기 위해 반도체 기판의 표면에 표면 처리 조성물을 적용하기 직전에 혼합될 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 이러한 방법은 상대적으로 저장 수명이 짧은 표면 처리 조성물에 특히 적합한 것으로 여겨진다. 표면 처리 조성물이 상대적으로 긴 저장 수명을 갖는 구현예에서, 제1 및 제2 용기 내의 성분은 혼합되어 하나의 용액을 형성할 수 있으며, 이는 사용 전에 상대적으로 오랜 기간 동안 저장될 수 있다.
이 개시내용은 예시적인 목적을 위한 것이고 본 개시내용의 범위를 제한하는 것으로 해석되어서는 안 되는 다음 실시예를 참조하여 보다 상세하게 예시된다.
실시예 1
표면 처리 용액(즉, 제제 1~16)은 실온에서 성분을 혼합하여 제조되었다. 제제 1~16의 조성은 아래 표 1에 요약되어 있다. 달리 표시되지 않는 한, 표 1에 나열된 모든 백분율은 중량 백분율이다.
SiO2 막(film)을 함유하는 반도체 기판을 제제 1~16으로 처리하고, 처리된 표면의 접촉각을 다음과 같이 측정하였다. Si 기판 위에 SiO2 막을 함유하는 쿠폰(coupon)을 1×1 인치 정사각형으로 절단한 다음, 실온에서 30초 동안 이소프로판올로 헹구었다. 쿠폰을 100 mL의 교반된(50 RPM) 표면 처리 용액에 수직으로 담그고, 실온에서 30초 동안 유지하였다. 그 다음에, 쿠폰을 50℃에서 60초 동안 이소프로판올로 헹구고, 가압 질소 기체를 사용하여 건조시켰다.
AST VCA 3000 접촉각 도구 위에 쿠폰을 놓고, 다음 절차를 따라 접촉각을 측정하였다:
1. 스테이지(stage)에 SiO2 쿠폰을 놓는다.
2. 시험편(specimen)이 바늘 바로 아래에 올 때까지 수직 노브(Vertical Knob)를 시계 방향으로 돌려 스테이지를 위로 올린다.
3. 탈이온수 한 방울을 시험편 표면에 살짝 닿게 분배한 다음, 물방울(droplet)이 바늘 끝에서 분리될 때까지 시험편을 내린다.
4. 스테이지 조정을 위해 수평 노브(transverse knob)를 사용하여 방울이 시야의 중앙에 오도록 한다.
5. 가이드 레일을 따라 스테이지를 이동시켜 선명한 이미지를 얻도록 시야에서 방울의 초점을 맞춘다.
6. "AutoFAST" 버튼을 클릭하여 이미지를 고정하고 계산한다. 두 개의 숫자가 표시될 것이다: 이들 숫자는 왼쪽 접촉각과 오른쪽 접촉각이다.
7. 수동으로 계산하기 위해, 마우스를 사용하여 물방울 주위에 5개의 마커(marker)를 배치한다.
8. 메인 메뉴에서 물방울 아이콘을 선택하여 접촉각을 계산한다.
9. 이것은 이미지 상에 곡선 맞춤(curve fit)과 접선(tangent line)을 생성할 것이다. 화면의 왼쪽 모서리에 두 개의 숫자가 표시될 것이다: 이들 숫자는 왼쪽 접촉각과 오른쪽 접촉각이다.
10. 3곳의 기판 위치에서 위의 절차를 반복하고, 결과로 나타난 접촉각을 평균화하고 평균 결과를 표 1에 보고한다.
[표 1]
Figure pct00001
Figure pct00002
1 "CA"는 접촉각(도)을 나타낸다.
2 "PGMEA"는 프로필렌 글리콜 메틸 에테르 아세테이트를 나타낸다.
3 "Tetraglyme"은 테트라에틸렌 글리콜 디메틸 에테르를 나타낸다.
4 "EGBE"는 에틸렌 글리콜 부틸 에테르를 나타낸다.
5 "DGDE"는 디에틸렌 글리콜 디에틸 에테르를 나타낸다.
6 "HMDSO" refers to hexamethyldisiloxane
7. "HFE-7100"은 메틸 노나플루오로부틸 에테르와 메틸 노나플루오로이소부틸 에테르 혼합물을 나타낸다.
표 1에 나타난 바와 같이, 제제 1~8, 10, 11, 및 13~18(트리메틸실릴 화합물과 적어도 1종의 적합한 용매를 함유한)은 SiO2 표면 위에서 상대적으로 큰 접촉각을 나타내었다.
실시예 2
표면 처리 용액(즉, 제제 19~44)은 실온에서 성분을 혼합하여 제조되었다. 제제 19~44의 조성은 아래 표 2~5에 요약되어 있다. 달리 표시되지 않는 한, 표 2~5에 나열된 모든 백분율은 중량 백분율이다.
SiO2 막을 함유하는 반도체 기판을 제제 19~44로 처리하였다. 처리된 표면의 접촉각을 실시예 1에 기술된 바와 같이 측정하였다. 처리 후 기판의 SEM 사진으로부터 붕괴되지 않은 피처의 수를 측정하였다.
[표 2]
Figure pct00003
1 "CA"는 접촉각(도)을 나타낸다.
2 "pTSA"는 p-톨루엔설폰산을 나타낸다.
3 "DBSA"는 4-도데실벤젠설폰산을 나타낸다.
4 "PFOSA"는 1H,1H,2H,2H-퍼플루오로옥탄설폰산을 나타낸다.
표 2에 나타난 바와 같이, 제제 19~22(각각 설폰산을 함유한)는 예기치 않게 제제 17(설폰산을 함유하지 않은)보다 훨씬 더 높은 비율의 붕괴되지 않은 피처를 나타내었다.
[표 3]
Figure pct00004
강성(Stiffness)은 패턴 웨이퍼 상의 Si 기둥(pillar)의 굽힘에 대한 특성이고, mN/m 단위의 힘으로 보고된다. 표 3은 Si 기둥 강성의 함수로서 제제 23~37의 성능을 보여준다. 표 3에 나타난 바와 같이, 낮은 강성을 갖는 Si 기둥은 더 높은 강성을 갖는 Si 기둥보다 건조 응력(drying stress)을 받을 때 더 붕괴되기 쉬웠다.
[표 4]
Figure pct00005
표 4는 트리메틸실릴 트리플레이트 농도의 함수로서 제제 38~41의 성능을 보여준다. 표 4에 나타난 바와 같이, 더 높은 트리메틸실릴 트리플레이트 농도는 일반적으로 더 높은 비율의 붕괴되지 않은 피처를 생기게 하였다.
[표 5]
Figure pct00006
1 "IPA"는 2-프로판올을 나타낸다.
2 "DIW"는 탈이온수를 나타낸다.
표 5는 상이한 헹굼 액체를 사용함으로써 제제 42~44의 성능을 보여준다. 표 5에 나타난 바와 같이, 세 가지 테스트된 헹굼 액체 모두 상대적으로 높은 비율의 붕괴되지 않은 피처를 이룰 수 있었다.
다른 구현예는 다음 청구범위의 범위 내에 있다.

Claims (56)

  1. 웨이퍼의 표면 위에 배치된 패턴을 갖는 반도체 기판을 처리하기 위한 방법에 있어서,
    표면을 표면 처리 조성물과 접촉시켜, 표면 처리 층이 적어도 약 50도의 물 접촉각을 갖도록 표면 처리 층을 형성하는 단계로서, 표면 처리 조성물은 적어도 1종의 용매와, 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택된 적어도 1종의 트리알킬실릴 화합물을 포함하는, 단계를 포함하고,
    표면 처리 조성물은 프로필렌 글리콜 메틸 에테르 아세테이트가 실질적으로 없고, 적어도 1종의 트리알킬실릴 화합물 이외의 추가 Si 함유 화합물이 실질적으로 없으며, 패턴은 최대 약 20 nm의 치수를 갖는 피처(feature)를 포함하는, 반도체 기판을 처리하기 위한 방법.
  2. 제1항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 SiR3 기를 포함하고, 여기에서 각각의 R은 독립적으로 C1-C16 알킬 또는 C1-C16 할로알킬인, 반도체 기판을 처리하기 위한 방법.
  3. 제1항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 트리메틸실릴기, 트리에틸실릴기, 트리프로필실릴기, 또는 트리부틸실릴기를 포함하는, 반도체 기판을 처리하기 위한 방법.
  4. 제1항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 트리알킬실릴 메탄설포네이트, 트리알킬실릴 트리플루오로메탄설포네이트, 트리알킬실릴 퍼플루오로부탄설포네이트, 트리알킬실릴 p-톨루엔설포네이트, 트리알킬실릴 벤젠설포네이트, 트리알킬실릴 트리플루오로아세테이트, 트리알킬실릴 트리클로로아세테이트, 또는 트리알킬실릴 트리브로모아세테이트를 포함하는, 반도체 기판을 처리하기 위한 방법.
  5. 제1항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 표면 처리 조성물 중 약 0.1 중량% 내지 약 15 중량%인, 반도체 기판을 처리하기 위한 방법.
  6. 제1항에 있어서,
    적어도 1종의 용매는 무수물, 니트릴, 글리콜 에테르, 글리콜 에테르 아세테이트, 알칸, 방향족 탄화수소, 설폰, 설폭시드, 케톤, 알데히드, 에스테르, 락탐, 락톤, 아세탈, 헤미아세탈, 카르복시산, 설폰산, 및 에테르로 이루어지는 군으로부터 선택되는, 반도체 기판을 처리하기 위한 방법.
  7. 제1항에 있어서,
    적어도 1종의 용매는 아세트산 무수물, 프로피온산 무수물, 트리플루오로아세트산 무수물, 아세토니트릴, C6-C16 알칸, 톨루엔, 자일렌, 메시틸렌, 테트라에틸렌 글리콜 디메틸 에테르, 프로필렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디메틸 에테르, 디프로필렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디프로필렌 글리콜 디부틸 에테르, n-디부틸 에테르, 아니솔, 디메틸 설폰, 디메틸 설폭시드, 설포란, 프로필렌 카보네이트, 메틸 에틸 케톤, 시클로헥사논, n-부틸 아세테이트, 헥실 아세테이트, 벤질 아세테이트, 아밀 아세테이트, 에틸 프로피오네이트, 에틸 부타노에이트, 프로필 프로피오네이트, 메틸 부타노에이트, 아세트산, 포름산, 메탄설폰산, 트리플루오로아세트산, 이소부틸 메틸 케톤, N-메틸-피롤리돈, 하이드로플루오로에테르, 또는 이들의 조합을 포함하는, 반도체 기판을 처리하기 위한 방법.
  8. 제1항에 있어서,
    적어도 1종의 용매는 표면 처리 조성물 중 약 1 중량% 내지 약 99 중량%인, 반도체 기판을 처리하기 위한 방법.
  9. 제1항에 있어서,
    표면 처리 조성물은 실질적으로 물이 없는, 반도체 기판을 처리하기 위한 방법.
  10. 제1항에 있어서,
    표면 처리 조성물은 적어도 1종의 트리알킬실릴 화합물과 적어도 1종의 용매로 이루어지는, 반도체 기판을 처리하기 위한 방법.
  11. 제1항에 있어서,
    표면 처리 조성물은 적어도 약 10℃의 인화점(flash point)을 갖는, 반도체 기판을 처리하기 위한 방법.
  12. 제1항에 있어서,
    표면을 표면 처리 조성물과 접촉시키기 전에 표면을 적어도 1종의 수성 세정 용액과 접촉시키는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  13. 제12항에 있어서,
    적어도 1종의 수성 세정 용액은 물, 알코올, 수성 수산화암모늄, 수성 염산, 수성 과산화수소, 유기 용매, 또는 이들의 조합을 포함하는, 반도체 기판을 처리하기 위한 방법.
  14. 제12항에 있어서,
    표면을 적어도 1종의 수성 세정 용액과 접촉시킨 이후 표면을 표면 처리 조성물과 접촉시키기 전에, 표면을 제1 헹굼 용액과 접촉시키는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  15. 제1항에 있어서,
    표면을 표면 처리 조성물과 접촉시킨 후 표면을 제2 헹굼 용액과 접촉시키는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  16. 제1항에 있어서,
    표면을 건조시키는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  17. 제1항에 있어서,
    표면 처리 층을 제거하는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  18. 제1항에 있어서,
    표면은 SiO2, SiN, TiN, SiOC, SiON, Si, SiGe, Ge, 또는 W를 포함하는, 반도체 기판을 처리하기 위한 방법.
  19. 표면 처리 조성물에 있어서,
    트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택되는, 표면 처리 조성물 중 약 0.1 중량% 내지 약 15 중량%의 양으로 존재하는 적어도 1종의 트리알킬실릴 화합물; 및
    표면 처리 조성물 중 약 1 중량% 내지 약 99 중량%의 양으로 존재하는 적어도 1종의 용매를 포함하고,
    표면 처리 조성물은 프로필렌 글리콜 메틸 에테르 아세테이트가 실질적으로 없고, 적어도 1종의 트리알킬실릴 화합물 이외의 추가 Si 함유 화합물이 실질적으로 없는, 표면 처리 조성물.
  20. 제19항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 SiR3 기를 포함하고, 여기에서 각각의 R은 독립적으로 C1-C16 알킬 또는 C1-C16 할로알킬인, 표면 처리 조성물.
  21. 제19항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 트리메틸실릴기, 트리에틸실릴기, 트리프로필실릴기, 또는 트리부틸실릴기를 포함하는, 표면 처리 조성물.
  22. 제19항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 트리알킬실릴 메탄설포네이트, 트리알킬실릴 트리플루오로메탄설포네이트, 트리알킬실릴 퍼플루오로부탄설포네이트, 트리알킬실릴 p-톨루엔설포네이트, 트리알킬실릴 벤젠설포네이트, 트리알킬실릴 트리플루오로아세테이트, 트리알킬실릴 트리클로로아세테이트, 또는 트리알킬실릴 트리브로모아세테이트를 포함하는, 표면 처리 조성물.
  23. 제19항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 표면 처리 조성물 중 약 1 중량% 내지 약 10 중량%인, 표면 처리 조성물.
  24. 제19항에 있어서,
    적어도 1종의 용매는 무수물, 니트릴, 글리콜 에테르, 글리콜 에테르 아세테이트, 알칸, 방향족 탄화수소, 설폰, 설폭시드, 케톤, 알데히드, 에스테르, 락탐, 락톤, 아세탈, 헤미아세탈, 카르복시산, 설폰산, 및 에테르로 이루어지는 군으로부터 선택되는, 표면 처리 조성물.
  25. 제19항에 있어서,
    적어도 1종의 용매는 아세트산 무수물, 프로피온산 무수물, 트리플루오로아세트산 무수물, 아세토니트릴, C6-C16 알칸, 톨루엔, 자일렌, 메시틸렌, 테트라에틸렌 글리콜 디메틸 에테르, 프로필렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디메틸 에테르, 디프로필렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디프로필렌 글리콜 디부틸 에테르, n-디부틸 에테르, 아니솔, 디메틸 설폰, 디메틸 설폭시드, 설포란, 프로필렌 카보네이트, 메틸 에틸 케톤, 시클로헥사논, n-부틸 아세테이트, 헥실 아세테이트, 벤질 아세테이트, 아밀 아세테이트, 에틸 프로피오네이트, 에틸 부타노에이트, 프로필 프로피오네이트, 메틸 부타노에이트, 아세트산, 포름산, 메탄설폰산, 트리플루오로아세트산, 이소부틸 메틸 케톤, N-메틸-피롤리돈, 하이드로플루오로에테르, 또는 이들의 조합을 포함하는, 표면 처리 조성물.
  26. 제19항에 있어서,
    적어도 1종의 용매는 표면 처리 조성물 중 약 85 중량% 내지 약 99 중량%인, 표면 처리 조성물.
  27. 제19항에 있어서,
    표면 처리 조성물은 실질적으로 물이 없는, 표면 처리 조성물.
  28. 제19항에 있어서,
    표면 처리 조성물은 적어도 1종의 트리알킬실릴 화합물과 적어도 1종의 용매로 이루어지는, 표면 처리 조성물.
  29. 제19항에 있어서,
    조성물은 적어도 약 10℃의 인화점을 갖는, 표면 처리 조성물.
  30. 제19항에 있어서,
    조성물은 표면 처리 층이 적어도 약 50도의 물 접촉각을 갖도록 표면 위에 표면 처리 층을 형성하는, 표면 처리 조성물.
  31. 웨이퍼의 표면 위에 배치된 패턴을 갖는 반도체 기판을 처리하기 위한 방법에 있어서,
    표면을 표면 처리 조성물과 접촉시켜, 표면 처리 층이 적어도 약 50도의 물 접촉각을 갖도록 표면 처리 층을 형성하는 단계로서, 표면 처리 조성물은 적어도 1종의 실록산 화합물과, 트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택된 적어도 1종의 트리알킬실릴 화합물로 이루어지는, 단계를 포함하고,
    패턴은 최대 약 20 nm의 치수를 갖는 피처를 포함하는, 반도체 기판을 처리하기 위한 방법.
  32. 제31항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 SiR3 기를 포함하고, 여기에서 각각의 R은 독립적으로 C1-C16 알킬 또는 C1-C16 할로알킬인, 반도체 기판을 처리하기 위한 방법.
  33. 제31항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 트리메틸실릴기, 트리에틸실릴기, 트리프로필실릴기, 또는 트리부틸실릴기를 포함하는, 반도체 기판을 처리하기 위한 방법.
  34. 제31항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 트리알킬실릴 메탄설포네이트, 트리알킬실릴 트리플루오로메탄설포네이트, 트리알킬실릴 퍼플루오로부탄설포네이트, 트리알킬실릴 p-톨루엔설포네이트, 트리알킬실릴 벤젠설포네이트, 트리알킬실릴 트리플루오로아세테이트, 트리알킬실릴 트리클로로아세테이트, 또는 트리알킬실릴 트리브로모아세테이트를 포함하는, 반도체 기판을 처리하기 위한 방법.
  35. 제31항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 표면 처리 조성물 중 약 0.1 중량% 내지 약 15 중량%인, 반도체 기판을 처리하기 위한 방법.
  36. 제31항에 있어서,
    적어도 1종의 실록산 화합물은 디실록산, 올리고실록산, 시클로실록산, 또는 폴리실록산을 포함하는, 반도체 기판을 처리하기 위한 방법.
  37. 제31항에 있어서,
    적어도 1종의 실록산 화합물은 헥사메틸디실록산, 1,3-디페닐-1,3-디메틸디실록산, 1,1,3,3-테트라메틸디실록산, 1,1,1-트리에틸-3,3-디메틸디실록산, 1,1,3,3-테트라-n-옥틸디메틸디실록산, 비스(노나플루오로헥실)테트라메틸디실록산, 1,3-비스(트리플루오로프로필)테트라메틸디실록산, 1,3-디-n-부틸테트라메틸디실록산, 1,3-디-n-옥틸테트라메틸디실록산, 1,3-디에틸테트라메틸디실록산, 1,3-디페닐테트라메틸디실록산, 헥사-n-부틸디실록산, 헥사에틸디실록산, 헥사비닐디실록산, 1,1,1,3,3-펜타메틸-3-아세톡시디실록산, 1-알릴-1,1,3,3-테트라메틸디실록산, 1,3-비스(3-아미노프로필)테트라메틸디실록산, 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산, 1,3-디비닐테트라페닐디실록산, 1,3-디비닐테트라메틸디실록산, 1,3-디알릴테트라키스(트리메틸실록시)디실록산, 1,3-디알릴테트라메틸디실록산, 1,3-디페닐테트라키스(디메틸실록시)디실록산, (3-클로로프로필)펜타메틸디실록산, 1,3-디비닐테트라키스(트리메틸실록시)디실록산, 1,1,3,3-테트라이소프로필디실록산, 1,1,3,3-테트라비닐디메틸디실록산, 1,1,3,3-테트라시클로펜틸디클로로디실록산, 비닐펜타메틸디실록산, 1,3-비스(3-클로로이소부틸)테트라메틸디실록산, 헥사페닐디실록산, 1,3-비스[(비시클로[2.2.1]헵트-2-엔일)에틸]테트라메틸디실록산, 1,1,1-트리에틸-3,3,3-트리메틸디실록산, 1,3-비스(3-메타크릴옥시프로필)테트라메틸디실록산, 1,3-비스(클로로메틸)테트라메틸디실록산, 1,1,3,3-테트라메틸-1,3-디에톡시디실록산, 1,1,3,3-테트라페닐디메틸디실록산, 메타크릴옥시펜타메틸디실록산, 펜타메틸디실록산, 1,3-비스(3-클로로프로필)테트라메틸디실록산, 1,3-비스(4-히드록시부틸)테트라메틸디실록산, 1,3-비스(트리에톡시실릴에틸)테트라메틸디실록산, 3-아미노프로필펜타메틸디실록산, 1,3-비스(2-아미노에틸아미노메틸)테트라메틸디실록산, 1,3-비스(3-카르복시프로필)테트라메틸디실록산, 1,3-디클로로-1,3-디페닐-1,3-디메틸디실록산, 1,3-디에티닐테트라메틸디실록산, n-부틸-1,1,3,3-테트라메틸디실록산, 1,3-디클로로테트라페닐디실록산, 1,3-디클로로테트라메틸디실록산, 1,3-디-t-부틸디실록산, 1,3-디메틸테트라메톡시디실록산, 1,3-디비닐테트라에톡시디실록산, 1,1,3,3-테트라에톡시-1,3-디메틸디실록산, 비닐-1,1,3,3-테트라메틸디실록산, 백금-[1,3-비스(시클로헥실)이미다졸-2-일리덴헥사클로로디실록산, 1,1,3,3-테트라이소프로필-1-클로로디실록산, 1,1,1-트리메틸-3,3,3-트리페닐디실록산, 1,3-비스(트리메틸실록시)-1,3-디메틸디실록산, 3,3-디페닐테트라메틸트리실록산, 3-페닐헵타메틸트리실록산, 헥사메틸시클로트리실록산, n-프로필헵타메틸트리실록산, 1,5-디에톡시헥사메틸트리실록산, 3-에틸헵타메틸트리실록산, 3-(테트라하이드로푸르푸릴옥시프로필)헵타메틸트리실록산, 3-(3,3,3-트리플루오로프로필)헵타메틸트리실록산, 1,1,3,5,5-펜타페닐-1,3,5-트리메틸트리실록산, 옥타메틸트리실록산, 1,1,5,5-테트라페닐-1,3,3,5-테트라메틸트리실록산, 헥사페닐시클로트리실록산, 1,1,1,5,5,5-헥사메틸트리실록산, 옥타클로로트리실록산, 3-페닐-1,1,3,5,5-펜타메틸트리실록산, (3,3,3-트리플루오로프로필)메틸시클로트리실록산, 1,3,5-트리비닐-1,1,3,5,5-펜타메틸트리실록산, 1,3,5-트리비닐-1,3,5-트리메틸시클로트리실록산, 3-(3-아세톡시프로필)헵타메틸트리실록산, 3-(m-펜타데실페녹시프로필)헵타메틸트리실록산, 리모네닐트리실록산, 3-도데실헵타메틸트리실록산, 3-옥틸헵타메틸트리실록산, 1,3,5-트리페닐트리메틸시클로트리실록산, 1,1,1,3,3,5,5-헵타메틸트리실록산, 1,1,3,3,5,5-헥사메틸트리실록산, 1,1,1,5,5,5-헥사에틸-3-메틸트리실록산, 1,5-디클로로헥사메틸트리실록산, 3-트리아콘틸헵타메틸트리실록산, 3-(3-히드록시프로필)헵타메틸트리실록산, 헥사메틸시클로메틸포스포녹시트리실록산, 3-옥타데실헵타메틸트리실록산, 푸르푸릴옥시트리실록산, 테트라키스(디메틸실록시)실란, 1,1,3,3,5,5,7,7-옥타메틸테트라실록산, 디페닐실록산-디메틸실록산 공중합체, 1,3-디페닐-1,3-디메틸디실록산, 옥타메틸시클로테트라실록산, 1,3-비스(트리메틸실록시)-1,3-디메틸디실록산, 디메틸실록산-[65-70%(60% 프로필렌 산화물/40% 에틸렌 산화물)]블록 공중합체, 비스(히드록시프로필)테트라메틸디실록산, 테트라-n-프로필테트라메틸시클로테트라실록산, 옥타에틸시클로테트라실록산, 데카메틸테트라실록산, 도데카메틸시클로헥사실록산, 도데카메틸펜타실록산, 테트라데카메틸헥사실록산, 헥사페닐시클로트리실록산, 폴리디메틸실록산, 폴리옥타데실메틸실록산, 헥사코실 말단 폴리디메틸실록산, 데카메틸시클로펜타실록산, 폴리(3,3,3-트리플루오로프로필메틸실록산), 트리메틸실록시 말단 폴리디메틸실록산, 1,1,3,3,5,5,7,7,9,9-데카메틸펜타실록산, 또는 트리에틸실록시 말단 폴리디에틸실록산을 포함하는, 반도체 기판을 처리하기 위한 방법.
  38. 제31항에 있어서,
    적어도 1종의 실록산 화합물은 표면 처리 조성물 중 약 85 중량% 내지 약 99.9 중량%인, 반도체 기판을 처리하기 위한 방법.
  39. 제31항에 있어서,
    표면 처리 조성물은 적어도 약 10℃의 인화점을 갖는, 반도체 기판을 처리하기 위한 방법.
  40. 제31항에 있어서,
    표면을 표면 처리 조성물과 접촉시키기 전에 표면을 적어도 1종의 수성 세정 용액과 접촉시키는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  41. 제40항에 있어서,
    적어도 1종의 수성 세정 용액은 물, 알코올, 수성 수산화암모늄, 수성 염산, 수성 과산화수소, 유기 용매, 또는 이들의 조합을 포함하는, 반도체 기판을 처리하기 위한 방법.
  42. 제40항에 있어서,
    표면을 적어도 1종의 수성 세정 용액과 접촉시킨 이후 표면을 표면 처리 조성물과 접촉시키기 전에, 표면을 제1 헹굼 용액과 접촉시키는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  43. 제31항에 있어서,
    표면을 표면 처리 조성물과 접촉시킨 후 표면을 제2 헹굼 용액과 접촉시키는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  44. 제31항에 있어서,
    표면을 건조시키는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  45. 제31항에 있어서,
    표면 처리 층을 제거하는 단계를 추가로 포함하는, 반도체 기판을 처리하기 위한 방법.
  46. 제31항에 있어서,
    표면은 SiO2, SiN, TiN, SiOC, SiON, Si, SiGe, Ge, 또는 W를 포함하는, 반도체 기판을 처리하기 위한 방법.
  47. 표면 처리 조성물에 있어서,
    트리알킬실릴 알킬설포네이트, 트리알킬실릴 아릴설포네이트, 및 트리알킬실릴 아세테이트로 이루어지는 군으로부터 선택되는, 표면 처리 조성물 중 약 0.1 중량% 내지 약 15 중량%의 양으로 존재하는 적어도 1종의 트리알킬실릴 화합물; 및
    표면 처리 조성물 중 약 85 중량% 내지 약 99.9 중량%의 양으로 존재하는 적어도 1종의 실록산 화합물로 구성되는, 표면 처리 조성물.
  48. 제47항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 SiR3 기를 포함하고, 여기에서 각각의 R은 독립적으로 C1-C16 알킬 또는 C1-C16 할로알킬인, 표면 처리 조성물.
  49. 제47항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 트리메틸실릴기, 트리에틸실릴기, 트리프로필실릴기, 또는 트리부틸실릴기를 포함하는, 표면 처리 조성물.
  50. 제47항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 트리알킬실릴 메탄설포네이트, 트리알킬실릴 트리플루오로메탄설포네이트, 트리알킬실릴 퍼플루오로부탄설포네이트, 트리알킬실릴 p-톨루엔설포네이트, 트리알킬실릴 벤젠설포네이트, 트리알킬실릴 트리플루오로아세테이트, 트리알킬실릴 트리클로로아세테이트, 또는 트리알킬실릴 트리브로모아세테이트를 포함하는, 표면 처리 조성물.
  51. 제47항에 있어서,
    적어도 1종의 트리알킬실릴 화합물은 표면 처리 조성물 중 약 1 중량% 내지 약 10 중량%인, 표면 처리 조성물.
  52. 제47항에 있어서,
    적어도 1종의 실록산 화합물은 디실록산, 올리고실록산, 시클로실록산, 또는 폴리실록산을 포함하는, 표면 처리 조성물.
  53. 제47항에 있어서,
    적어도 1종의 실록산 화합물은 헥사메틸디실록산, 1,3-디페닐-1,3-디메틸디실록산, 1,1,3,3-테트라메틸디실록산, 1,1,1-트리에틸-3,3-디메틸디실록산, 1,1,3,3-테트라-n-옥틸디메틸디실록산, 비스(노나플루오로헥실)테트라메틸디실록산, 1,3-비스(트리플루오로프로필)테트라메틸디실록산, 1,3-디-n-부틸테트라메틸디실록산, 1,3-디-n-옥틸테트라메틸디실록산, 1,3-디에틸테트라메틸디실록산, 1,3-디페닐테트라메틸디실록산, 헥사-n-부틸디실록산, 헥사에틸디실록산, 헥사비닐디실록산, 1,1,1,3,3-펜타메틸-3-아세톡시디실록산, 1-알릴-1,1,3,3-테트라메틸디실록산, 1,3-비스(3-아미노프로필)테트라메틸디실록산, 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산, 1,3-디비닐테트라페닐디실록산, 1,3-디비닐테트라메틸디실록산, 1,3-디알릴테트라키스(트리메틸실록시)디실록산, 1,3-디알릴테트라메틸디실록산, 1,3-디페닐테트라키스(디메틸실록시)디실록산, (3-클로로프로필)펜타메틸디실록산, 1,3-디비닐테트라키스(트리메틸실록시)디실록산, 1,1,3,3-테트라이소프로필디실록산, 1,1,3,3-테트라비닐디메틸디실록산, 1,1,3,3-테트라시클로펜틸디클로로디실록산, 비닐펜타메틸디실록산, 1,3-비스(3-클로로이소부틸)테트라메틸디실록산, 헥사페닐디실록산, 1,3-비스[(비시클로[2.2.1]헵트-2-엔일)에틸]테트라메틸디실록산, 1,1,1-트리에틸-3,3,3-트리메틸디실록산, 1,3-비스(3-메타크릴옥시프로필)테트라메틸디실록산, 1,3-비스(클로로메틸)테트라메틸디실록산, 1,1,3,3-테트라메틸-1,3-디에톡시디실록산, 1,1,3,3-테트라페닐디메틸디실록산, 메타크릴옥시펜타메틸디실록산, 펜타메틸디실록산, 1,3-비스(3-클로로프로필)테트라메틸디실록산, 1,3-비스(4-히드록시부틸)테트라메틸디실록산, 1,3-비스(트리에톡시실릴에틸)테트라메틸디실록산, 3-아미노프로필펜타메틸디실록산, 1,3-비스(2-아미노에틸아미노메틸)테트라메틸디실록산, 1,3-비스(3-카르복시프로필)테트라메틸디실록산, 1,3-디클로로-1,3-디페닐-1,3-디메틸디실록산, 1,3-디에티닐테트라메틸디실록산, n-부틸-1,1,3,3-테트라메틸디실록산, 1,3-디클로로테트라페닐디실록산, 1,3-디클로로테트라메틸디실록산, 1,3-디-t-부틸디실록산, 1,3-디메틸테트라메톡시디실록산, 1,3-디비닐테트라에톡시디실록산, 1,1,3,3-테트라에톡시-1,3-디메틸디실록산, 비닐-1,1,3,3-테트라메틸디실록산, 백금-[1,3-비스(시클로헥실)이미다졸-2-일리덴헥사클로로디실록산, 1,1,3,3-테트라이소프로필-1-클로로디실록산, 1,1,1-트리메틸-3,3,3-트리페닐디실록산, 1,3-비스(트리메틸실록시)-1,3-디메틸디실록산, 3,3-디페닐테트라메틸트리실록산, 3-페닐헵타메틸트리실록산, 헥사메틸시클로트리실록산, n-프로필헵타메틸트리실록산, 1,5-디에톡시헥사메틸트리실록산, 3-에틸헵타메틸트리실록산, 3-(테트라하이드로푸르푸릴옥시프로필)헵타메틸트리실록산, 3-(3,3,3-트리플루오로프로필)헵타메틸트리실록산, 1,1,3,5,5-펜타페닐-1,3,5-트리메틸트리실록산, 옥타메틸트리실록산, 1,1,5,5-테트라페닐-1,3,3,5-테트라메틸트리실록산, 헥사페닐시클로트리실록산, 1,1,1,5,5,5-헥사메틸트리실록산, 옥타클로로트리실록산, 3-페닐-1,1,3,5,5-펜타메틸트리실록산, (3,3,3-트리플루오로프로필)메틸시클로트리실록산, 1,3,5-트리비닐-1,1,3,5,5-펜타메틸트리실록산, 1,3,5-트리비닐-1,3,5-트리메틸시클로트리실록산, 3-(3-아세톡시프로필)헵타메틸트리실록산, 3-(m-펜타데실페녹시프로필)헵타메틸트리실록산, 리모네닐트리실록산, 3-도데실헵타메틸트리실록산, 3-옥틸헵타메틸트리실록산, 1,3,5-트리페닐트리메틸시클로트리실록산, 1,1,1,3,3,5,5-헵타메틸트리실록산, 1,1,3,3,5,5-헥사메틸트리실록산, 1,1,1,5,5,5-헥사에틸-3-메틸트리실록산, 1,5-디클로로헥사메틸트리실록산, 3-트리아콘틸헵타메틸트리실록산, 3-(3-히드록시프로필)헵타메틸트리실록산, 헥사메틸시클로메틸포스포녹시트리실록산, 3-옥타데실헵타메틸트리실록산, 푸르푸릴옥시트리실록산, 테트라키스(디메틸실록시)실란, 1,1,3,3,5,5,7,7-옥타메틸테트라실록산, 디페닐실록산-디메틸실록산 공중합체, 1,3-디페닐-1,3-디메틸디실록산, 옥타메틸시클로테트라실록산, 1,3-비스(트리메틸실록시)-1,3-디메틸디실록산, 디메틸실록산-[65-70%(60% 프로필렌 산화물/40% 에틸렌 산화물)]블록 공중합체, 비스(히드록시프로필)테트라메틸디실록산, 테트라-n-프로필테트라메틸시클로테트라실록산, 옥타에틸시클로테트라실록산, 데카메틸테트라실록산, 도데카메틸시클로헥사실록산, 도데카메틸펜타실록산, 테트라데카메틸헥사실록산, 헥사페닐시클로트리실록산, 폴리디메틸실록산, 폴리옥타데실메틸실록산, 헥사코실 말단 폴리디메틸실록산, 데카메틸시클로펜타실록산, 폴리(3,3,3-트리플루오로프로필메틸실록산), 트리메틸실록시 말단 폴리디메틸실록산, 1,1,3,3,5,5,7,7,9,9-데카메틸펜타실록산, 또는 트리에틸실록시 말단 폴리디에틸실록산을 포함하는, 표면 처리 조성물.
  54. 제47항에 있어서,
    적어도 1종의 실록산 화합물은 표면 처리 조성물 중 약 90 중량% 내지 약 99 중량%인, 표면 처리 조성물.
  55. 물품에 있어서,
    반도체 기판과;
    반도체 기판에 의해 지지되는 제19항 내지 제30항과 제47항 내지 제54항 중 어느 한 항의 표면 처리 조성물을
    포함하는, 물품.
  56. 제55항에 있어서,
    반도체 기판은 실리콘 웨이퍼, 구리 웨이퍼, 실리콘 이산화물 웨이퍼, 실리콘 질화물 웨이퍼, 실리콘 옥시질화물 웨이퍼, 탄소 도핑된 실리콘 산화물 웨이퍼, SiGe 웨이퍼, 또는 GaAs 웨이퍼인, 물품.
KR1020217005953A 2018-07-30 2019-07-29 표면 처리 조성물과 방법 KR20210041584A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862712006P 2018-07-30 2018-07-30
US62/712,006 2018-07-30
US201862756644P 2018-11-07 2018-11-07
US62/756,644 2018-11-07
US201962820905P 2019-03-20 2019-03-20
US62/820,905 2019-03-20
PCT/US2019/043854 WO2020028214A1 (en) 2018-07-30 2019-07-29 Surface treatment compositions and methods

Publications (1)

Publication Number Publication Date
KR20210041584A true KR20210041584A (ko) 2021-04-15

Family

ID=69178608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217005953A KR20210041584A (ko) 2018-07-30 2019-07-29 표면 처리 조성물과 방법

Country Status (9)

Country Link
US (2) US20200035494A1 (ko)
EP (1) EP3830196A4 (ko)
JP (1) JP7506053B2 (ko)
KR (1) KR20210041584A (ko)
CN (1) CN112513192A (ko)
IL (1) IL280348A (ko)
SG (1) SG11202100675YA (ko)
TW (1) TW202016280A (ko)
WO (1) WO2020028214A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10752866B2 (en) * 2018-02-28 2020-08-25 Wow Products, LLC Two solution stain removal systems and methods comprising an alcohol-based solution and a peroxide-based solution
KR102195007B1 (ko) * 2018-10-11 2020-12-29 세메스 주식회사 기판 세정 조성물, 이를 이용한 기판 처리 방법 및 기판 처리 장치
CN115699259A (zh) * 2020-05-21 2023-02-03 中央硝子株式会社 半导体基板的表面处理方法及表面处理剂组合物
EP4155376A4 (en) * 2020-05-21 2024-07-24 Central Glass Co Ltd SEMICONDUCTOR SUBSTRATE SURFACE TREATMENT METHOD, AND SURFACE TREATMENT AGENT COMPOSITION
WO2023192000A1 (en) * 2022-03-31 2023-10-05 Fujifilm Electronic Materials U.S.A., Inc. Surface treatment compositions and methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19735368A1 (de) * 1997-08-14 1999-02-18 Univ Karlsruhe Polymere Metallbeschichtung
US6318124B1 (en) * 1999-08-23 2001-11-20 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ULSI applications
US7500397B2 (en) * 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
JP2010129932A (ja) * 2008-11-28 2010-06-10 Tokyo Ohka Kogyo Co Ltd 表面処理方法及び表面処理液
JP5708191B2 (ja) * 2010-05-19 2015-04-30 セントラル硝子株式会社 保護膜形成用薬液
JP2012015335A (ja) * 2010-06-30 2012-01-19 Central Glass Co Ltd 保護膜形成用薬液、および、ウェハ表面の洗浄方法
US20130280123A1 (en) * 2010-08-27 2013-10-24 Advanced Technology Materials, Inc. Method for preventing the collapse of high aspect ratio structures during drying
JP5953721B2 (ja) * 2011-10-28 2016-07-20 セントラル硝子株式会社 保護膜形成用薬液の調製方法
JP5288147B2 (ja) * 2011-11-29 2013-09-11 セントラル硝子株式会社 保護膜形成用薬液の調製方法
JP2014148658A (ja) * 2013-01-30 2014-08-21 Dow Corning Corp 表面処理用組成物、表面処理された物品の調製方法及び表面処理された物品
CN106463397A (zh) * 2014-05-12 2017-02-22 东京毅力科创株式会社 用于改善柔性纳米结构的干燥的方法和系统
US9703202B2 (en) * 2015-03-31 2017-07-11 Tokyo Ohka Kogyo Co., Ltd. Surface treatment process and surface treatment liquid
US9976037B2 (en) * 2015-04-01 2018-05-22 Versum Materials Us, Llc Composition for treating surface of substrate, method and device
US10093815B2 (en) * 2015-09-24 2018-10-09 Tokyo Ohka Kogyo Co., Ltd. Surface treatment agent and surface treatment method
US20170189305A1 (en) * 2015-12-30 2017-07-06 L'oréal Emulsions containing film forming dispersion of particles in aqueous phase and hydrophobic filler
JP6703256B2 (ja) * 2016-03-15 2020-06-03 セントラル硝子株式会社 撥水性保護膜形成剤、撥水性保護膜形成用薬液、及びウェハの洗浄方法
JP6681796B2 (ja) * 2016-06-21 2020-04-15 東京応化工業株式会社 シリル化剤溶液、表面処理方法、及び半導体デバイスの製造方法
WO2018175682A1 (en) * 2017-03-24 2018-09-27 Fujifilm Electronic Materials U.S.A., Inc. Surface treatment methods and compositions therefor
CN111565859B (zh) * 2018-01-05 2022-12-30 富士胶片电子材料美国有限公司 表面处理组合物及方法

Also Published As

Publication number Publication date
US20200035494A1 (en) 2020-01-30
CN112513192A (zh) 2021-03-16
JP7506053B2 (ja) 2024-06-25
WO2020028214A1 (en) 2020-02-06
TW202016280A (zh) 2020-05-01
US20240258111A1 (en) 2024-08-01
EP3830196A1 (en) 2021-06-09
EP3830196A4 (en) 2021-11-10
SG11202100675YA (en) 2021-02-25
JP2021534570A (ja) 2021-12-09
IL280348A (en) 2021-03-01

Similar Documents

Publication Publication Date Title
US11447642B2 (en) Methods of using surface treatment compositions
JP7506053B2 (ja) 表面処理用組成物及び表面処理方法
JP7502388B2 (ja) 表面処理方法およびそのための組成物
TWI838332B (zh) 用於移除半導體基材上的殘餘物之清潔調配物
JP2009021609A (ja) 化学機械平坦化後の処理剤として使用される界面活性剤を含有するプロセス溶液
KR102499429B1 (ko) 세정 제형
KR20170135889A (ko) 기판의 표면을 처리하기 위한 조성물, 방법 및 장치
KR20220049560A (ko) 고선택적 질화규소 에칭을 위한 개선된 제제

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal