KR20210041109A

KR20210041109A - 극 변조기에서 극 진폭 샘플 스트림을 업샘플링하기 위한 시스템 및 방법

Info

Publication number: KR20210041109A
Application number: KR1020217009915A
Authority: KR
Inventors: 퍼 콘라드쏜; 사라 무노즈 에르모소
Original assignee: 이노페이즈 인크.
Priority date: 2018-09-07
Filing date: 2019-09-04
Publication date: 2021-04-14
Also published as: CN113169950A; KR102420291B1; WO2020081160A3; CN113169950B; US10764105B2; US10454747B1; EP3847789A4; EP3847789A2; WO2020081160A2; US20200084082A1

Abstract

극 변조기에서 극 진폭 샘플 스트림을 업샘플링하기 위한 시스템 및 방법이 개시된다. 일부 실시예에서, 예시적인 프로세스는 IQ 평면에서 데이터 신호를 함께 특성화하는 동 위상(in-phase) 샘플 스트림 및 직교 샘플 스트림을 극 변조기에서 수신하는 것을 포함한다. 이 프로세스는 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 생성하는 것을 포함한다. 이 프로세스는 IQ 평면에서 데이터 신호의 원점 교차(origin crossing)를 식별하는 단계; 반전 트리거를 응답적으로 조정하는 단계; 반전 트리거에 기초하여 극 진폭 샘플 스트림에 반전을 선택적으로 적용하는 단계; 선택적으로 반전된 극 진폭 샘플 스트림을 보간하는 단계; 및 보간된 선택적으로 반전된 극 진폭 샘플 스트림으로부터 반전을 제거하는 단계에 의해 업샘플링된 극 진폭 샘플 스트림을 생성하는 단계를 포함한다. 이 프로세스는 업샘플링된 극 진폭 스트림과 극 위상 샘플 스트림을 사용하여 반송파 신호를 변조하는 단계를 포함한다.

Description

극 변조기에서 극 진폭 샘플 스트림을 업샘플링하기 위한 시스템 및 방법

관련 출원들에 대한 상호 참조

본 출원은 "극 변조기에서 극 진폭 샘플 스트림을 업샘플링하기 위한 시스템 및 방법(SYSTEMS AND METHODS FOR UP-SAMPLING A POLAR AMPLITUDE SAMPLE STREAM IN A POLAR MODULATOR)"이라는 발명의 명칭으로 2018년 9월 7일에 출원된 미국 특허 출원 제16/125,475호에 대한 우선권을 주장하며, 여기에 그 전체가 참조로 포함된다.

통신 트랜시버는 매우 다양한 데이터 인코딩 스키마를 사용하여 정보를 전송한다. 많은 트랜시버는 기능적 아키텍처를 사용하여 디지털 데이터를 반송파 신호 상으로 인코딩한다. 극 변조기 아키텍처는 극 위상 성분 및 극 진폭 성분 형태의 데이터 신호를 사용하고 이러한 극 데이터 신호를 사용하여 반송파 신호의 위상과 진폭을 변경한다. 그러나 극 변조기 아키텍처에 사용되는 극 데이터 신호는 더 높은 데이터 샘플링 주파수에서 전송할 때 성능이 저하되는 특성을 가지고 있다. 따라서 극 변조기 아키텍처와 관련된 시스템 및 방법에 대한 개선이 필요한다.

이하의 상세한 설명과 함께, 동일한 참조 번호가 개별 도면 전체에 걸쳐 동일하거나 기능적으로 유사한 요소를 지칭하는 첨부된 도면은 명세서에 통합되어 명세서의 일부를 형성하고 본 명세서에서 개시된 개념의 실시예를 더욱 예시하고 이들 실시예의 다양한 원리 및 장점을 설명하기 위한 것이다.
도 1은 종래 기술의 극 변조기의 블록도이다.
도 2는 일부 실시예에 따른 극 변조기에서 극 진폭 스트림을 업샘플링하는 방법의 흐름도이다.
도 3은 일부 실시예에 따른 진폭 업스케일링 극 변조기의 블록도이다.
도 4는 일부 실시예에 따른 도 3의 업샘플러의 제1 예의 블록도이다.
도 5는 일부 실시예에 따른 도 3의 업샘플러의 제2 예의 블록도이다.
도 6은 일부 실시예에 따라 도 4 및 5의 보간기의 예의 블록도이다.
도 7은 일부 실시예에 따라 활성 상태에 있는 반전 트리거를 갖는 도 4 또는 도 5의 제어형 인버터(controlled inverter) 및 반전 트리거를 도시한다.
도 8은 일부 실시예에 따른 비활성 상태의 반전 트리거를 갖는 도 4 또는 도 5의 제어형 인버터 및 반전 트리거를 도시한다.
도면의 요소들은 간략화 및 명확화를 위해 예시된 것으로, 반드시 일정한 비율로 도시된 것이 아님을 당업자는 이해할 것이다. 예를 들어, 도면들에서 일부 요소들의 치수는 본 발명의 실시예들의 이해를 향상시키는 것을 돕기 위해 다른 요소들에 비해 과장될 수 있다.
본 장치 및 방법 구성 요소는 세부 사항으로 본 개시를 모호하게 하지 않도록 도면에서 종래 기호로 적절하게 나타나며, 본 발명의 실시예를 이해하는데 적절한 특정 세부 사항만을 도시하여, 당업자가 본 명세서의 설명의 이점을 용이하게 이해할 것이다.

본 명세서에서는 극 변조기에서 신호 프로세싱을 위한 방법 및 시스템이 개시된다. 일 실시예는, 극 변조기에서 동 위상(in-phase) 샘플 스트림 및 직교(quadrature) 샘플 스트림을 수신하는 단계를 포함하는 프로세스의 형태를 취하고, 동 위상 샘플 스트림 및 직교 샘플 스트림은 함께 IQ 평면에서 데이터 신호를 특성화한다. 이 프로세스는 또한 동 위상 샘플 스트림 및 직교 샘플 스트림에 기초하여 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 생성하는 단계를 포함한다. 이 프로세스는 또한 적어도 부분적으로 (i) IQ 평면에서 데이터 신호의 원점 교차(origin crossing)를 식별하고 이에 응답하여 반전 트리거를 조정하는 단계; (ii) 반전 트리거에 기초하여 극 진폭 샘플 스트림에 반전을 선택적으로 적용하여 선택적으로 반전된 극 진폭 샘플 스트림을 형성하는 단계; (iii) 선택적으로 반전된 극 진폭 샘플 스트림을 보간하여 보간된 선택적으로 반전된 극 진폭 샘플 스트림을 형성하는 단계; 및 (iv) 보간된 극 진폭 샘플 스트림으로부터 반전을 제거하여 업샘플링된 극 진폭 샘플 스트림을 형성하는 것에 의해 업샘플링된 극 진폭 샘플 스트림을 생성하는 단계를 포함한다. 이 프로세스는 업샘플링된 극 진폭 샘플 스트림과 극 위상 샘플 스트림을 사용하여 극 변조기에서 반송파 신호를 변조하는 단계를 또한 포함한다.

또 다른 실시예는 통신 인터페이스, 프로세서, 및 시스템이 적어도 이전 단락에서 설명된 동작 또는 피처를 수행하게 하기 위해 프로세서에 의해 실행 가능한 명령어를 포함하는 데이터 저장소를 포함하는 시스템의 형태를 취한다.

적어도 하나의 실시예에서, 데이터 신호는 BPSK 또는 QPSK 데이터 신호와 같은 위상 편이 변조(PSK) 신호이다.

적어도 하나의 실시예에서, 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 생성하는 단계는 룩업 테이블을 사용하는 단계를 포함한다.

적어도 하나의 실시예에서, 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 생성하는 단계는 CORDIC을 사용하는 단계를 포함한다.

적어도 하나의 실시예에서, IQ 평면에서 데이터 신호의 원점 교차를 식별하는 단계는 극 위상 샘플 스트림에서 π 라디안 편이(radian shift)를 식별하거나, 예를 들면, ||θ| - π| ≤ π/4와 같이, π 라디안 편이의 범위 내에 있는 극 위상 샘플 스트림에서 위상 편이(θ)를 식별하는 단계를 포함한다. 일부 실시예에서, 예를 들면, 0 ≤ ||θ| - π| ≤ π/2와 같이, 설계에 따라 더 넓은 범위가 사용될 수 있다.

적어도 하나의 실시예에서, IQ 평면에서 데이터 신호의 원점 교차를 식별하는 단계는 극 진폭 샘플 스트림이 문턱 진폭 값보다 작다는 것을 식별하는 단계를 포함한다.

적어도 하나의 실시예에서, 반전 트리거는 활성 상태와 비활성 상태를 포함하는 2-상태 시스템(two-state system)이고, 2-상태 시스템은 , 반전 트리거를 조정하는 단계는 활성 상태와 비활성 상태 사이에서 반전 트리거의 상태를 전환하는(switch) 단계를 포함한다. 즉, 반전 트리거를 조정하면 반전 트리거의 상태가 활성 상태에서 비활성 상태로 또는 비활성 상태에서 활성 상태로 전환된다. 적어도 하나의 실시예에서, 반전 트리거에 기초하여 반전을 극 진폭 샘플 스트림에 선택적으로 적용하는 단계는, (i) 반전 트리거가 활성 상태인 동안 반전을 극 진폭 샘플 스트림에 적용하는 단계, 및 (ii) 반전 트리거가 비활성 상태에 있는 동안 반전을 극 진폭 샘플 스트림에 적용하지 않는 단계를 포함한다. 일부 실시예에서, 반전은 업샘플러 회로에 의해 구현된다.

적어도 하나의 실시예에서, 극 진폭 샘플 스트림을 보간하는 단계는, (i) 0 값(영 값) 샘플을 선택적으로 반전된 극 진폭 샘플 스트림에 주입하는 단계, 및 (ii) 저역 통과 필터를 (주입된) 선택적으로 반전된 극 진폭 샘플 스트림에 적용하여 보간된 선택적으로 반전된 진폭 스트림을 형성하는 단계를 포함한다. 적어도 하나의 실시예에서, 극 진폭 샘플 스트림을 보간하는 단계는 업샘플링된 신호를 생성하기 위해 다상 유한 임펄스 응답(poly phase finite impulse response; FIR) 필터를 사용하는 단계를 포함한다.

적어도 하나의 실시예에서, 보간된 선택적으로 반전된 극 진폭 샘플 스트림으로부터 반전을 제거하는 단계는 보간된 선택적으로 반전된 극 진폭 샘플 스트림의 절댓값을 취하는 단계를 포함한다. 일부 실시예에서, 반전을 제거하는 단계는 업샘플러 회로에 의해 구현된다.

다음 단락 및 본 개시의 다른 어느 곳에서 설명된 변형 및 치환(permutations)은 임의의 방법 실시예 및 임의의 시스템 실시예에 관한 것을 포함하여 임의의 실시예에 대해 구현될 수 있다.

일부 시스템 실시예에서, 특정 기능적 아키텍처가 설명될 수 있다. 적어도 하나의 실시예에서, 시스템은 극 변조기의 형태를 취한다. 적어도 하나의 실시예에서, 극 변조기는 입력, 좌표계 변환기, 업샘플러 및 반송파 신호 변조기를 포함한다.

적어도 하나의 실시예에서, 본 시스템은 동 위상 샘플 스트림 및 직교 샘플 스트림을 수신하도록 구성된 입력을 포함한다. 동 위상 샘플 스트림과 직교 샘플 스트림은 함께 IQ 평면의 데이터 신호를 특성화한다. 적어도 하나의 실시예에서, 데이터 신호는 BPSK 또는 QPSK 데이터 신호와 같은 위상 편이 변조(PSK) 신호이다.

적어도 하나의 실시예에서, 본 시스템은 입력으로부터 동 위상 샘플 스트림 및 직교 샘플 스트림을 수신하고 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 생성하도록 구성된 IQ-A/P(in-phase quadrature to amplitude/phase) 변환기와 같은 좌표계 변환기를 더 포함한다. 적어도 하나의 실시예에서, IQ-A/P 변환기는 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 생성하기 위해 룩업 테이블을 사용하도록 구성된다. 적어도 하나의 실시예에서 IQ-A/P 변환기는 IQ 좌표를 극 위상 샘플 스트림으로 변환하기 위해 룩업 테이블을 사용하도록 구성된다. 적어도 하나의 실시예에서, IQ-A/P 변환기는 CORDIC 회로를 사용하여 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 생성한다. 적어도 하나의 실시예에서, IQ-A/P 변환기는 IQ 좌표 범위를 미리 정의된 위상 값에 매핑하는 룩업 테이블을 사용한다.

본 시스템은 좌표계 변환기(예를 들어, IQ-A/P 변환기)로부터 극 진폭 샘플 스트림을 수신하고 업샘플링된 극 진폭 샘플 스트림을 생성하도록 구성된 업샘플러를 더 포함한다. 본 개시의 업샘플러 내의 기능적 요소에 관한 논의를 진행하기 전에, 그러한 업샘플러에 대한 동기(motivation)가 일반적인 의미로 제공될 것이다. 주어진 극 변조기에서 극 변조기의 감도는 적절한 변조를 위해 극 진폭 샘플 스트림 또는 극 위상 샘플 스트림의 데이터 스트림 업샘플링을 요구하기에 충분히 높을 수 있다.

극 진폭 샘플 스트림은 디지털로 인코딩된 극 진폭 값의 연속적인 샘플의 스트림이다. 각각의 극 진폭 값은 사용된 이진 데이터 형식(binary data formatting)에 따라 이진 워드로 인코딩된다. 일 실시예에서, 데이터 샘플은 부호 있는 또는 2의 보수 이진 데이터의 형태를 취한다. 보다 구체적으로, 일 실시예에서, CORDIC 프로세서는 부호 없는 값을 수신하고 이를 부호 있는 이진 데이터로 변환한다. QPSK 심벌 값은 IQ 평면의 각 사분면에서 균일한 크기를 갖지만, 신호가 심벌들 간에 전이(transition)됨에 따라 크기가 일정한 엔벨로프 값에서 달라질 수 있다. 인접한 QPSK 심벌들 사이의 전이(즉, 90도 위상 변화)는 더 작은 크기 편차를 제공할 수 있지만, 180도 위상 전이 동안 크기는 0으로 빠르게 감소한(dip) 다음 급격히 증가하여, 극 진폭 데이터 신호 시퀀스에서 첨점 불연속성(cusp discontinuity)을 형성한다.

마찬가지로 신호가 π와 2π 사이에서 전이될 때 위상 불연속 동안, 위상 변화로 인해 데이터 신호 시퀀스에서 위상 랩 점프 불연속(phase-wrap jump discontinuity)이 발생한다. 극 신호 변환의 이러한 비선형 양상은 데이터 신호에 불연속성을 생성한다.

본 개시의 일부 실시예는 보간을 사용하여 극 진폭 샘플 스트림을 업샘플링하는 것을 제공한다. 일반적이고 효율적인 보간기의 한 예는 0으로 채워진 샘플 스트림에서 동작하는 윈도우 평균 FIR 필터(windowed average FIR filter)이며, 이는 다상 FIR 필터의 형태를 취할 수도 있다. 불행하게도, 윈도우 평균기는 극 신호의 진폭 첨점 및 위상-랩 점프(예를 들어, IQ 평면에서 원점 교차가 필요한 특정 QPSK 심벌에 대해 위에서 설명된 신호 전이)와 연관된 신호 불연속성을 보간할 때 정밀하고 정확한 결과를 생성하지 못할 것이다. 첨점이나 랩의 불연속성은 많은 고주파 정보를 의미하며 신호 프로세싱에 더 많은 복잡성을 유발한다. 일부 실시예에서, 표준 보간 프로세스를 사용하기 위해, 극 진폭 샘플 스트림의 급격한 하락(dip) 및 상승과 연관된 위에서 언급한 문제는 해결될 필요가 있을 수 있다.

극 위상 샘플 스트림은 -π와 π 사이에 경계가 있는 디지털 인코딩된 극 위상 값의 연속 샘플을 포함한다. 각각의 극 위상 값은 선택된 변조 유형에 따라 이진 워드로서 인코딩된다. 연속적인 위상 샘플들 간의 실질적인 π 라디안들의 차이는 극 진폭 샘플 스트림의 급격한 하락 및 상승과 관련이 있다. 극 진폭 샘플 스트림의 급격한 하락 및 상승과 연속 위상 샘플들 간의 π 라디안 편이는 모두 IQ 평면에서 데이터 신호의 원점 교차를 나타낸다. 이들 둘 다는 벡터가 한 방향에서 원점을 향해 수축하고 반대 방향으로 원점에서 멀어져 커지는 표시(indications)이다.

적어도 하나의 실시예에서, 업샘플러는 원점 교차 식별기, 제어형 인버터, 보간기 및 반전 제거 모듈을 포함한다.

적어도 하나의 실시예에서, 업샘플러는 IQ 평면에서 데이터 신호의 원점 교차를 식별하고 원점 교차의 식별에 기초하여 반전 트리거를 응답적으로 조정하도록 구성된 원점 교차 식별기를 포함한다. 적어도 하나의 그러한 실시예에서, 원점 교차 식별기는 극 진폭 샘플 스트림이 문턱 진폭 값보다 작다고 식별하도록 구성된다(예를 들어, 극 진폭은 절댓값 항에서 0에 접근하여 IQ 평면에서 원점 교차를 나타낸다). 적어도 하나의 실시예에서, 업샘플러는 IQ-A/P 변환기로부터 극 위상 샘플 스트림을 수신하도록 구성되고, 원점 교차 식별기는 극 위상 샘플 스트림에서 π 라디안 편이를 식별한다. 적어도 하나의 실시예에서, 전술한 2개의 원점 교차 식별 유형들의 조합이 사용된다.

적어도 일부 실시예에서, 원점 교차가 식별될 때, 반전 트리거가 조정된다. 적어도 하나의 실시예에서, 반전 트리거는 2-상태 시스템, 예를 들어, 이진 2-상태 시스템이고, 2-상태 시스템은 활성 상태와 비활성 상태를 포함하고, 원점 교차 식별기가 반전 트리거를 응답적으로 조정하도록 구성되는 것은 원점 교차 식별기가 반전 트리거의 상태를 반전시키도록(negate) 구성되는 것을 포함할 수 있다. 일부 실시예에서 2개 초과의 상태가 사용될 수 있다. 일부 실시예에서, 반전 트리거는 제어형 인버터가 극 진폭 샘플 스트림을 공급받기 위한 제어 신호로서 사용될 수 있다. 원점 교차 식별기가 원점 교차가 발생했다고 결정하면, 반전 트리거를 통해 제어형 인버터의 상태를 플립(flip)한다. 제어형 인버터는 원점 교차 식별기가 원점 교차를 다시 검출하고 이에 응답하여 반전 트리거를 통해 제어형 인버터의 상태를 플립할 때까지 이러한 상태를 유지한다.

적어도 하나의 실시예에서, 업샘플러는, 반전 트리거에 기초하여 극 진폭 샘플 스트림에 반전을 선택적으로 적용하여 선택적으로 반전된 극 진폭 샘플 스트림을 형성하도록 구성된 제어형 인버터를 포함한다. 적어도 하나의 실시예에 따라, 제어형 인버터는, (i) 반전 트리거의 상태가 활성 상태에 있는 동안 극 진폭 샘플 스트림을 반전시키도록 구성된 인버터 및 (ii) 반전 트리거의 상태가 비활성 상태에 있는 동안 수정되지 않은 극 진폭 샘플 스트림을 전송하도록 구성된 바이패스를 포함한다. 여기에 설명된 제어형 인버터는 각 원점 교차 식별에서 활성화 또는 비활성화될 수 있다. 제어형 인버터는 샘플 스트림의 일부를 연장함으로써, 예를 들어, 극 진폭 샘플 스트림이 음의 값을 취하도록 허용함으로써 샘플 스트림의 일부를 연장함으로써 극 진폭 샘플 스트림에서 급격한 하락 및 상승과 연관된 첨점을 제거한다.

적어도 하나의 실시예에서, 업샘플러는, 제어형 인버터로부터 선택적으로 반전된 극 진폭 샘플 스트림을 수신하고 선택적으로 반전된 극 진폭 샘플 스트림을 보간하여 보간된 선택적으로 반전된 극 진폭 샘플 스트림을 형성하기 위해 구성된 보간기를 포함한다. 하나의 그러한 실시예에서, 보간기는 (i) 0 값(영 값) 샘플을 선택적으로 반전된 극 진폭 샘플 스트림에 주입하도록 구성된 0 값(영 값) 주입기; 및 (ii) 저역 통과 필터를 포함한다. 보간기는 일반적인 용어로 설명되며, 실제 실시예는 다상 필터링 동작을 포함할 수 있다. 결과적으로 이러한 저역 통과 필터는 극 진폭 샘플 스트림의 첨점에서 발생하는 임의의 고주파 정보를 제거하여 보간 아티팩트를 생성한다. 제어형 인버터를 사용하면 첨점(및 연관된 고주파 정보)을 인위적으로 제거하여 첨점을 보간 후 다시 삽입할 수 있으므로 이러한 우려가 사라진다. 다시 말하면, 반전이 없을 때 IQ 평면에서 원점 교차에 국부적으로 대응하는 첨점과 연관된 고주파 정보를 제거하는 필터링된 평활도를 나타내는 극 진폭 샘플 스트림 대신, 본 명세서에 기술된 일부 실시예들에 따라, IQ 평면에서 식별된 원점 교차에 응답하여 반전된 극 진폭 샘플 스트림은 그 자체가 원점을 통과하여 양에서 음으로(또는 음에서 양으로) 변화하며, 보간(예를 들어, 영 채움(zero-filling) 및 필터링) 후 고주파 정보가 유지되고 반전이 제거된다(즉, 커스프의 재삽입).

적어도 하나의 실시예에서, 업샘플러는, 보간기로부터 보간된 선택적으로 반전된 극 진폭 샘플 스트림을 수신하고 업샘플링된 극 진폭 샘플 스트림을 형성하기 위해 반전을 제거하도록 구성된 반전 제거 모듈을 포함한다. 적어도 하나의 실시예에서, 반전을 제거하는 것은 보간된 선택적으로 반전된 극 진폭 샘플 스트림에서 임의의 선택적으로 적용된 반전을 제거하는 것을 포함한다. 적어도 하나의 실시예에서, 반전 제거 모듈은 보간된 선택적으로 반전된 극 진폭 샘플 스트림의 부호 비트를 양으로 설정하도록 구성된다. 적어도 하나의 실시예에서, 반전 제거 모듈은 절댓값 회로를 구현하도록 구성된다. 적어도 하나의 실시예에서, 반전 제거 모듈은 제어형 인버터를 원점 교차 식별기와 동기화하도록 구성된 타이밍 회로를 포함한다. 이러한 실시예에서, 반전 제거 모듈은 반전 트리거에 따라 활성화 및 비활성화되도록 구성될 수 있다.

일 실시예에서, 본 시스템은, 업샘플링된 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 수신하고 업샘플링된 극 진폭 샘플 스트림 및 극 위상 샘플 스트림에 기초하여 반송파 신호를 변조하도록 구성된 반송파 신호 변조기를 포함한다.

이 상세한 설명을 진행하기 전에, 다양한 도면에 묘사되는 - 그리고 그와 관련하여 설명되는 - 엔티티(entities), 접속, 배열 등이 제한이 아닌 예로서 제시된다는 점에 유의한다. 따라서 특정 도면이 "묘사하는" 것, 특정 도면의 특정 요소 또는 개체가 "~ 인" 또는 "~ 를 갖는" 것에 대한 임의의 그리고 모든 문장 및 다른 표시, 그리고 임의의 그리고 모든 유사한 문장 - 이들은 고립되어 문맥 밖에서 절대적이며 따라서 제한적이라고 읽혀 질 수 있음 - 은 "적어도 하나의 실시예에서, ..."와 같은 구절이 구조상으로 선행되는 것으로만 적절하게 읽혀 질 수 있다. 그리고 이 묵시적인 선행절이 이 상세한 설명에서 지겹게(ad nauseum) 반복되지 않는 것은 표현의 간결함과 명확성과 유사한 이유 때문이다.

도 1을 참조하면, 종래 기술의 극 변조기(100)의 블록도, 관련 기술에 관한 기본 개념이 도시된다. 극 변조기(100)는 동 위상 샘플 스트림(in-phase sample stream; ISS)(102) 및 직교 샘플 스트림(quadrature sample stream; QSS)(104)을 수신하는 것으로 도시된 입력(106)을 포함한다. ISS(102)와 QSS(104)는 함께 동 위상 직교(in-phase-quadrature; IQ) 평면에서 데이터 신호를 특성화한다. 데이터 신호는 직교 변조 기술을 통해 인코딩된 정보를 전달한다. 직교 변조는 직교 좌표 x 및 y를 사용한다. 직교 변조를 고려할 때 x축은 이하 "I"(동 위상) 축이라고 하고, y축은 이하 "Q"(직교) 축이라고 한다.

디지털 무선 전송에 대한 직교 변조기 접근 방식은 종종 전력 효율 향상과 증폭기 선형성 유지 간에 설계 충돌을 일으킬 수 있는 선형 RF 전력 증폭기를 필요로 한다. 선형성이 저하되면 일반적으로 인접 채널 저하로 인해 신호 품질이 저하되며, 이는 네트워크 성능 및 용량을 제한하는 기본 요인이 될 수 있다. 디바이스 매개 변수 제한, 온도 불안정성, 전력 제어 정확도, 광대역 잡음 및 생산 수율을 포함한 선형 RF 전력 증폭기의 추가 문제도 일반적이다. 반면에 전력 효율성이 저하되면 전력 소비가 증가하고(휴대용 디바이스의 배터리 수명이 단축됨) 더 많은 열이 발생한다. 전력 증폭기의 선형성 문제는 전력 증폭기의 입력 신호가 "일정한 엔벨로프", 즉 진폭 변화를 포함하지 않도록 요구함으로써 이론적으로 완화할 수 있다.

극 변조기(100)는 QSS(104) 및 ISS(102)를 수신하고 이에 응답해서 극 위상 샘플 스트림(polar phase sample stream; PPSS)(110) 및 극 진폭 샘플 스트림(polar amplitude sample stream; PASS)(112)을 생성하는 예를 들면, IQ-A/P(in-phase-quadrature to amplitude/phase) 변환기(108)와 같은 좌표계 변환기를 포함한다. 극좌표가 직교 좌표와 유사하다는 점에서 극 변조는 직교 변조와 유사하다. 극 변조는 극좌표, 즉, r(진폭) 및 Θ(위상)을 사용한다. 직교 변조 스키마에서 극 변조 스키마로의 변환은 복수의 공지된 기술을 통해 수행될 수 있다. 수학적으로 이 프로세스는 삼각법에 의존한다. 위상(Θ)의 접선은, 동 위상 성분(I)의 값으로 나누어진 직교 성분(Q)의 값과 동일하며, 진폭(r)은 직교 성분과 동 위상 성분(각각 Q와 I)의 제곱들의 합의 제곱근에 의해 주어진다.

반송파 신호 변조기(114)는 IQ-A/P 변환기(108)로부터 PPSS(110) 및 PASS(112)를 수신한다. 반송파 신호 변조기(114)에서 데이터 샘플은 PPSS(110), PASS(112) 및 미리 결정된 변조 기술에 따라 인코딩된다. 극 변조기(100)의 적어도 하나의 실시예는 반송파 신호 변조기(114)에서 직교 위상 편이 변조(quadrature phase-shift keying; QPSK) 변조 기술을 사용한다. QPSK는 두 개의 비트가 한 번에 변조되는 위상 편이 변조(Phase Shift Keying; PSK)의 한 형태이며, 4개의 가능한 반송파 위상 편이(0, 90, 180 또는 270도) 중 하나를 선택한다. QPSK를 사용하면 신호가 동일한 대역폭을 사용하여 일반 PSK보다 두 배 많은 정보를 전달할 수 있다.

"선행 기술"로 라벨 표기된 도 1은 이후에 보다 상세히 논의되는 개념에 대한 간략한 소개를 제공하기 위해 포함된다. 도 1에 묘사된 개념적 개요는 독자가 본 개시의 특성에 대한 입문적 이해를 확인하는 데 도움을 주기 위해 포함된다. 이 개요는 독자를 위한 입문 가이드로서 제한이 아닌 예시로 제공된다.

도 2는 일부 실시예에 따른 극 변조기에서 극 진폭 스트림을 업샘플링하는 방법의 흐름도이다. 특히, 도 2는 요소(202, 204, 206 및 208)를 포함하는 방법(200)을 도시한다. 적어도 하나의 실시예에서 방법(200)은 아래의 도 3과 관련하여 설명된 극 변조기(300)와 같은 극 변조기에 의해 수행된다.

요소(202)에서, 방법(200)은 ISS 및 QSS를 수신하는 것을 포함한다. 도 2의 ISS 및 QSS는 각각 도 1과 관련하여 논의된 ISS(102) 및 QSS(104)의 형태를 취할 수 있다. 함께, 도 2의 ISS 및 QSS는 IQ 평면에서 데이터 신호를 특성화한다. 데이터 신호는 디지털 변조된 이산 시간(discrete-time) 샘플 스트림의 형태를 취할 수 있다. 복수의 변조 스키마는 다양한 기술을 사용하여 데이터를 ISS 및 QSS로 인코딩한다. 적어도 하나의 실시예에서, 데이터 신호는 직교 위상 편이 변조(QPSK) 신호이다.

요소(204)에서, 방법(200)은 PASS 및 PPSS를 생성하는 것을 포함한다. 도 2의 PASS 및 PPSS는 각각 도 1과 관련하여 논의된 PPSS(110) 및 PASS(112)의 형태를 취할 수 있다. PASS 및 PPSS는 IQ-A/P 변환기와 같은 좌표계 변환기를 사용하여 ISS 및 QSS로부터 생성된다. 직교 변조 스키마로부터 극 변조 스키마로의 변환은 예를 들어, 도 1의 IQ-A/P 변환기(108)와 같은 IQ-A/P 변환기를 사용하는 복수의 공지된 기술을 통해 수행될 수 있다. 방법(200)의 적어도 하나의 실시예에서, 요소(204)는 IQ 좌표 범위를 미리 정의된 위상 값에 매핑하는 룩업 테이블을 사용함으로써 PASS 및 PPSS를 생성한다. 방법(200)의 적어도 하나의 다른 실시예에서, 요소(204)는 좌표 회전 디지털 컴퓨터(COordinate Rotation DIgital Computer; CORDIC) 알고리즘 또는 회로를 사용함으로써 PASS 및 PPSS를 생성한다. 당업자에 의해 이해되는 바와 같이, 이 변환을 수행하기 위해 방대한 수의 기술이 사용될 수 있다. CORDIC 동작을 수행하기 위해 하드웨어 및 소프트웨어 옵션을 모두 사용할 수 있다.

요소(206)에서, 방법(200)은 선택적으로 반전된 극 진폭 샘플 스트림(SIPASS)으로부터 업샘플링된 극 진폭 샘플 스트림(UPASS)을 생성하는 단계를 포함한다. 방법(200)의 적어도 하나의 실시예에서, 요소(206)는 적어도 부분적으로 (i) IQ 평면에서 데이터 신호의 원점 교차를 식별하고 이에 응답하여 반전 트리거를 조정하는 단계; (ii) 반전 트리거에 기초하여 극 진폭 샘플 스트림에 반전을 선택적으로 적용하여 선택적으로 반전된 극 진폭 샘플 스트림을 형성하는 단계; (iii) 선택적으로 반전된 극 진폭 샘플 스트림을 보간하여 보간된 선택적으로 반전된 극 진폭 샘플 스트림(interpolated selectively inverted polar amplitude sample stream; ISIPASS)을 형성하는 단계; 및 (iv) 보간된 선택적으로 반전된 극 진폭 샘플 스트림으로부터 반전을 제거하여 업샘플링된 극 진폭 샘플 스트림을 형성하는 단계에 의해 업샘플링된 극 진폭 샘플 스트림을 생성하는 단계를 포함한다.

원점(origin)을 식별하는 제1 기술은 극 위상 샘플 스트림에서 π 라디안 편이를 식별하는 것을 포함한다. π 라디안 편이는 극 위상 샘플 스트림의 연속 샘플에서 발생한다. IQ 평면에서 데이터 신호의 원점 교차를 식별하기 위한 제2 기술은, 극 진폭 샘플 스트림이 문턱 진폭 값보다 작다는 것을 식별하는 것을 포함한다. 일부 실시예에서, IQ 평면에서 데이터 신호의 원점 교차를 식별하는 것은 극 진폭 샘플 스트림이 복수의 연속 샘플에 대해 문턱 진폭 값보다 작다는 것을 식별하는 것을 포함한다. 일부 실시예들에서, IQ 평면에서 데이터 신호의 원점 교차를 식별하는 것은 극 진폭 샘플 스트림의 윈도우 평균(windowed average)이 문턱 진폭 값보다 작다는 것을 식별하는 것을 포함한다.

반전 트리거는 활성 상태와 비활성 상태를 포함하는 2-상태 시스템으로 구현되며, 반전 트리거를 조정하는 것은 반전 트리거의 상태를 활성에서 비활성으로 또는 그 반대로 플립하는 것을 포함한다. 적어도 하나의 실시예에서, 반전 트리거에 기초하여 반전을 극 진폭 샘플 스트림에 선택적으로 적용하여 선택적으로 반전된 극 진폭 샘플 스트림을 형성하는 단계는, (i) 반전 트리거가 활성 상태인 동안 반전을 극 진폭 샘플 스트림에 적용하는 단계, 및 (ii) 반전 트리거가 비활성 상태에 있는 동안 극 진폭 샘플 스트림에 반전을 적용하지 않는 단계를 포함한다.

일부 실시예에서, 극 진폭 샘플 스트림을 보간하여 보간된 선택적으로 반전된 극 진폭 샘플 스트림을 형성하는 단계는 (i) 0 값(영 값) 샘플을 선택적으로 반전된 극 진폭 샘플 스트림에 주입하는 단계, 및 (ii) 저역 통과 필터를 (주입된) 선택적으로 반전된 극 진폭 샘플 스트림에 적용하는 단계를 포함한다. 저역 통과 필터를 적용한 결과는, 주입된 0 값 샘플이 변경되었고 의미 있는 보간된 값인 극 진폭 샘플 스트림 - 보간된 선택적으로 반전된 샘플 스트림 - 일 것이다. 그러나 선택적으로 반전되고 보간된 극 진폭 샘플 스트림은 양수 값 및 음수 값 모두를 여전히 포함한다. 따라서 이전에 수행된 반전이 제거될 필요가 있다. 반전을 제거하는 것은 극 진폭 샘플 스트림의 인코딩된 진폭 값에 대한 부호 비트를 양으로 설정하는 것처럼 간단할 수 있다. 다른 실시예에서, 진폭 값을 인코딩하는 데 사용되는 프로세싱과 관련된 신호 프로세싱 방법은 반전을 제거하고 입력되는 샘플 스트림의 절댓값을 효과적으로 생성하기 위해 적용될 수 있다. 이는 반전 제거 모듈이 전체 샘플 스트림에서 동작하거나 이전에 반전된 샘플을 프로세싱할 때 반전 제거 모듈이 활성화될 수 있는 경우 일 수 있다. 후자의 기술은 반전 제거 모듈이 반전 트리거와 통신하여 적절한 타이밍과 클록킹을 수립하게 하는 방법을 필요로 할 것이다.

요소(208)에서, 방법(200)은 업샘플링된 극 진폭 샘플 스트림 및 극 위상 샘플 스트림을 사용하여 반송파 신호를 변조하는 것을 포함한다. 함께, 샘플 스트림은 반송파 신호에 적용될 QPSK 변조를 특성화 할 수 있다.

도 3은 일부 실시예에 따른 진폭 업스케일링 극 변조기의 블록도이다. 특히, 도 3은 진폭 업샘플링 극 변조기(300)를 도시한다.

진폭 업스케일링 극 변조기(300)는 동 위상 샘플 스트림(ISS)(302) 및 직교 샘플 스트림(QSS)(304)을 수신하는 것으로 도시되는 입력(306)을 포함한다. ISS(302)와 QSS(304)는 함께 동 위상 직교(in-phase-quadrature; IQ) 평면에서 데이터 신호를 특성화한다. 데이터 신호는 직교 변조 기술을 통해 인코딩된 정보를 전달한다. 직교 변조는 직교 좌표 x 및 y를 사용한다. 직교 변조를 고려할 때 x축을 I(동 위상) 축이라고 하고 y축을 Q(직교) 축이라고 한다.

진폭 업스케일링 극 변조기(300)는 QSS(304) 및 ISS(302)를 수신하고 이에 응답해서 극 위상 샘플 스트림(polar phase sample stream; PPSS)(310) 및 극 진폭 샘플 스트림(polar amplitude sample stream; PASS)(312)을 생성하는 예를 들면, IQ-A/P(in-phase-quadrature to amplitude/phase) 변환기(308)와 같은 좌표계 변환기를 포함한다. 극좌표가 직교 좌표와 유사하다는 점에서 극 변조는 직교 변조와 유사하다. 극 변조는 극좌표, 즉, r(진폭) 및 Θ(위상)을 사용한다. 직교 변조 스키마에서 극 변조 스키마로의 변환은 다수의 공지된 기술을 통해 수행될 수 있다. 수학적으로 이 프로세스는 삼각법에 의존한다. 위상 Θ의 접선은, 동 위상 성분(I)의 값으로 나누어진 직교 성분(Q)의 값과 동일하며, 진폭(r)은 직교 성분과 동 위상 성분(각각 Q와 I)의 제곱들의 합의 제곱근에 의해 주어진다. 적어도 하나의 실시예에서, IQ-A/P 변환기(308)는 CORDIC을 포함한다. 적어도 하나의 실시예에서, IQ-A/P 변환기(308)는 룩업 테이블을 포함한다. 예를 들어, 당업자가 이해할 수 있는 바와 같이, CORDIC은 룩업 테이블을 구현할 수 있다. 다른 실시예에서, 예를 들어, 감소된 하드웨어 비용과 같은 시스템 요건에 따라 하드 와이어드 로직이 룩업 테이블을 대체한다.

도 3에서, 업샘플러(314)는 PASS(312)를 수신하고 업샘플링된 극 진폭 샘플 스트림(up-sampled polar amplitude sample stream; UPASS)(316)을 생성한다. 도 3에 도시되지 않았지만, 특정 실시예(예를 들어, 도 5 참조)에서 업샘플러(314)는 PPSS(310)를 더 수신한다. 업샘플러(314)가 PPSS(310)를 추가로 수신하는 실시예에서, PPSS(310)는 PASS(312) 대신 또는 PASS(312)와 함께 원점 교차 식별에 사용된다. 업샘플러(314)에 대한 자세한 정보는 도 4 및 도 5의 설명에서 제공된다.

반송파 신호 변조기(318)는 IQ-A/P 변환기(108)로부터 UPPSS(316) 및 PPSS(310)를 수신한다. 반송파 신호 변조기(318)에서 데이터 샘플은 PPSS(310), UPASS(316) 및 미리 결정된 변조 기술에 따라 인코딩된다. 진폭 업샘플링 극 변조기(300)의 적어도 하나의 실시예는 반송파 신호 변조기(318)에서 직교 위상 편이 변조(quadrature phase-shift keying; QPSK) 변조 기술을 사용한다.

도 4는 일부 실시예에 따른 도 3의 업샘플러의 제1 예의 블록도이다. 도 4는 업샘플러(314)의 예시적인 블록도(400)를 도시한다. 업샘플링 극 변조기(300)에서, 반송파 주파수는 적절한 변조를 위해 PASS(312)의 데이터 스트림 업샘플링을 요구하기에 충분히 높을 수 있다. 도 4의 업샘플러(314)는 PASS(312)를 수신한다. PASS(312)는 원점 교차 식별기(402)에 입력된다. 원점 교차 식별기(402)는 PASS(312)가 문턱 진폭 값보다 작다고 관찰함으로써 원점 교차를 식별한다. 원점 교차 식별기(402)는 PASS(312)에서 원점 교차를 검색하고, 검출시 이에 응답하여 반전 트리거(404)를 플립한다. 반전 트리거(404)는 제어형 인버터(406)에 입력되는 이진 제어 비트이다. 제어형 인버터(406)는 반전 트리거(404)의 상태에 기초하여 PASS(312)에 반전을 선택적으로 적용하고 PASS(312A)를 생성한다.

선택적으로 반전된 PASS(312A)는 보간기(408)에 입력된다. 일 실시예에서, 보간기(408)는 (i) 0 값(영 값) 샘플을 선택적으로 반전된 PASS(312A)에 주입하도록 구성된 0 값(영 값) 주입기 및 (ii) 저역 통과 필터를 포함한다. 선택적으로 반전되고 보간된 PASS(312B)(보간된 선택적으로 반전된 PASS(312B))는 제어형 인버터(406)에 의해 수행된 반전을 제거하는 반전 제거 모듈(410)에 입력된다. 업샘플러(314)는 UPASS(316)를 출력한다.

도 5는 일부 실시예에 따른 도 3의 업샘플러의 제2 예의 블록도이다. 도 5는 업샘플러(314)의 예시적인 블록도(500)를 도시한다. 업샘플링 극 변조기(300)에서, 반송파 주파수는 적절한 변조를 위해 PASS(312)의 데이터 스트림 업샘플링을 요구하기에 충분히 높을 수 있다. 도 5의 업샘플러(314)는 PPSS(310)뿐만 아니라 PASS(312)를 수신한다. PPSS(310)는 원점 교차 식별기(502)에 입력된다. 원점 교차 식별기(502)는 연속적인 샘플들 사이에서 π 라디안 편이를 겪고 있는 PPSS(310)를 관찰함으로써 원점 교차를 식별한다.

원점 교차 식별기(502)는 PPSS(310)에서 원점 교차를 검색하고, 검출시 이에 응답하여 반전 트리거(404)를 플립한다. 반전 트리거(404)는 제어형 인버터(406)에 입력되는 이진 제어 비트이다. 제어 인버터(406)는 반전 트리거(404)의 상태에 기초하여 선택적으로 PASS(312)에 반전을 적용한다.

선택적으로 반전된 PASS(312C)는 보간기(408)에 입력된다. 선택적으로 반전되고 보간된 PASS(312D)(보간된 선택적으로 반전된 PASS(312D))는 제어형 인버터(406)에 의해 수행된 반전을 제거하는 반전 제거 모듈(410)에 입력된다. 업샘플러(314)는 UP ASS(316)를 출력한다.

도 6은 도 4 및 5의 보간기의 예시의 블록도이다. 도 6은 보간기(408)의 예시적인 블록도(600)를 도시한다. 일 실시예에서, 도 6의 보간기(408)는 (i) 0 값 샘플을 입력되는 선택적으로 반전된 PASS 신호(312)(예를 들어, 도 4에서 312A, 도 5에서 312C)에 주입하도록 구성된 0 값 주입기(Zero-Value Injector)(602)와, (ii) 저역 통과 필터(604)를 포함한다. 보간기(408)는 저역 통과 필터(604)의 출력에서, 보간된 선택적으로 반전된 극 진폭 샘플 신호(312)(예를 들어, 도 4의 312B, 도 5의 312D)를 형성한다. 적어도 하나의 실시예에서, 보간기(408)는 다상 유한 임펄스 응답(poly-phase finite impulse response; FIR) 필터를 사용하여 입력되는 선택적으로 반전된 PASS 신호(312(312A(312C)))를 보간한다.

일부 실시예에서, 선택적으로 반전되고 보간된 PASS 신호(312(312B(312D)))는 도 4 및 5에 도시된 바와 같이 반전 제거 모듈(예를 들어, 반전 제거 모듈(410))로의 입력을 위해 보간기(408)에 의해 출력된다.

도 7은 일부 실시예에 따라 활성 상태에 있는 반전 트리거를 갖는 도 4 (또는 도 5)의 제어형 인버터 및 반전 트리거를 도시한다. 도 7에 도시된 시나리오(700)에서 반전 트리거(404)는 활성 상태에 있고 이진수 1로 표현될 수 있다. 제어형 인버터(406)는 인버터(702) 및 바이패스(704)를 포함한다. PASS(312)는 인버터(702)를 통해 라우팅된다. 시나리오(700)에서, 제어형 인버터(406)를 통한 PASS(312) 출력(예를 들어, 도 4의 PASS(312A), 도 5의 PASS(312C))이 반전된다.

도 8은 일부 실시예에 따른 비활성 상태의 반전 트리거를 갖는 도 4 (또는 도 5)의 제어형 인버터 및 반전 트리거를 도시한다. 도 8에 도시된 시나리오(800)에서 반전 트리거(404)는 비활성 상태에 있고 이진수 0으로 표현될 수 있다. 제어형 인버터(406)는 인버터(702) 및 바이패스(704)를 포함한다. PASS(312)는 바이패스(704)를 통해 라우팅된다. 시나리오(800)에서, 제어형 인버터(406)를 통한 PASS(312) 출력(예를 들어, 도 4의 PASS(312A), 도 5의 PASS(312C))은 반전되지 않는다.

즉, 일부 실시예에서, 도 7 및 8의 결합된 효과는, 제어형 인버터(406)로의 PASS(312) 입력이 선택적으로 반전되어, 반전 트리거의 상태에 따라, PASS(312) 출력(312A(312C))이 도 7에서 (인버터(702)를 통해) 반전되지만 도 8에서는 (바이패스(704)를 통해) 반전되지 않는다.

원점 교차 및 마찬가지로 진폭 값의 급격한 하락 및 상승에 대응하여 PASS(312)의 반전을 토글(toggle)함으로써, 보다 정확한 보간 프로세스를 통해 변조기 성능이 증가된다. 고주파 정보는 불연속 첨점의 주변에서 신호를 반전하고 결과적으로 신호를 음의 범위로 변환함으로써 감소된다. 각각의 검출된 원점 교차에서 이 프로세스를 수행하면 우수한 결과를 생성하는 변조가 발생한다.

전술한 명세서에서, 특정 실시예들이 설명되었다. 그러나 당업자는 이하의 청구항들에 설명된 바와 같은 본 발명의 범위를 벗어나지 않으면서 다양한 변형 및 변경이 이루어질 수 있음을 이해할 것이다. 따라서, 명세서 및 도면은 제한적인 의미보다는 예시적인 것으로 간주되어야 하며, 이러한 모든 변형은 본 발명의 교시의 범위 내에 포함되는 것으로 의도된다.

이점, 장점, 문제에 대한 해결책 및 이점, 장점 또는 해결책이 발생하게 하거나 더욱 표명되게 하는 임의의 요소(들)는 청구항들의 일부 또는 전부의 비판적, 필수적 또는 본질적인 피처(feature) 또는 요소로 해석되어서는 안 된다. 본 발명은 본 출원의 계류 중에 이루어진 모든 보정을 포함하는 첨부된 청구항들 및 발행된 청구항들의 모든 등가물에 의해서만 정의된다.

또한, 본 명세서에서, 제1 및 제2, 상단 및 하단 등과 같은 관계 용어는 하나의 엔티티 또는 행위를 또 다른 엔티티 또는 행위와 구별하기 위해 단독으로 사용될 수 있으며 그러한 엔티티 또는 행위 간의 임의의 실제적인 관계 또는 순서를 반드시 요구하거나 암시하지는 않는다. "포함하다", "포함하는", "가지고 있다", "가지고 있는", "구비하다", "구비하는", "함유하다", "함유하는" 또는 이들의 임의의 다른 변형은 비배타적인 포함을 커버하기 위한 것으로, 요소들의 리스트를 포함하고, 가지고 있고, 구비하고, 함유하는 프로세스, 방법, 물품 또는 장치가 이들 요소만을 포함하는 것이 아니라 이러한 프로세스, 방법, 물품 또는 장치에 명시적으로 나열되지 않거나 내재되지 않은 다른 요소를 포함할 수 있다. "하나를 포함하는", "하나를 가지고 있는", "하나를 구비하는", "하나를 함유하는"으로 진행되는 요소는 제약 없이, 요소를 포함하고, 가지고 있고, 구비하고, 함유하는 프로세스, 방법, 물품 또는 장치에서 추가의 동일한 요소의 존재를 배제하지 않는다. 용어 부정관사("a" 및 "an")는 본 명세서에서 달리 명시적으로 언급되지 않는 한 하나 이상으로 정의된다. 용어 "실질적으로", "본질적으로", "대략", "약" 또는 이들의 임의의 다른 버전은 당업자가 이해하는 것과 유사하게 정의되며, 상기 용어는 하나의 비한정적인 실시예에서는 10% 이내, 또 다른 실시예에서는 5% 이내, 또 다른 실시예에서는 1% 이내, 다른 실시예에서는 0.5% 이내로 정의된다. 본 명세서에서 사용된, 용어 "결합되는"은 접속되는으로서 정의되지만, 반드시 직접적으로 접속된다는 것과, 반드시 기계적으로 접속된다는 것은 아니다. 특정 방식으로 "구성된" 디바이스 또는 구조물은 적어도 해당 방식으로 구성되지만 나열되지 않은 방식으로 구성될 수도 있다.

일부 실시예는 특정 비프로세서 회로(non-processor circuits)와 관련하여 여기에 설명된 방법 및/또는 장치의 기능 중 일부, 대부분 또는 전부를 구현하도록 하나 이상의 프로세서를 제어하는 마이크로프로세서, 디지털 신호 프로세서, 맞춤형 프로세서 및 필드 프로그램 가능 게이트 어레이(field programmable gate array; FPGA) 및 고유 저장 프로그램 명령어(소프트웨어 및 펌웨어 양자 모두 포함함)와 같은 하나 이상의 일반 또는 특수 프로세서(또는 "프로세싱 디바이스")로 구성될 수 있음을 이해할 것이다. 대안적으로, 일부 또는 모든 기능들은 저장된 프로그램 명령어를 갖지 않는 상태 기계에 의해 구현되거나 또는 하나 이상의 주문형 반도체(application specific integrated circuit; ASIC)에서 구현될 수 있으며, 여기서 각각의 기능 또는 특정 기능들의 일부 조합은 커스텀 로직으로 구현된다. 물론 두 가지 접근 방식을 조합하여 사용할 수도 있다.

따라서, 본 발명개시의 일부 실시예들 또는 그 일부는, 본 명세서에 설명된 바와 같은 기능을 수행하는 특별하게 구성된 장치를 조합하여 형성하는, 유형의(tangible) 컴퓨터 판독 가능 메모리 디바이스에 저장된 하나 이상의 소프트웨어 구성 요소(예컨대, 프로그램 코드, 펌웨어, 내장 소프트웨어, 마이크로 코드 등)와 하나 이상의 프로세싱 디바이스들을 결합할 수 있다. 특별하게 프로그래밍된 디바이스를 형성하는 이러한 조합은 본 명세서에서 일반적으로 "모듈"로서 지칭될 수 있다. 모듈의 소프트웨어 구성 요소 부분은 임의의 컴퓨터 언어로 작성될 수 있고, 모놀리식 코드 기반(monolithic code base)의 일부분일 수 있으며, 또는 객체 지향 컴퓨터 언어에서 일반적인 것과 같이 더 많은 개별 코드 부분으로 개발될 수 있다. 게다가, 모듈은 복수의 컴퓨터 플랫폼, 서버, 단말기 등에 걸쳐 분배될 수 있다. 주어진 모듈은 별도의 프로세서 디바이스 및/또는 컴퓨팅 하드웨어 플랫폼이 기술된 기능을 수행하도록 구현될 수도 있다.

또한, 실시예는 여기서 설명되고 청구된 바와 같은 방법을 수행하도록 컴퓨터(예를 들어, 프로세서를 포함함)를 프로그래밍하기 위해 컴퓨터 판독 가능 코드가 저장된 컴퓨터 판독 가능 저장 매체로서 구현될 수 있다. 이러한 컴퓨터 판독 가능 저장 매체의 예에는 하드 디스크, CD-ROM, 광학 저장 디바이스, 자기 저장 디바이스, ROM(Read Only Memory), PROM(Programmable Read Only Memory), EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory) 및 플래시 메모리를 포함하지만 이들로 한정되는 것은 아니다. 또한, 예를 들어, 사용 가능한 시간, 현재의 기술 및 경제적인 고려에 의해 동기 부여되는 상당한 노력 및 많은 설계 선택에도 불구하고, 본 명세서에 개시된 개념들 및 원리들에 의해 안내될 때, 당업자는 최소한의 실험으로 그러한 소프트웨어 명령어들 및 프로그램들 및 IC들을 쉽게 생성할 수 있을 것으로 기대된다.

본 개시의 요약은 독자가 본 기술적 개시(technical disclosure)의 본질을 신속하게 확인할 수 있도록 제공된다. 그것은 청구항들의 범위 또는 의미를 해석하거나 제한하기 위해 사용되지 않을 것이라는 점을 포함해서 제출된다. 또한, 앞서 말한 상세한 설명에서, 본 개시를 간소화하기 위해 다양한 피처들이 다양한 실시예들에서 함께 그룹화되는 것을 알 수 있다. 이 개시의 방법은 청구된 실시예들이 각 청구항에 명시적으로 언급된 것보다 많은 피처를 필요로 한다는 의도를 반영하는 것으로 해석되어서는 안 된다. 오히려, 이하의 청구항들이 반영하는 바와 같이, 발명의 주제는 단일 개시된 실시예의 모든 피처보다 적다. 따라서, 이하의 청구항들은 발명의 상세한 설명에 포함되며, 각각의 청구항은 별도로 청구되는 주제로 그 자체를 주장한다.

Claims

방법에 있어서,
극 변조기(polar modulator)에서 동 위상(in-phase) 샘플 스트림과 직교(quadrature) 샘플 스트림을 수신하는 단계 - 상기 동 위상 샘플 스트림과 상기 직교 샘플 스트림은 함께 IQ 평면에서 데이터 신호를 특성화(characterize)함 -;
상기 동 위상 샘플 스트림과 상기 직교 샘플 스트림에 기초하여 극 진폭 샘플 스트림과 극 위상 샘플 스트림을 생성하는 단계;
업샘플링된 극 진폭 샘플 스트림을, 적어도 부분적으로,
상기 IQ 평면에서 상기 데이터 신호의 원점 교차(origin crossing)를 식별하고 이에 응답하여 반전 트리거(inversion trigger)를 조정하는 것;
상기 반전 트리거에 기초하여 반전을 상기 극 진폭 샘플 스트림에 선택적으로 적용하여, 선택적으로 반전된 극 진폭 샘플 스트림을 형성하는 것;
상기 선택적으로 반전된 극 진폭 샘플 스트림을 보간하여, 선택적으로 반전되고 보간된 극 진폭 샘플 스트림을 형성하는 것; 및
상기 선택적으로 반전되고 보간된 극 진폭 샘플 스트림으로부터 상기 반전을 제거하여, 상기 업샘플링된 극 진폭 샘플 스트림을 형성하는 것
에 의해 생성하는 단계; 및
상기 업샘플링된 극 진폭 스트림과 상기 극 위상 샘플 스트림을 사용하여 상기 극 변조기에서 반송파 신호를 변조하는 단계
를 포함하는, 방법.
제1항에 있어서,
상기 데이터 신호는 QPSK 데이터 신호인 것인, 방법.
제1항에 있어서,
상기 극 진폭 샘플 스트림과 상기 극 위상 샘플 스트림을 생성하는 단계는 룩업 테이블을 활용하는 단계를 포함하는 것인, 방법.
제1항에 있어서,
상기 극 진폭 샘플 스트림과 상기 극 위상 샘플 스트림을 생성하는 단계는 CORDIC을 활용하는 단계를 포함하는 것인, 방법.
제1항에 있어서,
상기 IQ 평면에서 상기 데이터 신호의 원점 교차를 식별하는 것은 상기 극 위상 샘플 스트림에서 π 라디안 편이(radian shift)를 식별하는 것을 포함하는 것인, 방법.
제1항에서,
상기 IQ 평면에서 상기 데이터 신호의 원점 교차를 식별하는 것은 상기 극 진폭 샘플 스트림이 문턱 진폭 값보다 작다는 것을 식별하는 것을 포함하는 것인, 방법.
제1항에 있어서,
상기 반전 트리거는 활성 상태와 비활성 상태를 포함하는 2-상태 시스템(two-state system)이고, 상기 반전 트리거를 조정하는 것은 상기 활성 상태와 상기 비활성 상태 사이에서 상기 반전 트리거의 상태를 전환시키는(switch) 것을 포함하는 것인, 방법.
제7항에 있어서,
상기 반전 트리거에 기초하여 반전을 상기 극 진폭 샘플 스트림에 선택적으로 적용하는 것은, (i) 상기 반전 트리거의 상태가 상기 활성 상태에 있는 동안 상기 반전을 상기 극 진폭 샘플 스트림에 적용하는 것, 및 (ii) 상기 반전 트리거의 상태가 상기 비활성 상태에 있는 동안 상기 반전을 상기 극 진폭 샘플 스트림에 적용하지 않는 것을 포함하는 것인, 방법.
제1항에 있어서,
상기 선택적으로 반전된 극 진폭 샘플 스트림을 보간하는 것은,
0(zero) 값 샘플을 상기 선택적으로 반전된 극 진폭 샘플 스트림에 주입하는(inject) 것; 및
상기 선택적으로 반전된 극 진폭 샘플 스트림에 저역 통과 필터를 적용하는 것
을 포함하는 것인, 방법.
제1항에 있어서,
상기 선택적으로 반전되고 보간된 극 진폭 샘플 스트림으로부터 상기 반전을 제거하는 것은 상기 선택적으로 반전되고 보간된 극 진폭 샘플 스트림의 절댓값을 취하는 것을 포함하는 것인, 방법.
극 변조기에 있어서,
동 위상 샘플 스트림과 직교 샘플 스트림을 수신하도록 구성된 입력부 - 상기 동 위상 샘플 스트림과 상기 직교 샘플 스트림은 함께 IQ 평면에서 데이터 신호를 특성화함 -;
상기 입력부로부터 상기 동 위상 샘플 스트림과 상기 직교 샘플 스트림을 수신하고 극 진폭 샘플 스트림과 극 위상 샘플 스트림을 생성하도록 구성된 좌표계 변환기;
상기 좌표계 변환기로부터 상기 극 진폭 샘플 스트림을 수신하고 업샘플링된 극 진폭 샘플 스트림을 생성하도록 구성된 업샘플러 - 상기 업샘플러는,
상기 IQ 평면에서 상기 데이터 신호의 원점 교차를 식별하고 상기 원점 교차의 식별에 기초하여 반전 트리거를 응답적으로 조정하도록 구성된 원점 교차 식별기;
상기 반전 트리거에 기초하여 반전을 상기 극 진폭 샘플 스트림에 선택적으로 적용하여, 선택적으로 반전된 극 진폭 샘플 스트림을 형성하도록 구성된 제어형 인버터(controlled inverter);
상기 제어형 인버터로부터 상기 선택적으로 반전된 극 진폭 샘플 스트림을 수신하고 상기 선택적으로 반전된 극 진폭 샘플 스트림을 보간하여, 선택적으로 반전되고 보간된 극 진폭 샘플 스트림을 형성하도록 구성된 보간기; 및
상기 보간기로부터 상기 선택적으로 반전되고 보간된 극 진폭 샘플 스트림을 수신하고 상기 반전을 제거하여, 상기 업샘플링된 극 진폭 샘플 스트림을 형성하도록 구성된 반전 제거 모듈
을 포함함 -; 및
상기 업샘플링된 극 진폭 샘플 스트림과 상기 극 위상 샘플 스트림을 수신하고 상기 업샘플링된 극 진폭 샘플 스트림과 상기 극 위상 샘플 스트림에 기초하여 반송파 신호를 변조하도록 구성된 반송파 신호 변조기
를 포함하는, 극 변조기.
제11항에 있어서,
상기 데이터 신호는 QPSK 데이터 신호인 것인, 극 변조기.
제11항에 있어서,
상기 좌표계 변환기는 IQ-A/P 변환기를 포함하고, 상기 극 진폭 샘플 스트림과 상기 극 위상 샘플 스트림을 생성하기 위해 룩업 테이블(look-up table)을 활용하도록 구성되는 것인, 극 변조기.
제11항에 있어서,
상기 좌표계 변환기는 IQ-A/P 변환기를 포함하고, 상기 극 진폭 샘플 스트림과 상기 극 위상 샘플 스트림을 생성하기 위해 CORDIC을 활용하도록 구성되는 것인, 극 변조기.
제11항에 있어서,
상기 업샘플러는 또한, 상기 좌표계 변환기로부터 상기 극 위상 샘플 스트림을 수신하도록 구성되고, 상기 원점 교차 식별기는 또한, 상기 극 위상 샘플 스트림에서 π 라디안 편이를 식별하도록 구성되는 것인, 극 변조기.
제11항에 있어서,
상기 원점 교차 식별기는 또한, 상기 극 진폭 샘플 스트림이 문턱 진폭 값보다 작다고 식별하도록 구성되는 것인, 극 변조기.
제11항에 있어서,
상기 반전 트리거는 활성 상태와 비활성 상태를 포함하는 2-상태 시스템이고, 상기 원점 교차 식별기가 상기 반전 트리거를 응답적으로 조정하도록 구성되는 것은 상기 원점 교차 식별기가 상기 활성 상태와 상기 비활성 상태 사이에서 상기 반전 트리거의 상태를 전환시키도록 구성되는 것을 포함하는 것인, 극 변조기.
제17항에 있어서,
상기 제어형 인버터는, (i) 상기 반전 트리거의 상태가 상기 활성 상태에 있는 동안 상기 극 진폭 샘플 스트림을 반전시키도록 구성된 인버터 및 (ii) 상기 반전 트리거의 상태가 상기 비활성 상태에 있는 동안 수정되지 않은 상기 극 진폭 샘플 스트림을 전송하도록 구성된 바이패스(bypass)를 포함하는 것인, 극 변조기.
제11항에 있어서,
상기 보간기는,
0 값 샘플을 상기 선택적으로 반전된 극 진폭 샘플 스트림에 주입하도록 구성된 0 값 주입기; 및
저역 통과 필터
를 포함하는 것인, 극 변조기.
제11항에 있어서,
상기 반전 제거 모듈은 상기 극 진폭 샘플 스트림에서의 부호 비트를 양(positive)으로 설정하도록 구성되는 것인, 극 변조기.