KR20210022813A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20210022813A
KR20210022813A KR1020190101797A KR20190101797A KR20210022813A KR 20210022813 A KR20210022813 A KR 20210022813A KR 1020190101797 A KR1020190101797 A KR 1020190101797A KR 20190101797 A KR20190101797 A KR 20190101797A KR 20210022813 A KR20210022813 A KR 20210022813A
Authority
KR
South Korea
Prior art keywords
contacts
semiconductor layer
layer
electrode
plan
Prior art date
Application number
KR1020190101797A
Other languages
English (en)
Inventor
장정환
김재윤
고성원
곽중희
이상석
이수열
채승완
최번재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190101797A priority Critical patent/KR20210022813A/ko
Priority to US16/844,616 priority patent/US11239385B2/en
Publication of KR20210022813A publication Critical patent/KR20210022813A/ko
Priority to US17/589,192 priority patent/US11658259B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

발광 소자가 제공된다. 본 발명의 실시예들에 따른 발광 소자는 제1 식각부를 포함하는 제1 반도체층; 상기 제1 반도체층의 하면 상에 제공되는 제2 반도체층; 상기 제1 반도체층 및 상기 제2 반도체층 사이에 개재되는 활성층; 상기 제2 반도체층의 하면 상에 제공되는 유전층; 상기 제1 반도체층의 제1 식각부의 상면 상에 제공되는 제1 n 콘택들; 및 상기 제2 반도체층의 하면 상에 제공되는 제1 p 콘택들 및 제2 p 콘택들을 포함하되, 평면적 관점에서, 상기 제1 n 콘택들 중 어느 하나는 상기 제1 반도체층의 엣지영역에 배치되고, 상기 제1 p 콘택들 중 어느 하나가 상기 제2 p 콘택들 중 어느 하나보다 상기 제1 n 콘택들 중 어느 하나와 더 인접하고, 평면적 관점에서, 상기 제1 p 콘택들 중 어느 하나의 면적은 제2 p 콘택들의 각각의 면적보다 클 수 있다.

Description

발광 소자{LIGHT EMITTING DIODE}
본 발명은 발광 소자에 관한 것으로, 더욱 상세하게는 신뢰성이 보다 향상된 반도체 소자에 관한 것이다.
발광다이오드(Light Emitting Diode)와 같은 발광 소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자이다. 발광 소자에서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광 조사는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있다. 발광 패키지는 발광 소자를 발광 장치에 사용하기 적합한 상태로 구현한 것이다. 발광 소자의 용도가 넓어짐에 따라, 발광 패키지의 광추출 효율 및 신뢰성을 향상시키기 위한 방법이 요구되고 있다.
본 발명이 해결하고자 하는 일 과제는 신뢰성이 향상된 발광 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 일 과제는 광추출 효율이 향상된 발광 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
발광 소자가 제공된다. 본 발명의 실시예들에 따르면, 발광 소자는 제1 식각부를 포함하는 제1 반도체층; 상기 제1 반도체층의 하면 상에 제공되는 제2 반도체층; 상기 제1 반도체층 및 상기 제2 반도체층 사이에 개재되는 활성층; 상기 제2 반도체층의 하면 상에 제공되는 유전층; 상기 제1 반도체층의 제1 식각부의 상면 상에 제공되는 제1 n 콘택들; 상기 제2 반도체층의 하면 상에 제공되는 제1 p 콘택들 및 제2 p 콘택들을 포함하되, 평면적 관점에서, 상기 제1 n 콘택들 중 어느 하나는 상기 제1 반도체층의 엣지영역에 배치되고, 상기 제1 p 콘택들 중 어느 하나가 상기 제2 p 콘택들 중 어느 하나보다 상기 제1 n 콘택들 중 어느 하나와 더 인접하고, 평면적 관점에서, 상기 제1 p 콘택들 중 어느 하나의 면적은 제2 p 콘택들의 각각의 면적보다 클 수 있다.
실시예들에 따른 발광 소자는 제1 식각부를 포함하는 제1 반도체층; 상기 제1 반도체층의 하면 상에 제공되는 제2 반도체층; 상기 제1 반도체층 및 상기 제2 반도체층 사이에 개재되는 활성층; 상기 제2 반도체층의 하면 상에 제공되는 유전층; 상기 제1 반도체층의 제1 식각부의 상면 상에 제공되는 제1 n 콘택; 및 상기 제2 반도체층의 하면 상에 제공되는 제1 p 콘택 및 제2 p 콘택들을 포함하되, 평면적 관점에서 상기 제1 n 콘택은 상기 제1 반도체층의 센터영역에 배치되고, 상기 제1 p 콘택은 상기 제2 p 콘택들 중 어느 하나보다 상기 제1 n 콘택과 더 인접하고, 평면적 관점에서, 상기 제1 p 콘택은 제2 p 콘택들의 각각의 면적보다 클 수 있다.
실시예들에 따르면, 발광 소자는 제1 식각부를 포함하는 제1 반도체층; 상기 제1 반도체층의 하면 상에 제공되는 제2 반도체층; 상기 제1 반도체층 및 상기 제2 반도체층 사이에 개재되는 활성층; 상기 제2 반도체층의 하면 상에 제공되는 투명전도층; 상기 제1 반도체층의 제1 식각부의 상면 상에 제공되는 제1 전극; 상기 투명전도층의 하면 상에 제공되는 제2 전극; 상기 제1 반도체층과 상기 제1 전극 사이에 개재된 제1 n 콘택들; 및 상기 투명전도층과 상기 제2 전극 사이에 개재된 제1 p 콘택들 및 제2 p 콘택들을 포함하되, 상기 제1 n 콘택들 중 어느 하나는 상기 제1 반도체층 및 제1 전극이 연결되는 영역이고, 상기 제1 p 콘택들 중 어느 하나는 상기 제2 반도체층 및 제2 전극이 상기 투명전도층을 통해 연결되는 영역이고, 평면적 관점에서, 상기 제1 n 콘택들 중 어느 하나는 상기 제1 반도체층의 엣지영역에 배치되고, 상기 제1 p 콘택들 중 어느 하나가 상기 제2 p 콘택들 중 어느 하나보다 상기 제1 n 콘택들 중 어느 하나와 더 인접하고, 평면적 관점에서, 상기 제1 p 콘택들 중 어느 하나는 휘어진 라인의 형상이고, 상기 라인의 휘어진 방향은 상기 제1 n 콘택들 중 어느 하나를 감싸는 방향일 수 있다.
본 발명의 실시예들에 따르면, 발광 소자는 제1 반도체층과 제1 전극이 접촉하는 n 콘택들, 제2 반도체층과 제2 전극이 접촉하는 p 콘택들을 포함할 수 있다. P 콘택들 중 n 콘택들과 가장 인접한 p 콘택들은 전류밀도가 높아 발열에 의한 불량이 발생할 수 있다. 평면적 관점에서, P 콘택들 중 n 콘택들과 가장 인접한 p 콘택들의 형상이 다양하게 변형될 수 있다. 이에 따라, 상기 n 콘택들과 가장 인접한 p 콘택들의 면적이 증가하여 상기 p 콘택들을 통해 흐르는 전류밀도를 감소시킬 수 있다. 이에 따라, 신뢰성이 높은 발광 소자를 구현할 수 있다.
도 1은 본 발명의 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 3은 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 4는 도 3의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 5는 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 6은 도 5의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 7a는 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 7b는 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 8은 도 7a 및 도 7b의 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.
도 9는 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 10은 도 9의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이다.
도 11a는 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 11b는 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 12는 도 11a 및 11b의 Ⅵ-Ⅵ'선을 따라 절단한 단면도이다.
도 13은 실시예들에 따른 발광 모듈을 도시한 평면도이다.
도 14는 도 13의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이다.
본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 이하, 본 발명의 개념에 따른 발광 소자들을 설명한다.
도 1은 본 발명의 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 발광 모듈(1)은 기판(10), 제1 솔더 범프(21), 제2 솔더 범프(22), 및 발광 소자(L)를 포함할 수 있다. 기판(10)은 일 예로 인쇄회로기판(PCB)을 포함할 수 있다. 기판(10)은 그 상면 상에 배치된 제1 연결패드(11) 및 제2 연결패드(12)를 포함할 수 있다. 제1 연결패드(11) 및 제2 연결패드(12)는 금속과 같은 도전 물질을 포함하며, 기판(10) 내의 배선들(미도시)과 전기적으로 연결될 수 있다. 제1 연결패드(11)의 상면 상에 제1 솔더 범프(21)가 제공될 수 있다. 제2 연결패드(12)의 상면 상에 제2 솔더 범프(22)가 제공될 수 있다. 제1 솔더 범프(21) 및 제2 솔더 범프(22)는 금속과 같은 도전 물질을 포함할 수 있다. 예를 들어, 제1 솔더 범프(21) 및 제2 솔더 범프(22)는 납(Pb), 주석(Sb) 및/또는 금(Au)을 포함할 수 있다. 제1 솔더 범프(21) 및 제2 솔더 범프(22)는 발광 소자(L)와 기판(10)을 전기적으로 연결시킬 수 있다.
발광 소자(L)가 기판(10)의 상면 상에 실장될 수 있다. 발광 소자(L)는 성장 기판(90), 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL), 유전층(50), 절연막(30), 제1 전극(41), 및 제2 전극(42)을 포함할 수 있다.
성장 기판(90)은 투명하여 빛을 투과시킬 수 있다. 성장 기판(90)은 요철부(미도시)들을 가질 수 있으며, 요철부들은 성장 기판(90)의 하면 상에 제공될 수 있다. 이에 따라, 발광소자의 광 추출 효율이 향상될 수 있다. 성장 기판(90)은 예를 들어, 사파이어 기판을 포함할 수 있으나 이에 한정되지 않는다.
제1 반도체층(80), 활성층(70), 및 제2 반도체층(60)이 성장 기판(90)의 하면 상에 적층될 수 있다. 보다 구체적으로, 제1 반도체층(80)이 성장 기판(90)의 하면 상에 제공될 수 있다. 도시되지 않았으나, 성장 기판(90)과 제1 반도체층(80) 사이에 버퍼층(미도시)이 더 개재될 수 있다. 버퍼층(미도시)은 성장 기판(90)과 제1 반도체층(80) 사이의 격자 부정합을 완화시킬 수 있다. 제1 반도체층(80)은 제1 도전형을 가질 수 있다. 제1 반도체층(80)은 n형 도펀트로 도핑된 갈륨 질화물(GaN)을 포함할 수 있다. n형 도펀트는 실리콘(Si)을 포함할 수 있다. 제2 반도체층(60)이 제1 반도체층(80)의 하면 상에 제공될 수 있다. 제2 반도체층(60)은 제2 도전형을 가질 수 있고, 제2 도전형은 제1 도전형과 다를 수 있다. 제2 반도체층(60)은 p형 도펀트로 도핑된 갈륨 질화물(GaN)을 포함할 수 있다. p형 도펀트는 마그네슘(Mg)을 포함할 수 있다.
활성층(70)이 제1 반도체층(80) 및 제2 반도체층(60) 사이에 개재될 수 있다. 활성층(70)은 양자우물층과 양자장벽층이 교대로 적층된 다중 양자 우물(Multi Quantum Well: MQW)을 갖는 물질을 포함할 수 있다. 일 예로, 활성층(230)은 교대로 적층된 갈륨 질화물(GaN) 및 인듐 갈륨 질화물(InGaN)을 포함할 수 있다.
투명전도층(TL)이 제2 반도체층(60)의 하면(60a) 상에 제공될 수 있다. 투명전도층(TL)은 전도성 물질을 포함할 수 있다. 예를 들어, 인듐주석산화물(InSnO), 인듐구리산화물(InCuO) 및/또는 아연산화물(ZnO)을 포함할 수 있다. 투명전도층(TL)은 투명하여 빛을 투과시킬 수 있다. 이에 따라, 발광 소자의 광 추출 효율이 향상될 수 있다. 투명전도층(TL)은 제2 전극(42) 및 제2 반도체층(60) 사이에 개재되어 제2 전극(42) 및 제2 반도체층(60) 사이의 전기 전도도를 향상시킬 수 있다.
유전층(50)이 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 유전층(50)은 비전도성 유전 물질을 포함할 수 있다. 예를 들어, 유전층(50)은 티타늄 산화물(TiO2), 실리콘 산화물(SiO2), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 세륨 산화물(CeO2), 란탄 산화물(La2O3), 및/또는 알루미늄 산화물(Al2O3)을 포함할 수 있다. 보다 구체적으로, 유전층(50)은 교대로 적층된 티타늄 산화물(TiO2) 및 실리콘산화물(SiO2)을 포함할 수 있다. 유전층(50)은 식각되어 제1 트렌치들(T1) 및 제2 트렌치들(T2)을 포함할 수 있다. 제1 트렌치들(T1) 및 제2 트렌치들(T2)은 제2 반도체층(60)을 노출시킬 수 있다.
제2 전극(42)이 유전층(50)의 하면(50a) 및 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 보다 구체적으로, 제2 전극(42)은 유전층(50)의 하면(50a), 제1 트렌치들(T1)의 상면들 및 측면들, 및 제2 트렌치들(T2)의 상면들 및 측면들을 콘포말하게 덮을 수 있다. 제2 전극(42)은 투명전도층(TL)의 하면(TLa)과 접촉하여 P 콘택들(PC)을 형성할 수 있다. P 콘택들(PC)은 제1 P 콘택들(PC1) 및 제2 P 콘택들(PC2)을 포함할 수 있다. 제2 전극(42)은 제1 P 콘택들(PC1) 및 제2 P 콘택들(PC2)을 통해 제2 반도체층(60)과 전기적으로 연결될 수 있다. 제2 전극(42)은 금속과 같은 도전 물질을 포함할 수 있다. 예를 들어, 제2 전극(42)은 은(Ag)을 포함할 수 있다.
평면적 관점에서, 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL) 및 유전층(50)의 엣지영역이 식각되어 제1 식각부(82)가 형성될 수 있다. 평면적 관점에서, 제1 식각부(82)는 제2 반도체층(60), 유전층(50), 투명전도층(TL) 및 활성층(70)을 둘러쌀 수 있다. 제1 식각부(82)는 제1 반도체층(80)의 내부, 활성층(70)의 측면, 제2 반도체층(60)의 측면, 투명전도층(TL)의 측면 및 유전층(50)의 측면을 노출시킬 수 있다. 제1 식각부(82)는 상면(82a) 및 경사면(82b)을 가질 수 있다. 제1 식각부(82)의 상면(82a) 상에 제1 전극(41)이 제공될 수 있다. 제1 전극(41)은 제1 반도체층(80)과 접촉하여 제1 n 콘택들(NC1)을 형성할 수 있다. 제1 전극(41)이 제1 n 콘택들(NC1)을 통해 제1 반도체층(80)과 전기적으로 연결될 수 있다. 제1 전극(41)은 금속과 같은 도전 물질을 포함할 수 있다. 예를 들어, 제1 전극(41)은 은(Ag)을 포함할 수 있다.
절연막(30)이 제1 반도체층(80)의 하면 및 제2 전극(42)의 하면 상에 제공될 수 있다. 보다 구체적으로, 절연막(30)은 제1 식각부(82)의 상면(82a), 제1 식각부(82)의 경사면(82b), 및 제2 전극(42)을 콘포말하게 덮을 수 있다. 제1 식각부(82)의 상면(82a) 상에 제공된 절연막(30)의 일부가 식각될 수 있다. 이에 따라, 제1 반도체층(80)의 일부가 노출될 수 있다. 상기 노출된 영역 상에 제1 전극(41)이 형성될 수 있다. 절연막(30)의 일부가 식각되어, 절연막 트렌치(ET)가 형성될 수 있다. 절연막 트렌치(ET)는 제2 전극(42)의 일부면(BT)을 외부로 노출시킬 수 있다. 절연막(30)은 발광 소자(L)의 하부를 외부의 충격으로부터 보호하고, 제1 전극(41) 및 제2 전극(42)을 서로 절연시킬 수 있다.
제1 솔더 범프(21)가 제1 전극(41)의 하면과 제1 연결패드(11)의 상면 사이에 개재될 수 있다. 제1 솔더 범프(21)는 제1 전극(41)의 하면과 접촉하여, 제1 전극(41)과 제1 연결패드(11)를 전기적으로 연결시킬 수 있다. 제2 솔더 범프(22)가 제2 전극(42)과 제2 연결패드(12) 사이에 개재될 수 있다. 제2 솔더 범프(22)는 절연막 트렌치(ET)의 내부로 연장되어 제2 전극(42)의 일부면(BT)과 접촉할 수 있다. 이에 따라, 제2 전극과 제2 솔더 범프(22)는 제2 전극(42)의 일부면(BT)을 통해 서로 전기적으로 연결될 수 있다. 제2 솔더 범프(22)는 제2 전극(42)과 제2 연결패드(12)를 전기적으로 연결시킬 수 있다. 본 명세서에서 전기적으로 연결된다/접속한다는 것은 직접적인 연결/접속 또는 다른 도전 구성요소를 통한 간접적인 연결/접속을 포함한다.
도 1과 같이, 발광 소자(L)는 제1 n 콘택들(NC1) 및 p 콘택들(PC)을 가질 수 있다. P 콘택들(PC)은 제1 p 콘택들(PC1), 제2 p 콘택들(PC2)을 포함할 수 있다. 상기 P 콘택들(PC)은 제2 반도체층(60) 및 제2 전극(42)이 전기적으로 연결되는 영역일 수 있다. 평면적 관점에서, 발광 소자(L)는 한 쌍의 제1 면들(S1)과 한 쌍의 제2 면들(S2)을 가질 수 있다. 제1 방향(D1)은 발광 소자(L)의 제1 면들(S1)과 평행할 수 있다. 제2 방향(D2)은 발광 소자(L)의 제2 면들(S2)과 평행하고, 제1 방향(D1)과 수직한 방향일 수 있다. 평면적 관점에서, 제1 n 콘택들(NC1) 중 어느 하나는 발광 소자(L)의 제1 면들(S1) 중 어느 하나와 인접하여 배치될 수 있다. 보다 구체적으로, 제2 면들(S2) 중 어느 하나와 제1 면들(S1) 중 어느 하나가 만나는 모서리 영역에 인접하여 배치될 수 있다. 제1 n 콘택들(NC1)은 라인의 형상일 수 있다. 상기 라인은 평면적으로 일정한 폭을 갖고, 일 방향으로 연장된 형상일 수 있다. 제1 n 콘택들(NC1) 중 어느 하나는 제1 방향(D1)과 반대방향으로 연장되고, 제1 면들(S1) 중 어느 하나와 제2 방향(D2)으로 이격될 수 있다. 평면적 관점에서, 제1 n 콘택들(NC1) 중 어느 하나는 제1 식각부(82)의 상면(82a)으로 둘러싸일 수 있다.
제1 p 콘택들(PC1) 중 어느 하나는 평면적 관점에서 상기 제1 n 콘택들(NC1) 중 어느 하나와 인접하되, 제1 n 콘택들(NC1) 중 어느 하나로부터 제2 방향(D2)으로 이격되어 배치될 수 있다. 상기 이격거리(D)는 예를 들어, 1um 이상 100um 이하일 수 있다. 제1 p 콘택들(PC1) 중 어느 하나는 휘어진(curved) 라인의 형상일 수 있다. 예를 들어, 제1 p 콘택들(PC1) 중 어느 하나는 제1 부분(PC11), 제2 부분(PC12), 및 제3 부분(PC13)을 포함할 수 있다. 제1 부분(PC11)은 제1 방향(D1)과 반대방향으로 연장되어, 제2 부분(PC12)과 연결될 수 있다. 제2 부분(PC12)은 제1 부분(PC11)의 일 단과 연결되어, 휘어진 형태일 수 있다. 제3 부분(PC13)은 제2 부분(PC12)의 일 단과 연결되어, 휘어진 형태일 수 있다. 이에 따라, 제1 p 콘택들(PC1) 중 어느 하나는 제1 n 콘택들(NC1) 중 어느 하나를 평면적 관점에서 감싸는 형태일 수 있다. 이에 따라, 제1 면들(S1) 중 어느 하나와 제1 p 콘택들(PC1) 중 어느 하나 사이에 제1 n 콘택들(NC1) 중 어느 하나가 배치될 수 있다.
제1 n 콘택들(NC1) 중 다른 하나는 제1 면들(S1) 중 다른 하나와 인접하여 배치될 수 있다. 제1 p 콘택들(PC1) 중 다른 하나는 상기 제1 n 콘택들(NC1) 중 다른 하나와 인접하여 배치될 수 있다. 예를 들어, 제1 n 콘택들(NC1) 중 다른 하나는 중심선(CL)을 기준으로 제1 n 콘택들(NC1) 중 어느 하나와 대칭으로 배치될 수 있다. 제1 p 콘택들(PC1) 중 다른 하나는 중심선(CL)을 기준으로 제1 p 콘택들(PC1) 중 어느 하나와 대칭으로 배치될 수 있다.
평면적 관점에서, 제2 p 콘택들(PC2)이 제1 p 콘택들(PC1) 사이에 배치될 수 있다. 구체적으로, 제2 p 콘택들(PC2)은 제1 p 콘택들(PC1) 사이에서 제1 방향(D1)과 제2 방향(D2)으로 서로 이격되어 열과 행을 이루며 배치될 수 있다. 제2 p 콘택들(PC2)은 평면적 관점에서 원형의 형상일 수 있다. 제2 p 콘택들(PC2)은 상기 제1 n 콘택들(NC1) 중 어느 하나와 상기 제1 p 콘택들(PC1) 중 어느 하나 사이에 배치되지 않을 수 있다.
기판(10), 제1 연결패드(11), 및 제2 연결패드(12)를 통해 인가되는 전기적 신호들은 제1 솔더 범프(21), 제2 솔더 범프(22), 제1 전극(41), 및 제2 전극(42), 투명전도층(TL)을 통해 활성층(70)에 전달될 수 있다. 보다 구체적으로, 전류는 제1 n 콘택들(NC1), 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL)을 지나, 제1 p 콘택들(PC1) 또는 제2 p 콘택들(PC2)로 흐를 수 있다. 이에 따라, 활성층(70)에서 전자-정공 재결합이 일어나, 빛을 생성할 수 있다. 전류는 저항이 낮을수록 많이 흐르므로, p 콘택들(PC)은 제1 n형 콘택들(NC1)과 인접할수록 전류 밀도가 커질 수 있다. 이에 따라, 제1 p 콘택들(PC1)의 전류 밀도가 제2 p 콘택들(PC2)의 전류밀도보다 클 수 있다. 제1 p 콘택들(PC1)은 제2 p 콘택들(PC2)보다 과열로 인해 손상될 확률이 높을 수 있다. 그러나, 본 발명에서처럼, 제1 p 콘택들(PC1)을 휘어진 라인의 형상으로 하여 제2 p 콘택들(PC2) 각각의 면적보다 크게 하면, 전류밀도가 낮아져 과열로 인한 불량을 개선할 수 있다.
제2 전극(42)은 반사층으로 기능할 수 있다. 예를 들어, 활성층(70)에서 생성되어 제2 전극(42)을 향하는 빛 중 일부는 제2 전극(42)에 반사되어 성장 기판(90)을 향하여 진행할 수 있고, 다른 일부는 제2 전극(42)에 흡수될 수 있다. 제2 전극(42)이 흡수하는 빛의 양이 많을수록 발광 소자의 광 추출 효율이 저하될 수 있다. 제2 전극(42)과 활성층(70) 사이에 유전층(50)이 개재되어 있는 경우, 유전층(50)이 존재하지 않는 경우에 비해 제2 전극(42)이 흡수하는 빛의 양이 줄어, 반사 손실을 줄일 수 있다. 이에 따라, 본 발명의 실시예들에 따른 발광 소자는, 제2 전극(42)과 활성층(70) 사이에 유전층(50)을 포함하여 높은 광 추출 효율을 가질 수 있다.
발광 소자가 상기 유전층(50)을 포함하는 경우, 제2 전극(42)과 제2 반도체층(60) 사이에 유전층(50)이 개재되므로, 제2 전극(42)과 제2 반도체층(60)이 전기적으로 연결되는 p 콘택들(PC)의 면적이 제한될 수 있다. 이에 따라, p 콘택들(PC)의 전류밀도가 유전층(50)을 포함하지 않는 경우에 비해 높아져, 과열에 의한 불량이 발생한 확률이 높아질 수 있다. 이에 따라, 본 발명의 실시예들에 따른 발광 소자는, n 콘택과 가장 인접하여 전류밀도가 가장 높은 p 콘택의 구조를 변형하여 높은 전류밀도로 인해 발생하는 불량을 개선할 수 있다.
도 3은 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 4는 도 3의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다. 이하, 앞서 설명한 바와 중복되는 범위에서 설명을 생략한다.
도 3 및 도 4를 참조하면, 발광 모듈(1)은 기판(10), 제1 솔더 범프(21), 제2 솔더 범프(22), 및 발광 소자(L)를 포함할 수 있다. 기판(10), 제1 솔더 범프(21), 및 제2 솔더 범프(22)는 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
발광 소자(L)는 성장 기판(90), 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL), 유전층(50), 절연막(30), 제1 전극(41), 및 제2 전극(42)을 포함할 수 있다. 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 유전층(50), 절연막(30), 및 제1 전극(41)은 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
제2 전극(42)이 유전층(50)의 하면(50a) 및 투명전도층(TL)의 하면(TLa) 제공될 수 있다. 보다 구체적으로, 제2 전극(42)은 유전층(50)의 하면(50a), 제1 트렌치들(T1')의 상면들 및 측면들, 및 제2 트렌치들(T2)의 상면들 및 측면들을 콘포말하게 덮을 수 있다. 제2 전극(42)은 투명전도층(TL)의 하면(TLa)과 접촉하여 P 콘택들(PC)을 형성할 수 있다. P 콘택들(PC)은 제1 P 콘택들(PC1') 및 제2 P 콘택들(PC2)을 포함할 수 있다. 제2 전극(42)은 제1 P 콘택들(PC1') 및 제2 P 콘택들(PC2)을 통해 제2 반도체층(60)과 전기적으로 연결될 수 있다.
도 3과 같이, 발광 소자(L)는 제1 n 콘택들(NC1), p 콘택들(PC)을 가질 수 있다. P 콘택들(PC)은 제1 p 콘택들(PC1'), 제2 PC 콘택들(PC2)을 포함할 수 있다. 상기 제1 n 콘택들(NC1)은 도 1에서 설명한 제1 n 콘택들(NC1)과 동일할 수 있다. 제1 p 콘택들(PC1') 중 어느 하나는 평면적 관점에서 상기 제1 n 콘택들(NC1) 중 어느 하나와 인접하되, 보다 구체적으로 제1 p 콘택들(PC1')은 제1 n 콘택들(NC1)과 제2 방향(D2)으로 이격되어 배치될 수 있다. 제1 p 콘택들(PC1') 중 어느 하나는 휘어진 라인의 형상일 수 있다. 예를 들어, 제1 p 콘택들(PC1') 중 어느 하나는 제1 부분(PC11'), 제2 부분(PC12'), 및 제3 부분(PC13')을 포함할 수 있다. 제1 부분(PC11')은 제1 방향(D1)과 반대방향으로 연장되어, 제2 부분(PC12')과 연결될 수 있다. 제2 부분(PC12')은 제1 부분(PC11')의 일 단과 연결되어, 휘어진 형태일 수 있다. 제3 부분(PC13')은 제2 부분(PC12')의 일 단과 연결되어, 제2 방향(D2)과 반대방향으로 연장될 수 있다. 이에 따라, 제1 p 콘택들(PC1') 중 어느 하나는 제1 n 콘택들(NC1) 중 어느 하나를 평면적 관점에서 감싸는 형태일 수 있다. 이에 따라, 제1 면들(S1) 중 어느 하나와 제1 p 콘택들(PC1') 중 어느 하나 사이에 제1 n 콘택들(NC1) 중 어느 하나가 배치될 수 있다.
제1 n 콘택들(NC1) 중 다른 하나는 제1 면들(S1) 중 다른 하나와 인접하여 배치될 수 있다. 제1 p 콘택들(PC1') 중 다른 하나는 상기 제1 n 콘택들(NC1) 중 다른 하나와 인접하여 배치될 수 있다. 예를 들어, 제1 n 콘택들(NC1) 중 다른 하나는 중심선(CL)을 기준으로 제1 n 콘택들(NC1) 중 어느 하나와 대칭으로 배치될 수 있다. 제1 p 콘택들(PC1') 중 다른 하나는 중심선(CL)을 기준으로 제1 p 콘택들(PC1') 중 어느 하나와 대칭으로 배치될 수 있다. 평면적 관점에서, 제2 p 콘택들(PC2)이 제1 p 콘택들 사이에 배치될 수 있다. 제2 p 콘택들(PC2)은 도 1에서 설명한 제2 p 콘택들(PC2)과 실질적으로 동일할 수 있다.
도 5는 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 6은 도 5의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다. 이하, 앞서 설명한 바와 중복되는 범위에서 설명을 생략한다.
도 5 및 도 6을 참조하면, 발광 모듈(1)은 기판(10), 제1 솔더 범프(21), 제2 솔더 범프(미도시), 및 발광 소자(L)를 포함할 수 있다. 기판(10), 제1 솔더 범프(21), 및 제2 솔더 범프(미도시)는 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
발광 소자(L)는 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 유전층(50), 절연막(30), 제1 전극(41), 및 제2 전극(42)을 포함할 수 있다. 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 및 절연막(30)은 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
유전층(50)이 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 유전층(50)은 식각되어 제3 트렌치들(T3)을 더 포함할 수 있다. 제2 전극(42)이 유전층(50)의 하면(50a) 및 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 보다 구체적으로, 제2 전극(42)은 유전층(50)의 하면(50a), 제3 트렌치들(T3)의 상면들 및 측면들, 및 제2 트렌치들(T2)의 상면들 및 측면들을 콘포말하게 덮을 수 있다. 제2 전극(42)은 투명전도층(TL)의 하면(TLa)과 접촉하여 제3 P 콘택들(PC3)을 더 형성할 수 있다. 제3 P 콘택들(PC3)은 제2 전극(42)과 제2 반도체층(60)을 전기적으로 연결되는 영역일 수 있다.
평면적 관점에서, 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL) 및 유전층(50)의 엣지영역이 식각되어 제1 식각부(82)가 형성될 수 있다. 제1 식각부(82)는 도 1에서 설명한 제1 식각부(82)와 유사하나, 평면적 관점에서 제1 식각부(82)의 상면(82a)이 발광 소자(L)의 센터영역으로 연장되어 돌출면(82c)을 더 포함할 수 있다. 상기 돌출면(82c)은 제1 식각부(82)의 상면(82a)의 일부일 수 있다. 제1 식각부(82)의 돌출면(82c) 상에 제1 전극(41)이 제공될 수 있다. 제1 전극(41)은 제1 반도체층(80)과 접촉하여 제2 n 콘택들(NC2)을 더 형성할 수 있다.
평면적 관점에서, 제2 n 콘택들(NC2) 중 어느 하나는 발광 소자(L)의 제1 면들(S1) 중 어느 하나와 인접하여 배치될 수 있다. 제2 n 콘택들(NC2) 중 어느 하나는 예를 들어, 긴 라인의 형상일 수 있다. 보다 구체적으로, 제2 n 콘택들(NC2) 중 어느 하나는 제2 방향(D2)으로 연장되어 발광 소자(L)의 센터영역을 향할 수 있다.
제3 p 콘택들(PC3) 중 어느 하나는 평면적 관점에서 상기 제2 n 콘택들(NC2) 중 어느 하나와 인접하여 배치될 수 있다. 제3 p 콘택들(PC3) 중 어느 하나는 휘어진 라인의 형상일 수 있다. 예를 들어, 제3 p 콘택들(PC3) 중 어느 하나는 제1 부분(PC31) 및 제2 부분들(PC32)을 포함할 수 있다. 제1 부분(PC31)은 제2 n 콘택들(NC2) 중 어느 하나를 감싸는 형태일 수 있다. 제1 부분(PC31)은 알파벳 U자와 대응되는 형상일 수 있다. 제1 부분(PC31)의 양 말단 사이에 제2 n 콘택들(NC2) 중 어느 하나가 배치될 수 있다. 제2 부분들(PC32) 중 어느 하나는 상기 제1 부분(PC31)의 양 끝단 중 어느 하나와 연결되어 상기 제2 n 콘택들 중 어느 하나를 배척하는 방향으로 휘어질 수 있다. 제2 부분들(PC32) 중 다른 하나는 상기 제1 부분(PC31)의 양 끝단 중 다른 하나와 연결되어 상기 제2 n 콘택들 중 어느 하나를 배척하는 방향으로 휘어질 수 있다.
제2 n 콘택들(NC2) 중 다른 하나는 제1 면들(S1) 중 다른 하나와 인접하여 배치될 수 있다. 제3 p 콘택들(PC3) 중 다른 하나는 상기 제2 n 콘택들(NC2) 중 다른 하나와 인접하여 배치될 수 있다. 예를 들어, 제2 n 콘택들(NC2) 중 다른 하나는 중심선(CL)을 기준으로 제2 n 콘택들(NC2) 중 어느 하나와 대칭으로 배치될 수 있다. 제2 n 콘택들(NC2) 중 다른 하나는 제1 n 콘택들(NC1) 중 어느 하나와 제2 방향(D2)으로 이격되어 배치될 수 있다. 제3 p 콘택들(PC3) 중 다른 하나는 중심선(CL)을 기준으로 제3 p 콘택들(PC3) 중 어느 하나와 대칭으로 배치될 수 있다.
도 7a는 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 7b는 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 8은 도 7a 및 도 7b의 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다. 이하, 앞서 설명한 바와 중복되는 범위에서 설명을 생략한다.
도 7a 및 도 8을 참조하면, 발광 모듈(1)은 기판(10), 제1 솔더 범프(21), 제2 솔더 범프(미도시), 및 발광 소자(L)를 포함할 수 있다. 기판(10), 제1 솔더 범프(21), 및 제2 솔더 범프(미도시)는 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
발광 소자(L)는 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 유전층(50), 절연막(30), 제1 전극(41), 및 제2 전극(42)을 포함할 수 있다. 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 및 절연막(30)은 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
유전층(50)이 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 유전층(50)은 식각되어 제4 트렌치들(T4)을 더 포함할 수 있다. 제2 전극(42)이 유전층(50)의 하면(50a) 및 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 보다 구체적으로, 제2 전극(42)은 유전층(50)의 하면(50a), 제4 트렌치들(T4)의 상면들 및 측면들, 및 제2 트렌치들(T2)의 상면들 및 측면들을 콘포말하게 덮을 수 있다. 제2 전극(42)은 투명전도층(TL)의 하면(TLa)과 접촉하여 제4 P 콘택들(PC4)을 더 형성할 수 있다.
평면적 관점에서, 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL) 및 유전층(50)의 엣지영역이 식각되어 제1 식각부(82)가 형성될 수 있다. 제1 식각부(82)는 도 1에서 설명한 제1 식각부(82)와 실질적으로 동일할 수 있다. 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL) 및 유전층(50)의 센터영역이 식각되어 제2 식각부(84)가 더 형성될 수 있다. 제2 식각부(84)는 상면(84a) 및 경사면(84b)을 가질 수 있다. 제2 식각부(84)의 상면(84a) 상에 제1 전극(41)이 제공될 수 있다. 제1 전극(41)은 제1 반도체층(80)과 접촉하여 제3 n 콘택(NC3)을 더 형성할 수 있다. 제3 n 콘택(NC3)은 제1 반도체층(80)과 제1 전극(41)이 전기적으로 연결되는 영역일 수 있다.
평면적 관점에서, 제3 n 콘택(NC3)은 발광 소자(L)의 센터영역에 배치될 수 있다. 보다 구체적으로, 제3 콘택(NC3)은 제2 면들(S2) 중 어느 하나와 인접한 센터영역에 배치될 수 있다. 제3 n 콘택(NC3)은 예를 들어, 타원의 형상일 수 있다. 도시된 바와 달리, 제3 n 콘택(NC3)의 형상은 선형, 원형 또는 다각형일 수 있다.
제4 p 콘택(PC4)은 제3 n 콘택(NC3)을 둘러쌀 수 있다. 예를 들어, 제4 p 콘택(PC4)은 고리의 형상일 수 있다. 상기 고리의 형상 내부에 제3 n 콘택(NC3)이 배치될 수 있다. 제4 p 콘택(PC4)은 제2 p 콘택들(PC2) 중 어느 하나보다 제3 n 콘택(NC3)과 더 인접할 수 있다. 제4 p 콘택(PC4)은 제2 콘택들(PC2)의 각각의 면적보다 클 수 있다. 한편, 도 7b와 같이, 제1 n 콘택들(NC1) 및 제1 p 콘택들(PC1)이 생략될 수 있다. 상기 생략된 영역에 제2 p 콘택들(PC2)이 배치될 수 있다.
도 9는 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 10은 도 9의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이다. 이하, 앞서 설명한 바와 중복되는 범위에서 설명을 생략한다.
도 9 및 도 10을 참조하면, 발광 모듈(1)은 기판(10), 제1 솔더 범프(21), 제2 솔더 범프(미도시), 및 발광 소자(L)를 포함할 수 있다. 기판(10), 제1 솔더 범프(21), 제2 솔더 범프(미도시)는 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
발광 소자(L)는 성장 기판(90), 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL), 유전층(50), 절연막(30), 제1 전극(41), 및 제2 전극(42)을 포함할 수 있다. 성장 기판(90), 제1 반도체층(80), 활성층(70), 제 2 반도체층(60), 투명전도층(TL), 유전층(50), 및 절연막(30)은 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
유전층(50)이 투명전도층(TL) 의 하면(TLa) 상에 제공될 수 있다. 유전층(50)은 유전 물질을 포함할 수 있다. 유전층(50)은 식각되어 제1 트렌치들(T1'') 및 제2 트렌치들(T2)을 포함할 수 있다.
제2 전극(42)이 유전층(50)의 하면(50a) 및 제2 반도체층(60)의 하면 상에 제공될 수 있다. 보다 구체적으로, 제2 전극(42)은 유전층(50)의 하면(50a), 제1 트렌치들(T1'')의 상면들 및 측면들, 및 제2 트렌치들(T2)의 상면들 및 측면들을 콘포말하게 덮을 수 있다. 제2 전극(42)은 투명전도층(TL)의 하면(TLa)과 접촉하여 P 콘택들(PC')을 형성할 수 있다. P 콘택들(PC')은 제1 P 콘택들(PC1'') 및 제2 P 콘택들(PC2)을 포함할 수 있다. 제2 전극(42)은 제1 P 콘택들(PC1'') 및 제2 P 콘택들(PC2)을 통해 제2 반도체층(60)과 전기적으로 연결될 수 있다.
평면적 관점에서, 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL) 및 유전층(50)의 엣지영역이 식각되어 제1 식각부(82')가 형성될 수 있다. 평면적 관점에서, 제1 식각부(82')는 제2 반도체층(60), 투명전도층(TL) 유전층(50), 및 활성층(70)을 둘러쌀 수 있다. 제1 식각부(82')는 제1 반도체층(80)의 내부, 활성층(70)의 측면, 제2 반도체층(60)의 측면, 투명전도층(TL)의 측면 및 유전층(50)의 측면을 노출시킬 수 있다. 제1 식각부(82')는 상면(82'a) 및 경사면(82'b)을 가질 수 있다. 평면적 관점에서, 제1 식각부(82')의 상면(82'a)은 제1 영역(182'a) 및 제2 영역(282'a)을 가질 수 있다. 제1 영역(182'a)은 발광 소자(L)의 엣지영역을 따라 제공되고, 사각 고리의 형태일 수 있다. 제2 영역(282a')은 제1 영역(182a')의 일 부분과 연결되어 발광 소자(L)의 센터영역을 향해 돌출된 부분일 수 있다. 일 예로, 도 9과 같이 제2 영역(282a')은 제2 면들(S2) 중 어느 하나 또는 제1 면들(S1) 중 어느 하나의 중앙부에 인접하게 배치될 수 있다. 이때 제2 영역(282a')은 평면적 관점에서 반원의 형상일 수 있다. 제1 식각부(82')의 상면(82'a)의 제2 영역(282a') 상에 제1 전극(41)이 제공될 수 있다. 제1 전극(41)은 제1 반도체층(80)과 접촉하여 제1 n 콘택들(NC1')을 형성할 수 있다.
도 9와 같이, 발광 소자(L)는 제1 n 콘택들(NC1') 및 P 콘택들(PC')을 가질 수 있다. P 콘택들(PC')은 제1 p 콘택들(PC1'') 및 제2 p 콘택들(PC2)을 포함할 수 있다. 평면적 관점에서, 제1 n 콘택들(NC1') 중 어느 하나는 발광 소자(L)의 제1 면들(S1) 중 어느 하나 또는 제2 면들(S2) 중 어느 하나와 인접하여 배치될 수 있다. 평면적 관점에서, 제1 n 콘택들(NC1') 중 어느 하나는 제1 식각부(82')의 상면(82'a)으로 둘러싸일 수 있다.
제1 p 콘택들(PC1'') 중 어느 하나는 평면적 관점에서 상기 제1 n 콘택들(NC1') 중 어느 하나와 인접하여 배치될 수 있다. 제1 p 콘택들(PC1'') 중 어느 하나는 제1 n 콘택들(NC1') 중 어느 하나를 감싸는 유선형의 형상일 수 있다. 이에 따라, 제1 식각부(82')의 상면(82'a)의 제1 영역(182a')과 제1 p 콘택들(PC1'') 중 어느 하나 사이에 제1 n 콘택들(NC1')이 배치될 수 있다.
도 11a는 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 11b는 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 12는 도 11의 Ⅵ-Ⅵ'선을 따라 절단한 단면도이다. 이하, 앞서 설명한 바와 중복되는 범위에서 설명을 생략한다.
도 11a 및 도 12를 참조하면, 발광 모듈(1)은 기판(10), 제1 솔더 범프(21), 제2 솔더 범프(미도시), 및 발광 소자(L)를 포함할 수 있다. 기판(10), 제1 솔더 범프(21), 및 제2 솔더 범프(미도시)는 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
발광 소자(L)는 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 유전층(50), 절연막(30), 제1 전극(41), 및 제2 전극(42)을 포함할 수 있다. 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 및 절연막(30)은 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
유전층(50)이 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 유전층(50)은 식각되어 제3 트렌치(T3')를 더 포함할 수 있다. 제2 전극(42)이 유전층(50)의 하면(50a) 및 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 보다 구체적으로, 제2 전극(42)은 유전층(50)의 하면(50a), 제3 트렌치들(T3')의 상면들 및 측면들, 및 제2 트렌치들(T2)의 상면들 및 측면들을 콘포말하게 덮을 수 있다. 제2 전극(42)은 투명전도층(TL)의 하면(TLa)과 접촉하여 제3 P 콘택들(PC3')을 더 형성할 수 있다.
평면적 관점에서, 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL) 및 유전층(50)의 센터영역이 식각되어 제2 식각부(84')가 더 형성될 수 있다. 제2 식각부(84')는 상면(84a') 및 경사면(84b')을 가질 수 있다. 제2 식각부(84')의 상면(84a') 상에 제1 전극(41)이 제공될 수 있다. 제1 전극(41)은 제1 반도체층(80)과 접촉하여 제2 n 콘택들(NC2')을 더 형성할 수 있다.
평면적 관점에서, 제2 n 콘택(NC2')은 발광 소자(L)의 센터영역에 배치될 수 있다. 제2 n 콘택(NC2')은 예를 들어, 원형의 형상일 수 있다. 도시된 바와 달리, 제2 n 콘택들(NC2')의 형상은 선형, 타원형 또는 다각형일 수 있다. 제3 p 콘택(PC3')은 제2 n 콘택(NC2')을 둘러쌀 수 있다. 예를 들어, 제3 p 콘택들(PC3')은 고리의 형상일 수 있다. 상기 고리의 형상 내부에 제2 n 콘택(NC2')이 배치될 수 있다. 제3 p 콘택(PC3')은 제2 p 콘택들(PC2) 중 어느 하나보다 제2 n 콘택(NC2')과 더 인접할 수 있다. 제3 p 콘택(PC3')은 제2 p 콘택들(PC2)의 각각의 면적보다 클 수 있다. 한편, 도 11b와 같이 제1 n 콘택들(NC1') 및 제1 p 콘택들(PC1'')이 생략될 수 있다. 상기 생략된 영역에 제2 p 콘택들(PC2)이 배치될 수 있다.
도 13은 실시예들에 따른 발광 모듈을 도시한 평면도이다. 도 14는 도 13의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이다. 이하, 앞서 설명한 바와 중복되는 범위에서 설명을 생략한다.
도 13 및 도 14를 참조하면, 발광 모듈(1)은 기판(10), 제1 솔더 범프(21), 제2 솔더 범프(미도시), 및 발광 소자(L)를 포함할 수 있다. 기판(10), 제1 솔더 범프(21), 및 제2 솔더 범프(미도시)는 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
발광 소자(L)는 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 유전층(50), 절연막(30), 제1 전극(41), 및 제2 전극(42)을 포함할 수 있다. 성장 기판(90), 제1 반도체층(80), 활성층(70) 제2 반도체층(60), 투명전도층(TL), 및 절연막(30)은 도 1 및 도 2에서 설명한 바와 실질적으로 동일할 수 있다.
유전층(50)이 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 유전층(50)은 식각되어 제1 트렌치들(T1''') 및 제2 트렌치들(미도시)을 포함할 수 있다. 상기 제2 트렌치들(미도시)은 도 1 및 도 2에서 설명한 것과 실질적으로 동일할 수 있다.
제2 전극(42)이 유전층(50)의 하면(50a) 및 투명전도층(TL)의 하면(TLa) 상에 제공될 수 있다. 보다 구체적으로, 제2 전극(42)은 유전층(50)의 하면(50a), 제1 트렌치들(T1''')의 상면들 및 측면들을 콘포말하게 덮을 수 있다. 제2 전극(42)은 투명전도층(TL)의 하면(TLa)과 접촉하여 제1 P 콘택들(PC1''') 을 형성할 수 있다. 제2 전극(42)은 제1 P 콘택들(PC1''')을 통해 제2 반도체층(60)과 전기적으로 연결될 수 있다.
평면적 관점에서, 제1 반도체층(80), 활성층(70), 제2 반도체층(60), 투명전도층(TL)및 유전층(50)의 엣지영역이 식각되어 제1 식각부(82'')가 형성될 수 있다. 평면적 관점에서, 제1 식각부(82')는 제2 반도체층(60), 유전층(50), 투명전도층(TL) 및 활성층(70)을 둘러쌀 수 있다. 제1 식각부(82'')는 제1 반도체층(80)의 내부, 활성층(70)의 측면, 제2 반도체층(60)의 측면, 투명전도층(TL)의 측면 및 유전층(50)의 측면을 노출시킬 수 있다. 제1 식각부(82'')는 상면(82''a) 및 경사면(82''b)을 가질 수 있다. 평면적 관점에서, 제1 식각부(82'')의 상면(82''a)은 제1 영역(182''a) 및 제2 영역(282''a)을 가질 수 있다. 제1 영역(182''a)은 발광 소자(L)의 엣지영역을 따라 제공되고, 사각 고리의 형태일 수 있다. 제2 영역(282''a)은 제1 영역(182''a)의 일부분과 연결되어 발광 소자(L)의 센터영역을 향해 돌출된 부분일 수 있다. 일 예로, 도 13과 같이 제2 영역(282a')은 제2 면들(S2) 중 어느 하나와 제1 면들(S1) 중 어느 하나가 만나는 모서리 영역에 인접하게 배치될 수 있다. 이때 제2 영역(282''a)은 평면적 관점에서 부채꼴의 형상일 수 있다. 제1 식각부(82'')의 상면(82''a)의 제2 영역(282''a) 상에 제1 전극(41)이 제공될 수 있다. 제1 전극(41)은 제1 반도체층(80)과 접촉하여 제1 n 콘택들(NC1'')을 형성할 수 있다.
도 13과 같이, 발광 소자(L)는 제1 n 콘택들(NC1'') 및 P 콘택들(PC'')을 가질 수 있다. P 콘택들(PC'')은 제1 p 콘택들(PC1''') 및 제2 p 콘택들(PC2)을 포함할 수 있다. 평면적 관점에서, 제1 n 콘택들(NC1'') 중 어느 하나는 발광 소자(L)의 제1 면들(S1) 중 어느 하나 및 제2 면들(S2) 중 어느 하나가 만나는 점과 인접하여 배치될 수 있다. 평면적 관점에서, 제1 n 콘택들(NC1'') 중 어느 하나는 제1 식각부(82'')의 상면(82''a)으로 둘러싸일 수 있다. 제1 n 콘택들(NC1'') 중 어느 하나는 부채꼴의 형상일 수 있다. 제1 p 콘택들(PC1''') 중 어느 하나는 평면적 관점에서 상기 제1 n 콘택들(NC1'') 중 어느 하나와 인접하여 배치될 수 있다. 제1 p 콘택들(PC1''') 중 어느 하나는 제1 n 콘택들(NC1'') 중 어느 하나를 감싸는 유선형의 형상일 수 있다. 이에 따라, 제1 식각부(82'')의 상면(82''a)의 제1 영역(182''a)과 제1 p 콘택들(PC1''') 중 어느 하나 사이에 제1 n 콘택들(NC1'')이 배치될 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제1 식각부를 포함하는 제1 반도체층;
    상기 제1 반도체층의 하면 상에 제공되는 제2 반도체층;
    상기 제1 반도체층 및 상기 제2 반도체층 사이에 개재되는 활성층;
    상기 제2 반도체층의 하면 상에 제공되는 유전층;
    상기 제1 반도체층의 제1 식각부의 상면 상에 제공되는 제1 n 콘택들; 및
    상기 제2 반도체층의 하면 상에 제공되는 제1 p 콘택들 및 제2 p 콘택들을 포함하되,
    평면적 관점에서, 상기 제1 n 콘택들 중 어느 하나는 상기 제1 반도체층의 엣지영역에 배치되고,
    상기 제1 p 콘택들 중 어느 하나가 상기 제2 p 콘택들 중 어느 하나보다 상기 제1 n 콘택들 중 어느 하나와 더 인접하고,
    평면적 관점에서, 상기 제1 p 콘택들 중 어느 하나의 면적은 제2 p 콘택들의 각각의 면적보다 큰 발광 소자.
  2. 제1 항에 있어서,
    평면적 관점에서, 상기 제1 p 콘택들 중 어느 하나는 라인의 형상을 갖는 발광 소자.
  3. 제1 항에 있어서,
    상기 제1 n 콘택들 중 어느 하나는 상기 제1 반도체층 및 제1 전극이 연결되는 영역이고,
    상기 제1 p 콘택들 중 어느 하나는 상기 제2 반도체층 및 제2 전극이 연결되는 영역이고,
    상기 유전층은 상기 제2 반도체층 및 상기 제2 전극 사이에 개재되는 발광 소자.
  4. 제3 항에 있어서,
    상기 유전층 및 상기 제2 반도체층 사이에 개재된 투명전도층을 더 포함하되,
    상기 활성층은 빛을 생성하고,
    상기 유전층은 상기 빛 중 일부를 투과시키고,
    상기 제2 전극은 상기 유전층을 투과한 빛 중 일부를 반사시키는 발광 소자.
  5. 제3 항에 있어서,
    평면적 관점에서, 상기 발광 소자는 한 쌍의 제1 면들 및 상기 제1 면들에 수직한 한 쌍의 제2 면들을 갖고,
    상기 제1 면들은 제1 방향과 평행하고, 상기 제2 면들은 제2 방향과 평행하고,
    상기 제1 p 콘택들 중 어느 하나는 상기 제1 n 콘택들 중 어느 하나를 감싸는 방향으로 휘어지고,
    상기 제1 n 콘택들 중 어느 하나는 상기 제1 면들 중 어느 하나와 상기 제1 p 콘택들 중 어느 하나 사이에 배치되는 발광 소자.
  6. 제5 항에 있어서,
    평면적 관점에서 상기 제1 p 콘택들 중 어느 하나는 상기 제1 n 콘택들 중 어느 하나로부터 제2 방향으로 이격되고,
    상기 제1 p 콘택들은 제1 부분, 제2 부분, 및 제3 부분을 갖고,
    상기 제1 부분은 상기 제1 방향과 반대반향으로 평행하게 연장되고,
    상기 제2 부분은 상기 제1 부분의 일단과 연결되어 휘어지고,
    상기 제3 부분은 상기 제2 부분의 일단과 연결되어 휘어진 형상인 발광 소자.
  7. 제3 항에 있어서,
    평면적 관점에서, 상기 제1 반도체층의 제1 식각부의 상면은 센터영역으로 연장되어 돌출면을 더 포함하고,
    상기 돌출면 상에 제공되는 제2 n 콘택들을 더 포함하되,
    상기 제2 n 콘택들은 상기 제1 반도체층과 상기 제1 전극이 연결되는 영역인 발광 소자.
  8. 제 1항에 있어서,
    평면적 관점에서, 상기 발광 소자는 한 쌍의 제1 면들 및 상기 제1 면들에 수직한 한 쌍의 제2 면들을 갖고,
    상기 제1 면들은 제1 방향과 평행하고, 상기 제2 면들은 제2 방향과 평행하고,
    상기 제1 n 콘택들 중 어느 하나는 상기 제1 면들 중 어느 하나와 인접하여 배치되고,
    상기 제1 n 콘택들 중 어느 하나는 반원의 형상인 발광 소자.
  9. 제 8항에 있어서,
    평면적 관점에서, 상기 제1 p 콘택들 중 어느 하나는 상기 제1 n 콘택들 중 어느 하나로부터 상기 제2 방향으로 이격되고,
    상기 제1 p 콘택들 중 어느 하나는 상기 제1 n 콘택들 중 어느 하나를 감싸는 방향으로 휘어진 유선형의 형상이고,
    상기 제1 면들 중 어느 하나 및 상기 제1 p 콘택들 중 어느 하나 사이에 상기 제1 n 콘택들 중 어느 하나가 배치되는 발광 소자.

  10. 제1 식각부를 포함하는 제1 반도체층;
    상기 제1 반도체층의 하면 상에 제공되는 제2 반도체층;
    상기 제1 반도체층 및 상기 제2 반도체층 사이에 개재되는 활성층;
    상기 제2 반도체층의 하면 상에 제공되는 유전층;
    상기 제1 반도체층의 제1 식각부의 상면 상에 제공되는 제1 n 콘택; 및 상기 제2 반도체층의 하면 상에 제공되는 제1 p 콘택 및 제2 p 콘택들을 포함하되,
    평면적 관점에서 상기 제1 n 콘택은 상기 제1 반도체층의 센터영역에 배치되고,
    상기 제1 p 콘택은 상기 제2 p 콘택들 중 어느 하나보다 상기 제1 n 콘택과 더 인접하고,
    평면적 관점에서, 상기 제1 p 콘택은 제2 p 콘택들의 각각의 면적보다 큰 발광 소자.


KR1020190101797A 2019-08-20 2019-08-20 발광 소자 KR20210022813A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190101797A KR20210022813A (ko) 2019-08-20 2019-08-20 발광 소자
US16/844,616 US11239385B2 (en) 2019-08-20 2020-04-09 Light emitting device
US17/589,192 US11658259B2 (en) 2019-08-20 2022-01-31 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190101797A KR20210022813A (ko) 2019-08-20 2019-08-20 발광 소자

Publications (1)

Publication Number Publication Date
KR20210022813A true KR20210022813A (ko) 2021-03-04

Family

ID=74647114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190101797A KR20210022813A (ko) 2019-08-20 2019-08-20 발광 소자

Country Status (2)

Country Link
US (2) US11239385B2 (ko)
KR (1) KR20210022813A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210022813A (ko) * 2019-08-20 2021-03-04 삼성전자주식회사 발광 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119372B2 (en) 2003-10-24 2006-10-10 Gelcore, Llc Flip-chip light emitting diode
US7166483B2 (en) 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
KR100631414B1 (ko) * 2005-05-19 2006-10-04 삼성전기주식회사 반도체 발광 다이오드 및 그 제조방법
JP2007005591A (ja) * 2005-06-24 2007-01-11 Toshiba Corp 半導体発光素子
TWI366284B (en) * 2006-08-21 2012-06-11 Ind Tech Res Inst Light-emitting device
JP2008244425A (ja) * 2007-02-21 2008-10-09 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
EP2219232A1 (en) 2007-11-15 2010-08-18 Panasonic Corporation Semiconductor light emitting device
US10014442B2 (en) 2013-04-22 2018-07-03 Korea Polytechnic University Industry Academic Cooperation Foundation Method for manufacturing vertical type light emitting diode, vertical type light emitting diode, method for manufacturing ultraviolet ray light emitting diode, and ultraviolet ray light emitting diode
JP6299336B2 (ja) * 2014-03-28 2018-03-28 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
CN108461595B (zh) 2017-02-17 2020-05-29 首尔伟傲世有限公司 具有侧面反射层的发光二极管
KR102302592B1 (ko) 2017-07-18 2021-09-15 삼성전자주식회사 반도체 발광 소자
CN107546303B (zh) 2017-08-25 2019-06-21 扬州乾照光电有限公司 一种AlGaInP基发光二极管及其制造方法
KR20210022813A (ko) * 2019-08-20 2021-03-04 삼성전자주식회사 발광 소자

Also Published As

Publication number Publication date
US20210057602A1 (en) 2021-02-25
US11658259B2 (en) 2023-05-23
US20220158023A1 (en) 2022-05-19
US11239385B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US10686108B2 (en) Semiconductor device package
US9240433B2 (en) Light emitting device
TWI514612B (zh) 具有至少一個半導體晶粒之輻射發出晶片
US20120261693A1 (en) Light-emitting diode device
JP5849388B2 (ja) 半導体発光装置
KR20120030761A (ko) 발광 소자 패키지 및 발광 모듈
JP5428684B2 (ja) 半導体発光素子
KR102413447B1 (ko) 발광소자
KR101753750B1 (ko) 반도체 발광소자
KR101055003B1 (ko) 발광 소자, 발광 소자 패키지, 조명 시스템, 및 발광 소자 제조방법
JP2006073618A (ja) 光学素子およびその製造方法
US11658259B2 (en) Light emitting device
TWI699909B (zh) 發光元件
KR101734541B1 (ko) 발광 소자, 발광 소자 패키지
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR101063907B1 (ko) 발광 소자
KR20130065327A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
US10270006B2 (en) Light emitting device and light emitting module
JP2013251400A (ja) 半導体発光素子
US20210111310A1 (en) Light emitting chip and associated package structure
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR102099314B1 (ko) 발광소자 및 이를 포함하는 조명장치
KR102426873B1 (ko) 발광 소자 패키지
US10297716B2 (en) Light emitting device and light emitting module

Legal Events

Date Code Title Description
A201 Request for examination