KR20210021400A - 제어된 에칭을 위한 단일 에너지 이온 생성 - Google Patents

제어된 에칭을 위한 단일 에너지 이온 생성 Download PDF

Info

Publication number
KR20210021400A
KR20210021400A KR1020217004299A KR20217004299A KR20210021400A KR 20210021400 A KR20210021400 A KR 20210021400A KR 1020217004299 A KR1020217004299 A KR 1020217004299A KR 20217004299 A KR20217004299 A KR 20217004299A KR 20210021400 A KR20210021400 A KR 20210021400A
Authority
KR
South Korea
Prior art keywords
material layer
signal
parameter level
level
energy band
Prior art date
Application number
KR1020217004299A
Other languages
English (en)
Inventor
쥴린 슈브
알렉산더 밀러 패터슨
잉 우
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210021400A publication Critical patent/KR20210021400A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

단일 에너지 이온들을 생성하기 위한 시스템들 및 방법들이 기술된다. 멀티-상태 파라미터 신호의 하이 파라미터 레벨의 듀티 사이클이 유지되고, 단일 에너지 이온들을 생성하도록 멀티-상태 파라미터 신호의 하이 파라미터 레벨과 로우 파라미터 레벨 간의 차가 유지된다. 단일 에너지 이온들은 기판의 하단 재료 층을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 기판의 상단 재료 층을 에칭하도록 사용된다.

Description

제어된 에칭을 위한 단일 에너지 이온 생성
본 실시 예들은 제어된 에칭 동작을 수행하기 위한 단일 에너지 이온들 (monoenergetic ions) 의 생성을 위한 시스템들 및 방법들에 관한 것이다.
본 명세서에 제공된 배경기술 기술 (description) 은 일반적으로 본 개시의 맥락을 제시하기 위한 목적이다. 본 배경 기술 섹션에 기술된 범위까지, 현재 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 선행 기술로서 명시적으로 또는 묵시적으로 인정되지 않는다.
플라즈마 툴은 무선 주파수 생성기, 매칭부, 및 플라즈마 챔버를 포함한다. 무선 주파수 생성기는 플라즈마 챔버에 커플링되는 매칭부에 커플링된다. 반도체 웨이퍼는 프로세싱을 위해 플라즈마 챔버 내에 배치된다. 무선 주파수 생성기는 반도체 웨이퍼를 프로세싱하기 위해 매칭부를 통해 플라즈마 챔버에 공급되는 무선 주파수 신호를 생성한다. 무선 주파수 신호는 플라즈마 챔버 내에서 플라즈마 이온들을 생성한다. 이들 이온들은 웨이퍼를 프로세싱하기 위해 웨이퍼 상에 작용한다.
이러한 맥락에서 본 개시에 기술된 실시 예들이 발생한다.
본 개시의 실시 예들은 제어된 에칭 동작을 수행하기 위해 단일 에너지 이온들 (monoenergetic ions) 을 생성하기 위한 시스템들, 장치들, 방법들 및 컴퓨터 프로그램들을 제공한다. 본 실시 예들은 다수의 방식들, 예를 들어, 프로세스, 장치, 시스템, 디바이스, 또는 컴퓨터 판독 가능 매체 상의 방법으로 구현될 수 있다는 것이 인식되어야 한다. 몇몇 실시 예들이 이하에 기술된다.
플라즈마 이온들의 이온 빔들, 직류 (DC) 소스들, 또는 맞춤 (tailored) 파형들이 기판을 프로세싱하기 위해 사용된다. 이온 빔들은 이온들의 각도 확산을 증가시키기 위해 플라즈마의 이온들 사이의 포지티브 전하 반발로 인해 발산한다. 증가된 각도 확산은 기판을 에칭하는 에칭 레이트를 감소시키고 에칭된 피처 (feature) 의 방향성을 감소시킨다. DC 소스들은 높은 리액턴스를 갖고 적은 전류량을 생성한다. 적은 전류량은 에칭 레이트를 감소시킨다. 더욱이, DC 소스들이 기판을 프로세싱하기 위해 사용될 때, 플라즈마 이온들의 각도 확산은 최적화하기 어렵다. 맞춤 파형들은 또한 이온들의 높은 각도 확산을 갖고 기판의 표면에 걸쳐 예상된 에칭 프로파일을 생성하지 않는다.
다양한 실시 예들에서, 본 명세서에 기술된 시스템들 및 방법들은 기판의 재료 층을 에칭하고 기판의 하나 이상의 다른 재료 층들을 보존하는 단일 에너지를 사용하여 플라즈마의 이온들을 생성한다. 플라즈마의 단일 에너지 이온들은 전압 레벨들 또는 주파수 레벨들 또는 전압 레벨들의 듀티 사이클, 또는 주파수 레벨들의 듀티 사이클이 단일 에너지 이온들을 생성하도록 튜닝되는 (tuned) 레벨-대-레벨 (level-to-level) 전압 펄싱 및/또는 레벨-대-레벨 주파수 펄싱을 사용하여 생성된다. 단일 에너지 이온들은 예상된 에칭 레이트 프로파일을 달성하고, 에칭 레이트를 상승시키고, 선택도를 상승시킨다.
일부 실시 예들에서, 본 명세서에 기술된 방법들은 전압 레벨들을 조정하는 단계 및 전압 레벨들의 듀티 사이클을 조정하는 단계를 포함한다. 예를 들어, 전압 레벨들 중 보다 높은 전압 레벨은 대략 25 ％ 이하와 같은 낮은 듀티 사이클로 유지되고, 전압 레벨들 중 보다 낮은 전압 레벨은 대략 75 ％이상과 같은 보다 높은 듀티 사이클로 유지된다. 또한, 이 예에서, 보다 낮은 전압 레벨은 보다 높은 전압 레벨의 25 ％ 미만이다. 예시를 위해, 보다 낮은 전압 레벨의 모든 크기들은 보다 높은 전압 레벨의 임의의 크기 (magnitude) 의 대략 25 ％보다 작고, 보다 높은 전압 레벨의 모든 크기들은 보다 낮은 전압 레벨의 임의의 크기의 대략 400 ％보다 크다. 보다 높은 전압 레벨이 지속되는 상태 동안, 보다 높은 전압 레벨의 작은 듀티 사이클로 인해 플라즈마의 플라즈마 시스 (sheath) 에 의해 경험된 전압 스파이크가 있고, 고 에너지 이온들을 생성하기 위해 플라즈마 시스를 완전히 충전하기에는 시간이 불충분하다. 전압 스파이크는 짧은 지속 기간이고, 전압 스파이크가 보다 높은 전압 레벨에 있다는 점에서 상대적으로 높다. 짧은 지속 기간 전압 스파이크는, 보다 낮은 전압 레벨이 보다 높은 듀티 사이클로 동작되기 때문에, 플라즈마 시스의 안정한 저 전압 레벨로 이 상대적으로 높은 전압 스파이크의 방전이 이어진다. 전압 스파이크 후 보다 낮은 전압 레벨로의 방전은 플라즈마 시스의 이 낮은 평균 시스 전압에 응답하는 플라즈마의 이온들을 생성한다. 낮은 평균 시스 전압으로 인해, 플라즈마의 이온들은 그들 에너지의 스윙 (swing) 이 보다 적고, 대부분 목표된 재료를 에칭하기에 충분한 단일 에너지 및 에너지를 갖는다.
다양한 실시 예들에서, 방법이 기술된다. 방법은 에칭을 위해 플라즈마 챔버 내에 기판을 수용하는 단계를 포함한다. 기판은 제 1 재료 층 및 제 2 재료 층을 갖는다. 제 1 재료 층은 제 2 재료 층 위에 배치된다. 방법은 제 1 재료 층을 에칭하기 위해 최적화된 제 1 에너지 대역을 식별하는 단계를 더 포함한다. 제 1 에너지 대역은 제 2 재료 층을 에칭하기 위해 최적화된 제 2 에너지 대역과 구별된다. 제 1 에너지 대역은 제 2 재료 층을 실질적으로 에칭하지 않도록 제 2 재료 층에 대해 자기-제한적인 레이트 (rate) 로 제 1 재료 층을 에칭하도록 사용된다. 방법은 하이 (high) 파라미터 레벨과 로우 (low) 파라미터 레벨 사이를 펄싱하는 펄싱된 무선 주파수 (RF) 신호를 생성하는 단계를 포함한다. 펄싱된 RF 신호는 듀티 사이클을 갖는다. 펄싱된 RF 신호는 하이 파라미터 레벨과 로우 파라미터 레벨 사이에서 펄싱하고 제 1 에너지 대역을 갖는 플라즈마 이온들을 생성하기 위한 듀티 사이클을 갖는다.
몇몇 실시 예들에서, 시스템이 기술된다. 시스템은 에칭될 기판을 수용하기 위한 슬롯을 갖는 플라즈마 챔버를 포함한다. 기판은 제 1 재료 층 및 제 2 재료 층을 갖는다. 제 1 재료 층은 제 2 재료 층 위에 배치된다. 시스템은 제 1 재료 층을 에칭하기 위해 최적화된 제 1 에너지 대역을 식별하도록 사용되는 호스트 컴퓨터를 포함한다. 제 1 에너지 대역은 제 2 재료 층을 에칭하기 위해 최적화된 제 2 에너지 대역과 구별된다. 제 1 에너지 대역은 제 2 재료 층을 실질적으로 에칭하지 않도록 제 2 재료 층에 대해 자기-제한적인 레이트 (rate) 로 제 1 재료 층을 에칭하도록 사용된다. 시스템은 호스트 컴퓨터에 커플링된 RF 생성기를 더 포함한다. RF 생성기는 하이 파라미터 레벨과 로우 파라미터 레벨 사이에서 펄싱하는 펄싱된 RF 신호를 생성하도록 사용된다. 펄싱된 RF 신호는 듀티 사이클을 갖는다. 펄싱된 RF 신호는 하이 파라미터 레벨과 로우 파라미터 레벨 사이에서 펄싱하고 제 1 에너지 대역을 갖는 플라즈마 이온들을 생성하기 위한 듀티 사이클을 갖는다. 시스템은 임피던스 매칭 회로를 더 포함한다. 임피던스 매칭 회로는 펄싱된 RF 신호를 수신하고 수정된 RF 신호를 출력한다. 플라즈마 챔버는 수정된 RF 신호를 수신하고, 이에 응답하여, 제 2 재료 층을 실질적으로 에칭하지 않고 레이트로 제 1 재료 층을 에칭한다.
다양한 실시 예들에서, 제어기가 기술된다. 제어기는 프로세서를 포함한다. 프로세서는 프로세싱을 위해 플라즈마 챔버 내에 배치될 기판의 제 1 재료 층을 에칭하기 위해 최적화된 제 1 에너지 대역을 식별하도록 구성된다. 제 1 에너지 대역은 기판의 제 2 재료 층을 에칭하기 위해 최적화된 제 2 에너지 대역과 구별된다. 제 1 재료 층은 제 2 재료 층 위에 배치된다. 제 1 에너지 대역은 제 2 재료 층을 실질적으로 에칭하지 않도록 제 2 재료 층에 대해 자기-제한적인 레이트 (rate) 로 제 1 재료 층을 에칭하도록 사용된다. 프로세서는 하이 (high) 파라미터 레벨과 로우 (low) 파라미터 레벨 사이를 펄싱하는 펄싱된 RF 신호를 생성하기 위해 RF 제어기를 제어하도록 사용된다. 펄싱된 RF 신호는 듀티 사이클을 갖는다. 펄싱된 RF 신호는 하이 파라미터 레벨과 로우 파라미터 레벨 사이에서 펄싱하고 제 1 에너지 대역을 갖는 플라즈마 이온들을 생성하기 위한 듀티 사이클을 갖는다. 제어기는 제 1 재료 층 및 제 2 재료 층, 제 1 에너지 대역, 제 2 에너지 대역, 하이 파라미터 레벨, 로우 파라미터 레벨, 및 듀티 사이클과 연관된 각각의 정보를 저장하기 위해 프로세서에 커플링된 메모리 디바이스를 포함한다.
본 명세서에 기술된 시스템들 및 방법들의 몇몇 장점들은, 보다 낮은 전압 레벨과 같은 로우 파라미터 레벨이 유지되는 시간 기간과 비교하여, 보다 높은 전압 레벨과 같은 하이 파라미터 레벨이 지속되는 시간 기간을 감소시키는 단계를 포함한다. 더욱이, 적어도 미리 결정된 양의 차 (amount of difference) 가 하이 파라미터 레벨과 로우 파라미터 레벨 사이에 유지된다. 시간 기간을 감소시키고 적어도 미리 결정된 양의 차를 유지함으로써, 플라즈마 챔버 내에서 플라즈마의 다수의 단일 에너지 이온들이 생성된다. 단일 에너지 이온들은 기판의 하단 재료 층을 실질적으로 에칭하지 않고 기판의 상단 재료 층을 에칭하도록 사용된다. 단일 에너지 이온들은 하단 재료 층과 비교하여 상단 재료 층의 선택도를 상승시키고 상단 재료 층을 에칭하는 에칭 레이트를 상승시킨다.
다른 양태들은 첨부된 도면들과 함께 취해진 이하의 상세한 설명으로부터 명백해질 것이다.
실시 예들은 첨부 도면들과 함께 취해진 이하의 기술을 참조하여 가장 잘 이해될 수도 있다.
도 1은 단일 에너지 이온들의 생성을 위한 멀티-레벨 파라미터 및 주파수 펄싱을 예시하기 위한 시스템의 실시 예의 도면이다.
도 2는 디지털 펄스 신호, 멀티-레벨 파라미터 신호, 및 멀티-레벨 주파수 신호를 예시하기 위한 그래프들의 실시 예들을 도시한다.
도 3a는 기판의 제 2 재료 층을 에칭하는 것과 비교하여 기판의 제 1 재료 층을 에칭할 때의 선택도를 예시하기 위한 기판의 실시 예이다.
도 3b는 제 1 재료 층의 상단 상에 오버레이된 제 2 재료 층이 제 1 재료 층을 실질적으로 에칭하지 않고 에칭되는 또 다른 기판의 실시 예의 도면이다.
도 4는 제 2 재료 층을 실질적으로 에칭하지 않고 제 1 재료 층을 에칭하기 위해 플라즈마 챔버 내에서 플라즈마의 단일 에너지 이온들이 생성되는 다수의 파라미터 레벨들 및 다수의 주파수 레벨들의 식별을 예시하기 위한 시스템의 실시 예의 도면이다.
도 5는 제 1 재료 층을 실질적으로 에칭하지 않고 제 2 재료 층을 에칭하기 위해 플라즈마 챔버 내에서 플라즈마의 단일 에너지 이온들이 생성되는 다수의 파라미터 레벨들 및 다수의 주파수 레벨들의 식별을 예시하기 위한 시스템의 실시 예의 도면이다.
도 6은 이온 플럭스 (flux) 와 이온 에너지 사이의 관계를 예시하기 위한 그래프의 실시 예이다.
도 7은 이온 플럭스와 이온 에너지 사이의 관계를 예시하기 위한 그래프의 실시 예이다.
도 8은 플라즈마 챔버 내에서 형성된 플라즈마의 플라즈마 시스의 전압과 시간 사이의 관계를 예시하기 위한 그래프의 실시 예이다.
다음의 실시 예들은 제어된 에칭 동작을 수행하기 위해 단일 에너지 이온들을 생성하기 위한 시스템들 및 방법들을 기술한다. 본 실시 예들은 이들 구체적인 상세들 중 일부 또는 전부없이 실시될 수도 있다는 것이 자명할 것이다. 다른 예들에서, 공지의 프로세스 동작들은 본 실시 예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다.
도 1은 단일 에너지 이온들의 생성을 위한 멀티-레벨 파라미터 및 주파수 펄싱을 예시하기 위한 시스템 (100) 의 실시 예의 도면이다. 본 명세서에 사용된 바와 같은 파라미터의 예는 전압 또는 전력이다. 시스템 (100) 은 RF 생성기 RFG, 호스트 컴퓨터, 임피던스 매칭 회로 IMC, 및 플라즈마 챔버를 포함한다. 플라즈마 챔버의 예는 CCP (capacitively coupled plasma) 챔버를 포함한다. 임피던스 매칭 회로의 입력부는 RF 케이블 (106) 을 통해 RF 생성기에 커플링되고 임피던스 매칭 회로의 출력부는 RF 송신 라인 (108) 을 통해 플라즈마 챔버의 하부 전극 LE에 커플링된다.
RF 생성기의 예는 킬로 헤르츠 (㎑) 의 동작 주파수를 갖는 생성기이다. 예시를 위해, RF 생성기는 200 ㎑ 또는 400 ㎑ 주파수에서 동작한다. RF 생성기의 또 다른 예는 메가헤르츠 (㎒) 의 동작 주파수를 갖는 생성기이다. 예시를 위해, RF 생성기는 2 ㎒, 13.56 ㎒, 27 ㎒, 또는 60 ㎒의 주파수에서 동작한다.
호스트 컴퓨터의 예들은 데스크탑 컴퓨터, 제어기, 태블릿, 서버, 랩탑 컴퓨터 및 스마트 폰 등을 포함한다. 호스트 컴퓨터는 프로세서 및 메모리 디바이스를 포함한다. 프로세서는 메모리 디바이스에 커플링된다. 본 명세서에 사용된 바와 같이, 일부 실시 예들에서, 프로세서는 ASIC (application specific integrated circuit), 또는 PLD (programmable logic device), 또는 CPU (central processing unit), 또는 마이크로 프로세서, 또는 마이크로 컨트롤러이다. 유사하게, 본 명세서에 사용된 바와 같이, 다양한 실시 예들에서, 디지털 신호 프로세서는 ASIC, 또는 PLD, 또는 CPU, 또는 마이크로 프로세서, 또는 마이크로 컨트롤러이다. 또한, 본 명세서에 사용된 바와 같이, 다양한 실시 예들에서, 제어기는 메모리 디바이스 및 ASIC, 또는 PLD, 또는 CPU, 또는 마이크로 프로세서를 포함한다. 제어기에서, ASIC, 또는 PLD, 또는 CPU, 또는 마이크로 프로세서는 메모리 디바이스에 커플링된다. 예를 들어, 제어기는 마이크로 컨트롤러이다. 메모리 디바이스의 예들은 RAM (random access memory) 및 ROM (read-only memory) 을 포함한다. 예시를 위해, 메모리 디바이스는 플래시 메모리, 하드 디스크, 또는 저장 디바이스, 등이다. 메모리 디바이스는 컴퓨터 판독 가능 매체의 예이다.
본 명세서에 기술된 바와 같이, 임피던스 매칭 회로는, 임피던스 매칭 회로의 출력부에 커플링된 부하의 임피던스를 임피던스 매칭 회로의 입력부에 커플링된 소스의 임피던스와 매칭시키는, 하나 이상의 레지스터들, 또는 하나 이상의 커패시터들, 또는 하나 이상의 인덕터들, 또는 이들의 조합과 같은 하나 이상의 컴포넌트들의 네트워크이다. 둘 이상의 컴포넌트들은 병렬 또는 직렬 방식으로 서로 커플링된다. 임피던스 매칭 회로의 출력부에 커플링된 부하의 예들은 플라즈마 챔버 및 RF 송신 라인 (108) 을 포함한다. 더욱이, 임피던스 매칭 회로의 입력부에 커플링된 소스의 예들은 RF 케이블 (106) 및 RF 생성기를 포함한다.
플라즈마 챔버는 상부 전극 UE 및 하부 전극을 포함한다. 하부 전극은 반도체 웨이퍼와 같은 기판 S가 배치되는 척 (chuck) 과 같은 기판 지지부 내에 임베딩된다 (embedded). 척은 상부 전극과 대면한다. 상부 전극은 접지 전위에 커플링된다. 하부 전극 및 상부 전극 각각은 알루미늄 또는 알루미늄 합금과 같은 금속으로 이루어진다.
RF 생성기는 디지털 신호 프로세서 DSP, 주파수 제어기 FCS1, 또 다른 주파수 제어기 FCS0, 파라미터 제어기 PRS1, 또 다른 파라미터 제어기 PRS0, 드라이버 시스템 DRVR, 및 RF 전력 공급부를 포함한다. 본 명세서에 사용된 바와 같이, 제어기는 ASIC, 또는 PLD, 또는 CPU, 또는 마이크로 프로세서, 또는 마이크로 컨트롤러, 또는 메모리에 커플링된 마이크로 프로세서이다. 본 명세서에 사용된 바와 같이, 드라이버 시스템의 예는 하나 이상의 트랜지스터들을 포함한다. 본 명세서에 사용된 드라이버 시스템의 또 다른 예는 증폭기에 커플링된 하나 이상의 트랜지스터들을 포함한다. 본 명세서에 사용된 바와 같이, RF 전력 공급부의 예는 200 ㎑ 내지 100 ㎒를 포함하는 범위와 같은, 무선 주파수의 사인파 신호를 생성하는 RF 오실레이터를 포함한다. RF 전력 공급부는 RF 케이블 (106) 에 커플링된다.
디지털 신호 프로세서는 파라미터 제어기 PRS1 및 파라미터 제어기 PRS0 및 주파수 제어기 FCS1 및 주파수 제어기 FCS0에 커플링된다. 파라미터 제어기 PRS1 및 파라미터 제어기 PRS0 및 주파수 제어기 FCS1 및 주파수 제어기 FCS0 각각은 드라이버 시스템에 커플링되고 드라이버 시스템은 RF 전력 공급부에 커플링된다. 호스트 컴퓨터의 프로세서는 전송 케이블, 컴퓨터 네트워크, 인터넷, 또는 인트라넷과 같은 전송 네트워크를 통해 RF 생성기의 디지털 신호 프로세서에 커플링된다. 본 명세서에 사용된 바와 같이, 전송 케이블의 예들은 병렬 방식으로 데이터를 전송하는 병렬 전송 케이블, 직렬 방식으로 데이터를 전송하는 직렬 전송 케이블, 또는 USB (universal serial bus) 케이블을 포함한다.
본 명세서에 기술된 바와 같이, 기판은 하나 이상의 전자 디바이스들, 예컨대, 휴대 전화, 또는 태블릿, 또는 프로세서, 또는 메모리 디바이스, 또는 텔레비전, 또는 인공 지능을 적용하는 디바이스, 또는 사물 인터넷 (IoT) 의 일부인 디바이스에 사용되는, 하나 이상의 반도체 칩들을 제조하도록 사용된다.
호스트 컴퓨터의 프로세서는 디지털 펄스 신호 DPS1을 생성하고 전송 네트워크를 통해 RF 생성기의 디지털 신호 프로세서로 전송한다. 디지털 펄스 신호 DPS1은 다수의 상태 S1 및 상태 S0을 갖고 상태 S1과 상태 S0 사이에서 주기적으로 전이한다. 상태 S1의 예는 하이 상태, 온 상태, 또는 논리 레벨 1이다. 상태 S0의 예는 로우 상태, 오프 상태, 또는 논리 레벨 0이다. 상태 S1의 발생 시간 기간은 상태 S0의 발생 시간 기간보다 짧다는 것을 주의해야 한다. 예를 들어, 디지털 펄스 신호 DPS1의 듀티 사이클은 대략 50 ％ 미만이고, 이는 50 ％이거나 50 ％로부터 통계적 범위 내 또는 0 내지 50 ％이다. 예시를 위해, 디지털 펄스 신호 DPS1의 상태 S1의 발생은, 상태 S1의 발생이 일어나고 디지털 펄스 신호 DPS1의 상태 S0의 발생이 일어나는, 이하에 기술된, 클록 사이클 C1 또는 클록 사이클 C2와 같은 클록 사이클의 총 시간 기간의 대략 25 ％인 시간 기간 동안이다. 이 예시에서, 상태 S0의 발생은 상태 S1의 발생에 연속된다.
본 명세서에 사용된 바와 같이, 통계적 범위는 미리 결정된 범위, 또는 분산 (variance), 또는 표준 편차이다. 예를 들어, 디지털 펄스 신호 DPS1의 50 ％의 듀티 사이클로부터의 통계적 범위는 상태 S1로부터 상태 S0으로의 디지털 펄스 신호 DPS1의 전이의 표준 편차이다. 미리 결정된 범위의 예는 0 내지 5 ％의 범위이다. 예시를 위해, 디지털 펄스 신호 DPS1의 상태 S1로부터 상태 S0으로의 전이는 클록 사이클의 1/2 의 0 내지 5 ％ 내에 발생한다. 디지털 펄스 신호 DPS1의 상태 S1의 발생이 일어나고 디지털 펄스 신호 DPS1의 상태 S0의 발생이 일어나는 클록 사이클의 대략 25 ％인 시간 기간의 예들은 클록 사이클의 25 ％인 시간 기간 및 클록 사이클의 25 ％로부터 통계적 범위 내에 있는 시간 기간을 포함한다. 또 다른 예시로서, 디지털 펄스 신호 DPS1의 상태 S1의 발생은 상태 S1의 발생이 일어나고 디지털 펄스 신호 DPS1의 상태 S0의 발생이 일어나는 클록 사이클의 총 시간 기간의 대략 10 ％인 시간 기간 동안이다. 이 예시에서, 상태 S0의 발생은 상태 S1의 발생에 연속된다. 디지털 펄스 신호 DPS1의 상태 S1의 발생이 일어나고 디지털 펄스 신호 DPS1의 상태 S0의 발생이 일어나는 클록 사이클의 대략 10 ％인 시간 기간의 예들은 클록 사이클의 10 ％인 시간 기간 및 클록 사이클의 10 ％로부터 통계적 범위 내에 있는 시간 기간을 포함한다.
이에 더하여, 호스트 컴퓨터의 프로세서는 RF 생성기에 의해 생성될 RF 신호 (102) 의 파라미터 레벨 PRL1 및 RF 신호 (102) 의 파라미터 레벨 PRL2를 전송한다. 파라미터 레벨 PRL2는 상태 S1 동안 생성되고 파라미터 레벨 PRL1은 상태 S0 동안 생성된다. 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2는 호스트 컴퓨터의 메모리 디바이스로부터 호스트 컴퓨터의 프로세서에 의해 식별된다. 더욱이, 호스트 컴퓨터의 프로세서는 RF 신호 (102) 의 주파수 레벨 F1 및 RF 신호 (102) 의 주파수 레벨 F2를 전송한다. 주파수 레벨 F2는 상태 S1 동안 생성되고 주파수 레벨 F1은 상태 S0 동안 생성된다. 주파수 레벨 F1 및 주파수 레벨 F2는 호스트 컴퓨터의 메모리 디바이스로부터 호스트 컴퓨터의 프로세서에 의해 식별된다. 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2, 및 주파수 레벨 F1 및 주파수 레벨 F2를 수신하면, RF 생성기의 디지털 신호 프로세서는 파라미터 레벨 PRL1을 파라미터 제어기 PRS0의 메모리 디바이스에 저장을 위해 파라미터 제어기 PRS0으로 전송하고, 파라미터 레벨 PRL2를 파라미터 제어기 PRS1의 메모리 디바이스에 저장을 위해 파라미터 제어기 PRS1로 전송하고, 주파수 레벨 F1을 주파수 제어기 FCS0의 메모리 디바이스에 저장을 위해 주파수 제어기 FCS0으로 전송하고, 주파수 레벨 F2를 주파수 제어기 FCS1의 메모리 디바이스에 저장을 위해 주파수 제어기 FCS1로 전송한다.
RF 생성기의 디지털 신호 프로세서는 디지털 펄스 신호 DPS1이 상태 S1 또는 상태 S0을 갖는지 여부를 결정한다. 예를 들어, 디지털 신호 프로세서는 디지털 펄스 신호 DPS1의 논리 레벨이 미리 결정된 문턱 값보다 크거나 낮은지 여부를 결정한다. 디지털 펄스 신호 DPS1의 논리 레벨이 미리 결정된 임계 값보다 크다는 결정을 할 때, 디지털 신호 프로세서는 S1이 될 디지털 펄스 신호 DPS1의 상태의 발생을 식별한다. 한편, 디지털 펄스 신호 DPS1의 논리 레벨이 미리 결정된 임계 값보다 작다는 결정을 할 때, 디지털 신호 프로세서는 S0이 될 디지털 펄스 신호 DPS1의 상태의 발생을 식별한다. 또 다른 예로서, 디지털 신호 프로세서는 디지털 펄스 신호 DPS1의 논리 레벨이 0 인지 1 인지 여부를 결정한다. 디지털 펄스 신호 DPS1의 논리 레벨이 1 이라는 결정을 할 때, 디지털 신호 프로세서는 S1이 될 디지털 펄스 신호 (136) 의 상태의 발생을 식별하고, 디지털 펄스 신호 DPS1의 논리 레벨이 0 이라는 결정을 할 때, 디지털 신호 프로세서는 S0이 될 디지털 펄스 신호 (136) 의 상태의 발생을 식별한다.
디지털 펄스 신호 DPS1이 상태 S1의 발생을 갖는 시간 기간 동안, 디지털 신호 프로세서는 상태 S1을 나타내는 신호를 파라미터 제어기 PRS1 및 주파수 제어기 FCS1 각각으로 전송한다. 더욱이, 디지털 펄스 신호 DPS1이 상태 S0의 발생을 갖는 시간 기간 동안, 디지털 신호 프로세서는 상태 S0을 나타내는 신호를 파라미터 제어기 PRS0 및 주파수 제어기 FCS0 각각으로 전송한다.
더욱이, 디지털 펄스 신호 DPS1이 상태 S1의 발생을 갖는 시간 기간 동안, 상태 S1을 나타내는 신호를 수신하면, 파라미터 제어기 PRS1은 파라미터 제어기 PRS1의 메모리 디바이스로부터 파라미터 레벨 PRL2에 액세스하여 파라미터 레벨 PRL2를 RF 생성기의 드라이버 시스템으로 전송한다. 유사하게, 디지털 펄스 신호 DPS1이 상태 S1의 발생을 갖는 시간 기간 동안, 상태 S1을 나타내는 신호를 수신하면, 주파수 제어기 FCS1은 주파수 제어기 FCS1의 메모리 디바이스로부터 주파수 레벨 F2에 액세스하여 주파수 레벨 F2를 RF 생성기의 드라이버 시스템으로 전송한다.
게다가, 디지털 펄스 신호 DPS1이 상태 S0의 발생을 갖는 시간 기간 동안, 상태 S0을 나타내는 신호를 수신하면, 파라미터 제어기 PRS0은 파라미터 제어기 PRS0의 메모리 디바이스로부터 파라미터 레벨 PRL1에 액세스하여 파라미터 레벨 PRL1을 RF 생성기의 드라이버 시스템으로 전송한다. 유사하게, 디지털 펄스 신호 DPS1이 상태 S0의 발생을 갖는 시간 기간 동안, 상태 S0을 나타내는 신호를 수신하면, 주파수 제어기 FCS0은 주파수 제어기 FCS0의 메모리 디바이스로부터 주파수 레벨 F1에 액세스하여 주파수 레벨 F1를 RF 생성기의 드라이버 시스템으로 전송한다.
디지털 펄스 신호 DPS1이 상태 S1의 발생을 갖는 시간 기간 동안, RF 생성기의 드라이버 시스템은 파라미터 레벨 PRL2 및 주파수 레벨 F2를 수신하고, 파라미터 레벨 PRL2 및 주파수 레벨 F2에 기초하여 전류 신호를 생성하고, 전류 신호를 RF 전력 공급부에 제공한다. 또한, 디지털 펄스 신호 DPS1이 상태 S1의 발생을 갖는 시간 기간 동안, RF 전력 공급부는 드라이버 시스템으로부터 전류 신호를 수신할 때 RF 신호 (102) 의 일부를 생성한다. RF 신호 (102) 의 일부는 디지털 펄스 신호 DPS1의 상태 S1의 발생 동안 파라미터 레벨 PRL2 및 주파수 레벨 F2를 갖는다.
유사하게, 디지털 펄스 신호 DPS1이 상태 S0의 발생을 갖는 시간 기간 동안, RF 생성기의 드라이버 시스템은 파라미터 레벨 PRL1 및 주파수 레벨 F1을 수신하고 파라미터 레벨 PRL1 및 주파수 레벨 F1에 기초하여 전류 신호를 생성하고, 전류 신호를 RF 전력 공급부에 제공한다. 또한, 디지털 펄스 신호 DPS1이 상태 S0의 발생을 갖는 시간 기간 동안, RF 전력 공급부는 드라이버 시스템으로부터 전류 신호를 수신하면, RF 신호 (102) 의 일부를 생성한다. RF 신호 (102) 의 일부는 디지털 펄스 신호 DPS1의 상태 S0의 발생 동안 파라미터 레벨 PRL1 및 주파수 레벨 F1을 갖는다.
임피던스 매칭 회로는 RF 케이블 (106) 을 통해 RF 신호 (102) 를 수신하고, 수정된 RF 신호 (104) 를 생성하도록 임피던스 매칭 회로의 출력부에 커플링된 부하의 임피던스를 임피던스 매칭 회로의 입력부에 커플링된 소스의 임피던스와 매칭시킨다. 수정된 RF 신호 (104) 는 임피던스 매칭 회로의 출력부로부터 하부 전극으로 공급된다.
수정된 RF 신호 (104) 를 공급하는 것에 더하여 하나 이상의 프로세스 가스들이 플라즈마 챔버에 공급될 때, 플라즈마는 기판 S를 프로세싱하기 위해 플라즈마 챔버 내에서 스트라이킹되거나 유지된다. 하나 이상의 프로세스 가스들의 예들은 산소-함유 가스, 예컨대, O2 를 포함한다. 하나 이상의 프로세스 가스들의 다른 예들은 불소-함유 가스, 예컨대, 테트라플루오로메탄 (CF4), 설퍼헥사플루오라이드 (SF6), 헥사플루오로에탄 (C2F6), 등을 포함한다. 본 명세서에 기술된 바와 같이, 기판을 프로세싱하는 예들은 기판 상에 재료를 증착하는 단계, 기판을 에칭하는 단계, 기판을 세정하는 단계, 및 기판을 스퍼터링하는 단계를 포함한다.
디지털 펄스 신호 DPS1의 상태 S1의 발생 동안 파라미터 레벨 PRL2 및 주파수 레벨 F2를 갖고 디지털 펄스 신호 DPS1의 상태 S0의 발생 동안 파라미터 레벨 PRL1 및 주파수 레벨 F1을 갖는 RF 신호 (102) 를 생성함으로써, 플라즈마 챔버 내 플라즈마의 단일 에너지 이온들이 기판 S를 프로세싱하기 위해 생성된다. 상태 S1 의 발생 시간 기간이 상태 S0의 발생 시간 기간보다 짧다는 것을 주의해야 한다. 단일 에너지 이온들은 기판 S의 하단 층을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 기판 S의 상단 층을 에칭한다. 기판 S의 상단 층은 기판 S의 하단 층 위에 있고 인접하다.
일부 실시 예들에서, 임의의 수의 RF 생성기들이 임피던스 매칭 회로에 커플링된다. 예를 들어, 부가적인 RF 생성기는 RF 신호를 생성하고 임피던스 매칭 회로의 다른 입력부로 전송하도록 또 다른 RF 케이블을 통해 임피던스 매칭 회로의 또 다른 입력부에 커플링된다.
다양한 실시 예들에서, 상부 전극이 접지 전위에 커플링되는 대신, 하부 전극이 접지 전위에 커플링되고 상부 전극이 RF 송신 라인 (108) 에 커플링된다.
몇몇 실시 예들에서, 호스트 컴퓨터 시스템의 프로세서에 의해 식별되는 대신, 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2는, 입력/출력 인터페이스를 통해 호스트 컴퓨터 시스템의 프로세서에 커플링되는, 키보드 또는 마우스 또는 스타일러스와 같은, 입력 디바이스를 통해 사용자로부터 수신된다. 유사하게, 일부 실시 예들에서, 호스트 컴퓨터 시스템의 프로세서에 의해 식별되는 대신, 주파수 레벨 F1 및 주파수 레벨 F2는 입력 디바이스를 통해 사용자로부터 수신된다.
일부 실시 예들에서, RF 신호의 본 명세서에 기술된 파라미터 레벨 각각은 RF 신호의 엔벨로프 (envelope) 이다. 예를 들어, RF 신호의 본 명세서에 기술된 파라미터 레벨은 RF 신호의 제로-대-피크 크기 (zero-to-peak magnitude) 또는 RF 신호의 피크-대-피크 크기 (peak-to-peak magnitude) 이다.
또한, 다양한 실시 예들에서, RF 신호의 파라미터 레벨은 RF 신호의 파라미터의 진폭들 또는 값들과 같은 하나 이상의 크기들을 포함하고, 하나 이상의 크기들은 RF 신호의 파라미터의 또 다른 파라미터 레벨의 하나 이상의 크기들을 배제한다. 예를 들어, 파라미터 레벨 PRL1은 하나 이상의 값들을 갖고, 이들 중 어느 것도 파라미터 레벨 PRL2의 하나 이상의 값들과 동일하지 않다.
유사하게, 일부 실시 예들에서, RF 신호의 주파수 레벨은 RF 신호의 주파수의 진폭들 또는 값들과 같은, 하나 이상의 크기들을 포함하고 하나 이상의 크기들은 RF 신호의 주파수의 또 다른 주파수 레벨의 하나 이상의 크기들을 배제한다. 예를 들어, 주파수 레벨 F1은 하나 이상의 값들을 갖고, 이들 중 어느 것도 주파수 레벨 F2의 하나 이상의 값들과 동일하지 않다.
다양한 실시 예들에서, 다수의 주파수 제어기 FCS1 및 주파수 제어기 FCS0 대신, 하나의 주파수 제어기가 다수의 주파수 레벨 F1 및 주파수 레벨 F2 대신 RF 신호의 단일 주파수 레벨을 생성하기 위해 RF 전력 공급부를 제어하도록 사용된다. 단일 주파수 레벨은 RF 신호의 주파수의 하나 이상의 값들을 포함한다. 단일 주파수 레벨은 주파수의 연속파를 나타낸다. 호스트 컴퓨터의 프로세서는 RF 신호의 단일 주파수 레벨의 값을 RF 생성기의 디지털 신호 프로세서로 전송한다. 단일 주파수 레벨의 값을 수신하면, 디지털 펄스 신호 DPS1의 상태가 S1 또는 S0인지 여부와 무관하게, 디지털 신호 프로세서는 이 값을 주파수 제어기의 메모리 디바이스에 저장을 위해 주파수 제어기로 전송한다. 더욱이, 단일 주파수 레벨의 값을 수신하면, 디지털 펄스 신호 DPS1의 상태가 S1인지 S0인지 여부와 무관하게, 주파수 제어기는 이 값을 드라이버 시스템으로 전송한다. 드라이버 시스템은 단일 주파수 레벨의 값에 기초하여 전류 신호를 생성하고 RF 전력 공급부에 전류 신호를 제공한다. 전류 신호를 수신하면, RF 전력 공급부는 단일 주파수 레벨 및 다수의 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2를 갖는 RF 신호를 생성한다.
도 2는 클록 신호 (210), 디지털 펄스 신호 DPS1, 도 1의 RF 신호 (102) 의 파라미터 (214), 및 RF 신호 (102) 의 주파수 (216) 를 예시하기 위한 그래프들 (202, 204, 206, 및 208) 의 실시 예들을 도시한다. 그래프 (202) 는 시간 t에 대한 C1과 같은 클록 사이클을 갖는 클록 신호 (210) 의 논리 레벨을 플롯팅한다 (plot). 클록 신호 (210) 는 상기 언급된 클록 신호의 예이다. 클록 신호 (210) 는 도 1의 호스트 컴퓨터의 프로세서에 의해 생성된다. 클록 신호 (210) 는 논리 레벨 1과 논리 레벨 0 사이에서 주기적으로 전이한다. 예를 들어, 클록 신호 (210) 는 클록 사이클 C1의 시간 t1과 시간 0 사이의 시간 기간 동안 논리 레벨 1을 갖는다. 클록 사이클 C1은 시간 0에서 시작된다. 클록 신호 (210) 는 시간 t1에서 논리 레벨 1로부터 논리 레벨 0으로 전이한다. 논리 레벨 0은 클록 사이클 C1의 시간 t1과 시간 t2 사이의 시간 기간 동안 발생한다. 클록 신호 (210) 는 클록 사이클 C1이 종료되는 시간 t2 동안 논리 레벨 0으로부터 논리 레벨 1로 더 전이한다. 클록 신호 (210) 는 클록 사이클 C2의 시간 t2와 시간 t3 사이의 시간 기간 동안 논리 레벨 1을 갖는다. 클록 사이클 C2는 시간 t2에서 시작된다. 클록 신호 (210) 는 시간 t3에서 논리 레벨 1로부터 논리 레벨 0으로 전이한다. 논리 레벨 0은 클록 사이클 C2의 시간 t3과 시간 t4 사이의 시간 기간 동안 발생한다. 클록 신호 (210) 는 클록 사이클 C2가 종료되는 시간 t4 동안 논리 레벨 0으로부터 논리 레벨 1로 더 전이한다. 클록 신호 (210) 는 클록 사이클 C3의 시간 t4와 시간 t5 사이의 시간 기간 동안 논리 레벨 1을 갖는다. 클록 사이클 C3은 시간 t4에서 시작된다. 클록 신호 (210) 는 시간 t5에서 논리 레벨 1로부터 논리 레벨 0으로 전이한다. 논리 레벨 0은 클록 사이클 C3의 시간 t5와 시간 t6 사이의 시간 기간 동안 발생한다. 클록 신호 (210) 는 클록 사이클 C3이 종료되는 시간 t6 동안 논리 레벨 0으로부터 논리 레벨 1로 더 전이한다.
클록 신호 (210) 의 클록 사이클들, 예컨대 클록 사이클 C1, 클록 사이클 C2, 및 클록 사이클 C3은 주기적으로 반복된다. 예시를 위해, 시간 t2와 시간 0 사이의 시간 기간은 시간 t4와 시간 t2 사이의 시간 기간과 같고 시간 t6과 시간 t4 사이의 시간 기간과 같다.
클록 신호 (210) 는 50 ％의 듀티 사이클을 갖는다. 예를 들어, 클록 사이클 C1, 클록 사이클 C2, 및 클록 사이클 C3 각각 동안, 클록 신호 (210) 의 논리 레벨은 클록 사이클의 1/2 동안 1 이고 클록 사이클의 나머지 1/2 동안 논리 레벨은 0 이다.
그래프 (204) 는 시간 t에 대한 디지털 펄스 신호 DPS1를 플롯팅한다. 디지털 펄스 신호 DPS1은 시간 0에서 상태 S0으로부터 상태 S1로 전이한다. 상태 S0은 논리 레벨 0을 갖고 상태 S1은 논리 레벨 1을 갖는다. 상태 S1의 발생은 클록 신호 (210) 의 듀티 사이클보다 작은 듀티 사이클 DC1을 갖는다. 예를 들어, 디지털 펄스 신호 DPS1는 시간 t1보다 짧은, 시간 0과 시간 t11 사이의 시간 기간 동안 상태 S1을 갖는다. 디지털 펄스 신호 DPS1는 시간 t11에서 상태 S1으로부터 상태 S0으로 전이하고 시간 t11과 시간 t2 사이의 시간 기간 동안 상태 S0으로 유지된다. 시간 t11과 시간 t2 사이의 시간 기간은 시간 t1과 시간 t2 사이의 시간 기간보다 크다. 디지털 펄스 신호 DPS1은 시간 t2에서 상태 S0으로부터 상태 S1로 전이한다.
디지털 펄스 신호 DPS1은 시간 t2와 시간 t3 사이의 시간 기간보다 짧은, 시간 t2와 시간 t12 사이의 시간 기간 동안 상태 S1을 갖는다. 디지털 펄스 신호 DPS1은 시간 t12에서 상태 S1으로부터 상태 S0으로 전이하고 시간 t12와 시간 t4 사이의 시간 기간 동안 상태 S0으로 유지된다. 시간 t12와 시간 t4 사이의 시간 기간은 시간 t3과 시간 t4 사이의 시간 기간보다 크다. 디지털 펄스 신호 DPS1은 시간 t4에서 상태 S0으로부터 상태 S1로 전이한다. 유사하게, 디지털 펄스 신호 DPS1은 시간 t4와 시간 t13 사이의 시간 기간 동안 상태 S1을 갖고, 시간 t13과 시간 t6 사이의 시간 기간 동안 상태 S0을 갖고, 시간 t6과 시간 t14 사이의 시간 기간 동안 상태 S1을 갖는다.
클록 신호 (210) 의 사이클 각각 동안, 디지털 펄스 신호 DPS1의 상태의 또 다른 발생이 있다는 것을 주의해야 한다. 예를 들어, 클록 사이클 C1 동안, 디지털 펄스 신호 DPS1의 상태 S1의 제 1 발생 및 디지털 펄스 신호 DPS1의 상태 S0의 제 1 발생이 있다. 더욱이, 클록 사이클 C2 동안, 디지털 펄스 신호 DPS1의 상태 S1의 제 2 발생 및 디지털 펄스 신호 DPS1의 상태 S0의 제 2 발생이 있다.
그래프 (206) 는 시간 t에 대한 도 1의 RF 신호 (102) 의 전압 또는 전력과 같은, 파라미터 (214) 를 플롯팅한다. 대략 시간 0에서, RF 신호 (102) 의 파라미터 (214) 는 파라미터 레벨 PRL1에서 파라미터 레벨 PRL2로 전이한다. RF 신호 (102) 의 파라미터 (214) 는 시간 t11과 시간 0 사이의 시간 기간 동안 파라미터 레벨 PRL2를 갖는다. 더욱이, 대략 시간 t11에서, RF 신호 (102) 의 파라미터 (214) 는 파라미터 레벨 PRL2로부터 파라미터 레벨 PRL1로 전이하고 시간 t11과 시간 t2 사이의 시간 기간 동안 파라미터 레벨 PRL1로 유지된다. 예를 들어, RF 신호 (102) 는 클록 사이클 C1의 적어도 75 ％ 동안 파라미터 레벨 PRL1을 갖는다. 예시를 위해, RF 신호 (102) 는 시간 t11과 시간 t2 사이의 시간 기간 동안 파라미터 레벨 PRL1을 갖고 이 시간 기간은 시간 0과 시간 t2 사이의 총 시간 기간의 75 ％이다. 또한, 대략 시간 t2에서, RF 신호 (102) 의 파라미터 (214) 는 파라미터 레벨 PRL1으로부터 파라미터 레벨 PRL2로 전이하고 시간 t12와 시간 t2 사이의 시간 기간 동안 파라미터 레벨 PRL2로 유지된다. 게다가, 대략 시간 t2에서, 파라미터 (214) 는 파라미터 레벨 PRL2로부터 파라미터 레벨 PRL1로 전이하고 시간 t12와 시간 t4 사이의 시간 기간 동안 파라미터 레벨 PRL1로 유지된다.
그래프 (206) 는 시간 t에 대한 RF 신호 (102) 의 주파수 (216) 를 플롯팅한다. 대략 시간 0에서, RF 신호 (102) 의 주파수 (216) 는 주파수 레벨 F1로부터 주파수 레벨 F2로 전이한다. RF 신호 (102) 의 주파수 (216) 는 시간 t11과 시간 0 사이의 시간 기간 동안 주파수 레벨 F2를 갖는다. 더욱이, 대략 시간 t11에서, RF 신호 (102) 의 주파수 (216) 는 주파수 레벨 F2로부터 주파수 레벨 F1로 전이하고 시간 t11과 시간 t2 사이의 시간 기간 동안 주파수 레벨 F1로 유지된다. 또한, 대략 시간 t2에서, RF 신호 (102) 의 주파수 (216) 는 주파수 레벨 F1로부터 주파수 레벨 F2로 전이하고 시간 t12와 시간 t2 사이의 시간 기간 동안 주파수 레벨 F2로 유지된다. 게다가, 대략 시간 t12에서, 주파수 (216) 는 주파수 레벨 F2로부터 주파수 레벨 F1로 전이하고 시간 t12와 시간 t4 사이의 시간 기간 동안 주파수 레벨 F1로 유지된다.
파라미터 레벨 PRL1은 파라미터 레벨 PRL2보다 적어도 대략 25 ％ 낮다는 것을 주의해야 한다. 예를 들어, 파라미터 레벨 PRL1은 파라미터 레벨 PRL2의 대략 25 ％이거나 파라미터 레벨 PRL2의 25 ％보다 낮다. 더 예시하기 위해, 파라미터 레벨 PRL1은 파라미터 레벨 PRL2의 0 내지 대략 25 ％이다. 다른 예시로서, 파라미터 레벨 PRL2가 1000 W일 때, 파라미터 레벨 PRL1은 대략 250 W 미만 또는 0 W 내지 대략 250 W이다. 또 다른 예시로서, 파라미터 레벨 PRL1은 파라미터 레벨 PRL2의 25 ％로부터 통계적 범위 내에 있다. 다른 예시로서, 파라미터 레벨 PRL1은 파라미터 레벨 PRL2의 0 내지 대략 10 ％이다.
유사하게, 주파수 레벨 F1은 주파수 레벨 F2보다 적어도 대략 25 ％ 낮다는 것을 주의해야 한다. 예를 들어, 주파수 레벨 F1은 주파수 레벨 F2의 대략 25 ％이거나 주파수 레벨 F2의 25 ％보다 낮다. 더 예시하기 위해, 주파수 레벨 F1은 주파수 레벨 F2의 0 내지 대략 25 ％이다. 다른 예시로서, 주파수 레벨 F2가 1 ㎒일 때, 주파수 레벨 F1은 대략 0.25 ㎒ 보다 작거나 0 ㎒ 내지 대략 0.25 ㎒이다. 또 다른 예시로서, 주파수 레벨 F1은 주파수 레벨 F2의 25 ％로부터 통계적 범위 내에 있다. 다른 예시로서, 주파수 레벨 F1은 주파수 레벨 F2의 0 내지 대략 10 ％이다.
일부 실시 예들에서, 본 명세서에 기술된 디지털 펄스 신호가 일 상태로부터 또 다른 상태로 전이하는 거의 동시에 본 명세서에 기술된 RF 신호의 일 레벨로부터 또 다른 레벨로의 전이가 디지털 펄스 신호의 전이로부터 통계적 범위 내에서 RF 신호가 전이할 때에 발생한다는 것을 더 주의해야 한다. 예를 들어, RF 신호 (102) 의 파라미터는 디지털 펄스 신호 DPS1가 상태 S1으로부터 상태 S0으로 전이하는 시간 t11로부터 통계적 범위 내에서 파라미터 레벨 PRL2로부터 파라미터 레벨 PRL1로 전이한다. 예시를 위해, RF 신호 (102) 의 파라미터는 시간 t11로부터 0 내지 5 ％ 이내인 시간 기간 동안 파라미터 레벨 PRL2로부터 파라미터 레벨 PRL1로 전이한다.
제 1 파라미터 레벨이 백분율 (percentage) 로부터 통계적 범위 내에 있을 때 제 1 파라미터 레벨은 대략 제 2 파라미터 레벨의 백분율이라는 것을 주의해야 한다. 예를 들어, 파라미터 레벨 PRL1은 파라미터 레벨 PRL1이 파라미터 레벨 PRL2의 24 ％ 내지 30 ％일 때 파라미터 레벨 PRL2의 대략 25 ％이다. 또 다른 예로서, 파라미터 레벨 PRL1은 파라미터 레벨 PRL1이 파라미터 레벨 PRL2의 23 ％ 내지 28 ％일 때 파라미터 레벨 PRL2의 대략 25 ％이다.
유사하게, 제 1 주파수 레벨이 백분율로부터 통계적 범위 내에 있을 때 제 1 주파수 레벨은 대략 제 2 주파수 레벨의 백분율이라는 것을 주의해야 한다. 예를 들어, 주파수 레벨 F1은 주파수 레벨 F1이 주파수 레벨 F2의 24 ％ 내지 30 ％일 때 주파수 레벨 F2의 대략 25 ％이다. 또 다른 예로서, 주파수 레벨 F1이 주파수 레벨 F2의 25 ％ 내지 28 ％일 때 주파수 레벨 F1은 주파수 레벨 F2의 대략 25 ％이다.
도 3a는 기판 S의 또 다른 재료 층 ML1을 에칭하는 것과 비교하여 기판 S의 재료 층 ML2를 에칭할 때의 선택도를 예시하기 위한 기판 S의 실시 예이다. 기판 S는 재료 층 ML1의 상단부 상에 오버레이되는 재료 층 ML2를 갖는다. 재료 층 ML1은 재료 층 ML2와 상이하다. 예를 들어, 재료 층 ML1의 적어도 하나의 화학 원소는 재료 층 ML2의 적어도 하나의 화학 원소와 동일하지 않다. 예시를 위해, 재료 층 ML2의 화학적 특성은 재료 층 ML1의 화학적 특성과 상이하다. 또 다른 예시로서, 재료 층 ML1의 화학적 조성은 재료 층 ML2의 화학적 조성과 상이하다. 재료 층 ML1의 예는 구리 층 또는 알루미늄 층과 같은 금속 층이고, 재료 층 ML2의 예는 실리콘 다이옥사이드이다. 재료 층 ML2의 예는 실리콘 나이트라이드 층이고 재료 층 ML1의 예는 실리콘 다이옥사이드 층이다. 재료 층 ML2의 또 다른 예는 산화물 층이고 재료 층 ML1의 예는 금속 층이다. 재료 층 ML2의 또 다른 예는 폴리실리콘 층이고 재료 층 ML1은 실리콘 다이옥사이드 층이다. 더욱이, 재료 층 ML1의 일부는 에칭되는 것을 방지하도록 마스크 층으로 오버레이된다.
도 2의 파라미터 (214), 또는 도 2의 주파수 (216), 또는 이들의 조합을 갖는 도 1의 RF 신호 (102) 가 공급될 때, 재료 층 ML2의 선택도는 재료 층 ML1을 실질적으로 에칭하지 않고 재료 층 ML2가 자기-제한적인 레이트로 에칭되는 것이다. 예를 들어, 재료 층 ML2의 선택도는 대략 5 : 1 이상이다. 예시를 위해, 재료 층 ML1을 에칭하는 에칭 레이트와 비교하여 재료 층 ML2를 에칭하는 에칭 레이트는 5 : 1 이상이다. 다른 예시로서, 재료 층 ML2의 선택도는 100 : 1 이다. 또 다른 예로서, 재료 층 ML2를 에칭한 후 재료 층 ML1의 상단 표면 (302) 에 도달할 때, 재료 층 ML1은 실질적으로 에칭되지 않는다. 상단 표면 (302) 은 재료 층 ML2의 하단 표면에 인접한다.
도 3b는 기판 SU의 실시 예의 도면이다. 기판 SU 에서, 재료 층 ML1은 재료 층 ML2이 재료 층 ML1의 상단 상에 오버레이되는 대신에 재료 층 ML2의 상단 상에 오버레이된다. 재료 층 ML2의 부분들은 마스크 층에 의해 보호된다.
도 4는 도 3a의 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 도 3a의 재료층 ML2를 에칭하기 위해 플라즈마 챔버 내에서 플라즈마의 단일 에너지 이온들이 생성되는 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2 및 주파수 레벨 F1 및 주파수 레벨 F2의 식별을 예시하기 위한 시스템 (400) 의 실시 예의 도면이다. 시스템 (400) 은 기판 SU 대신에 기판 S가 프로세싱되는 트레이닝 루틴 또는 랩 루틴을 실행하도록 사용된다. 시스템 (400) 은 시스템 (400) 이 프로브 (402), 웨이퍼 바이어스 센서, 및 전류 센서를 포함하는 것을 제외하고 도 1의 시스템 (100) 의 구조와 동일한 구조를 갖는다. 프로브 (402) 의 예들은 평면형 이온 플럭스 (ion flux) 프로브 및 랭뮤어 프로브 (Langmuir probe) 를 포함한다. 웨이퍼 바이어스 센서의 예는 인-시츄 DC (in-situ direct current) 프로브 픽업 핀 및 웨이퍼 바이어스를 측정하도록 사용되는 관련 하드웨어를 포함한다. 하드웨어는 DC 프로브 픽업 핀에 커플링된다. 예로서, 웨이퍼 바이어스 센서는 척의 상단 표면 상의 웨이퍼 바이어스를 측정한다. 척의 상단 표면은 상부 전극과 대면하고 척의 상단 표면과 상부 전극 사이에 갭이 형성된다.
프로브 (402) 는 갭 내에 위치되고 인-시츄 DC 프로브 픽업 핀은 척의 상단 표면에 위치된다. 더욱이, 웨이퍼 바이어스 센서는 호스트 컴퓨터의 프로세서에 커플링되고 전류 센서는 또한 호스트 컴퓨터의 프로세서에 커플링된다. 호스트 컴퓨터의 메모리 디바이스는 기판 S의 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 에칭될 기판 S의 재료 층 ML2의 식별자, 플라즈마 챔버 내 플라즈마의 이온들의 이온 플럭스의 양 IF4, 및 이온들의 이온 에너지의 IE41로부터 IE42까지 범위 사이의 일대일 링크 또는 일대일 관계와 같은 대응관계 (correspondence) 을 저장한다. 재료 층 ML2의 식별자는 재료 층 ML2와 연관된 정보의 예이다. 재료 층의 식별자의 예들은 또 다른 재료 층으로부터 이 재료 층을 구별하는 영숫자 코드, 또는 숫자들의 조합, 또는 숫자들과 문자들의 조합을 포함한다. IE41로부터 IE42까지의 범위는 기판 S가 에칭될 때 이온 플럭스와 이온 에너지 사이의 관계의 FWHM (full width at half maximum) 에서의 범위이고, 양 IF4는 FWHM에서의 양이다.
호스트 컴퓨터의 프로세서는 도 2의 디지털 펄스 신호 DPS1로부터 상이한, 또 다른 디지털 펄스 신호 DPS5의 상태 S1에 대한 파라미터 레벨 PRL5S1 및 이 다른 디지털 펄스 신호 DPS5의 상태 S0에 대한 파라미터 레벨 PRL5S0과 같은, 다른 다수의 파라미터 을 제공한다. 예를 들어, 다른 디지털 펄스 신호 DPS5는 디지털 펄스 신호 DPS1의 듀티 사이클 DC1과 상이한 듀티 사이클 DC5을 갖는다. 더욱이, 다른 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0은 도 2의 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2와 상이하다. 예를 들어, 다른 디지털 펄스 신호 DPS5의 상태 S1에 대한 다른 파라미터 레벨들 PRL5S1 중 제 1 파라미터 레벨과 다른 디지털 펄스 신호 DPS5의 상태 S0에 대한 다른 파라미터 레벨들 PRL5S0 중 제 2 파라미터 레벨 간의 차는 파라미터 레벨 PRL1과 파라미터 레벨 PRL2 사이의 차보다 크거나 작다.
또한, 호스트 컴퓨터의 프로세서는 다른 디지털 펄스 신호 DPS5의 상태 S1에 대한 주파수 레벨 f5S1 및 다른 디지털 펄스 신호 DPS5의 상태 S0에 대한 주파수 레벨 f5S0과 같은 다른 다수의 주파수 레벨들을 제공한다. 예를 들어, 다른 주파수 레벨 f5S1 및 주파수 레벨 f5S0은 주파수 레벨 F1 및 주파수 레벨 F2와 상이하다. 예시를 위해, 다른 디지털 펄스 신호 DPS5의 상태 S1에 대한 다른 주파수 레벨들 f5S1 중 제 1 주파수 레벨과 다른 디지털 펄스 신호 DPS5의 상태 S0에 대한 다른 주파수 레벨들 f2S0 중 제 2 주파수 레벨 간의 차는 주파수 레벨 F1과 주파수 레벨 F2 사이의 차 보다 작다.
파라미터 레벨 PRL1 및 파라미터 레벨 PRL2과 주파수 레벨 F1 및 주파수 레벨 F2를 갖는 RF 신호 (102) 를 생성하기 위해 상기 기술된 것과 유사한 방식으로, 도 5에 이하에 도시되고, 다른 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0과 다른 주파수 레벨 f5S1 및 주파수 레벨 f5S0을 갖는 또 다른 RF 신호 (504) 는 호스트 컴퓨터 시스템의 프로세서로부터 다른 디지털 펄스 신호 DPS5, 다른 주파수 레벨 f5S1 및 주파수 레벨 f5S0, 및 다른 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0을 수신할 때 RF 생성기에 의해 생성된다. 임피던스 매칭 회로는 다른 RF 신호 (504) 로부터 또 다른 수정된 RF 신호 (506) (도 5) 를 생성하도록 부하의 임피던스를 소스의 임피던스와 매칭시키고 다른 수정된 RF 신호를 플라즈마 챔버의 하부 전극으로 전송한다. 하부 전극에 다른 수정된 신호 (506) 를 공급하는 것에 더하여 하나 이상의 프로세스 가스들이 플라즈마 챔버의 척과 상부 전극 사이의 갭에 공급될 때, 플라즈마는 플라즈마 챔버 내에서 스트라이킹되거나 생성된다.
플라즈마가 다른 수정된 신호 (506) 에 기초하여 플라즈마 챔버 내에서 스트라이킹되거나 생성될 때, 웨이퍼 바이어스 센서는 척의 상단 표면에서 웨이퍼 바이어스를 측정한다. 측정되는 웨이퍼 바이어스는 웨이퍼 바이어스 센서에 의해 호스트 컴퓨터의 프로세서에 제공된다. 프로세서는 웨이퍼 바이어스로부터 플라즈마 챔버 내 플라즈마의 이온들의 범위를 계산한다. 예를 들어, 프로세서는 다음과 같이 이온 에너지의 범위를 계산한다:
Ei=(Vdc+Vpeak). . . . . . (1)
여기서 Ei는 이온 에너지의 범위이고, Vdc는 척의 상단 표면에서 측정된 웨이퍼 바이어스이고, Vpeak는 척의 상단 표면에서의 제로-대-피크 (zero-to-peak) 전압이다. 예로서, Vdc는 음의 값을 갖고 Vpeak는 양의 값 또는 음의 값을 갖는다는 것을 주의해야 한다. Ei의 예는 도 5를 참조하여 이하에 기술되는, IE51 내지 IE52의 범위이다. 예로서, 제로-대-피크 전압 Vpeak는 척에 커플링된 전압 센서 (미도시), 예를 들어, 전압 프로브, 등에 의해 측정된다. 웨이퍼 바이어스 Vdc는 값들의 범위를 갖고 그리고/또는 제로-대-피크 전압 Vpeak는 범위 Ei가 계산되는 값들의 범위를 갖는다는 것을 주의해야 한다. 이온 에너지의 IE51로부터 IE52까지의 범위는 호스트 컴퓨터의 메모리 디바이스에 저장된다.
더욱이, 프로브 (402) 는 예를 들어, 제곱 센티미터로 측정된 표면적을 갖고, 플라즈마 챔버 내에서 회전된다. 프로브 (402) 는 전기 신호들을 생성하기 위해 프로브 (402) 의 표면적에 걸쳐 플라즈마 챔버 내 플라즈마의 이온들의 이온 전류를 수집하도록 회전하고 전기 신호들을 전류 센서로 전송한다. 전류 센서는 전기적 신호들로부터 전류량을 측정하고 전류량을 호스트 컴퓨터의 프로세서에 제공한다. 호스트 컴퓨터의 프로세서는 이온 플럭스 IF5를 계산하기 위해 프로브 (402) 의 단위 표면적 당 전류량을 계산하고, 이는 도 5를 참조하여 이하에 기술된다. 플라즈마의 이온 각각은 미리 결정된 양의 전류를 생성한다. 프로세서는 호스트 컴퓨터의 메모리 디바이스 내에 계산된 이온 플럭스 IF5를 저장한다.
프로세서는 계산된 이온 플럭스 IF5가 이온 플럭스 IF4로부터 미리 설정된 범위 내에 있는지 여부를 결정하고 그리고 IE51로부터 IE52까지의 범위가 범위 IE41 내지 IE42로부터 미리 결정된 윈도우 내에 있는지 여부를 더 결정한다. 예를 들어, 프로세서는 계산된 이온 플럭스 IF5가 이온 플럭스의 값 IF4로부터 미리 설정된 백분율, 예컨대 0 ％ 내지 10 ％ 내에 있는지 여부를 결정하고 범위 IE51 내지 IE52 내에서 가장 낮은 값이 이온 에너지의 가장 낮은 값 IE41로부터 미리 설정된 백분율 내에 있고 IE51 내지 IE52 범위의 가장 높은 값이 이온 에너지의 가장 높은 값 IE42로부터 미리 설정된 백분율 내에 있는지 여부를 결정한다. 예시를 위해, 프로세서는 계산된 이온 플럭스 IF5가 이온 플럭스 IF4와 동일한지 여부를 결정하고 범위 IE51 내지 IE52가 범위 IE41 내지 IE42와 동일한지 여부를 결정한다. 이온 플럭스의 미리 설정된 범위 및 이온 에너지의 미리 결정된 윈도우는 호스트 컴퓨터의 메모리 디바이스 내에 저장된다.
계산된 이온 플럭스 IF5가 이온 플럭스 IF4로부터 미리 설정된 범위 내에 없거나 이온 에너지의 범위 IE51 내지 IE52가 범위 IE41 내지 IE41로부터 미리 결정된 윈도우 내에 없거나, 또는 다른 디지털 펄스 신호 DPS5의 듀티 사이클 DC5 가 듀티 사이클 DC1 로부터 미리 계산된 범위 내에 있지 않다고 결정할 때, 호스트 컴퓨터의 프로세서는 다른 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0을 파라미터 레벨 PRL2 및 파라미터 레벨 PRL1과 같은 상이한 파라미터 레벨들로 변경하거나, 또는 다른 주파수 레벨 f5S1 및 주파수 레벨 f5S0을 주파수 레벨 F2 및 주파수 레벨 F1과 같은 상이한 주파수 레벨들로 변경하거나, 또는 다른 디지털 펄스 신호 DPS5의 듀티 사이클 DC5를 디지털 펄스 신호 DPS1의 듀티 사이클 DC1과 같은 상이한 듀티 사이클로 변화시키거나, 또는 다른 파라미터 레벨들, 다른 주파수 레벨들, 및 다른 디지털 펄스 신호 DPS5의 듀티 사이클 중 2 개 이상을 변화시킨다. 프로세서는 상이한 파라미터 레벨들, 상이한 주파수 레벨들을 RF 생성기에 제공하고, 그리고/또는 상이한 듀티 사이클을 RF 생성기에 제공한다. RF 생성기는 상이한 듀티 사이클에 기초하여 상이한 파라미터 레벨들 및/또는 상이한 주파수 레벨들을 갖는 RF 신호 (102) 와 같은 상이한 RF 신호를 생성하고, 상이한 RF 신호를 임피던스 매칭 회로로 전송한다. 임피던스 매칭 회로는 상이한 RF 신호로부터 수정된 RF 신호 (104) 와 같은, 상이한 수정된 RF 신호를 생성하고 상이한 수정된 RF 신호를 하부 전극으로 전송한다.
상이한 수정된 RF 신호가 하부 전극에 공급되고 하나 이상의 프로세스 가스들이 플라즈마 챔버에 공급될 때, 웨이퍼 바이어스 센서는 상이한 웨이퍼 바이어스를 측정하고 전류 센서는 프로브 (402) 로부터 수신된 상이한 전기적 신호들로부터 상이한 양의 전류를 측정한다. 방정식 (1) 을 사용하여 상기 기술된 것과 유사한 방식으로 호스트 컴퓨터 시스템의 프로세서는 상이한 범위의 이온 에너지를 계산한다. 더욱이, 상기 기술된 것과 유사한 방식으로 프로세서는 상이한 양의 전류로부터 상이한 양의 이온 플럭스를 계산한다. 프로세서는 상이한 범위의 이온 에너지가 범위 IE41 내지 IE42로부터 미리 결정된 윈도우 내에 있다고 더 결정한다. 예를 들어, 프로세서는 상이한 범위의 이온 에너지가 범위 IE41 내지 IE42와 동일하다고 결정한다. 더욱이, 프로세서는 상이한 양의 이온 플럭스가 이온 플럭스 IF4로부터 미리 설정된 범위 내에 있다고 결정한다. 예를 들어, 프로세서는 상이한 양의 이온 플럭스가 이온 플럭스 IF4와 동일하다고 결정한다.
상이한 범위의 이온 에너지가 이온 에너지의 범위 IE41 내지 IE42로부터 미리 결정된 윈도우 내에 있고 상이한 양의 이온 플럭스가 이온 플럭스 IF4로부터 미리 설정된 범위 내에 있다는 결정할 때, 프로세서는 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2과 같은 상이한 파라미터 레벨들, 주파수 레벨 F1 및 주파수 레벨 F2과 같은 상이한 주파수 레벨들, 및 듀티 사이클 DC1과 같은 상이한 듀티 사이클을 호스트 컴퓨터의 메모리 디바이스 내에 저장한다. 프로세서는 이온 플럭스 IF4, 이온 에너지의 범위 IE41 내지 IE42, 파라미터 레벨 PRL1, 파라미터 레벨 PRL2, 주파수 레벨 F1, 주파수 레벨 F2, 및 듀티 사이클 DC1 사이에서 일대일 대응관계 또는 맵핑 또는 링크를 연관시키고, 예컨대 확립하고, 호스트 컴퓨터의 메모리 디바이스 내에 일대일 대응관계를 저장한다.
파라미터 레벨 PRL1 및 파라미터 레벨 PRL2를 갖거나 주파수 레벨 F1 및 F2를 갖고, 듀티 사이클 DC1에 기초하여 생성된, RF 신호 (102) 를 공급함으로써, 재료 층 ML2는 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 에칭된다는 것을 주의해야 한다. 예를 들어, 수정된 RF 신호 (104) 의 수신에 응답하여, 플라즈마 챔버는 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML2를 에칭한다. 수정된 RF 신호 (104) 는 RF 신호 (102) 수신시 임피던스 매칭 회로로부터 출력된다. 예시를 위해, 임피던스 매칭 회로 및 하나 이상의 프로세스 가스들로부터 수정된 RF 신호 (104) 를 수신할 때, 플라즈마 챔버는 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML2를 에칭한다. 상기 예시된, 도 1 및 도 2는 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML2를 에칭하기 위해 기판 S의 프로세싱 동안 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2 및/또는 주파수 레벨 F1 및 주파수 레벨 F2를 갖는 RF 신호 (102) 의 인가를 제공한다. 예를 들어, 호스트 컴퓨터의 프로세서는 재료 층 ML2가 기판 S 내에서 에칭된다는 지표를 입력 디바이스로부터 수신한다. 프로세서는 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML2을 에칭하는 것에 대응하는, 예컨대 링크, 맵핑, 또는 일대일 관계를 갖는, 이온 에너지 범위 및 이온 플럭스를 식별하도록 IE41로부터 IE42까지의 이온 에너지 범위 및 이온 플럭스 IF4에 액세스한다. 프로세서는 IE41로부터 IE42까지의 이온 에너지 범위 및 이온 플럭스 IF4에 대응하는 파라미터 레벨 PRL1 및 PRL2 및/또는 주파수 레벨 F1 및 F2에 액세스하여, RF 신호 (102) 를 생성하도록 상기 기술된 방식으로 RF 생성기를 제어한다. RF 신호 (102) 가 RF 생성기에 의해 공급될 때, 기판 S는 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML2를 에칭하도록 에칭된다.
도 5는 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0, 및/또는 주파수 레벨 f5S1 및 주파수 레벨 f5S0, 및 듀티 사이클 DC5를 갖는 RF 신호 (504) 를 공급함으로써 재료 층 ML1의 에칭이 재료 층 ML2를 실질적으로 에칭하지 않고 자기-제한적인 레이트로 수행되는 것을 예시하기 위한 시스템 (500) 의 실시 예의 도면이다. 시스템 (500) 은 기판 S 대신에 기판 SU가 프로세싱되는 트레이닝 루틴 또는 랩 루틴을 실행하도록 사용된다. 시스템 (500) 은 시스템 (500) 에서, 기판 S와 상이한 기판 SU가 플라즈마 챔버 내에서 프로세싱된다는 점을 제외하고 도 4 의 시스템 (400) 과 구조가 동일하다.
호스트 컴퓨터의 메모리 디바이스는 기판 SU의 재료 층 ML2를 실질적으로 에칭하지 않고 자기-제한적인 레이트로 에칭될 기판 SU의 재료 층 ML1의 식별자, 플라즈마 챔버 내 플라즈마의 이온들의 이온 플럭스의 양 IF5, 및 이온들의 이온 에너지의 IE51 내지 IE52의 범위 사이의 일대일 링크 또는 일대일 관계와 같은 대응관계를 저장한다. 재료 층 ML1의 식별자는 재료 층 ML1과 연관된 정보의 예이다. IE51로부터 IE52까지의 범위는 기판 SU가 에칭될 때 이온 플럭스와 이온 에너지 사이의 관계의 FWHM에서의 범위이고, 양 IF5는 FWHM에서의 양이다.
도 5의 트레이닝 루틴 동안, 호스트 컴퓨터의 프로세서는 디지털 펄스 신호 DPS1의 상태 S1에 대한 파라미터 레벨 PRL2 및 디지털 펄스 신호 DPS1의 상태 S0에 대한 파라미터 레벨 PRL1과 같은 다수의 파라미터 레벨들을 제공한다. 또한, 호스트 컴퓨터의 프로세서는 디지털 펄스 신호 DPS1의 상태 S1에 대한 주파수 레벨 F2 및 디지털 펄스 신호 DPS1의 상태 S0에 대한 주파수 레벨 F1과 같은 다수의 주파수 레벨들을 제공한다.
도 5의 트레이닝 루틴 동안, 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0과 주파수 레벨 f5S1 및 주파수 레벨 f5S0을 갖는 RF 신호 (504) 를 생성하기 위해 상기 기술된 것과 유사한 방식으로, 파라미터 레벨 PRL2 및 파라미터 레벨 PRL1과 주파수 레벨 F2 및 주파수 레벨 F1을 갖는 상기 도 4에 도시된 RF 신호 (102) 는 호스트 컴퓨터 시스템의 프로세서로부터 디지털 펄스 신호 DPS1, 주파수 레벨 F2 및 주파수 레벨 F1, 및 파라미터 레벨 PRL2 및 파라미터 레벨 PRL1을 수신할 때 RF 생성기에 의해 생성된다. 도 5의 트레이닝 루틴 동안, 임피던스 매칭 회로는 RF 신호 (102) 로부터 수정된 RF 신호 (104) (도 4) 를 생성하도록 부하의 임피던스와 소스의 임피던스를 매칭시키고 수정된 RF 신호 (104) 를 플라즈마 챔버의 하부 전극으로 전송한다. 또한, 도 5의 트레이닝 루틴 동안, 하부 전극에 수정된 신호 (104) 를 공급하는 것에 더하여 하나 이상의 프로세스 가스들이 플라즈마 챔버의 척과 상부 전극 사이의 갭에 공급될 때, 플라즈마가 플라즈마 챔버 내에서 스트라이킹되거나 생성된다.
플라즈마가 도 5의 트레이닝 루틴 동안 수정된 신호 (104) 에 기초하여 플라즈마 챔버 내에서 스트라이킹되거나 생성될 때, 웨이퍼 바이어스 센서는 척의 표면에서 웨이퍼 바이어스를 측정한다. 도 5의 트레이닝 루틴 동안 측정되는 웨이퍼 바이어스는 웨이퍼 바이어스 센서에 의해 호스트 컴퓨터의 프로세서에 제공된다. 프로세서는 웨이퍼 바이어스로부터 플라즈마 챔버 내 플라즈마의 이온들의 범위를 계산한다. 예를 들어, 도 5의 트레이닝 루틴 동안, 프로세서는 방정식 (1) 을 적용함으로써 범위를 계산한다. 도 5의 트레이닝 루틴 동안 계산된 Ei의 예는 도 4 를 참조하여 상기 기술된 IE41로부터 IE42까지의 범위이다. 더욱이, 이 예에서, 제로-대-피크 전압 Vpeak는 척에 커플링된 전압 센서 (미도시) 에 의해 측정된다. 도 5의 트레이닝 루틴 동안 결정된 이온 에너지의 IE41로부터 IE42까지의 범위는 호스트 컴퓨터의 메모리 디바이스에 저장된다.
더욱이, 이온 플럭스 IF5를 계산하기 위해 상기에 기술된 방식과 유사한 방식으로 기판 SU가 프로세싱되는 시스템 (500) 을 사용하여 실행되는 트레이닝 루틴 동안, 호스트 컴퓨터의 프로세서는 이온 플럭스 IF4를 계산하기 위해 프로브 (402) 의 단위 표면적 당 전류량을 계산한다. 프로세서는 호스트 컴퓨터의 메모리 디바이스 내에서 계산된 이온 플럭스 IF4를 저장한다.
프로세서는 계산된 이온 플럭스 IF4가 메모리 디바이스 내에 저장된 이온 플럭스 IF5로부터 미리 설정된 범위 내에 있는지 여부를 결정하고 도 5의 트레이닝 루틴 동안 계산된 IE41로부터 IE42까지의 범위가 메모리 디바이스 내에 저장된 범위 IE51 내지 IE52로부터 미리 결정된 윈도우 내에 있는지 여부를 더 결정한다. 예를 들어, 프로세서는 도 5의 트레이닝 루틴 동안 계산된 이온 플럭스 IF4가 이온 플럭스의 값 IF5로부터 미리 설정된 백분율, 예컨대 0 ％ 내지 10 ％ 내에 있는지 여부를 결정하고 범위 IE41 내지 IE42 내의 가장 낮은 값이 IE51로부터 IE52까지 범위의 이온 에너지의 가장 낮은 값으로부터 미리 설정된 백분율 이내이고, 범위 IE41 내지 IE42 내의 가장 높은 값이 이온 에너지의 범위 IE51 내지 IE52 내의 가장 높은 값으로부터 미리 설정된 백분율 이내인지 여부를 결정한다. 예시를 위해, 프로세서는 계산된 이온 플럭스 IF4가 이온 플럭스 IF5와 동일한지 여부를 결정하고 범위 IE41 내지 IE42가 범위 IE51 내지 IE52와 동일한지 여부를 결정한다.
도 5의 트레이닝 루틴 동안 계산된 이온 플럭스 IF4가 메모리 디바이스 내에 저장된 이온 플럭스 IF5로부터 미리 설정된 범위 내에 있지 않거나 또는 도 5의 트레이닝 루틴 동안 계산된 이온 에너지의 범위 IE41 내지 IE42가 메모리 디바이스 내에 저장된 범위 IE51 내지 IE52로부터 미리 결정된 윈도우 내에 있지 않거나, 또는 디지털 펄스 신호 DPS1의 듀티 사이클 DC1이 듀티 사이클 DC5로부터 미리 계산된 범위 내에 있지 않다고 판단하면, 호스트 컴퓨터의 프로세서는 파라미터 레벨 PRL2 및 파라미터 레벨 PRL1을 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0과 같은 변화된 파라미터 레벨들로 변화시키거나, 또는 주파수 레벨 F1 및 주파수 레벨 F2를 주파수 레벨 f5S1 및 주파수 레벨 f5S0과 같은 변화된 주파수 레벨들로 변화시키거나, 디지털 펄스 신호 DPS1의 듀티 사이클 DC1을 듀티 사이클 DC5와 같은 변화된 듀티 사이클로 변화시키거나, 또는 파라미터 레벨 PRL2 및 파라미터 레벨 PRL1, 주파수 레벨 F1 및 주파수 레벨 F2, 및 디지털 펄스 신호 DPS1의 듀티 사이클 DC1 중 두 개 이상을 변화시킨다. 프로세서는 변화된 파라미터 레벨들, 변화된 주파수 레벨들을 RF 생성기에 제공하고, 그리고/또는 변화된 듀티 사이클을 RF 생성기에 제공한다. RF 생성기는 변화된 듀티 사이클에 기초하여 변화된 파라미터 레벨들 및/또는 변화된 듀티 사이클에 기초하여 변화된 주파수 레벨들을 갖는 RF 신호 (504) 와 같은 변화된 RF 신호를 생성하고, 변화된 RF 신호를 임피던스 매칭 회로로 전송한다. 임피던스 매칭 회로는 변화된 RF 신호로부터 수정된 RF 신호 (506) 와 같은 변화된 수정된 RF 신호를 생성하고 변화된 수정된 RF 신호를 하부 전극으로 전송한다.
변화된 수정된 RF 신호가 하부 전극에 공급되고 하나 이상의 프로세스 가스들이 플라즈마 챔버로 공급될 때, 웨이퍼 바이어스 센서는 변화된 웨이퍼 바이어스를 측정하고 전류 센서는 프로브 (402) 로부터 수신된 변화된 전기적 신호들로부터 변화된 전류량을 측정한다. 방정식 (1) 을 사용하여 상기 기술된 방식과 유사한 방식으로 컴퓨터 시스템의 프로세서는 변화된 범위의 이온 에너지를 계산한다. 더욱이, 상기 기술된 것과 유사한 방식으로 프로세서는 변화된 전류량으로부터 변화된 양의 이온 플럭스를 계산한다. 프로세서는 변화된 범위의 이온 에너지가 메모리 디바이스 내에 저장된 범위 IE51 내지 IE52로부터 미리 결정된 윈도우 내에 있다고 더 결정한다. 예를 들어, 프로세서는 변화된 범위의 이온 에너지가 메모리 디바이스 내에 저장된 범위 IE51 내지 IE54와 동일하다고 결정한다. 더욱이, 프로세서는 변화된 양의 이온 플럭스가 메모리 디바이스 내에 저장된 이온 플럭스 IF5로부터 미리 설정된 범위 내에 있다고 결정한다. 예를 들어, 프로세서는 변화된 양의 이온 플럭스가 메모리 디바이스 내에 저장된 이온 플럭스 IF5와 동일하다고 결정한다.
변화된 범위의 이온 에너지가 이온 에너지의 범위 IE51 내지 IE52로부터 미리 결정된 윈도우 내에 있고 변화된 양의 이온 플럭스가 이온 플럭스 IF5로부터 미리 설정된 범위 내에 있다고 결정할 때, 프로세서는 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0과 같은 변화된 파라미터 레벨들, 주파수 레벨 f5S1 및 주파수 레벨 f5S0과 같은 변화된 주파수 레벨들, 및 듀티 사이클 DC5와 같은 변화된 듀티 사이클을 호스트 컴퓨터의 메모리 디바이스 내에 저장한다. 프로세서는 이온 플럭스 IF5, 이온 에너지의 범위 IE51 내지 IE52, 파라미터 레벨 PRL5S1, 파라미터 레벨 PRL5S0, 주파수 레벨 f5S1, 주파수 레벨 f5S0, 및 듀티 사이클 DC5 사이의 일대일 대응관계 또는 맵핑 또는 링크를 연관, 예컨대 확립한다. 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0을 갖거나 주파수 레벨 f5S1 및 주파수 레벨 f5S0을 갖고, 듀티 사이클 DC5에 기초하여 생성된 RF 신호 (504) 를 공급함으로써, 재료 층 ML2는 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 에칭된다는 것을 주의해야 한다.
다양한 실시 예들에서, 다수의 주파수 제어기 FCS1 및 주파수 제어기 FCS0 대신, 하나의 주파수 제어기가 다수의 주파수 레벨 f5S1 및 주파수 레벨 f5S0 대신 RF 신호의 단일 주파수 레벨을 생성하기 위해 RF 전력 공급부를 제어하도록 사용된다. 단일 주파수 레벨은 RF 신호의 주파수의 하나 이상의 값들을 포함한다. 단일 주파수 레벨은 주파수의 연속파를 나타낸다. 호스트 컴퓨터의 프로세서는 RF 신호의 단일 주파수 레벨의 값을 RF 생성기의 디지털 신호 프로세서로 전송한다. 단일 주파수 레벨의 값을 수신하면, 디지털 펄스 신호 DPS5의 상태가 S1 또는 S0인지 여부와 무관하게, 디지털 신호 프로세서는 이 값을 주파수 제어기의 메모리 디바이스에 저장을 위해 주파수 제어기로 전송한다. 더욱이, 단일 주파수 레벨의 값을 수신하면, 디지털 펄스 신호 DPS5의 상태가 S1 또는 S0인지 여부와 무관하게, 주파수 제어기는 이 값을 드라이버 시스템으로 전송한다. 드라이버 시스템은 단일 주파수 레벨의 값에 기초하여 전류 신호를 생성하고 RF 전력 공급부에 전류 신호를 제공한다. 전류 신호를 수신하면, RF 전력 공급부는 단일 주파수 레벨 및 다수의 파라미터 레벨 PRL5S0 및 파라미터 레벨 PRL5S1을 갖는 RF 신호를 생성한다.
파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0을 갖거나 주파수 레벨 f5S1 및 주파수 레벨 f5S0을 갖고, 듀티 사이클 DC5에 기초하여 생성된 RF 신호 (504) 를 공급함으로써, 재료 층 ML1은 재료 층 ML2을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 에칭된다는 것을 주의해야 한다. 예를 들어, 호스트 컴퓨터의 프로세서는 재료 층 ML1이 기판 SU 내에서 에칭된다는 표시를 입력 디바이스로부터 수신한다. 프로세서는 재료 층 ML2를 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML 을 에칭하는 것에 대응하는, 예컨대 링크, 맵핑, 또는 일대일 관계를 갖는, 이온 에너지 범위 및 이온 플럭스를 식별하도록 IE51로부터 IE52까지의 이온 에너지 범위 및 이온 플럭스 IF5에 액세스한다. 프로세서는 IE51로부터 IE52까지의 이온 에너지 범위 및 이온 플럭스 IF5에 대응하는 파라미터 레벨 PRL5S1 및 파라미터 레벨 PRL5S0 및/또는 주파수 레벨 f5S1 및 주파수 레벨 f5S0에 액세스하여, RF 신호 (504) 를 생성하도록 상기 기술된 방식으로 RF 생성기를 제어한다. RF 신호 (504) 가 RF 생성기에 의해 공급될 때, 기판 SU 는 재료 층 ML2를 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML1을 에칭하도록 에칭된다. 예를 들어, 임피던스 매칭 회로로부터 수정된 RF 신호 (506) 를 수신하는 것에 응답하여, 플라즈마 챔버는 재료 층 ML2을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML1을 에칭한다. 수정된 RF 신호 (506) 는 RF 신호 (504) 수신시 임피던스 매칭 회로로부터 출력된다. 예시를 위해, 임피던스 매칭 회로 및 하나 이상의 프로세스 가스들로부터 수정된 RF 신호 (506) 를 수신하면, 플라즈마 챔버는 재료 층 ML2를 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML1을 에칭한다.
일부 실시 예들에서, RF 생성기의 디지털 신호 프로세서에 의해 수행되는 것으로서 본 명세서에 기술된 하나 이상의 동작들은 호스트 컴퓨터의 프로세서에 의해 수행된다.
몇몇의 실시 예들에서, RF 생성기의 디지털 신호 프로세서에 의해 수행되는 것으로서 본 명세서에 기술된 하나 이상의 동작들, 및/또는 주파수 제어기 FCS1에 의해 수행되는 것으로서 본 명세서에 기술된 하나 이상의 동작들, 및 /또는 주파수 제어기 FCS0에 의해 수행되는 것으로서 본 명세서에 기술된 하나 이상의 동작들, 및/또는 파라미터 제어기 PRS1에 의해 수행되는 것으로서 본 명세서에 기술된 하나 이상의 동작들, 및/또는 파라미터 제어기 PRS0에 의해 수행되는 것으로서 본 명세서에 기술된 하나 이상의 동작들은 호스트 컴퓨터의 프로세서에 의해 수행된다.
다양한 실시 예들에서, 호스트 컴퓨터의 프로세서에 의해 수행되는 것으로서 본 명세서에 기술된 하나 이상의 동작들은 RF 생성기의 디지털 신호 프로세서에 의해 수행된다.
일부 실시 예들에서, RF 생성기의 파라미터 제어기 PRS1 및 파라미터 제어기 PRS0 및/또는 RF 생성기의 주파수 제어기 FCS1 및 주파수 제어기 FCS0은 RF 생성기의 디지털 신호 프로세서에 의해 실행되는 컴퓨터 프로그램의 컴퓨터 프로그램 모듈들이다.
도 6은 이온 플럭스와 이온 에너지 사이의 관계를 예시하기 위한 그래프 (600) 의 실시 예이다. 이온 에너지는 eV (electron volts) 로 측정된다. 그래프 (600) 는 다수의 플롯들 (602, 604, 606, 608, 612, 614, 및 616) 을 예시한다. 플롯 (602) 은 도 2의 디지털 펄스 신호 DCS1의 상태 S1 동안 200 V의 바이어스 전압이 하부 전극에 인가되고 디지털 펄스 신호 DCS1의 상태 S0 동안 20 V의 바이어스 전압이 도 1의 하부 전극에 인가될 때 생성된다. 더욱이, 플롯 (602) 은 디지털 펄스 신호 DCS1의 상태 S1의 듀티 사이클이 10 ％일 때 생성된다. 예를 들어, 디지털 펄스 신호 DCS1의 상태 S1의 발생 각각은 도 2의 클록 신호 (210) 의 대응 클록 사이클의 10 ％에 대한 것이고 디지털 펄스 신호 DCS1의 상태 S0의 발생 각각이 대응 클록 사이클의 나머지 90 ％에 대한 것이다. 예시를 위해, 플롯 (602) 은 도 1의 RF 신호 (102) 에 기초하여 생성된다. 플롯 (602) 에 대한 평균 바이어스 전압은 40 V이다.
플롯 (602) 의 FWHM (610) 은 대략 23 eV보다 큰 이온 에너지 분포를 갖는 플라즈마 챔버 내의 소수의 플라즈마 이온 집단을 갖는 대략 23 eV이다. 23 eV 는 플라즈마 챔버 내에서 플라즈마의 단일 에너지 이온들의 에너지 분포의 예를 나타낸다는 것을 주의해야 한다. FWHM (610) 에서, 플롯 (602) 은 IE61의 이온 에너지 값으로부터 IE62 의 이온 에너지 값까지의 이온 에너지들을 갖고 이온 플럭스 값을 갖는다.
플롯 (604) 은 40 V의 연속파 바이어스 전압이 하부 전극에 인가될 때 생성된다. 연속파 바이어스 전압은 RF 생성기에 의해 생성된 RF 신호가 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2와 같은 다수의 파라미터 레벨들 사이에서 전이하지 않고, 주파수 레벨 F1 및 주파수 레벨 F2와 같은 다수의 주파수 레벨들 사이에서 전이하지 않을 때 인가된다. 예를 들어, 다수의 파라미터 레벨들 사이에서 전이하지 않는 RF 신호의 단일 파라미터 레벨의 임의의 2 개의 값들 사이의 표준 편차는 0 내지 20 ％의 범위이다. 예시를 위해, 다수의 파라미터 레벨들 사이에서 전이하지 않는 RF 신호의 단일 파라미터 레벨의 임의의 2 개의 값들 사이의 표준 편차는 0 내지 10 ％의 범위이다.
플롯 (606) 은 디지털 펄스 신호 DCS1의 상태 S1 동안 300 V의 바이어스 전압이 하부 전극에 인가되고, 디지털 펄스 신호 DCS1의 상태 S0 동안 30 V의 바이어스 전압이 하부 전극에 인가될 때 생성된다. 더욱이, 플롯 (606) 은 디지털 펄스 신호 DCS1의 상태 S1의 듀티 사이클이 10 ％일 때 생성된다. 예시를 위해, 플롯 (606) 은 RF 신호 (102) 에 기초하여 생성된다. 또한, 플롯 (608) 은 60 V의 연속파 바이어스 전압이 하부 전극에 인가될 때 생성된다. 플롯 (606) 에 대한 시간 평균 바이어스 전압은 대략 60 V이다.
플롯 (612) 은 디지털 펄스 신호 DCS1의 상태 S1 동안 300 V의 바이어스 전압이 하부 전극에 인가되고, 디지털 펄스 신호 DCS1의 상태 S0 동안 100 V의 바이어스 전압이 도 1의 하부 전극에 인가될 때 생성된다. 더욱이, 플롯 (612) 은 디지털 펄스 신호 DCS1의 상태 S1의 듀티 사이클이 25 ％일 때 생성된다. 예를 들어, 디지털 펄스 신호 DCS1의 상태 S1의 발생 각각은 도 2의 클록 신호 (210) 의 대응 클록 사이클의 25 ％에 대한 것이고 디지털 펄스 신호 DCS1의 상태 S0의 발생 각각은 대응 클록 사이클의 나머지 75 ％에 대한 것이다. 예시를 위해, 플롯 (612) 은 도 1의 RF 신호 (102) 에 기초하여 생성된다.
더욱이, 플롯 (614) 은 디지털 펄스 신호 DCS1의 상태 S1 동안 300 V의 바이어스 전압이 하부 전극에 인가되고 디지털 펄스 신호 DCS1의 상태 S0 동안 30 V의 바이어스 전압이 하부 전극에 인가될 때 생성된다. 더욱이, 플롯 (614) 은 디지털 펄스 신호 DCS1의 상태 S1의 듀티 사이클이 25 ％일 때 생성된다. 플롯 (616) 은 300 V의 연속파 바이어스 전압이 하부 전극에 인가될 때 생성된다.
일부 실시 예들에서, 본 명세서에 기술된 멀티-상태 바이어스 전압은 RF 신호 (102) 의 다양한 예들을 제공한다는 것을 주의해야 한다. 예를 들어, 디지털 펄스 신호 DCS1의 10 ％ 듀티 사이클로 200 V와 20 V 사이에서 전이하는 바이어스 전압은 RF 신호 (102) 의 전압과 동일하다. 다른 예로서, 디지털 펄스 신호 DCS1의 10 ％ 듀티 사이클로 300 V와 30 V 사이에서 전이하는 바이어스 전압은 RF 신호 (102) 의 전압과 동일하다. 또 다른 예로서, 디지털 펄스 신호 DCS1의 25 ％ 듀티 사이클로 300 V와 100 V 사이에서 전이하는 바이어스 전압은 RF 신호 (102) 의 전압과 동일하다. 다른 예로서, 디지털 펄스 신호 DCS1의 25 ％ 듀티 사이클로 300 V와 30 V 사이에서 전이하는 바이어스 전압은 RF 신호 (102) 의 전압과 동일하다.
플롯 (602) 은 40 V의 연속파 바이어스 전압에 대한 플롯 (604) 과 비교하여 보다 좁은 이온 에너지 분포를 갖는다는 것을 더 주의해야 한다. 예를 들어, FWHM (610) 에서, 플롯 (602) 은 플롯 (604) 의 FWHM에 비해 보다 좁다. 이온 에너지의 보다 좁은 분포는 제 1 재료 층 아래에 있는 도 3a의 재료 층 ML1과 같은, 제 2 재료 층을 실질적으로 에칭하지 않고, 도 3a의 재료 층 ML2와 같은 제 1 재료 층을 에칭하도록 플라즈마 챔버 내에서 플라즈마의 단일 에너지 이온들의 생성을 용이하게 한다. 플롯 (602) 및 플롯 (604) 에 대해 동일한 양의 평균 바이어스 전압, 예컨대 플롯 (602) 에 대해 40 V의 평균 바이어스 전압 및 플롯 (604) 에 대해 40 V의 평균 바이어스 전압의 경우, 연속파 RF 신호가 인가될 때에 비해, 멀티-상태 RF 신호인 RF 신호 (102) 가 인가될 때 이온 에너지의 보다 좁은 분포가 달성된다는 것을 또한 주의해야 한다. 40 V, 60 V, 및 300 V의 연속파 바이어스 전압들은 연속파 RF 신호의 전압들의 다양한 예들을 제공한다.
플롯 (602) 은 RF 신호 (102) 의 제 1 전압이 RF 신호 (102) 의 제 2 전압과 비교하여 최적화될 때 생성된다는 것을 주의해야 한다. RF 신호 (102) 의 제 2 전압은 플롯 (606) 을 생성하도록 공급된다. RF 신호 (102) 의 제 2 전압은 제 1 전압을 달성하기 위해 제 2 전압을 최적화하도록 RF 신호 (102) 의 제 1 전압으로 수정, 예컨대 변화되거나 감소된다. 예를 들어, 플롯 (602) 을 생성하기 위해 사용되는 200 V의 파라미터 레벨 PRL2는 플롯 (606) 을 생성하기 위해 사용되는 300 V의 파라미터 레벨 PRL2보다 낮다. 또한, 플롯 (602) 을 생성하도록 사용된 20 V의 파라미터 레벨 PRL1은 플롯 (606) 을 생성하도록 사용된 30 V의 파라미터 레벨 PRL1 보다 낮다. 예로서, 30 V의 파라미터 레벨 PRL1은 30 V의 파라미터 레벨 PRL1을 최적화하도록 20 V의 파라미터 레벨 PRL1로 수정, 예컨대 변화되거나 감소된다. 플롯 (602) 은 플롯 (606)과 비교하여 보다 좁은 이온 에너지 분포를 갖는다. 예를 들어, FWHM (610) 은 플롯 (606) 의 FWHM과 비교하여 보다 좁다.
유사하게, 플롯 (606) 은 RF 신호 (102) 의 제 2 전압이 RF 신호 (102) 의 제 3 전압과 비교하여 최적화될 때 생성된다는 것을 주의해야 한다. RF 신호 (102) 의 제 3 전압은 제 2 전압을 달성하기 위해 제 3 전압을 최적화하도록 RF 신호 (102) 의 제 2 전압으로 수정, 예컨대 변화되거나 감소된다. RF 신호 (102) 의 제 3 전압은 플롯 (612) 을 생성하도록 공급된다. 예를 들어, 플롯 (606) 을 생성하도록 사용된 10 ％의 듀티 사이클 값은 플롯 (612) 을 생성하도록 사용된 25 ％의 듀티 사이클 값보다 낮다. 예시를 위해, 25 ％의 듀티 사이클 값은 25 ％의 듀티 사이클을 최적화하도록 10 ％의 듀티 사이클 값으로 수정, 예컨대 감소되거나 변화된다. 10 ％ 및 25 ％의 듀티 사이클 값들 각각은 듀티 사이클 DC1의 예이다. 플롯 (606) 은 플롯 (612) 과 비교하여 보다 좁은 이온 에너지 분포를 갖는다. 예를 들어, 플롯 (606) 의 FWHM은 플롯 (612) 의 FWHM과 비교하여 보다 좁다.
도 7은 이온 플럭스와 이온 에너지 사이의 관계를 예시하기 위한 그래프 (700) 의 실시 예이다. 그래프 (700) 는 다수의 플롯들 (702, 704, 708, 710 및 716) 을 예시한다. 플롯 (702) 은 도 2의 디지털 펄스 신호 DCS1의 상태 S1 동안 75 V의 바이어스 전압이 하부 전극에 인가되고 디지털 펄스 신호 DCS1의 상태 S0 동안 8 V의 바이어스 전압이 도 1의 하부 전극에 인가될 때 생성된다. 더욱이, 플롯 (702) 은 디지털 펄스 신호 DCS1의 상태 S1의 듀티 사이클이 10 ％일 때 생성된다. 예시를 위해, 플롯 (702) 은 도 1의 RF 신호 (102) 에 기초하여 생성된다. 더욱이, 플롯 (702) 은 도 1의 RF 신호 (102) 가 기판 S의 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 기판 S의 재료 층 ML2를 에칭하도록 사용될 때 생성된다. 플롯 (702) 의 FWHM (712) 에서, 플롯 (702) 은 IE41의 이온 에너지로부터 IE42의 이온 에너지까지의 범위이고 IF4의 이온 플럭스 값을 갖는다. 예를 들어, FWHM (712) 에서, 플라즈마 챔버 내 플라즈마의 이온들은 단일 에너지이고 대략 20 eV의 분포를 갖는 이온 에너지들을 갖는다. 이온 에너지의 FWHM은 대략 23 eV의 FWHM을 갖는 이온 에너지들을 생성하기 위한 디지털 펄스 신호 DCS1의 상태 S1에 대한 파라미터 레벨이 감소될 때 그리고 대략 23 eV의 FWHM 을 갖는 이온 에너지들을 생성하기 위한 디지털 펄스 신호 DCS1의 상태 S0에 대한 파라미터 레벨이 또한 감소될 때에 대략 23 eV에서 대략 20 eV로 감소한다는 것을 주의해야 한다. IE41-IE42로부터의 에너지 대역은 도 6의 IE61-IE62로부터의 이온 에너지 대역과 비교하여 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML2를 에칭하도록 최적화된다. 또한, 보다 적은 수의 이온들은 도 6의 플롯 (602) 에 대해 23 eV보다 큰 이온 에너지 분포를 갖는 다수의 이온들 보다 대략 20 eV보다 큰 이온 에너지 분포를 갖는다.
플롯 (704) 은 디지털 펄스 신호 DCS1의 상태 S1 동안 100 V의 바이어스 전압이 하부 전극에 인가되고 디지털 펄스 신호 DCS1의 상태 S0 동안 10 V의 바이어스 전압이 하부 전극에 인가될 때 생성된다. 더욱이, 플롯 (704) 은 디지털 펄스 신호 DCS1의 상태 S1의 듀티 사이클이 10 ％일 때 생성된다. 예시를 위해, 플롯 (704) 은 RF 신호 (102) 에 기초하여 생성된다.
플롯 (708) 은 디지털 펄스 신호 DCS1의 상태 S1 동안 150 V의 바이어스 전압이 하부 전극에 인가되고 디지털 펄스 신호 DCS1의 상태 S0 동안 도 1의 하부 전극에 10 V의 바이어스 전압이 인가될 때 생성된다. 더욱이, 플롯 (708) 은 디지털 펄스 신호 DCS1의 상태 S1의 듀티 사이클이 10 ％일 때 생성된다. 예시를 위해, 플롯 (708) 은 도 1의 RF 신호 (102) 에 기초하여 생성된다.
더욱이, 디지털 펄스 신호 DCS1의 상태 S1 동안 200 V의 바이어스 전압이 하부 전극에 인가되고 디지털 펄스 신호 DCS1의 상태 S0 동안 20 V의 바이어스 전압이 하부 전극에 인가될 때 플롯 (710) 이 생성된다. 더욱이, 플롯 (710) 은 디지털 펄스 신호 DCS1의 상태 S1의 듀티 사이클이 10 ％일 때 생성된다.
플롯 (716) 은 도 5의 RF 신호 (504) 가 기판 SU의 재료 층 ML2를 실질적으로 에칭하지 않고 자기-제한적인 레이트로 기판 SU의 재료 층 ML1을 에칭하도록 사용될 때 생성된다. 플롯 (714) 은 FWHM (714) 을 갖는다. 플롯 (716) 의 FWHM (714) 에서, 플롯 (716) 은 IE51의 이온 에너지로부터 IE52의 이온 에너지까지의 범위이고 IF5의 이온 플럭스 값을 갖는다.
이온 에너지 IE51로부터 이온 에너지 IE52까지 범위의 이온 에너지 대역은 이온 에너지 IE41로부터 이온 에너지 IE42까지 범위의 이온 에너지 대역과 구별된다는 것을 주의해야 한다. 예로서, 이온 에너지 IE51로부터 이온 에너지 IE52까지 범위의 이온 에너지 대역 내의 이온 에너지의 대부분의 값들은 이온 에너지 IE41로부터 이온 에너지 IE42까지 범위의 이온 에너지 대역 내의 이온 에너지의 대부분의 값들과 중첩하지 않는다. 예시를 위해, 이온 에너지 IE51로부터 이온 에너지 IE52까지 범위의 이온 에너지 대역 내의 이온 에너지의 값들의 10 ％ 미만은 이온 에너지 IE41로부터 이온 에너지 IE42까지 범위의 이온 에너지 대역 내의 이온 에너지의 값들의 10 ％ 미만과 동일하다. 또 다른 예시로서, 이온 에너지 IE51로부터 이온 에너지 IE52까지 범위의 이온 에너지 대역 내 이온 에너지의 값들의 25 ％ 미만은 이온 에너지 IE41로부터 이온 에너지 IE42까지 범위의 이온 에너지 대역 내의 이온 에너지의 값들의 25 ％ 미만과 동일하다. 이온 에너지 IE51로부터 이온 에너지 IE52까지 범위의 이온 에너지 대역이 이온 에너지 IE41로부터 이온 에너지 IE42까지 범위의 이온 에너지 대역과 구별될 때, 이온 에너지 IE41로부터 이온 에너지 IE42까지 범위의 이온 에너지들은 이온 에너지 IE51로부터 이온 에너지 IE52까지 범위의 이온 에너지들을 실질적으로 배제한다.
일부 실시 예들에서, 본 명세서에 기술된 멀티-상태 바이어스 전압은 RF 신호 (102) 의 다양한 예들을 제공한다는 것을 주의해야 한다. 예를 들어, 디지털 펄스 신호 DCS1의 10 ％ 듀티 사이클로 75 V와 8 V 사이에서 전이하는 바이어스 전압은 RF 신호 (102) 의 전압과 동일하다. 또 다른 예로서, 디지털 펄스 신호 DCS1의 10 ％ 듀티 사이클로 100 V와 10 V 사이에서 전이하는 바이어스 전압은 RF 신호 (102) 의 전압과 동일하다. 또 다른 예로서, 디지털 펄스 신호 DCS1의 10 ％ 듀티 사이클로 150 V와 10 V 사이에서 전이하는 바이어스 전압은 RF 신호 (102) 의 전압과 동일하다. 또 다른 예로서, 디지털 펄스 신호 DCS1의 10 ％ 듀티 사이클로 200 V와 20 V 사이에서 전이하는 바이어스 전압은 RF 신호 (102) 의 전압과 동일하다.
디지털 펄스 신호 DCS1의 상태 각각에 대한 바이어스 전압의 감소와 함께, 재료 층 ML1을 실질적으로 에칭하지 않고 자기-제한적인 레이트로 재료 층 ML2를 에칭하기 위해 많은 수의 단일 에너지 이온들의 생성을 예시하는, 보다 좁은 이온 에너지 분포가 있다는 것을 주의해야 한다. 예를 들어, 플롯 (702) 은 RF 신호 (102) 의 제 1 전압이 RF 신호 (102) 의 제 2 전압과 비교하여 최적화될 때 생성된다. RF 신호 (102) 의 제 2 전압은 제 1 전압을 달성하기 위해 제 2 전압을 최적화하도록 RF 신호 (102) 의 제 1 전압으로 수정, 예컨대 변화되거나 감소된다. RF 신호 (102) 의 제 2 전압은 플롯 (704) 을 생성하도록 공급된다. 예를 들어, 플롯 (702) 을 생성하도록 사용된 75 V의 파라미터 레벨 PRL2는 플롯 (704) 을 생성하도록 사용된 100 V의 파라미터 레벨 PRL2보다 낮다. 또한, 플롯 (702) 을 생성하도록 사용된 8 V의 파라미터 레벨 PRL1은 플롯 (704) 을 생성하도록 사용된 10 V의 파라미터 레벨 PRL1 보다 낮다. 플롯 (702) 은 플롯 (704) 과 비교하여 보다 좁은 이온 에너지 분포를 갖는다. 예를 들어, FWHM (712) 은 플롯 (704) 의 FWHM과 비교하여 보다 좁다.
예를 계속하면, 플롯 (704) 은 RF 신호 (102) 의 제 2 전압이 RF 신호 (102) 의 제 3 전압과 비교하여 최적화될 때 생성된다. RF 신호 (102) 의 제 3 전압은 플롯 (708) 을 생성하도록 공급된다. RF 신호 (102) 의 제 3 전압은 제 2 전압을 달성하기 위해 제 3 전압을 최적화하도록 RF 신호 (102) 의 제 2 전압으로 수정, 예컨대 변화되거나 감소된다. 예를 들어, 플롯 (704) 을 생성하도록 사용된 100 V의 파라미터 레벨 PRL2는 플롯 (708) 을 생성하도록 사용된 150 V의 파라미터 레벨 PRL2보다 낮다. 플롯 (704) 은 플롯 (708) 과 비교하여 보다 좁은 이온 에너지 분포를 갖는다. 예를 들어, 플롯 (704) 의 FWHM은 플롯 (708) 의 FWHM과 비교하여 보다 좁다.
또한, 예를 계속하면, RF 신호 (102) 의 제 3 전압이 RF 신호 (102) 의 제 4 전압과 비교하여 최적화될 때 플롯 (708) 이 생성된다. RF 신호 (102) 의 제 4 전압은 제 3 전압을 달성하기 위해 제 4 전압을 최적화하도록 RF 신호 (102) 의 제 3 전압으로 수정, 예컨대 변화되거나 감소된다. RF 신호 (102) 의 제 4 전압은 플롯 (710) 을 생성하도록 공급된다. 예를 들어, 플롯 (708) 을 생성하도록 사용된 150 V의 파라미터 레벨 PRL2는 플롯 (710) 을 생성하도록 사용된 200 V의 파라미터 레벨 PRL2보다 낮다. 플롯 (708) 은 플롯 (710) 과 비교하여 보다 좁은 이온 에너지 분포를 갖는다. 예를 들어, 플롯 (708) 의 FWHM은 플롯 (710) 의 FWHM과 비교하여 보다 좁다.
도 8은 플라즈마 챔버 내에 형성된 플라즈마의 플라즈마 시스의 전압과 마이크로 초 (㎲) 로 측정되는 시간 t 사이의 관계를 예시하기 위한 그래프 (800) 의 실시 예이다. 그래프 (800) 는 도 2의 디지털 펄스 신호 DCS1의 상태 S1과 상태 S0 사이의 변화에 따른 플라즈마 시스 (plasma sheath) 의 충전 및 방전을 예시하는 플롯 (802) 을 갖는다. 디지털 펄스 신호 DCS1의 상태 S1 동안, 플라즈마 시스는 시간 기간 Ton 내에 신속하게 방전되고, 디지털 펄스 신호 DCS1의 상태 S0 동안, 플라즈마 시스는 시간 기간 Toff 내에 충전된다. 도 1의 RF 신호 (102) 가 듀티 사이클 DC1의 감소 및 파라미터 레벨 PRL1 및 파라미터 레벨 PRL2의 감소로 최적화되기 때문에, 플라즈마 시스의 평균 전압은 시간이 흐름에 따라 감소된다. 플라즈마 시스의 평균 전압의 감소는 재료 층 ML1과 비교하여 재료 층 ML2의 선택도를 상승시키도록 플라즈마 챔버 내 플라즈마의 이온들의 이온 에너지를 안정화시킨다.
본 명세서에 기술된 실시 예들은 휴대용 하드웨어 유닛들, 마이크로 프로세서 시스템들, 마이크로 프로세서-기반 또는 프로그램 가능 가전 제품들, 미니 컴퓨터들, 메인 프레임 컴퓨터들 등을 포함하는 다양한 컴퓨터 시스템 구성들로 실시될 수도 있다. 실시 예들은 또한 네트워크를 통해 링크된 원격 프로세싱 하드웨어 유닛들에 의해 태스크들이 수행되는 분산 컴퓨팅 환경들에서 실시될 수 있다.
일부 실시 예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱을 위한 플랫폼 또는 플랫폼들, 및/또는 특정한 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템 등) 을 포함하는, 반도체 프로세싱 장비를 포함한다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 전에, 프로세싱 동안 및 프로세싱 후 그들의 동작을 제어하기 위해 전자 장치와 통합된다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 서브파트들을 제어할 수도 있는 "제어기"로서 지칭된다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세스 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 시스템과 커플링되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍된다.
일반적으로 말하면, 다양한 실시 예들에서, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 논리, 메모리, 및/또는 소프트웨어를 갖는 전자 장치로서 규정된다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, PLDs 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함한다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 파라미터들, 인자들, 변수들, 등을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들이다. 프로그램 인스트럭션들은, 일부 실시 예들에서, 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 실리콘 이산화물, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부이다.
제어기는, 일부 실시 예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합인 컴퓨터에 커플링되거나 이의 일부이다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 하는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블한다.
일부 실시 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함하는, 네트워크를 통해 프로세스 레시피들을 시스템에 제공한다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함한다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들, 인자들, 및/또는 변수들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들, 인자들, 및/또는 변수들은 수행될 프로세스의 타입 및 제어기가 인터페이싱하거나 제어하도록 구성된 툴의 타입에 특정적이다라는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 제어기는 예를 들어, 함께 네트워킹되고 공통 목적, 예컨대 본 명세서에 기술된 프로세스들 및 제어들을 향해 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산된다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 결합하는 (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치된 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들을 포함한다.
비한정적으로, 다양한 실시 예들에서, 상기 방법들이 적용되는 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관되는 임의의 다른 반도체 프로세싱 시스템들을 포함한다.
일부 실시 예들에서, 상기 기술된 동작들은 몇몇 타입들의 플라즈마 챔버들, 예를 들어, ICP (inductively coupled plasma) 반응기, 변압기 커플링된 플라즈마 챔버, 도전체 툴들, 유전체 툴들, ECR (electron cyclotron resonance) 반응기 등을 포함하는 플라즈마 챔버에 적용된다는 것을 더 주의해야 한다. 예를 들어, 하나 이상의 RF 생성기들은 ICP 반응기 내의 인덕터에 커플링된다. 인덕터의 형상의 예들은 솔레노이드, 돔 형상, 편평한 형상의 코일 등을 포함한다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 호스트 컴퓨터는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터 그리고 툴 위치들 및/또는 로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신한다.
상기 실시 예들을 염두에 두고, 실시 예 중 일부는 컴퓨터 시스템들에 저장된 데이터를 수반하는 다양한 컴퓨터-구현된 동작들을 채용한다는 것이 이해되어야 한다. 이들 동작들은 물리적으로 물리량을 조작하는 동작들이다. 실시 예들의 일부를 형성하는 본 명세서에 기술된 임의의 동작들은 유용한 머신 동작들이다.
실시 예들 중 일부는 또한 이들 동작들을 수행하기 위한 하드웨어 유닛 또는 장치와 관련된다. 장치는 특수 목적 컴퓨터를 위해 특별히 구성된다. 특수 목적 컴퓨터로서 규정될 때, 컴퓨터는 여전히 특수 목적을 위해 동작할 수 있으면서, 특수 목적의 일부가 아닌 다른 프로세싱, 프로그램 실행 또는 루틴들을 수행한다.
일부 실시 예들에서, 동작들은 컴퓨터 메모리, 캐시에 저장된 하나 이상의 컴퓨터 프로그램들에 의해 선택적으로 활성화되거나 구성되거나 컴퓨터 네트워크를 통해 획득되는 컴퓨터에 의해 프로세싱될 수도 있다. 데이터가 컴퓨터 네트워크를 통해 획득될 때, 데이터는 컴퓨터 네트워크 상의 다른 컴퓨터들, 예를 들어, 컴퓨팅 리소스들의 클라우드에 의해 프로세싱될 수도 있다.
하나 이상의 실시 예들은 또한 비 일시적인 컴퓨터 판독 가능 매체 상의 컴퓨터 판독 가능 코드로서 제조될 수 있다. 비 일시적 컴퓨터 판독 가능 매체는 이후에 컴퓨터 시스템에 의해 판독되는, 데이터를 저장하는 임의의 데이터 저장 하드웨어 유닛, 예를 들어, 메모리 디바이스, 등이다. 비 일시적 컴퓨터 판독 가능 매체의 예들은 하드 드라이브들, NAS (network attached storage), ROM, RAM, CD-ROM들 (compact disc-ROMs), CD-R들 (CD-recordables), CD-RW들 (CD-rewritables), 자기 테이프 및 다른 광학 및 비 광학 데이터 저장 하드웨어 유닛을 포함한다. 일부 실시 예들에서, 비 일시적인 컴퓨터 판독 가능 매체는 컴퓨터 판독 가능 코드가 분산된 방식으로 저장되고 실행되도록 네트워크-커플링된 컴퓨터 시스템을 통해 분산된 컴퓨터 판독 가능 유형의 (tangible) 매체를 포함한다.
상기 방법 동작들은 특정한 순서로 기술되었지만, 다양한 실시 예들에서, 다른 하우스키핑 동작들이 동작들 사이에 수행되거나, 또는 방법 동작들이 약간 상이한 시간들에 발생하도록 조정되거나, 다양한 인터벌들로 방법 동작들의 발생을 허용하는 시스템에서 분산되거나, 또는 상기 기술된 것과 상이한 순서로 수행된다는 것이 이해되어야 한다.
일 실시 예에서, 상기 기술된 임의의 실시 예로부터의 하나 이상의 피처들은 본 개시에 기술된 다양한 실시 예들에서 기술된 범위로부터 벗어나지 않고 임의의 다른 실시 예의 하나 이상의 피처들과 결합된다는 것을 더 주의해야 한다.
전술한 실시 예들이 이해의 명료성을 위해 일부 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수 있다는 것이 자명할 것이다. 따라서, 본 실시 예들은 예시적인 것이고 제한적인 것이 아닌 것으로 간주되어야 하고, 실시 예들은 본 명세서에 제공된 상세들로 제한되지 않는다.

Claims (24)

  1. 에칭을 위해 플라즈마 챔버 내에 기판을 수용하는 단계로서, 상기 기판은 제 1 재료 층 및 제 2 재료 층을 갖고, 상기 제 1 재료 층은 상기 제 2 재료 층 위에 배치되는, 상기 수용하는 단계;
    상기 제 1 재료 층을 에칭하기 위해 최적화된 제 1 에너지 대역을 식별하는 단계로서, 상기 제 1 에너지 대역은 상기 제 2 재료 층을 에칭하기 위해 최적화된 제 2 에너지 대역과 구별되고, 상기 제 1 에너지 대역은 상기 제 2 재료 층을 실질적으로 에칭하지 않도록 상기 제 2 재료 층에 대해 자기-제한적인 레이트로 상기 제 1 재료 층을 에칭하도록 구성되는, 상기 식별하는 단계; 및
    하이 (high) 파라미터 레벨과 로우 (low) 파라미터 레벨 사이에서 펄싱하는 펄싱된 RF 신호를 생성하는 단계로서, 상기 펄싱된 RF 신호는 듀티 사이클을 갖고, 상기 펄싱된 RF 신호는 상기 하이 파라미터 레벨과 상기 로우 파라미터 레벨 사이에서 펄싱되고, 상기 제 1 에너지 대역 내의 이온 에너지들을 갖는 플라즈마 이온들을 생성하기 위한 듀티 사이클을 갖는, 상기 생성하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 제 1 에너지 대역은 부가적인 하이 파라미터 레벨을 상기 하이 파라미터 레벨로 수정함으로써 그리고 부가적인 로우 파라미터 레벨을 상기 로우 파라미터 레벨로 수정함으로써 최적화되는, 방법.
  3. 제 2 항에 있어서,
    상기 제 1 에너지 대역은 상기 듀티 사이클을 달성하기 위해 상기 펄싱된 RF 신호의 부가적인 듀티 사이클을 수정함으로써 최적화되는, 방법.
  4. 제 1 항에 있어서,
    상기 듀티 사이클은 대략 25 ％ 이하이고, 상기 로우 파라미터 레벨은 상기 하이 파라미터 레벨의 크기 (magnitude) 의 대략 25 ％ 이하인 크기를 갖는, 방법.
  5. 제 1 항에 있어서,
    상기 레이트는 상기 제 1 재료 층을 에칭할 때 상기 제 2 재료 층에 도달되는 경우, 상기 제 2 재료 층의 에칭을 중단하도록 상기 제 2 재료 층에 대해 자기-제한적인, 방법.
  6. 제 1 항에 있어서,
    상기 로우 파라미터 레벨은 클록 사이클의 적어도 대략 75 ％ 동안 온인, 방법.
  7. 제 1 항에 있어서,
    상기 제 1 재료 층은 상기 제 2 재료 층과 상이한, 방법.
  8. 제 1 항에 있어서,
    상기 제 1 에너지 대역은 상기 플라즈마 이온들의 제 1 범위의 이온 에너지들이고, 상기 제 2 에너지 대역은 제 2 범위의 이온 에너지들이고, 상기 제 1 범위의 이온 에너지들은 상기 제 2 범위의 이온 에너지들을 실질적으로 배제하는, 방법.
  9. 에칭을 위해 기판을 수용하도록 구성된 플라즈마 챔버로서, 상기 기판은 제 1 재료 층 및 제 2 재료 층을 갖고, 상기 제 1 재료 층은 상기 제 2 재료 층 위에 배치되는, 상기 플라즈마 챔버;
    상기 제 1 재료 층을 에칭하기 위해 최적화된 제 1 에너지 대역을 식별하도록 구성된 호스트 컴퓨터로서, 상기 제 1 에너지 대역은 상기 제 2 재료 층을 에칭하기 위해 최적화된 제 2 에너지 대역과 구별되고, 상기 제 1 에너지 대역은 상기 제 2 재료 층을 실질적으로 에칭하지 않도록 상기 제 2 재료 층에 대해 자기-제한적인 레이트로 상기 제 1 재료 층을 에칭하도록 구성된, 상기 호스트 컴퓨터;
    상기 호스트 컴퓨터에 커플링된 무선 주파수 (RF) 생성기로서, 상기 RF 생성기는 하이 파라미터 레벨과 로우 파라미터 레벨 사이에서 펄싱하는 펄싱된 RF 신호를 생성하도록 구성되고, 상기 펄싱된 RF 신호는 듀티 사이클을 갖고, 상기 펄싱된 RF 신호는 상기 하이 파라미터 레벨과 상기 로우 파라미터 레벨 사이에서 펄싱하고 상기 제 1 에너지 대역을 갖는 플라즈마 이온들을 생성하기 위한 듀티 사이클을 갖는, 상기 무선 주파수 (RF) 생성기;
    상기 펄싱된 RF 신호를 수신하고 수정된 RF 신호를 출력하도록 구성된 임피던스 매칭 회로로서, 상기 플라즈마 챔버는 상기 수정된 RF 신호를 수신하고, 이에 응답하여, 상기 제 2 재료 층을 실질적으로 에칭하지 않고 상기 레이트로 상기 제 1 재료 층을 에칭하도록 더 구성되는, 상기 임피던스 매칭 회로를 포함하는, 시스템.
  10. 제 9 항에 있어서,
    상기 제 1 에너지 대역은 부가적인 하이 파라미터 레벨을 상기 하이 파라미터 레벨로 수정함으로써 그리고 부가적인 로우 파라미터 레벨을 상기 로우 파라미터 레벨로 수정함으로써 최적화되는, 시스템.
  11. 제 10 항에 있어서,
    상기 제 1 에너지 대역은 상기 듀티 사이클을 달성하기 위해 상기 펄싱된 RF 신호의 부가적인 듀티 사이클을 수정함으로써 최적화되는, 시스템.
  12. 제 9 항에 있어서,
    상기 레이트는 상기 제 1 재료 층을 에칭할 때 상기 제 2 재료 층에 도달되는 경우, 상기 제 2 재료 층의 에칭을 중단하도록 상기 제 2 재료 층에 대해 자기-제한적인, 시스템.
  13. 제 9 항에 있어서,
    상기 펄싱된 RF 신호의 상기 듀티 사이클은 대략 25 ％ 이하이고 상기 로우 파라미터 레벨은 상기 하이 파라미터 레벨의 크기의 대략 25 ％ 이하인 크기를 갖는, 시스템.
  14. 제 9 항에 있어서,
    상기 로우 파라미터 레벨은 클록 사이클의 적어도 대략 75 ％ 동안 온인, 시스템.
  15. 제 9 항에 있어서,
    상기 제 1 재료 층은 상기 제 2 재료 층과 상이한, 시스템.
  16. 제 9 항에 있어서,
    상기 제 1 에너지 대역은 상기 플라즈마 이온들의 제 1 범위의 이온 에너지들이고, 상기 제 2 에너지 대역은 제 2 범위의 이온 에너지들이며, 상기 제 1 범위의 이온 에너지들은 상기 제 2 범위의 이온 에너지들을 실질적으로 배제하는, 시스템.
  17. 프로세서로서,
    프로세싱을 위해 플라즈마 챔버 내에 배치되도록 구성된 기판의 제 1 재료 층을 에칭하기 위해 최적화된 제 1 에너지 대역을 식별하고―상기 제 1 에너지 대역은 상기 기판의 제 2 재료 층을 에칭하기 위해 최적화된 제 2 에너지 대역과 구별되고, 상기 제 1 재료 층은 상기 제 2 재료 층 위에 배치되고, 상기 제 1 에너지 대역은 상기 제 2 재료 층을 실질적으로 에칭하지 않도록 상기 제 2 재료 층에 대해 자기-제한적인 레이트로 상기 제 1 재료 층을 에칭하도록 구성됨―, 그리고
    하이 파라미터 레벨과 로우 파라미터 레벨 사이에서 펄싱하는 펄싱된 RF 신호를 생성하도록 무선 주파수 (RF) 생성기를 제어하도록 구성되는―상기 펄싱된 RF 신호는 듀티 사이클을 갖고, 상기 RF 신호는 하이 파라미터 레벨과 로우 파라미터 사이에서 펄싱하고 제 1 에너지 대역을 갖는 플라즈마 이온들을 생성하기 위한 듀티 사이클을 가짐―, 상기 프로세서; 및
    상기 제 1 재료 층 및 상기 제 2 재료 층, 상기 제 1 에너지 대역, 상기 제 2 에너지 대역, 상기 하이 파라미터 레벨, 상기 로우 파라미터 레벨, 및 상기 듀티 사이클과 연관된 각각의 정보를 저장하기 위해 상기 프로세서에 커플링된 메모리 디바이스를 포함하는, 제어기.
  18. 제 17 항에 있어서,
    상기 제 1 에너지 대역은 부가적인 하이 파라미터 레벨을 상기 하이 파라미터 레벨로 수정함으로써 그리고 부가적인 로우 파라미터 레벨을 상기 로우 파라미터 레벨로 수정함으로써 최적화되는, 제어기.
  19. 제 18 항에 있어서,
    상기 제 1 에너지 대역은 상기 듀티 사이클을 달성하기 위해 펄싱된 RF 신호의 부가적인 듀티 사이클을 수정함으로써 최적화되는, 제어기.
  20. 제 17 항에 있어서,
    상기 듀티 사이클은 대략 25 ％ 이하이고 상기 로우 파라미터 레벨은 상기 하이 파라미터 레벨의 크기 (magnitude) 의 대략 25 ％ 이하의 크기를 갖는, 제어기.
  21. 제 17 항에 있어서,
    상기 레이트는 상기 제 1 재료 층을 에칭할 때 상기 제 2 재료 층에 도달되는 경우, 상기 제 2 재료 층의 에칭을 중단하도록 상기 제 2 재료 층에 대해 자기-제한적인, 제어기.
  22. 제 17 항에 있어서,
    상기 로우 파라미터 레벨은 클록 사이클의 적어도 대략 75 ％ 동안 온인, 제어기.
  23. 제 17 항에 있어서,
    상기 제 1 재료 층은 상기 제 2 재료 층과 상이한, 제어기.
  24. 제 17 항에 있어서,
    상기 제 1 에너지 대역은 상기 플라즈마 이온들의 제 1 범위의 이온 에너지들이고, 상기 제 2 에너지 대역은 제 2 범위의 이온 에너지들이고, 상기 제 1 범위의 이온 에너지들은 상기 제 2 범위의 이온 에너지들을 실질적으로 배제하는, 제어기.
KR1020217004299A 2018-07-13 2019-07-11 제어된 에칭을 위한 단일 에너지 이온 생성 KR20210021400A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/035,423 2018-07-13
US16/035,423 US11011351B2 (en) 2018-07-13 2018-07-13 Monoenergetic ion generation for controlled etch
PCT/US2019/041399 WO2020014480A1 (en) 2018-07-13 2019-07-11 Monoenergetic ion generation for controlled etch

Publications (1)

Publication Number Publication Date
KR20210021400A true KR20210021400A (ko) 2021-02-25

Family

ID=69138252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217004299A KR20210021400A (ko) 2018-07-13 2019-07-11 제어된 에칭을 위한 단일 에너지 이온 생성

Country Status (4)

Country Link
US (1) US11011351B2 (ko)
JP (1) JP7441819B2 (ko)
KR (1) KR20210021400A (ko)
WO (1) WO2020014480A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369922B (zh) 2016-01-26 2023-03-21 应用材料公司 晶片边缘环升降解决方案
US10312048B2 (en) 2016-12-12 2019-06-04 Applied Materials, Inc. Creating ion energy distribution functions (IEDF)
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11201037B2 (en) 2018-05-28 2021-12-14 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
CN113169026B (zh) 2019-01-22 2024-04-26 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234959A (ja) 1991-08-16 1993-09-10 Hitachi Ltd ドライエッチング方法及びドライエッチング装置
JP2000150196A (ja) 1999-01-01 2000-05-30 Hitachi Ltd プラズマ処理方法およびその装置
WO2002065511A2 (en) 2001-02-14 2002-08-22 Advanced Micro Devices, Inc. Method and apparatus for controlling etch selectivity
WO2003054912A1 (en) * 2001-12-20 2003-07-03 Tokyo Electron Limited Method and apparatus comprising a magnetic filter for plasma processing a workpiece
US7459100B2 (en) 2004-12-22 2008-12-02 Lam Research Corporation Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate
JP5014166B2 (ja) 2007-02-13 2012-08-29 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US8703003B2 (en) 2009-04-20 2014-04-22 Spts Technologies Limited Selective etching of semiconductor substrate(s) that preserves underlying dielectric layers
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US9171699B2 (en) 2012-02-22 2015-10-27 Lam Research Corporation Impedance-based adjustment of power and frequency
US9390893B2 (en) 2012-02-22 2016-07-12 Lam Research Corporation Sub-pulsing during a state
US10157729B2 (en) 2012-02-22 2018-12-18 Lam Research Corporation Soft pulsing
US9368329B2 (en) 2012-02-22 2016-06-14 Lam Research Corporation Methods and apparatus for synchronizing RF pulses in a plasma processing system
US9197196B2 (en) 2012-02-22 2015-11-24 Lam Research Corporation State-based adjustment of power and frequency
US9462672B2 (en) 2012-02-22 2016-10-04 Lam Research Corporation Adjustment of power and frequency based on three or more states
US9460894B2 (en) 2013-06-28 2016-10-04 Lam Research Corporation Controlling ion energy within a plasma chamber
US9536749B2 (en) 2014-12-15 2017-01-03 Lam Research Corporation Ion energy control by RF pulse shape
US10008384B2 (en) 2015-06-25 2018-06-26 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US9761414B2 (en) 2015-10-08 2017-09-12 Lam Research Corporation Uniformity control circuit for use within an impedance matching circuit
US10510512B2 (en) * 2018-01-25 2019-12-17 Tokyo Electron Limited Methods and systems for controlling plasma performance

Also Published As

Publication number Publication date
JP2021530866A (ja) 2021-11-11
WO2020014480A1 (en) 2020-01-16
JP7441819B2 (ja) 2024-03-01
US20200020510A1 (en) 2020-01-16
US11011351B2 (en) 2021-05-18
TW202017037A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
KR20210021400A (ko) 제어된 에칭을 위한 단일 에너지 이온 생성
US11798785B2 (en) Systems for reverse pulsing
US11915912B2 (en) Systems and methods for achieving peak ion energy enhancement with a low angular spread
US10755895B2 (en) Ion energy control by RF pulse shape
US10916409B2 (en) Active control of radial etch uniformity
US10755896B2 (en) Multi-level pulsing of DC and RF signals
US10504744B1 (en) Three or more states for achieving high aspect ratio dielectric etch
US20230005718A1 (en) Multi-level parameter and frequency pulsing with a low angular spread
US20220319856A1 (en) Etching isolation features and dense features within a substrate
US10304662B2 (en) Multi regime plasma wafer processing to increase directionality of ions
TWI835819B (zh) 用於受控蝕刻的單能量離子產生