TW202017037A - 用於受控蝕刻的單能量離子產生 - Google Patents

用於受控蝕刻的單能量離子產生 Download PDF

Info

Publication number
TW202017037A
TW202017037A TW108124589A TW108124589A TW202017037A TW 202017037 A TW202017037 A TW 202017037A TW 108124589 A TW108124589 A TW 108124589A TW 108124589 A TW108124589 A TW 108124589A TW 202017037 A TW202017037 A TW 202017037A
Authority
TW
Taiwan
Prior art keywords
material layer
signal
parameter level
level
energy band
Prior art date
Application number
TW108124589A
Other languages
English (en)
Other versions
TWI835819B (zh
Inventor
朱莉 蘇柏
亞歷山大 米勒 派特森
垠 吳
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202017037A publication Critical patent/TW202017037A/zh
Application granted granted Critical
Publication of TWI835819B publication Critical patent/TWI835819B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本文敘述用於產生單能量離子的系統和方法。維持多狀態參數信號之高參數位準的工作週期，並維持多狀態參數信號的高參數位準和低參數位準之間的差值以產生單能量離子。單能量離子用於以自限制之速率來蝕刻基板的頂部材料層，而實質上不蝕刻基板之底部材料層。

Description

用於受控蝕刻的單能量離子產生
本文實施例有關用於產生施行受控蝕刻操作之單能量離子的系統和方法。
本文所提供之先前技術敘述係為了總體上呈現本揭示內容的上下文之目的。在此先前技術段落中所敘述之範圍內，目前列名的發明人之作品、以及在申請時可能無法以其他方式認可為申請時先前技術的敘述之態樣，均不明示或暗示性承認為針對本揭示內容的先前技術。
電漿工具包括射頻產生器、點火器、和電漿室。射頻產生器耦合至點火器，點火器耦合至電漿室。將半導體晶圓放置於電漿室內以進行處理。射頻產生器產生射頻信號，所述射頻信號經由點火器供給電漿室，以處理半導體晶圓。射頻信號在電漿室內產生電漿離子。這些離子作用於晶圓上來處理晶圓。
於此上下文中，出現本揭示內容中所敘述之實施例。
本揭示內容的實施例提供用於產生單能量離子以施行受控蝕刻操作之系統、設備、方法和電腦程式。應當理解，本文實施例能以例如製程、設備、系統、裝置、或方法的諸多方式在電腦可讀媒體上實施。下面敘述數個實施例。
電漿離子之離子束、直流(DC)電源、或定製的波形用於處理基板。離子束由於電漿離子之間的正電荷排斥而發散，以增加離子之角度擴展。增大的角度擴展降低蝕刻基板之蝕刻速率，且減小所蝕刻的特徵部之方向性。DC電源具有高電抗並產生少量電流。該少量電流會降低蝕刻速率。再者，當DC電源用於處理基板時，電漿離子的角度擴展難以最佳化。定製之波形亦具有高的離子角度擴展，且不在基板之表面範圍產生預期的蝕刻輪廓。
在諸多實施例中，本文敘述之系統和方法以單能量產生電漿的離子，其蝕刻基板之材料層並保留基板的一或更多其他材料層。使用逐級之電壓脈衝及／或逐級的頻率脈衝來產生電漿之單能量離子，在此調節電壓位準或頻率位準或電壓位準的工作週期、或頻率位準之工作週期以產生單能量離子。單能量離子達到預期的蝕刻速率分佈，增加蝕刻速率，並增加選擇性。
於一些實施例中，本文所敘述之方法包括調整電壓位準和調整電壓位準的工作週期。例如，較高電壓位準之其中一者保持在低工作週期、例如大約25%或更低，且較低電壓位準的其中一者保持於較高之工作週期、例如大約75%或更高。同樣，在所述範例中，較低電壓位準小於較高電壓位準的25%。為了說明，較低電壓位準之所有振幅都小於較高電壓位準的任何振幅之大約25%，且較高電壓位準的所有振幅都大於較低電壓位準之任何振幅的大約400%。在維持較高電壓位準之狀態期間，由於較高電壓位準的較小工作週期，電漿之電漿鞘層會經歷電壓尖脈波，且沒有足夠的時間對電漿鞘層完全充電以產生高能量離子。電壓尖脈波持續時間短且相當高，其中電壓尖脈波處於較高之電壓位準。短持續時間的電壓尖脈波之後為此相當高電壓尖脈波的放電，並放電至電漿鞘層之穩定低電壓位準，因為較低的電壓位準以較高之工作週期操作。在電壓尖脈波之後放電至較低的電壓位準會產生電漿離子，所述離子回應於電漿鞘層之此低平均鞘層電壓。由於平均鞘層電壓低，電漿離子在其能量中的變動較小，及大多為單能量且足夠充能以蝕刻所期望之材料。
於諸多實施例中，敘述一方法。所述方法包括將基板承納在電漿室中以進行蝕刻。基板具有第一材料層和第二材料層。第一材料層設置於第二材料層上方。所述方法更包括識別針對蝕刻第一材料層而最佳化的第一能帶。第一能帶與針對蝕刻第二材料層而最佳化之第二能帶不同。第一能帶用於以自限於第二材料層的速率來蝕刻第一材料層，以實質上不蝕刻第二材料層。所述方法包括產生在高參數位準和低參數位準之間脈動的脈衝式射頻(RF)信號。脈衝式RF信號具有工作週期。脈衝式RF信號於高參數位準和低參數位準之間脈動，且具有工作週期以產生具有第一能帶的電漿離子。
在數個實施例中，敘述一系統。所述系統包括電漿室，所述電漿室具有用於承納待蝕刻之基板的凹槽。基板具有第一材料層和第二材料層。第一材料層設置在第二材料層上方。系統包括用於識別針對蝕刻第一材料層而最佳化之第一能帶的主機電腦。第一能帶不同於針對蝕刻第二材料層而最佳化之第二能帶。第一能帶用於以自限於第二材料層的速率來蝕刻第一材料層，以實質上不蝕刻第二材料層。系統更包括耦接至主機電腦之RF產生器。RF產生器用於產生在高參數位準和低參數位準之間脈動的脈衝式RF信號。脈衝式RF信號具有工作週期。脈衝式RF信號於高參數位準和低參數位準之間脈動，且具有工作週期以產生具有第一能帶的電漿離子。系統更包括阻抗匹配電路。阻抗匹配電路接收RF脈衝信號並輸出修改後之RF信號。電漿室接收修改後的RF信號，且作為回應，以實質上不蝕刻第二材料層之速率蝕刻第一材料層。
於諸多實施例中，敘述控制器。控制器包括處理器。處理器建構為識別針對蝕刻待放置在電漿室內以供處理的基板之第一材料層而最佳化的第一能帶。第一能帶不同於針對蝕刻基板的第二材料層而最佳化之第二能帶。第一材料層設置在第二材料層上方。第一能帶用於以自限於第二材料層的速率來蝕刻第一材料層，以實質上不蝕刻第二材料層。處理器用於控制RF產生器以產生在高參數位準和低參數位準之間脈動的脈衝式RF信號。脈衝式RF信號具有工作週期。脈衝式RF信號於高參數位準和低參數位準之間脈動，且具有工作週期以產生具有第一能帶的電漿離子。控制器包括耦接至處理器之記憶體裝置，用於儲存與第一材料層和第二材料層、第一能帶、第二能帶、高參數位準、低參數位準、和工作週期相關聯的個別資訊。
本文敘述之系統和方法的數個優點包括：與維持例如較低電壓位準之低參數位準的時間段相比，減小維持例如較高電壓位準之高參數位準的時間段。再者，於高參數位準和低參數位準之間保持至少預定量的差異。藉由減少時間段並藉由至少保持預定量之差異，在電漿室內產生大量的電漿之單能量離子。單能量離子用於蝕刻基板的頂部材料層，而實質上不蝕刻基板之底部材料層。與底部材料層相比，單能量離子增加頂部材料層的選擇性，並增加蝕刻頂部材料層之蝕刻速率。
由結合附圖的以下詳細敘述，其他態樣將變得顯而易見。
以下實施例敘述用於產生單能量離子以施行受控蝕刻操作之系統和方法。將顯而易見，可在沒有一些或所有這些具體細節之情況下實踐本實施例。於其他情況下，並未詳細地敘述眾所周知的製程操作，以免不必要地使本實施例含糊不清。
圖1為系統100之實施例的圖解，說明用於產生單能量離子之多級參數和頻率脈衝。如本文所使用，參數的範例為電壓或功率。系統100包括RF產生器RFG、主機電腦、阻抗匹配電路IMC、和電漿室。電漿室之範例包括電容耦合電漿(CCP)室。阻抗匹配電路的輸入經由RF纜線106耦接至RF產生器，且阻抗匹配電路之輸出經由RF傳輸線108耦接至電漿室的下電極LE。
RF產生器之範例為具有操作頻率以千赫(kHz)為單位的產生器。為了說明，RF產生器以200 kHz或400 kHz之頻率操作。RF產生器的另一範例係具有以百萬赫(MHz)為單位之操作頻率的產生器。為了說明，RF產生器以2 MHz、13.56 MHz、27 MHz、或60 MHz之頻率操作。
主機電腦的範例包括桌上型電腦、控制器、平板電腦、服務器、膝上型電腦、和智慧型手機等。主機電腦包括處理器和記憶體裝置。處理器耦接至記憶體裝置。如本文所使用，在一些實施例中，處理器為特定應用積體電路(ASIC)、或可程式化邏輯裝置(PLD)、或中央處理單元(CPU)、或微處理器、或微控制器。類似地，如本文所使用，於諸多實施例中，數位信號處理器為ASIC、或PLD、或CPU、或微處理器、或微控制器。而且，如本文所使用，在諸多實施例中，控制器包括記憶體裝置和ASIC、或PLD、或CPU、或微處理器。於控制器中，ASIC、或PLD、或CPU、或微處理器耦接至記憶體裝置。當作範例，控制器為微控制器。記憶體裝置之範例包括隨機存取記憶體(RAM)和唯讀記憶體(ROM)。為了說明，記憶體裝置為快閃記憶體、硬碟機、或儲存裝置等。記憶體裝置為電腦可讀媒體的範例。
如本文中所敘述，阻抗匹配電路為例如一或更多電阻器、或一或更多電容器、或一或更多電感器、或其組合之一或更多部件的網絡，使耦接至阻抗匹配電路之輸出的負載之阻抗與耦接至阻抗匹配電路的輸入之來源的阻抗匹配。二或更多部件以並聯或串聯之方式彼此耦接。耦接至阻抗匹配電路的輸出之負載的範例包括電漿室和RF傳輸線108。再者，耦接至阻抗匹配電路之輸入的來源之範例包括RF纜線106和RF產生器。
電漿室包括上電極UE和下電極。下電極嵌入例如卡盤的基板支撐件內，例如半導體晶圓之基板S放置在所述支撐件上。卡盤面對上電極。上電極耦接至接地電位。下電極和上電極的每一者由例如鋁或鋁合金之金屬所製成。
RF產生器包括數位信號處理器DSP、頻率控制器FCS1、另一頻率控制器FCS0、參數控制器PRS1、另一參數控制器PRS0、驅動器系統DRVR、和RF電源。如本文所使用，控制器為ASIC、或PLD、或CPU、或微處理器、或微控制器、或耦接至記憶體的微處理器。如本文所使用之驅動器系統的範例包括一或更多電晶體。如本文所使用，驅動器系統之另一範例包括耦接至放大器的一或更多電晶體。如本文中所使用之RF電源的範例包括RF振盪器，所述RF振盪器以射頻(例如，範圍從200 kHz到100 MHz且包括200 kHz到100 MHz之頻率)產生正弦信號。RF電源耦接至RF纜線106。
數位信號處理器耦接至參數控制器PRS1和PRS0及耦接至頻率控制器FCS1和FCS0。參數控制器PRS1和PRS0及頻率控制器FCS1和FCS0的每一者都耦接至驅動器系統，且驅動器系統耦接至RF電源。主機電腦之處理器經由例如傳送纜線、電腦網路、網際網路、或內部網路的傳送網路耦接至RF產生器的數位信號處理器。如本文所使用，傳送纜線之範例包括以並連方式傳送資料的並連傳送纜線、以串聯方式傳送資料之串連傳送纜線、或通用串列匯流排(USB)纜線。
如本文所敘述，基板用於製造一或更多半導體晶片，所述半導體晶片用在一或更多電子裝置中、例如手機、或平板電腦、或處理器、或記憶體裝置、或電視、或應用人工智慧的裝置、或屬於物聯網(IoT)之一部份的裝置。
主機電腦之處理器產生數位脈衝信號DPS1並將其經由傳送網路發送至RF產生器的數位信號處理器。數位脈衝信號DPS1具有複數狀態S1和S0，且在狀態S1和S0之間週期性地轉變。狀態S1的範例為高狀態、開通狀態、或邏輯位準1。狀態S0之範例為低狀態、關閉狀態、或邏輯位準0。應注意的是，狀態S1之發生的時間段小於狀態S0之發生的時間段。例如，數位脈衝信號DPS1之工作週期小於大約50%、例如50%、或在從50%起的統計範圍內、或於0和50%之間。為了說明，數位脈衝信號DPS1的狀態S1之事件維持約為時脈週期(例如下面所述的時脈週期C1或時脈週期C2)的總時間段之25%的時間段，其中狀態S1之事件發生且數位脈衝信號DPS1的狀態S0之事件發生。於此說明中，狀態S0的事件與狀態S1之事件為連續的。
如本文所使用，統計範圍為預定範圍、或方差、或標準差。例如，從數位脈衝信號DPS1之50%的工作週期開始之統計範圍為數位脈衝信號DPS1從狀態S1至狀態S0的轉變中之標準差。預定範圍的範例是從0至5%。為了說明，從數位脈衝信號DPS1之狀態S1至狀態S0的轉變發生在時脈週期之一半的零至5%內。其中發生數位脈衝信號DPS1之狀態S1的事件且發生數位脈衝信號DPS1之狀態S0的事件之時脈週期的大約25%之時間段的範例包括：為時脈週期之25%的時間段、及在由時脈週期之25%起的統計範圍內之時間段。作為另一說明，數位脈衝信號DPS1的狀態S1之事件為其中發生狀態S1的事件且發生數位脈衝信號DPS1之狀態S0的事件之時脈週期的總時間段之大約10%的時間段。於此說明中，狀態S0之事件與狀態S1的事件為連續的。其中發生數位脈衝信號DPS1之狀態S1的事件且發生數位脈衝信號DPS1之狀態S0的事件之時脈週期的大約10%之時間段的範例包括：為時脈週期之10%的時間段、及在由時脈週期之10%起的統計範圍內之時間段。
另外，主機電腦的處理器發送待藉由RF產生器產生之RF信號102的參數位準PRL1和RF信號102之參數位準PRL2。參數位準PRL2將於狀態S1期間產生，且參數位準PRL1將在狀態S0期間產生。參數位準PRL1和PRL2藉由主機電腦的處理器從主機電腦之記憶體裝置所識別。再者，主機電腦的處理器發送RF信號102之頻率位準F1和RF信號102的頻率位準F2。頻率位準F2將於狀態S1期間產生，且頻率位準F1將在狀態S0期間產生。頻率位準F1和F2藉由主機電腦之處理器從主機電腦的記憶體裝置識別。於接收參數位準PRL1和PRL2、及頻率位準F1和F2時，RF產生器之數位信號處理器將參數位準PRL1發送到參數控制器PRS0，用於儲存在參數控制器PRS0的記憶體裝置中，並將參數位準PRL2發送到參數控制器PRS1，用於儲存在參數控制器PRS1之記憶體裝置中，將頻率等級F1發送到頻率控制器FCS0，用於儲存在頻率控制器FCS0的記憶體裝置中，及將頻率等級F2發送到頻率控制器FCS1，用於儲存在頻率控制器FCS1之記憶體裝置中。
RF產生器的數位信號處理器判定數位脈衝信號DPS1是否具有狀態S1或S0。例如，數位信號處理器判定數位脈衝信號DPS1之邏輯位準是大於還是小於預定閾值。在判定數位脈衝信號DPS1的邏輯位準大於預定閾值時，數位信號處理器將數位脈衝信號DPS1之狀態的事件識別為S1。在另一方面，於判定數位脈衝信號DPS1之邏輯位準小於預定閾值時，數位信號處理器將數位脈衝信號DPS1的狀態之事件識別為S0。作為另一範例，數位信號處理器判定數位脈衝信號DPS1的邏輯位準為零還是一。在判定數位脈衝信號DPS1之邏輯位準為1時，數位信號處理器將數位脈衝信號136的狀態之事件識別為S1，且於判定數位脈衝信號DPS1的邏輯位準為零時，數位信號處理器將數位脈衝信號136之狀態的事件識別為S0。
在數位脈衝信號DPS1具有狀態S1之事件的時間段期間，數位信號處理器將指示狀態S1之信號發送到參數控制器PRS1和頻率控制器FCS1的每一個。再者，於數位脈衝信號DPS1具有狀態S0之事件的時間段期間，數位信號處理器將指示狀態S0之信號發送到參數控制器PRS0和頻率控制器FCS0的每一個。
再者，於數位脈衝信號DPS1具有狀態S1之事件的時間段期間，在接收指示狀態S1之信號時，參數控制器PRS1存取來自參數控制器PRS1的記憶體裝置之參數位準PRL2，並將參數位準PRL2發送到RF產生器的驅動器系統。類似地，於數位脈衝信號DPS1具有狀態S1之事件的時間段期間，在接收指示狀態S1之信號時，頻率控制器FCS1存取來自頻率控制器FCS1的記憶體裝置之頻率位準F2，並將頻率位準F2發送至RF產生器的驅動器系統。
再者，於數位脈衝信號DPS1具有狀態S0之事件的時間段期間，在接收指示狀態S0的信號時，參數控制器PRS0存取來自參數控制器PRS0之記憶體裝置的參數位準PRL1，並將參數位準PRL1發送到RF產生器之驅動器系統。類似地，於數位脈衝信號DPS1具有狀態S0的事件之時間段期間，在接收指示狀態S0的信號時，頻率控制器FCS0存取來自頻率控制器FCS0之記憶體裝置的頻率位準F1，並將頻率位準F1發送至RF產生器之驅動器系統。
於數位脈衝信號DPS1具有狀態S1的事件之時間段期間，RF產生器的驅動器系統接收參數位準PRL2和頻率位準F2，並基於參數位準PRL2和頻率位準F2產生電流信號，且將電流信號提供至RF電源。此外，在數位脈衝信號DPS1具有狀態S1之事件的時間段期間，RF電源於從驅動器系統接收電流信號時產生一部分RF信號102。在數位脈衝信號DPS1之狀態S1的事件期間，RF信號102之一部分具有參數位準PRL2和頻率位準F2。
類似地，於數位脈衝信號DPS1具有狀態S0之事件的時間段期間，RF產生器之驅動器系統接收參數位準PRL1和頻率位準F1，並基於參數位準PRL1和頻率位準F1產生電流信號，且將電流信號提供至RF電源。此外，在數位脈衝信號DPS1具有狀態S0的事件之時間段期間，RF電源於從驅動器系統接收電流信號時產生一部分RF信號102。在數位脈衝信號DPS1的狀態S0之事件期間，部分RF信號102具有參數位準PRL1和頻率位準F1。
阻抗匹配電路經由RF纜線106接收RF信號102，並使耦接至阻抗匹配電路的輸出之負載的阻抗與耦接至阻抗匹配電路之輸入的來源之阻抗匹配，以產生修改的RF信號104。修改之RF信號104從阻抗匹配電路的輸出提供至下電極。
當除了供給修改的RF信號104之外還向電漿室供給一或更多製程氣體時，電漿激發或保持於電漿室內以處理基板S。一或更多製程氣體的範例包括含氧氣體、例如O2 。一或更多製程氣體之其他範例包括含氟氣體、例如四氟甲烷(CF4 )、六氟化硫(SF6 )、六氟乙烷(C2 F6 )等。如本文所敘述，處理基板的範例包括將材料沉積在基板上、蝕刻基板、清潔基板、及濺鍍基板。
藉由產生在數位脈衝信號DPS1之狀態S1的事件期間具有參數位準PRL2及頻率位準F2、及於數位脈衝信號DPS1之狀態S1的事件期間具有參數位準PRL1及頻率位準F1之RF信號102，在電漿室內產生電漿的單能量離子用於處理基板S。應注意的是，狀態S1之事件的時間段小於狀態S0之事件的時間段。單能量離子以自限制之速率來蝕刻基板S的頂部層，而實質上不蝕刻基板S之底部層。基板S的頂部層在基板S之底部層上方並與其相鄰。
於一些實施例中，任意數量的RF產生器耦接至阻抗匹配電路。例如，附加之RF產生器經由另一RF纜線耦接至阻抗匹配電路的另一輸入，以產生RF信號並將其發送到阻抗匹配電路之另一輸入。
在諸多實施例中，代替耦接至接地電位的上電極，下電極耦接至接地電位，且上電極耦接至RF傳輸線108。
於數個實施例中，代替藉由主機電腦系統之處理器來識別，參數位準PRL1和PRL2係經由例如鍵盤、滑鼠或觸控筆的輸入裝置從使用者接收，所述輸入裝置經由輸入／輸出介面耦接至主機電腦系統之處理器。類似地，在一些實施例中，代替藉由主機電腦系統的處理器所識別，頻率位準F1及F2經由輸入裝置從使用者接收。
於一些實施例中，在此所敘述之RF信號的每一參數位準為RF信號之包絡線。例如，本文所敘述的RF信號之參數位準為RF信號的零至峰值振幅或RF信號之峰值至峰值振幅。
而且，在諸多實施例中，RF信號的參數位準包括一或更多振幅、例如RF信號的參數之振幅或值，且振幅的一或更多個不包括RF信號之參數的另一參數位準之一或更多振幅。例如，參數位準PRL1具有一或更多值，這些值均與參數位準PRL2的一或更多值不相同。
類似地，於一些實施例中，RF信號之頻率位準包括一或更多振幅、例如RF信號的頻率之振幅或值，且一或更多振幅不包括RF信號的參數之另一參數位準的一或更多振幅。例如，頻率位準F1具有一或更多值，這些值均與頻率位準F2的一或更多值不相同。
在諸多實施例中，代替複數頻率控制器FCS1和FCS0，使用一頻率控制器來控制RF電源以產生RF信號之單一頻率位準而不是複數頻率位準F1和F2。單一頻率位準包括RF信號的頻率之一或更多值。單一頻率位準代表連續的頻率波。主機電腦之處理器將RF信號的單一頻率位準之值發送到RF產生器的數位信號處理器。於接收單一頻率位準之值時，無論數位脈衝信號DPS1的狀態是S1還是S0，數位信號處理器將所述值發送到頻率控制器，用以儲存在頻率控制器之記憶體裝置中。再者，於接收單一頻率位準的值時，無論數位脈衝信號DPS1之狀態是S1還是S0，頻率控制器都將所述值發送到驅動器系統。驅動器系統基於單一頻率位準的值產生電流信號，並將電流提供至RF電源。在接收電流信號時，RF電源產生具有單一頻率位準及複數參數位準PRL1和PRL2之RF信號。
圖2顯示曲線圖202、204、206和208的實施例，以說明時脈信號210、數位脈衝信號DPS1、圖1之RF信號102的參數214、和RF信號102之頻率216。曲線圖202繪製了具有時脈週期(例如C1)的時脈信號210之邏輯位準與時間t的關係。時脈信號210是上述時脈信號的範例。時脈信號210藉由圖1之主機電腦的處理器產生。時脈信號210於邏輯位準1和邏輯位準0之間週期性地轉變。例如，時脈信號210在時脈週期C1的時間t1和時間0之間的時間段具有邏輯位準1。時脈週期C1於時間0開始。時脈信號210在時間t1從邏輯位準1轉變為邏輯位準0。邏輯位準0於時脈週期C1的時間t1和時間t2之間的時間段發生。在時脈週期C1結束之時間t2期間，時脈信號210進一步從邏輯位準0轉變為邏輯位準1。時脈信號210於時脈週期C2的時間t2和時間t3之間的時間段內具有邏輯位準1。時脈週期C2在時間t2開始。時脈信號210於時間t3從邏輯位準1轉變為邏輯位準0。邏輯位準0在時脈週期C2的時間t3和時間t4之間的時間段內發生。於時脈週期C2結束之時間t4期間，時脈信號210進一步從邏輯位準0轉變為邏輯位準1。時脈信號210在時脈週期C3的時間t4與時間t5之間的時間段內具有邏輯位準1。時脈週期C3於時間t4開始。時脈信號210在時間t5從邏輯位準1轉變為邏輯位準0。邏輯位準0於時脈週期C3的時間t5和時間t6之間的時間段內發生。在時脈週期C3結束之時間t6期間，時脈信號210進一步從邏輯位準0轉變為邏輯位準1。
時脈信號210的時脈週期、例如時脈週期C1、C2和C3週期性地重複。為了說明，時間t2和0之間的時間段等於時間t4和t2之間的時間段，且等於時間t6和t4之間的時間段。
時脈信號210具有50%之工作週期。例如，在時脈週期C1、C2和C3的每一者期間，對於時脈週期之一半，時脈信號210的邏輯位準為1，而對於時脈週期之其餘一半，邏輯位準為零。
曲線圖204繪製了數位脈衝信號DPS1與時間t的關係。數位脈衝信號DPS1在時間0從狀態S0轉變為狀態S1。狀態S0具有邏輯位準0，且狀態S1具有邏輯位準1。狀態S1之事件具有工作週期DC1，其小於時脈信號210的工作週期。例如，數位脈衝信號DPS1在時間0和時間t11之間的時間段(其小於時間t1)期間具有狀態S1。在時間t11，數位脈衝信號DPS1從狀態S1轉變為狀態S0，且於時間t11與時間t2之間的時間段保持為狀態S0。時間t11和t2之間的時間段大於時間t1和t2之間的時間段。數位脈衝信號DPS1在時間t2從狀態S0轉變為狀態S1。
數位脈衝信號DPS1於時間t2和時間t12之間的時間段期間具有狀態S1，所述時間段小於時間t2和t3之間的時間段。在時間t12，數位脈衝信號DPS1從狀態S1轉變為狀態S0，且於時間t12與時間t4之間的時間段保持為狀態S0。在時間t12和t4之間的時間段大於在時間t3和t4之間的時間段。數位脈衝信號DPS1在時間t4從狀態S0轉變為狀態S1。類似地，數位脈衝信號DPS1於時間t4與時間t13之間的時間段具有狀態S1，在時間t13與時間6之間的時間段具有狀態S0，且於時間t6和t14之間的時間段具有狀態S1。
應當注意的是，在時脈信號210之每一週期期間，有數位脈衝信號DPS1的狀態之另一事件。例如，於時脈週期C1期間，有數位脈衝信號DPS1的狀態S1的第一事件、及數位脈衝信號DPS1之狀態S0的第一事件。再者，於時脈週期C2期間，有數位脈衝信號DPS1之狀態S1的第二事件、及數位脈衝信號DPS1之狀態S0的第二事件。
曲線圖206相對時間t繪製圖1之RF信號102的參數214、例如電壓或功率。於大約時間0，RF信號102之參數214從參數位準PRL1轉變為參數位準PRL2。RF信號102的參數214在時間t11和0之間的時間段期間具有參數位準PRL2。再者，於大約時間t11，RF信號102之參數214從參數位準PRL2轉變為參數位準PRL1並在時間t11和t2之間的時間段期間保持於參數位準PRL1。例如，RF信號102具有用於時脈週期C1之至少75%的參數位準PRL1。為了說明，RF信號102對於時間t11和t2之間的時間段具有參數位準PRL1，且此時間段為時間0和t2之間的總時間段之75%。同樣，在大約時間t2，RF信號102的參數214從參數位準PRL1轉變為參數位準PRL2，並於時間t12和t2之間的時間段期間保持在參數位準PRL2。再者，於大約時間t12，參數214從參數位準PRL2轉變為參數位準PRL1，且在時間t12和t4之間的時間段期間保持於參數位準PRL1。
曲線圖206繪製RF信號102之頻率216與時間t的關係。在大約時間0，RF信號102之頻率216從頻率位準F1轉變為頻率位準F2。RF信號102的頻率216於時間t11和0之間的時間段期間具有頻率位準F2。再者，於大約時間t11，RF信號102之頻率216從頻率位準F2轉變為頻率位準F1，且在時間t11和t2之間的時間段期間保持於頻率位準F1。同樣，在大約時間t2，RF信號102之頻率216從頻率位準F1轉變為頻率位準F2，且於時間t12和t2之間的時間段期間保持在頻率位準F2。再者，於大約時間t12，頻率216由頻率位準F2轉變為頻率位準F1，並在時間t12與t4之間的時間段期間保持於頻率位準F1。
應當注意的是，參數位準PRL1比參數位準PRL2低至少大約25%。例如，參數位準PRL1大約為參數位準PRL2之25%或低於參數位準PRL2的25%。為了進一步說明，參數位準PRL1在參數位準PRL2的0和大約25%之間。作為另一說明，當參數位準PRL2為1000瓦時，參數位準PRL1小於大約250瓦或在0瓦和大約250瓦之間。又作為另一說明，參數位準PRL1在從參數位準PRL2的25%起之統計範圍內。作為另一說明，參數位準PRL1於參數位準PRL2的0和大約10%之間。
類似地，應當注意的是，頻率位準F1至少低於頻率位準F2的大約25%。例如，頻率位準F1大約為頻率位準F2之25%或低於頻率位準F2的25%。為了進一步說明，頻率位準F1在頻率位準F2的0和大約25%之間。作為另一說明，當頻率位準F2為1 MHz時，頻率位準F1小於大約0.25 MHz或在0 MHz與大約0.25 MHz之間。又作為另一說明，頻率位準F1在從頻率位準F2的25%起之統計範圍內。作為另一說明，頻率位準F1於頻率位準F2的0和大約10%之間。
還應注意的是，在一些實施例中，本文所敘述之RF信號從一位準轉變到另一位準，當RF信號於從數位脈衝信號的轉變開始之統計範圍內轉變時，大約同時發生本文所敘述的數位脈衝信號從一狀態轉變到另一狀態。例如，在從數位脈衝信號DPS1由狀態S1轉變為狀態S0之時間t11的統計範圍內，RF信號102之參數從參數位準PRL2轉變為參數位準PRL1。為了說明，RF信號102的參數在由時間t11的0到5%內之時間段期間從參數位準PRL2轉變為參數位準PRL1。
還應注意的是，當第一參數位準於由一百分比起之統計範圍內時，第一參數位準大約為在第二參數位準的該百分比。例如，當參數位準PRL1於參數位準PRL2的24%和30%之間時，參數位準PRL1大約為參數位準PRL2的25%。作為另一範例，當參數位準PRL1在參數位準PRL2的23%和28%之間時，參數位準PRL1大約為參數位準PRL2的25%。
類似地，還應注意的是，當第一頻率位準於從一百分比起之統計範圍內時，第一頻率位準大約為在第二頻率位準的該百分比。例如，當頻率位準F1於頻率位準F2的24%和30%之間時，頻率位準F1大約為頻率位準F2的25%。作為另一範例，當頻率位準F1在頻率位準F2的25%和28%之間時，頻率位準F1大約為頻率位準F2的25%。
圖3A為基板S之實施例，以與蝕刻基板S的另一材料層ML1相比，說明蝕刻基板S之材料層ML2中的選擇性。基板S具有覆蓋於材料層ML1之頂部上的材料層ML2。材料層ML1不同於材料層ML2。例如，材料層ML1之至少一化學元素與材料層ML2的至少一化學元素不同。為了說明，材料層ML2之化學性質不同於材料層ML1的化學性質。作為另一說明，材料層ML1之化學成分不同於材料層ML2的化學成分。材料層ML1之範例為金屬層、例如銅層或鋁層，且材料層ML2的範例為二氧化矽。材料層ML2之範例為氮化矽層，且材料層ML1的範例為二氧化矽層。材料層ML2之另一範例為氧化物層，且材料層ML1的範例為金屬層。材料層ML2之又另一範例為多晶矽層，且材料層ML1為二氧化矽層。再者，材料層ML1的一部分覆蓋有遮罩層，以保護所述部分不受蝕刻。
當供給具有圖2之參數214或圖2的頻率216、或其組合之圖1的RF信號102時，材料層ML2之選擇性使得蝕刻材料層ML2在實質上不蝕刻材料層ML1的情況下以自限制之速率進行蝕刻。例如，材料層ML2的選擇性大於或等於大約5：1。為了說明，與蝕刻材料層ML1之蝕刻速率相比，蝕刻材料層ML2的蝕刻速率大於或等於5：1。作為另一說明，材料層ML2之選擇性為100：1。作為又另一說明，當在蝕刻材料層ML2之後到達材料層ML1的頂部表面302時，實質上不蝕刻材料層ML1。頂部表面302與材料層ML2之底部表面相鄰。
圖3B為基板SU的實施例之圖解。於基板SU中，材料層ML1覆蓋在材料層ML2的頂部上，而不是材料層ML2覆蓋於材料層ML1之頂部上。材料層ML2的諸多部分藉由遮罩層所保護。
圖4為系統400之實施例的圖解，以說明對產生電漿室內電漿單能量離子以在自限制速率下蝕刻圖3A之材料層ML2而實質上不蝕刻圖3A的材料層ML1的參數位準PRL1和PRL2及頻率位準F1和F2之識別。系統400用於執行訓練常式或實驗室常式，其中處理基板S而不是基板SU。系統400具有與圖1之系統100相同的結構，除了系統400包括探頭402、晶圓偏壓感測器、及電流感測器。探頭402之範例包括平面式離子通量探頭和朗繆爾(Langmuir)探頭。晶圓偏壓感測器的範例包括原位直流(DC)探頭拾取針和用於測量晶圓偏壓之相關硬體。硬體耦接至DC探頭拾取針。作為範例，晶圓偏壓感測器測量在卡盤的頂部表面上之晶圓偏壓。卡盤的頂部表面面對上電極，且於卡盤的頂部表面和上電極之間形成間隙。
探頭402坐落在間隙內，且原位DC探頭拾取針坐落於卡盤的頂部表面。再者，晶圓偏壓感測器耦接至主機電腦之處理器，且電流感測器也耦接至主機電腦的處理器。主機電腦之記憶體裝置儲存對應關係、例如一對一鏈結或一對一關係，所述關係在以實質上不蝕刻基板S的材料層ML1之自限制的速率來蝕刻之基板S的材料層ML2之標識符、電漿室內的電漿之離子的離子通量之數量IF4、與離子的離子能量之由IE41至IE42的範圍之間。材料層ML2的標識符係與材料層ML2相關聯之資訊的範例。材料層之標識符的範例包括字母數字代碼、或數字之組合、或數字和字母的組合，其將材料層與另一材料層區分開。從IE41至IE42之範圍係當蝕刻基板S時在離子通量與離子能量之間的關係之於半峰全寬(FWHM)處的範圍，且數量IF4是在FWHM處之數量。
主機電腦的處理器提供其他複數參數位準、例如用於另一數位脈衝信號DPS5之狀態S1的參數位準PRL5S1和用於另一數位脈衝信號DPS5之狀態S0的參數位準PRL5S0，DPS5與圖2之數位脈衝信號DPS1不同。例如，另一數位脈衝信號DPS5具有與數位脈衝信號DPS1的工作週期DC1不同之工作週期DC5。再者，其他參數位準PRL5S1和PRL5S0不同於圖2的參數位準PRL1和PRL2。例如，用於另一數位脈衝信號DPS5之狀態S1的其他參數位準PRL5S1之第一個、與用於另一數位脈衝信號DPS5的狀態S0之其他參數位準PRL5S0的第二個之間的差值為大於或小於參數位準PRL1和PRL2之間的差值。
此外，主機電腦之處理器提供其他複數頻率位準、例如用於另一數位脈衝信號DPS5的狀態S1之頻率位準f5S1和用於另一數位脈衝信號DPS5的狀態S0之頻率位準f5S0。例如，其他頻率位準f5S1和f5S0不同於頻率位準F1和F2。為了說明，用於另一數位脈衝信號DPS5的狀態S1之另一頻率位準f5S1的第一個與用於另一數位脈衝信號DPS5的狀態S0之另一頻率位準f2S0的第二個之間的差值為大於或小於頻率位準F1和F2之間的差值。
以與上述用於產生具有參數位準PRL1和PRL2及頻率位準F1和F2之RF信號102類似的方式，當從主機電腦系統之處理器接收另一數位脈衝信號DPS5、其他頻率位準f5S1和f5S0、及其他參數位準PRL5S1和PRL5S0時，下面在圖5中顯示具有其他參數位準PRL5S1及PRL5S0及其他頻率位準f5S1及f5S0之另一RF信號504藉由RF產生器所產生。阻抗匹配電路使負載的阻抗與電源之阻抗匹配，以從另一RF信號504產生另一修改的RF信號506(圖5)，並將所述之另一修改的RF信號發送到電漿室之下電極。當將一或更多製程氣體供應到電漿室的上電極和卡盤之間的間隙時，除了將另一修改之信號506供應到下電極之外，電漿也激發或產生在電漿室內。
當電漿基於另一修改的信號506激發或產生在電漿室內時，晶圓偏壓感測器測量於卡盤之頂部表面的晶圓偏壓。所測量之晶圓偏壓藉由至主機電腦的處理器之晶圓偏壓感測器所提供。處理器計算來自晶圓偏壓的電漿室內之電漿離子的離子能量之範圍。例如，處理器將離子能量的範圍計算為： Ei = (Vdc + Vpeak)                                                         (1) 在此Ei係離子能量之範圍，Vdc係於卡盤的頂部表面所測量之晶圓偏壓，而Vpeak係在卡盤的頂部表面之零至峰值電壓。應注意的是，作為範例，Vdc具有負值，且Vpeak具有正值或負值。Ei之範例係從IE51到IE52的範圍，下面參考圖5進行敘述。作為範例，藉由耦接至卡盤之電壓感測器(未示出)(例如電壓探頭)等等測量零至峰值電壓Vpeak。應注意的是，晶圓偏壓Vdc具有一範圍之值及／或零至峰值電壓Vpeak具有一範圍的值，為此計算範圍Ei。離子能量之從IE51到IE52的範圍儲存在主機電腦之記憶體裝置中。
再者，探頭402具有例如以平方公分等為單位測量的表面積，且於電漿室內旋轉。探頭402旋轉以收集在探頭402之表面積上方的電漿室內之電漿離子的離子電流，以產生電信號，並將電信號發送到電流感測器。電流感測器測量來自電信號之電流量，並將所述電流量提供至主機電腦的處理器。主機電腦之處理器計算探頭402的每單位表面積之電流量，以計算離子通量IF5，這將於下面參考圖5敘述。電漿的每一離子都產生預定量之電流。處理器儲存在主機電腦的記憶體裝置內計算之離子通量IF5。
處理器判定所計算的離子通量IF5是否於距所述離子通量IF4之預設範圍內，且更判定從IE51到IE52的範圍是否在從範圍IE41至IE42之預定窗內。例如，處理器判定所計算的離子通量IF5是否於距所述離子通量之值IF4的預定百分比、例如0%至10%內，並判定範圍IE51至IE52中之最低值是否在距所述離子能量的最小值IE41之預設百分比內，且範圍IE51至IE52中的最高值係於距所述離子能量之最高值IE42的預設百分比內。為了說明，處理器判定所計算之離子通量IF5是否與離子通量IF4相同，並判定範圍IE51至IE52是否與範圍IE41至IE42相同。離子通量的預設範圍和離子能量之預定窗儲存在主機電腦的記憶體裝置內。
於判定所計算之離子通量IF5不在由離子通量IF4的預設範圍內、或離子能量之IE51至IE52範圍不在IE41至IE41範圍的預定窗內、或另一數位脈衝信號DPS5之工作週期DC5不在由工作週期DC1的預先計算範圍內時，主機電腦之處理器將其他參數位準PRL5S1和PRL5S0改變為不同之參數位準、例如參數位準PRL2和PRL1，或將其他頻率位準f5S1和f5S0改變為不同的頻率位準、例如頻率位準F2和F1，或將另一數位脈衝信號DPS5之工作週期DC5改變為不同的工作週期、例如數位脈衝信號DPS1之工作週期DC1，或改變其他參數位準、其他頻率位準、和另一數位脈衝信號DPS5的工作週期之二或更多者。處理器將不同的參數位準、不同之頻率位準提供至RF產生器，及／或將不同的工作週期提供至RF產生器。RF產生器基於不同之工作週期產生具有不同的參數位準及／或不同之頻率位準的不同RF信號、例如RF信號102，並將不同之RF信號發送到阻抗匹配電路。阻抗匹配電路從不同的RF信號產生不同之經修改的RF信號、例如經修改之RF信號104，並將不同的經修改之RF信號發送到下電極。
當將不同的經修改之RF信號供給至下電極並將一或更多製程氣體供給至電漿室時，晶圓偏壓感測器測量不同的晶圓偏壓，且電流感測器測量來自從探頭402所接收之不同電信號的不同電流量。主機電腦系統之處理器以與上述類似的方式使用方程式(1)來計算離子能量之不同範圍。再者，處理器以與上述類似的方式從不同之電流量計算不同量的離子通量。處理器更判定離子能量之不同範圍係於從範圍IE41到IE42的預定窗內。例如，處理器判定不同範圍之離子能量與範圍IE41至IE42相同。再者，處理器判定不同量的離子通量係於由離子通量IF4之預設範圍內。例如，處理器判定不同量的離子通量與離子通量IF4相同。
在判定不同範圍之離子能量係於從離子能量的範圍IE41至IE42之預定窗內且不同量的離子通量係在距所述離子通量IF4之預設範圍內時，處理器在主機電腦的記憶體裝置內儲存例如參數位準PRL1和PRL2之不同參數位準、例如頻率位準F1和F2的不同頻率位準、及例如工作週期DC1之不同工作週期。處理器使離子通量IF4、離子能量的範圍IE41至IE42、參數位準PRL1、參數位準PRL2、頻率位準F1、頻率位準F2、和工作週期DC1之間發生聯繫、例如建立一對一的對應關係、或映射、或鏈結，並將所述之一對一的對應關係儲存在主機電腦之記憶體裝置內。
應注意的是，藉由供應具有參數位準PRL1和參數位準PRL2或具有頻率位準F1和F2之RF信號102，且基於工作週期DC1而產生，材料層ML2在自限制的速率下蝕刻，而實質上不蝕刻材料層ML1。例如，回應於接收修改之RF信號104，電漿室以自限制的速率蝕刻材料層ML2，而實質上不蝕刻材料層ML1。在接收RF信號102時，從阻抗匹配電路輸出修改後之RF信號104。為了說明，於從阻抗匹配電路和一或更多製程氣體接收修改後的RF信號104時，電漿室以自限制之速率蝕刻材料層ML2，而實質上不蝕刻材料層ML1。上面所說明的圖1和圖2提供在基板S之處理期間具有參數位準PRL1和PRL2及／或頻率位準F1和F2的RF信號102之應用，以自限制的速率蝕刻材料層ML2，而實質上不蝕刻材料層ML1。例如，主機電腦之處理器從輸入裝置接收要在基板S內蝕刻材料層ML2的指示。處理器存取由IE41至IE42之離子能量範圍和離子通量IF4，以識別離子能量範圍和離子通量，其與以自限制的速率蝕刻材料層ML2而實質上不蝕刻材料層ML1對應、例如具有一鏈結、與之映射、或與之具有一對一的關係。處理器存取對應於從IE41到IE42之離子能量範圍和離子通量IF4的參數位準PRL1和PRL2及／或頻率位準F1和F2，並以上述方式控制RF產生器以產生RF信號102。當藉由RF產生器供應RF信號102時，蝕刻基板S以在自限制之速率下蝕刻材料層ML2，而實質上不蝕刻材料層ML1。
圖5為系統500的實施例之圖解，以藉由供應具有參數位準PRL5S1和PRL5S0、及／或頻率位準f5S1和f5S0、及工作週期DC5的RF信號504，說明以自限制之速率施行材料層ML1的蝕刻而實質上不蝕刻材料層ML2。系統500用於執行訓練常式或實驗室常式，其中處理基板SU而不是基板S。系統500在結構上與圖4之系統400相同，除了於系統500中以外，在電漿室內正處理與基板S不同的基板SU。
主機電腦之記憶體裝置儲存以自限制的速率蝕刻基板SU之材料層ML1的標識符而實質上不蝕刻基板SU之材料層ML2、電漿室內的電漿離子之離子通量的數量IF5、及離子的離子能量之從IE51至IE52的範圍之間的對應關係、例如一對一的鏈結或一對一之關係。材料層ML1的標識符為與材料層ML1相關聯之資訊的範例。當蝕刻基板SU時，從IE51到IE52之範圍是於離子通量和離子能量之間的關係之FWHM的範圍，且數量IF5為在FWHM之數量。
於圖5的訓練常式期間，主機電腦之處理器提供複數參數位準，例如用於數位脈衝信號DPS1的狀態S1之參數位準PRL2和用於數位脈衝信號DPS1的狀態S0之參數位準PRL1。而且，主機電腦的處理器提供複數頻率位準，例如用於數位脈衝信號DPS1的狀態S1之頻率位準F2和用於數位脈衝信號DPS1的狀態S0之頻率位準F1。
在圖5的訓練常式期間，以與上述用於產生具有參數位準PRL5S1和PRL5S0及頻率位準f5S1和f5S0之RF信號504類似的方式，在由主機電腦系統之處理器接收數位脈衝信號DPS1、頻率位準F2和F1、及參數位準PRL2和PRL1時，上面在圖4中顯示具有參數位準PRL2和PRL1與頻率位準F2和F1的RF信號102藉由RFL產生器來產生。於圖5之訓練常式期間，阻抗匹配電路將負載的阻抗與電源之阻抗匹配，以從RF信號102產生修改的RF信號104(圖4)，並將修改之RF信號104發送到電漿室的下電極。另外，在圖5之訓練程式期間，當將一或更多製程氣體供應到上電極和電漿室的卡盤之間的間隙時，除了將修改之信號104供給下電極之外，電漿於電漿室內激發或產生。
在圖5的訓練常式期間，當基於修改後之信號104在電漿室內激發電漿或產生電漿時，晶圓偏壓感測器測量卡盤表面的晶圓偏壓。於圖5之訓練程式期間測量的晶圓偏壓藉由晶圓偏壓感測器提供至主機電腦之處理器。處理器在來自晶圓偏壓的電漿室內計算電漿離子之離子能量的範圍。例如，於圖5之訓練常式中，處理器藉由應用方程式(1)計算所述範圍。在圖5的訓練常式期間所計算之Ei的範例係從IE41到IE42之範圍，其係上面參考圖4所敘述。再者，於此範例中，藉由耦接到卡盤的電壓感測器(未示出)測量零至峰值電壓Vpeak。在圖5之訓練程式期間所判定的離子能量之由IE 41至IE 42的範圍係儲存於主機電腦之記憶體裝置中。
再者，於藉由使用在其中處理基板SU的系統500所執行之訓練常式期間，以與上述用於計算離子通量IF5的方式類似之方式，主機電腦的處理器計算探頭402的每單位表面積之電流量，以計算離子通量IF4。處理器儲存在主機電腦的記憶體裝置內所計算之離子通量IF4。
處理器判定所計算的離子通量IF4是否於從儲存在記憶體裝置內的離子通量IF5起之預設範圍內，並進一步判定於圖5的訓練常式期間所計算之IE41至IE42起之範圍是否於從儲存在記憶體裝置內之IE51至IE52起之範圍的預定窗內。例如，處理器由離子通量的值IF5判定在圖5之訓練常式期間所計算的離子通量IF4是否於預設百分比、例如0%到10%內，並由從IE51至IE52之範圍中的離子能量之最低值判定範圍IE41至IE42中的最低值是否在預設百分比內，且由從離子能量起之IE51至IE52範圍中的最高值，範圍IE41至IE42中之最高值於預設百分比內。為了說明，處理器判定所計算的離子通量IF4是否與離子通量IF5相同，並判定範圍IE41至IE42是否與範圍IE51至IE52相同。
在由儲存於記憶體裝置內之離子通量IF5判定在圖5的訓練常式期間計算出之離子通量IF4不在預設範圍內時、或於圖5的訓練常式期間由儲存在記憶體裝置內之IE51至IE52範圍所計算出的離子能量之IE41至IE42範圍不在預定窗內時、或數位脈衝信號DPS1的工作週期DC1不在從工作週期DC5預先計算出之範圍內時，主機電腦的處理器將參數位準PRL2和PRL1改變為例如參數位準PRL5S1和PRL5S0之經改變的參數位準，或將頻率位準F1和F2改變為例如頻率位準f5S1和f5S0之經改變的頻率位準，或將數位脈衝信號DPS1之工作週期DC1改變為例如工作週期DC5的經改變之工作週期，或改變參數位準PRL2和PRL1、頻率位準F1和F2、和數位脈衝信號DPS1的工作週期DC1之二或更多者。處理器將改變的參數位準、改變之頻率位準提供至RF產生器，及／或將改變的工作週期提供至RF產生器。RF產生器產生改變之RF信號、例如RF信號504，其具有基於改變的工作週期之改變的參數位準及／或基於改變之工作週期的改變之頻率位準，並將改變的RF信號發送到阻抗匹配電路。阻抗匹配電路從改變之RF信號產生改變的經修改RF信號、例如經修改之RF信號506，且將改變的經修改RF信號發送到下電極。
當將改變之經修改RF信號供給至下電極並將一或更多製程氣體供給至電漿室時，晶圓偏壓感測器測量改變的晶圓偏壓，且電流感測器從由探頭402所接收之改變的電信號測量改變之電流量。電腦系統的處理器以與上述類似之方式使用方程式(1)計算離子能量的變化範圍。再者，處理器以與上述類似之方式，由改變的電流量來計算改變之離子通量的數量。處理器進一步從儲存於記憶體裝置內之範圍IE51至IE52判定離子能量的改變範圍係在預定窗內。例如，處理器判定離子能量之改變範圍與儲存於記憶體裝置內的範圍IE51至IE54相同。再者，處理器從儲存於記憶體裝置內之離子通量IF5判定離子通量的改變量在預定範圍內。例如，處理器判定離子通量之改變量與儲存於記憶體裝置內的離子通量IF5相同。
在判定離子能量之改變範圍於從離子能量的範圍IE51至IE52之預定窗內、且離子通量的改變量在從離子通量IF5之預設範圍內時，處理器將改變的參數位準(例如參數位準PRL5S1和PRL5S0)、改變之頻率位準(例如頻率位準f5S1和f5S0)、及改變的工作週期(例如工作週期DC5)儲存於主機電腦之記憶體裝置內。處理器使離子通量IF5、離子能量的IE51至IE52範圍、參數位準PRL5S1、參數位準PRL5S0、頻率位準f5S1、頻率位準f5S0、和工作週期DC5之間發生關聯，例如建立一對一的對應關係或映射或鏈結。應注意的是，藉由供給具有參數位準PRL5S1及參數位準PRL5S0或具有頻率位準f5S1及f5S0之RF信號504，並基於工作週期DC5產生，以自限制的速率蝕刻材料層ML2而實質上不蝕刻材料層ML1。
在諸多實施例中，代替複數頻率控制器FCS1和FCS0，使用一頻率控制器來控制RF電源以產生RF信號之單一頻率位準而不是複數頻率位準f5S1和f5S0。單一頻率位準包括RF信號的頻率之一或更多值。單一頻率位準代表連續的頻率波。主機電腦之處理器將RF信號的單一頻率位準之值發送到RF產生器的數位信號處理器。於接收單一頻率位準之值時，無論數位脈衝信號DPS5的狀態是S1還是S0，數位信號處理器將所述值發送到頻率控制器，用以儲存在頻率控制器之記憶體裝置中。再者，於接收單一頻率位準的值時，無論數位脈衝信號DPS5之狀態是S1還是S0，頻率控制器將所述值發送到驅動器系統。驅動器系統基於單一頻率位準的值產生電流信號，並將電流提供至RF電源。在接收電流信號時，RF電源產生具有單一頻率位準及複數參數位準PRL5S0和PRL5S1之RF信號。
應注意的是，藉由供給具有參數位準PRL5S1和參數位準PRL5S0或具有頻率位準f5S1和f5S0並基於工作週期DC5產生之RF信號504，在自限制的速率下蝕刻材料層ML1，而實質上不蝕刻材料層ML2。例如，主機電腦之處理器從輸入裝置接收要於基板SU內蝕刻材料層ML1的指示。處理器存取從IE51到IE52之範圍的離子能量和離子通量IF5，以識別離子能量範圍和離子通量對應於以自限制之速率蝕刻材料層ML1而實質上不蝕刻材料層ML2、例如與其具有一鏈結、映射、或一對一的關係。處理器存取參數位準PRL5S1和PRL5S0及／或與從IE51到IE52之離子能量範圍和離子通量IF5對應之頻率位準f5S1和f5S0，並以上述方式控制RF產生器來產生RF信號504。當藉由RF產生器供給RF信號504時，蝕刻基板SU，以自限制的速率蝕刻材料層ML1而實質上不蝕刻材料層ML2。例如，回應於從阻抗匹配電路接收修改之RF信號506，電漿室以自限制的速率蝕刻材料層ML1而實質上不蝕刻材料層ML2。在接收RF信號504時，從阻抗匹配電路輸出修改之RF信號506。為了說明，於從阻抗匹配電路和一或更多製程氣體接收修改的RF信號506時，電漿室以自限制之速率來蝕刻材料層ML1而實質上不蝕刻材料層ML2。
在一些實施例中，本文所敘述的藉由RF產生器的數位信號處理器所施行之一或更多操作係藉由主機電腦的處理器來施行。
於數個實施例中，本文所敘述如藉由RF產生器之數位信號處理器所施行的一或更多操作；及／或本文所敘述如藉由頻率控制器FCS1所施行的一或更多操作；及／或本文所敘述如藉由頻率控制器FCS0所施行之一或更多操作；及／或本文所敘述如藉由參數控制器PRS1所施行的一或更多操作；及／或本文所敘述如藉由參數控制器PRS0所施行之一或更多操作係藉由主機電腦之處理器施行。
在諸多實施例中，本文所敘述如藉由主機電腦的處理器所施行之一或更多操作係藉由RF產生器的數位信號處理器施行。
於一些實施例中，RF產生器之參數控制器PRS1和PRS0及／或RF產生器的頻率控制器FCS1和FCS0係藉由RF產生器之數位信號處理器執行的電腦程式之電腦程式模組。
圖6為說明離子通量和離子能量之間的關係之曲線圖600的實施例。離子能量以電子伏特(eV)為單位測量。曲線圖600說明複數繪圖602、604、606、608、612、614和616。繪圖602是在圖2之數位脈衝信號DCS1的狀態S1期間將200V之偏向電壓施加至下電極時產生，且於數位脈衝信號DCS1的狀態S0期間將20V之偏向電壓施加至圖1的下電極。再者，當數位脈衝信號DCS1之狀態S1的工作週期為10%時，產生繪圖602。例如，數位脈衝信號DCS1之狀態S1的每一事件佔圖2之時脈信號210的對應時脈週期之10%，數位脈衝信號DCS1的狀態S0之每一事件佔對應時脈週期的其餘90%。為了說明，繪圖602為基於圖1之RF信號102產生的。用於繪圖602之平均偏向電壓為40V。
繪圖602的FWHM 610大約為23eV，電漿室內之一小部分電漿離子具有大於大約23eV的離子能量分佈。應注意的是，23 eV代表電漿室內之電漿的單能量離子之能量分佈的範例。在FWHM 610處，繪圖602具有從IE61之離子能量值到IE62的離子能量值之離子能量，且具有離子通量值。
當40 V的連續波偏向電壓施加至下電極時，產生繪圖604。當藉由RF產生器所產生的RF信號不在複數參數位準(例如參數位準PRL1和PRL2)之間轉換，且不在複數頻率位準(例如頻率位準F1和F2)之間轉換時，施加連續波偏向電壓。例如，於複數參數位準之間不轉變的RF信號之單一參數位準的任何二值之間的標準差在0%至20%的範圍內。為了說明，於複數參數位準之間不轉變的RF信號之單一參數位準的任何二值之間的標準差在0%至10%的範圍內。
當於數位脈衝信號DCS1之狀態S1期間將300 V偏向電壓施加到下電極、及在數位脈衝信號DCS1的狀態S0期間將30 V偏向電壓施加到下電極時，產生繪圖606。再者，當數位脈衝信號DCS1之狀態S1的工作週期為10%時，產生繪圖606。為了說明，繪圖606為基於RF信號102產生。而且，繪圖608是在將60V之連續波偏向電壓施加至下電極時產生。用於繪圖606的時間平均偏向電壓大約為60V。
當在數位脈衝信號DCS1之狀態S1期間將300 V偏向電壓施加至下電極、及於數位脈衝信號DCS1的狀態S0期間將100 V偏向電壓施加至圖1之下電極時，產生繪圖612。再者，當數位脈衝信號DCS1的狀態S1之工作週期為25%時，產生繪圖612。例如，數位脈衝信號DCS1的狀態S1之每一事件佔圖2的時脈信號210之對應時脈週期的25%，且數位脈衝信號DCS1之狀態S0的每一事件佔對應時脈週期之其餘75%。為了說明，繪圖612是基於圖1的RF信號102產生。
再者，當於數位脈衝信號DCS1之狀態S1期間將300 V偏向電壓施加至下電極、及在數位脈衝信號DCS1的狀態S0期間將30 V偏向電壓施加至下電極時，產生繪圖614。再者，當數位脈衝信號DCS1之狀態S1的工作週期為25%時，產生繪圖614。當將300V之連續波偏向電壓施加至下電極時，產生繪圖616。
應注意的是，於一些實施例中，本文所敘述之多態偏向電壓提供RF信號102的諸多範例。例如，具有數位脈衝信號DCS1的10%工作週期而在200V和20V之間轉變的偏向電壓與RF信號102之電壓相同。作為另一範例，具有數位脈衝信號DCS1的10%工作週期而在300V和30V之間轉變的偏向電壓與RF信號102之電壓相同。作為又另一範例，具有數位脈衝信號DCS1的25%工作週期而在300V和100V之間轉變的偏向電壓與RF信號102之電壓相同。作為另一範例，具有數位脈衝信號DCS1的25%工作週期而在300V和30V之間轉變的偏向電壓與RF信號102之電壓相同。
還應注意的是，對於40 V之連續波偏向電壓，繪圖602與繪圖604相比具有更窄的離子能量分佈。例如，在FWHM 610處，繪圖602與繪圖604之FWHM相比更窄。離子能量的更窄分佈促進電漿室內的電漿之單能量離子的產生，以蝕刻例如圖3A之材料層ML2的第一材料層，而實質上不蝕刻例如圖3A的材料層ML1的第二材料層，其係於第一材料層下方。還應注意的是，對於繪圖602和604用之相同數量的平均偏向電壓、例如用於繪圖602之平均偏向電壓為40 V，且用於繪圖604的平均偏向電壓為40 V，則比較於當施加連續波RF信號時，當施加RF信號102(其為多態RF信號)時達成離子能量之更窄分佈。40V、60V、和300V的連續波偏向電壓提供連續波RF信號之電壓的諸多範例。
還應注意的是，當RF信號102的第一電壓相較於RF信號102之第二電壓最佳化時產生繪圖602。供給RF信號102之第二電壓以產生繪圖606。將RF信號102的第二電壓修改、例如改變或減小至RF信號102之第一電壓，以最佳化第二電壓來達成第一電壓。例如，用於產生繪圖602的200V之參數位準PRL2低於用來產生繪圖606的300V之參數位準PRL2。而且，用於產生繪圖602的20V之參數位準PRL1低於用以產生繪圖606的30V之參數位準PRL1。當作範例，將30 V的參數位準PRL1修改(例如改變或減少)至20 V之參數位準PRL1，以最佳化30 V的參數位準PRL1。繪圖602與繪圖606相比具有離子能量之更窄分佈。例如，FWHM 610與繪圖606的FWHM相比更窄。
類似地，應注意的是，當RF信號102的第二電壓相較於RF信號102之第三電壓最佳化時，產生繪圖606。RF信號102之第三電壓修改(例如改變或減少)至RF信號102的第二電壓，以最佳化第三電壓來達成第二電壓。供給RF信號102之第三電壓以產生繪圖612。例如，用於產生繪圖606的10%之工作週期值低於用以產生繪圖612的25%之工作週期值。為了說明，將25%的工作週期值修改(例如改變或減少)至10%之工作週期值，以最佳化25%的工作週期。10%和25%之工作週期值的每一個為工作週期DC1之範例。與繪圖612相比，繪圖606具有離子能量的更窄分佈。例如，與繪圖612之FWHM相比，繪圖606的FWHM更窄。
圖7為說明離子通量和離子能量之間的關係之曲線圖700的實施例。曲線圖700說明複數繪圖702、704、708、710和716。當在圖2之數位脈衝信號DCS1的狀態S1期間將75V之偏向電壓施加至下電極、和於數位脈衝信號DCS1的狀態S0期間將8V之偏向電壓施加至圖1的下電極時，產生繪圖702。再者，當數位脈衝信號DCS1之狀態S1的工作週期為10%時，產生繪圖702。為了說明，繪圖702係基於圖1之RF信號102產生。再者，當圖1的RF信號102用於以自限制速率蝕刻基板S的材料層ML2而實質上不蝕刻基板S之材料層ML1時，產生繪圖702。在繪圖702的FWHM 712處，繪圖702之範圍從IE41的離子能量到IE42之離子能量，且具有IF4的離子通量值。例如，於FWHM 712處，電漿室內之電漿離子為單能量的且具有分佈為大約20eV之離子能量。應當注意的是，當用於產生具有大約23eV之FWHM的離子能量的數位脈衝信號DCS1之狀態S1的參數位準減小時，且當用於產生具有大約23eV之FWHM的離子能量的數位脈衝信號DCS1之狀態S0的參數位準亦減小時，離子能量之FWHM從大約23eV減小至大約20eV。與來自圖6的IE61-IE62之離子能帶相比，最佳化來自IE41-IE42的能帶用於以自限制之速率蝕刻材料層ML2而實質上不蝕刻材料層ML1。對於圖6的繪圖602，與具有大於23 eV的離子能量分佈之複數離子相比，較低數量的離子具有比大約20 eV更大之離子能量分佈。
當在數位脈衝信號DCS1的狀態S1期間將100 V之偏向電壓施加至下電極、且於數位脈衝信號DCS1的狀態S0期間將10 V之偏向電壓施加至下電極時，產生繪圖704。再者，當數位脈衝信號DCS1的狀態S1之工作週期為10%時，產生繪圖704。為了說明，基於RF信號102產生繪圖704。
當在數位脈衝信號DCS1的狀態S1期間將150 V之偏向電壓施加至下電極、並於數位脈衝信號DCS1的狀態S0期間將10 V之偏向電壓施加至圖1的下電極時，產生繪圖708。再者，當數位脈衝信號DCS1之狀態S1的工作週期為10%時，產生繪圖708。為了說明，基於圖1之RF信號102產生繪圖708。
再者，當在數位脈衝信號DCS1的狀態S1期間將200 V之偏向電壓施加至下電極、並於數位脈衝信號DCS1的狀態S0期間將20 V之偏向電壓施加至下電極時，產生繪圖710。再者，當數位脈衝信號DCS1的狀態S1之工作週期為10%時，產生繪圖710。
當圖5的RF信號504用於以自限制速率蝕刻基板SU之材料層ML1而實質上不蝕刻基板SU的材料層ML2時，產生繪圖716。繪圖714具有FWHM 714。在繪圖716之FWHM 714處，繪圖716的範圍從IE51的離子能量至IE52之離子能量，且具有IF5的離子通量值。
應注意的是，從離子能量IE51變動至離子能量IE52之離子能帶不同於從離子能量IE41變動至離子能量IE42的離子能帶。當作範例，從離子能量IE51變動至離子能量IE52之離子能帶內的離子能量之大部分值與從離子能量IE41變動至離子能量IE42的離子能帶內之離子能量的大部分值不重疊。為了說明，從離子能量IE51變動至離子能量IE52之離子能帶內的離子能量之小於10%值與從離子能量IE41變動至離子能量IE42之離子能帶內的離子能量之小於10%值相同。作為另一說明，從離子能量IE51變動至離子能量IE52的離子能帶內之離子能量的小於25%值與從離子能量IE41變動至離子能量IE42的離子能帶內之離子能量的小於25%值相同。當從離子能量IE51變動至離子能量IE52之離子能帶與從離子能量IE41變動至離子能量IE42的離子能帶不同時，從離子能量IE41變動至離子能量IE42之離子能量實質上不包括從離子能量IE51變動至離子能量IE52的離子能量。
應注意的是，在一些實施例中，本文敘述之多態偏向電壓提供RF信號102的諸多範例。例如，具有數位脈衝信號DCS1之10%工作週期、於75V和8V之間轉變的偏向電壓與RF信號102之電壓相同。作為另一範例，具有數位脈衝信號DCS1的10%工作週期、在100 V和10 V之間轉變的偏向電壓與RF信號102之電壓相同。作為又另一範例，具有數位脈衝信號DCS1的10%工作週期、於150 V和10 V之間轉變的偏向電壓與RF信號102之電壓相同。作為另一範例，具有數位脈衝信號DCS1的10%工作週期、在200 V至20 V之間轉變的偏向電壓與RF信號102之電壓相同。
應注意的是，用於數位脈衝信號DCS1之每一狀態，隨著偏向電壓中的減小，離子能量之分佈變窄，這說明產生大量的單能量離子，用以在自限制之速率下蝕刻材料層ML2而實質上不蝕刻材料層ML1。例如，當RF信號102的第一電壓與RF信號102之第二電壓相比被最佳化時，產生繪圖702。RF信號102的第二電壓被修改(例如改變或減小)至RF信號102之第一電壓，以最佳化第二電壓來達成第一電壓。供給RF信號102的第二電壓以產生繪圖704。例如，用於產生繪圖702之75V的參數位準PRL2低於用以產生繪圖704之100V的參數位準PRL2。而且，用於產生繪圖702之8V的參數位準PRL1低於用以產生繪圖704之10V的參數位準PRL1。與繪圖704相比，繪圖702具有更窄之離子能量分佈。例如，與繪圖704的FWHM相比，FWHM 712更窄。
持續範例，當與RF信號102之第三電壓相比最佳化RF信號102的第二電壓時，產生繪圖704。供給RF信號102之第三電壓以產生繪圖708。RF信號102的第三電壓被修改(例如改變或減小)至RF信號102之第二電壓，以最佳化第三電壓來達成第二電壓。例如，用於產生繪圖704的100 V之參數位準PRL2低於用以產生繪圖708的150 V之參數位準PRL2。與繪圖708相比，繪圖704具有更窄的離子能量分佈。例如，繪圖704之FWHM與繪圖708的FWHM相比較窄。
而且，持續範例，當比較於RF信號102之第四電壓最佳化RF信號102的第三電壓時，產生繪圖708。RF信號102之第四電壓修改(例如改變或減小)為RF信號102的第三電壓，以最佳化第四電壓來達成第三電壓。供給RF信號102之第四電壓以產生繪圖710。例如，用於產生繪圖708的150V之參數位準PRL2低於用以產生繪圖710的200V之參數位準PRL2。與繪圖710相比，繪圖708具有較窄的離子能量分佈。例如，與繪圖710之FWHM相比，繪圖708的FWHM較窄。
圖8為曲線圖800之實施例，說明電漿室內所形成的電漿之電漿鞘層的電壓與時間t之間的關係，時間t以微秒(µs)為單位測量。曲線圖800具有繪圖802，其說明在圖2之數位脈衝信號DCS1的狀態S1和S0之間具有變化的電漿鞘層之充電和放電。於數位脈衝信號DCS1的狀態S1期間，電漿鞘層在時間段Ton內快速地放電，且於數位脈衝信號DCS1之狀態S0期間，電漿鞘層在時間段Toff內充電。因為圖1的RF信號102以工作週期DC1中之減小和參數位準PRL1和PRL2中的減小來最佳化，所以電漿鞘層之平均電壓隨時間減小。電漿鞘層的平均電壓中之減小使電漿室內的電漿離子之離子能量穩定，以與材料層ML1相比增加材料層ML2的選擇性。
本文所敘述之實施例能以諸多電腦系統配置來實踐，所述配置包括手持式硬體單元、微處理器系統、基於微處理器或可編程的消費電子產品、小型電腦、大型電腦等。實施例亦可在分佈式計算環境中實踐，於此藉由經過網路鏈結之遠端處理硬體單元所施行的任務。
在一些實施例中，控制器為系統之一部分，其可為上述範例的一部分。此等系統包括半導體處理配備，包括一或更多處理工具、一或更多腔室、一或更多用於處理之平台及／或特定的處理部件(晶圓臺座、氣流系統等)。這些系統與電子裝置整合在一起，用於在處理半導體晶圓或基板之前、期間、和之後控制其操作。電子裝置稱為「控制器」，其可控制一或更多系統的諸多部件或子零件。取決於處理要求及／或系統類型，對控制器進行編程以控制本文所揭示之任何製程，包括製程氣體的輸送、溫度設定(例如加熱及／或冷卻)、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流速設定、流體輸送設定、位置和操作設定、晶圓傳送進出工具與其他工具及／或耦接至系統或與系統介接之負載鎖定室。
廣義上講，在諸多實施例中，控制器定義為具有諸多積體電路、邏輯、記憶體及／或軟體的電子裝置，其接收指令、發布指令、控制操作、啟用清潔操作、啟用端點測量等等。積體電路包括呈儲存程式指令之韌體形式的晶片、數位信號處理器(DSPs)、定義為特定應用積體電路(ASIC)之晶片、PLDs及／或一或更多微處理器、或執行程式指令(例如，軟體)的微控制器。程式指令為以諸多單獨設定(或程式檔案)之形式傳遞給控制器的指令，其定義用於在半導體晶圓或系統上或針對半導體晶圓或系統執行參數、因數、變量等。於一些實施例中，程式指令可為藉由製程工程師所定義之配方的一部分，以在晶圓的一或更多層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及／或裸晶之製造期間完成一或更多處理步驟。
於一些實施例中，控制器可為電腦的一部分或耦接至電腦，所述電腦與系統整合、耦接至系統、以別的方式聯網至所述系統、或其組合。例如，控制器位於「雲端」中或為工廠主機電腦系統之全部或一部份，其允許晶圓處理的遠端存取。電腦啟用對系統之遠端存取，以監控製造操作的當前進度、檢查過去製造操作之歷史、檢查來自複數個製造操作的趨勢或性能度量、改變當前處理之參數、將處理步驟設定成遵循當前處理、或啟動新的製程。
在一些實施例中，遠端電腦(例如伺服器)能透過網路向系統提供製程配方，所述網路包括區域網路或網際網路。遠端電腦包括實現參數及／或設定之輸入或編程的使用者介面，所述參數及／或設定接著從遠端電腦傳遞至所述系統。於一些範例中，控制器接收呈資料形式之指令，其指定在一或更多操作期間待施行的每一處理步驟之參數、因數及／或變量。應理解的是，所述參數、因數及／或變量專用於待施行之製程的類型，且控制器配置成與之介接或對其加以控制的工具之類型。如此，如上面所述，控制器為分佈式，例如藉由包括一或更多以網路連結在一起且朝著共同目的(例如本文所敘述之製程和控制)工作的離散控制器。用於此等目的之分佈式控制器的範例包括在腔室上之一或更多積體電路，其與遠端定位的一或更多積體電路(例如在平台等級或作為遠端電腦之一部分)通訊，其組合以在腔室上控制製程。
非限制性地，於諸多實施例中，應用方法的示範系統包括電漿蝕刻室或模組、沈積室或模組、自旋洗滌室或模組、金屬電鍍室或模組、清潔室或模組、斜邊蝕刻室或模組、物理氣相沈積(PVD)室或模組、化學氣相沈積(CVD)室或模組、原子層沈積(ALD)室或模組、原子層蝕刻(ALE)室或模組、離子植入室或模組、軌道室或模組、及關聯於或用於半導體晶圓之製造及／或製作的任何其他半導體處理系統。
還應注意的是，在一些實施例中，上述操作適用於數種類型之電漿室、例如包括感應耦合電漿(ICP)反應器的電漿室、變壓器耦合電漿室、導體工具、介電工具、包括電子迴旋共振(ECR)反應器之電漿室等。例如，一或更多RF產生器耦接至ICP反應器內的電感器。電感器之形狀的範例包括螺線管、圓頂形線圈、扁平形線圈等。
如上所述，取決於待藉由工具所施行之一或更多製程步驟，主機電腦與其他工具電路或模組、其他工具部件、群集工具、其他工具介面、相鄰工具、鄰近工具、遍布工廠坐落的工具、主要電腦、另一控制器、或用於將晶圓容器帶至工具位置及由工具位置帶離晶圓容器之材料運輸的工具及／或半導體製造工廠中之裝載端口的一或更多個通訊。
考慮到上面實施例，應理解的是，一些實施例採用諸多電腦實施之操作，這些操作涉及儲存在電腦系統中的資料。這些操作是在物理上操縱物理量之那些操作。形成實施例的一部分之本文所敘述的任何操作都是有用之機器操作。
一些實施例亦有關用於施行這些操作的硬體單元或設備。所述設備為專門構造用於專用電腦。當定義為專用電腦時，電腦施行不屬於專用電腦之一部份的其他處理、程式執行或常式，但仍能夠用於特別目的之操作。
在一些實施例中，可藉由儲存於電腦記憶體、快閃記憶體中、或透過電腦網路獲得的一或更多電腦程式選擇性地啟動或配置之電腦來處理操作。當透過電腦網路獲得資料時，所述資料可為藉由電腦網路上的其他電腦(例如計算資源之雲)進行處理。
一或更多實施例亦可製造為非暫時性電腦可讀媒體上之電腦可讀代碼。非暫時性電腦可讀媒體為儲存資料的任何資料儲存硬體單元、例如記憶體裝置等，其後藉由電腦系統所讀取。非暫時性電腦可讀媒體之範例包括硬碟驅動器、網路附加儲存裝置(NAS)、ROM、RAM、光碟ROM(CD-ROMs)、可燒錄CD(CD-R)、可重復讀寫CD(CD- RW)、磁帶、及其他光學和非光學資料儲存硬體單元。於一些實施例中，非暫時性電腦可讀媒體包括分佈在網路耦接的電腦系統上方之電腦可讀有形媒體，以致用分佈式方式儲存和執行電腦可讀代碼。
儘管以特定順序敘述上述方法操作，但是應理解，於諸多實施例中，在操作之間施行其他內務處理操作，或調整方法操作以致它們於稍微不同的時間發生，或分佈在允許以諸多間隔發生方法操作之系統中，或以與上述順序不同的順序施行。
應進一步注意的是，於一實施例中，來自上述任何實施例之一或更多特徵部與任何另一實施例的一或更多特徵部相結合，而不脫離本揭示內容中所敘述之諸多實施例中所敘述的範圍。
儘管出於清楚理解之目的已詳細地敘述前述實施例，但是顯而易見的是，可在所附申請專利之範圍內實踐某些改變和修改。因此，本實施例應被認為是說明性而非限制性的，且實施例不限於在此所給出之細節。
100:系統 102:RF信號 104:RF信號 106:RF纜線 108:RF傳輸線 136:數位脈衝信號 202:曲線圖 204:曲線圖 206:曲線圖 208:曲線圖 210:時脈信號 214:參數 216:頻率 302:頂部表面 400:系統 402:探頭 500:系統 504:RF信號 506:RF信號 600:曲線圖 602:繪圖 604:繪圖 606:繪圖 608:繪圖 610:半峰全寬 612:繪圖 614:繪圖 616:繪圖 700:曲線圖 702:繪圖 704:繪圖 708:繪圖 710:繪圖 712:半峰全寬 714:半峰全寬 716:繪圖 800:曲線圖 802:繪圖 DPS1:數位脈衝信號 DPS5:數位脈衝信號 DRVR:驅動器系統 DSP:數位信號處理器 F1:頻率位準 F2:頻率位準 f5S0:頻率位準 f5S1:頻率位準 FCS0:頻率控制器 FCS1:頻率控制器 ML1:材料層 ML2:材料層 PRL1:參數位準 PRL2:參數位準 PRL5S0:參數位準 PRL5S1:參數位準 PRS0:參數控制器 PRS1:參數控制器 S:基板 S0:狀態 S1:狀態 SU:基板 UE:上電極
藉由參考以下結合附圖之敘述，可最佳理解諸實施例。
圖1說明用於產生單能量離子的多級參數和頻率脈衝之系統的實施例之圖解。
圖2顯示說明數位脈衝信號、多級參數信號、和多級頻率信號的曲線圖之實施例。
圖3A為基板的實施例，以說明與蝕刻基板之第二材料層相比，蝕刻基板的第一材料層之選擇性。
圖3B為另一基板的實施例之圖解，其中在實質上不蝕刻第一材料層的情況下蝕刻覆蓋在第一材料層之頂部上的第二材料層。
圖4為系統之實施例的圖解，說明複數參數位準和複數頻率位準之識別，對於蝕刻第一材料層而實質上不蝕刻第二材料層在電漿室內產生電漿的單能量離子。
圖5為系統之實施例的圖解，說明複數參數位準和複數頻率位準之識別，對於蝕刻第二材料層而實質上不蝕刻第一材料層在電漿室內產生電漿的單能量離子。
圖6為說明離子通量和離子能量之間的關係之曲線圖的實施例。
圖7為說明離子通量和離子能量之間的關係之曲線圖的實施例。
圖8為說明在電漿室內所形成的電漿之電漿鞘層的電壓與時間之間的關係之曲線圖的實施例。
202:曲線圖
204:曲線圖
206:曲線圖
208:曲線圖
210:時脈信號
214:參數
216:頻率

Claims (24)

  1. 一種方法，包含： 在用於蝕刻之電漿室中承納基板，該基板具有第一材料層及第二材料層，其中該第一材料層設置在該第二材料層上方； 識別針對蝕刻該第一材料層而最佳化的第一能帶，其中該第一能帶與針對蝕刻該第二材料層而最佳化之第二能帶不同，其中該第一能帶建構為以自限制至該第二材料層的速率來蝕刻該第一材料層，以便實質上不蝕刻該第二材料層；及 產生在高參數位準和低參數位準之間脈動的脈衝式射頻(RF)信號，其中該脈衝式RF信號具有工作週期，其中該脈衝式RF信號於該高參數位準和該低參數位準之間脈動，且具有該工作週期以產生具有在該第一能帶內的離子能量之電漿離子。
  2. 如申請專利範圍第1項之方法，其中該第一能帶藉由將額外的高參數位準修改為該高參數位準且藉由將額外之低參數位準修改為該低參數位準來最佳化。
  3. 如申請專利範圍第2項之方法，其中該第一能帶藉由修改該脈衝式RF信號的額外工作週期以達成該工作週期而加以最佳化。
  4. 如申請專利範圍第1項之方法，其中該工作週期為大約25%或更低，且該低參數位準的振幅為該高參數位準之振幅的大約25%或更低。
  5. 如申請專利範圍第1項之方法，其中當蝕刻該第一材料層達到該第二材料層時，該速率自限制至該第二材料層以停止蝕刻該第二材料層。
  6. 如申請專利範圍第1項之方法，其中該低參數位準開啟持續時脈週期的至少大約75%。
  7. 如申請專利範圍第1項之方法，其中該第一材料層與該第二材料層不同。
  8. 如申請專利範圍第1項之方法，其中該第一能帶為該電漿離子的第一離子能量範圍，其中該第二能帶為第二離子能量範圍，其中該第一離子能量範圍實質上不包括該第二離子能量範圍。
  9. 一種系統，包含： 電漿室，建構為承納用於蝕刻之基板，該基板具有第一材料層和第二材料層，其中該第一材料層設置在該第二材料層上方； 主機電腦，建構成識別針對蝕刻該第一材料層而最佳化的第一能帶，其中該第一能帶不同於針對蝕刻該第二材料層而最佳化之第二能帶，其中該第一能帶建構為以自限制至該第二材料層的速率來蝕刻該第一材料層，以實質上不蝕刻該第二材料層； 射頻(RF)產生器，耦接至該主機電腦，其中該RF產生器建構為產生在高參數位準和低參數位準之間脈動的脈衝式RF信號，其中該脈衝式RF信號具有工作週期，其中該脈衝式RF信號於該高參數位準和該低參數位準之間脈動，且具有該工作週期以產生具有該第一能帶的電漿離子； 阻抗匹配電路，建構為接收該RF脈衝式信號並輸出修改之RF信號，其中該電漿室更建構為接收該修改的RF信號，且作出回應，以實質上不蝕刻該第二材料層之速率蝕刻該第一材料層。
  10. 如申請專利範圍第9項之系統，其中該第一能帶藉由將額外的高參數位準修改為該高參數位準且藉由將額外之低參數位準修改為該低參數位準而加以最佳化。
  11. 如申請專利範圍第10項之系統，其中該第一能帶藉由修改該脈衝式RF信號的額外工作週期以達成該工作週期而加以最佳化。
  12. 如申請專利範圍第9項之系統，其中當蝕刻該第一材料層達到該第二材料層時，該速率自限制至該第二材料層以停止蝕刻該第二材料層。
  13. 如申請專利範圍第9項之系統，其中該脈衝式RF信號的工作週期為大約25%或更低，且該低參數位準的振幅為該高參數位準之振幅的大約25%或更低。
  14. 如申請專利範圍第9項之系統，其中該低參數位準開啟持續時脈週期的至少大約75%。
  15. 如申請專利範圍第9項之系統，其中該第一材料層不同於該第二材料層。
  16. 如申請專利範圍第9項之系統，其中該第一能帶為該電漿離子的第一離子能量範圍，其中該第二能帶為第二離子能量範圍，其中該第一離子能量範圍實質上不包括該第二離子能量範圍。
  17. 一種控制器，包含： 處理器，建構為： 識別針對蝕刻基板之第一材料層而最佳化的第一能帶，基板建構為放置在用於處理之電漿室內，其中該第一能帶與針對蝕刻該基板的第二材料層而最佳化之第二能帶不同，其中該第一材料層設置在該第二材料層上方，其中該第一能帶建構為以自限制至該第二材料層的速率來蝕刻該第一材料層，以實質上不蝕刻該第二材料層；及 控制射頻(RF)產生器，以產生於高參數位準和低參數位準之間脈動的脈衝式RF信號，其中該脈衝式RF信號具有工作週期，其中該RF信號在高參數位準和低參數位準之間脈動，且具有該工作週期，以產生帶有該第一能帶的電漿離子；及 記憶體裝置，其耦接至該處理器，用於儲存與該第一材料層和該第二材料層、該第一能帶、該第二能帶、該高參數位準、該低參數位準、和該工作週期相關聯之個別資訊。
  18. 如申請專利範圍第17項之控制器，其中該第一能帶藉由將額外的高參數位準修改為該高參數位準且藉由將額外之低參數位準修改為該低參數位準而加以最佳化。
  19. 如申請專利範圍第18項之控制器，其中該第一能帶藉由修改該脈衝式RF信號的額外工作週期以達成該工作週期而加以最佳化。
  20. 如申請專利範圍第17項之控制器，其中該工作週期為大約25%或更低，且該低參數位準的振幅為該高參數位準之振幅的大約25%或更低。
  21. 如申請專利範圍第17項之控制器，其中當蝕刻該第一材料層達到該第二材料層時，該速率自限制至該第二材料層以停止蝕刻該第二材料層。
  22. 如申請專利範圍第17項之控制器，其中該低參數位準開啟持續時脈週期的至少大約75%。
  23. 如申請專利範圍第17項之控制器，其中該第一材料層與該第二材料層不同。
  24. 如申請專利範圍第17項之控制器，其中該第一能帶為該電漿離子的第一離子能量範圍，其中該第二能帶為第二離子能量範圍，其中該第一離子能量範圍實質上不包括該第二離子能量範圍。
TW108124589A 2018-07-13 2019-07-12 用於受控蝕刻的單能量離子產生 TWI835819B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/035,423 2018-07-13
US16/035,423 US11011351B2 (en) 2018-07-13 2018-07-13 Monoenergetic ion generation for controlled etch

Publications (2)

Publication Number Publication Date
TW202017037A true TW202017037A (zh) 2020-05-01
TWI835819B TWI835819B (zh) 2024-03-21

Family

ID=69138252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124589A TWI835819B (zh) 2018-07-13 2019-07-12 用於受控蝕刻的單能量離子產生

Country Status (5)

Country Link
US (1) US11011351B2 (zh)
JP (1) JP7441819B2 (zh)
KR (1) KR20210021400A (zh)
TW (1) TWI835819B (zh)
WO (1) WO2020014480A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017131927A1 (en) 2016-01-26 2017-08-03 Applied Materials, Inc. Wafer edge ring lifting solution
US10312048B2 (en) 2016-12-12 2019-06-04 Applied Materials, Inc. Creating ion energy distribution functions (IEDF)
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US10790123B2 (en) 2018-05-28 2020-09-29 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
CN113169026B (zh) 2019-01-22 2024-04-26 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US12009236B2 (en) 2019-04-22 2024-06-11 Applied Materials, Inc. Sensors and system for in-situ edge ring erosion monitor
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2706995B2 (ja) * 1989-04-28 1998-01-28 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による多結晶半導体膜の形成方法
JPH05234959A (ja) 1991-08-16 1993-09-10 Hitachi Ltd ドライエッチング方法及びドライエッチング装置
JP2957403B2 (ja) * 1993-01-18 1999-10-04 日本電気株式会社 プラズマエッチング方法とその装置
JP2000150196A (ja) 1999-01-01 2000-05-30 Hitachi Ltd プラズマ処理方法およびその装置
GB2393852B (en) 2001-02-14 2005-04-13 Advanced Micro Devices Inc Method and apparatus for controlling etch selectivity
AU2002366943A1 (en) * 2001-12-20 2003-07-09 Tokyo Electron Limited Method and apparatus comprising a magnetic filter for plasma processing a workpiece
US7459100B2 (en) 2004-12-22 2008-12-02 Lam Research Corporation Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate
JP5014166B2 (ja) 2007-02-13 2012-08-29 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US8703003B2 (en) 2009-04-20 2014-04-22 Spts Technologies Limited Selective etching of semiconductor substrate(s) that preserves underlying dielectric layers
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US9197196B2 (en) 2012-02-22 2015-11-24 Lam Research Corporation State-based adjustment of power and frequency
US10157729B2 (en) 2012-02-22 2018-12-18 Lam Research Corporation Soft pulsing
US9390893B2 (en) 2012-02-22 2016-07-12 Lam Research Corporation Sub-pulsing during a state
US9171699B2 (en) 2012-02-22 2015-10-27 Lam Research Corporation Impedance-based adjustment of power and frequency
US9462672B2 (en) 2012-02-22 2016-10-04 Lam Research Corporation Adjustment of power and frequency based on three or more states
US9368329B2 (en) 2012-02-22 2016-06-14 Lam Research Corporation Methods and apparatus for synchronizing RF pulses in a plasma processing system
US9460894B2 (en) 2013-06-28 2016-10-04 Lam Research Corporation Controlling ion energy within a plasma chamber
US9536749B2 (en) 2014-12-15 2017-01-03 Lam Research Corporation Ion energy control by RF pulse shape
US10008384B2 (en) 2015-06-25 2018-06-26 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
US9761459B2 (en) * 2015-08-05 2017-09-12 Lam Research Corporation Systems and methods for reverse pulsing
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US9761414B2 (en) 2015-10-08 2017-09-12 Lam Research Corporation Uniformity control circuit for use within an impedance matching circuit
US10510512B2 (en) * 2018-01-25 2019-12-17 Tokyo Electron Limited Methods and systems for controlling plasma performance

Also Published As

Publication number Publication date
KR20210021400A (ko) 2021-02-25
JP2021530866A (ja) 2021-11-11
WO2020014480A1 (en) 2020-01-16
JP7441819B2 (ja) 2024-03-01
US20200020510A1 (en) 2020-01-16
US11011351B2 (en) 2021-05-18
TWI835819B (zh) 2024-03-21

Similar Documents

Publication Publication Date Title
TWI835819B (zh) 用於受控蝕刻的單能量離子產生
US11915912B2 (en) Systems and methods for achieving peak ion energy enhancement with a low angular spread
US10916409B2 (en) Active control of radial etch uniformity
US10755896B2 (en) Multi-level pulsing of DC and RF signals
US9536749B2 (en) Ion energy control by RF pulse shape
US10504744B1 (en) Three or more states for achieving high aspect ratio dielectric etch
US20230005718A1 (en) Multi-level parameter and frequency pulsing with a low angular spread
US10679825B2 (en) Systems and methods for applying frequency and match tuning in a non-overlapping manner for processing substrate
US10304662B2 (en) Multi regime plasma wafer processing to increase directionality of ions
US20220319856A1 (en) Etching isolation features and dense features within a substrate
WO2023003832A1 (en) Plasma systems and methods for using square-shaped pulse signals