KR20210010463A - 광전자 장치의 변형 제어 - Google Patents

광전자 장치의 변형 제어 Download PDF

Info

Publication number
KR20210010463A
KR20210010463A KR1020207032943A KR20207032943A KR20210010463A KR 20210010463 A KR20210010463 A KR 20210010463A KR 1020207032943 A KR1020207032943 A KR 1020207032943A KR 20207032943 A KR20207032943 A KR 20207032943A KR 20210010463 A KR20210010463 A KR 20210010463A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor material
semiconductor device
film
coefficient
Prior art date
Application number
KR1020207032943A
Other languages
English (en)
Inventor
라스 에프. 보스
폴 오. 레이셔
Original Assignee
로렌스 리버모어 내쇼날 시큐리티, 엘엘시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로렌스 리버모어 내쇼날 시큐리티, 엘엘시 filed Critical 로렌스 리버모어 내쇼날 시큐리티, 엘엘시
Publication of KR20210010463A publication Critical patent/KR20210010463A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/0607—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature
    • H01S5/0612—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature controlled by temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/0607—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

열팽창 계수가 일치하지 않는 코팅이 기본 발광 다이오드(LED) 또는 레이저 다이오드(LD)에 적용되는 바, 따라서, 장치의 온도가 변하면 다양한 수준의 변형이 기본 LED 또는 LD에 도입된다. 변형은 또한 장치의 유효 밴드 갭(및 방출 파장)을 조정할 수 있기 때문에, 외부 변형-유도 코팅은 온도로 인한 온도로 인한 파장 변화를 보상하거나(d?/dT가 감소됨) 또는 이를 강조(d?/dT가 증가)하는 역할을 할 수 있다. 코팅 재료와 기하구조의 적절한 선택은 d?/dT를 완벽하게 제어할 수 있다.

Description

광전자 장치의 변형 제어
관련 출원에 대한 상호 참조
본 출원은 2018 년 6 월 13 일에 출원되고 "온도 의존 파장 광전자 장치의 변형 제어"라는 제목으로 출원된 미국 가출원 번호 62/684,720의 우선권과 이점을 주장하며, 이 출원은 여기에 참조로 포함된다.
연방 지원 연구 및 개발에 따라 작성된 응용 프로그램에 대한 권리에 관한 진술
미국 정부는 Lawrence Livermore National Laboratory의 운영을 위해 미국 에너지부와 Lawrence Livermore National Security, LLC 간의 계약 번호 DE-AC52-07NA27344에 따라 이 신청서에 대한 권리를 보유한다.
본 기술은 광전자 장치에 관한 것으로, 더욱 상세하게는, 발광 소자의 온도에 대한 방출 파장 응답을 제어하는 기술에 관한 것이다.
발광 다이오드(LEDs) 및 레이저 다이오드(LDs)와 같은 광전자 장치의 광 방출 파장은 발광 재료 시스템의 밴드갭과 해당 재료의 전자 및 홀의 에너지 분포에 의해 결정된다. 밴드갭은 결정 격자(crystal lattice)의 함수이며, 온도와 변형의 함수로 알려져 있다. 전자와 홀의 에너지 분포는 재료 파라미터(유효 질량), 재료 기하구조(예를 들어 양자 우물 두께(quantum well thickness)), 및 온도(Fermi-Dirac 통계)에 따라 다르다. 온도와 변형은 모두 다이오드 레이저의 방출 파장에 약간의 조정기능(tenability)를 도입하기 위해 이용되었다. 예를 들어 조정가능한(tunable) 레이저 다이오드는 레이저 다이오드의 온도 제어를 도입하여 생산된다. 하지만, 발광다이오드/레이저 다이오드에서 파장이 온도 에 따라 변하는 속도(dλ/dT)는 발광 반도체 재료의 물리적 특성과 밀접한 관련이 있기 때문에 직접 엔지니어링 할 수 없다.
일부 적용에서 온도 조정이 이용되었지만, 많은 다른 적용에서는 바람직하지 않다. 특히, 특정 파장에서 작동해야하는 고전력 다이오드의 경우, 이는 상당한 온도 제어 및 냉각 요구 사항을 도입하여 복잡성, 비용, 크기, 및 전력 요구사항을 증가시킨다.
변형은 주로 효율을 개선시키기 위해 모든 레이저 다이오드에서 사용되지만, 원하는 방출 파장을 달성하기 위해 유효 밴드갭(effective bandgap energy) 에너지를 이동하는 방법으로도 사용된다. 변형은 일반적으로 에피택셜(epitaxial) 성장 중에 도입되며, 다양한 구성의 레이어 간의 격자 불일치(lattice mismatch)로 인해 발생한다. 이것은 경계면에서 이완되어 균열이 발생할 수 있으므로 달성할 수 있는 변형 정도를 제한하는 효과가 있다. 또한, 변형은 레이저 효율을 향상시키기 위해 신중하게 제어된다.
본 기술은 발광 소자의 온도에 대한 방출 파장의 제어를 용이하게 한다. 발광 다이오드(LEDs) 및 레이저 다이오드(LDs)는 외부 환경 및 자체 발열로 인한 온도 변화로 인해 고유한 파장 변화를 보인다. 온도가 증가하거나 감소함에 따라, 전자 및 홀의 에너지 분포 및 밴드 갭 에너지 모두의 변화로 인해 방출 파장이 이에 따라 감소하거나 증가한다. 방출 파장의 온도 무감도가 매우 바람직한 여러 응용분야가 있기에, 그러나 LED 또는 LD의 파장-온도 계수(dλ/dT)를 직접 엔지니어링 하는 것은 이러한 장치를 만드는데 사용되는 재료의 고유한 물리적 특성에서 발생하기 때문에 어렵다. 현재 기술은 엔지니어링 된 dλ/dT를 용이하게 하는 접근 방식을 제공한다. 이 접근법은 열팽창 계수가 불일치하는 코팅을 기본 LED 또는 LD칩에 적용하여 장치의 온도가 변함에 따라 다양한 수준의 변형이 기본 LED 또는 LD 에 도입된다. 변형은 또한 장치의 유효 밴드 갭(및 방출 파장)을 조정할 수 있기 때문에, 외부 변형 유도 코팅은 온도로 인한 파장 이동을 보상하거나 (결과적으로 dλ/dT가 감소됨) 또는 이를 강조(결과적으로 dλ/dT가 증가됨)하는 역할을 할 수 있다. 코팅 재료와 형상을 적절히 선택하면 dλ/dT를 완벽하게 제어할 수 있다.
본 개시 내용에 통합되고 그 일부를 형성하는 첨부 도면은 기술의 실시예를 예시하고 설명과 함께 기술의 원리를 설명하는데 도움이 된다.
도 1은 반도체 재료의 기둥 사이의 불일치된 CTE 코팅을 도시한다.
도 2는 반도체 재료의 기둥 사이의 불일치된 CTE 코팅을 도시하며, 기둥 아래의 반도체 재료 내 위치한 양자 우물(quantum well)을 추가로 도시한다.
도 3은 반도체 재료 위의 불일치된 CTE 코팅을 나타내고 반도체 재료 내에 위치된 양자 우물을 추가로 도시한다.
현재 기술은 미국 특허 No 9,490,318dp 설명된 Lawrence Livermore national Laboratory (LLNL)에서 개발한 변경 미세구조 기술을 활용한다. 이 특허에서는 반도체가 미세 구조로 패턴화된 다음 유전체와 같은 다른 층으로 코팅되는 설명이 제공된다. 이 층은 높은 고유 변형률(high intrinsic strain)을 갖도록 설계되어 반도체로 전달된다. 반도체의 3D 구조는 대량의 반도체 또는 매립층에서 제어된 방식으로 높은 변형률을 적용할 수 있으며, 반도체 재료의 방출 파장을 이동할 수 있는 것으로 나타났다(voss etal Appl Phys Lett. 103, 212104(2013)).
본 기술은 대체 방법을 제공한다. 높은 변형률을 위해 코팅을 설계하는 대신에, 코팅 층은 기본 반도체와 열팽창 계수가 일치하지 않도록 선택된다. 따라서, 제작된 LED 또는 LD는 (의도적으로 또는 의도하지 않게) 가열되거나 냉각될 때, 변형이 밴드갭에 대한 온도의 영향을 상쇄하거나 보완하는 역할을 할 수 있다. 이것은, 파장-온도(dλ/dT)관계를 제어하는 추가적인 방법을 가능하게 한다. 적절한 기하 구조(geometry) 및 CTE 불일치로, dλ/dT가 제어된 LD 및 LED 는 생성될 수 있다.
이것은 제로 온도 의존성(zero temperature dependence), 향상된 의존성, 및 심지어 음의 온도 의존성을 가진 LD 및 LED로 이어진다. 이 기술은 음의 열팽창 계수를 가지는 재료를 사용하며 3차원 구조에 국한되지 않는다. 이러한 모든 영역에서 새로운 LD 및 LED에 대한 수많은 잠재적인 응용이 있다. 이러한 구조는 수직 캐비티 표면 레이저(vertical cavity surf ace emitting lasers: VCSELs) 및 에지 방출 디자인(edge emitting designs)과 같은 일반적인 레이저 유형에 적합하다. 따라서, 미국 특허 9,490,318호에 기술된 실시예는 변형 층을 활용하는 것보다 하부 반도체와 열팽창 계수가 일치하지 않는 코팅층이 제공되도록 본 기술에 따라 변경될 수 있다. 이러한 실시예는 예시적이지만 제한되지 않는다. 본 기술뿐만 아니라 고유의 변형 층을 포함하는 실시예를 제 공하는 것이 가능하다.
다이오드가 비효율적(inefficient)이게 되기 전에 온도를 높일 수 있기 때문에 온도에 따른 레이저 다이오드의 조정가능성은 제한적이다. 따라서, 향상된 조정 가능성은 더 유연한 레이저 다이오드를 생성한다. 제로 온도 의존성은 냉각 요구사항을 상당히 감소시키거나 제거하여, 크기, 무게, 및 전력(Size, Weight, and Power: SWaP)를 줄인다.
외부 변형 접근법(External strain approach)는 단순한 에피택셜(epitaxial) 성장 수단을 통해 가능한 것보다 더 많은 변형을 유도하는 방법을 제공한다 (즉, 양자 우물은 재료 구성 조정에 의해 제공되는 내장 변형으로 가능한 것보다 외부에서 적용된 필름에서 더 많은 양의 변형을 수용할 수 있다). 즉, 이는, 차례로 장치의 게인(gain)을 증가시켜 임계값을 줄이고 장치 효율성을 향상시키는데 도움이 된다.
기술의 일 실시예는 제 2 필름으로 코팅된 레이저 다이오드 또는 발광 다이오드와 같은 마이크로구조 반도체 장치이다. 제 2 필름에 사용할 수 있는 예시적인 재료는 유전체 또는 금속을 포함하지만 다른 재료도 가능하다. 제 2 필름은 반도체 재료의 열팽창 계수와 다른 열팽창 계수 (CTE)를 가지고 있다. 반도체의 방출 파장이 정상 조건에서와 온도에 따라 다른 거동을 가지도록 미세 구조 기하구조와 제 2 필름은 CTE 불일치로 인해 가열 및 냉각 중에 반도체가 변형되도록 선택된다. 즉, 제 2 열팽창 계수를 갖는 필름이 반도체 재료에 고정적으로 부착되지 않은 경우, 반도체의 방출 파장은 미세 구조 반도체 장치에서 나타나는 것과 다른 온도 대 다른 거동을 가지고 있다. 이에, 전체 장치(반도체, 미세 구조, 제 2 필름)를 설계하여 원하는 dλ/dT 동작을 생성할 수 있다.
도 1 내지 도 3의 개략도는 본 기술의 원리에 따른 레이저 다이오드 실시예를 도시한다. 도 1은 반도체 재료(12)의 기둥 사이의 불일치된 CTE 코팅(10)을 도시한다. 양자 우물(14)은 각각의 기둥의 반도체 재료 내에 위치하고, 전극(16)은 각 기둥의 상부에 위치하고 전극(18)은 반도체 재료(12)의 바닥에 위치한다.
도 2는 반도체 재료(22)의 기둥 사이의 불일치된 CTE 코팅(20)을 도시한다. 양자 우물(24)은 기둥 아래의 반도체 재료(22)내에 위치한다. 전극(26)은 각 기둥의 상부에 위치하고 전극(28)은 반도체 재료(22)의 하부에 위치한다.
도 3은 반도체 재료(32) 위의 불일치된 CTE 코팅(30)을 도시한다. 양자 우물(34)은 반도체 재료(32) 내에 위치한다. 전극(36)은 불일치된 CTE 코팅(30)의 상부에 위치하고, 전극(38)은 반도체 재료(32)의 하부에 위치한다.
광범위하게, 이 연구는 적어도 후술하는 바를 개시한다.
장치의 온도가 변함에 따라 다양한 수준의 변형 기본 LED 또는 LD 에 도입되도록, 불일치된 열팽창 계수를 가지는 코팅이 기본 발광 다이오드(LED) 또는 레이저 다이오드(LD)에 적용된다. 변형은 장치의 유효 밴드갭 에너지( 및 방출 파장)을 조정할 수 있기 때문에, 외부 변형 유도 코팅은 온도로 인한 파장 이동을 보상하거나 (결과적으로 dλ/dT가 감소함) 이를 강조(dλ/dT가 증가 함)하도록 작용할 수 있다. 코팅 재료와 형상을 적절히 선택하면 dλ/dT를 완벽하게 제어할 수 있다.
이 연구는 후술하는 컨셉을 적어도 제시한다.
컨셉(들):
1. 장치에 있어서,
제 1 열팽창 계수(coefficient of thermal expansion: CTE)를 갖는 반도체 재료; 및
제 2 열팽창 계수를 갖는 필름을 포함하고, 상기 필름은 상기 반도체 재료에 고정적으로 부착되고, 상기 제 2 열팽창 계수는 상기 장치의 가열 및 냉각 동안 상기 반도체 재료의 쉐이밍(shaming)을 초래하는 CTE의 불일치(mismatch)를 생성하기 위해 상기 제 1 열팽창 계수와 상이한 장치.
2. 컨셉 1 및 3-10의 장치에 있어서, 상기 반도체 재료는 미세구조화된 (microstructured) 반도체 장치를 포함하는, 장치.
3. 컨셉 1, 2 및 4-10의 장치에 있어서, 상기 반도체 재료는 레이저 다이오드 및 발광 다이오드로 구성된 그룹으로부터 선택된 미세구조화된 반도체 장치를 포함하는, 장치.
4. 컨셉 1-3 및 5-10의 장치에 있어서, 상기 제 2 팽창계수를 갖는 필름이 상기 반도체 재료에 고정적으로 부착되지 않은 경우, 상기 반도체 재료는 상기 미세구조화된 반도체 장치가 나타내는 것과 상이한 온도에 따라 방출 파장을 생성하는 미세구조화된 반도체 장치를 포함하는, 장치.
5. 컨셉 1-4 및 6-10의 장치에 있어서, 상기 반도체 재료는 원하는 dλ/dT 거동을 야기하도록 설계된 미세구조화된 반도체 장치를 포함하는, 장치
6. 컨셉 1-5 및 7-10의 장치에 있어서, 상기 필름은 유전체 및 금속으로 구성된 그룹에서 선택된 재료를 포함하는, 장치.
7. 컨셉 1-6 및 8-10의 장치에 있어서, 상기 반도체 재료는 미세구조화된 반도체 장치를 포함하고,
상기 미세구조화된 반도체 장치는 미세구조의 기하구조(microstructural geometry)를 포함하고,
상기 반도체의 상기 방출 파장이 만일 상기 제 2 열팽창 계수가 상기 반도체 재료에 고정적으로 부착되지 않은 경우를 나타내는 것과는 상이한 거동 대 온도를 갖도록 상기 미세구조의 기하구조 및 상기 필름은 상기 열팽창계수의 불일치가 가열 및 냉각 동안 상기 반도체 장치의 변형을 야기하도록 선택되는, 장치.
8. 컨셉 1-7 및 9-10의 장치에 있어서, 상기 반도체 재료는 2차원 반도체 장치를 포함하는 장치.
9. 컨셉 1-8 및 9-10의 장치에 있어서, 상기 반도체 재료는 3차원 반도체 장치를 포함하는 장치.
10. 컨셉 1-9의 장치에 있어서, 상기 반도체 재료는 레이저 다이오드 및 발광 다이오드로 구성된 그룹에서 선택된 반도체 장치를 포함하는 장치.
11. 방법에 있어서,
제 1 열팽창계수(CTE)를 가지는 반도체 재료를 제공하는 단계; 및
제 2 열팽창 계수를 갖는 상기 반도체 재료에 필름을 부착하는 단계;를 포함하고,
상기 제 2 열팽창 계수는 상기 반도체 물질 및 상기 필름 중 적어도 하나의 가열 및 냉각 동안 상기 반도체 물질의 변형을 초래하는 CTE 불일치를 생성하도록 상기 제 1 열팽창 계수와 상이한, 방법.
12. 컨셉 11 및 13-20의 방법에 있어서, 상기 반도체 재료는 미세구조화된 (microstructured) 반도체 장치를 포함하는, 장치.
13. 컨셉 11, 12 및 14-20의 방법에 있어서, 상기 반도체 재료는 레이저 다이오드 및 발광 다이오드로 구성된 그룹으로부터 선택된 미세구조화된 반도체 장치를 포함하는, 장치.
14. 컨셉 11-13 및 15-20의 방법에 있어서, 상기 반도체 재료는 상기 제 2 팽창계수를 갖는 필름이 상기 반도체 재료에 고정적으로 부착되지 않은 경우, 상기 반도체 재료는 상기 미세구조화된 반도체 장치가 나타내는 것과 상이한 온도에 따라 방출 파장을 생성하는 미세구조화된 반도체 장치를 포함하는, 방법.
15. 컨셉 11-14 및 16-20의 방법에 있어서, 상기 반도체 재료는 원하는 dλ/dT 거동을 야기하도록 설계된 미세구조화된 반도체 장치를 포함하는, 방법
16. 컨셉 11-15 및 17-20의 방법에 있어서, 상기 필름은 유전체 및 금속으로 구성된 그룹에서 선택된 재료를 포함하는, 방법.
17. 컨셉 11-16 및 18-20의 방법에 있어서, 상기 반도체 재료는 미세구조화된 반도체 장치를 포함하고,
상기 미세구조화된 반도체 장치는 미세구조의 기하구조(microstructural geometry)를 포함하고,
상기 반도체의 상기 방출 파장이 만일 상기 제 2 열팽창 계수가 상기 반도체 재료에 고정적으로 부착되지 않은 경우를 나타내는 것과는 상이한 거동 대 온도를 갖도록 상기 미세구조의 기하구조 및 상기 필름은 상기 열팽창계수의 불일치가 가열 및 냉각 동안 상기 반도체 장치의 변형을 야기하도록 선택되는, 방법.
18. 컨셉 11-17 및 19-20의 방법에 있어서, 상기 반도체 재료는 2차원 반도체 장치를 포함하는 방법.
19. 컨셉 11-18 및 20의 방법에 있어서, 상기 반도체 재료는 3차원 반도체 장치를 포함하는 방법.
20. 컨셉 11-19의 방법에 있어서, 상기 반도체 재료는 레이저 다이오드 및 발광 다이오드로 구성된 그룹에서 선택된 반도체 장치를 포함하는 방법.
21. 장치에 있어서,
기판;
상기 기판 위에 위치한 3차원 반도체 구조의 어레이에 있어서, 상기 3차원 구조는 바닥 표면, 상부 표면, 및 상기 바닥 표면과 상기 상부 표면을 연결하는 적어도 하나의 측면 표면을 포함하고;
각각의 상기 3차원 구조 사이의 캐비티 영역(cavity region);
상기 3차원 반도체 구조의 것과 상이한 CTE를 포함하는, 각각의 캐비티 영역에 위치하고, 각각의 3차원 구조의 각 측면을 둘러싸는 필름;을 포함하는 장치.
22. 방법에 있어서,
기판을 제공하는 단계;
상기 기판 위에 및 기판에 3차원 반도체 구조의 어레이를 고정적으로 위치하는 단계에 있어서, 상기 3차원 구조는 바닥 표면, 상부 표면, 및 상기 바닥 표면과 상기 상부 표면을 연결하는 적어도 하나의 측면 표면을 포함하고;
각각의 상기 3차원 구조 사이의 캐비티 영역(cavity region)을 형성하는 단계에 있어서,
상기 필름은 상기 3차원 반도체 구조의 것과 상이한 CTE를 포함하며, 각각의 캐비티 영역에 필름을 고정적으로 위치시키고 각각의 3차원 구조의 각 측면을 둘러싸는 단계;를 포함하는, 방법.
본 명세서에 설명된 모든 요소, 부분 및 단계가 바람직하게 포함된다. 이들 요소, 부분 및 단계 중 임의의 것은 다른 요소, 부분 및 단계로 대체 될 수 있거나, 당업자에게 명백한 바와 같이 모두 삭제될 수 있음을 이해해야 한다.
기술에 대한 전술한 설명은 예시 및 설명의 목적으로 제시되었으며, 포괄적이거나 기술을 개시된 정확한 형태로 제한하려는 의도가 아니다. 위의 가르침에 비추어 많은 수정 및 변형이 가능하다. 개시된 실시예는 기술의 원리 및 그 실제 적용을 설명하기 위한 것일 뿐이며, 이에 따라 당업자가 고려되는 특정 사용에 적합한 다양한 수정으로 다양한 실시예에서 기술을 가장 잘 사용할 수 있다. 기술의 범위는 다음 청구 범위에 의해 정의된다.

Claims (22)

  1. 장치에 있어서,
    제 1 열팽창 계수(coefficient of thermal expansion: CTE)를 갖는 반도체 재료; 및
    제 2 열팽창 계수를 갖는 필름을 포함하고, 상기 필름은 상기 반도체 재료에 고정적으로 부착되고, 상기 제 2 열팽창 계수는 상기 장치의 가열 및 냉각 동안 상기 반도체 재료의 쉐이밍(shaming)을 초래하는 CTE의 불일치(mismatch)를 생성하기 위해 상기 제 1 열팽창 계수와 상이한 장치.
  2. 제 1항에 있어서, 상기 반도체 재료는 미세구조화된 (microstructured) 반도체 장치를 포함하는, 장치.
  3. 제 1항에 있어서, 상기 반도체 재료는 레이저 다이오드 및 발광 다이오드로 구성된 그룹으로부터 선택된 미세구조화된 반도체 장치를 포함하는, 장치.
  4. 제 1항에 있어서, 상기 제 2 팽창계수를 갖는 필름이 상기 반도체 재료에 고정적으로 부착되지 않은 경우, 상기 반도체 재료는 상기 미세구조화된 반도체 장치가 나타내는 것과 상이한 온도에 따라 방출 파장을 생성하는 미세구조화된 반도체 장치를 포함하는, 장치.
  5. 제 1항에 있어서, 상기 반도체 재료는 원하는 dλ/dT 거동을 야기하도록 설계된 미세구조화된 반도체 장치를 포함하는, 장치
  6. 제 1항에 있어서, 상기 필름은 유전체 및 금속으로 구성된 그룹에서 선택된 재료를 포함하는, 장치.
  7. 제 1항에 있어서, 상기 반도체 재료는 미세구조화된 반도체 장치를 포함하고,
    상기 미세구조화된 반도체 장치는 미세구조의 기하구조(microstructural geometry)를 포함하고,
    상기 반도체의 상기 방출 파장이 만일 상기 제 2 열팽창 계수가 상기 반도체 재료에 고정적으로 부착되지 않은 경우를 나타내는 것과는 상이한 거동 대 온도를 갖도록 상기 미세구조의 기하구조 및 상기 필름은 상기 열팽창계수의 불일치가 가열 및 냉각 동안 상기 반도체 장치의 변형을 야기하도록 선택되는, 장치.
  8. 제 1항에 있어서, 상기 반도체 재료는 2차원 반도체 장치를 포함하는 장치.
  9. 제 1 항에 있어서, 상기 반도체 재료는 3차원 반도체 장치를 포함하는 장치.
  10. 제 1항에 있어서, 상기 반도체 재료는 레이저 다이오드 및 발광 다이오드로 구성된 그룹에서 선택된 반도체 장치를 포함하는 장치.
  11. 방법에 있어서,
    제 1 열팽창계수(CTE)를 가지는 반도체 재료를 제공하는 단계; 및
    제 2 열팽창 계수를 갖는 상기 반도체 재료에 필름을 부착하는 단계;를 포함하고,
    상기 제 2 열팽창 계수는 상기 반도체 물질 및 상기 필름 중 적어도 하나의 가열 및 냉각 동안 상기 반도체 물질의 변형을 초래하는 CTE 불일치를 생성하도록 상기 제 1 열팽창 계수와 상이한, 방법.
  12. 제 11항에 있어서, 상기 반도체 재료는 미세구조화된 (microstructured) 반도체 장치를 포함하는, 장치.
  13. 제 11항에 있어서, 상기 반도체 재료는 레이저 다이오드 및 발광 다이오드로 구성된 그룹으로부터 선택된 미세구조화된 반도체 장치를 포함하는, 장치.
  14. 제 11항에 있어서, 상기 반도체 재료는 상기 제 2 팽창계수를 갖는 필름이 상기 반도체 재료에 고정적으로 부착되지 않은 경우, 상기 반도체 재료는 상기 미세구조화된 반도체 장치가 나타내는 것과 상이한 온도에 따라 방출 파장을 생성하는 미세구조화된 반도체 장치를 포함하는, 방법.
  15. 제 11항에 있어서, 상기 반도체 재료는 원하는 dλ/dT 거동을 야기하도록 설계된 미세구조화된 반도체 장치를 포함하는, 방법
  16. 제 11항에 있어서, 상기 필름은 유전체 및 금속으로 구성된 그룹에서 선택된 재료를 포함하는, 방법.
  17. 제 11항에 있어서,
    상기 반도체 재료는 미세구조화된 반도체 장치를 포함하고,
    상기 미세구조화된 반도체 장치는 미세구조의 기하구조(microstructural geometry)를 포함하고,
    상기 반도체의 상기 방출 파장이 만일 상기 제 2 열팽창 계수가 상기 반도체 재료에 고정적으로 부착되지 않은 경우를 나타내는 것과는 상이한 거동 대 온도를 갖도록 상기 미세구조의 기하구조 및 상기 필름은 상기 열팽창계수의 불일치가 가열 및 냉각 동안 상기 반도체 장치의 변형을 야기하도록 선택되는, 방법.
  18. 제 11항에 있어서, 상기 반도체 재료는 2차원 반도체 장치를 포함하는 방법.
  19. 제 11 항에 있어서, 상기 반도체 재료는 3차원 반도체 장치를 포함하는 방법.
  20. 제 11항에 있어서, 상기 반도체 재료는 레이저 다이오드 및 발광 다이오드로 구성된 그룹에서 선택된 반도체 장치를 포함하는 방법.
  21. 장치에 있어서,
    기판;
    상기 기판 위에 위치한 3차원 반도체 구조의 어레이에 있어서, 상기 3차원 구조는 바닥 표면, 상부 표면, 및 상기 바닥 표면과 상기 상부 표면을 연결하는 적어도 하나의 측면 표면을 포함하고;
    각각의 상기 3차원 구조 사이의 캐비티 영역(cavity region);
    상기 3차원 반도체 구조의 것과 상이한 CTE를 포함하는, 각각의 캐비티 영역에 위치하고, 각각의 3차원 구조의 각 측면을 둘러싸는 필름;을 포함하는 장치.
  22. 방법에 있어서,
    기판을 제공하는 단계;
    상기 기판 위에 및 기판에 3차원 반도체 구조의 어레이를 고정적으로 위치하는 단계에 있어서, 상기 3차원 구조는 바닥 표면, 상부 표면, 및 상기 바닥 표면과 상기 상부 표면을 연결하는 적어도 하나의 측면 표면을 포함하고;
    각각의 상기 3차원 구조 사이의 캐비티 영역(cavity region)을 형성하는 단계에 있어서,
    상기 필름은 상기 3차원 반도체 구조의 것과 상이한 CTE를 포함하며, 각각의 캐비티 영역에 필름을 고정적으로 위치시키고 각각의 3차원 구조의 각 측면을 둘러싸는 단계;를 포함하는, 방법.
KR1020207032943A 2018-06-13 2019-06-07 광전자 장치의 변형 제어 KR20210010463A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862684720P 2018-06-13 2018-06-13
US62/684,720 2018-06-13
PCT/US2019/036174 WO2019241082A1 (en) 2018-06-13 2019-06-07 Strain control in optoelectronic devices

Publications (1)

Publication Number Publication Date
KR20210010463A true KR20210010463A (ko) 2021-01-27

Family

ID=68840425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207032943A KR20210010463A (ko) 2018-06-13 2019-06-07 광전자 장치의 변형 제어

Country Status (5)

Country Link
US (1) US10992105B2 (ko)
EP (1) EP3807925A4 (ko)
JP (1) JP2021527944A (ko)
KR (1) KR20210010463A (ko)
WO (1) WO2019241082A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112467514B (zh) * 2020-11-10 2022-04-12 华中科技大学 一种宽工作温度范围的分布反馈半导体激光器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
GB2310316A (en) * 1996-02-15 1997-08-20 Sharp Kk Semiconductor laser
MY145695A (en) * 2001-01-24 2012-03-30 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
JP4160000B2 (ja) * 2004-02-13 2008-10-01 ドンゴク ユニバーシティ インダストリー アカデミック コーポレイション ファウンデイション 発光ダイオードおよびその製造方法
US7875522B2 (en) 2007-03-30 2011-01-25 The Board Of Trustees Of The Leland Stanford Junior University Silicon compatible integrated light communicator
JP4978478B2 (ja) * 2008-01-11 2012-07-18 ソニー株式会社 電磁波抑制放熱シート及び電子機器
JP5479765B2 (ja) * 2009-03-27 2014-04-23 古河電気工業株式会社 一次元アレイ素子の製造方法および一次元アレイ素子
US9065253B2 (en) 2009-05-13 2015-06-23 University Of Washington Through Its Center For Commercialization Strain modulated nanostructures for optoelectronic devices and associated systems and methods
JP5121783B2 (ja) * 2009-06-30 2013-01-16 株式会社日立ハイテクノロジーズ Ｌｅｄ光源およびその製造方法ならびにｌｅｄ光源を用いた露光装置及び露光方法
US9490318B2 (en) 2012-06-15 2016-11-08 Lawrence Livermore National Security, Llc Three dimensional strained semiconductors
CN106098697B (zh) * 2016-06-15 2019-04-02 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法

Also Published As

Publication number Publication date
EP3807925A1 (en) 2021-04-21
EP3807925A4 (en) 2022-03-02
US10992105B2 (en) 2021-04-27
US20190386462A1 (en) 2019-12-19
JP2021527944A (ja) 2021-10-14
WO2019241082A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US10770616B2 (en) Heterostructure with sacrificial layer
WO2015157589A1 (en) Structured substrate
Liao et al. Monolithically integrated electrically pumped continuous-wave III-V quantum dot light sources on silicon
JP6236631B2 (ja) 熱伝導シートの製造方法
US9058989B2 (en) Large area thin freestanding nitride layers and their use as circuit layers
KR20120071322A (ko) 기판 벽개 방법
KR20210010463A (ko) 광전자 장치의 변형 제어
Humayun et al. Effect of lattice constant on band-gap energy and optimization and stabilization of high-temperature In x Ga 1− x N quantum-dot lasers
US20150236289A1 (en) Electro-optical component having a quantum dot structure
JP5366149B2 (ja) 半導体レーザー装置
JP2011530181A (ja) 歪み層の緩和
CN114582819A (zh) 半导体器件及其调节方法
Li et al. Fabrication of patterned sapphire substrate and effect of light emission pattern on package efficiency
US10427968B2 (en) Method for cutting glass
CN105119143A (zh) 一种减少半导体激光器封装应力的芯片结构及减少封装应力的方法
US9373747B2 (en) Method for producing an optoelectronic component
Amann et al. Focus on advanced semiconductor heterostructures for optoelectronics
JP2009124009A (ja) 光半導体装置
KR102287809B1 (ko) 열 흐름 제어 장치
Humayun et al. Design of quantum dot based laser with ultra-low threshold current density
CN111354819A (zh) 一种光电集成器件及其制备方法
KR102638845B1 (ko) 도핑된 다이아몬드 반도체 및 레이저 절제를 이용한 제조방법
Kudsieh et al. Novel graphene heat spreaders for the thermal management of micro-LED arrays for optical communication
JP2012004344A (ja) 半導体膜の製造方法
JPH0362985A (ja) 分布帰還型半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal