KR20210010241A - 적분 회로 및 그의 제어방법, 이를 포함하는 장치 - Google Patents

적분 회로 및 그의 제어방법, 이를 포함하는 장치 Download PDF

Info

Publication number
KR20210010241A
KR20210010241A KR1020190087916A KR20190087916A KR20210010241A KR 20210010241 A KR20210010241 A KR 20210010241A KR 1020190087916 A KR1020190087916 A KR 1020190087916A KR 20190087916 A KR20190087916 A KR 20190087916A KR 20210010241 A KR20210010241 A KR 20210010241A
Authority
KR
South Korea
Prior art keywords
switch
capacitor
value
current source
integrating circuit
Prior art date
Application number
KR1020190087916A
Other languages
English (en)
Inventor
이장혁
윤주한
안병권
이재면
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020190087916A priority Critical patent/KR20210010241A/ko
Priority to US16/830,939 priority patent/US11374492B2/en
Priority to CN202010333178.3A priority patent/CN112242846A/zh
Publication of KR20210010241A publication Critical patent/KR20210010241A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45541—Indexing scheme relating to differential amplifiers the IC comprising dynamic biasing means, i.e. controlled by the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 전류원과, 전류원과 직렬 연결되는 커패시터, 커패시터와 직렬 연결되는 전압원 바이어스, 상기 전류원과 커패시터 사이에 위치한 노드 A 및 상기 커패시터와 전압원 바이어스 사이에 위치한 노드 B를 연결하는 스위치 및 상기 스위치의 온/오프 동작을 제어하는 스위치 컨트롤 로직부를 포함하며, 여기서 전류원과 커패시터는 1개씩만 구비되는 적분 회로를 제공한다. 이러한 적분 회로에 따르면, 종래의 적분 회로와 비교할 때 동일한 성능을 제공하면서도 구성을 간단하게 할 수 있어 칩 사이즈를 최소화할 수 있다. 칩 사이즈를 종래 대비 대략 1/6 정도까지 작게 만들 수 있다는 점에서 적분 회로가 채용되는 다양한 장치들의 설계 효율을 높일 수 있는 이점이 있다.

Description

적분 회로 및 그의 제어방법, 이를 포함하는 장치{INTEGRATING CIRCUIT AND CONTROL METHOD THEREOF, APPARATUS COMPRISING THE SAME}
본 발명은 적분 회로에 관한 것으로, 더욱 상세하게는 기존 적분 회로 대비 더 작은 사이즈로 구성하면서도 더 정확한 평균전류제어가 가능하도록 일정한 동작시간을 제공할 수 있는 적분 회로 및 제어방법, 그리고 이러한 적분 회로가 포함되는 장치들에 관한 것이다.
A/D 변환기와 같은 신호처리장치, LED 백라이트 드라이브 장치, 디스플레이 장치들은 필요에 따라 자체 사이즈를 소형화하거나 두께를 얇게 설계하는 추세로 기술개발이 이루어지고 있다. 그렇기 때문에 장치들에 장착되는 각종 소자들의 크기(size) 역시 줄이기 위한 노력이 요구된다.
이러한 노력은 대형화 추세에 맞게 제품 자체가 커지는 경우에도 마찬가지이다. 예를 들어 제품이 커지더라도 대형화로 인한 전력 소비 문제를 해결하기 위하여, 또는 기능 다양화를 위한 더 많은 소자 (칩)을 탑재할 수 있도록 소자 자체의 크기를 줄이려는 경향이 있기 때문이다.
장치들에는 다양한 소자나 칩들이 탑재되는데, 그 중 하나가 적분 회로이다. 적분 회로는 2개의 전류원(current source)과 상기 전류원마다 직렬 연결되는 2개의 커패시터(capacitor), 전류원과 커패시터 사이의 각 노드와 연결되는 1개의 비교부를 포함하여 구성된다.
이러한 적분 회로는 gm * VCS(current sensing voltage) 전류를 공급하는 제1 전류원과, gm * VREF(reference voltage) 전류를 공급하는 제2 전류원으로 구분할 수 있고, 적분 연산된 값은 상기 gm * VCS 전류와 커패시터에 의해 포물선 형태의 제1 적분 값, gm * VREF 전류와 커패시터에 의해 특정 기울기 형태의 제2 적분 값으로 구분할 수 있다. 그리고 제1 적분 값과 제2 적분 값의 크기가 만나는 시점에 전류 제어 스위치(240, 도 10 참고)가 턴-오프(turn-off) 동작한다. 여기서 VCS 전류는 내부 CS 단자의 영향을 받기 때문에 그 전류 값은 바뀌게 된다.
그런데 상기 적분 회로는 제조상의 문제나 장시간 사용으로 인하여 상기 2개의 전류원 및 2개의 커패시터 값이 각각 서로 상이하게 나타날 수 있다. 그러면 스위치 턴-오프 시점이 변경될 수 있어 시스템의 정확도(accuracy)가 변하는 문제가 초래된다. 이는 적분 회로가 일정한 동작시간을 갖지 못함으로써, 평균전류제어를 안정적으로 수행할 수 없음을 나타낸다.
종래에 이러한 문제를 해결하고자 상기 적분 회로에 퓨징 회로(fusing circuit)를 추가하여 정확도를 보상하는 방안이 있었다. 여기서 퓨징 회로는 제1 전류원 및 제2 전류원의 gm 값의 차이 보상을 위한 제1 퓨징 회로, 상기 2개의 커패시터 값의 차이 보상을 위한 제2 퓨징 회로를 말할 수 있다. 제1 퓨징 회로는 기존 전류원에 추가로 전류원을 병렬로 연결하는 것이고, 제2 퓨징 회로는 기존 커패시터에 추가로 커패시터를 병렬로 연결하는 것이며, 추가하는 전류원이나 커패시터는 최소 3 ~ 4개 정도를 연결하게 된다.
그러나 이와 같이 상기 적분 회로에 퓨징 회로가 추가 구성됨으로써, 적분 회로의 사이즈를 줄이지 못하였고, 이는 소자 사이즈를 줄이지 못하는 또 다른 문제를 초래했다.
이처럼 종래 적분 회로는 전류원 및 커패시터가 2개씩 구비되기 때문에 전류원 값의 차이나 커패시터 값의 차이가 발생할 수밖에 없어 일정한 동작시간을 가지는 적분 회로를 제공할 수 없었고, 또 이러한 차이 값을 보상하기 위하여 퓨징 회로가 추가로 구성된다는 점에서, 적분 회로의 구성을 간소화할 수 없음은 물론, 칩 사이즈를 줄일 수 없었던 것이다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 일정한 동작 시간을 갖는 적분 회로를 제공하여 종래보다 더 정확한 평균전류제어가 가능하도록 한 적분 회로 및 그의 제어방법를 제공하는 것이다.
본 발명의 다른 목적은 적분 회로의 구성을 간소화하여 사이즈를 줄일 수 있도록 하는 것이다.
본 발명의 또 다른 목적은, 이러한 적분 회로를 제어하는 방법과 적분 회로가 채용될 수 있는 다양한 디바이스(장치)를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명은, 전류원; 상기 전류원과 직렬 연결되는 커패시터; 상기 커패시터와 직렬 연결되는 전압원 바이어스; 상기 전류원과 커패시터 사이에 위치한 노드 A 및 상기 커패시터와 전압원 바이어스 사이에 위치한 노드 B를 연결하는 스위치; 그리고 상기 스위치의 온/오프 동작을 제어하는 스위치 컨트롤 로직부를 포함하며, 상기 전류원과 상기 커패시터에 의해 적분 연산이 수행되는 적분 회로를 제공한다.
본 실시 예에 따르면, 상기 스위치 컨트롤 로직부는, 반전버퍼 및 논리곱 소자(AND gate)를 포함하고, 상기 논리곱 소자의 출력이 하이 레벨(high-level)이 되면 상기 적분 회로는 미동작한다.
본 실시 예에 따르면, 상기 전류원은 상기 노드 A에 기준전압(VREF)과 전류감지전압(VCS)과의 차이에 의한 전류 gm * (VREF - VCS)값을 공급한다.
본 실시 예에 따르면, 상기 전압원 바이어스는 상기 노드 B에 일정한 값이 유지되게 한다.
본 실시 예에 따르면, 상기 적분 연산된 적분 값은 상기 기준전압(VREF)과 전류감지전압(VCS)이 동일한 시점을 중심으로 서로 대칭되는 반원 형상의 값을 제공한다.
본 실시 예에 따르면, 상기 적분 연산된 적분 값과 상기 전압원 바이어스가 만나는 시점에 상기 비교부는 상기 스위치로 턴-오프(turn-off) 신호 및 턴-온(turn-on) 신호를 교대로 출력한다.
본 실시 예에 따르면, 상기 전류원의 전달 컨덕턴스(gm) 값이 변경되거나 또는 상기 커패시터 사이즈가 변경되더라도 상기 스위치의 턴- 온(turn-on) 시점은 항상 일정하게 동작한다.
본 실시 예에 따르면, 상기 전류원의 전달 컨덕턴스(gm) 값이 변경되거나 또는 상기 커패시터 사이즈가 변경되더라도 상기 적분 회로의 동작시간은 일정하게 유지된다.
본 발명의 다른 특징에 따르면, 전압원에 의해 바이어스가 일정 값을 유지하는 상태에서, 전류원이 기준전압(VREF)과 소정 시간에 따라 증가하는 전류감지 전압(VCS)과의 차이에 따른 전류를 공급하는 단계; 상기 전류원과, 상기 전류원과 직렬 연결된 커패시터에 의하여 적분 연산을 수행하는 단계; 그리고 상기 적분 연산에 따른 적분 값과 상기 바이어스가 만나는 시점에 스위치를 턴-오프(turn-off) 및 턴-온(turn-on) 동작을 수행하는 단계를 포함하는 적분 회로의 제어방법을 제공한다.
본 실시 예에 따른 상기 적분 값은, 상기 기준전압(VREF)과 상기 전류감지전압(VCS)의 크기가 동일한 시점을 기준으로 적분 값의 증가 값 및 감소 값은 동일하게 나타난다.
본 실시 예에 따르면, 상기 전류원의 전달 컨덕턴스(gm) 값이 변경되더라도 상기 스위치가 턴-온(turn-on)되는 시점은 일정하게 유지된다.
본 실시 예에 따르면, 상기 커패시터 사이즈가 변경되더라도 상기 스위치가 턴-온(turn-on) 되는 시점은 일정하게 유지된다.
본 실시 예에 따르면, 상기 전류원의 전달 컨덕턴스(gm) 값이 변경되거나 또는 상기 커패시터 사이즈가 변경되더라도 상기 적분 회로의 동작시간은 일정하게 유지된다.
본 발명의 또 다른 특징에 따르면, 상기한 적분 회로가 장착된 다양한 장치를 제공할 수도 있다. 상기 장치는, 예를 들어 적분 회로가 사용될 수 있는 다양한 종류의 스위치 제어장치, LED 백라이트 드라이브 장치, 디스플레이 장치들을 말할 수 있다.
즉, 전류원과, 상기 전류원과 직렬 연결되는 커패시터, 상기 커패시터와 직렬 연결되는 전압원 바이어스, 상기 전류원과 커패시터 사이에 위치한 노드 A 및 상기 커패시터와 전압원 바이어스 사이에 위치한 노드 B를 연결하는 스위치 및 상기 스위치의 온/오프 동작을 제어하는 스위치 컨트롤 로직부를 포함하는 적분 회로; 상기 적분 회로의 적분동작에 따라 노드 A의 제1 적분값과 노드 B의 제2 적분값을 비교하고, 상기 스위치 컨트롤 로직부에 스위치 오프 신호(SW_OFF)를 출력하는 비교부; 상기 비교부의 출력에 따라 오프 시간을 카운팅하는 오프시간 제어부; 그리고 상기 비교부 및 오프시간 제어부의 출력에 따라 전류 제어 스위치의 동작을 제어하는 스위치 구동부를 포함하는 스위치 제어장치를 제공한다.
여기서, 상기 적분 회로는 상기 오프 시간 제어부의 출력신호를 인가받아 동작하고, 상기 오프 시간 제어부는 상기 비교부의 출력신호가 인가되면 미리 정해진 시간 카운트 후에 소정 레벨을 가지는 논리 신호를 상기 스위치 구동부의 세트 단자로 출력하게 된다.
또, 전류원과, 상기 전류원과 직렬 연결되는 커패시터, 상기 커패시터와 직렬 연결되는 전압원 바이어스, 상기 전류원과 커패시터 사이에 위치한 노드 A 및 상기 커패시터와 전압원 바이어스 사이에 위치한 노드 B를 연결하는 스위치 및 상기 스위치의 온/오프 동작을 제어하는 스위치 컨트롤 로직부를 포함하는 적분 회로; 상기 적분 회로의 적분동작에 따라 노드 A의 제1 적분 값과 노드 B의 제2 적분 값을 비교하고, 상기 스위치 컨트롤 로직부에 스위치 오프 신호(SW_OFF)를 출력하는 비교부를 포함하는 변환장치나, LED 백라이트 드라이브 장치, 디스플레이 장치를 제공할 수 있다.
이상과 같은 본 발명의 적분 회로 및 그 제어방법에 따르면, 일정한 동작시간을 가지는 적분 회로를 제공함으로써, 종래보다 더 정확하게 평균전류제어를 수행할 수 있는 효과가 있다.
또 하나의 전류원 및 커패시터로 구성하기 때문에, 칩 사이즈를 최소화할 수 있다. 즉 전류원 및 커패시티의 개수를 줄일 수 있고, 또한 종래 적분 회로에 사용되는 퓨징 회로도 필요하지 않아, 칩 사이즈를 대폭 줄일 수 있었다. 시뮬레이션 결과, 칩 사이즈는 종래 대비 대략 1/6 정도까지 작게 만들 수 있음을 확인할 수 있었다.
그리고 이와 같은 칩 사이즈의 축소는 적분 회로가 채용되는 다양한 장치들의 설계 효율을 높일 수 있는 효과를 기대할 수 있다. 장치들은 스위치 제어회로, 스위치 제어회로가 구비된 변환기, LED 백라이트 드라이브 장치, 디스플레이 장치들일 수 있을 것이다.
도 1은 본 발명의 바람직한 실시 예에 따른 적분 회로를 보인 구성도
도 2는 본 발명의 적분 회로의 동작 그래프로서, (a)는 기준전압(VREF)과 감지전압(VCS)과의 관계, (b)는 제1 적분 값 및 제2 적분 값, (c)는 스위치 동작상태를 나타냄
도 3은 본 발명의 적분 회로에 구비된 전류원의 gm 값이 변동될 때의 스위치 동작상태를 보인 그래프
도 4 및 도 5는 기존의 적분 회로에서 제1 전류원 및 제2 전류원 값이 변동될 때의 동작상태를 보인 그래프
도 6은 본 발명의 적분 회로에 구비된 커패시터의 사이즈가 변동될 때의 스위치 동작상태를 보인 그래프
도 7 및 도 8은 기존의 적분 회로에서 제1 커패시터 및 제2 커패시터 값이 변동될 때의 동작상태를 보인 그래프
도 9는 본 발명과 종래 기술에 따른 적분 회로의 소자 레이아웃(lay-out)을 비교한 도면
도 10은 본 발명의 다른 실시 예로 적분 회로를 구비한 변환장치의 회로도
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
공간적으로 상대적인 용어인 아래(below, beneath, lower), 위(above, upper) 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 아래(below, beneath)로 기술된 소자는 다른 소자의 위(above, upper)에 놓여질 수 있다. 따라서, 예시적인 용어인 아래는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 발명에서 사용되는 “부” 또는 “부분” 등의 일부분을 나타내는 표현은 해당 구성요소가 특정 기능을 포함할 수 있는 장치, 특정 기능을 포함할 수 있는 소프트웨어, 또는 특정 기능을 포함할 수 있는 장치 및 소프트웨어의 결합을 나타낼 수 있음을 의미하나, 꼭 표현된 기능에 한정된다고 할 수는 없으며, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
또한, 본 발명에서 사용되는 모든 전기 신호들은 일 예시로서, 본 발명의 회로에 반전기 등을 추가적으로 구비하는 경우 이하 설명될 모든 전기 신호들의 부호가 반대로 바뀔 수 있음을 유의해야 한다. 따라서, 본 발명의 권리범위는 신호의 방향에 한정되지 않는다.
따라서, 본 발명의 사상은 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
이하, 첨부된 도면에 도시한 실시 예에 기초하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다. 본 발명은 기존 적분 회로 대비 사이즈를 줄일 수 있으면서도 시스템 정확도(accuracy)는 동일한 동작을 할 수 있도록 하는 적분 회로를 제안하는 것이고, 이러한 적분 회로를 도 1을 참고하여 살펴본다.
도 1에 도시된 바와 같이, 본 발명의 적분 회로는 기준전압(VREF)과 전류감지전압(VCS)의 차이에 따른 전류(gm * (VREF -VCS))를 공급하는 전류원(110)과, 상기 전류원(110)에 순차적으로 직렬로 연결되는 커패시터(C, 120), 그리고 전압원인 바이어스(130)를 포함한다. 바이어스(130)의 일단은 접지되어 있다.
그리고 전류원(110)과 커패시터(120) 사이의 노드 A 및 커패시터(120)와 바이어스(130) 사이의 노드 B를 연결하는 스위치(150), 상기 스위치(150)의 온/오프 동작을 제어하는 스위치 컨트롤 로직부(101)를 포함하고 있다.
스위치 컨트롤 로직부(101)는 반전 버퍼(103)와 논리소자인 AND 게이트(105)를 포함한다. 여기서 반전 버퍼(103) 및 AND 게이트(105)는 적분 회로의 구성이지만 반전 버퍼(103) 및 AND 게이트(105)로 인가되는 입력신호는 적분 회로를 구성하는 다른 회로로부터 전달받게 된다.
즉 도 10을 참고하여 아래에서 설명하겠지만, 예를 들면 스위치 제어회로(260)가 적분 회로를 포함한다면, 반전 버퍼(103) 및 AND 게이트(105)로 인가되는 입력신호는 전류 제어 스위치(240)의 턴-온 동작을 제어하는 스위치 구동부(262)의 제어신호일 수 있다. 그리고 스위치 구동부(262)는 비교부(140)의 출력과 오프시간 제어부(261)의 출력에 대해 논리 연산을 수행하여 상기 제어신호를 출력한다.
실시 예에 따르면 상기 AND 게이트(105)의 출력단 노드 C의 레벨 상태에 따라 적분 회로의 구동이 결정된다. 즉 상기 AND 게이트(105)의 노드 C가 하이 레벨에서 적분 회로는 소정시간 동안 미 동작 상태를 유지하며, 반면 AND 게이트(105)의 노드 C가 로우 레벨에서 적분 회로는 소정 시간 동작하게 된다. 이러한 스위치 컨트롤 로직부(101)에 의한 노드 C의 레벨 변화는 다음 [표 1]과 같다.
SW_OFF START NODE C
LOW LOW LOW
LOW HIGH LOW
HIGH LOW HIGH
HIGH HIGH LOW
이처럼 본 발명의 적분 회로는 전류원(110), 커패시터(120), 전압원(130) 및 스위치 컨트롤 로직부(101)를 포함하는 구성으로, 전류원(110) 및 커패시터(120)가 1개씩만 구성된다는 점에서 기존의 적분 회로와는 큰 차이가 있다. 또한, 기존 적분 회로에서 각각 2개씩 구성되는 전류원 및 커패시터 값의 차이로 인하여 발생하는 문제를 보상하기 위하여 반드시 구비되어야 했던 퓨징 회로(fusing circuit)도 필요가 없다는 점에서 회로 구성상의 큰 차이가 있다고 할 것이다.
한편, 도 1에 도시된 바와 같이 상기 적분 회로에는 비교부(140)가 연결된다. 적분 회로와 비교기(140)의 연결은, 노드 A가 반전단자(-)와 연결되고, 노드 B가 비반전 단자(+)와 연결되는 구성이며, 비교부(140)의 출력인 스위치 오프 신호(SW_OFF)가 상기 AND 게이트(105)로 인가되는 것이다.
다음에는 이와 같이 구성된 본 발명의 적분 회로의 동작에 대하여 살펴보기로 할 것이다. 여기서는 본 발명과 종래기술에 따른 적분 회로와의 차이가 명확하게 나타날 수 있도록, 본 발명과 종래기술의 적분 회로의 동작에 따른 그래프를 서로 비교하면서 설명하기로 한다.
도 2는 본 발명의 적분 회로의 동작 그래프로서, (a)는 기준전압(VREF)과 감지전압(VCS)과의 관계, (b)는 제1 적분 값 및 제2 적분 값, (c)는 스위치 동작상태를 나타내고 있다.
(a)를 보면, 기준전압(VREF)은 일정한 값을 유지하며, 감지전압(VCS)은 소정시간(0 ~ t1, t2 ~ t3, t4 ~ t5,…) 동안 일정 기울기를 가지면서 증가하는 형태이다. 이 상태에서 적분 연산을 수행하면, (b)와 같이 노드 A에서 '제1 적분 값'은 전류원(110)의 공급전류인 'gm * (VREF - VCS)'와 커패시터(120)에 의해 좌우 대칭인 반원 모양으로 나타난다. 즉 상기 기준전압(VREF)과 감지전압(VCS)이 동일해지는 시점(a)을 중심으로 기준전압(VREF)이 감지전압(VCS)보다 커지면 제1 적분 값은 증가하고 반대로 기준전압(VREF)이 감지전압(VCS)보다 작아지면 제1 적분 값은 감소하기 때문에, a 시점을 기준으로 하여 서로 대칭되는 모양이다.
그리고 노드 B는 바이어스 전압에 의해 일정한 값을 유지하게 된다. 실시 예 설명에서는 상기 바이어스 전압을 '제2 적분 값'이라 칭하기로 한다.
(c)에는 스위치(140)의 턴-온 및 턴 -오프 상태를 도시하였다. (b)와 (c)를 함께 참고하면, 제1 적분 값과 제2 적분 값이 만나는 시점 a'에 스위치는 턴-오프 되고 일정시간(0 ~ t1, t2 ~ t3) 동안 로우 레벨 상태를 유지한다. 이 상태는 상기 [표 1]에서 노드 C가 로우 상태일 때를 말하며, 적분 회로가 실질적으로 동작하는 구간(0 ~ t1, t2 ~ t3))이 된다.
그러다가 다시 제1 적분 값과 제2 적분 값이 만나는 시점 a"에 스위치는 턴-온 동작하여 적분 회로의 구동을 중지시킨다. 이 상태는 상기 [표 1]에서 노드 C가 하이 상태일 때를 말하며 t1 ~ t2 구간이 해당한다.
이후 다시 t2 시점에 스위치는 턴-오프되어 적분을 시작하고 t3 시점까지 유지된다.
이와 같은 적분 회로가 적분 동작하는 구간(0 ~ t1, t2 ~ t3), 미 동작하는 구간(t1 ~ t2)이 반복적으로 발생한다.
이와 같은 적분 연산동작이 수행될 때, 본 실시 예의 적분 회로 역시 gm 값이 변동하거나 커패시터 값이 변동할 수 있을 것이다. 그렇다 하더라도 본 실시 예의 적분 회로는 스위치 턴- 온 되는 시점이 변동되지 않는다. 이를 도 3 및 도 4를 참고하여 살펴본다.
도 3은 본 발명의 적분 회로에 구비된 전류원의 gm 값이 변동될 때의 스위치 동작상태를 보인 그래프이다. 원칙적으로 본 발명의 적분 회로에는 전류원이 하나만 구비되기 때문에 다른 gm 값과 비교할 수는 없을 것이고, 다만 공정 산포 등의 이유로 gm 값이 변동될 수 있다.
(a)와 같이 기준전압(VREF)은 일정한 값을 유지하며, 감지전압(VCS)은 소정시간(0 ~ t1, t2 ~ t3, t4 ~ t5,…) 동안 일정 기울기를 가지면서 증가하게 된다.
(b)에는 적분 연산 동작에 따른 적분값 변화상태를 나타낸다. 적분 연산이 수행되면, 제2 적분 값인 바이어스는 일정한 값을 유지한다. 반면 gm의 공정 산포 등으로 인하여 gm 값이 변동된 경우, 제1 적분 값인 전류원의 공급전류인 'gm * (VREF - VCS) * C' 값은 변동된다.
그러나 gm 값이 미리 설정된 기준 값(gmref)보다 커지거나(gm > gmref) 또는 작아지더라도(gm < gmref), 기준전압(VREF)과 감지전압(VCS)이 동일해지는 지점(a)을 중심으로 대칭적으로 변동하기 때문에, 적분 연산된 값의 증가 및 감소 값은 동일하게 나타난다.
즉, gm 값이 크게 변동된 경우(gm > gmref) 및 작게 변동된 경우(gm < gmref) 모두, 기준전압(VREF)이 감지전압(VCS)보다 큰 동안에는 제1 적분값은 증가하고, 기준전압(VREF)과 감지전압(VCS)이 동일한 시점(a)을 지나면서 기준전압(VREF)이 감지전압(VCS)보다 작아지는 동안에는 제1 적분값은 감소하기 때문에, 도 3의 (b)와 같이 제1 적분 값의 폭은 변하지 않고 상하 방향(점선 표시된 부분)으로만 변동되고 있다.
따라서 gm 값의 변화와 상관없이 스위치(150)의 턴-온(t1, t3) 되는 시점은 변하지 않게 된다. 그리고 이처럼 턴-온(t1, t3) 시점이 일정하다는 것은 턴- 오프(turn-off) 상태의 유지시간(0 ~ t1, t2 ~ t3)이 일정하다는 것이고, 이는 다시말하면 적분 회로의 동작시간이 일정하게 제공된다는 것을 의미한다.
이와 같은 이유로 본 발명의 적분 회로는 종래 적분 회로에 비해 구성을 간단하게 하면서도 시스템의 정확도에 변화가 없으며, 별도의 퓨징 회로를 추가할 필요가 없는 효과를 가질 수 있는 것이다.
이와 대비하여 종래 기술의 적분 회로에서의 동작은 도 4 및 도 5를 참고하여 살펴본다.
종래 적분 회로는 2개의 전류원이 구성되는 것이고, 도 4는 제1 전류원의 gm 1 값 크기가 제2 전류원의 gm2 값 크기보다 크거나(gm1 > gm2) 또는 작은 경우(gm 1 < gm2), 도 5는 제2 전류원의 gm2 값 크기가 제1 전류원의 (gm1)보다 크거나(gm2 > gm1) 또는 작은 경우(gm2 < gm1)를 나타낸다.
도 4에서 제1 전류원의 gm1 값이 제2 전류원의 gm2보다 더 크게 변경되면(gm1 > gm2), 제1 적분 값(b)은 더 짧아지게 된다. 그 결과 스위치(150)가 턴-온 되는 시점이 정상 시점(t1)보다 더 빨라지게 되어 t1' 시점에 턴-온 된다. 마찬가지로 제1 전류원의 gm1 값이 제2 전류원의 gm2보다 작게 되면(gm1 < gm2), 제1 적분 값(b')은 더 길어진다. 그 결과 스위치(150)가 턴-온 되는 시점이 정상 시점(t3)보다 느려지게 되어 t3' 시점에 턴-온 된다. 여기서 턴-온 시점이 달라진다는 것은 적분 회로의 동작 시간이 상기 gm1과 gm2 값의 차이에 따라 달라지게 됨을 의미한다.
도 5의 제2 전류원의 gm2 값이 변경된 경우도 마찬가지라 할 수 있다. 제2 전류원의 gm2 값이 1제 전류원의 gm1보다 더 크게 변경되면 제2 적분 값의 기울기(c)는 더 경사진다. 따라서 스위치(150)가 턴-온되는 시점이 정상 시점(t1)보다 더 빨라지게 되어 t1' 시점에 턴-온 된다. 반면 제2 전류원의 gm2 값이 제1 전류원의 gm1보다 더 작게 되면, 제2 적분 값의 기울기(c')는 더 완만해질 것이고, 따라서 스위치(150)가 턴-온 되는 시점이 정상 시점(t3)보다 느려지게 되어 t3' 시점에 턴-온 된다.
이와 같이 종래 적분 회로에서는 gm 값에 따라 스위치(150)의 턴-온 되는 시점이 정상시점인 t1 또는 t3에서 t1' 또는 t3'로 변경되고 있음을 확인할 수 있다. 그래서 앞서 설명한 바와 같이 적분 회로에 이를 보상하기 위한 퓨징 회로(fusing circuit)를 추가해야만 했던 것이다.
본 발명에 따른 적분 회로는 상기한 gm 값 이외에, 커패시터 사이즈의 변경에 의해서도 시스템의 정확도에 영향을 미치게 된다.
도 6은 본 발명의 적분 회로에 구비된 커패시터의 사이즈가 변동될 때의 스위치 동작상태를 보인 그래프이다. 원칙적으로 본 발명의 적분 회로에는 커패시터가 하나만 구비되기 때문에 다른 커패시터와 비교할 수는 없는 것이고, 다만 공정 산포 등의 이유로 커패시터 사이즈가 변동될 수 있다. 여기서 커패시터 사이즈가 변경된다는 것은 커패시터 값이 변경된다는 것을 의미할 수도 있다.
적분 회로의 동작시, (a)와 같이 기준전압(VREF)은 일정한 값을 유지하며, 감지전압(VCS)은 소정시간(0 ~ t1, t2 ~ t3, t4 ~ t5,…) 동안 일정 기울기를 가지면서 증가하게 된다.
(b)에는 적분 연산 동작에 따른 적분 값의 변화상태를 나타낸다. 적분 연산이 수행되면, 제2 적분 값인 바이어스는 일정한 값을 유지한다. 반면 공정 산포 등으로 의하여 커패시터 값이 변동된 경우, 제1 적분 값인 전류원의 공급전류인 'gm * (VREF - VCS) * C'이 변동된다.
그러나 커패시터 값이 미리 설정된 기준 값(Cref)보다 커지거나 작아지더라도 기준전압(VREF)과 감지전압(VCS)이 동일해지는 지점(a)을 중심으로 대칭적으로 동작하기 때문에, 적분 연산 된 제1 적분값의 증가 및 감소 값은 동일하게 나타난다.
즉, 커패시터 값이 작게 변동된 경우(C < Cref) 및 크게 변동된 경우(C > Cref) 모두, 상기 시점 a를 기준으로 하여 기준전압(VREF)이 감지전압(VCS)보다 커지면 제1 적분값은 증가하며, 기준전압(VREF)이 감지전압(VCS)보다 작아지면 제1 적분값은 감소하기 때문에, 도 6의 (b)와 같이 제1 적분 값의 폭은 변하지 않고 상하 방향(점선 표시된 부분)으로만 변동되고 있다.
따라서 커패시터 값의 변화와 상관없이 스위치(150)의 턴-온(t1, t3) 되는 시점은 변하지 않는 것이다. 그리고 이처럼 턴-온(t1, t3) 시점이 일정하다는 것은 턴- 오프(turn-off) 상태의 유지시간(0 ~ t1, t2 ~ t3)이 일정하다는 것이고, 이는 다시말하면 적분 회로의 동작시간이 일정하게 제공된다는 것을 의미한다.
이와 대비하여 종래 기술의 적분 회로에서의 동작은 도 7 및 도 8을 참고하여 살펴본다. 종래 적분 회로는 서로 다른 노드에 2개의 커패시터(C1, C2)가 각각 연결되는 것이고, 어느 하나의 노드에 연결된 커패시터와 다른 노드에 연결된 커패시터의 사이즈에 차이가 발생하면 스위치(150)의 턴-온 유지시간이 달라지게 된다. 즉 다시 말하면, 적분 회로의 동작시간이 상기 커패시터(C1, C2)의 사이즈 차이에 따라 달라진다.
도 7은 어느 하나의 노드에 연결된 커패시터(C1)가 다른 노드에 연결된 커패시터(C2) 보다 사이즈가 작거나(C1 < C2), 큰 경우(C1 > C2)를 나타낸다. 이를 보면 제1 커패시터(C1)가 제2 커패시터(C2)보다 작으면(C1 < C2), 제1 적분 값(d)은 더 길어진다. 그 결과 스위치가 턴-온 되는 시점은 정상 시점(t1)보다 느린 t1' 시점에 턴-온 된다. 반면 제1 커패시터(C1)가 제2 커패시터(C2)보다 크면(C1 > C2), 제1 적분 값(d')은 짧아지고, 스위치가 턴-온 되는 시점이 정상 시점(t3)보다 빨라져서 t3' 시점에 턴-온 된다.
도 8은 제2 커패시터(C2)가 제1 커패시터(C1)보다 작거나(C1 < C2), 큰 경우(C1 > C2)를 나타낸다. 제2 커패시터(C2)가 제1 커패시터(C1)보다 크게 되면(C1 < C2), 제2 적분 값의 기울기(e)는 더 완만해져서 스위치(150)가 턴-온 되는 시점은 정상 시점(t1)보다 느린 t1' 시점에 턴-온 된다. 반면 제2 커패시터(C2)가 제1 커패시터(C1)보다 작으면(C1 > C2), 제2 적분 값의 기울기(e')는 더 경사지게 되어 스위치(150)가 턴-온 되는 시점이 정상 시점(t3)보다 빨라져서 t3' 시점에 턴-온 된다.
이와 같이 종래 적분 회로에서는 커패시터 값에 따라 스위치(150)의 턴-온 되는 시점이 정상시점인 t1 또는 t3에서 t1' 또는 t3'로 변경되고 있음을 확인할 수 있다. 그래서 커패시터 값이 변경되는 경우에도 종래 적분 회로에서는 이를 보상하기 위한 퓨징 회로(fusing circuit)를 추가해야만 했었다.
이처럼 상술한 종래 적분 회로에는 전류원의 gm 값 또는 커패시터 값이 변동되면 스위치(150)의 턴-온 되는 시점이 변동되며, 이로 인해 변동되는 값의 보상을 위하여 퓨징 회로를 추가로 구성해야만 했고, 이는 적분 회로의 구성을 간소화할 수 없었다. 반면 본 발명의 적분 회로는 gm 값 또는 커패시터 값이 변동되더라도 스위치(150)의 턴-온 되는 시점은 항상 일정하게 유지되기 때문에 퓨징 회로를 구성할 필요가 없었고, 그만큼 회로 간소화로 인하여 적분 회로의 크기를 줄일 수 있게 된다.
또한, 상술한 바와 같이 적분 회로가 간소화되었지만 gm 값 또는 커패시터 값이 변동되더라도 스위치(150)의 턴-온 구간 및 턴-오프 구간은 항상 일정하게 유지됨을 알 수 있어, 종래 적분 회로의 기능과 큰 차이가 없다.
도 9는 종래기술과 본 발명의 적분 회로의 레이아웃을 비교한 도면이다. 도 9의 레이아웃에는 비교부를 포함하여 나타냈다.
이를 보면 종래기술의 적분 회로(a)는, 전류원(gm) 및 커패시터(c)가 각각 2개, 비교부(comp) 1개, 스위치(sw) 2개, 그리고 전류원(gm) 및 커패시터(c) 값의 변동으로 인한 문제를 보상하기 위하여 전류원(gm) 및 커패시터(c)마다 구비되는 퓨징 회로(gm fusing, c fusing), 퓨징 회로를 제어하는 로직부(logic for fusing) 등을 포함하여 구성된다.
반면, 본 발명의 적분 회로(b)는 각각 1개인 전류원(gm) 및 커패시터(c), 그리고 비교부(comp) 및 스위치(sw)만 있으면 된다. 종래 적분 회로 대비 전류원 및 커패시터의 개수를 줄일 수 있을 뿐만 아니라 퓨징 회로가 전혀 필요하지 않다.
시뮬레이션 결과, 본 발명의 적분 회로는 종래 적분 회로 대비 사이즈를 1/6 정도로 줄일 수 있음을 확인할 수 있다.
본 발명의 적분 회로는 다양한 장치에 적용할 수 있다. 즉, 적분 회로가 사용될 수 있는 다양한 종류의 스위치제어장치, LED 백라이트 드라이브 장치, 디스플레이 장치들이 본 발명에 적용될 수 있는 것이다.
예를 들면 본 발명의 적분 회로가 도 10에 도시한 변환장치(200)에 구성시킬 수 있다. 즉 도 10의 적분부(100)가 위에서 설명한 적분 회로가 된다. 그래서 적분 회로에는 전류원(110), 커패시터(C, 120), 바이어스(130), 스위치(150) 및 스위치 컨트롤 로직부(101)의 구성들이 포함된다.
변환장치(200)는, 상기 적분부(100) 및, 비교부(140) 외에도 비교부(140)의 출력에 따라 오프 시간을 카운팅하는 오프시간 제어부(261), SR 래치로 구성되며 상기 비교부(140) 및 오프시간 제어부(261)의 출력에 따라 전류 제어 스위치(240)의 동작을 제어하는 스위치 구동부(262)를 포함한다.
그리고 입력전원(VIN)에 직렬 연결된 부하(210), 상기 전류제어스위치(240)의 동작에 따라 입력전원(VIN)을 통해 공급되는 에너지를 저장하거나 방출하는 인덕터(220), 인덕터(220)에서 에너지가 방출되는 경우 해당 에너지를 부하(210)에 공급할 수 있는 전류 이동 경로(loop)를 형성하는 환류 다이오드(230), 부하(210)에 흐르는 전류를 측정하도록 전류제어스위치(240)의 일단과 기준 전위 사이에 연결된 전류측정저항(250)이 구성된다.
이러한 적분 회로를 가진 변환장치(200)에서, 적분부(100)는 전류제어스위치(240)의 게이트 단자를 턴-온 시키는 스위치 구동부(262)의 제어신호(즉, START 신호)에 따라 적분 연산동작을 수행하게 된다. 여기서 상기 전류제어스위치(240)는 오프시간 제어부(261)의 제어동작을 받기 때문에, 상기 제어신호는 오프시간 제어부(261)의 출력신호일 수도 있다.
이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다.
100: 적분 회로
101: 스위치 컨트롤 로직부
103: 반전 버퍼
105: AND gate
110: 전류원
120: 커패시터
130: 바이어스
140: 비교부
150: 스위치

Claims (16)

  1. 전류원;
    상기 전류원과 직렬 연결되는 커패시터;
    상기 커패시터와 직렬 연결되는 전압원 바이어스;
    상기 전류원과 커패시터 사이에 위치한 노드 A 및 상기 커패시터와 전압원 바이어스 사이에 위치한 노드 B를 연결하는 스위치; 그리고
    상기 스위치의 온/오프 동작을 제어하는 스위치 컨트롤 로직부를 포함하며,
    상기 전류원과 상기 커패시터에 의해 적분 연산이 수행되는 것을 특징으로 하는 적분 회로.
  2. 제 1 항에 있어서,
    상기 스위치 컨트롤 로직부는,
    반전버퍼 및 논리곱 소자(AND gate)를 포함하고,
    상기 논리곱 소자의 출력이 하이 레벨(high-level)이 되면 미 동작하는 적분 회로.
  3. 제 1 항에 있어서,
    상기 전류원은,
    상기 노드 A에 기준전압(VREF)과 전류감지전압(VCS)과의 차이에 의한 전류 gm * (VREF - VCS)값을 공급하는 적분 회로.
  4. 제 1 항에 있어서,
    상기 전압원 바이어스는,
    상기 노드 B에 일정한 값이 유지되게 하는 적분 회로.
  5. 제 3 항에 있어서,
    상기 적분 연산된 적분 값은 상기 기준전압(VREF)과 전류감지전압(VCS)이 동일한 시점을 중심으로 서로 대칭되는 반원 형상의 값인 적분 회로.
  6. 제 4 항에 있어서,
    상기 적분 연산된 적분 값과 상기 전압원 바이어스가 만나는 시점에 상기 비교부가 상기 스위치로 턴-오프(turn-off) 신호 및 턴-온(turn-on) 신호를 교대로 출력하는 적분 회로.
  7. 제 1 항에 있어서,
    상기 전류원의 전달 컨덕턴스(gm) 값이 변경되거나 또는 상기 커패시터 사이즈가 변경되더라도 상기 스위치의 턴- 온(turn-on) 시점은 항상 일정하게 동작하는 적분 회로.
  8. 제 1 항에 있어서,
    상기 전류원의 전달 컨덕턴스(gm) 값이 변경되거나 또는 상기 커패시터 사이즈가 변경되더라도 상기 적분 회로의 동작시간은 일정하게 유지되는 적분 회로.
  9. 전압원에 의해 바이어스가 일정 값을 유지하는 상태에서, 전류원이 기준전압(VREF)과 소정 시간에 따라 증가하는 전류감지 전압(VCS)과의 차이에 따른 전류를 공급하는 단계;
    상기 전류원과, 상기 전류원과 직렬 연결된 커패시터에 의하여 적분 연산을 수행하는 단계; 그리고
    상기 적분 연산에 따른 적분 값과 상기 바이어스가 만나는 시점에 스위치를 턴-오프(turn-off) 및 턴-온(turn-on) 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 적분 회로의 제어방법.
  10. 제 9 항에 있어서,
    상기 적분 값은, 상기 기준전압(VREF)과 상기 전류감지전압(VCS)의 크기가 동일한 시점을 기준으로 적분 값의 증가 값 및 감소 값은 동일하게 나타나는 적분 회로의 제어방법.
  11. 제 9 항에 있어서,
    상기 전류원의 전달 컨덕턴스(gm) 값이 변경되더라도 상기 스위치가 턴-온(turn-on) 되는 시점은 일정하게 유지되는 적분 회로의 제어방법.
  12. 제 9 항에 있어서,
    상기 커패시터 사이즈가 변경되더라도 상기 스위치가 턴-온(turn-on) 되는 시점은 일정하게 유지되는 적분 회로의 제어방법.
  13. 제 9 항에 있어서,
    상기 전류원의 전달 컨덕턴스(gm) 값이 변경되거나 또는 상기 커패시터 사이즈가 변경되더라도 상기 적분 회로의 동작시간은 일정하게 유지되는 적분 회로의 제어방법.
  14. 전류원과, 상기 전류원과 직렬 연결되는 커패시터, 상기 커패시터와 직렬 연결되는 전압원 바이어스, 상기 전류원과 커패시터 사이에 위치한 노드 A 및 상기 커패시터와 전압원 바이어스 사이에 위치한 노드 B를 연결하는 스위치 및 상기 스위치의 온/오프 동작을 제어하는 스위치 컨트롤 로직부를 포함하는 적분 회로;
    상기 적분 회로의 적분동작에 따라 노드 A의 제1 적분값과 노드 B의 제2 적분값을 비교하고, 상기 스위치 컨트롤 로직부에 스위치 오프 신호(SW_OFF)를 출력하는 비교부;
    상기 비교부의 출력에 따라 오프 시간을 카운팅하는 오프시간 제어부; 그리고
    상기 비교부 및 오프시간 제어부의 출력에 따라 전류 제어 스위치의 동작을 제어하는 스위치 구동부를 포함하여 구성되는 것을 특징으로 하는 스위치 제어장치.
  15. 제 14 항에 있어서,
    상기 적분 회로는 상기 오프 시간 제어부의 출력신호를 인가받아 동작하는 스위치 제어장치.
  16. 제 14 항에 있어서,
    상기 오프 시간 제어부는 상기 비교부의 출력신호가 인가되면 미리 정해진 시간 카운트 후에 소정 레벨을 가지는 논리 신호를 상기 스위치 구동부의 세트 단자로 출력하는 스위치 제어장치.


KR1020190087916A 2019-07-19 2019-07-19 적분 회로 및 그의 제어방법, 이를 포함하는 장치 KR20210010241A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190087916A KR20210010241A (ko) 2019-07-19 2019-07-19 적분 회로 및 그의 제어방법, 이를 포함하는 장치
US16/830,939 US11374492B2 (en) 2019-07-19 2020-03-26 Integration circuit and control method and apparatus
CN202010333178.3A CN112242846A (zh) 2019-07-19 2020-04-24 积分电路、积分电路的控制方法和开关控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190087916A KR20210010241A (ko) 2019-07-19 2019-07-19 적분 회로 및 그의 제어방법, 이를 포함하는 장치

Publications (1)

Publication Number Publication Date
KR20210010241A true KR20210010241A (ko) 2021-01-27

Family

ID=74170611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190087916A KR20210010241A (ko) 2019-07-19 2019-07-19 적분 회로 및 그의 제어방법, 이를 포함하는 장치

Country Status (3)

Country Link
US (1) US11374492B2 (ko)
KR (1) KR20210010241A (ko)
CN (1) CN112242846A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12088186B2 (en) 2021-10-08 2024-09-10 Magnachip Mixed-Signal, Ltd. Switch control circuit and switch control method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7559716B2 (ja) * 2021-09-07 2024-10-02 三菱電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157321A (en) * 1988-04-26 1992-10-20 Nippondenso Co., Ltd. Charging control apparatus for vehicle
KR102084801B1 (ko) 2014-03-10 2020-03-05 매그나칩 반도체 유한회사 스위치 제어 회로, 스위치 제어 방법 및 이를 이용한 변환기
KR102116148B1 (ko) * 2014-04-15 2020-06-08 매그나칩 반도체 유한회사 스위치 제어 회로 및 이를 이용한 변환기
US9831774B2 (en) * 2015-04-09 2017-11-28 Mediatek Inc. Constant on-time pulse width control-based scheme used in voltage converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12088186B2 (en) 2021-10-08 2024-09-10 Magnachip Mixed-Signal, Ltd. Switch control circuit and switch control method thereof

Also Published As

Publication number Publication date
US20210021191A1 (en) 2021-01-21
CN112242846A (zh) 2021-01-19
US11374492B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
US7781909B2 (en) Control circuit of power supply, power supply and control method thereof
JP4870058B2 (ja) 定電流駆動回路
TWI593222B (zh) 用於磁滯電流控制模式的單電感雙輸出電源轉換器及其控制方法
WO2007007752A1 (ja) 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
US9054583B2 (en) Power-supply apparatus
US8046622B2 (en) Dynamically scaling apparatus for a system on chip power voltage
JP2005086931A (ja) スイッチング電源装置とそれに用いられる半導体集積回路
JP2008092740A (ja) コンパレータ方式ｄｃ−ｄｃコンバータ
US9531269B2 (en) Semiconductor device
US7129684B2 (en) Variable start-up circuit for switching regulators
US20150102792A1 (en) Voltage regulator and control method thereof
KR102068843B1 (ko) Dc-dc 컨버터
KR20210010241A (ko) 적분 회로 및 그의 제어방법, 이를 포함하는 장치
CN110109501B (zh) 负载跳变快速响应电路及快速响应方法
US20060271799A1 (en) Semiconductor device and system
KR101316667B1 (ko) 전압 생성 회로
US8451887B2 (en) Phase interleaving control method for a multi-channel regulator system
US9071137B2 (en) Driving circuit and error amplifier thereof
US11888399B2 (en) Power management circuit
JP6671271B2 (ja) 電源放電回路
US9075590B2 (en) Voltage identification definition reference voltage generation circuit and boot voltage generating method thereof
WO2022045106A1 (ja) コンパレータ、発振器、及び、電力変換器
TW201729525A (zh) 開關調節器
JP2005192350A (ja) 降圧式チャージポンプタイプ型電源回路およびモノリシック集積回路
US20100181831A1 (en) Power supply control apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal