KR20210008975A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210008975A
KR20210008975A KR1020190085097A KR20190085097A KR20210008975A KR 20210008975 A KR20210008975 A KR 20210008975A KR 1020190085097 A KR1020190085097 A KR 1020190085097A KR 20190085097 A KR20190085097 A KR 20190085097A KR 20210008975 A KR20210008975 A KR 20210008975A
Authority
KR
South Korea
Prior art keywords
conductive layer
holes
display device
layer
insulating layer
Prior art date
Application number
KR1020190085097A
Other languages
English (en)
Other versions
KR102656092B1 (ko
Inventor
우민우
고무순
이왕우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190085097A priority Critical patent/KR102656092B1/ko
Priority to US16/889,531 priority patent/US11522034B2/en
Priority to CN202010498369.5A priority patent/CN112234079A/zh
Publication of KR20210008975A publication Critical patent/KR20210008975A/ko
Application granted granted Critical
Publication of KR102656092B1 publication Critical patent/KR102656092B1/ko

Links

Images

Classifications

    • H01L51/5203
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • H01L27/32
    • H01L51/0023
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/341Short-circuit prevention
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 주변 영역을 포함하는 기판, 기판 상의 주변 영역에 배치되는 제1 도전층, 제1 도전층을 덮는 절연층, 그리고 절연층 상의 주변 영역에 배치되고, 복수의 제1 구멍들을 포함하는 제2 도전층을 포함할 수 있다. 제1 도전층은 제2 도전층의 제1 구멍들과 중첩하지 않을 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 복수의 구멍들을 구비하는 도전층을 포함하는 표시 장치 및 이러한 표시 장치의 제조 방법에 관한 것이다.
현재 알려져 있는 평판 표시 장치에는 액정 표시 장치, 플라즈마 표시 장치, 유기 발광 표시 장치, 전계 효과 표시 장치, 전기 영동 표시 장치 등이 있다. 특히, 유기 발광 표시 장치는 두 개의 전극들과 그 사이에 위치하는 유기 발광층을 포함하고, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하며, 상기 여기자가 에너지를 방출하면서 발광할 수 있다. 유기 발광 표시 장치는 자발광(self-luminance) 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도, 빠른 응답 속도 등의 고품위 특성을 나타내므로 차세대 표시 장치로 주목을 받고 있다.
유기 발광 표시 장치는 트랜지스터, 커패시터 등과 같은 소자들 상에 배치되어 이들을 보호하고, 유기 절연 물질을 포함하는 절연층을 포함할 수 있다. 한편, 유기 절연 물질을 포함하는 상기 절연층의 단기적인 또는 장기적인 화학 분해로 인하여, 상기 절연층으로부터 가스가 발생될 수 있다. 이러한 가스는 상기 유기 발광층에 유입되어 암점(dark spot) 및 화소 수축(pixel shrinkage) 등의 불량을 일으킬 수 있다.
불량을 일으킬 수 있는 상기 가스를 상기 절연층으로부터 배출하기 위하여 상기 절연층 상에 배치되는 도전층에 복수의 구멍들이 형성될 수 있다. 다만, 상기 도전층에 구멍들을 형성하는 과정에서 상기 절연층이 함께 식각되어 상기 절연층에 구멍들이 형성될 수 있고, 상기 절연층의 구멍들을 통해 상기 절연층의 하부에 위치하는 도전층과 상기 절연층의 상부에 위치하는 도전층이 서로 단락될 염려가 있다.
본 발명의 일 목적은 구멍들을 통한 도전층들 사이의 단락이 방지된 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 구멍들을 통한 도전층들 사이의 단락을 방지하기 위한 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 표시 영역 및 주변 영역을 포함하는 기판, 상기 기판 상의 상기 주변 영역에 배치되는 제1 도전층, 상기 제1 도전층을 덮는 절연층, 그리고 상기 절연층 상의 상기 주변 영역에 배치되고, 복수의 제1 구멍들을 포함하는 제2 도전층을 포함할 수 있다. 상기 제1 도전층은 상기 제2 도전층의 상기 제1 구멍들과 중첩하지 않을 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제2 도전층 상의 상기 주변 영역에 배치되고, 상기 제1 구멍들에 대응하는 복수의 제2 구멍들을 포함하는 제3 도전층을 더 포함할 수 있다.
일 실시예에 있어서, 각각의 상기 제2 구멍들의 폭은 각각의 상기 제1 구멍들의 폭보다 작을 수 있다.
일 실시예에 있어서, 상기 제3 도전층은 상기 제2 도전층의 측면을 덮을 수 있다.
일 실시예에 있어서, 상기 절연층은 상기 제1 구멍들에 대응하는 복수의 오목부들을 포함할 수 있다.
일 실시예에 있어서, 각각의 상기 오목부들의 폭은 각각의 상기 제1 구멍들의 폭과 실질적으로 같을 수 있다.
일 실시예에 있어서, 각각의 상기 제2 구멍들의 폭은 각각의 상기 오목부들의 폭보다 작을 수 있다.
일 실시예에 있어서, 상기 제3 도전층의 단부는 각각의 상기 오목부들 내에 위치할 수 있다.
일 실시예에 있어서, 상기 절연층은 유기 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 주변 영역에 배치되고, 상기 표시 영역에 제1 스캔 전압 및 상기 제1 스캔 전압보다 작은 제2 스캔 전압을 포함하는 스캔 신호를 전송하는 스캔 구동부를 더 포함할 수 있다. 상기 제1 도전층은 상기 제1 스캔 전압을 전송할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 표시 영역에 배치되고, 화소 전극, 발광층, 및 대향 전극을 포함하는 유기 발광 소자를 더 포함할 수 있다. 상기 제2 도전층은 상기 대향 전극과 전기적으로 연결될 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 기판 상의 주변 영역에 제1 도전층을 형성하는 단계, 상기 제1 도전층을 덮는 절연층을 형성하는 단계, 상기 절연층 상의 상기 주변 영역에 제2 도전층을 형성하는 단계, 그리고 상기 제2 도전층에 상기 제1 도전층과 중첩하지 않는 복수의 제1 구멍들을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 제2 도전층 상의 상기 주변 영역에 상기 제1 구멍들에 대응하는 복수의 제2 구멍들을 포함하는 제3 도전층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 각각의 상기 제2 구멍들의 폭은 각각의 상기 제1 구멍들의 폭보다 작을 수 있다.
일 실시예에 있어서, 상기 제3 도전층은 상기 제2 도전층의 측면을 덮을 수 있다.
일 실시예에 있어서, 상기 절연층은 상기 제1 구멍들에 대응하는 복수의 오목부들을 포함할 수 있다.
일 실시예에 있어서, 상기 오목부들은 상기 제1 구멍들과 실질적으로 동시에 형성될 수 있다.
일 실시예에 있어서, 각각의 상기 제2 구멍들의 폭은 각각의 상기 오목부들의 폭보다 작을 수 있다.
일 실시예에 있어서, 상기 제3 도전층의 단부는 각각의 상기 오목부들 내에 위치할 수 있다.
일 실시예에 있어서, 상기 절연층은 유기 절연 물질을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 따르면, 제1 도전층이 제2 도전층의 제1 구멍들과 중첩하지 않음으로써, 제3 도전층이 제2 도전층의 측면을 덮으면서 제2 도전층의 하부까지 연장되더라도 제3 도전층이 제1 도전층과 단락되지 않을 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 따르면, 제1 도전층과 중첩하지 않도록 제2 도전층에 제1 구멍들을 형성함으로써, 제1 구멍들 내에 제3 도전층이 형성되더라도 제3 도전층이 제1 도전층과 단락되지 않을 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치의 화소를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 도 3의 표시 장치의 표시 영역을 나타내는 단면도이다.
도 5는 도 3의 표시 장치의 주변 영역을 나타내는 평면도이다.
도 6은 도 5의 VI 영역을 나타내는 평면도이다.
도 7은 도 6을 VII-VII' 선을 따라 자른 단면도이다.
도 8, 도 9, 도 10, 도 11, 및 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시부(10), 스캔 구동부(20), 및 데이터 구동부(30)를 포함할 수 있다.
표시부(10)는 복수의 스캔선들(SL1~SLn) 및 복수의 데이터선들(DL1~DLm)의 교차부에 위치하며, 실질적인 행렬 형태로 배열되는 복수의 화소들(PX)을 포함할 수 있다. 스캔선들(SL1~SLn)은 행 방향인 제1 방향(DR1)으로 연장될 수 있고, 데이터선들(DL1~DLm)은 열 방향인 제2 방향(DR2)으로 연장될 수 있다.
스캔 구동부(20)는 스캔선들(SL1~SLn)의 단부들에 연결되어 스캔선들(SL1~SLn)에 스캔 신호들(S1~Sn)을 전송할 수 있다. 각각의 화소들(PX)은 스캔선들(SL1~SLn) 중에서 하나의 스캔선에 연결될 수 있고, 스캔선들(SL1~SLn)을 통해 화소들(PX)에 스캔 신호들(S1~Sn)이 전송될 수 있다.
스캔 구동부(20)에는 외부의 회로들로부터 제1 스캔 전압(VGH), 제2 스캔 전압(VGL), 및 클럭 신호(CLK)가 전송될 수 있고, 스캔 구동부(20)는 제1 스캔 전압(VGH), 제2 스캔 전압(VGL), 및 클럭 신호(CLK)를 이용하여 스캔 신호들(S1~Sn)을 생성할 수 있다. 제2 스캔 전압(VGL)은 제1 스캔 전압(VGH)보다 작을 수 있다. 예를 들면, 제1 스캔 전압(VGH)은 소정의 높은 레벨 전압일 수 있고, 제2 스캔 전압(VGL)은 소정의 낮은 레벨 전압이거나 접지 전압일 수 있다. 각각의 스캔 신호들(S1~Sn)은 제1 스캔 전압(VGH)과 제2 스캔 전압(VGL)을 포함할 수 있다.
데이터 구동부(30)는 데이터선들(DL1~DLm)의 단부들에 연결되어 데이터선들(DL1~DLm)에 데이터 신호들(D1~Dm)을 전송할 수 있다. 각각의 화소들(PX)은 데이터선들(DL1~DLm) 중에서 하나의 데이터선에 연결될 수 있고, 데이터선들(DL1~DLm)을 통해 화소들(PX)에 데이터 신호들(D1~Dm)이 전송될 수 있다.
각각의 화소들(PX)에는 외부의 전원들로부터 제1 화소 전압(VDD) 및 제2 화소 전압(VSS)이 전송될 수 있다. 제2 화소 전압(VSS)은 제1 화소 전압(VDD)보다 작을 수 있다. 예를 들면, 제1 화소 전압(VDD)은 소정의 높은 레벨 전압일 수 있고, 제2 화소 전압(VSS)은 소정의 낮은 레벨 전압이거나 접지 전압일 수 있다. 제1 화소 전압(VDD)은 제1 화소 전압선(VDDL)을 통해 화소들(PX)에 전송될 수 있다.
화소들(PX)은 데이터선들(DL1~DLm)을 통해 전송된 데이터 신호들(D1~Dm)에 따라 표시 소자로 공급되는 구동 전류에 의해 소정 휘도의 광을 방출할 수 있다. 이하에서는 편의상 표시 소자로서 유기 발광 소자(organic light emitting diode, OLED)를 포함하는 표시 장치에 대해 설명한다. 그러나 본 발명은 이에 한정되지 아니하고, 본 발명은 액정 표시 장치, 전기 영동 표시 장치 등 다양한 방식의 표시 장치에 적용될 수 있다.
도 2는 도 1의 표시 장치의 화소(PX)를 나타내는 회로도이다. 도 2는 i번째 스캔선(SLi) 및 j번째 데이터선(DLj)에 연결된 하나의 화소(PX)를 나타낼 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 화소(PX)는 복수의 트랜지스터들(TSW, TDR), 스토리지 커패시터(Cst), 및 유기 발광 소자(OLED)를 포함할 수 있다. 트랜지스터들(TSW, TDR)은 스위칭 트랜지스터(TSW) 및 구동 트랜지스터(TDR)를 포함할 수 있다.
스위칭 트랜지스터(TSW)의 게이트 전극은 스캔선(SLi)에 연결되어 스캔 신호(Si)를 수신할 수 있고, 스위칭 트랜지스터(TSW)의 제1 전극은 데이터선(DLj)에 연결되어 데이터 신호(Dj)를 수신할 수 있으며, 스위칭 트랜지스터(TSW)의 제2 전극은 스토리지 커패시터(Cst)의 제1 전극 및 구동 트랜지스터(TDR)의 게이트 전극에 연결될 수 있다. 스위칭 트랜지스터(TSW)는 스캔 신호(Si)에 따라 턴-온되어 데이터 신호(Dj)를 구동 트랜지스터(TDR)의 상기 게이트 전극에 전송하는 스위칭 동작을 수행할 수 있다.
구동 트랜지스터(TDR)의 게이트 전극은 스위칭 트랜지스터(TSW)의 상기 제2 전극 및 스토리지 커패시터(Cst)의 상기 제1 전극에 연결될 수 있고, 구동 트랜지스터(TDR)의 제1 전극은 제1 화소 전압선(VDDL)에 연결되어 제1 화소 전압(VDD)을 수신할 수 있으며, 구동 트랜지스터(TDR)의 제2 전극은 유기 발광 소자(OLED)의 애노드(anode)에 연결될 수 있다. 구동 트랜지스터(TDR)는 스위칭 트랜지스터(TSW)의 상기 스위칭 동작에 따라 데이터 신호(Dj)를 수신하여 유기 발광 소자(OLED)에 구동 전류를 공급할 수 있다.
스토리지 커패시터(Cst)의 상기 제1 전극은 스위칭 트랜지스터(TSW)의 상기 제2 전극 및 구동 트랜지스터(TDR)의 상기 게이트 전극에 연결될 수 있고, 스토리지 커패시터(Cst)의 제2 전극은 제1 화소 전압선(VDDL)에 연결되어 제1 화소 전압(VDD)을 수신할 수 있다. 스토리지 커패시터(Cst)는 스위칭 트랜지스터(TSW)가 턴-오프되더라도 제1 화소 전압선(VDDL)과 구동 트랜지스터(TDR)의 상기 게이트 전극 사이의 전압을 유지할 수 있다.
유기 발광 소자(OLED)의 상기 애노드는 구동 트랜지스터(TDR)의 상기 제2 전극에 연결될 수 있고, 유기 발광 소자(OLED)의 캐소드(cathode)는 제2 화소 전압(VSS)을 수신할 수 있다. 유기 발광 소자(OLED)는 구동 트랜지스터(TDR)로부터 공급된 상기 구동 전류에 의해 발광할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소(PX)가 두 개의 트랜지스터들 및 하나의 커패시터를 포함하는 것을 예시하고 있으나, 본 발명은 이에 한정되지 아니하고, 다른 실시예들에 있어서, 화소(PX)는 세 개 이상의 트랜지스터들 및/또는 두 개 이상의 커패시터들을 포함할 수도 있다. 예를 들면, 화소(PX)는 구동 트랜지스터(TDR)의 문턱 전압 보상을 위한 트랜지스터, 구동 트랜지스터(TDR) 또는 유기 발광 소자(OLED)의 초기화를 위한 트랜지스터 등을 더 포함할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 영역(DA) 및 주변 영역(PA)을 포함하는 기판(100)을 포함할 수 있다. 주변 영역(PA)은 표시 영역(DA)의 외부에 배치될 수 있다. 예를 들면, 주변 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다. 표시 영역(DA)에는 유기 발광 소자 등과 같은 표시 소자를 포함하는 화소들(PX) 및 화소들(PX)에 전기적 신호들을 전송하는 스캔선들(도 1의 SL1~SLn), 데이터선들(도 1의 DL1~DLm), 및 제1 화소 전압선(도 1의 VDDL)이 배치될 수 있다. 주변 영역(PA)에는 상기 전기적 신호들을 생성하여 화소들(PX)에 전송하는 스캔 구동부(도 1의 20) 및 데이터 구동부(도 1의 30)가 배치될 수 있다.
도 4는 도 3의 표시 장치의 표시 영역(DA)을 나타내는 단면도이다. 예를 들면, 도 4는 표시 영역(DA) 내에 위치하는 하나의 화소(PX)를 나타낼 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(100) 상의 표시 영역(DA)에 배치되는 트랜지스터(TR), 배선들(131, 151, 171), 및 유기 발광 소자(OLED)를 포함할 수 있다.
기판(100)은 유리, 금속, 또는 플라스틱을 포함할 수 있다. 일 실시예에 있어서, 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(PES), 폴리아크릴레이트(PAR), 폴리에테르 이미드(PEI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이드(PET), 폴리페닐렌 설파이드(PPS), 폴리아릴레이트, 폴리이미드(PI), 폴리카보네이트(PC), 또는 셀룰로오스 아세테이트 프로피오네이트(CAP) 등과 같은 고분자 수지를 포함할 수 있다. 기판(100)은 상기 물질들의 단층 또는 다층 구조를 가질 수 있고, 다층 구조의 경우 무기층을 더 포함할 수 있다. 일 실시예에 있어서, 기판(100)은 유기층/무기층/유기층의 구조를 가질 수 있다.
기판(100) 상에는 버퍼층(105)이 배치될 수 있다. 버퍼층(105)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 버퍼층(105)은 기판(100)의 상면의 평활성을 높이는 역할을 할 수 있고, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기물을 포함할 수 있다.
버퍼층(105) 상의 표시 영역(DA)에는 반도체층(110)이 배치될 수 있다. 반도체층(110)은 다결정 실리콘, 비정질 실리콘, 산화물 반도체 등으로 형성될 수 있다.
반도체층(110)은 채널 영역, 상기 채널 영역의 양 측의 소스 영역 및 드레인 영역을 포함할 수 있다. 일 실시예에 있어서, 상기 소스 영역 및 상기 드레인 영역은 불순물로 도핑될 수 있고, 상기 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다.
반도체층(110) 상에는 게이트 절연층(120)이 배치될 수 있다. 게이트 절연층(120)은 산화물 또는 질화물을 포함하는 무기물 또는 유기물을 포함할 수 있다. 예를 들면, 게이트 절연층(120)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 아연 산화물 등을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
게이트 절연층(120) 상의 표시 영역(DA)에는 스캔선(131) 및 게이트 전극(132)이 배치될 수 있다. 게이트 전극(132)은 반도체층(110)의 상기 채널 영역과 중첩할 수 있다. 스캔선(131) 및 게이트 전극(132)은 동일 층에 배치될 수 있고, 동일 물질을 포함할 수 있다. 예를 들면, 스캔선(131) 및 게이트 전극(132)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
스캔선(131) 및 게이트 전극(132) 상에는 층간 절연층(140)이 배치될 수 있다. 층간 절연층(140)은 산화물 또는 질화물을 포함하는 무기물 또는 유기물을 포함할 수 있다. 예를 들면, 층간 절연층(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 아연 산화물 등을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
층간 절연층(140) 상의 표시 영역(DA)에는 제1 배선(151), 제1 전극(152), 및 제2 전극(153)이 배치될 수 있다. 제1 전극(152)은 반도체층(110)의 상기 소스 영역 및 상기 드레인 영역 중 어느 하나와 전기적으로 연결될 수 있고, 제2 전극(153)은 반도체층(110)의 상기 소스 영역 및 상기 드레인 영역 중 다른 하나와 전기적으로 연결될 수 있다. 제1 배선(151), 제1 전극(152), 및 제2 전극(153)은 동일 층에 배치될 수 있고, 동일 물질을 포함할 수 있다. 예를 들면, 제1 배선(151), 제1 전극(152), 및 제2 전극(153)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
반도체층(110), 게이트 전극(132), 제1 전극(152), 및 제2 전극(153)은 트랜지스터(TR)를 형성할 수 있다. 도 4에 도시된 트랜지스터(TR)는 도 2에 도시된 전술한 스위칭 트랜지스터(TSW) 및 구동 트랜지스터(TDR) 중 어느 하나일 수 있다.
제1 배선(151), 제1 전극(152), 및 제2 전극(153) 상에는 제1 절연층(160)이 배치될 수 있다. 제1 절연층(160)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 제1 절연층(160)은 아크릴, 벤조사이클로부텐(BCB), 폴리이미드(PI), 헥사메틸디실록산(HMDSO) 등을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
제1 절연층(160) 상의 표시 영역(DA)에는 제2 배선(171)이 배치될 수 있다. 예를 들면, 제2 배선(171)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
일 실시예에 있어서, 제1 배선(151)과 제2 배선(171) 중 어느 하나는 데이터선(도 2의 DLj)이고, 다른 하나는 제1 화소 전압선(도 2의 VDDL)일 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 제1 배선(151)과 제2 배선(171)은 모두 데이터선일 수도 있다.
제2 배선(171) 상에는 제2 절연층(180)이 배치될 수 있다. 제2 절연층(180)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 제2 절연층(180)은 아크릴, 벤조사이클로부텐(BCB), 폴리이미드(PI), 헥사메틸디실록산(HMDSO) 등을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
제2 절연층(180) 상의 표시 영역(PA)에는 화소 전극(191), 대향 전극(230), 및 이들 사이에 개재되며 발광층을 구비하는 중간층(220)을 포함하는 유기 발광 소자(OLED)가 배치될 수 있다.
화소 전극(191)은 제2 절연층(180)에 정의된 접촉 구멍을 통해 구동 트랜지스터(도 2의 TDR)의 상기 제2 전극에 연결될 수 있다.
제2 절연층(180) 상부에는 화소 정의막(210)이 배치될 수 있다. 화소 정의막(210)은 각 화소들에 대응하는 개구, 즉 적어도 화소 전극(191)의 중앙부를 노출시키는 개구를 가짐으로써 화소를 정의하는 역할을 할 수 있다. 또한, 화소 정의막(210)은 화소 전극(191)의 가장자리와 화소 전극(191) 상부의 대향 전극(230)과의 사이의 거리를 증가시켜 화소 전극(191)의 상기 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 예를 들면, 화소 정의막(210)은 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기 발광 소자(OLED)의 중간층(220)은 저분자 물질 또는 고분자 물질을 포함할 수 있다. 중간층(220)이 상기 저분자 물질을 포함할 경우, 정공 주입층(hole injection layer: HIL), 정공 수송층(hole transport layer: HTL), 발광층(emission layer: EML), 전자 수송층(electron transport layer: ETL), 전자 주입층(electron injection layer: EIL) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있고, 구리 프탈로시아닌(CuPc), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등과 같은 다양한 유기 물질을 포함할 수 있다.
중간층(220)이 상기 고분자 물질을 포함할 경우, 정공 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 경우, 정공 수송층(HTL)은 PEDOT을 포함하고, 발광층(EML)은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(220)은 복수의 화소 전극들(191)에 걸쳐서 일체인 층을 포함할 수도 있고, 복수의 화소 전극들(191) 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향 전극(230)은 중간층(220) 상에 배치될 수 있다. 대향 전극(230)은 복수의 유기 발광 소자들(OLED)에 대하여 일체(一體)로 형성되어 복수의 화소 전극들(191)에 대응할 수 있다.
일 실시예에 있어서, 화소 전극(191) 및 대향 전극(230)은 각각 유기 발광 소자(OLED)의 애노드 및 캐소드일 수 있다. 그러나 본 발명의 실시예는 이에 한정되지 아니하고, 다른 실시예에 있어서, 화소 전극(191) 및 대향 전극(230)은 각각 유기 발광 소자(OLED)의 캐소드 및 애노드일 수도 있다.
도 5는 도 3의 표시 장치의 주변 영역(PA)을 나타내는 평면도이다. 예를 들면, 도 5는 도 3의 V 영역을 나타낼 수 있다. 도 6은 도 5의 VI 영역을 나타내는 평면도이다. 도 7은 도 6을 VII-VII' 선을 따라 자른 단면도이다.
도 5, 도 6, 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(100) 상의 주변 영역(PA)에 배치되는 제1 도전층(155), 제1 절연층(160), 제2 도전층(175), 및 제3 도전층(195)을 포함할 수 있다.
기판(100) 상의 주변 영역(PA)에는 제1 도전층(155)이 배치될 수 있다. 버퍼층(105), 게이트 절연층(120), 및 층간 절연층(140)은 표시 영역(DA)으로부터 주변 영역(PA)으로 연장될 수 있고, 제1 도전층(155)은 층간 절연층(140) 상에 배치될 수 있다. 이 경우, 제1 도전층(155)은 제1 배선(도 4의 151), 제1 전극(도 4의 152), 및 제2 전극(도 4의 153)과 동일 층에 배치될 수 있고, 동일 물질을 포함할 수 있다.
제1 도전층(155)은 복수의 배선들을 포함할 수 있고, 상기 배선들은 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에 있어서, 제1 도전층(155)은 전술한 제1 스캔 전압(도 1의 VGH)을 전송할 수 있다. 예를 들면, 제1 도전층(155)에 포함된 상기 배선들은 스캔 구동부(도 1의 20)에 연결되어 스캔 구동부(20)에 제1 스캔 전압(VGH)을 전송할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 제1 도전층(155)은 전술한 제2 스캔 전압(도 1의 VGL) 등을 전송할 수도 있다.
층간 절연층(140) 상에는 제1 도전층(155)을 덮는 제1 절연층(160)이 배치될 수 있다. 제1 절연층(160)은 표시 영역(DA)으로부터 주변 영역(PA)으로 연장될 수 있다.
제1 절연층(160) 상의 주변 영역(PA)에는 제2 도전층(175)이 배치될 수 있다. 이 경우, 제2 도전층(175)은 제2 배선(도 4의 171)과 동일 층에 배치될 수 있고, 동일 물질을 포함할 수 있다.
일 실시예에 있어서, 제2 도전층(175)은 전술한 제2 화소 전압(도 1의 VSS)을 전송할 수 있다. 제2 도전층(175)은 표시 영역(DA) 내에 배치되는 유기 발광 소자(도 4의 OLED)의 대향 전극(230)에 전기적으로 연결되어 대향 전극(230)에 제2 화소 전압(VSS)을 전송할 수 있다.
제2 도전층(175)은 복수의 제1 구멍들(HL1)을 포함할 수 있다. 제1 구멍들(HL1)은 제2 도전층(175)을 이의 두께 방향으로 관통할 수 있다. 제1 구멍들(HL1)은 실질적인 행렬 형태로 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 일 실시예에 있어서, 각각의 제1 구멍들(HL1)은 대략 직사각 형상을 가질 수 있다.
제2 도전층(175)의 하부에 배치되고, 유기 절연 물질을 포함하는 제1 절연층(160)에서는 수분 등의 단기적인 또는 장기적인 화학 분해에 따라 가스가 생성될 수 있다. 이러한 가스가 적절하게 배출되지 않는 경우에 표시 영역에 배치되는 유기 발광 소자(OLED)가 열화되어 화소 수축(pixel shrinkage), 수명 저하 등이 유발될 수 있다. 제2 도전층(175)에 제1 구멍들(HL1)이 형성됨에 따라, 제1 절연층(160)에서 생성된 가스가 제1 구멍들(HL1)을 통해 배출될 수 있다.
일 실시예에 있어서, 제1 절연층(160)은 제1 구멍들(HL1)에 대응하는 복수의 오목부들(RP)을 포함할 수 있다. 제1 절연층(160)의 오목부들(RP)은 제2 도전층(175)의 제1 구멍들(HL1)이 형성될 때 제1 구멍들(HL1)과 함께 형성될 수 있다. 이에 따라, 각각의 오목부들(RP)의 폭은 각각의 제1 구멍들(HL1)의 폭(WD1)과 실질적으로 같을 수 있다. 각각의 오목부들(RP)은 제1 절연층(160)의 상면으로부터 기판(100) 방향으로 함몰된 형상을 가질 수 있다.
제2 절연층(도 4의 180)은 표시 영역(DA)으로부터 주변 영역(PA)으로 연장되지 않을 수 있고, 제2 도전층(175) 상에는 제3 도전층(195)이 배치될 수 있다. 이 경우, 제3 도전층(195)은 화소 전극(191)과 동일 층에 배치될 수 있고, 동일 물질을 포함할 수 있다.
제3 도전층(195)은 제1 구멍들(HL1)에 대응하는 복수의 제2 구멍들(HL2)을 포함할 수 있다. 제2 구멍들(HL2)은 제3 도전층(195)을 이의 두께 방향으로 관통할 수 있다. 제2 구멍들(HL2)은 실질적인 행렬 형태로 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 일 실시예에 있어서, 각각의 제2 구멍들(HL2)은 대략 직사각 형상을 가질 수 있다. 제2 구멍들(HL2)은 제1 구멍들(HL1)과 함께 복수의 구멍들(HL)을 형성할 수 있다. 각각의 구멍들(HL)은 제2 도전층(175)에 형성된 제1 구멍(HL1)과 제3 도전층(195)에 형성된 제2 구멍(HL2)을 포함할 수 있다. 이에 따라, 제1 절연층(160)에서 생성된 가스가 구멍들(HL)을 통해 배출될 수 있다.
일 실시예에 있어서, 각각의 제2 구멍들(HL2)의 폭(WD2)은 각각의 제1 구멍들(HL1)의 폭(WD1)보다 작을 수 있다. 이 경우, 제3 도전층(195)은 제1 구멍들(HL1)에 의해 노출된 제2 도전층(175)의 측면을 덮을 수 있고, 제3 도전층(195)의 단부(195E)는 제1 절연층(160)의 각각의 오목부들(RP) 내에 위치할 수 있다. 이에 따라, 각각의 제2 구멍들(HL2)의 폭(WD2)은 각각의 오목부들(RP)의 폭보다 작을 수 있다. 또한, 제3 도전층(195)이 제2 도전층(175)의 측면을 덮으면서 제1 절연층(160)의 각각의 오목부들(RP) 내로 연장됨에 따라, 제3 도전층(195)의 단부(195E)는 제2 도전층(175)의 하부에 위치할 수 있다. 다시 말해, 기판(100)으로부터 제3 도전층(195)의 단부(195E)까지의 거리는 기판(100)으로부터 제2 도전층(175)까지의 거리보다 작을 수 있다.
일 실시예에 있어서, 제1 구멍(HL1)과 제2 구멍(HL2)은 각각 직사각 형상을 가질 수 있고, 제2 구멍(HL2)은 평면상 제1 구멍(HL1)의 내부에 배치될 수 있다. 이 경우, 제1 구멍(HL1)의 단부로부터 제2 구멍(HL2)의 단부까지의 평면상 거리(DF)는, 예를 들면, 약 2 ㎛일 수 있다. 다시 말해, 제2 구멍(HL2)의 상기 단부는 제1 구멍(HL1)의 상기 단부로부터 제1 구멍(HL1)의 내부로 약 2 ㎛ 이격된 곳에 위치할 수 있다.
전술한 바와 같이, 제2 도전층(175)의 제1 구멍들(HL1)이 형성될 때 제1 절연층(160)의 오목부들(RP)이 제1 구멍들(HL1)과 함께 형성될 수 있고, 제1 절연층(160)의 오목부(RP)의 깊이가 큰 경우에 제1 절연층(160)의 오목부(RP)에 의해 제1 절연층(160)의 하부에 배치되는 제1 도전층(155)이 노출될 수 있다. 제2 도전층(175) 상에 형성되는 제3 도전층(195)이 제1 절연층(160)의 오목부(RP)에 의해 노출된 제1 도전층(155)과 접촉하는 경우, 제3 도전층(195)과 제1 도전층(155)이 단락되는 문제가 발생될 수 있다.
이러한 제3 절연층(195)과 제1 절연층(155)의 단락을 방지하기 위하여, 제1 도전층(155)은 제2 도전층(175)의 제1 구멍들(HL1)과 중첩하지 않을 수 있다. 다시 말해, 제1 도전층(155)은 제2 도전층(175)과 중첩하고, 제2 도전층(175)을 관통하는 제1 구멍들(HL1)의 하부에는 배치되지 않을 수 있다. 이 경우, 제1 도전층(155)은 제1 절연층(160)의 오목부들(RP) 및 제3 도전층(195)의 제2 구멍들(HL2)과 중첩하지 않을 수 있다.
제1 도전층(155)이 제2 도전층(175)의 제1 구멍들(HL1) 및 제1 절연층(160)의 오목부들(RP)과 중첩하지 않는 경우에, 제1 절연층(160)의 오목부(RP)가 깊게 형성되더라도 제1 절연층(160)의 오목부(RP)에 의해 제1 도전층(155)이 노출되지 않을 수 있다. 이에 따라, 제2 도전층(175)의 제1 구멍들(HL1) 및 제1 절연층(160)의 오목부들(RP)에 의해 제3 도전층(195)과 제1 도전층(155)이 단락되는 것을 방지할 수 있다.
도 8, 도 9, 도 10, 도 11, 및 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 8을 참조하면, 기판(100) 상의 주변 영역(PA)에 제1 도전층(155)을 형성할 수 있다. 버퍼층(105), 게이트 절연층(120), 및 층간 절연층(140)이 형성된 기판(100) 상에 도전 물질을 증착하고 이를 패터닝하여 제1 도전층(155)을 형성할 수 있다. 이 경우, 제1 도전층(155)은 제1 배선(도 4의 151), 제1 전극(도 4의 152), 및 제2 전극(도 4의 153)과 실질적으로 동시에 동일 물질로 형성될 수 있다.
도 9를 참조하면, 제1 도전층(155)을 덮는 예비 제1 절연층(160')을 형성할 수 있다. 제1 도전층(155)이 형성된 층간 절연층(140) 상에 유기 절연 물질을 증착하여 예비 제1 절연층(160')을 형성할 수 있다. 이 경우, 예비 제1 절연층(160')은 주변 영역(PA) 및 표시 영역에 형성될 수 있다.
도 10을 참조하면, 예비 제1 절연층(160') 상의 주변 영역(PA)에 예비 제2 도전층(175')을 형성할 수 있다. 제1 도전층(155)을 덮는 예비 제1 절연층(160') 상에 도전 물질을 증착하여 예비 제2 도전층(175')을 형성할 수 있다.
도 11을 참조하면, 예비 제2 도전층(175')에 복수의 제1 구멍들(HL1)을 형성할 수 있다. 예를 들면, 예비 제2 도전층(175')을 건식 식각법으로 패터닝하여 제1 구멍들(HL1)을 형성할 수 있다. 제1 구멍들(HL1)은 제1 도전층(155)과 중첩하지 않도록 형성될 수 있다. 이에 따라, 제1 도전층(155)과 중첩하지 않는 제1 구멍들(HL1)을 포함하는 제2 도전층(175)이 형성될 수 있다. 이 경우, 제2 도전층(175)은 제2 배선(도 4의 171)과 실질적으로 동시에 동일 물질로 형성될 수 있다.
일 실시예에 있어서, 예비 제1 절연층(160')에 제1 구멍들(HL1)에 대응하는 복수의 오목부들(RP)이 형성될 수 있다. 제1 구멍들(HL1)을 형성하기 위하여 예비 제2 도전층(175')을 식각하는 경우에 예비 제2 도전층(175')과 함께 예비 제1 절연층(160')의 일부가 식각될 수 있다. 이 경우, 오목부들(RP)은 제1 구멍들(HL)과 실질적으로 동시에 형성될 수 있고, 각각의 오목부들(RP)의 폭은 각각의 제1 구멍들(HL)의 폭(WD1)과 실질적으로 같을 수 있다. 따라서, 제1 구멍들(HL1)에 대응하고, 제1 도전층(155)과 중첩하지 않는 오목부들(RP)을 포함하는 제1 절연층(160)이 형성될 수 있다.
도 12를 참조하면, 제2 도전층(175) 상의 주변 영역(PA)에 예비 제3 도전층(195')을 형성할 수 있다. 제1 구멍들(HL1)을 포함하는 제2 도전층(175) 및 오목부들(RP)을 포함하는 제1 절연층(160) 상에 도전 물질을 증착하여 제2 도전층(175)의 상면 및 측면, 그리고 제1 절연층(160)의 오목부들(RP)을 덮는 예비 제3 도전층(195')을 형성할 수 있다. 이 경우, 예비 제3 도전층(195')은 제2 도전층(175)의 상기 상면 및 상기 측면, 그리고 제1 절연층(160)의 오목부들(RP)의 프로파일을 따라 형성될 수 있다.
도 7을 참조하면, 예비 제3 도전층(195')에 복수의 제2 구멍들(HL2)을 형성할 수 있다. 제2 구멍들(HL2)은 제1 구멍들(HL1)에 대응하도록 형성될 수 있다. 구체적으로, 제2 구멍들(HL2)은 각각 제1 절연층(160)의 오목부들(RP) 내에 형성될 수 있고, 이에 따라, 각각의 제2 구멍들(HL2)의 폭(WD2)은 각각의 오목부들(RP)의 폭보다 작을 수 있다. 또한, 각각의 오목부들(RP)의 폭이 각각의 제1 구멍들(HL1)의 폭(WD1)과 실질적으로 같기 때문에, 각각의 제2 구멍들(HL2)의 폭(WD2)은 각각의 제1 구멍들(HL1)의 폭(WD1)보다 작을 수 있다. 이에 따라, 제1 구멍들(HL1)에 대응하는 제2 구멍들(HL2)을 포함하고, 제2 도전층의 측면을 덮는 제3 도전층(195)이 형성될 수 있다. 이 경우, 제3 도전층(195)은 화소 전극(도 4의 191)과 실질적으로 동시에 동일 물질로 형성될 수 있다. 또한, 제3 도전층(195)의 단부(195E)는 각각의 오목부들(RP)의 내에 위치할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 기판 155: 제1 도전층
160: 제1 절연층 175: 제2 도전층
195: 제3 도전층 HL1: 제1 구멍
HL2: 제2 구멍 RP: 오목부

Claims (20)

  1. 표시 영역 및 주변 영역을 포함하는 기판;
    상기 기판 상의 상기 주변 영역에 배치되는 제1 도전층;
    상기 제1 도전층을 덮는 절연층; 및
    상기 절연층 상의 상기 주변 영역에 배치되고, 복수의 제1 구멍들을 포함하는 제2 도전층을 포함하고,
    상기 제1 도전층은 상기 제2 도전층의 상기 제1 구멍들과 중첩하지 않는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 도전층 상의 상기 주변 영역에 배치되고, 상기 제1 구멍들에 대응하는 복수의 제2 구멍들을 포함하는 제3 도전층을 더 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    각각의 상기 제2 구멍들의 폭은 각각의 상기 제1 구멍들의 폭보다 작은, 표시 장치.
  4. 제2 항에 있어서,
    상기 제3 도전층은 상기 제2 도전층의 측면을 덮는, 표시 장치.
  5. 제2 항에 있어서,
    상기 절연층은 상기 제1 구멍들에 대응하는 복수의 오목부들을 포함하는, 표시 장치.
  6. 제5 항에 있어서,
    각각의 상기 오목부들의 폭은 각각의 상기 제1 구멍들의 폭과 같은, 표시 장치.
  7. 제5 항에 있어서,
    각각의 상기 제2 구멍들의 폭은 각각의 상기 오목부들의 폭보다 작은, 표시 장치.
  8. 제5 항에 있어서,
    상기 제3 도전층의 단부는 각각의 상기 오목부들 내에 위치하는, 표시 장치.
  9. 제1 항에 있어서,
    상기 절연층은 유기 절연 물질을 포함하는, 표시 장치.
  10. 제1 항에 있어서,
    상기 기판 상의 상기 주변 영역에 배치되고, 상기 표시 영역에 제1 스캔 전압 및 상기 제1 스캔 전압보다 작은 제2 스캔 전압을 포함하는 스캔 신호를 전송하는 스캔 구동부를 더 포함하고,
    상기 제1 도전층은 상기 제1 스캔 전압을 전송하는, 표시 장치.
  11. 제1 항에 있어서,
    상기 기판 상의 상기 표시 영역에 배치되고, 화소 전극, 발광층, 및 대향 전극을 포함하는 유기 발광 소자를 더 포함하고,
    상기 제2 도전층은 상기 대향 전극과 전기적으로 연결되는, 표시 장치.
  12. 기판 상의 주변 영역에 제1 도전층을 형성하는 단계;
    상기 제1 도전층을 덮는 절연층을 형성하는 단계;
    상기 절연층 상의 상기 주변 영역에 제2 도전층을 형성하는 단계; 및
    상기 제2 도전층에 상기 제1 도전층과 중첩하지 않는 복수의 제1 구멍들을 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 제2 도전층 상의 상기 주변 영역에 상기 제1 구멍들에 대응하는 복수의 제2 구멍들을 포함하는 제3 도전층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    각각의 상기 제2 구멍들의 폭은 각각의 상기 제1 구멍들의 폭보다 작은, 표시 장치의 제조 방법.
  15. 제13 항에 있어서,
    상기 제3 도전층은 상기 제2 도전층의 측면을 덮는, 표시 장치의 제조 방법.
  16. 제13 항에 있어서,
    상기 절연층은 상기 제1 구멍들에 대응하는 복수의 오목부들을 포함하는, 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 오목부들은 상기 제1 구멍들과 동시에 형성되는, 표시 장치의 제조 방법.
  18. 제16 항에 있어서,
    각각의 상기 제2 구멍들의 폭은 각각의 상기 오목부들의 폭보다 작은, 표시 장치의 제조 방법.
  19. 제16 항에 있어서,
    상기 제3 도전층의 단부는 각각의 상기 오목부들 내에 위치하는, 표시 장치의 제조 방법.
  20. 제12 항에 있어서,
    상기 절연층은 유기 절연 물질을 포함하는, 표시 장치의 제조 방법.
KR1020190085097A 2019-07-15 2019-07-15 표시 장치 및 이의 제조 방법 KR102656092B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190085097A KR102656092B1 (ko) 2019-07-15 2019-07-15 표시 장치 및 이의 제조 방법
US16/889,531 US11522034B2 (en) 2019-07-15 2020-06-01 Display device having overlapped conducting layers with holes in peripheral area and method of manufacturing the same
CN202010498369.5A CN112234079A (zh) 2019-07-15 2020-06-04 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190085097A KR102656092B1 (ko) 2019-07-15 2019-07-15 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210008975A true KR20210008975A (ko) 2021-01-26
KR102656092B1 KR102656092B1 (ko) 2024-04-11

Family

ID=74111304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190085097A KR102656092B1 (ko) 2019-07-15 2019-07-15 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11522034B2 (ko)
KR (1) KR102656092B1 (ko)
CN (1) CN112234079A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109597245B (zh) * 2019-01-02 2023-12-12 京东方科技集团股份有限公司 背光模组及其制备方法、显示装置
CN113299857B (zh) * 2021-05-21 2024-04-16 京东方科技集团股份有限公司 一种显示基板及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046346A1 (en) * 2003-08-29 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US20150311472A1 (en) * 2014-04-28 2015-10-29 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102303242B1 (ko) * 2014-10-17 2021-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102257762B1 (ko) * 2015-01-07 2021-05-28 삼성디스플레이 주식회사 표시 장치
KR102390451B1 (ko) * 2015-05-19 2022-04-26 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102547871B1 (ko) 2016-12-01 2023-06-28 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046346A1 (en) * 2003-08-29 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US20150311472A1 (en) * 2014-04-28 2015-10-29 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US11522034B2 (en) 2022-12-06
CN112234079A (zh) 2021-01-15
US20210020726A1 (en) 2021-01-21
KR102656092B1 (ko) 2024-04-11

Similar Documents

Publication Publication Date Title
KR102649144B1 (ko) 디스플레이 장치
US11963415B2 (en) Display device including a power supply line that overlaps a driving circuit
KR102328679B1 (ko) 표시 장치
KR102562901B1 (ko) 디스플레이 장치
KR20190031397A (ko) 표시 장치
US9484395B2 (en) Method of manufacturing organic light emitting display panel
KR20170124672A (ko) 반도체소자 및 이를 채용하는 표시장치
US11910650B2 (en) Display device including first high permittivity insulation layer on first active pattern
US20240030223A1 (en) Display panel and electronic display device
EP3896739A1 (en) Display device
KR20200087370A (ko) 디스플레이 장치
KR102656092B1 (ko) 표시 장치 및 이의 제조 방법
KR101881084B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법
US20130307833A1 (en) Display apparatus and method of repairing the same
US9040999B2 (en) Organic light emitting display device
KR100626087B1 (ko) 유기 발광 표시 장치
KR20220025989A (ko) 디스플레이 장치
KR20210134178A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20210144991A (ko) 표시 장치
KR20220088596A (ko) 표시 장치
KR100719568B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR20050104813A (ko) 커패시터 및 이를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant