KR20210005453A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210005453A
KR20210005453A KR1020190081533A KR20190081533A KR20210005453A KR 20210005453 A KR20210005453 A KR 20210005453A KR 1020190081533 A KR1020190081533 A KR 1020190081533A KR 20190081533 A KR20190081533 A KR 20190081533A KR 20210005453 A KR20210005453 A KR 20210005453A
Authority
KR
South Korea
Prior art keywords
sub
pixel
color filter
light
filter pattern
Prior art date
Application number
KR1020190081533A
Other languages
English (en)
Inventor
공태진
조현민
김대현
문수미
신흥 이
이희근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190081533A priority Critical patent/KR20210005453A/ko
Priority to PCT/KR2020/008410 priority patent/WO2021006509A1/ko
Priority to CN202080049361.9A priority patent/CN114080687A/zh
Priority to US17/624,673 priority patent/US20220278173A1/en
Priority to EP20836155.0A priority patent/EP3996136A4/en
Publication of KR20210005453A publication Critical patent/KR20210005453A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 기판, 기판의 제1 서브 화소 영역에 배치된 제1 발광 소자를 포함하는 제1 서브 화소, 기판의 제1 서브 화소 영역의 제1 방향에 위치한 제2 서브 화소 영역에 배치된 제2 발광 소자를 포함하는 제2 서브 화소, 제1 서브 화소 및 제2 서브 화소 사이에 배치된 뱅크층, 제1 서브 화소 및 뱅크층 상에 배치된 제1 컬러 필터 패턴, 및 제2 서브 화소 및 뱅크층 상에 배치된 제2 컬러 필터 패턴을 포함하되, 제1 발광 소자는 제1 색의 광을 방출하고, 제2 발광 소자는 제1 색과 상이한 제2 색의 광을 방출하며, 제1 컬러 필터 패턴 및 제2 컬러 필터 패턴은 뱅크층 상에서 서로 적어도 일부가 중첩한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 발광 소자를 포함하는 표시 장치에 관한 것이다.
표시 장치는 발광 다이오드(Light Emitting Diode)와 같은 발광 소자를 화소의 광원으로 이용하여 고화질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 나타낸다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 발광 다이오드를 제조하고, 이를 표시 장치의 패널에 배치하여 화소 광원으로 이용하기 위한 연구가 진행되고 있다. 이러한 연구의 일환으로서, 마이크로 스케일 또는 나노 스케일 정도로 작은 발광 다이오드를 제조하고, 이를 각 화소의 광원으로 이용하는 표시 장치에 대한 개발이 진행되고 있다.
본 발명이 해결하려는 과제는, 외광에 대한 반사율을 최소화하고, 색재현성을 향상시켜 화질 특성이 개선된 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 기판, 상기 기판의 제1 서브 화소 영역에 배치된 제1 발광 소자를 포함하는 제1 서브 화소, 상기 기판의 상기 제1 서브 화소 영역의 제1 방향에 위치한 제2 서브 화소 영역에 배치된 제2 발광 소자를 포함하는 제2 서브 화소, 상기 제1 서브 화소 및 상기 제2 서브 화소 사이에 배치된 뱅크층, 상기 제1 서브 화소 및 상기 뱅크층 상에 배치된 제1 컬러 필터 패턴, 및 상기 제2 서브 화소 및 상기 뱅크층 상에 배치된 제2 컬러 필터 패턴을 포함하되, 상기 제1 발광 소자는 제1 색의 광을 방출하고, 상기 제2 발광 소자는 상기 제1 색과 상이한 제2 색의 광을 방출하며, 상기 제1 컬러 필터 패턴 및 상기 제2 컬러 필터 패턴은 상기 뱅크층 상에서 서로 적어도 일부가 중첩한다.
상기 제2 서브 화소 영역에 인접한 제3 서브 화소 영역에 배치된 제3 발광 소자를 포함하는 제3 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 사이에 배치되는 상기 뱅크층, 및 상기 제3 서브 화소 및 상기 뱅크층 상에 배치되는 제3 컬러 필터 패턴을 더 포함하되, 상기 제3 발광 소자는 상기 제1 색 및 상기 제2 색과 상이한 제3 색의 광을 방출하고, 상기 제3 컬러 필터 패턴은 상기 제1 컬러 필터 패턴 및 상기 제2 컬러 필터 패턴과 상이한 컬러 필터이며, 상기 제2 컬러 필터 패턴 및 상기 제3 컬러 필터 패턴은 상기 뱅크층 상에서 서로 적어도 일부가 중첩할 수 있다.
상기 제1 서브 화소 및 상기 제2 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제3 컬러 필터 패턴이 더 배치될 수 있다.
상기 제2 서브 화소 및 상기 제3 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제1 컬러 필터 패턴이 더 배치될 수 있다.
상기 제3 서브 화소 및 상기 제1 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제2 컬러 필터 패턴이 더 배치될 수 있다.
평면상 상기 제1 서브 화소 영역의 상기 제1 방향에 수직인 제2 방향에 제4 서브 화소 영역이 위치하고, 상기 제4 서브 화소 영역에 배치된 제4 발광 소자를 포함하는 제4 서브 화소, 상기 제1 서브 화소 및 상기 제4 서브 화소 사이에 배치된 상기 뱅크층, 상기 제4 서브 화소 및 상기 뱅크층 상에 배치된 제4 컬러 필터 패턴을 더 포함하되, 상기 제4 발광 소자는 상기 제1 색, 상기 제2 색, 및 상기 제3 색 중 어느 하나의 색의 광을 방출하고, 상기 제4 컬러 필터 패턴은 상기 제1 컬러 필터 패턴, 상기 제2 컬러 필터 패턴, 및 상기 제3 컬러 필터 패턴 중 어느 하나와 동일한 컬러 필터일 수 있다.
상기 제4 발광 소자는 상기 제1 발광 소자와 동일한 색의 광을 방출하고, 상기 제4 컬러 필터 패턴은 상기 제1 컬러 필터 패턴과 동일한 컬러 필터이며, 상기 제1 컬러 필터 패턴 및 상기 제4 컬러 필터 패턴은 하나의 컬러 필터로서, 상기 제1 서브 화소 영역 및 상기 제4 서브 화소 영역에 연속적으로 배치될 수 있다.
상기 제1 서브 화소 및 상기 제4 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제2 컬러 필터 패턴 및 상기 제3 컬러 필터 패턴 중 적어도 어느 하나가 더 배치될 수 있다.
상기 제4 발광 소자는 상기 제2 발광 소자 및 제3 발광 소자 중 어느 하나와 동일한 색의 광을 방출하고, 상기 제4 컬러 필터 패턴은 상기 제2 컬러 필터 패턴 및 상기 제3 컬러 필터 패턴 중 어느 하나와 동일한 컬러 필터일 수 있다.
상기 제1 서브 화소 및 상기 제4 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제1 컬러 필터 패턴, 상기 제2 컬러 필터 패턴, 및 상기 제3 컬러 필터 패턴이 배치될 수 있다.
상기 제1 컬러 필터 패턴, 상기 제2 컬러 필터 패턴, 및 상기 제3 컬러 필터 패턴은 내부에 분산된 산란 입자를 더 포함할 수 있다.
상기 산란 입자는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica)중 적어도 하나를 포함할 수 있다.
상기 제1 색은 적색이고, 상기 제2 색은 녹색이며, 상기 제3 색은 청색일 수 있다.
상기 제1 컬러 필터 패턴 및 상기 제2 컬러 필터 패턴의 높이는 상기 뱅크층의 높이보다 높을 수 있다.
상기 제1 컬러 필터 패턴 및 상기 제2 컬러 필터 패턴을 커버하도록 배치된 캡핑층을 더 포함할 수 있다.
상기 제1 발광 소자 및 상기 제2 발광 소자는 마이크로 스케일 또는 나노 스케일의 크기를 가진 발광 다이오드이고, 상기 제1 발광 소자 및 상기 제2 발광 소자 각각은, 제1 도전성 도펀트가 도핑된 제1 반도체층, 제2 도전성 도펀트가 도핑된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 제공된 활성층을 포함할 수 있다.
상기 제1 발광 소자 및 상기 제2 발광 소자의 제1 단부에는 상기 제1 반도체층이 배치되고, 상기 제1 발광 소자 및 상기 제2 발광 소자의 제2 단부에는 상기 제2 반도체층이 배치되며, 상기 제1 반도체층은 n형 반도체층을 포함하고, 상기 제2 반도체층은 p형 반도체층을 포함하며, 상기 제1 반도체층의 길이는 상기 제2 반도체층의 길이보다 길 수 있다.
상기 기판 상에 제공되고, 상기 제1 방향을 따라 상호 이격된 제1 전극 및 제2 전극을 더 포함하고, 상기 제1 전극은 상기 제1 단부에 전기적으로 연결되고, 상기 제2 전극은 상기 제2 단부에 전기적으로 연결될 수 있다.
상기 제1 서브 화소 영역 내에 상기 제1 발광 소자의 상기 제1 단부에 인접하여 형성된 제1 격벽, 및 상기 제1 발광 소자의 상기 제2 단부에 인접하여 형성된 제2 격벽을 포함하되, 상기 제1 격벽은 상기 기판 및 상기 제1 전극 사이에 배치되고, 상기 제2 격벽은 상기 기판 및 상기 제2 전극 사이에 배치될 수 있다.
상기 기판 상에 제공되고 상기 제1 발광 소자, 상기 제1 전극, 및 상기 제2 전극을 덮는 보호층이 더 배치되고, 상기 뱅크층은 상기 보호층 상에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 외광에 대한 반사율을 최소화하고, 색재현성을 향상시켜 화질 특성이 개선된 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도이다.
도 2는 일 실시예에 따른 표시 장치을 개략적으로 나타내는 평면도이다.
도 3a 내지 도 3d는 각각 일 실시예에 따른 서브 화소를 나타내는 회로도이다.
도 4a는 일 실시예에 따른 표시 장치의 평면도이다.
도 4b는 도 4a에 도시된 구조의 변형예이다.
도 5는 도 4a의 Ⅰ-Ⅰ'선을 따라 자른 화소의 단면도의 일 예이다.
도 6은 도 4a의 Ⅱ-Ⅱ'선을 따라 자른 화소들의 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 외광 반사 저감 효과 및 색 재현성 향상 효과를 설명하기 위한 도면이다.
도 8은 다른 실시예에 따른 표시 장치의 단면도이다.
도 9는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 10은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 11은 도 10의 Ⅲ-Ⅲ' 선을 따라 자른 화소의 단면도이다.
도 12는 도 10의 Ⅳ-Ⅳ' 선을 따라 자른 화소의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 14는 도 13의 Ⅵ-Ⅵ' 선을 따라 자른 화소의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도이다.
도 1a에 있어서, 발광 소자(LD)는 원 기둥 형상의 막대형 발광 소자인 것으로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 코어-쉘 구조의 발광 소자일 수도 있다.
도 1a을 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 제1 및 제2 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다.
일 예로, 막대형 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 길이 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 일측 단부에는 제1 및 제2 반도체층(11, 13) 중 하나, 타측 단부에는 제1 및 제2 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 막대형으로 제공될 수 있다. 여기서 "막대형"이라고 함은 원기둥, 다각 기둥 등과 같이, 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 발광 소자(LD)의 길이는 그 직경보다 클 수 있다.
발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다.
다만, 본 발명의 일 실시예에 의한 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 발광 소자(LD)의 크기가 변경될 수도 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있음을 물론이다.
발광 소자(LD)의 양 단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다.
제2 반도체층(13)은 활성층(12) 상에 제공되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 반도체층(13)의 일단(일 예로, 상부면) 측 또는 제1 반도체층(11)의 일단(일 예로, 하부면) 측에 배치되는 적어도 하나의 전극층을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 반도체층(13)의 일단 측에 배치된 전극층(15)을 더 포함할 수 있다. 전극층(15)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극층(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극층(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 발광 소자(LD)는 절연 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 절연 피막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다. 예를 들어, 절연 피막(14)은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 절연 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)는 원 기둥의 측면이 모두 절연 피막(14)으로 둘러싸일 수 있다.
본 발명의 일 실시예에 따르면, 절연 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연 피막(14)이 발광 소자(LD)에 제공되면, 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다.
본 발명의 실시예에 의한 발광 소자(LD)의 종류, 구조 및 형상 등은 다양하게 변경될 수 있다.
도 2는 일 실시예에 따른 표시 장치을 개략적으로 나타내는 평면도이다. 도 2에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 표시 패널(PNL)에는 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부) 및/또는 복수의 배선들이 더 배치될 수 있다.
도 1a 및 도 2를 참조하면, 표시 패널(PNL)은, 기판(SUB)과, 기판(SUB) 상에 배치된 다수의 화소들(PX1, PX2)을 포함할 수 있다. 구체적으로, 표시 패널(PNL)은, 영상을 표시하기 위한 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함하며, 표시 영역(DA)에는 화소들(PX1, PX2)이 제1 방향(DR1) 및 제2 방향(DR)을 따라 연속적으로 배열될 수 있다.
표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 위치하고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리 영역에 위치할 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다.
기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 기판(SUB)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 기판(SUB)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PX1, PX2)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정될 수 있다. 일 예로, 비표시 영역(NA)에는 표시 영역(DA)의 화소들(PX1, PX2)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
화소들(PX1, PX2)은 행과 열을 이루며 매트릭스(Matrix) 형태로 배열될 수 있다.
화소들(PX1, PX2) 각각은 해당 주사 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 복수의 발광 소자들은 각 화소(PX1, PX2)의 광원을 구성할 수 있다.
화소들(PX1, PX2) 각각은 복수의 서브 화소들로 이루어질 수 있다. 일 예로, 제1 화소(PX1)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있고, 제2 화소(PX2)는 제4 서브 화소(SPX4), 제5 서브 화소(SPX5) 및 제6 서브 화소(SPX6)를 포함할 수 있다.
일 실시예로, 제1 화소(PX1)의 서브 화소들(SPX1, SPX2, SPX3)은 서로 다른 색상의 빛을 방출할 수 있다. 예를 들어, 제1 서브 화소(SPX1)는 적색의 빛을 방출하는 적색 서브 화소일 수 있고, 제2 서브 화소(SPX2)는 녹색의 빛을 방출하는 녹색 서브 화소일 수 있으며, 제3 서브 화소(SPX3)는 청색의 빛을 방출하는 청색 서브 화소일 수 있다.
또한, 제2 화소(PX2)의 서브 화소들(SPX4, SPX5, SPX6)도 서로 다른 색상의 빛을 방출할 수 있다. 예를 들어, 제4 서브 화소(SPX4)는 적색의 빛을 방출하는 적색 서브 화소일 수 있고, 제5 서브 화소(SPX5)는 녹색의 빛을 방출하는 녹색 서브 화소일 수 있으며, 제6 서브 화소(SPX6)는 청색의 빛을 방출하는 청색 서브 화소일 수 있다.
각 화소들(PX1, PX2)은 제2 방향(DR2)을 따라 스트라이프 타입으로 배열될 수 있고, 이 경우, 제1 서브 화소(SPX1)는 제4 서브 화소(SPX4)와 동일한 색의 빛을 방출하는 서브 화소이고, 제2 서브 화소(SPX2)는 제5 서브 화소(SPX5)와 동일한 색의 빛을 방출하는 서브 화소이며, 제3 서브 화소(SPX3)는 제6 서브 화소(SPX6)와 동일한 색의 빛을 방출하는 서브 화소일 수 있다.
다만, 각각의 화소(PX1, PX2)를 구성하는 서브 화소들의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 서브 화소들(SPX1, SPX2, SPX3, SPX4, SPX5, SPX6)이 방출하는 빛의 색상은 다양하게 변경될 수 있다. 또한, 도 2에서는 표시 영역(DA)에서 화소들(PX1, PX2)이 제2 방향(DR2)을 따라 스트라이프 타입으로 배열되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 표시 영역(DA)은 모자이크(mosaic) 타입 또는 펜타일(Pen Tile) 타입과 같이, 현재 공지된 다양한 화소 배열 형태를 가질 수 있다.
일 실시예에서, 각각의 화소(PX1, PX2)(또는, 서브 화소)는 능동형 화소로 구성될 수 있다. 다만, 본 발명에 적용될 수 있는 화소들(PX1, PX2)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다.
도 3a 내지 도 3d는 각각 일 실시예에 따른 서브 화소를 나타내는 회로도이다. 특히, 도 3a 내지 도 3d는 능동형 발광 표시 패널을 구성하는 서브 화소의 일 예를 도시하였다. 도 3a 내지 도 3d의 서브 화소(SP)는 도 2의 서브 화소들(SPX1, SPX2, SPX3, SPX4, SPX5, SPX6) 중 어느 하나일 수 있다. 본 발명의 일 실시예에 있어서, 단위 발광 영역은 하나의 서브 화소가 제공되는 서브 화소 영역일 수 있다.
도 3a를 참조하면, 서브 화소(SP)는 적어도 하나의 발광 소자(LD)와, 이에 접속되어 발광 소자(LD)를 구동하는 화소 구동 회로(144)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 화소 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
제1 구동 전원(VDD) 및 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제2 구동 전원(VSS)은 제1 구동 전원(VDD)의 전위보다 발광 소자(LD)의 문턱전압 이상 낮은 전위를 가질 수 있다.
발광 소자(LD)들 각각은 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 3a에서는 서브 화소(SP)에 하나의 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 서브 화소(SP)는 서로 병렬 연결되는 복수의 발광 소자(LD)들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 화소 구동 회로(144)는 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 구동 회로(144)의 구조가 도 3a에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(M1, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 제1 트랜지스터(M1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 스캔 라인(SL)에 접속된다.
이와 같은 제1 트랜지스터(M1)는, 스캔 라인(SL)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 주사신호가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
제2 트랜지스터(M2, 구동 트랜지스터)의 제1 전극은 제1 구동 전원(VDD)에 접속되고, 제2 전극은 발광 소자(LD)들 각각의 제1 전극에 전기적으로 연결된다. 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 3a에서는 데이터 신호를 서브 화소(SP) 내부로 전달하기 위한 제1 트랜지스터(M1)와, 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 화소 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 화소 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 구동 회로(144)는 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 3a에서는 화소 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(M1, M2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소 구동 회로(144)에 포함되는 제1 및 제2 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 3b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 3b에 도시된 화소 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 3a의 화소 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 3a 및 도 3b에서 발광 소자(LD)는 화소 구동 회로(144) 및 제2 구동 전원(VSS) 사이에 접속된 것을 예시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 발광 소자(LD)는 화소 구동 회로(144) 및 제1 구동 전원(VDD) 사이에 접속되어 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수도 있다.
도 3c를 참조하면, 서브 화소(SP)는 제1 트랜지스터(TSC, 스위칭 트랜지스터), 제2 트랜지스터(TD, 구동 트랜지스터), 제3 트랜지스터(TSS, 센싱 트랜지스터), 제4 트랜지스터(TE, 발광 제어 트랜지스터), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 포함할 수 있다. 실시예에 따라 제4 트랜지스터(TE)는 생략될 수 있다.
도 3c에는 제1 트랜지스터(TSC), 제2 트랜지스터(TD), 제3 트랜지스터(TSS) 및 제4 트랜지스터(TE)가 N타입의 트랜지스터인 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 트랜지스터(TSC), 제2 트랜지스터(TD), 제3 트랜지스터(TSS) 및 제4 트랜지스터(TE) 중 적어도 하나는 P타입의 트랜지스터일 수 있다.
제1 트랜지스터(TSC)의 게이트 전극은 스캔 라인(SCL)에 연결될 수 있다. 제1 트랜지스터(TSC)는 스캔 라인(SCL)에 공급되는 스캔 신호에 의해 데이터 전압을 서브 화소(SP)에 전달할 수 있다. 제1 트랜지스터(TSC)의 일 전극은 데이터 라인(DL)에 연결되고, 타 전극은 제2 트랜지스터(TD)의 게이트 전극에 연결될 수 있다. 제1 트랜지스터(TSC)를 통해 전달된 데이터 전압은 저장 커패시터(Cst)에 저장될 수 있다.
제2 트랜지스터(TD)는 일 전극은 제1 구동 전원(VDD)과 연결되고, 타 전극은 제4 트랜지스터(TE)의 일 전극에 연결될 수 있다. 제2 트랜지스터(TD)의 게이트 전극은 제1 트랜지스터(TSC)의 타 전극에 전기적으로 연결될 수 있다. 제2 트랜지스터(TD)는 저장 커패시터(Cst)에 저장된 데이터 전압(데이터 신호)의 크기에 따라 발광 소자(LD)로 흐르는 구동 전류의 크기를 결정할 수 있다. 실시예에 따라, 서브 화소(SP)가 제4 트랜지스터(TE)를 포함하지 않는 경우, 제2 트랜지스터(TD)의 타 전극은 발광 소자(LD)의 애노드 전극에 연결될 수 있다.
제3 트랜지스터(TSS)의 게이트 전극은 센싱 라인(SSL)에 연결될 수 있다. 제3 트랜지스터(TSS)의 일 전극은 초기화 전원(Vint)에 연결되고, 타 전극은 발광 소자(LD)의 애노드 전극과 연결될 수 있다. 제3 트랜지스터(TSS)는 센싱 라인(SSL)에 공급되는 센싱 신호에 따라 초기화 전압을 서브 화소(SP)에 전달하거나, 발광 소자(LD)의 애노드 전극에서 전압 값을 센싱할 수 있다.
제4 트랜지스터(TE)의 게이트 전극은 발광 제어 라인(EL)에 연결될 수 있다. 제4 트랜지스터(TE)는 제2 트랜지스터(TD)와 발광 소자(LD) 사이에 연결되고, 제4 트랜지스터(TE)는 발광 신호에 응답하여 선택적으로 턴-온 될 수 있다.
스토리지 커패시터(Cst)는 제2 트랜지스터(TD)의 게이트 전극과 발광 소자(LD)의 애노드 전극 사이에 연결될 수 있다. 저장 커패시터(Cst)는 제1 트랜지스터(TSC)를 통해 인가된 데이터 전압 및 제2 트랜지스터(TD)의 문턱전압에 대응하는 전압을 저장할 수 있다.
발광 소자(LD)의 애노드 전극은 제4 트랜지스터(TE)를 경유하여 제2 트랜지스터(TD)에 연결되고, 캐소드 전극은 제2 구동 전원(VSS)에 연결될 수 있다. 발광 소자(LD)는 제2 트랜지스터(TD)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
발광 소자(LD)의 애노드 전극과 캐소드 전극 사이에는 기생 커패시터(Coled)가 발생할 수 있다. 기생 커패시터(Coled)가 충전된 상태일 경우, 발광 소자(LD)는 낮은 전류에 의해서도 쉽게 발광할 수 있다. 제3 트랜지스터(TSS)를 통해 발광 소자(LD)의 애노드 전극에 초기화 전원(Vint)을 공급할 경우, 기생 커패시터(Coled)가 방전되어, 표시 장치의 블랙 표현 능력이 향상될 수 있다.
도 3d를 참조하면, 서브 화소(SP)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 포함할 수 있다.
도 3d에서는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 일 전극은 제5 트랜지스터(T5)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 제1 전극에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 게이트 전극인 제1 노드(N1)의 전압에 대응하여 제1 구동 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 구동 전원(VSS)으로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 일 전극을 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 전단 스캔 라인(SL-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 전단 스캔 라인(SL-1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(EL)에 접속될 수 있다. 이와 같은 제5 트랜지스터(T5)는 i번째 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 다른 전극과 발광 소자(LD)의 제1 전극 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어 라인(EL)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 발광 소자(LD)의 제1 전극 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 후단 스캔 라인(SL+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 후단 스캔 라인(SL+1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)의 제1 전극으로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)에는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압이 저장될 수 있다.
도 4a는 일 실시예에 따른 표시 장치의 평면도이다. 도 4b는 도 4a에 도시된 구조의 변형예이다.
도 4a 및 도 4b는 각각 본 발명의 일 실시예에 의한 표시 패널(도 2의 PNL)의 구조를 나타내는 평면도로서, 일 예로, 도 2에 도시된 화소들 중 제1 화소 영역(PA1) 및 제2 화소 영역(PA2)을 도시한 평면도이다.
설명의 편의상, 도 4a 및 도 4b에서는 각각의 전극을 단일의 전극층으로만 도시하는 등 단순화하여 도시하기로 한다. 다만, 본 발명이 이에 한정되지는 않는다.
도 4a 및 도 4b를 참조하면, 각각의 화소 영역(PA1, PA2)은 각각의 서브 화소들(SPX)을 구성하는 서브 화소 영역들(SPA)을 포함할 수 있다. 일 예로, 제1 화소 영역(PA1)은, 제1 방향(DR1)을 따라 순차적으로 제1 서브 화소(SPX1)가 형성되는 제1 서브 화소 영역(SPA1), 제2 서브 화소(SPX2)가 형성되는 제2 서브 화소 영역(SPA2), 및 제3 서브 화소(SPX3)가 형성되는 제3 서브 화소 영역(SPA3)을 포함할 수 있다.
또한, 제2 화소 영역(PA2)은 제1 화소 영역(PA1)으로부터 제2 방향(DR)으로 이격되고, 제1 방향(DR1)을 따라 순차적으로 제4 서브 화소(SPX4)가 형성되는 제4 서브 화소 영역(SPA4), 제5 서브 화소(SPX5)가 형성되는 제5 서브 화소 영역(SPA5), 및 제6 서브 화소(SPX6)가 형성되는 제6 서브 화소 영역(SPA6)을 포함할 수 있다.
이하에서는, 제1 화소(PX1)를 위주로 설명하되, 제2 화소(PX2)는 제1 화소(PX1)와 동일하거나 유사한 바, 구체적인 설명은 간략화하거나 생략한다.
각각의 서브 화소 영역(SPA)은, 제1 화소 전극(ELT1) 및 제2 화소 전극(ELT2)과, 상기 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 연결된 복수의 발광 소자들(LD)을 포함할 수 있다.
제1 화소 전극(ELT1) 및 제2 화소 전극(ELT2)은 서로 이격되어 배치되며, 적어도 일 영역이 서로 마주하도록 배치될 수 있다. 일 예로, 각각의 서브 화소 영역(SPA)에서, 제1 및 제2 화소 전극들(ELT1, ELT2)은 각각 제1 방향(DR1)을 따라 소정 간격만큼 서로 이격되어 나란히 배치되고, 제2 방향(DR2)을 따라 연장될 수 있다.
제1 화소 전극(ELT1)은 제1 컨택홀(CH1)을 통해 각 서브 화소(SPX)의 화소 회로, 일 예로 도 3a 및 도 3b 중 어느 하나에 도시된 화소 구동 회로(144)에 접속될 수 있다. 실시예에 따라, 각각의 화소 구동 회로(144)는 해당 서브 화소 영역(SPA)에 배치된 발광 소자들(LD)의 하부에 위치될 수 있다. 예컨대, 각각의 화소 구동 회로(144)는 후술할 화소 회로층(도 5의 PCL)에 형성될 수 있다.
제1 화소 전극(ELT1)은 제1 연결 전극(CNL1)에 연결될 수 있다. 예를 들면, 제1 화소 전극(ELT1)은 제1 연결 전극(CNL1)과 일체로 연결될 수 있다. 일 예로, 제1 화소 전극(ELT1)은 제1 연결 전극(CNL1)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다.
제1 화소 전극(ELT1) 및 제1 연결 전극(CNL1)은 각각의 서브 화소 영역(SPA) 내에서 서로 다른 방향을 따라 연장될 수 있다. 일 예로, 제1 연결 전극(CNL1)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제1 화소 전극(ELT1)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.
제2 화소 전극(ELT2)은 제2 전원(VSS)에 접속될 수 있다. 예를 들어, 제2 화소 전극(ELT2)은 제2 연결 전극(CNL2), 제2 컨택홀(CH2) 및 전원 배선(PL)을 경유하여 제2 화소 전원(VSS)에 접속될 수 있다. 제2 전원(VSS)을 공급하기 위한 전원 배선(PL)의 일 영역은 발광 소자들(LD) 하부의 화소 회로층에 배치될 수 있으나, 이에 한정되지는 않는다.
제2 화소 전극(ELT2) 및 제2 연결 전극(CNL2)은 각각의 서브 화소 영역(SPA) 내에서 서로 다른 방향을 따라 연장될 수 있다. 일 예로, 제2 연결 전극(CNL2)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제2 화소 전극(ELT2)은 제2 방향(DR2)을 따라 연장될 수 있다.
또한, 제2 화소 전극(ELT2) 및 제2 연결 전극(CNL2)은 서로 일체로 연결될 수 있다. 예를 들면, 제2 화소 전극(ELT2)은 제2 연결 전극(CNL2)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다.
각 서브 화소(SPX)의 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에는 복수의 발광 소자들(LD)이 배열될 수 있다. 예를 들면, 제1 서브 화소(SPX1)의 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에는 적어도 하나의 제1 발광 소자(LD1)가, 제2 서브 화소(SPX2)의 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에는 적어도 하나의 제2 발광 소자(LD2)가, 제3 서브 화소(SPX3)의 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에는 적어도 하나의 제3 발광 소자(LD3)가 배열될 수 있다.
일 예로, 각각의 서브 화소 영역(SPA)에서, 제1 화소 전극(ELT1)과 제2 화소 전극(ELT2)이 서로 대향하도록 배치된 영역(일 예로, 각 서브 화소(SPX)의 발광 영역(EA))에는, 복수의 발광 소자들(LD)이 병렬로 연결될 수 있다.
한편, 도 4a에서는 발광 소자들(LD)이 모두 제1 방향(DR1)으로 정렬된 것으로 도시하였으나, 발광 소자들(LD)의 배열 방향이 이에 한정되지는 않는다. 예를 들어, 발광 소자들(LD) 중 적어도 하나는 사선 방향으로 배치되어 있을 수도 있다.
복수의 발광 소자들(LD)은 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)을 포함할 수 있다. 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)은 서로 상이한 색상의 빛을 방출할 수 있다. 일 예로, 제1 발광 소자(LD1)는 적색의 빛을 방출하고, 제2 발광 소자(LD2)는 녹색의 빛을 방출하며, 제3 발광 소자(LD3)는 청색의 빛을 방출할 수 있다.
이러한 발광 소자들(LD)은 각 서브 화소(SPX)의 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다. 발광 소자들(LD)의 일 단부(이하, “제1 단부”라 함)는 해당 서브 화소(SPX)의 제1 화소 전극(ELT1)에 전기적으로 연결되고, 상기 발광 소자들(LD)의 다른 단부(이하, “제2 단부”라 함)는 해당 서브 화소(SPX)의 제2 화소 전극(ELT2)에 전기적으로 연결될 수 있다.
일 실시예에서, 발광 소자들(LD)의 제1 단부는 각각의 제1 화소 전극(ELT1) 상에 직접적으로 배치되지 않고 제1 컨택 전극(CNE1)을 통해 제1 화소 전극(ELT1)에 전기적으로 연결될 수 있다.
이와 유사하게, 발광 소자들(LD)의 제2 단부는 각각의 제2 화소 전극(ELT2) 상에 직접적으로 배치되지 않고 제2 컨택 전극(CNE2)을 통해 제2 화소 전극(ELT2)에 전기적으로 연결될 수 있다.
다만, 본 발명이 이에 한정되지는 않는다. 예컨대, 다른 실시예에서, 상기 발광 소자들(LD)의 제1 단부 및 제2 단부는 각각의 제1 화소 전극(ELT1) 및 제2 화소 전극(ELT2)과 직접적으로 접촉되어 전기적으로 연결될 수도 있다.
발광 소자들(LD)은 도 1a 및 도 1b를 통해 설명한 바와 같이, 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 또는 마이크로 스케일 정도로 작은 크기의 발광 다이오드일 수 있다.
발광 소자들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식 등을 통해 각 서브 화소(SPX)의 발광 영역에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 섞여 각각의 발광 영역에 투하될 수 있다.
이때, 각 서브 화소(SPX)의 제1 및 제2 화소 전극들(ELT1, ELT2)을 통해 소정의 전압을 공급하게 되면, 상기 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 상기 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 자가 정렬할 수 있다.
발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이 외의 다른 방식으로 제거하여 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)을 안정적으로 배열할 수 있다. 또한, 이러한 발광 소자들(LD)의 제1 및 제2 단부에 각각 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 형성함으로써, 상기 발광 소자들(LD)을 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 안정적으로 연결할 수 있다.
각 서브 화소 영역(SPA)에 배치된 각 발광 소자들(LD)이 모여 해당 서브 화소(SPX)의 광원을 구성할 수 있다. 각각의 프레임 기간 동안 적어도 하나의 서브 화소(SPX)에 구동 전류가 흐르게 되면, 상기 서브 화소(SPX)의 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 순방향으로 연결된 발광 소자들(LD)이 발광하면서 상기 구동 전류에 대응하는 휘도의 빛을 방출할 수 있다.
각 서브 화소 영역(SPA)은 발광 영역(EA) 및 비발광 영역(NEA)을 포함할 수 있고, 발광 영역(EA)은 상술한 발광 소자들(LD)이 배치되어 빛을 방출하는 영역일 수 있다. 비발광 영역(NEA)은 발광 영역(EA)외에 빛을 방출하지 않는 영역일 수 있다. 비발광 영역(NEA)은 각 서브 화소들(SPX)의 경계를 따라 위치할 수 있다.
뱅크층(BNK)은 평면상 비발광 영역(NEA)과 중첩하여 배치될 수 있다. 즉, 각 서브 화소 영역(SPA)의 발광 영역(EA)에 배치된 적어도 하나의 발광 소자(LD)는, 평면 상에서 보았을 때, 해당 서브 화소 영역(SPA)에 배치된 뱅크층(BNK)에 의해 둘러싸일 수 있다.
뱅크층(BNK)에 의해 각각의 발광 영역(EA)이 구분될 수 있다. 예컨대, 제1 서브 화소 영역(SPA1)은 제1 발광 영역(EA1)을 포함하고, 제2 서브 화소 영역(SPA2)은 제2 발광 영역(EA2)을 포함하며, 제3 서브 화소 영역(SPA3)은 제3 발광 영역(EA3)을 포함할 수 있다.
뱅크층(BNK)은 도 4a에 도시된 바와 같이 일체로 연결되어 배치될 수 있다. 즉, 뱅크층(BNK)은 각 서브 화소 영역(SPA)의 발광 영역(EA)을 노출하는 메쉬 형상을 가지는 일체형 격벽일 수 있다.
다만, 뱅크층(BNK)의 형상은 이에 한정되지는 않는다. 실시예에 따라, 뱅크층(BNK)은 서로 분리된 개별 패턴으로 구성될 수도 있다. 예를 들어, 도 4b에 도시된 바와 같이, 각각의 뱅크층들(BNK)은 제1 방향(DR1)을 따라 서로 소정 간격 이격되어 배치되고, 제2 방향(DR2)을 따라 연장되는 형태로 배치될 수 있다.
뱅크층(BNK)은 광 레지스트(photo resist)계 유기 물질 등으로 구성된 한 층 이상의 유기막을 포함할 수 있으나, 이에 제한되는 것은 아니다.
실시예에 따라, 뱅크층(BNK)의 표면에는 반사막 등이 추가적으로 구비될 수 있다. 이 경우, 반사막은 발광 소자들(LD)로부터 방출되는 빛을 외부로 반사하여 서브 화소들(SPX)의 광 효율을 개선할 수 있게 된다.
본 발명의 일 실시예에서, 각 서브 화소(SPX) 상에는 컬러 필터(CFL)가 배치될 수 있다. 일 예로, 제1 서브 화소(SPX1) 및 제4 서브 화소(SPX4) 상에는 제1 컬러 필터 패턴(CPR1)이 배치되고, 제2 서브 화소(SPX2) 및 제5 서브 화소(SPX5) 상에는 제2 컬러 필터 패턴(CPR2)이 배치되며, 제3 서브 화소(SPX3) 및 제6 서브 화소(SPX6) 상에는 제3 컬러 필터 패턴(CPR3)이 배치될 수 있다. 각 컬러 필터 패턴들(CPR1, CPR2, CPR3)은 서로 적어도 일부가 중첩할 수 있고, 중첩되는 영역은 비발광 영역(NEA)과 적어도 일부가 중첩할 수 있다. 다시 말해, 각 컬러 필터 패턴들(CPR1, CPR2, CPR3)은 비발광 영역(NEA)에서 서로 적어도 일부가 중첩될 수 있다. 각 컬러 필터 패턴들(CPR1, CPR2, CPR3)은 표시 장치에 입사된 외광의 반사율을 크게 낮출 수 있다. 컬러 필터(CFL)의 외광 반사 효과는 도 7을 참조하여 자세히 후술하기로 한다.
도 5는 도 4a의 Ⅰ-Ⅰ’선을 따라 자른 화소의 단면도의 일 예이다. 도 6은 도 4a의 Ⅱ-Ⅱ’선을 따라 자른 화소들의 단면도이다.
도 1a 내지 도 6을 참조하면, 기판(SUB) 상에는 화소 회로층(PCL) 및 발광 소자들(LD)이 순차적으로 배치될 수 있다.
화소 회로층(PCL)은 각각의 서브 화소 영역(SPA)에 형성되어 각 서브 화소(SPX)의 화소 구동 회로(144)를 구성하는 복수의 회로 소자들을 포함할 수 있다. 일 예로, 화소 회로층(PCL)은 각각의 서브 화소 영역(SPA)에 배치된 적어도 하나의 트랜지스터(M1, M2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. (도 3a 참조)
화소 회로층(PCL)에 배치된 트랜지스터들(M1, M2)과 스토리지 커패시터(Cst)는 화소 회로층(PCL)에 형성된 적어도 하나의 컨택홀을 통해 제1 화소 전극(ELT1) 또는 제2 화소 전극(ELT2)과 전기적으로 연결될 수 있다.
화소 회로층(PCL) 상부의 각 서브 화소 영역(SPA)에는 복수의 발광 소자들(LD)이 배치될 수 있다. 상술한 바와 같이, 제1 내지 제3 서브 화소 영역(SPA1, SPA2, SPA3)에는 각각 제1 내지 제3 발광 소자(LD1, LD2, LD3)가 배치될 수 있다.
구체적으로, 각각의 서브 화소 영역(SPA)에 제1 및 제2 화소 전극들(ELT1, ELT2)이 배치되고, 서로 대응하는 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 배치되며, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2) 상에 제1 및 제2 컨택 전극들(CNE1, CNE2)이 배치되고, 발광 소자들(LD) 상에 컬러 필터(CFL)가 배치될 수 있다.
이 외에도 화소 회로층(PCL) 상에는 적어도 하나의 도전막 및/또는 절연막(또는, 절연 패턴) 등을 추가적으로 포함할 수 있다. 일 예로, 화소 회로층(PCL) 상에는 제1 및 제2 격벽들(PW1, PW2), 제1, 제2 및 제3 절연 패턴들(INP1, INP2, INP3), 및 보호층(PSV) 중 적어도 하나를 더 포함할 수 있다.
화소 회로층(PCL) 상에는 제1 및 제2 격벽들(PW1, PW2)이 선택적으로 배치될 수 있다. 제1 및 제2 격벽들(PW1, PW2)은 화소 회로층(PCL) 상에 소정 간격 이격되어 배치될 수 있다. 제1 및 제2 격벽들(PW1, PW2)의 구성 물질 및/또는 적층 구조가 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
또한, 제1 및 제2 격벽들(PW1, PW2) 각각은 다양한 형상을 가질 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2) 각각은 도 5에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있다. 다른 예로, 제1 및 제2 격벽들(PW1, PW2) 각각은 상부로 갈수록 폭이 좁아지는 반원 또는 반타원 등의 단면을 가지는 곡면을 가질 수도 있다. 제1 및 제2 격벽들(PW1, PW2)의 형상이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
제1 및 제2 격벽들(PW1, PW2) 등이 제공된 각각의 서브 화소 영역(SPA)에는 제1 및 제2 화소 전극들(ELT1, ELT2)과 제1 및 제2 연결 전극들(CNL1, CNL2)이 배치될 수 있다.
제1 및 제2 화소 전극들(ELT1, ELT2)은 화소 회로층(PCL) 및/또는 제1 및 제2 격벽들(PW1, PW2)이 형성된 기판(SUB) 상에 소정 간격 이격되어 배치될 수 있다. 그리고, 제1 및 제2 연결 전극들(CNL1, CNL2)은 각각 제1 및 제2 화소 전극들(ELT1, ELT2)과 일체로 연결될 수 있다.
제1 화소 전극들(ELT1)은 각각의 제1 격벽(PW1) 상에 배치되고, 제2 화소 전극들(ELT2)은 각각의 제2 격벽(PW2) 상에 배치될 수 있다. 실시예에 따라, 제1 및 제2 화소 전극들(ELT1, ELT2) 중 어느 하나는 애노드 전극일 수 있으며, 나머지 하나는 캐소드 전극일 수 있다.
이러한 제1 및 제2 화소 전극들(ELT1, ELT2)은 각각 제1 및 제2 격벽들(PW1, PW2)의 형상에 대응되는 형상을 가질 수 있다. 일 예로, 제1 화소 전극들(ELT1)은 각각의 제1 격벽(PW1)의 단면에 대응되는 경사를 가질 수 있고, 제2 화소 전극들(ELT2)은 각각의 제2 격벽(PW2)의 단면에 대응되는 경사를 가질 수 있다.
한편, 실시예에 따라서는 각각의 서브 화소 영역(SPA)에 제1 및 제2 격벽들(PW1, PW2)이 배치되지 않을 수도 있다. 이 경우, 제1 및 제2 화소 전극들(ELT1, ELT2)은 실질적으로 평탄하게 구현될 수 있다.
제1 및 제2 화소 전극들(ELT1, ELT2)은 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다. 이와 같이, 제1 및 제2 화소 전극들(ELT1, ELT2)이 동일한 높이를 가지면, 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 보다 안정적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 화소 전극들(ELT1, ELT2)의 형상, 구조 및/또는 상호 배치 관계는 다양하게 변경될 수 있다.
제1 및 제2 화소 전극들(ELT1, ELT2)은 각각 반사 전극을 포함할 수 있으나, 이에 한정되지는 않는다. 예컨대, 제1 및 제2 화소 전극들(ELT1, ELT2) 각각은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 일 예로, 제1 및 제2 화소 전극들(ELT1, ELT2)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다. 다른 예로, 제1 및 제2 화소 전극들(ELT1, ELT2)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 어느 하나를 포함할 수도 있다. 이 경우, 제1 및 제2 화소 전극들(ELT1, ELT2)은 별도의 반사막을 더 포함할 수 있다.
제1 및 제2 화소 전극들(ELT1, ELT2)이 각각 제1 및 제2 격벽들(PW1, PW2)의 형상에 대응되는 경사를 가지게 되면, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 제1 및 제2 화소 전극들(ELT1, ELT2)에 의해 반사되어 정면 방향으로 진행될 수 있다.
실시예에 따라, 제1 및 제2 화소 전극들(ELT1, ELT2) 등이 제공된 각각의 서브 화소 영역(SPA) 상에는 제1 절연 패턴(INP1)이 배치될 수 있다. 실시예에 따라, 제1 절연 패턴(INP1)은 화소 회로층(PCL)과 발광 소자들(LD)의 사이에 배치될 수 있다. 이러한 제1 절연 패턴(INP1)은 발광 소자들(LD)을 안정적으로 지지할 수 있다.
제1 절연 패턴(INP1)이 제공된 각각의 서브 화소 영역(SPA) 상에는 적어도 하나의 발광 소자(LD), 일 예로 복수의 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 각각의 제1 서브 화소 영역(SPA1) 상에는 복수의 제1 발광 소자들(LD1)이 공급 및 정렬될 수 있다.
발광 소자들(LD)이 제공된 각각의 서브 화소 영역(SPA) 상에는 발광 소자들(LD) 각각의 상면 일부를 덮는 제2 절연 패턴(INP2)이 배치될 수 있다.
제2 절연 패턴(INP2)이 제공된 각각의 서브 화소 영역(SPA) 상에는 제1 컨택 전극(CNE1)이 배치될 수 있다. 제1 컨택 전극(CNE1)은 제1 화소 전극(ELT1)을 커버하며 제1 화소 전극(ELT1)에 전기적으로 연결될 수 있다. 또한, 제1 컨택 전극(CNE1)은 해당 서브 화소 영역(SPA)에 배치된 적어도 하나의 발광 소자(LD)의 제1 단부(EP1)를 커버하며, 제1 단부(EP1)를 각각의 제1 화소 전극(ELT1)에 전기적으로 연결할 수 있다.
제1 컨택 전극(CNE1)이 제공된 각각의 서브 화소 영역(SPA) 상에는 제3 절연 패턴(INP3)이 배치될 수 있다. 제3 절연 패턴(INP3)은 각각의 제1 컨택 전극(CNE1)을 커버하도록 제공될 수 있다.
제3 절연 패턴(INP3)이 제공된 각각의 서브 화소 영역(SPA) 상에는 제2 컨택 전극(CNE2)이 배치될 수 있다. 각각의 제2 컨택 전극(CNE2)은 각각의 제2 화소 전극(ELT2)을 커버하며 제2 화소 전극(ELT2)에 전기적으로 연결될 수 있다. 또한, 각각의 제2 컨택 전극(CNE2)은 해당 서브 화소 영역(SPA)에 배치된 적어도 하나의 발광 소자(LD)의 제2 단부(EP2)를 커버하며, 제2 단부(EP2)를 각각의 제2 화소 전극(ELT2)에 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)이 제공된 각각의 서브 화소 영역(SPA) 상에는 보호층(PSV)이 배치될 수 있다. 실시예에 따라, 보호층(PSV)은 표시 영역(DA)에 전면적으로 형성되어, 발광 소자들(LD)과 이에 연결되는 전극들을 전면적으로 커버할 수 있다.
발광 소자들(LD)이 배치된 기판(SUB)의 일면 상에는 뱅크층(BNK) 및 컬러 필터(CFL)가 배치될 수 있다. 뱅크층(BNK)은 기판(SUB)의 일면 상에 배치된 보호층(PSV) 상에 형성될 수 있으나, 실시예에 따라 기판(SUB)의 일면 상에 직접 형성될 수 있다.
뱅크층(BNK)은 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)의 사이에 배치될 수 있다. 일 예로, 뱅크층(BNK)은 제1, 제2 및 제3 서브 화소 영역들(SPA1, SPA2, SPA3)이 접하는 경계 영역을 따라 배치될 수 있다. 뱅크층(BNK)은 인접한 서브 화소들(SPX)의 사이에서 빛샘이 발생하는 것을 방지할 수 있다.
실시예에 따라, 뱅크층(BNK)은 다양한 형상을 가질 수 있다. 예를 들어, 뱅크층(BNK)은 소정 각도 이상의 시야각을 만족할 수 있는 형상을 가질 수 있다. 일 예로, 도 5 및 도 6에 도시된 바와 같이 뱅크층(BNK)은 기판(SUB)으로부터 멀어질수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있다. 또는, 기판(SUB)으로부터 멀어지는 상부로 갈수록 폭이 좁아지는 반원 또는 반타원 등의 곡면형 단면을 가질 수도 있다. 본 발명에서, 뱅크층(BNK)의 형상 및/또는 경사도 등이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
한편, 각각의 서브 화소 영역들(SPA)은 발광 영역(EA)과 비발광 영역(NEA)을 포함할 수 있다. 발광 영역(EA)은 기판(SUB) 상에 배치된 발광 소자들(LD)을 포함하고, 발광 소자들(LD)에서 방출된 빛이 외부로 출사되는 영역일 수 있다. 비발광 영역(NEA)은 발광 소자들(LD)을 포함하지 않고, 각 서브 화소 영역들(SPA)의 경계를 따라 발광 영역들(EA)을 둘러싸는 영역일 수 있다. 즉, 비발광 영역(NEA)은 뱅크층(BNK)과 중첩되도록 구획된 영역일 수 있다.
컬러 필터(CFL)는 발광 소자들(LD) 및 뱅크층(BNK) 상에 배치될 수 있다. 컬러 필터(CFL)는 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3) 각각에 배치된 제1 내지 제3 컬러 필터 패턴들(CPR1, CPR2, CPR3)을 포함할 수 있다. 컬러 필터(CFL)는 각 서브 화소 영역들(SPA)뿐만 아니라, 각 서브 화소 영역들(SPA)에 인접한 비발광 영역(NEA)에도 더 배치될 수 있다.
컬러 필터(CFL)는 뱅크층(BNK)보다 높게 형성될 수 있다. 이 경우, 제1 내지 제3 컬러 필터 패턴들(CPR1, CPR2, CPR3)은 뱅크층(BNK) 상에서 서로 적어도 일부가 중첩될 수 있다. 예를 들어, 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2) 사이의 뱅크층(BNK) 상에는 제1 컬러 필터 패턴(CPR1)과 제2 컬러 필터 패턴(CPR2)이 중첩되어 배치될 수 있고, 제2 서브 화소(SPX2)와 제3 서브 화소(SPX3) 사이의 뱅크층(BNK) 상에는 제2 컬러 필터 패턴(CPR2)과 제3 컬러 필터 패턴(CPR3)이 중첩되어 배치될 수 있다.
각각의 컬러 필터 패턴들(CPR1, CPR2, CPR3)은 발광 소자들(LD)에서 방출되는 특정 파장의 빛 중 일부의 빛을 선택적으로 투과하고, 다른 빛은 부분적으로 흡수할 수 있다.
일 예로, 제1 컬러 필터 패턴(CPR1)은 적색 컬러 필터일 수 있다. 즉, 제1 컬러 필터 패턴(CPR1)은 적색 파장의 빛을 선택적으로 투과시키되, 적색 파장 인근의 파장 대역의 빛을 부분적으로 흡수하여 제1 서브 화소(SPX1)가 표시하는 적색 빛의 파장 스펙트럼을 더욱 샤프하게 할 수 있고 이를 통해 색 순도를 개선할 수 있다.
제2 컬러 필터 패턴(CPR2)은 녹색 컬러 필터일 수 있다. 제2 컬러 필터 패턴(CPR2)은 녹색의 빛을 선택적으로 투과시키되, 녹색 파장 인근의 파장 대역의 빛을 부분적으로 흡수하여 제2 서브 화소(SPX2)가 표시하는 녹색 빛의 파장 스펙트럼을 더욱 샤프하게 할 수 있다.
제3 컬러 필터 패턴(CPR3)은 청색 컬러 필터일 수 있다. 제3 컬러 필터 패턴(CPR3)은 청색의 빛을 선택적으로 투과시키되, 청색 파장 인근의 파장 대역의 빛을 부분적으로 흡수하여 제3 서브 화소(SPX3)가 표시하는 청색 빛의 파장 스펙트럼을 더욱 샤프하게 할 수 있다.
즉, 제1 내지 제3 컬러 필터 패턴(CPR1, CPR2, CPR3)이 각 발광 소자들(LD) 상에 배치될 경우, 표시 장치는 우수한 색 재현성을 확보할 수 있다.
도 4a에 도시된 바와 같이, 제1 내지 제3 컬러 필터 패턴(CPR1, CPR2, CPR3)은 제2 방향(DR2)을 따라 연장되어 배치되므로, 도 6에 도시된 바와 같이, 제1 컬러 필터 패턴(CPR1)은 제4 서브 화소 영역(SPA4) 상에도 배치될 수 있다. 마찬가지로, 제2 컬러 필터 패턴(CPR2)도 제5 서브 화소 영역(SPA5) 상에 배치되며, 제3 컬러 필터 패턴(CPR3)도 제6 서브 화소 영역(SPA6) 상에 배치될 수 있다.
실시예에 따라, 컬러 필터(CFL) 상에는 캡핑층(CPL)이 더 배치될 수 있다. 캡핑층(CPL)은 컬러 필터(CFL)를 전체적으로 커버하도록 배치되어 외부 불순물로부터 컬러 필터(CFL)를 보호할 수 있다.
도 7은 일 실시예에 따른 표시 장치의 외광 반사 저감 효과 및 색 재현성 향상 효과를 설명하기 위한 도면이다. 설명의 편의상, 제1 서브 화소 영역을 예시적으로 도시하여 설명하지만, 다른 서브 화소 영역들에도 동일한 설명이 적용될 수 있다.
도 7을 더 참조하면, 표시 장치 측으로 입사되는 입사광(EXL1a, EXL2a)은 제1 발광 영역(EA1) 내로 입사되는 제1 입사광(EXL1a)과 비발광 영역(NEA) 내로 입사되는 제2 입사광(EXL2a)을 포함할 수 있다. 예컨대, 제1 입사광(EXL1a) 및 제2 입사광(EXL2a)은 외부로부터 입사되는 외광으로 자연광일 수 있고, 모든 파장 대역의 광을 포함하는 백색광일 수 있다.
제1 입사광(EXL1a)은 제1 발광 영역(EA1) 내로 입사되어 제1 발광 영역(EA1) 내에 배치된 제1 발광 소자(LD1) 또는 제1 발광 소자(LD1)에 연결된 각종 배선들에 의해 반사될 수 있다. 즉, 제1 입사광(EXL1a)은 제1 발광 영역(EA1)에 배치된 다양한 구성들에 의해 반사되어 제1 반사광(EXL1b)으로서 외부로 출사될 수 있다.
제1 입사광(EXL1a)이 제1 반사광(EXL1b)으로서 외부로 출사되는 경로는 제1 컬러 필터 패턴(CPR1) 내에 형성될 수 있다. 제1 컬러 필터 패턴(CPR1)은 상술한 바와 같이, 특정 색상의 광을 선택적으로 투과하고, 그 외의 다른 광들은 부분적으로 흡수할 수 있다. 예를 들어, 제1 컬러 필터 패턴(CPR1)은 적색광을 투과하고, 적색광 외의 광들은 부분적으로 흡수할 수 있다.
제1 입사광(EXL1a)이 모든 파장 대역의 광을 포함하는 백색광인 경우, 제1 컬러 필터 패턴(CPR1)은 백색광을 구성하는 다양한 광 중 적색광을 제외한 다른 광들은 부분적으로 흡수할 수 있다. 즉, 제1 반사광(EXL1b)의 광량은 제1 입사광(EXL1a)의 광량에 비해 감소될 수 있다.
제2 입사광(EXL2a)은 비발광 영역(NEA) 내로 입사되고, 비발광 영역(NEA) 내에 배치된 뱅크층(BNK)에 의해 적어도 일부가 반사될 수 있다. 반사된 제2 입사광(EXL2a)은 제2 반사광(EXL2b)으로서 외부로 출사될 수 있다.
제2 입사광(EXL2a)이 제2 반사광(EXL2b)으로서 외부로 출사되는 경로는 제1 컬러 필터 패턴(CPR1) 및 제2 컬러 필터 패턴(CPR2) 내에 형성될 수 있다. 제1 컬러 필터 패턴(CPR1) 및 제2 컬러 필터 패턴(CPR2)은 상술한 바와 같이, 특정 색상의 광을 선택적으로 투과하고, 그 외의 다른 광들은 부분적으로 흡수할 수 있다. 예를 들어, 제1 컬러 필터 패턴(CPR1)은 적색광을 투과하고, 제2 컬러 필터 패턴(CPR2)은 녹색광을 투과하며, 이 외의 광들은 부분적으로 흡수할 수 있다.
제2 입사광(EXL2a)이 모든 파장 대역의 광을 포함하는 백색광인 경우, 제1 컬러 필터 패턴(CPR1)은 백색광을 구성하는 다양한 광 중 적색광을 제외한 다른 광들은 부분적으로 흡수할 수 있다. 또한, 제2 컬러 필터 패턴(CPR2)은 백색광을 구성하는 다양한 광 중 녹색광을 제외한 다른 광들은 부분적으로 흡수할 수 있다. 즉, 제2 반사광(EXL2b)의 광량은 제2 입사광(EXL2a)의 광량에 비해 감소될 수 있다. 비발광 영역(NEA)은 제1 발광 영역(EA1)과 달리 제2 컬러 필터 패턴(CPR2)을 더 포함하므로, 더욱 다양한 색의 광들을 흡수할 수 있다.
상술한 바와 같이, 제1 발광 영역(EA1) 및 비발광 영역(NEA) 상에 배치된 제1 컬러 필터 패턴(CPR1)은 외부로부터 입사되는 입사광(EXL1a, ELX2a)의 적어도 일부를 흡수하여 외부로 출사되는 출사광(EXL1b, EXL2b)의 광량을 감소시킬 수 있다. 즉, 제1 컬러 필터 패턴(CPR1)은 표시 장치의 외광 반사율을 감소시켜 선명한 영상을 표시할 수 있고, 표시 장치의 화질 특성을 개선할 수 있다.
제1 컬러 필터 패턴(CPR1)과 중첩하여 비발광 영역(NEA) 상에 배치된 제2 컬러 필터 패턴(CPR2)은 외부로부터 입사되는 제2 입사광(EXL2a)의 적어도 일부를 흡수하여 외부로 출사되는 제2 출사광(EXL2b)의 광량을 더욱 감소시킬 수 있다. 즉, 표시 장치의 외광 반사율 감소 효과를 향상시킬 수 있다.
한편, 제1 발광 소자(LD1)로부터 방출된 제1 방출광(LO)은 제1 컬러 필터 패턴(CPR1)을 거쳐 외부로 출사될 수 있다. 제1 발광 소자(LD1)는 적색의 광을 방출하는 적색 발광 소자이고, 제1 방출광(LO)은 적색광일 수 있다.
발광 소자의 특성상, 표시 장치가 표시하는 계조에 따라 제1 발광 소자(LD1)가 방출하는 방출광(LO)의 파장에 차이가 발생할 수 있다. 예컨대, 낮은 계조에서 제1 발광 소자(LD1)가 방출하는 방출광(LO)의 파장과 높은 계조에서 제1 발광 소자(LD1)가 방출하는 방출광(LO)의 파장은 적어도 일부분이 상이할 수 있다.
제1 컬러 필터 패턴(CPR1)은 제1 발광 소자(LD1) 상에 배치되어, 특정 파장 대역의 광을 투과하고, 그 외의 파장 대역의 광은 흡수할 수 있다. 즉, 계조에 따라 제1 발광 소자(LD1)가 방출하는 방출광(LO)의 파장(또는 색상)이 달라지더라도 외부로 출사되는 출사광의 파장(또는 색상)을 균일하게 조절하여 색 재현성을 향상시킬 수 있다.
상술한 실시예에 의하면, 발광 소자들(LD)이 배치된 기판(SUB)의 일면 상에 직접 컬러 필터(CFL)를 형성함으로써 선명한 색상을 표현하고, 외광에 의한 반사를 저감할 수 있다.
이하, 표시 장치의 다른 실시예들에 대해 설명한다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 8은 다른 실시예에 따른 표시 장치의 단면도이다. 도 9는 또 다른 실시예에 따른 표시 장치의 단면도이다. 구체적으로. 도 8의 실시예는 도 5의 실시예와 비교하여 컬러 필터(CFL)가 산란 입자들(SCT)을 더 포함하는 점에서 차이가 있다. 또한, 도 9의 실시예는 도 5의 실시예와 비교하여 컬러 필터(CFL)가 아닌 광 변조 패턴(CFL')이 배치되는 점에서 차이가 있다.
도 8을 참조하면, 컬러 필터 패턴들(CPR1, CPR2, CPR3) 중 적어도 어느 하나는 산란 입자들(SCT)을 포함할 수 있다. 일 예로, 각각의 컬러 필터 패턴들(CPR1, CPR2, CPR3)의 내부에 분산된 산란 입자들(SCT)을 포함할 수 있다. 산란 입자들(SCT)은 예컨대, 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica)중 적어도 하나를 포함할 수 있으나, 산란 입자들(SCT)의 구성 물질이 특별히 한정되지는 않으며, 현재 공지된 다양한 물질로 구성될 수 있다.
발광 소자들(LD)에서 방출된 광들은 컬러 필터(CF) 내의 산란 입자들(SCT)에 의해 전 방향으로 방출될 수 있다. 이에 따라, 표시 장치의 시야각이 향상될 수 있다.
도 9를 참조하면, 화소 회로층(PCL) 상에는 제3 발광 소자들(LD3)이 배치될 수 있다. 제3 발광 소자들(LD3)은 청색의 광을 방출하는 청색 발광 소자일 수 있다.
발광 소자들(LD) 상에는 광 변조 패턴(CFL')이 배치될 수 있다. 광 변조 패턴(CFL')은 제1 서브 화소 영역(SPA1)에 배치된 제1 파장 변환 패턴(CPR1'), 제2 서브 화소 영역(SPA2)에 배치된 제2 파장 변환 패턴(CPR2'), 및 제3 서브 화소 영역(SPA3)에 배치된 광 투과 패턴(CPR3')을 포함할 수 있다.
제1 파장 변환 패턴(CPR1')은 수지층(RS) 및 수지층(RS) 내에 분산된 제1 파장 변환 입자들(WC1)을 포함할 수 있다. 일 예로, 제1 파장 변환 입자들(WC1)은 제1 서브 화소 영역(SPA1) 내에 배치된 제3 발광 소자들(LD3)로부터 방출된 청색광을 적색광으로 변환할 수 있다.
제2 파장 변환 패턴(CPR2')은 수지층(RS) 및 수지층(RS) 내에 분산된 제2 파장 변환 입자들(WC2)을 포함할 수 있다. 일 예로, 제2 파장 변환 입자들(WC2)은 제2 서브 화소 영역(SPA2) 내에 배치된 제3 발광 소자들(LD3)로부터 방출된 청색광을 녹색광으로 변환할 수 있다.
제1 파장 변환 입자(WC1) 및 제2 파장 변환 입자(WC2)는 퀀텀 닷(Quantum dot)을 비롯한 형광체 입자들일 수 있다. 일 실시예로, 제1 파장 변환 입자(WC1) 및 제2 파장 변환 입자(WC2)가 퀀텀 닷을 포함하는 경우, 제1 및 제2 파장 변환 입자(WC1, WC2) 각각은 Ⅱ-Ⅳ족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
이러한 제1 및 제2 파장 변환 입자(WC1, WC2)는 약 45nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 제1 및 제2 파장 변환 입자(WC1, WC2)를 통해 발광되는 광은 전 방향으로 방출될 수 있다. 이에 따라, 발광 표시 장치의 시야각이 향상될 수 있다.
광 투과 패턴(CPR3')은 수지층(RS) 및 수지층(RS) 내에 분산된 산란 입자들(SCT)을 포함할 수 있다. 산란 입자들(SCT)은 제3 서브 화소 영역(SPA3) 내에 배치된 제3 발광 소자들(LD3)로부터 방출된 청색광을 산란시킬 수 있다. 산란 입자들(SCT)에 의해 산란된 청색광은 외부로 출사될 수 있다. 산란 입자들(SCT)은 도 8에서 설명한 산란 입자들과 동일하거나 유사한 바, 구체적인 설명은 생략한다.
광 변조 패턴(CFL')의 제1 파장 변환 패턴(CPR1'), 제2 파장 변환 패턴(CPR2'), 및 광 투과 패턴(CPR3')은 각 서브 화소 영역들(SPA)의 경계에 배치된 뱅크층(BNK) 상에서 서로 중첩될 수 있다.
비발광 영역(NEA)에 입사된 외광은 뱅크층(BNK)에 의해 적어도 일부가 반사될 수 있으나, 뱅크층(BNK) 상에 배치된 광 변조 패턴들(CFL')에 의해 적어도 일부가 흡수될 수 있다. 즉, 표시 장치의 외광 반사율이 감소될 수 있다.
도 10은 또 다른 실시예에 따른 표시 장치의 평면도이다. 도 11은 도 10의 Ⅲ-Ⅲ' 선을 따라 자른 화소의 단면도이다. 도 12는 도 10의 Ⅳ-Ⅳ' 선을 따라 자른 화소의 단면도이다.
도 10 내지 도 12의 실시예는 도 4a, 도 5, 및 도 6의 실시예와 달리 제1 내지 제3 컬러 필터 패턴들(CPR1a, CPR2a, CPR3a)이 비발광 영역(NEA)에서 모두 중첩되는 점에서 차이가 있다.
도 10 내지 도 12를 참조하면, 각 서브 화소 영역들(SPA) 상에는 컬러 필터(CFLa)가 배치될 수 있다. 컬러 필터(CFLa)는 제1 서브 화소 영역(SPA1), 제4 서브 화소 영역(SPA4) 및 비발광 영역(NEA) 상에 배치된 제1 컬러 필터 패턴(CPR1a), 제2 서브 화소 영역(SPA2), 제5 서브 화소 영역(SPA5) 및 비발광 영역(NEA) 상에 배치된 제2 컬러 필터 패턴(CPR2a), 및 제3 서브 화소 영역(SPA3), 제6 서브 화소 영역(SPA6) 및 비발광 영역(NEA) 상에 배치된 제3 컬러 필터 패턴(CPR3a)을 포함할 수 있다.
즉, 제1 내지 제3 컬러 필터 패턴(CPR1a, CPR2a, CPR3a)은 비발광 영역(NEA)에서 서로 중첩될 수 있다.
예컨대, 도 11에 도시된 바와 같이, 제1 서브 화소 영역(SPA1)과 제2 서브 화소 영역(SPA2) 사이의 비발광 영역(NEA)에는 제1 컬러 필터 패턴(CPR1a), 제2 컬러 필터 패턴(CPR2a) 및 제3 컬러 필터 패턴(CPR3a)이 배치될 수 있다. 제2 서브 화소 영역(SPA2)과 제3 서브 화소 영역(SPA3) 사이의 비발광 영역(NEA)에는 제1 컬러 필터 패턴(CPR1a), 제2 컬러 필터 패턴(CPR2a) 및 제3 컬러 필터 패턴(CPR3a)이 배치될 수 있다.
또한, 도 12에 도시된 바와 같이, 제1 서브 화소 영역(SPA1)과 제4 서브 화소 영역(SPA4) 사이의 비발광 영역(NEA)에도 제1 컬러 필터 패턴(CPR1a), 제2 컬러 필터 패턴(CPR2a), 및 제3 컬러 필터 패턴(CPR3a)이 배치될 수 있다.
도 10 내지 도 12의 실시예는 도 4a 내지 도 6의 실시예와 달리 비발광 영역(NEA)에 제1 내지 제3 컬러 필터 패턴들(CPR1a, CPR2a, CPR3a)이 모두 배치되므로, 제1 내지 제3 컬러 필터 패턴들(CPR1, CPR2, CPR3) 중 두 개의 컬러 필터 패턴이 중첩되는 경우보다 더욱 효과적으로 외광을 흡수할 수 있고, 반사광을 저감할 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 평면도이다. 도 14는 도 13의 Ⅵ-Ⅵ' 선을 따라 자른 화소의 단면도이다.
도 13 및 도 14의 실시예는 도 4a 내지 도 6의 실시예와 달리 모자이크 타입의 화소 배열 구조를 포함하는 점에서 차이가 있다.
도 13의 Ⅴ-Ⅴ' 선을 따라 자른 단면도는 도 5의 단면도와 실질적으로 동일할 수 있는 바, 구체적인 설명은 생략하고, 도 13의 Ⅵ-Ⅵ' 선을 따라 자른 단면도인 도 14를 위주로 설명한다.
도 13 및 도 14를 참조하면, 각 서브 화소 영역(SPA)에는 발광 소자들(LD)이 배치될 수 있다. 제1 화소 영역(PA1)의 제1 내지 제3 서브 화소 영역(SPA1, SPA2, SPA3)에는 서로 다른 발광 소자들이 배치될 수 있다. 예를 들어, 제1 화소 영역(PA1)에 있어서, 제1 서브 화소 영역(SPA1)에는 제1 발광 소자(LD1)가 배치되고, 제2 서브 화소 영역(SPA2)에는 제2 발광 소자(LD2)가 배치되며, 제3 서브 화소 영역(SPA3)에는 제3 발광 소자(LD3)가 배치될 수 있다.
제2 화소 영역(PA2)의 제4 내지 제6 서브 화소 영역(SPA4, SPA5, SPA6)에는 제1 화소 영역(PA1)과 동일한 발광 소자들(LD1, LD2, LD3)이 배치될 수 있다. 다만, 상술한 실시예들과 달리 제2 화소 영역(PA2)에서 발광 소자들(LD)의 배치 순서는 제1 화소 영역(PA1)과 상이할 수 있다.
일 예로, 제4 서브 화소 영역(SPA4)에는 제3 발광 소자(LD3)가 배치되고, 제5 서브 화소 영역(SPA5)에는 제1 발광 소자(LD1)가 배치되며, 제6 서브 화소 영역(SPA6)에는 제2 발광 소자(LD2)가 배치될 수 있다.
각 서브 화소 영역들(SPA) 상에는 컬러 필터(CFLb)가 배치될 수 있다. 본 실시예에서 컬러 필터(CFLb)는 제2 방향(DR2)을 따라 연장되어 배치되지 않고, 각 서브 화소 영역(SPA) 마다 개별적으로 배치될 수 있다.
일 예로, 컬러 필터(CFLb)는 제1 서브 화소 영역(SPA1) 및 제5 서브 화소 영역(SPA5) 상에 배치된 제1 컬러 필터 패턴(CPR1b), 제2 서브 화소 영역(SPA2) 및 제6 서브 화소 영역(SPA6) 상에 배치된 제2 컬러 필터 패턴(CPR2b), 및 제3 서브 화소 영역(SPA3) 및 제4 서브 화소 영역(SPA4) 상에 배치된 제3 컬러 필터 패턴(CPR3b)을 포함할 수 있다.
도 14에 도시된 바와 같이, 제2 방향(DR2)을 따라 위치한 제1 서브 화소 영역(SPA1)과 제4 서브 화소 영역(SPA4)에는 서로 상이한 컬러 필터 패턴들(CPR1b, CPR3b)이 배치될 수 있다. 제1 컬러 필터 패턴(CPR1b)은 제1 서브 화소 영역(SPA1), 및 제1 서브 화소 영역(SPA1)과 제4 서브 화소 영역(SPA4) 사이의 비발광 영역(NEA)에 배치될 수 있다. 제3 컬러 필터 패턴(CPR3b)은 제4 서브 화소 영역(SPA4), 및 제1 서브 화소 영역(SPA1)과 제4 서브 화소 영역(SPA4) 사이의 비발광 영역(NEA)에 배치될 수 있다. 즉, 제1 서브 화소 영역(SPA1)과 제4 서브 화소 영역(SPA4) 사이의 비발광 영역(NEA)에는 제1 컬러 필터 패턴(CPR1b)과 제3 컬러 필터 패턴(CPR3b)이 중첩될 수 있다. 다시 말해, 제1 발광 소자들(LD1)과 제3 발광 소자들(LD3) 사이에 배치된 뱅크층(BNK) 상에는 제1 컬러 필터 패턴(CPR1b)과 제3 컬러 필터 패턴(CPR3b)이 모두 배치될 수 있다.
본 실시예에 따른 표시 장치는 제2 방향(DR2)을 따라 배열된 제1 화소 영역(PA1)과 제2 화소 영역(PA2) 사이의 비발광 영역(NEA)에도 제1 내지 제3 컬러 필터 패턴들(CPR1b, CPR2b, CPR3b)이 중첩되는 부분을 포함하므로, 도 4a 내지 도 6의 실시예에 따른 표시 장치보다 더욱 효과적으로 외광의 반사율을 저감할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
PX1: 제1 화소 PX2: 제2 화소
PA1: 제1 화소 영역 PA2: 제2 화소 영역
SPX: 서브 화소 SPA: 서브 화소 영역
SUB: 기판 LD: 발광 소자
LD1: 제1 발광 소자 LD2: 제2 발광 소자
LD3: 제3 발광 소자 BNK: 뱅크층
CFL: 컬러 필터 CPR1: 제1 컬러 필터 패턴
CPR2: 제2 컬러 필터 패턴 CPR3: 제3 컬러 필터 패턴
EA: 발광 영역 NEA: 비발광 영역
SCT: 산란 입자

Claims (20)

  1. 기판;
    상기 기판의 제1 서브 화소 영역에 배치된 제1 발광 소자를 포함하는 제1 서브 화소;
    상기 기판의 상기 제1 서브 화소 영역의 제1 방향에 위치한 제2 서브 화소 영역에 배치된 제2 발광 소자를 포함하는 제2 서브 화소;
    상기 제1 서브 화소 및 상기 제2 서브 화소 사이에 배치된 뱅크층;
    상기 제1 서브 화소 및 상기 뱅크층 상에 배치된 제1 컬러 필터 패턴; 및
    상기 제2 서브 화소 및 상기 뱅크층 상에 배치된 제2 컬러 필터 패턴을 포함하되,
    상기 제1 발광 소자는 제1 색의 광을 방출하고,
    상기 제2 발광 소자는 상기 제1 색과 상이한 제2 색의 광을 방출하며,
    상기 제1 컬러 필터 패턴 및 상기 제2 컬러 필터 패턴은 상기 뱅크층 상에서 서로 적어도 일부가 중첩하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 서브 화소 영역에 인접한 제3 서브 화소 영역에 배치된 제3 발광 소자를 포함하는 제3 서브 화소,
    상기 제2 서브 화소 및 상기 제3 서브 화소 사이에 배치되는 상기 뱅크층, 및
    상기 제3 서브 화소 및 상기 뱅크층 상에 배치되는 제3 컬러 필터 패턴을 더 포함하되,
    상기 제3 발광 소자는 상기 제1 색 및 상기 제2 색과 상이한 제3 색의 광을 방출하고,
    상기 제3 컬러 필터 패턴은 상기 제1 컬러 필터 패턴 및 상기 제2 컬러 필터 패턴과 상이한 컬러 필터이며,
    상기 제2 컬러 필터 패턴 및 상기 제3 컬러 필터 패턴은 상기 뱅크층 상에서 서로 적어도 일부가 중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 서브 화소 및 상기 제2 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제3 컬러 필터 패턴이 더 배치되는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 서브 화소 및 상기 제3 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제1 컬러 필터 패턴이 더 배치되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제3 서브 화소 및 상기 제1 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제2 컬러 필터 패턴이 더 배치되는 표시 장치.
  6. 제2 항에 있어서,
    평면상 상기 제1 서브 화소 영역의 상기 제1 방향에 수직인 제2 방향에 제4 서브 화소 영역이 위치하고,
    상기 제4 서브 화소 영역에 배치된 제4 발광 소자를 포함하는 제4 서브 화소,
    상기 제1 서브 화소 및 상기 제4 서브 화소 사이에 배치된 상기 뱅크층,
    상기 제4 서브 화소 및 상기 뱅크층 상에 배치된 제4 컬러 필터 패턴을 더 포함하되,
    상기 제4 발광 소자는 상기 제1 색, 상기 제2 색, 및 상기 제3 색 중 어느 하나의 색의 광을 방출하고,
    상기 제4 컬러 필터 패턴은 상기 제1 컬러 필터 패턴, 상기 제2 컬러 필터 패턴, 및 상기 제3 컬러 필터 패턴 중 어느 하나와 동일한 컬러 필터인 표시 장치.
  7. 제6 항에 있어서,
    상기 제4 발광 소자는 상기 제1 발광 소자와 동일한 색의 광을 방출하고, 상기 제4 컬러 필터 패턴은 상기 제1 컬러 필터 패턴과 동일한 컬러 필터이며,
    상기 제1 컬러 필터 패턴 및 상기 제4 컬러 필터 패턴은 하나의 컬러 필터로서, 상기 제1 서브 화소 영역 및 상기 제4 서브 화소 영역에 연속적으로 배치되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 서브 화소 및 상기 제4 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제2 컬러 필터 패턴 및 상기 제3 컬러 필터 패턴 중 적어도 어느 하나가 더 배치되는 표시 장치.
  9. 제6 항에 있어서,
    상기 제4 발광 소자는 상기 제2 발광 소자 및 제3 발광 소자 중 어느 하나와 동일한 색의 광을 방출하고,
    상기 제4 컬러 필터 패턴은 상기 제2 컬러 필터 패턴 및 상기 제3 컬러 필터 패턴 중 어느 하나와 동일한 컬러 필터인 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 서브 화소 및 상기 제4 서브 화소 사이에 배치된 상기 뱅크층 상에 상기 제1 컬러 필터 패턴, 상기 제2 컬러 필터 패턴, 및 상기 제3 컬러 필터 패턴이 배치되는 표시 장치.
  11. 제2 항에 있어서,
    상기 제1 컬러 필터 패턴, 상기 제2 컬러 필터 패턴, 및 상기 제3 컬러 필터 패턴은 내부에 분산된 산란 입자를 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 산란 입자는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica)중 적어도 하나를 포함하는 표시 장치.
  13. 제2 항에 있어서,
    상기 제1 색은 적색이고, 상기 제2 색은 녹색이며, 상기 제3 색은 청색인 표시 장치.
  14. 제1 항에 있어서,
    상기 제1 컬러 필터 패턴 및 상기 제2 컬러 필터 패턴의 높이는 상기 뱅크층의 높이보다 높은 표시 장치.
  15. 제1 항에 있어서,
    상기 제1 컬러 필터 패턴 및 상기 제2 컬러 필터 패턴을 커버하도록 배치된 캡핑층을 더 포함하는 표시 장치.
  16. 제1 항에 있어서,
    상기 제1 발광 소자 및 상기 제2 발광 소자는 마이크로 스케일 또는 나노 스케일의 크기를 가진 발광 다이오드이고,
    상기 제1 발광 소자 및 상기 제2 발광 소자 각각은, 제1 도전성 도펀트가 도핑된 제1 반도체층, 제2 도전성 도펀트가 도핑된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 제공된 활성층을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 발광 소자 및 상기 제2 발광 소자의 제1 단부에는 상기 제1 반도체층이 배치되고, 상기 제1 발광 소자 및 상기 제2 발광 소자의 제2 단부에는 상기 제2 반도체층이 배치되며,
    상기 제1 반도체층은 n형 반도체층을 포함하고, 상기 제2 반도체층은 p형 반도체층을 포함하며, 상기 제1 반도체층의 길이는 상기 제2 반도체층의 길이보다 긴 표시 장치.
  18. 제17 항에 있어서,
    상기 기판 상에 제공되고, 상기 제1 방향을 따라 상호 이격된 제1 전극 및 제2 전극을 더 포함하고, 상기 제1 전극은 상기 제1 단부에 전기적으로 연결되고, 상기 제2 전극은 상기 제2 단부에 전기적으로 연결되는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 서브 화소 영역 내에 상기 제1 발광 소자의 상기 제1 단부에 인접하여 형성된 제1 격벽, 및 상기 제1 발광 소자의 상기 제2 단부에 인접하여 형성된 제2 격벽을 포함하되,
    상기 제1 격벽은 상기 기판 및 상기 제1 전극 사이에 배치되고, 상기 제2 격벽은 상기 기판 및 상기 제2 전극 사이에 배치되는 표시 장치.
  20. 제19 항에 있어서,
    상기 기판 상에 제공되고 상기 제1 발광 소자, 상기 제1 전극, 및 상기 제2 전극을 덮는 보호층이 더 배치되고, 상기 뱅크층은 상기 보호층 상에 배치되는 표시 장치.
KR1020190081533A 2019-07-05 2019-07-05 표시 장치 KR20210005453A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190081533A KR20210005453A (ko) 2019-07-05 2019-07-05 표시 장치
PCT/KR2020/008410 WO2021006509A1 (ko) 2019-07-05 2020-06-26 표시 장치
CN202080049361.9A CN114080687A (zh) 2019-07-05 2020-06-26 显示装置
US17/624,673 US20220278173A1 (en) 2019-07-05 2020-06-26 Display device
EP20836155.0A EP3996136A4 (en) 2019-07-05 2020-06-26 DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190081533A KR20210005453A (ko) 2019-07-05 2019-07-05 표시 장치

Publications (1)

Publication Number Publication Date
KR20210005453A true KR20210005453A (ko) 2021-01-14

Family

ID=74114582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190081533A KR20210005453A (ko) 2019-07-05 2019-07-05 표시 장치

Country Status (5)

Country Link
US (1) US20220278173A1 (ko)
EP (1) EP3996136A4 (ko)
KR (1) KR20210005453A (ko)
CN (1) CN114080687A (ko)
WO (1) WO2021006509A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022177277A1 (ko) * 2021-02-18 2022-08-25 삼성디스플레이 주식회사 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064014A (ko) * 2020-11-11 2022-05-18 엘지디스플레이 주식회사 발광 소자 및 터치 전극을 포함하는 디스플레이 장치
JP7381903B2 (ja) * 2021-03-31 2023-11-16 日亜化学工業株式会社 発光装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010266634A (ja) * 2009-05-14 2010-11-25 Seiko Epson Corp カラーフィルタの製造方法、カラーフィルタ及びこれを備える表示装置
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
KR102419033B1 (ko) * 2015-12-28 2022-07-08 엘지디스플레이 주식회사 유기발광 디스플레이 패널 및 이를 포함하는 유기발광 디스플레이 장치
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
WO2017217703A1 (en) * 2016-06-13 2017-12-21 Seoul Semiconductor Co., Ltd Display apparatus and manufacturing method thereof
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
JP6595444B2 (ja) * 2016-08-31 2019-10-23 エルジー ディスプレイ カンパニー リミテッド 表示装置
KR101853390B1 (ko) * 2016-08-31 2018-06-04 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR20220002798A (ko) * 2020-06-30 2022-01-07 삼성디스플레이 주식회사 표시 장치
CN114641808B (zh) * 2020-09-24 2024-04-12 京东方科技集团股份有限公司 纹路识别模组、其制作方法及显示装置
KR20220065925A (ko) * 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시 패널 및 전자 장치
KR20230017383A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치
CN113782576A (zh) * 2021-09-10 2021-12-10 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端
KR20230123565A (ko) * 2022-02-16 2023-08-24 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022177277A1 (ko) * 2021-02-18 2022-08-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3996136A1 (en) 2022-05-11
US20220278173A1 (en) 2022-09-01
CN114080687A (zh) 2022-02-22
EP3996136A4 (en) 2023-08-02
WO2021006509A1 (ko) 2021-01-14

Similar Documents

Publication Publication Date Title
KR102524569B1 (ko) 표시 장치 및 그의 제조 방법
KR102587215B1 (ko) 발광 장치 및 이를 구비한 표시 장치
KR102541260B1 (ko) 표시 장치 및 그의 제조 방법
EP3913678A1 (en) Light-emitting device and display device comprising same
KR102656286B1 (ko) 표시 장치
EP3996136A1 (en) Display device
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
KR20220087668A (ko) 표시 장치 및 그의 제조 방법
KR102684757B1 (ko) 표시 장치
US11785824B2 (en) Display device and manufacturing method thereof
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
US20240186474A1 (en) Display device
KR20230168246A (ko) 표시 장치
CN111354742B (zh) 显示装置
US20230223497A1 (en) Display device
US20240297285A1 (en) Display device and method of manufacturing the same
KR20230174308A (ko) 표시 장치
KR20230143263A (ko) 표시 장치
US20230317767A1 (en) Display device
KR20230168241A (ko) 발광 소자 및 표시 장치
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20240000036A (ko) 표시 장치
KR20240100593A (ko) 표시 장치
KR20240117681A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal