KR20200145977A - 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법 - Google Patents

플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20200145977A
KR20200145977A KR1020190074372A KR20190074372A KR20200145977A KR 20200145977 A KR20200145977 A KR 20200145977A KR 1020190074372 A KR1020190074372 A KR 1020190074372A KR 20190074372 A KR20190074372 A KR 20190074372A KR 20200145977 A KR20200145977 A KR 20200145977A
Authority
KR
South Korea
Prior art keywords
wafer
process gas
area
etching
exhaust
Prior art date
Application number
KR1020190074372A
Other languages
English (en)
Inventor
이준성
김수홍
신영원
조형철
이재형
정현재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190074372A priority Critical patent/KR20200145977A/ko
Priority to US16/798,575 priority patent/US11776858B2/en
Publication of KR20200145977A publication Critical patent/KR20200145977A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

본 발명의 일 실시예는, 측벽에 의해 정의되는 내부 공간을 가지며 공정 가스에 플라즈마를 발생시켜 웨이퍼를 식각하는 식각 공정이 수행되는 공정 챔버, 상기 내부 공간의 상부에 배치되는 상부 전극, 상기 상부 전극의 하부에 배치되며 상기 웨이퍼가 안착되는 영역을 갖는 하부 전극, 상기 하부 전극의 둘레에 배치되며 상기 공정 가스가 배기되는 복수의 개구부를 갖는 배기판(gas exhaust plate)을 포함하는 플라즈마 처리장치에서, 상기 식각 공정을 거친 상기 웨이퍼의 식각량을 측정하여 식각량 매핑 데이터를 준비하는 단계; 상기 식각량 매핑 데이터에 기초하여, 상기 웨이퍼의 식각량이 기준값을 벗어나는 오차 영역을 결정하는 단계; 상기 복수의 개구부 중 상기 오차 영역과 인접한 영역에 배치된 적어도 하나의 개구부의 상부 단면적의 크기 및 상기 배기판이 상기 측벽과 접속하는 영역의 면적 중 적어도 하나를 조절하여 상기 웨이퍼에 인가되는 전기장의 분포를 보정하는 단계; 및 상기 적어도 하나의 개구부의 하부 단면적의 크기를 조절하여, 상기 전기장의 분포를 보정하는 단계를 통해 변화된 공정 가스의 배기 분포를 보정하는 단계;를 포함하는 반도체 소자 제조 방법을 제공한다.

Description

플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법{PLASMA APPARATUS AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법에 관한 것이다.
일반적으로 반도체 소자는 박막의 증착 공정 및, 건식 또는 습식 식각 공정을 포함하는 다수의 단위공정을 통해 제조되고 있다. 이 중 건식 식각 공정은 주로 전기장에 의해 플라즈마 반응이 유도되는 챔버 내에서 수행된다. 반도체 소자의 미세화 및 고집적화에 따라, 불균일한 건식 식각 공정이 반도체 소자의 특성에 미치는 영향이 증대되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 플라즈마 처리 공정에서 처리되는 웨이퍼 상의 식각 불균형을 감소시킬 수 있는 플라즈마 처리장치 및 반도체 소자 제조 방법을 제공하는 것이다.
본 발명의 일 실시예는, 측벽에 의해 정의되는 내부 공간을 가지며 공정 가스에 플라즈마를 발생시켜 웨이퍼를 식각하는 식각 공정이 수행되는 공정 챔버, 상기 내부 공간의 상부에 배치되는 상부 전극, 상기 상부 전극의 하부에 배치되며 상기 웨이퍼가 안착되는 영역을 갖는 하부 전극, 상기 하부 전극의 둘레에 배치되며 상기 공정 가스가 배기되는 복수의 개구부를 갖는 배기판(gas exhaust plate)을 포함하는 플라즈마 처리장치에서, 상기 식각 공정을 거친 상기 웨이퍼의 식각량을 측정하여 식각량 매핑 데이터를 준비하는 단계; 상기 식각량 매핑 데이터에 기초하여, 상기 웨이퍼의 식각량이 기준값을 벗어나는 오차 영역을 결정하는 단계; 상기 복수의 개구부 중 상기 오차 영역과 인접한 영역에 배치된 적어도 하나의 개구부의 상부 단면적의 크기 및 상기 배기판이 상기 측벽과 접속하는 영역의 면적 중 적어도 하나를 조절하여 상기 웨이퍼에 인가되는 전기장의 분포를 보정하는 단계; 및 상기 적어도 하나의 개구부의 하부 단면적의 크기를 조절하여, 상기 전기장의 분포를 보정하는 단계를 통해 변화된 공정 가스의 배기 분포를 보정하는 단계;를 포함하는 반도체 소자 제조 방법을 제공한다.
본 발명의 일 실시예는, 측벽에 의해 정의되는 내부 공간을 가지며 상기 내부 공간에 공급된 공정 가스에 플라즈마를 발생시켜 웨이퍼를 식각하는 공정이 수행되는 공정 챔버; 상기 내부 공간의 상부에 배치되는 상부 전극; 상기 상부 전극의 하부에 배치되며 상기 웨이퍼가 안착되는 영역을 갖는 하부 전극; 상기 측벽과 상기 하부 전극 사이에 배치되어 상기 공정 가스가 배기되는 배기로; 및 상기 하부 전극의 둘레에, 상기 공정 가스의 흐름을 제한하도록 둘레 중 적어도 일 영역이 상기 측벽과 선택적으로 접하도록 배치되며, 상기 공정 가스가 배기되는 복수의 개구부를 갖는 배기판(gas exhaust plate)을 포함하는 플라즈마 처리장치를 제공한다.
본 발명의 기술적 사상에 따른 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법은 플라즈마 처리 공정에서 처리되는 웨이퍼 상의 식각 불균형을 감소시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 처리장치의 측면도이다.
도 2는 도 1의 I방향에서 웨이퍼를 제거하고 바라본 플라즈마 처리장치의 평면도이다.
도 3(a)는 도 1의 개구부의 단면도이다.
도 3(b) 및 도 3(c)는 도 3(a)의 개구부의 변형예이다.
도 4는 본 발명의 일 실시예에 따른 플라즈마 처리장치의 평면도이다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 플라즈마 처리장치를 이용한 반도체 소자 제조 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 플라즈마 처리장치의 측면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 처리장치(1)의 측면도이다.
도 2는 도 1의 I방향에서 웨이퍼를 제거하고 바라본 플라즈마 처리장치의 평면도이고, 도 3(a)는 도 1의 개구부의 단면도이다. 도 3(b) 및 도 3(c)는 도 3(a)의 개구부의 변형예이다.
도 1을 참조하면, 플라즈마 처리 장치(1)는, 측벽에 의해 형성된 반응 공간을 가지는 공정 챔버(chamber, 10), 공정 챔버(10)의 내의 상부에 배치되는 상부 전극(40) 및 상부 전극(40)과 대향하여 공정 챔버(10)의 하부에 배치되고 웨이퍼(W1)를 지지하는 하부 전극(20), 공정 챔버의 측벽(11)과 하부 전극(20)의 사이에 형성되는 배기로(90) 및 배기로(90)에 배치되는 배기판(exhaust plate, 30)을 포함할 수 있다. 웨이퍼(W1)는 식각층을 포함하는 반도체 기판일 수 있으며, 플라즈마 처리장치(1)는 반도체 기판 상의 식각층을 식각하기 위한 장치일 수 있다.
공정 챔버(10)는 측벽(11)에 의해 정의되는 내부 공간(12)을 형성할 수 있다. 내부 공간(12)은 공급된 공정 가스에 플라즈마(P)를 발생시켜 피처리 대상인 웨이퍼(W1)를 처리하는 플라즈마 처리 공정을 수행하는 데에 사용될 수 있다. 측벽(11)은 내마모성 및 내부식성이 우수한 재질로 이루어질 수 있다. 공정 챔버(10)는 플라즈마 처리 공정, 예를 들어, 식각 공정에서 내부 공간(12)을 밀폐상태 또는 진공상태로 유지시킬 수 있다.
도 1 및 도 2를 참조하면, 하부 전극(20)은 웨이퍼(W1)를 지지할 수 있다. 예를 들어, 하부 전극(20)은 정전 척(electrostatic chuck)일 수 있다. 즉, 웨이퍼(W1)는 하부 전극(20) 상부에 형성되는 정전기력에 의하여 하부 전극(20) 상에 안착될 수 있다. 하부 전극(20)은 웨이퍼(W1)와 유사한 형상일 수 있으며, 예를 들어, 하부 전극(20)의 상면은 웨이퍼와 공통의 중심인 동심축(CL)을 가지는 원형으로 형성될 수 있다.
상부 전극(40)은 하부 전극(20)과 마주보도록 공정 챔버(10) 내의 상부에 배치될 수 있다. 상부 전극(40)은 공정 챔버(10)의 내부로 공정 가스를 분배해주는 샤워헤드일 수 있다. 샤워헤드는 웨이퍼(W1)의 표면에 공정 가스를 분사할 수 있다.
하부 전극(20) 상에는 식각 테스트를 위한 웨이퍼(W1)가 안착될 수 있으며, 하부 전극(20)의 둘레에는 공정 가스가 배기되는 배기로(90)가 일정한 폭을 가지도록 형성될 수 있다. 공정 가스는 배기로(90)를 통해 공정 챔버(10)의 하부 방향(D)으로 배기될 수 있다.
상부 전극(70)은 제1 전원(50)으로부터 전력을 공급받고, 하부 전극(20)은 제2 전원(60)으로부터 전력을 공급받을 수 있다. 상부 전극(70)과 하부 전극(20)은 동기화되어 전기장을 형성할 수 있다. 이러한 전기장으로 통해 공정 챔버(10)의 내부 공간(12)에 공급된 공정 가스를 플라즈마(P)로 여기시킬 수 있다.
도 1 및 도 2를 참조하면, 배기판(30)은 배기로(90)에 하부 전극(20)과 맞닿도록 하부 전극(20)의 둘레에 배치되어, 배기로(90)를 통해 배기되는 공정 가스의 흐름을 제한할 수 있다. 또한, 배기판(30)은 웨이퍼(W1)에 인가되는 전기장의 분포를 조절하는 데에도 사용될 수 있다. 배기판(30)은 교체 가능한 구조로서, 형태를 변경함으로써, 공정 가스의 흐름과 전기장의 분포를 조절함으로써 웨이퍼(W1)의 식각 불균형을 방지할 수 있다. 이에 관해서는 후술한다.
배기판(30)은 하부 전극(20)의 둘레에 배치되는 링(ring) 형상의 플레이트(plate)일 수 있다. 배기판(30)의 중앙에는 하부 전극(20)과 접하는 원형의 중앙 개구(H)를 가질 수 있다. 중앙 개구(H)는 동심축(CL)에 중심이 위치하도록 배치되어, 웨이퍼(W1)와 공통의 중심을 가지도록 형성될 수 있다. 중앙 개구(H)의 둘레에는 복수의 개구부(31, 32)가 형성될 수 있다. 일 실시예는 복수의 개구부(31, 32)가, 동심축(CL)을 중심으로 방사상으로 배치한 것으로 도시되어 있으나, 이에 한정하는 것은 아니며, 복수의 개구부(31, 32)는 매트릭스(matrix) 배열과 같은 다양한 배열로 배치될 수 있다. 복수의 개구부(31, 32)는 배기판(30)을 두께 방향으로 관통하도록 형성되어 배기로(90)를 통해 배기되는 공정 가스의 흐름을 조절할 수 있다. 따라서, 복수의 개구부(31, 32)의 배치 또는 형상을 변형함으로써, 배기로(90)를 통해 배기되는 공정 가스의 분포를 조절할 수 있다.
배기판(30)은 둘레의 일 영역에는 측벽(11)과 접하도록 돌출된 접속부(33)가 형성될 수 있다. 접속부(33)는 전기장의 전기전도도를 조절할 부분인 식각 보정 영역(θ)에 배치될 수 있다. 식각 보정 영역(θ)은 하부 전극(20)의 동심축(CL)에서 소정의 각도범위 내의 영역으로 정의될 수 있다.
배기판(30)은 식각 보정 영역(θ)에 해당하지 않는 제1 영역(30A) 및 식각 보정 영역(θ)에 해당하는 제2 영역(30B)을 포함할 수 있다. 복수의 개구부(31, 32) 중 제2 영역(30B)에 배치된 개구부(32)는 인접 개구부(32)로 정의한다. 제1 영역(30A)은 측벽(11)과의 사이에 틈(G1)이 형성되도록 일정 간격으로 이격될 수 있다. 배기판(30)은 전기 전도도가 우수한 도전성의 금속 재질로 형성될 수 있다. 일 실시예의 경우, 배기판(30)은 알루미늄(Al)으로 형성될 수 있으며, 표면에 알루미늄 아노다이징 막이 더 형성될 수 있다. 따라서, 배기판(30)은 하부 전극(20)과의 전기적 연결을 이루어 접지 경로(ground path)를 형성할 수 있다.
배기판(30)의 접속부(33)의 길이(L)를 조절함으로써, 웨이퍼(W1)에 인가되는 전기장의 전기 전도도 분포를 조절할 수 있다. 접속부(33)는 측벽(11)과 접하여 접지 경로를 형성함으로써, 접속된 영역의 전기 전도도를 증가시킬 수 있다. 전기 전도도가 증가하면, 임피던스가 감소하여 인가되는 전기장의 세기가 감소하며, 이에 따라 플라즈마가 형성되는 양이 감소하므로, 식각 보정 영역(θ)의 식각량이 감소될 수 있다. 전기 전도도가 감소하면, 임피던스가 증가하여 인가되는 전기장의 세기가 증가하며, 이에 따라 플라즈마가 형성되는 양이 증가하므로, 식각 보정 영역(θ)의 식각량이 증가될 수 있다.
배기판(30)의 복수의 개구부(31, 32)는 플라즈마 처리시에 발생하는 배기 가스나 부산물 등이 공정 챔버(10)의 하부로 빠져나가기 위한 배기구로 사용될 수 있다. 또한, 복수의 개구부(31, 32)의 단면적을 조절함으로써 배기판(30)의 상부 표면적을 변경하여, 하부 전극(20)으로 통하는 접지 경로를 제어하는 데에 사용될 수 있다. 도 1에는 공정 챔버(10)의 측벽(11)을 통해 하부 전극(20)에 접지되는 제1 접지 경로(RFRP1)가 도시되어 있다. 또한, 도 1에는 플라즈마(P)와 배기판(30)을 통해 하부 전극(20)에 접지되는 제2 접지 경로(RFRP2)가 도시되어 있다.
배기판(30)의 표면적을 조절함으로써, 제1 접지 경로(RFRP1)와 제2 접지 경로(RFRP2)를 조절할 수 있다. 이를 통해 웨이퍼(W1)에 인가되는 전기장의 분포를 조절하여, 웨이퍼의 식각 산포를 감소시키고 식각 불균형을 완화할 수 있다. 이에 관해서는 자세하게 후술한다. 실시예에 따라서, 접속부(33)에는 측벽(11)과 접하는 면적을 증가시키기 위해 단턱부가 형성될 수도 있다.
또한, 도 3(a)에 도시된 바와 같이, 인접 개구부(32)의 형상을, 하부(32B)의 단면적을 상부(32A)의 단면적보다 넓게 변형하여, 인접 개구부(32)를 통해 배기되는 공정 가스의 양을 증가시킬 수 있다. 일 실시예는 인접 개구부(32)의 상부(32A)는 균일한 단면적을 갖도록 형성하고 하부(32B)는 점점 단면적이 증가하도록 형성한 예이다. 3(b)는 상부(1132A)에서 하부(1132B)로 갈수록 점점 단면적이 증가하도록 경사면을 형성한 예이다. 도 3(c)는 인접 개구부(2132)에 단차를 형성하여 하부(2132B)의 단면적이 상부(2132A)의 단면적 보다 넓어지도록 변형한 예이다.　
공정 가스의 흐름은 아래의 수학식1과 같은 비례관계가 있으며, 이중, 공정 가스가 관통하는 면적과 관련된 인자(A)를 조절함으로써, 공정 가스의 흐름(C)을 산출할 수 있다. 따라서, 인접 개구부(32)의 상부(32A)의 단면적과 하부(32B)의 단면적을 조절함으로써, 공정 가스의 흐름을 조절할 수 있다.
Figure pat00001
T: 공정　가스의　온도
M: 공정　가스의　분자량
A: 공정　가스가　관통하는　면적
Pr: 공정　가스의　통과확률
다음으로, 도 4를 참조하여, 배기판(130)의 복수의 개구부(131, 132) 중 식각 보정 영역(θ)에 인접한 인접 개구부(132)의 단면적의 크기를 조절함으로써, 전기 전도도를　증감시키는　방법에　대해　설명한다. 일 실시예의 배기판(130)은 전체적으로 측벽(11)과의 사이에 일정 간격의 틈(G2)이 형성되어, 배기판(130)과 측벽(11)이 접하지 않을 수 있다. 다만, 이에 한정하는 것은 아니며, 배기판(130)과 측벽(11)이 전체적으로 접할 수도 있다.
앞서 설명한 바와 같이, 배기판(130)은 하부 전극(20)과의 전기적 연결을 이루어 접지 경로(ground path)를 형성할 수 있으므로, 배기판(130)의 형상을 변경함으로써, 웨이퍼에 인가되는 전기장의　분포를 조절할 수 있다. 플라즈마의　형성을　위해　인가되는　전원은　고주파의　전원이므로, 표피 효과(skin effect)에　의해　도전성인 배기판을 통해 인가되는　전류는, 배기판의 표면을　통해서만　제한적으로 흐르게 된다. 특히, 배기판(130) 상부에 플라즈마가 형성되므로, 전류는 주로 배기판의 상부 표면을 통해 형성되는 제4 접지 경로(RERP4)를 따라 흐르게 된다. 따라서，배기판(130)에　흐르는　전기장의　임피던스는　배기판(130)의　상부 표면의　면적에 따라 결정되게　된다.
일 실시예는 배기판(130) 중 제2 영역(130B)의 상부 표면의 면적을 증감함으로써，제2 영역(130B)의 전기　전도도를 증감시킬　수　있다. 제2 영역(130B)의　인접 개구부(132)의 지름(R2)을　제1 영역(130A)의　개구부(131)의　지름(R1) 보다 작게 형성함으로써, 배기판(130)의　상부 표면의 면적을　증가시킬　수　있다. 이에 따라 배기판(130)의 표면에서의 임피던스가　감소하여　인가되는　전기장의　세기가　감소하며, 플라즈마가 형성되는 양도 감소하여 식각 보정 영역(θ)의 식각량이 감소될 수 있다. 이때, 제2 영역(130B)의 인접 개구부(132) 간의 간격(PH2)과　제1 영역(130A)의 개구주(131) 간의 간격(PH1)은 동일하게 유지하여, 제2 영역(130B)의 상부 표면의 면적을 제1 영역(130A)의 상부 표면의 면적 보다 넓게 할 수 있다.
다음으로, 본 발명의 일 실시예에 의한 플라즈마 처리장치를 이용한 반도체 소자 제조 방법에 대해 설명한다.
일 실시예의 반도체 소자 제조 방법은, 플라즈마 처리장치에서 테스트로 식각된 시험용 웨이퍼의 식각량 산포를 측정하여 식각량 매핑 데이터를 준비하는 단계, 측정된 식각량 매핑 데이터를 기초로, 식각량이 기준값을 벗어나는 오차 영역을 결정하는 단계, 오차 영역의 전기 전도도를 보정하는 단계, 및 공정 가스의 흐름을 보정하는 단계를 포함할 수 있다. 웨이퍼는 식각층을 포함하는 반도체 기판일 수 있으며, 식각량 산포는 식각층의 식각량 산포일 수 있다.
먼저, 도 1에 도시된 바와 같이, 플라즈마 처리 장치(1)의 공정 챔버(10) 내에 식각 테스트를 위한 시험용 웨이퍼(W1)를 투입하여 식각 공정을 수행하고, 식각 공정을 거친 웨이퍼(W1)의 식각량 산포를 측정하여 식각량 매핑 데이터를 준비할 수 있다. 식각 테스트를 위해 채용되는 배기판은, 도 5에 도시된 바와 같이, 측벽(11)과의 사이에 전체적으로 일정 간격의 틈(G3)이 형성되어, 배기판(330)과 측벽(11)이 접하지 않을 수 있으며, 배기판(330)의 복수의 개구부(331)는 서로 크기를 갖도록 형성될 수 있다.
식각 테스트는 1회 수행될 수 있으나, 복수의 웨이퍼(W1)를 마련하여 복수회의 식각 테스트를 수행하고 산출된 데이터를 평균한 값을 식각량 매핑 데이터로 사용할 수도 있다. 식각량 매팅 데이터를 얻기 위한 웨이퍼(W1)는 시험용 웨이퍼로서, 플라즈마 처리 장치(1)를 통해 양산되는 웨이퍼와 동일한 웨이퍼가 사용될 수 있다.
웨이퍼(W1)는 플라즈마 처리 장치(1)에 의해 발생하는 식각량의 불균형을 확인하기 위한 것으로, 플라즈마 처리 장치(1)의 식각 공정의 피처리 대상으로 사용될 수 있다. 일 실시예는 웨이퍼(W1)가 300mm의 직경인 경우를 예로 들어 설명하나, 이에 한정하는 것은 아니며, 그 외의 크기를 갖는 웨이퍼도 사용될 수 있다.
도 6은 식각 테스트를 위해 투입되었던 웨이퍼(W1)의 식각량을 측정하는 측정 포인트를 도시한 도면이다. 일 실시예는, 웨이퍼(W1)의 측정 포인트가, 각각 동심축(CL)과 동일한 위치인 중심(C) 및, 중심(C)을 공통의 중심으로 하며 각각 D1, D2, 및 D3 간격으로 배치된 복수의 원주(ARC1, ARC2, E) 상에 일 방향(DR)으로 각각 등간격 이격되어 배치된 경우를 예로 들어 설명한다. 즉, 일 실시예는 중심(C)에 배치된 측정 포인트(P1)의 이외의, 측정 포인트들(P2 ~ P9, P10 ~ P25 및 P26 ~ P49)은 각각 그룹단위로 각각 원주(ARC1, ARC2, E) 상에 배치될 수 있다. 다만, 실시예에 따라서는 측정 포인트의 배치는 필요에 따라 변경될 수 있다.
다음으로, 식각량 매핑 데이터에 기초하여, 웨이퍼(W1)의 식각량이 기준값을 벗어나는 오차 영역을 결정할 수 있다.
도 7은 측정 포인트에서 측정된 값을 기초로 작성된 식각량 매핑 데이터로서, 웨이퍼(W1)의 식각량이 영역에 따라 산포가 있음을 보여준다. 일 실시예는 A1영역에서 식각부족(under etch)이 발생되었으며, A2영역은 기준값을 만족하는 평균값으로 식각되어 있으며, A3영역에서 과식각(ever etch)이 발생한 경우를 예로 들어 설명한다.
이러한 식각량 매핑 데이터를 기초로, 웨이퍼(W1)의 식각량이 기준값을 벗어나는 '오차 영역'을 결정할 수 있다. 일 실시예의 경우, 식각량의 기준값이 식각량의 평균값에서 소정의 범위(-△E ~ +△E)로 정의된 경우를 예로 들어 설명한다. 오차 영역 중, 식각량이 기준값 미만(-△E)인 경우를 '식각 부족 영역'으로 정의하였으며, 식각량이 기준값 초과(+△E)인 경우를 '과식각 영역'으로 정의하였다. 이와 같은, 웨이퍼(W1)의 식각 불균형은, 과식각 영역의 식각량을 감소시키고, 식각 부족 영역의 식각량을 증가시키는 식각량 보정을 통해 완화될 수 있다. 다만, 실시예에 따라서, 과식각 영역의 식각량을 감소시키는 보정과 식각 부족 영역의 식각량을 증가시키는 보정은 어느 하나만 선택적으로 이루어질 수도 있다. 일 실시예는 과식각 영역의 식각량을 감소시켜, 웨이퍼(W1)의 식각 불균형을 해소하는 경우를 예로 들어 설명한다. 일 실시예의 경우, 웨이퍼(W1)의 측정 포인트들이 P10 ~ P25인 경우로서, 과식각 영역인 P11 ~ P15 영역을 '식각 보정 영역'으로 결정하고, 이 부분의 식각량을 감소시키는 경우를 예를 들어 설명한다.
이러한 식각 불균형은, 웨이퍼에 인가되는 전기장의 불균형, 공정 가스 흐름의 불균형, 웨이퍼의 온도 불균형 및 공정 챔버의 형상 등과 같은 다수의 인자(factor)들에 의해 발생될 수 있다. 이와 같은 인자들이 복합적으로 작용하여, 웨이퍼의 식각 불균형을 발생시키나, 웨이퍼의 식각 불균형을 해소하기 위해, 식각 불균형을 발생시키는 모든 인자들을 전부 보정하는 것은 시간 및 비용상에서 비효율적이다. 따라서, 다른 인자들에 비해, 기존의 공정을 크게 변경하지 않으면서도 식각 불균형에 큰 영향을 미치는 인자인 전기장의 불균형 및 공정 가스 흐름의 불균형을 보정함으로써, 효율적으로 식각 불균형을 완화할 수 있다. 이러한 전기장의 불균형 및 공정 가스 흐름의 불균형은 동시 또는 순차적으로 보정할 수 있으나, 일 실시예는 전기장의 불균형 보정 및 공정 가스 흐름의 불균형 보정이 순차적으로 이루어지는 경우를 예로 들어 설명한다.
다음으로, 플라즈마 처리 장치(1)에서 웨이퍼를 양산하기 전, 인가되는 전기장의 불균형을 보정하는 단계를 수행할 수 있다. 이러한 전기장의 불균형은 상부 전극(40)과 하부 전극(20) 사이의 전기 전도도 분포에 따라 발생할 수 있다. 일 실시예의 경우, 오차 영역 중 식각 보정 영역(θ)의 전기 전도도 분포를 조절하여, 전기장의 불균형을 해소할 수 있다.
전기장의 불균형은, 배기판(30)과 공정 챔버(10)의 측벽(11)이 서로 접하는 영역을 조절하거나, 식각 보정 영역(θ)에 인접한 인접 개구부(31)의 단면적의 크기를 조절함으로써 보정할 수 있다. 배기판(30)과 공정 챔버(10)의 측벽(11)이 서로 접하는 영역을 조절하는 방법에 대해 먼저 설명하고, 식각 보정 영역(θ)에 인접한 복수의 인접 개구부(31)의 단면적의 크기를 조절하는 방법은 후술한다.
도 2를 참조하여, 배기판(30)과 공정 챔버(10)의 측벽(11)이 서로 접하는 영역을 조절함으로써 오차 영역 중 식각 보정 영역(θ)의 전기 전도도를 증감시키는 방법에 대해 설명한다. 배기판(30)과 공정 챔버(10)의 측벽(11)이 접하게 되면, 배기판(30)을 통해 공정 챔버(10)의 측벽(11)과 하부 전극(20)이 접속되는 제3 접지 경로(RFRP3)가 형성될 수 있다. 일 실시예는, 배기판(30) 중 식각 보정 영역(θ)에 인접한 제2 영역(30B)에 제3 접지 경로(RFRP3)를 형성함으로써, 식각 보정 영역(θ)의 전기 전도도를 증가시키는 경우를 예로 들어 설명한다. 제3 접지 경로(RFRP3)는, 식각 보정 영역(θ)에 인접한 제2 영역(30B)이 공정 챔버(10)의 측벽(11)과 맞닿도록 돌출된 접속부(33)가 형성된 배기판(130)을 마련하여 기존의 배기판을 대체함으로써 형성할 수 있다. 전기 전도도가 증가되는 정도는 접속부(33)의 길이(L)에 따라 조절될 수 있으므로, 증가시키려는 전기 전도도 값을 고려하여 접속부(33)의 길이(L)를 결정할 수 있다.
이와 같이, 배기판(30)에 접속부(33)를 형성하고 식각 공정을 수행하면, 기존의 제2 접지 경로(RFRP2) 이외에 제3 접지 경로(RFRP3)가 추가될 수 있다. 따라서, 식각 보정 영역(θ)에 접지 경로가 추가되어 전기 전도도가 증가할 수 있다. 전기 전도도가 증가하면, 임피던스가 감소하여 인가되는 전기장의 세기가 감소하며, 이에 따라 플라즈마가 형성되는 양이 감소하여 식각 보정 영역의 식각량이 감소될 수 있다.
다음으로, 전기장의 분포를 보정하는 단계를 통해 변화된 공정 가스의 배기 분포를 보정하는 단계 수행할 수 있다. 이전 단계에서, 식각 보정 영역(θ)의 전기 전도도를 조절함으로써, 전기장의 불균형은 해소되었으나, 배기판(30)과 공정 챔버의 측벽(11)이 서로 접하는 영역이 추가됨으로써, 배기판(30)과 공정 챔버의 측벽(11) 사이의 틈(G1)을 통해 배기되는 공정 가스의 분포가 변화할 수 있다. 이전 단계에서, 식각 보정 영역(θ)에 접속부(33)가 추가되면 틈(G1)의 면적이 감소되어, 식각 보정 영역(θ)의 공정 가스의 유량이 작아질 수 있으며, 공정 가스의 배기 분포도 변화할 수 있다. 식각 보정 영역(θ)의 감소된 공정 가스의 유량을 증가시킴으로서 변화된 공정 가스의 배기 분포를 보정할 수 있다.
도 9는　도 2의 배기판(30)을 장착하고 식각 공정을 거쳐 양산된 웨이퍼(W2)의 식각량 산포를 도시한 도면이다. 도 4에 도시된　웨이퍼(W1)에서　측정된　식각량　산포에　비해，　P10 ~ P25 영역의　식각량이　균일해진　것을　확인할　수　있다．
도 10은　일 실시예에 의한 반도체 소자 제조 방법에 사용되는 플라즈마 처리 장치의 일 실시예이다. 일 실시예는 앞서 설명한 실시예와 플라즈마 처리장치의 차이만 있을 뿐이므로, 이에 대해서만 설명한다. 배기판(1030)은 앞서 설명한 배기판이 채용될 수 있다.
플라즈마 처리 장치(2)는 반응 공간으로서 측벽(1011)에 의해 정의되며, 소정 크기의 내부 공간(1012)을 가지는 공정 챔버(1010), 공정 챔버(1010)의 상부에 위치하는 윈도우 플레이트(1040) 및 ICP 안테나(1050)를 포함할 수 있으며 윈도우 플레이트(1040)와 대향하여 배치된 지지부재(1020)를 포함할 수 있다. 윈도우 플레이트(1040)는 공정 챔버(1010)의 상부에 배치되며, 노즐(1080)이외의 부분을 덮어 공정 챔버(1010)의 내부 공간(1012)을 밀폐시킬 수 있다.
ICP 안테나(1050)는　제1 전원(1060)으로부터 전력을 공급받고, 지지부(1020)는 제2 전원(1070)으로부터 전력을 공급받을 수 있으며, ICP안테나(1050)는 지지부(1020)와 동기화되어 전기장을 형성할 수 있다. 이러한 전기장을 통해 공정 챔버(1010)의 내부로 공급된 공정 가스를 플라즈마로 여기시켜 웨이퍼(W3)를 식각할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 플라즈마 처리장치
10: 공정 챔버
11: 측벽
12: 내부 공간
20: 하부 전극
30: 배기판
31: 개구부
32: 인접 개구부
40: 상부 전극
50: 제1 전원
60: 제2 전원
W: 웨이퍼

Claims (10)

  1. 측벽에 의해 정의되는 내부 공간을 가지며 공정 가스에 플라즈마를 발생시켜 웨이퍼를 식각하는 식각 공정이 수행되는 공정 챔버, 상기 내부 공간의 상부에 배치되는 상부 전극, 상기 상부 전극의 하부에 배치되며 상기 웨이퍼가 안착되는 영역을 갖는 하부 전극, 상기 하부 전극의 둘레에 배치되며 상기 공정 가스가 배기되는 복수의 개구부를 갖는 배기판(gas exhaust plate)을 포함하는 플라즈마 처리장치에서, 상기 식각 공정을 거친 상기 웨이퍼의 식각량을 측정하여 식각량 매핑 데이터를 준비하는 단계;
    상기 식각량 매핑 데이터에 기초하여, 상기 웨이퍼의 식각량이 기준값을 벗어나는 오차 영역을 결정하는 단계;
    상기 복수의 개구부 중 상기 오차 영역과 인접한 영역에 배치된 적어도 하나의 개구부의 상부 단면적의 크기 및 상기 배기판이 상기 측벽과 접속하는 영역의 면적 중 적어도 하나를 조절하여 상기 웨이퍼에 인가되는 전기장의 분포를 보정하는 단계; 및
    상기 적어도 하나의 개구부의 하부 단면적의 크기를 조절하여, 상기 전기장의 분포를 보정하는 단계를 통해 변화된 공정 가스의 배기 분포를 보정하는 단계;를 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 전기장의 분포를 보정하는 단계는,
    상기 적어도 하나의 개구부의 상부 단면적의 크기를 감소시켜 상기 오차 영역의 전기 전도도를 증가시키거나,
    상기 적어도 하나의 개구부의 상부 단면적의 크기를 증가시켜 상기 오차 영역의 전기 전도도를 감소시키는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 전기장의 분포를 보정하는 단계는,
    상기 배기판이 상기 측벽과 접속하는 영역의 면적을 증가시켜 상기 오차 영역의 전기 전도도를 증가시키거나,
    상기 배기판이 상기 측벽과 접속하는 영역의 면적을 감소시켜 상기 오차 영역의 전기 전도도를 감소시키는 반도체 소자 제조 방법.
  4. 제2항 및 제3항 중 어느 한 항에 있어서,
    상기 공정 가스의 배기 분포를 변경하는 단계는,
    상기 적어도 하나의 개구부의 하부 단면적의 크기를 상기 상부 단면적의 크기보다 크게 하여 상기 적어도 하나의 개구부를 통해 배기되는 공정 가스의 양을 증가시키거나,
    상기 적어도 하나의 개구부의 하부 단면적의 크기를 상기 상부 단면적의 크기보다 작게 하여 상기 적어도 하나의 개구부를 통해 배기되는 공정 가스의 양을 감소시키는 반도체 소자 제조 방법.
  5. 제4항에 있어서,
    상기 오차 영역의 전기 전도도를 증가시킨 경우,
    상기 공정 가스의 배기 분포를 변경하는 단계에서 상기 적어도 하나의 개구부를 통해 배기되는 공정 가스의 양을 증가시키는 반도체 소자 제조 방법.
  6. 제4항에 있어서,
    상기 오차 영역의 전기 전도도를 감소시킨 경우,
    상기 공정 가스의 배기 분포를 변경하는 단계에서 상기 적어도 하나의 개구부를 통해 배기되는 공정 가스의 양을 감소시키는 반도체 소자 제조 방법.
  7. 제1항에 있어서,
    상기 기준값은 상기 웨이퍼의 식각량의 평균값인 반도체 소자 제조 방법.
  8. 제1항에 있어서,
    상기 식각량 매핑 데이터는 상기 웨이퍼의 중심을 기준으로 상기 웨이퍼의 원주 방향을 따라 등간격으로 상기 웨이퍼의 식각량을 측정한 값인 반도체 소자 제조 방법.
  9. 측벽에 의해 정의되는 내부 공간을 가지며 상기 내부 공간에 공급된 공정 가스에 플라즈마를 발생시켜 웨이퍼를 식각하는 공정이 수행되는 공정 챔버;
    상기 내부 공간의 상부에 배치되는 상부 전극;
    상기 상부 전극의 하부에 배치되며 상기 웨이퍼가 안착되는 영역을 갖는 하부 전극;
    상기 측벽과 상기 하부 전극 사이에 배치되어 상기 공정 가스가 배기되는 배기로; 및
    상기 하부 전극의 둘레에, 상기 공정 가스의 흐름을 제한하도록 둘레 중 적어도 일 영역이 상기 측벽과 선택적으로 접하도록 배치되며, 상기 공정 가스가 배기되는 복수의 개구부를 갖는 배기판(gas exhaust plate)을 포함하는 플라즈마 처리장치.
  10. 제9항에 있어서,
    상기 일 영역은 상기 상부 전극에서 상기 배기판을 통해 상기 하부 전극에 연결되는 접지 경로를 형성하는 플라즈마 처리장치.

KR1020190074372A 2019-06-21 2019-06-21 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법 KR20200145977A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190074372A KR20200145977A (ko) 2019-06-21 2019-06-21 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법
US16/798,575 US11776858B2 (en) 2019-06-21 2020-02-24 Plasma apparatus and methods of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190074372A KR20200145977A (ko) 2019-06-21 2019-06-21 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20200145977A true KR20200145977A (ko) 2020-12-31

Family

ID=74038319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190074372A KR20200145977A (ko) 2019-06-21 2019-06-21 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법

Country Status (2)

Country Link
US (1) US11776858B2 (ko)
KR (1) KR20200145977A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11067897B1 (en) * 2020-05-22 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist baking apparatus with cover plate having uneven exhaust hole distribution

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821395A3 (en) * 1996-07-19 1998-03-25 Tokyo Electron Limited Plasma processing apparatus
US6673198B1 (en) 1999-12-22 2004-01-06 Lam Research Corporation Semiconductor processing equipment having improved process drift control
WO2005124845A1 (ja) * 2004-06-15 2005-12-29 Hitachi Kokusai Electric Inc. 基板処理装置及び半導体装置の製造方法
KR101449548B1 (ko) 2007-10-26 2014-10-13 참엔지니어링(주) 배플, 기판 지지장치 및 이를 구비하는 플라즈마 처리장치
WO2009054696A1 (en) 2007-10-26 2009-04-30 Sosul Co., Ltd. Baffle, substrate supporting apparatus and plasma processing apparatus and plasma processing method
US20090188625A1 (en) 2008-01-28 2009-07-30 Carducci James D Etching chamber having flow equalizer and lower liner
US7987814B2 (en) 2008-04-07 2011-08-02 Applied Materials, Inc. Lower liner with integrated flow equalizer and improved conductance
US20100081284A1 (en) 2008-09-29 2010-04-01 Applied Materials, Inc. Methods and apparatus for improving flow uniformity in a process chamber
TWI502617B (zh) 2010-07-21 2015-10-01 應用材料股份有限公司 用於調整電偏斜的方法、電漿處理裝置與襯管組件
US9443753B2 (en) 2010-07-30 2016-09-13 Applied Materials, Inc. Apparatus for controlling the flow of a gas in a process chamber
TWI762170B (zh) 2011-10-05 2022-04-21 美商應用材料股份有限公司 包括對稱電漿處理腔室的電漿處理設備與用於此設備的蓋組件
TWM480708U (zh) * 2014-01-15 2014-06-21 Wistron Corp 緩衝模組及應用其之可攜式電子裝置
KR101881538B1 (ko) 2016-08-29 2018-07-24 주식회사 에이씨엔 균일한 가스 분배를 위한 듀얼 가스 분배 배플을 갖는 플라즈마 처리 장치
KR101909478B1 (ko) 2016-10-31 2018-10-18 세메스 주식회사 기판 처리 장치
KR102505474B1 (ko) * 2019-08-16 2023-03-03 램 리써치 코포레이션 웨이퍼 내에서 차동 보우를 보상하기 위한 공간적으로 튜닝 가능한 증착

Also Published As

Publication number Publication date
US20200402866A1 (en) 2020-12-24
US11776858B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
US8152925B2 (en) Baffle plate and substrate processing apparatus
TWI657478B (zh) 半導體製造裝置
US9659753B2 (en) Grooved insulator to reduce leakage current
KR100938635B1 (ko) 반경 방향 플라즈마 분포에 대한 개선된 자기 제어를 위한플라즈마 제한 배플 및 유동비 이퀄라이저
KR100522903B1 (ko) 화학 증착 챔버내의 가스 유동 경로에서 받침대 주변에 있는 구성부재
US7824519B2 (en) Variable volume plasma processing chamber and associated methods
US20180061618A1 (en) Plasma screen for plasma processing chamber
US10665448B2 (en) Plasma processing apparatus
JPH11317397A (ja) 処理装置
TWI735509B (zh) 電漿處理裝置及控制方法
JP2010021404A (ja) プラズマ処理装置
KR20090106534A (ko) 플라즈마-기반 이온 주입에서 개선된 차단 링을 사용하는 기술
US11767590B2 (en) ALD cycle time reduction using process chamber lid with tunable pumping
JP2013254723A (ja) プラズマ処理装置
KR20180076325A (ko) 가스 공급 장치, 플라스마 처리 장치 및 가스 공급 장치의 제조 방법
CN111261511A (zh) 等离子体处理装置和等离子体处理方法
KR20200145977A (ko) 플라즈마 처리 장치 및 이를 이용한 반도체 소자 제조 방법
KR20060056972A (ko) 플라즈마 처리 장치에서 회귀 전류의 균형을 이루는 방법
US10600622B2 (en) Focus ring with uneven pattern and plasma-processing apparatus including the same
US11488804B2 (en) Shower head assembly and plasma processing apparatus having the same
US20110021034A1 (en) Substrate processing apparatus and method
US20240030005A1 (en) Substrate processing apparatus
US11791139B2 (en) Substrate support
US11869753B2 (en) Plasma processing apparatus
KR102097984B1 (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal