KR20200144455A - 평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체 - Google Patents

평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체 Download PDF

Info

Publication number
KR20200144455A
KR20200144455A KR1020200027519A KR20200027519A KR20200144455A KR 20200144455 A KR20200144455 A KR 20200144455A KR 1020200027519 A KR1020200027519 A KR 1020200027519A KR 20200027519 A KR20200027519 A KR 20200027519A KR 20200144455 A KR20200144455 A KR 20200144455A
Authority
KR
South Korea
Prior art keywords
spacers
spacer
mandrels
fin structure
side surfaces
Prior art date
Application number
KR1020200027519A
Other languages
English (en)
Inventor
김선배
송승현
김기일
정영채
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/775,550 external-priority patent/US11271091B2/en
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20200144455A publication Critical patent/KR20200144455A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법은, 기판 상에 맨드릴들(mandrels)을 형성하되, 맨드릴들은 맨드릴들 사이에 적어도 하나의 제1 갭을 갖도록 형성되고, 맨드릴들의 측면들 상에 제1 스페이서들을 각각 형성하되, 제1 스페이서들은 제1 스페이서들 사이에 적어도 하나의 상기 제1 갭보다 작은 제2 갭을 갖도록 형성되고, 제1 스페이서들의 측면들에 제2 스페이서를 형성하고, 맨드릴들 및 제1 스페이서들을 제거하여 제1 스페이서들의 측면들 상에 형성된 제2 스페이서를 남기고, 나머지 제2 스페이서가 핀 구조체와 동일한 2차원(2D)형상을 갖도록 하는 미리 정한 부분에서 제1 스페이서들의 측면들 상에 형성된 제2 스페이서를 제거하고, 나머지 제2 스페이서 아래 부분의 기판에 핀 구조체를 형성하도록 나머지 제2 스페이서 아래 부분을 제외하고 기판의 일부를 제거하는 것을 포함한다.

Description

평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체{FIN STRUCTURE FOR VERTICAL FIELD EFFECT TRANSISTOR HAVING TWO-DIMENSIONAL SHAPE IN PLAN VIEW}
기술적 사상의 실시예들에 따른 장치들 및 방법들은 평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체에 관한것으로, 보다 상세하게는 동일한 제조 방법 및 이 제조 방법에 의해 제조된 핀 구조체에 관한것이다.
수직 전계 효과 트랜지스터는, 종래 기술 평면 전계 효과 트랜지스터(planar FET) 또는 핀 전계 효과 트랜지스터(finFET)와 달리 수직 방향으로 기판에서 돌출된 핀 구조체에 형성된 채널을 통해 전류가 흐른다. 수직으로 돌출된 핀 구조체는 게이트 구조체에 의해 감싸지고, 하부 소오스/드레인 영역 및 상부 소오스/드레인 영역은 핀 구조체의 하면 및 상면에 각각 형성된다.
수직 전계 효과 트랜지스터 장치를 포함하는 수직 전계 효과 트랜지스터들은 종래 기술 평면 전계 효과 트랜지스터 장치들 또는 핀 전계 효과 트랜지스터들에 비해 크기가 감소된 고밀도 구조체를 포함하는 다양한 장점을 갖는것으로 알려져 있지만, 보다 개선된 수직 전계 효과 트랜지스터 구조체 및 이러한 수직 전계 효과 트랜지스터를 제조하는 개선된 방법이 요구된다.
본 발명이 해결하고자 하는 과제는, 효율성이 향상된 수직 전계 효과 트랜지스터용 핀 구조체를 제조하는 방법을 제공하는 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
기술적 사상의 다양한 실시예들은 평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터용 핀 구조체를 제조하는 방법들 및 이 방법들로 제조된 수직 전계 효과 트랜지스터용 핀 구조체를 제공하는 것이다.
본 발명의 실시예에 따른 수직 전계 효과 트랜지스터용 핀 구조체를 제조하는 방법이 제공되고, 이 방법은 기판 상에 맨드릴들(mandrels)을 형성하되, 맨드릴들은 맨드릴들 사이에 적어도 하나의 제1 갭을 갖도록 형성되고, 맨드릴들의 측면들 상에 제1 스페이서들을 각각 형성하되, 제1 스페이서들은 제1 스페이서들 사이에 적어도 하나의 제1 갭보다 작은 제2 갭을 갖도록 형성되고, 제1 스페이서들의 측면들에 제2 스페이서를 형성하고, 맨드릴들 및 제1 스페이서들을 제거하여 제1 스페이서들의 측면들 상에 형성된 제2 스페이서를 남기고, 나머지 제2 스페이서가 핀 구조체와 동일한 2차원(2D)형상을 갖도록 하는 미리 정한 부분에서 제1 스페이서들의 측면들 상에 형성된 제2 스페이서를 제거하고, 나머지 제2 스페이서 아래 부분의 기판에 핀 구조체를 형성하도록 나머지 제2 스페이서 아래 부분을 제외하고 기판의 일부를 제거하는 것을 포함할 수 있다.
본 발명의 다른 실시예에 따른 수직 전계 효과 트랜지스터용 핀 구조체를 제조하는 방법이 제공되고, 이 방법은 기판 상에 맨드릴들(mandrels)을 형성하되, 맨드릴들은 맨드릴들 사이에 적어도 하나의 제1 갭을 갖도록 형성되고, 맨드릴들의 측면들 상에 제1 스페이서들을 각각 형성하되, 제1 스페이서들은 제1 스페이서들 사이에 적어도 하나의 제1 갭보다 작은 제2 갭을 갖도록 형성되고, 제1 스페이서들의 측면들에 제2 스페이서를 형성하고, 맨드릴들 및 제1 스페이서들을 제거하여 제2 스페이서를 남기고, 제2 스페이서를 하드 마스크 층으로 사용하여 제2 스페이서 아래 부분을 제외한 기판의 일 부분을 제거하고, 제2 스페이서 아래의 기판이 핀 구조체를 형성하도록 제2 스페이서를 제거하는 것을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면 평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체가 제공되고, 핀 구조체는 동일한 폭을 갖는 복수의 직선 부분 들을 포함한다.
기술적 사상의 개시 및 다른 측면은 첨부한 도면을 참조하여 본 발명의 예시적인 실시예들을 상세히 설명함으로써 당업자에게 보다 명확해질 것이다.
도 1a 내지 도 1e는 일 실시예에 따른 평면도에서 수직 전계 효과 트랜지스터용 핀 구조체를 제조하는 방법을 도시한다.
도 2a 내지 도 2f는 일 실시예에 따른 평면도에서 수직 전계 효과 트랜지스터용 핀 구조체를 제조하는 다른 방법을 도시한다.
도 3a 내지 도 3f는 일 실시예에 따른 평면도에서 수직 전계 효과 트랜지스터용 핀 구조체를 제조하는 또 다른 방법을 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예에 대해 보다 상세히 설명한다. 이 실시예들은 모두 예시적인 것이고, 많은 다른 형태로 구현될 수 있고, 본 발명을 제한하는 것으로 해석되어선 안된다. 오히려 이 실시예들은 본 개시가 철저하고 완전하도록 제공되고 당업자에게 본 발명을 충분하게 전달할 것이다. 도면에서, 다양한 층 및 영역의 크기 및 상대적인 크기는 명확성을 위해 과장될 수 있고, 따라서 도면은 반드시 축척되지 않고, 몇몇 특징들은 특정 구성 요소들 또는 요소들의 세부사항을 나타내기 위해 과장될 수 있다. 그러므로, 본 명세서에 개시된 특정 구조적 및 기능적 세부 사항은 제한적으로 해석되어선 안되고, 단지 당업자에게 실시예의 방법 및 구조체를 다양하게 사용하도록 가르치기 위한 대표적인 근거일뿐이다.
본 명세서에 제공된 실시예는 다른 예 또는 다른 실시예의 하나 이상의 특징들과 관련된 것으로 배제되지 않고 본 명세서에 또한 제공되거나 혹은 제공되지 않지만 기술적 사상과 일치하는 다른 실시예에 관한것이다. 예를 들어, 특정 실시예에서 설명된 주제가 다른 실시예로 설명되지 않더라도, 상기 주제는 설명에서와 달리 언급되지 않는 한, 상이한 실시예와 관련되거나 상이한 실시예와 결합된 것으로 이해될 수 있다.
이하에서 설명의 목적으로, 용어 "상면", "하면", "상부", "하부", "왼쪽" 및 "오른쪽" 및 그 파생어는 문맥에 기초하여 도면에서 지향되는 대로 개시된 구조체와 연관될 수 있다. 상이한 도면에서 동일한 번호들은 동일한 구조적 구성 요소 또는 그 요소를 지칭할 수 있다.
요소 또는 층을 "상", "연결된" 또는 "결합된" 다른 요소 또는 층이라고 언급될 때, 다른 요소 또는 층에 직접 연결되거나 결합될 수 있거나 사이에 있는 요소 또는 층이 존재할 수 있음으로 이해할 것이다. 반면에 어떤 요소가 "직접적으로", "직접적으로 연결" 또는 "직접적으로 결합"된 다른 구성 요소 또는 층이라고 언급될때 사이에 있는 요소 또는 층이 존재하지 않는다.
본 명세서에서 사용된, 용어 "및/또는"은 관련되고 나열된 항목들의 하나 이상의 임의 및 모든 조합을 포함한다. 요소들의 목록 앞에 있을때 "적어도 하나"와 같은 표현은 요소들의 전체 목록을 수정하고 요소들의 개별 목록을 수정하지 않는다. 따라서, 예를 들어, "A, B 또는 C중 적어도 하나" 및 "A, B 및/또는 C" 모두 A, B, C 또는 임의의 조합을 의미한다.
본 명세서에서 사용된 용어는 특정 예시적인 실시예들만을 설명하기 위한 것이며, 본 발명의 기술적 사상을 제한하고자 하는 것은 아니다. 본 발명을 기술하는 맥락에서(특히 이하 청구항의 문맥에서) 용어 "a", "an", "the" 및 유사한 용어는 여기에 달리 명시되거나 문맥에 의해 명확하게 모순되지 않는 한 단수 및 복수를 모두 포함하는 것으로 해석된다. 본 명세서에 사용된 "포함하는(comprises)" 및/또는 "포함하는(comprising)"이라는 용어는 명시된 특징들(features), 정수들(integers), 단계들(steps), 동작들(operations), 요소들(elements), 및/또는 구성 요소들(components)의 존재를 명시하지만, 하나이상의 다른 특징들, 저수들, 단계들, 동작들, 요소들, 구성 요소들 및/또는 그룹의 존재 또는 추가를 배재하지는 않는다.
달리 정의되지 않는 한 본 명세서에서 사용되는 모든 용어(기술적 및 과학적 용어 포함)는 실시예들이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전들에 정의된 용어들와 같은 용어들은 관련 기술의 맥락에서 그들이 의미하는 것과 일치하는 의미를 갖는것으로 해석되어야 하고, 본 명세서에서 정의되지 않는 한 이상적이거나 과도하게 공식적인 의미로 해석되지 말아야 한다는 것으로 더 이해될 것이다.
수직 전계 효과 트랜지스터의 핀 구조체는 기판으로부터 돌출되지만, 핀 구조체는 평면도에서, 즉, 상부에서 볼 때 문자 "I" 또는 직선과 같은 1차원(1D) 형태를 가질수 있다. 수직 전계 효과의 성능을 결정하는 인자는 적어도 전류 경로의 크기의 측면으로, 평면도에서 수직 전계 효과 트랜지스터의 핀 구조체의 면적 일수 있고, 평면도에서 2차원(2D)형상을 갖는 핀 구조체는 2차원 핀 구조체의 더 큰 영역이 수직 전계 효과 트랜지스터의 하부 소오스/드레인 영역 및 상부 소오스/드레인 영역 사이의 더 큰 전류 경로를 제공하기 때문에 1차원 형상 핀 구조체보다 다 큰 유효 핀 폭(Weff)을 가져야 한다.
도 1a 내지 도 1e는 일 실시예에 따른 평면도에서 수직 전계 효과 트랜지스터용 핀 구조체를 제조하는 방법을 도시한다.
도 1a를 참조하면, 기판(100)상에는 한 쌍의 맨드릴(mandrel)(110-1 및 110-2)들이 형성되어 있다. 맨드릴들(110-1 및 110-2)은 각각 직사각형 형상을 가질수 있고, 맨드릴의(110-1)의 짧은 측면이 임계 치수(이하 "갭(gap) CD")를 갖는 맨드릴(110-2)의 짧은 측면을 향하도록 기판(100)상에 대칭적으로 배치될수 있다. 갭 CD는 맨드릴들(110-1 및 110-2)의 서로 마주보는 두개의 짧은 측면들 사이의 폭을 나타내고, 본 실시예에 따라 형성된 핀 구조체의 임계 치수를 정의할 수 있다.
맨드릴들(110-1 및 110-2) 각각의 형상은 본 발명의 기술적 사상에 따라 사각형으로 제한되지 않을수 있다. 또한, 일 실시예에 따르면, 두개의 맨드릴들(110-1 및 110-2)의 짧은 측면들이 아닌 긴 측면이 서로 마주 보도록 기판 상에 두 맨드릴들(110-1 및 110-2)이 대칭적으로 배치될수 있다.
비록, 기판(100)과 기판(100)상에 배치된 맨드릴들(110-1 및 110-2)의 단면도는 생략하였으나, 맨드릴들(110-1 및 110-2)은 석판화(lithographing) 및 에칭(etching) 공정을 통해 기판(100)상에 형성될수 있으므로, 맨드릴들(110-1 및 110-2)은 기판(100)으로부터 돌출된 돌출 형상을 가질수 있다. 그러나 기술적 사상이 이에 제한되는 것은 아니고, 석판화 및 에칭 이외의 다른 방법들이 맨드릴들(110-1 및 110-2)을 형성하는데 사용될 수 있다. 또한, 도 1a 내지 도 1e에 도시되지는 않았지만 기판(100)과 맨드릴들(110-1 및 110-2) 사이에 하나 이상의 하드 마스크 층(hard mask layer)(도시되지 않음)들이 제공될 수 있다.
기판(100)은 실리콘(Si), 게르마늄(Ge) 등과 같은 단일 원소 반도체 물질 또는 이들 화합물(SiGe)로 형성될 수 있다. 기판(100)은 도핑되거나 도핑되지 않은 층일 수 있다. 맨드릴들(110-1 및 1102)은 실리콘계 유기 물질을 포함하는 스핀 온 하드 마스크(spin-on-hard mask, SOH) 물질로 형성될 수 있지만, 이에 제한되진 않는다.
본 실시예에 따른 방법의 다음 단계에서, 맨드릴들(110-1 및 110-2)의 측면(예를 들어, 측벽)과 핀 구조체의 상부에 형성될 스페이서에 대해 맨드릴들(110-1 및 110-2)이 식각 선택비를 갖는 다양한 서로 다른 비정질 실리콘 물질들이 맨드릴들(110-1 및 110-2)을 형성하는데 사용될수 있다.
도 1b는 맨드릴들(110-1 및 110-2)의 측면들 상에 형성된 스페이서(120)를 도시한다. 도 1b는 또한 스페이서(120)가 맨드릴들(110-1 및 110-2)의 서로 마주 보는 2개의 짧은 측면들 사이에 갭 CD를 갖는 갭을 채워서 스페이서(120)가 맨드릴들(110-1 및 110-2)을 둘러 싸고 연결된 구조를 가지게 되는것을 더 도시한다.
스페이서(120)는 맨드릴들(110-1 및 110-2) 상에 실리콘 산화물(SiO)과 같은 스페이서 물질을 증착하여 맨드릴들(110-1 및 110-2)의 상면들 및 측면들을 덮고, 상면 상에 증착된 스페이서 물질을 에칭하여 상면들을 외부에 노출시키고, 맨드릴들(110-1 및 110-2)의 측면에 스페이서 물질을 남김으로서 형성될 수 있다. 여기서, 스페이서 물질은 맨드릴들(110-1 및 110-2)의 서로 마주 보는 2개의 짧은 측면들 사이에 갭 CD를 갖는 갭을 완전히 채운다는 점에 유의한다.
스페이서 물질을 증착하는 공정은 원자층 증착(atomic layer deposition, ALD)과 같은 박막 증착 기술에 의해 수행될 수 있으나, 이에 제한되지는 않는다. 스페이서(120)는 맨드릴들(110-1 및 110-2)의 측면들을 따라 동일한 폭을 가질수 있고, 이는 본 실시예에 따라 원하는 핀 구조체가 형성되기 위해 필요한 치수일 수 있다. 본 단계에서 사용되는 에칭 공정은 본 발명의 기술적 사상에 따라 이방성 에칭(anisotropic etching) 또는 플라즈마 에칭(plasma etching)일 수 있으나 이에 제한되지 않는다.
스페이서(120)를 형성하는 스페이서 물질은 또한 스페이서 물질이 맨드릴들(110-1 및 110-2)을 형성하는 물질에 대해 식각 선택비를 갖는 한 실리콘 산화물에 제한되지 않을 수 있다.
도 1c는 스페이서(120)에 의해 둘러싸인 맨드릴들(110-1 및 110-2)이 기판(100)상에 맨드릴들(110-1 및 110-2)의 측면들에 형성된 스페이서(120)를 남기기 위해, 드라이 에칭과 같은 다른 에칭 공정에 의해 제거된 것을 도시한다. 여기서, 맨드릴들(110-1 및 110-2)을 제거하는 공정은 드라이 에칭에 제한되지 않는다.
도 1d는 스페이서(도 1c의 120)가 길이 방향으로 서로 반대편에 위치하는 2개의 측면들에서 절단되거나 에칭되어 H-형 스페이서(130), 즉, 평면도에서 원하는 치수를 갖는 문자 "H"의 형상을 갖는 스페이서를 형성하는 것을 도시한다. 여기서 도 1a 내지 도 1c에 도시된 석판화, 증착 및 에칭 공정으로 인해 도 1a에 도시된 갭 CD는 H형 스페이서의 임계 치수(이하 "스페이서 CD")로 전달된다는 점에 유의한다.
H형 스페이서(130)의 스페이서 CD는 H형 스페이서(130)의 수평 부분(130H)의 폭을 나타내고, 다음 단계에 형성될, 평면도에서 핀 구조체의 임계 치수를 정의할 갭 CD와 동일할 수 있다. 또한 H 형 스페이서(130)의 수평 부분(130H)의 폭은 H형 스페이서(130)의 수직 부분(103V)의 폭과 같을수 있다.
도 1e는 하드 마스크 층으로서 H형 스페이서(도 1d의 130)를 사용하여 기판(100)을 아래쪽으로 에칭하고, H형 스페이서(도 1d의 130)도 또한 에칭하여 제거함으로써, 기판(100)에 대해 수직인 H형 핀 구조체(140)를 형성하는 것을 도시한다. 이에 따라 핀 구조체(140), 또한 문자 "H"의 형상을 갖는다. 하부 소오스/드레인 영역은 H형 핀 구조체(140) 아래의 기판(100)에 형성된다. 여기서, 스페이서 CD는 H형 핀 구조체의 임계 치수(이하 "핀 CD")로 전달된다.
따라서, 도 1a에 도시된 갭 CD는 최종적으로 핀 CD에 전달되고 정의된다. 즉, 핀 CD는 도 1a에 도시된 갭 CD와 동일하다. 본 명세서에서 H형 핀 구조체(140)를 얻기위해 사용된 에칭 공정은 본 발명의 기술적 사상에 따라 드라이 에칭(dry etching)일 수 있으나, 이에 제한되는 것은 아니다.
도 1a 내지 도 1e를 참조하여 전술한 상기 실시예에서, 수직 전계 효과 트랜지스터를 위한 H형 핀 구조체를 제조하는 방법이 설명되었다. 그러나, 이 방법은 또한 실시예에 따라, 복수의 직선 부분들로 형성된 "E", "X", "+"등과 같은 상이한 2D 형상의 문자, 부호 또는 기호를 갖는 핀 구조체들을 제조하는 데도 적용될 수 있다.
예를 들어, 더하기 부호"+"를 갖는 핀 구조체가 형성될 때, 기판에는 짧은 측면들 사이에 제1 갭을 갖고, 긴 측면들 사이에 제1 갭과 다른 제2 갭을 갖는 4개의 직사각형 맨드릴들이 기판 상에 제공된다. 그리고 스페이서는 맨드릴들의 측면들 상에 형성된다. 또한 전술한 에칭 공정은 플러스 부호를 갖는 핀 구조체를 형성하는데 사용될 수 있다.
전술한 바와 같이, 2D 형상 핀 구조체는 수직 전계 효과 트랜지스터 전류 성능의 측면에서 1D 형상 핀 구조체와 비교할 때 그 영역(예를 들어, 점유 면적)에서 이점을 갖는다. 그러나, 상기 실시예는 개선된 성능을 갖는 수직 전계 효과 트랜지스터들을 갖는 고밀도 수직 전계 효과 트랜지스터 장치를 달성하기 위한 보다 정교한 2D 형상 핀 구조체를 갖는 수직 전계 효과 장치를 얻기에는 충분하지 않을 수 있다.
왜냐하면, 수직 전계 효과 트랜지스터를 위한 핀 구조체를 형성할 때 핀 CD는 10㎚ 미만인 것이 바람직하지만, 본 실시예는 극 자외선(Extreme Ultra Violet, EUV) 석판화 및 에칭에 의해 10㎚ 미만의 갭 CD를 갖는 맨드릴들(110-1 및 110-2)을 석판화 및 에칭하기 어려움으로 인해, 수직 전계 효과 트랜지스터 핀 구조체를 위한 치수를 달성하지 못할 수 있다. 따라서, 수직 전계 효과 트랜지스터 핀 구조체를 제조하는 다른 방법이 아래에 제공된다.
도 2a 내지 도 2f는 일 실시예에 따라 평면도에서 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 다른 방법을 도시한다. 본 실시예에서 제공되는 방법이 이전 실시예의 방법과 유사한 경우, 중복 설명은 이하에서 생략될 수 있다.
도 2a는 도 1a에서와 같이 평면도에서 제1 임계 치수(이하 갭 CD1)를 갖는 제1 갭(GAP CD1)과, 기판(200)상에 맨드릴(210-1)의 짧은 측면이 맨드릴(210-2)의 짧은 측면을 향하여 대칭적으로 형성된 한쌍의 직사각형 형상의 맨드릴들(210-1 및 210-2)이 제공되는 것을 도시한다. 갭 CD1은 맨드릴들(210-1 및 210-2)의 서로 마주보는 2개의 짧은 측면들 사이의 폭을 나타낸다. 그러나 갭 CD1은 이전 실시예의 갭 CD와 달리, 본 실시예에 따라 형성된 핀 구조체의 임계 치수를 정의하지 않을수 있음에 유의한다.
이전 실시예와 같이, 맨드릴들(210-1 및 210-2)의 형상 및 기판(200)에서의 대칭 위치는 본 발명의 기술적 사상에 따라 제한되지 않는다. 따라서, 맨드릴들(210-1 및 210-2)은 사각형과 다른 형상을 가질수 있고, 일 실시예에 따라 짧은 측면들이 아닌 긴 측면들이 서로 마주할 수도 있다.
비록, 기판(200)과, 기판(200)상에 배치된 맨드릴들(220-1 및 210-2)의 단면도는 생략하였으나, 이전 실시예와 같이, 또한, 맨드릴들(210-1 및 210-2)은 석판화 및 에칭 공정을 통해 기판(200)상에 형성될수 있으므로, 맨드릴들(210-1 및 210-2)은 기판(200)으로부터 돌출된 돌출 형상을 가질수 있다. 그러나 다른 방법들이 본 발명의 기술적 사상에 따라 맨드릴들(210-1 및 210-2)을 형성하기 위해 사용될수 있다. 도 2a 내지 도 2f에는 도시되지 않았지만 기판(200)과 맨드릴들(210-1 및 210-2) 사이에 하나 이상의 하드 마스크 층들(도시되지 않음)이 제공될 수도 있다.
이전 실시예의 기판(100)과 같이, 기판(200)은 실리콘(Si), 게르마늄(Ge)등과 같은 단일 원소 반도체 물질 또는 이들의 화합물(SiGe)로 형성될수 있고, 도핑 되거나 도핑되지 않을수 있다. 맨드릴들(210-1 및 210-2)은 실리콘계 유기 물질을 포함하는 스핀 온 하드 마스크 물질로도 형성될수 있다. 하지만, 실시예들이 이에 한정되는 것은 아니며, 본 실시예에 따른 방법의 다음 단계들에서, 맨드릴들(210-1 및 210-2)의 측면들(예를 들어, 측벽)과 전술한 핀 구조체에 형성될 하나 이상의 스페이서들에 대해 맨드릴들(210-1 및 210-2)이 식각 선택비를 갖는 다양한 서로 다른 비정질 실리콘 물질들이 맨드릴들(210-1 및 210-2)을 형성하는데 사용될 수 있다.
도 2b는 맨드릴들(210-1 및 210-2)의 측면들 상에 형성된 제1 스페이서(220-1)를 도시한다. 그러나, 이전 실시예의 스페이서(도 1b 및 도 1c의 120)와 달리, 제1 스페이서(220-1)는 맨드릴들(210-1 및 210-2)의 서로 마주 보는 2개의 짧은 측면들 사이의 갭 CD1을 갖는 제1 갭(도 2a의 GAP CD1)을 완전히 채우지 못한다. 대신에, 제1 스페이서(220-1)는 맨드릴들(210-1 및 210-2)의 측면상에 각각 형성된 2개의 제1 스페이서들(220-1A 및 220-1B)을 포함한다.
제1 스페이서들(220-1A 및 220-1B) 각각은 연결된 구조를 가지고, 제1 스페이서들(220-1A 및 220-1B) 각각은 맨드릴들(210-1 및 210-2)을 둘러싼다. 2개의 제1 스페이서들(220-1A 및 220-1B)의 서로 마주 보는 2개의 짧은 측면들 사이에 제2 임계 치수(이하 "갭 CD2")를 갖는 제2 갭(GAP CD2)이 제공된다. 갭 CD2는 본 실시예에 따라 형성된 핀 구조체의 임계 치수를 정의할 수 있다.
제1 스페이서들(220-1A 및 220-1B)은 맨드릴들(210-1 및 210-2)상에 SiO와 같은 스페이서 물질을 증착하여 맨드릴들(210-1 및 210-2)의 상면들 및 측면들을 덮고, 상면들 상에 증착된 스페이서 물질을 에칭하여 상면들을 노출시키고 맨드릴들(210-1 및 210-2)의 측면들에 스페이서 물질을 남김으로써 형성될 수 있다. 그러나, 여기서, 이전 실시예의 스페이서(도 1b의 120)와 달리, 스페이서 물질은 맨드릴들(210-1 및 210-2)의 사이의 갭 CD1을 갖는 제1 갭(도 2a의 GAP CD1)을 완전히 채우지 않고, 대신에, 본 실시예에 따라 형성될 핀 구조체의 임계 치수를 정의할 수 있는 갭 CD2를 갖는 제2 갭(GAP CD2)을 제공한다.
이전 실시예와 같이, 스페이서 물질을 증착하는 공정은 원자층 증착과 같은 박막 증착 기술에 의해 수행될 수 있지만, 이에 제한되진 않으며, 제1 스페이서들(220-1A 및 220-1B)은 맨드릴들(210-1 및 210-2)의 측면들에 동일한 폭을 가질수 있고, 이는, 원자층 증착과 같은 박막 증착 기술로 인해, 본 실시예에 따라 형성될 핀 구조체를 정의하기 위해 갭 CD1 보다 작을수 있는, 갭 CD2를 확보하는 것이 가능할 수 있다. 본 명세서에서 맨드릴들(210-1 및 210-2)의 상면들 상에 증착된 스페이서 물질을 제거하기 위해 사용된 에칭 공정은 이전 실시예에서와 같이 이방성 에칭 또는 플라즈마 에칭일 수 있지만, 이에 제한되진 않는다.
제1 스페이서(220-1)를 형성하는 스페이서 물질은 또한 본 실시예에 따른 다음 단계에서 제1 스페이서(220-1) 및 맨드릴들(210-1 및 210-2) 상에 형성될 다른 스페이서를 형성하는 물질에 대하여 식각 선택비를 갖는 한, 이 스페이서 물질은 실리콘 산화물로 제한되지 않을수 있다. 그러나 제1 스페이서(220-1)를 형성하는 스페이서 물질은 본 실시예에 따른 맨드릴들(210-1 및 210-2)을 형성하는 물질에 대해 식각 선택비를 갖거나 또는 식각 선택비를 갖지 않을 수 있다.
도 2c는 제2 스페이서(220-2)가 제1 스페이서들(220-1A 및 220-1B)의 측면들 상에 형성된 것을 도시한다. 도 2c는 제2 스페이서(220-2)가 제1 스페이서들(220-1A 및 220-1B)의 서로 마주 보는 2개의 짧은 측면들 사이에 갭 CD2를 갖는 제2 갭(도 2b의 GAP CD2)을 채워서 제2 스페이서(220-2)가 연결된 구조를 갖게 되는 것을 더 도시한다.
제2 스페이서(220-2)는 맨드릴들(210-1 및 210-2) 및 제1 스페이서들(220-1A 및 220-1B) 상에 폴리 실리콘과 같은 스페이서 물질을 증착하여 맨드릴들(210-1 및 210-2) 및 제1 스페이서들(220-1A 및 220-1B)의 상면들 및 측면을 덮고, 상면들에 증착된 스페이서 물질을 에칭하여 외부에 노출시키고 제1 스페이서들(220-1A 및 220-1B)의 측면에 스페이서 물질을 남김으로서 형성될 수 있다. 여기서 제2 스페이서(220-2)는 제1 스페이서들(220-1A 및 220-1B)의 서로 마주 보는 2개의 짧은 측면들 사이에 갭 CD2를 갖는 제2 갭(도 2b의 GAP CD2)을 완전히 채운다는 점에 유의한다.
제2 스페이서(220-2)를 형성하기 위해 스페이서 물질을 증착하는 공정은 도 2b를 참조하여 전술한 제1 스페이서들(220-1A 및 220-1B)을 형성하는데 사용된, 원자층 증착과 같은 박막 증착 기술일 수 있으나, 이에 제한되는 것은 아니다. 제2 스페이서(220-2)는 제1 스페이서들(220-1A 및 220-1B)의 측면들을 따라 동일한 폭을 가질수 있고, 이는 본 실시예에 따라 원하는 핀 구조체가 형성되기 위해 필요한 치수일 수 있다. 맨드릴들(210-1 및 210-2) 및 상면들 상에 증착된 스페이서 물질을 제거하기 위해 본 단계에서 사용된 에칭 공정은 이방성 에칭 또는 플라즈마 에칭일수 있지만, 이에 제한되는 것은 아니다.
제2 스페이서(220-2)를 형성하는 스페이서 물질은 맨드릴들(210-1 및 210-2)을 형성하는 물질 및 제1 스페이서들(220-1A 및 220-1B)을 형성하는 스페이서 물질에 대하여 식각 선택비를 갖는 한 폴리 실리콘으로 제한되지 않을수 있다.
도 2d는 도 2c의 맨드릴들(210-1 및 210-2) 및 맨드릴들(210-1 및 210-2)의 측면들 상에 형성된 제1 스페이서들(220-1A 및 220-1B)이 예를 들어, 드라이 에칭과 같은 에칭 공정에 의해 제거되어, 기판(200)상에 제1 스페이서들(220-1A 및 220-1B)의 측면들에 형성된 제2 스페이서(220-2)가 남겨진 것을 도시한다. 여기서, 맨드릴들(210-1 및 210-2) 및 제1 스페이서들(220-1A 및 220-1B)을 제거하는 공정은 드라이 에칭으로 제한되지 않는다.
도 2e는 제2 스페이서(도 2d의 220-2)가 길이 방향으로 서로 다른 반대 편에 위치하는 측면들에서 절단되거나 에칭되어 이전 실시예의 H형 스페이서(도 1d의 130)와 유사한 H형 스페이서(230)를 형성하는 것을 도시한다. 이 H 형상은 본 명세서에서 형성된 핀 구조체의 형상과 동일하다.
여기서, 도 2b에 도시된 갭 CD2는 도 2a 내지 도 2d에 도시된 석판화, 증착 및 에칭 공정으로 인해 도 2e의 H형 스페이서(230)의 임계 치수(이하 "스페이서 CD2")로 전달된다. H형 스페이서(230)의 스페이서 CD2는 수평 부분(230H)의 폭을 나타내고, 다음 단계에서 형성될, 핀 구조체의 임계 치수를 정의할 갭 CD2와 동일할 수 있다. 또한, H형 스페이서(230)의 수평 부분(230H)의 폭은 H형 스페이서(230)의 수직 부분(230V)의 폭과 동일할 수 있다.
도 2f는 하드 마스크 층으로서 H형 스페이서(도 2e의 230)를 사용하여 기판(200)을 아래쪽으로 에칭하고, H형 스페이서(도 2e의 230)도 또한 에칭하여 제거함으로써, 기판(200)에 대해 수직인 H형 핀 구조체(240)를 형성하는 것을 도시한다. 이에 따라 핀 구조체(240), 또한 문자 "H"의 형상을 갖는다. 하부 소오스/드레인 영역은 H형 구조체 아래의 기판(200)에 형성된다.
여기서 도 2e에 도시된 스페이서 CD2는 H형 구조체(240)의 임계 치수(이하 "핀 CD2")로 전달된다. 따라서, 도 2b에 도시된 갭 CD2는 최종적으로 핀 CD2로 전달되고 정의된다. 즉, H형 핀 구조체(240)의 핀 CD2는 도 2b에 도시된 갭 CD2와 동일하다. 본 명세서에서 H형 핀 구조체(240)를 얻기위해 사용된 에칭 공정은 드라이 에칭일 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 2a 내지 도 2f를 참조하여 전술한 본 실시예에서, 수직 전계 효과 트랜지스터를 위한 다른 H형 핀 구조체가 제조되었다. 그러나, 이전 실시예에서 설명된 바와 같이, 본 발명의 기술적 사상은 실시예에 따라 "E", "X", "+"등과 같은 상이한 2D 형상의 문자 또는 기호를 갖는 핀 구조체들을 제조하는데 적용할 수 있다.
여기서, 이전 실시예는 하나의 스페이서, 예를 들어 스페이서(도 1c의 120)를 사용하여 2D 형상, 예를 들어, 문자 H 형상을 갖는 핀 구조체를 형성하지만, 본 실시예는 2개의 상이한 스페이서들, 예를 들어, 제1 스페이서(220-1) 및 제2 스페이서(220-2)를 사용하여 동일한 2D형상을 갖는 핀 구조체를 형성한다는 점에 유의한다.
또한, 이전 실시예는 기판상에 더 작은 갭 CD를 갖는 맨드릴을 석판화 및 에칭하기 어려움으로 인해 평면도에서 10㎚미만의 임계 치수를 갖는 핀 구조체를 형성하지 못할 수 있지만, 본 실시예는 이러한 핀 구조체를 형성할 수 있고, 이에 따라, 2개의 상이한 스페이서들 중 제1 스페이서의 형성으로 인해 기판 상에 더 작은 갭 CD를 가지는 것이 가능하므로 개선된 성능을 갖는 수직 전계 효과 트랜지스터를 달성할 수 있다.
도 2a 내지 도 2f를 참조하여 전술한 상기 실시예에서, 수직 전계 효과 트랜지스터를 위한 H형 핀 구조체를 제조하는 다른 방법이 설명되었다. 그러나, 이전 실시예의 방법과 같은 방법은 또한 실시예들에 따라, 복수의 직선 부분들로 형성된 "E", "X", "+"등과 같은 상이한 2D형상의 문자, 부호 또는 기호를 갖는 핀 구조체들을 제조하는데 적용할 수 있다.
예를 들어, 더하기 부호 "+"를 갖는 핀 구조체가 형성될때, 기판에는 짧은 측면들 사이에 제1 갭을 갖고, 긴 측면들 사이에 또 다른 제1 갭을 갖는 4개의 직사각형 맨드릴들이 기판상에 제공된다. 그리고 복수의 제1 스페이서들은 맨드릴들의 측면들 상에 형성되고, 짧은 면들 사이에 제2 갭 및 긴 측면들 사이에 제2 갭이 위치한다.
또한 상기 실시예들에서, H형 구조체는 직사각형 맨드릴들을 사용하여 제조되지만, 각각의 맨드릴들은 직사각형 형상의 맨드릴들의 각 정점(예를 들어, 모서리)이 둥근 둥근 직사각형 형상을 가질수 있기에, 나중에 형성된 스페이서들은 또한 둥근 직사각형 형상을 가질수 있다. 따라서, 맨드릴들 및 스페이서들을 사용하여 둥근 직사각형 형상으로 형성된 핀 구조체는 정확한 H 형상이 아니며, 후술하는 바와 같이 둥글거나 변형된 H 형상의 문자를 가질수 있다.
도 3a 내지 도 3f는 일 실시예에 따른 평면도의 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 다른 방법을 도시한다.
도 3a 내지 도 3f는, 둥근 또는 변형된 문자 H 형상을 갖는 핀 구조체(340)가 각각 둥근 직사각형 형상(rounded-rectangular shape)을 갖는 한쌍의 맨드릴들(310-1 및 310-2) 및 한쌍의 스페이서들(320-1A 및 320-1B)을 사용하여 형성되는 것을 도시한다.
또한, 본 실시예에서, 제2 스페이서(320-2)는 2개의 둥근 사각형들이 연결된 형상을 갖는다. 또한, 이전 실시예에서와 같이, 맨드릴들(310-1 및 310-2) 사이에 동일한 갭 CD1, 제1 스페이서들(320-1A 및 320-1B) 사이에 동일한 갭 CD2, 동일한 스페이서 CD2 및 동일한 핀 CD2를 제공한다.
둥근 직사각형 형상이 형성되는, 이유는, 맨드릴들(310-1 및 310-2)이 기판(300)상에 형성될 때 정확한 모서리가 직각인 직사각형 형상이 아니라 모서리가 둥근 직사각형 형상을 취할수 있고, 제1 스페이서들(320-1A 및 320-1B) 및 제2 스페이서(320-2)가 예를 들어, 원자층 증착과 같은 박막 증착 기술을 사용하여 형성되기 때문이다. 이렇게 원자층 증착과 같은 박막 기술을 사용하여 제1 스페이서들(320-1A 및 320-1B) 및 제2 스페이서(320-2)를 형성할 경우, 각각의 맨드릴들(310-1 및 310-2)의 측면에 대응되도록 제1 스페이서들(320-1A 및 320-1B)이 컨포멀(conformal) 증착되고, 각각의 스페이서들(320-1A 및 320-1B)의 측면에 대응되도록 제2 스페이서(320-2)가 컨포멀 하게 증착 되기 때문이다.
따라서, 도 3b 및 도 3c에 도시된 바와 같이, 제1 스페이서(320-1A)의 직선 부분(A) 및 둥근 부분(B)은 동일한 폭을 가질수 있고, 제2 스페이서(320-2)의 직선 부분(C) 및 둥근 부분(D)은 둥근 H형 스페이서(330)의 임계 치수와 같을 수 있는 동일한 폭을 가질수도 있으며, 이는 평면도에서 볼 때 둥근 H형 핀 구조체(340)의 임계 치수와 동일하다.
또한, 도 3f에 도시된 둥근 H 형 핀 구조체(340)의 직선 부분(E) 및 둥근 부분(F)은 동일한 폭을 가질수 있다. 따라서, 둥근 H형 핀 구조체(340)는 H형 핀 구조체(도 2f의 240)보다 더 나은 전류 성능 경로를 가질수 있다.
맨드릴들(310-1 및 310-2), 제1 스페이서들(320-1A 및 320-1B), 제2 스페이서(320-2), 둥근 H형 스페이서(330) 및 둥근 H형 핀 구조체(340)를 형성하는 물질들 및 공정들은 전술한 실시예와 같거나 유사하므로, 본 명세서에서 중복되는 설명은 생략한다.
도 1a 내지 도1e, 도 2a 내지 도 2f 및 도 3a 내지 도 3f를 참조하여 전술된 단계들의 앞이나, 중간 또는 이후에 추가 단계들이 제공될수 있으며, 전술한 하나 이상의 단계들 중 하나 이상의 단계들 또는 부분들이 기술적 사상의 추가 실시예들을 위해 대체, 생략, 제거 또는 이동될 수 있는 것으로 이해될 것이다.
예를 들어, 제2 스페이서(220-2)의 형상을 갖는 핀 구조체가 형성될 때, 도 2e의 단계는 생략될 수 있고, 도 2f의 단계에서 하드 마스크 층으로서 도 2e의 H형 스페이서(230)를 사용하여 기판(200)을 아래로 에칭하는 프로세스는 도 2d의 단계에서 수행될 수 있다. 즉, 맨드릴들(210-1 및 210-2) 및 제1 스페이서들(220-1A 및 220-1B)이 제거된 후, 제2 스페이서(220-2)가 제거되기 전에 제2 스페이서(220-2)를 하드 마스크 층으로서 기판(200)의 아래로 에칭하여 제2 스페이서(220-2)의 형상을 갖는 핀 구조체를 형성할 수 있다. 이러한 방법은 플러스 기호"+"와 같은 상이한 2D형상을 갖는 핀 구조체가 기판 상에 4개의 맨드릴들을 사용하여 형성될 때 적용될 수 있다.
전술한 내용은 모범적인 실시예들이고 이를 제한하는것으로 해석되어서는 안된다. 비록 몇몇 모범적인 실시예들이 설명되었지만, 당업자는 본 발명의 기술적 사상을 실질적으로 벗어나지 않으면서 전술한 실시예들에서 많은 수정이 가능하다는 것을 쉽게 인식할것이다.
100, 200, 300: 기판 110, 210, 310: 맨드릴
120, 220, 320: 스페이서 130, 230: H형 스페이서
140, 240: H 형 핀 구조체 330: 둥근 H형 스페이서
340: 둥근 H형 핀 구조체

Claims (10)

  1. 기판 상에 맨드릴들(mandrels)을 형성하되, 상기 맨드릴들은 상기 맨드릴들 사이에 적어도 하나의 제1 갭을 갖도록 형성되고;
    상기 맨드릴들의 측면들 상에 제1 스페이서들을 각각 형성하되, 상기 제1 스페이서들은 상기 제1 스페이서들 사이에 적어도 하나의 상기 제1 갭보다 작은 제2 갭을 갖도록 형성되고;
    상기 제1 스페이서들의 측면들에 제2 스페이서를 형성하고;
    상기 맨드릴들 및 상기 제1 스페이서들을 제거하여 상기 제1 스페이서들의 상기 측면들 상에 형성된 상기 제2 스페이서를 남기고;
    상기 나머지 제2 스페이서가 핀 구조체와 동일한 2차원(2D)형상을 갖도록 하는 미리 정한 부분에서 상기 제1 스페이서들의 측면들 상에 형성된 상기 제2 스페이서를 제거하고;
    상기 나머지 제2 스페이서 아래 부분의 기판에 핀 구조체를 형성하도록 상기 나머지 제2 스페이서 아래 부분을 제외하고 상기 기판의 일부를 제거하는 것을 포함하는 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  2. 제 1항에 있어서,
    상기 제2 갭은 상기 제1 스페이서들의 측면들 중 일 측면에 형성된 부분의 상기 제2 스페이서의 폭과 동일하고,
    상기 제2 갭은 핀 구조체를 형성하는 상기 나머지 제2 스페이서의 아래 부분에서 상기 기판의 폭과 동일한 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  3. 제 2항에 있어서,
    상기 맨드릴들의 측면들 상에 상기 제1 스페이서를 형성하는 것은 원자층 증착(ALD)에 의해 수행되는 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  4. 제 1항에 있어서,
    상기 제1 스페이서들의 측면들에 상기 제2 스페이서를 형성하는 것은, 상기 제2 스페이서의 폭이, 상기 제1 스페이서들 사이에 형성된 상기 제2 갭과 동일하도록 상기 제1 스페이서들의 측면들을 따라 상기 제2 스페이서를 형성하는 것을 포함하되,
    상기 제2 갭은 상기 제2 스페이서로 완전히 채워지는 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  5. 제 1항에 있어서,
    상기 맨드릴들의 측면들 상에 상기 제1 스페이서들을 형성하는 것은
    상기 맨드릴들의 상면 및 측면들 상에 제1 스페이서들을 형성하고,
    상기 맨드릴들의 상면들의 일 부분에서 상기 제1 스페이서들을 에칭하여 상기 제1 스페이서의 다른 부분이 상기 맨드릴들의 측면들에 남겨지고, 상기 맨드릴들의 상면들이 외부에 노출되는 것을 포함하는 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  6. 제 5항에 있어서,
    상기 제1 스페이서들의 측면들 상에 상기 제2 스페이서를 형성하는 것은,
    상기 맨드릴들의 상면들 및 상기 제1 스페이서들의 상면 및 측면들 상에 상기 제2 스페이서를 형성하고;
    상기 맨드릴들의 상면들 상에 일 부분 및 상기 제1 스페이서들의 상면들에 상기 제2 스페이서를 에칭하여 상기 제2 스페이서의 다른 부분이 상기 제1 스페이서들의 측면들에 남겨지는 것을 포함하는 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  7. 제 6항에 있어서,
    상기 제2 스페이서는 상기 맨드릴들 및 상기 제1 스페이서들을 형성하는 물질들에 대해 식각 선택비를 갖는 물질로 형성되는 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  8. 제 1항에 있어서,
    상기 맨드릴들 각각은 모서리가 둥근 직사각형 형상(rounded-rectangular shape)을 가지고,
    상기 제1 스페이서들은 평면도에서 상기 제1 스페이서가 동일한 폭을 갖도록 상기 맨드릴들의 측면들 상에 컨포멀(conformally)하게 형성되고,
    상기 제2 스페이서는 둥근 코너 부분 및 직선 부분이 동일한 폭을 가지며 상기 제2 스페이서가 상기 제1 스페이서들의 측면들 상에 컨포멀하게 형성되는 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  9. 기판 상에 맨드릴들(mandrels)을 형성하되, 상기 맨드릴들은 상기 맨드릴들 사이에 적어도 하나의 제1 갭을 갖도록 형성되고;
    상기 맨드릴들의 측면들 상에 제1 스페이서들을 각각 형성하되, 상기 제1 스페이서들은 상기 제1 스페이서들 사이에 적어도 하나의 상기 제1 갭보다 작은 제2 갭을 갖도록 형성되고;
    상기 제1 스페이서들의 측면들에 제2 스페이서를 형성하고;
    상기 맨드릴들 및 상기 제1 스페이서들을 제거하여 상기 제2 스페이서를 남기고, 상기 제2 스페이서를 하드 마스크 층으로 사용하여 상기 제2 스페이서 아래 부분을 제외한 상기 기판의 일 부분을 제거하고;
    상기 제2 스페이서 아래의 상기 기판이 핀 구조체를 형성하도록 상기 제2 스페이서를 제거하는 것을 포함하는 수직 전계 효과 트랜지스터를 위한 핀 구조체를 제조하는 방법.
  10. 평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체로서,
    상기 핀 구조체는 동일한 폭을 갖는 복수의 직선 부분 들을 포함하는 수직 전계 효과 트랜지스터를 위한 핀 구조체.
KR1020200027519A 2019-06-18 2020-03-05 평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체 KR20200144455A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962862829P 2019-06-18 2019-06-18
US62/862,829 2019-06-18
US16/775,550 2020-01-29
US16/775,550 US11271091B2 (en) 2019-06-18 2020-01-29 Fin structure for vertical field effect transistor having two-dimensional shape in plan view

Publications (1)

Publication Number Publication Date
KR20200144455A true KR20200144455A (ko) 2020-12-29

Family

ID=74039408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200027519A KR20200144455A (ko) 2019-06-18 2020-03-05 평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체

Country Status (1)

Country Link
KR (1) KR20200144455A (ko)

Similar Documents

Publication Publication Date Title
US8486769B2 (en) Method for forming metrology structures from fins in integrated circuitry
US9431265B2 (en) Fin cut for tight fin pitch by two different sit hard mask materials on fin
US9859148B2 (en) Semiconductor device and method for fabricating the same
US8445973B2 (en) Fin transistor structure and method of fabricating the same
US20170054027A1 (en) Wimpy finfet devices and methods for fabricating the same
KR20180082317A (ko) 반도체 장치의 제조 방법
US10319597B2 (en) Semiconductor device with particular fin-shaped structures and fabrication method thereof
US20220416049A1 (en) Semiconductor structure and fabrication method thereof
US20150035081A1 (en) Inverse side-wall image transfer
US9508713B2 (en) Densely spaced fins for semiconductor fin field effect transistors
US9466699B2 (en) Manufacturing method for vertical channel gate-all-around MOSFET by epitaxy processes
US11271091B2 (en) Fin structure for vertical field effect transistor having two-dimensional shape in plan view
US12009262B2 (en) Semiconductor device having planar transistor and FinFET
US8021989B2 (en) Method for high topography patterning
US11296210B2 (en) Symmetrical two-dimensional fin structure for vertical field effect transistor and method for manufacturing the same
US11532482B2 (en) High-density semiconductor device
JP2019530229A (ja) ２０ｎｍ未満のフィンピッチのための新規の自己整合４重パターニングプロセス
US10566207B2 (en) Semiconductor manufacturing methods for patterning line patterns to have reduced length variation
KR20200144455A (ko) 평면도에서 2차원 형상을 갖는 수직 전계 효과 트랜지스터를 위한 핀 구조체
CN110233108A (zh) 一种围栅器件及其制造方法
KR20210042796A (ko) 수직 전계 효과 트랜지스터를 위한 대칭적인 2차원 핀 구조체 및 수직 전계 효과 트랜지스터를 위한 대칭적인 2차원 핀 구조체의 제조 방법
CN110729245A (zh) 一种半导体器件及其制造方法
CN117293090B (zh) 自对准晶体管的制备方法、自对准晶体管、器件及设备
CN111613532B (zh) 一种场效应管的形成方法和场效应管
CN105870014B (zh) 一种鳍的形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal