KR20200144209A - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200144209A
KR20200144209A KR1020190071903A KR20190071903A KR20200144209A KR 20200144209 A KR20200144209 A KR 20200144209A KR 1020190071903 A KR1020190071903 A KR 1020190071903A KR 20190071903 A KR20190071903 A KR 20190071903A KR 20200144209 A KR20200144209 A KR 20200144209A
Authority
KR
South Korea
Prior art keywords
lower electrode
metal dopant
supporter pattern
region
semiconductor device
Prior art date
Application number
KR1020190071903A
Other languages
English (en)
Inventor
박영림
안세형
강상열
안창무
정규호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190071903A priority Critical patent/KR20200144209A/ko
Priority to US16/781,151 priority patent/US11069768B2/en
Priority to CN202010552109.1A priority patent/CN112103290A/zh
Publication of KR20200144209A publication Critical patent/KR20200144209A/ko
Priority to US17/342,610 priority patent/US11527604B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L27/10817—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H01L27/10835—
    • H01L27/10855—
    • H01L27/10858—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

하부 전극과 커패시터 유전막 사이의 계면 엔지니어링(engineering)을 통해, 소자의 성능 및 신뢰성을 향상시킬 수 있는 반도체 장치를 제공하는 것이다. 기판 상의 랜딩 패드, 랜딩 패드 상에, 랜딩 패드와 연결되고, 외측부와 외측부 내의 내측부를 포함하는 하부 전극으로, 외측부는 제1 영역과, 제2 영역을 포함하는 하부 전극, 하부 전극 상에, 외측부의 제1 영역을 따라 연장되는 유전막, 및 유전막 상의 상부 전극을 포함하고, 하부 전극은 외측부에 도핑된 금속 도펀트를 포함하고, 외측부의 제1 영역에서 금속 도펀트의 농도는 외측부의 제2 영역에서 금속 도펀트의 농도와 다르다.

Description

반도체 장치 및 이의 제조 방법{Semiconductor device and method for fabricating thereof}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것으로, 좀 더 구체적으로 데이터 저장 소자로 커패시터를 이용하는 반도체 장치 및 이의 제조 방법에 관한 것이다.
최근 반도체 소자는 대용량화 및 고집적화되면서, 디자인 룰(design rule)도 지속적으로 감소하고 있다. 이와 같은 경향은 메모리 반도체 소자 중의 하나인 DRAM에서도 나타나고 있다. DRAM 장치가 동작하기 위해서는 하나의 셀마다 일정한 수준 이상의 커패시턴스(정전 용량, capacitance)가 필요하다.
커패시턴스의 증가는 커패시터에 저장되는 전하의 양을 증가시켜, 반도체 장치의 리프레쉬(refresh) 특성을 개선시킨다. 개선된 반도체 장치의 리프레쉬 특성은 반도체 장치의 수율을 향상시킬 수 있다.
커패시턴스를 증가시키기 위해, 높은 유전 상수를 갖는 유전막을 커패시터에 활용하거나, 커패시터의 하부 전극과 유전막의 접촉 면적을 증가시키는 방법이 연구되고 있다.
본 발명이 해결하려는 과제는, 하부 전극과 커패시터 유전막 사이의 계면 엔지니어링(engineering)을 통해, 소자의 성능 및 신뢰성을 향상시킬 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 해결하려는 다른 과제는, 하부 전극과 커패시터 유전막 사이의 계면 엔지니어링(engineering)을 통해, 소자의 성능 및 신뢰성을 향상시킬 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 태양(aspect)은 기판 상의 랜딩 패드, 랜딩 패드 상에, 랜딩 패드와 연결되고, 외측부와 외측부 내의 내측부를 포함하는 하부 전극으로, 외측부는 제1 영역과, 제2 영역을 포함하는 하부 전극, 하부 전극 상에, 외측부의 제1 영역을 따라 연장되는 유전막, 및 유전막 상의 상부 전극을 포함하고, 하부 전극은 외측부에 도핑된 금속 도펀트를 포함하고, 외측부의 제1 영역에서 금속 도펀트의 농도는 외측부의 제2 영역에서 금속 도펀트의 농도와 다르다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 태양은 기판 상의 랜딩 패드, 랜딩 패드 상에, 랜딩 패드와 연결되고, 기판의 두께 방향으로 연장되는 하부 전극, 하부 전극의 일부와 접촉하는 적어도 하나 이상의 서포터 패턴, 하부 전극의 외부 표면과, 서포터 패턴의 외부 표면을 따라 연장되는 유전막, 및 유전막 상의 상부 전극을 포함하고, 하부 전극은 하부 전극의 외부 표면의 적어도 일부를 따라 도핑된 금속 도펀트를 포함하고, 하부 전극과 상기 유전막 사이에서의 금속 도펀트의 농도는 하부 전극과 서포터 패턴 사이에서의 금속 도펀트의 농도보다 크다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 또 다른 태양은 기판 상의 랜딩 패드, 랜딩 패드 상에, 랜딩 패드의 적어도 일부를 노출시키는 식각 정지막, 식각 정지막 상에, 식각 정지막과 이격되어 배치되고, 제1 두께를 갖는 제1 서포터 패턴, 제1 서포터 패턴 상에, 제1 서포터 패턴과 이격되어 배치되고, 제1 두께보다 큰 제2 두께를 갖는 제2 서포터 패턴, 랜딩 패드 상에, 식각 정지막, 제1 서포터 패턴 및 제2 서포터 패턴과 접촉하는 측벽을 포함하는 하부 전극, 하부 전극, 제1 서포터 패턴 및 제2 서포터 패턴의 프로파일을 따라 연장되는 유전막, 및 유전막 상의 상부 전극을 포함하고, 하부 전극은 하부 전극의 측벽의 일부를 따라 도핑된 금속 도펀트를 포함하고, 하부 전극과 제2 서포터 패턴 사이의 하부 전극의 측벽은 금속 도펀트가 없는 부분을 포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 반도체 장치 제조 방법의 일 태양은 랜딩 패드 상에 하부 전극을 형성하고, 하부 전극의 측벽의 일부와 접촉하는 서포터 패턴을 형성하고, 하부 전극의 프로파일 및 서포터 패턴의 프로파일을 따라 금속 도펀트를 포함하는 계면층을 형성하고, 열처리를 통해, 금속 도펀트를 하부 전극 내로 확산시키고, 열처리 후에, 남아 있는 계면층을 제거하고, 하부 전극의 프로파일 및 서포터 패턴의 프로파일을 따라 유전막을 형성하고, 유전막 상에 상부 전극을 형성하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2는 도 1의 하부 전극, 서포터 패턴들 및 식각 정지막을 도시한 도면이다.
도 3은 도 1의 점선 부분을 확대한 도면이다.
도 4는 도 2의 Line A를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다.
도 5는 도 2의 Line B를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다.
도 6은 도 2의 Line C를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다.
도 7은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 8은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 9는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 10은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 11은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 13은 하부 전극의 외부 표면 부근에서 금속 도펀트의 농도 변화를 개략적으로 도시한 그래프이다.
도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 15는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 16 내지 도 21은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 2는 도 1의 하부 전극, 서포터 패턴들 및 식각 정지막을 도시한 도면이다. 도 3은 도 1의 점선 부분을 확대한 도면이다. 도 4는 도 2의 Line A를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다. 도 5는 도 2의 Line B를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다. 도 6은 도 2의 Line C를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다.
도 1 내지 도 3을 참고하면, 몇몇 실시예들에 따른 반도체 장치는 랜딩 패드(120), 식각 정지막(130), 하부 서포터 패턴(140), 상부 서포터 패턴(150), 하부 전극(200), 커패시터 유전막(250) 및 상부 전극(260)을 포함할 수 있다.
랜딩 패드(120)는 기판(100) 상에 배치될 수 있다. 랜딩 패드(120)는 기판(100)과 연결될 수 있다. 랜딩 패드(120)는 기판(100) 상 또는 기판(100) 내에 형성된 도전성 영역과 전기적으로 연결될 수 있다.
랜딩 패드(120)는 스토리지 컨택(115)을 매개로 기판(100)과 연결될 수 있다. 랜딩 패드(120)는 스토리지 컨택(115) 상에 배치될 수 있다.
층간 절연막(110)은 기판(100) 상에 배치될 수 있다. 스토리지 컨택(115) 및 랜딩 패드(120)는 기판(100) 상의 층간 절연막(110) 내에 배치될 수 있다.
기판(100)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있으나, 이에 한정되는 것은 아니다. 이하의 설명에서, 기판(100)은 실리콘 기판인 것으로 설명한다.
층간 절연막(110)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화막(SiON), 실리콘 산탄질화막(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
스토리지 컨택(115)은 예를 들어, 불순물이 도핑된 반도체 물질, 도전성 실리사이드 화합물, 도전성 금속 질화물 및 금속 중 적어도 하나를 포함할 수 있다. 랜딩 패드(120)는 예를 들어, 불순물이 도핑된 반도체 물질, 도전성 실리사이드 화합물, 도전성 금속 질화물 및 금속 중 적어도 하나를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 랜딩 패드(120)는 텅스텐(W)을 포함할 수 있다.
식각 정지막(130)은 층간 절연막(110) 상에 배치될 수 있다. 식각 정지막(130)은 랜딩 패드(120)의 적어도 일부를 노출시킬 수 있다.
일 예로, 식각 정지막(130)은 랜딩 패드(120) 상에 배치될 수 있다. 식각 정지막(130)은 하부 전극 홀(130h)을 포함할 수 있다. 하부 전극 홀(130h)은 랜딩 패드(120)의 적어도 일부를 노출시킬 수 있다.
식각 정지막(130)은 예를 들어, 실리콘 질화물, 실리콘 탄산화물(SiCO), 실리콘 산질화물(SiON), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 하나를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 식각 정지막(130)은 실리콘 탄질화물(SiCN) 또는 실리콘 질화물을 포함할 수 있다.
하부 전극(200)은 랜딩 패드(120) 상에 배치될 수 있다. 하부 전극(200)은 랜딩 패드(120)와 연결된다.
하부 전극(200)은 기판(100)의 두께 방향인 제2 방향(DR2)로 길게 연장될 수 있다. 하부 전극(200)이 제2 방향(DR2)으로 연장된 길이는 하부 전극(200)이 제1 방향(DR1)으로 연장되는 길이보다 크다. 또는, 하부 전극(200)이 제2 방향(DR2)으로 연장된 길이는 하부 전극(200)의 제1 방향(DR1)의 폭보다 크다. 하부 전극(200)은 예를 들어, 필라 형태의 모양을 가질 수 있다.
여기에서, 제2 방향(DR2)은 기판(100)의 두께 방향과 나란한 방향을 의미한다. 제1 방향(DR1)은 제2 방향(DR2)과 교차하고, 기판(100)의 상면 또는 층간 절연막(110)의 상면과 나란한 방향을 의미한다.
하부 전극(200)은 하부 전극(200)의 형태를 정의하는 외부 표면(200s)을 포함할 수 있다. 하부 전극의 외부 표면(200s)은 랜딩 패드(120)의 상면과 마주보는 바닥면(200bs)와, 제2 방향(DR2)으로 길게 연장되는 측벽(200ss)와, 하부 전극의 바닥면(200bs)와 마주보는 상면(200us)를 포함할 수 있다. 하부 전극의 측벽(200ss)은 하부 전극의 바닥면(200bs)과 하부 전극의 상면(200us)을 연결한다.
몇몇 실시예들에 따른 반도체 장치에서, 하부 전극(200)의 일부는 하부 전극 홀(130h) 내에 배치될 수 있다. 하부 전극(200)은 하부 전극 홀(130h)을 지나, 랜딩 패드(120)와 연결될 수 있다. 예를 들어, 하부 전극의 측벽(200ss)의 일부는 식각 정지막(130)과 접촉할 수 있다.
하부 전극(200)은 예를 들어, 도핑된 반도체 물질, 도전성 금속 질화물(예를 들어, 티타늄 질화물, 탄탈륨 질화물 또는 텅스텐 질화물 등), 금속(예를 들어, 루세늄, 이리듐, 티타늄 또는 탄탈륨 등), 및 도전성 금속 산화물(예를 들어, 산화 이리듐 등) 등을 포함할 수 있지만, 이에 제한되는 것은 아니다. 이하의 설명에서, 하부 전극(200)은 티타늄 질화물(TiN)을 포함하는 것으로 설명한다.
하부 전극(200)은 금속 도펀트를 포함할 수 있다. 금속 도펀트는 하부 전극(200) 내 및/또는 하부 전극의 외부 표면(200s)에 도핑되어 있을 수 있다.
금속 도펀트는 예들 들어, 주석(Sn), 몰리브덴(Mo), 나이오븀(Nb), 탄탈륨(Ta), 인듐(In), 니켈(Ni), 코발트(Co), 텅스텐(W), 티타늄(Ti), 바나듐(V), 인(P), 비소(As), 안티모니(Sb), 비스무트(Bi) 및 루테늄(Ru) 중 적어도 하나를 포함할 수 있다. 금속 도펀트는 하부 전극(200)에 포함된 금속과 다른 금속일 수 있다. 예를 들어, 하부 전극(200)이 티타늄 질화물(TiN)을 포함할 경우, 하부 전극(200)에 도핑된 금속 도펀트는 상술한 금속 도펀트 중 티타늄(Ti)을 제외한 금속을 포함할 수 있다.
하부 전극(200)과 금속 도펀트에 관한 설명은 이후에 자세히 설명한다.
하부 서포터 패턴(140)은 식각 정지막(130) 상에 배치될 수 있다. 하부 서포터 패턴(140)은 식각 정지막(130)과 제2 방향(DR2)으로 이격되어 있다. 하부 서포터 패턴(140)은 하부 전극(200)과 접촉할 수 있다. 하부 서포터 패턴(140)은 하부 전극의 측벽(200ss)의 일부와 접촉할 수 있다. 하부 서포터 패턴(140)은 제1 방향(DR1)으로 연장되는 외부 표면(140s)을 포함할 수 있다. 하부 서포터 패턴의 외부 표면(140s)은 서로 마주보는 상면(140us)와 바닥면(140bs)을 포함할 수 있다.
상부 서포터 패턴(150)은 하부 서포터 패턴(140) 상에 배치될 수 있다. 상부 서포터 패턴(150)은 하부 서포터 패턴(140)과 제2 방향(DR2)으로 이격되어 있다. 상부 서포터 패턴(150)은 하부 전극(200)과 접촉할 수 있다. 상부 서포터 패턴(150)은 하부 전극의 측벽(200ss)의 일부와 접촉할 수 있다. 상부 서포터 패턴(150)은 제1 방향(DR1)으로 연장되는 외부 표면(150s)을 포함할 수 있다. 상부 서포터 패턴의 외부 표면(150s)은 서로 마주보는 상면(150us)와 바닥면(150bs)을 포함할 수 있다. 일 예로, 상부 서포터 패턴의 상면(150us)는 하부 전극의 상면(200us)와 동일 평면에 놓일 수 있다. 다른 예로, 상부 서포터 패턴의 상면(150us)는 하부 전극의 상면(200us)보다 기판(100)에서 멀어지는 방향으로 돌출되어 있을 수도 있다. 이하의 설명에서, 상부 서포터 패턴의 상면(150us)는 하부 전극의 상면(200us)와 동일 평면에 놓이는 것으로 설명한다.
하부 서포터 패턴(140) 및 상부 서포터 패턴(150)은 각각 예를 들어, 실리콘 질화물, 실리콘 탄산화물(SiCO), 실리콘 산질화물(SiON), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 하나를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 하부 서포터 패턴(140) 및 상부 서포터 패턴(150)은 각각 실리콘 탄질화물(SiCN) 또는 실리콘 질화물을 포함할 수 있다.
몇몇 실시예들에 따른 반도체 장치에서, 하부 서포터 패턴(140)의 제2 방향(DR2)으로의 두께(t11)은 상부 서포터 패턴(150)의 제2 방향(DR2)으로의 두께(t12)보다 작을 수 있다.
도시된 것과 달리, 몇몇 실시예들에 따른 반도체 장치는 하부 서포터 패턴(140) 및 상부 서포터 패턴(150) 중 하나만 포함할 수도 있다. 또는, 몇몇 실시예들에 따른 반도체 장치는 추가적인 서포터 패턴을 포함할 수도 있다.
커패시터 유전막(250)은 하부 전극(200) 상에 배치될 수 있다. 커패시터 유전막(250)은 하부 전극의 외부 표면(200s), 상부 서포터 패턴의 외부 표면(150s), 상부 서포터 패턴의 외부 표면(150s) 및 식각 정지막의 상면(130s)을 따라 형성될 수 있다. 커패시터 유전막(250)은 하부 전극(200), 상부 서포터 패턴(150), 하부 서포터 패턴(140) 및 식각 정지막(130)의 프로파일을 따라 연장될 수 있다.
하부 서포터 패턴(140) 및 상부 서포터 패턴(150)은 하부 전극(200)과 접촉하므로, 커패시터 유전막(250)은 하부 서포터 패턴(140) 및 하부 전극(200) 사이와, 상부 서포터 패턴(150) 및 하부 전극(200) 사이로 연장되지 않는다. 또한, 커패시터 유전막(250)은 식각 정지막(130) 및 하부 전극(200) 사이로 연장되지 않는다
몇몇 실시예들에 따른 반도체 장치에서, 커패시터 유전막(250)은 하부 전극(200)과 접촉할 수 있다. 커패시터 유전막(250)은 상부 서포터 패턴의 외부 표면(150s), 하부 서포터 패턴의 외부 표면(140s) 및 식각 정지막의 상면(130s)과 접촉할 수 있다.
커패시터 유전막(250)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 납 아연 니오브산염(lead zinc niobate) 및 이들의 조합 중에서 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 커패시터 유전막(250)은 단일막인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
몇몇 실시예들에 따른 반도체 장치에서, 커패시터 유전막(250)은 지르코늄 산화물(zirconium oxide), 알루미늄 산화물(aluminum oxide) 및 지르코늄 산화물(zirconium oxide)이 순차적으로 적층된 적층막 구조를 포함할 수 있다.
몇몇 실시예들에 따른 반도체 장치에서, 커패시터 유전막(250)은 강유전체 물질막과 상유전체 물질막의 적층막 구조를 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 강유전체 특성을 가질 정도의 두께를 가질 수 있다. 강유전체 특성을 갖는 강유전체 물질막의 두께 범위는 강유전체 물질에 따라 달라질 수 있다.
예를 들어, 강유전체 물질막은 단일 금속 산화물(monometal oxide)을 포함할 수 있다. 강유전체 물질막은 단일 금속 산화물막을 포함할 수 있다. 여기에서, 단일 금속 산화물은 하나의 금속과 산소로 구성된 이원계 화합물일 수 있다.
일 예로, 단일 금속 산화물막에 포함된 금속은 하프늄(Hf)일 수 있다. 단일 금속 산화물막은 하프늄 산화물막(HfO)일 수 있다. 여기에서, 하프늄 산화물막은 화학양론(stoichiometry)에 맞는 화학식을 가질 수도 있고, 화학양론에 맞지 않는 화학식을 가질 수도 있다.
다른 예로, 단일 금속 산화물막에 포함된 금속은 란타넘족(lanthanoids)에 속한 희토류 금속 중 하나일 수 있다. 단일 금속 산화물막은 란타넘족에 속한 희토류 금속 산화물막일 수 있다. 여기에서, 란타넘족에 속한 희토류 금속 산화물막은 화학양론에 맞는 화학식을 가질 수도 있고, 화학양론에 맞지 않는 화학식을 가질 수도 있다.
강유전체 물질막은 단일 금속 산화물막 내에 도핑된 도펀트를 더 포함할 수 있다. 도펀트의 종류에 따라 도핑 농도는 다를 수 있지만, 강유전체 물질막에 포함된 도펀트의 도핑 농도는 10% 이하일 수 있다.
일 예로, 단일 금속 산화물막이 하프늄 산화물막일 경우, 도펀트는 가돌리늄(Gd), 실리콘(Si), 알루미늄(Al), 이트륨(Y), 란타넘(La), 스칸듐(Sc), 세륨(Ce), 디스프로슘(Dy), 탄탈륨(Ta), 스트론튬(Sr), 나이오븀(Nb) 중 적어도 하나를 포함할 수 있다. 다른 예로, 단일 금속 산화물막이 란타넘족의 희토류 금속 산화물막일 경우, 도펀트는 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 나이오븀(Nb) 중 적어도 하나를 포함할 수 있다.
다른 예로, 강유전체 물질막은 단일 금속 산화물막 내에 도핑된 도펀트를 포함하지 않을 수도 있다.
강유전체 물질막이 단일 금속 산화물막을 포함할 경우, 강유전체 물질막은 예를 들어, 1nm 이상, 10nm 이하의 두께를 가질 수 있다.
예를 들어, 강유전체 물질막은 이원 금속 산화물(bimetal oxide)을 포함할 수 있다. 강유전체 물질막은 이원 금속 산화물막을 포함할 수 있다. 여기에서, 이원 금속 산화물은 두 개의 금속들과 산소로 구성된 삼원계 화합물일 수 있다.
이원 금속 산화물막에 포함된 금속은 예를 들어, 하프늄(Hf) 및 지르코늄(Zr)일 수 있다. 이원 금속 산화물막은 하프늄 지르코늄 산화물막(HfxZr(1-x)O)일 수 있다. 이원 금속 산화물막에서, x는 0.2 이상, 0.8 이하일 수 있다. 여기에서, 하프늄 지르코늄 산화물막(HfxZr(1-x)O)은 화학양론에 맞는 화학식을 가질 수도 있고, 화학양론에 맞지 않는 화학식을 가질 수도 있다.
일 예로, 강유전체 물질막은 이원 금속 산화물막 내에 도핑된 도펀트를 더 포함할 수 있다. 도펀트는 가돌리늄(Gd), 실리콘(Si), 알루미늄(Al), 이트륨(Y), 란타넘(La), 스칸듐(Sc), 세륨(Ce), 디스프로슘(Dy), 탄탈륨(Ta), 스트론튬(Sr) 중 적어도 하나를 포함할 수 있다. 다른 예로, 강유전체 물질막은 이원 금속 산화물막 내에 도핑된 도펀트를 포함하지 않을 수도 있다.
강유전체 물질막이 이원 금속 산화물막을 포함할 경우, 강유전체 물질막(132)은 예를 들어, 1nm 이상, 20nm 이하의 두께를 가질 수 있다.
상유전체 물질은 양의 유전 상수를 갖고, 강유전체 물질은 일정 구간에서 음의 유전 상수를 가질 수 있다. 즉, 상유전체 물질은 양의 커패시턴스를 갖고, 강유전체 물질은 음의 커패시턴스를 가질 수 있다.
일반적으로, 양의 커패시턴스를 갖는 두 개 이상의 커패시터를 직렬 연결하게 되면, 커패시턴스의 총합은 감소하게 된다. 하지만, 음의(negative) 커패시턴스를 갖는 음의 커패시터와 양의(positive) 커패시턴스를 갖는 양의 커패시터를 직렬 연결하게 되면, 커패시턴스의 총합은 증가하게 된다.
상부 전극(260)은 커패시터 유전막(250) 상에 배치될 수 있다. 상부 전극(260)은 예를 들어, 제1 서브 상부 전극(261)과 제2 서브 상부 전극(262)을 포함할 수 있다. 제1 서브 상부 전극(261)은 커패시터 유전막(250)의 프로파일을 따라 형성될 수 있다. 제2 서브 상부 전극(262)은 제1 서브 상부 전극(261) 상에 배치될 수 있다.
제1 서브 상부 전극(261) 및 제2 서브 상부 전극(262)은 각각 예를 들어, 도핑된 반도체 물질, 도전성 금속 질화물(예를 들어, 티타늄 질화물, 탄탈륨 질화물, 나이오븀 질화물, 몰리브데넘 질화물 또는 텅스텐 질화물 등), 금속(예를 들어, 루세늄, 이리듐, 티타늄, 나이오븀, 니켈, 구리, 몰리브데넘 또는 탄탈륨 등), 및 도전성 금속 산화물(예를 들어, 산화 이리듐, 산화 몰리브데넘 등) 등을 포함할 수 있지만, 이에 제한되는 것은 아니다.
도시된 것과 달리, 상부 전극(260)은 제1 서브 상부 전극(261) 및 제2 서브 상부 전극(262) 중 하나만을 포함할 수도 있다.
도 1 및 도 2에서, 하부 전극(200)은 외측부(210)와, 외측부(210) 내의 내측부(220)를 포함할 수 있다. 하부 전극의 외측부(210)는 하부 전극의 내측부(220)을 감쌀 수 있다. 하부 전극의 외측부(210)는 하부 전극의 외부 표면(200s)을 포함할 수 있다. 하부 전극의 외측부(210)는 하부 전극의 외부 표면(200s)을 포함하면서, 두께를 갖는 영역으로 정의된다. 따라서, 하부 전극의 외측부(210)는 어떤 두께를 가져도 무방하다. 즉, 하부 전극(200)의 제1 방향(DR1)의 폭에 대한 하부 전극의 외측부(210)의 두께의 비율은 0보다 크고, 0.5보다 작으면 된다.
하부 전극의 외측부(210)는 바닥 영역(210bp)와, 상면 영역(210up)과, 측면 영역(210sp)을 포함할 수 있다. 외측부의 측면 영역(210sp)은 하부 전극의 바닥면(200bs)으로부터 하부 전극의 상면(200us)까지 연장되는 영역일 수 있다.
외측부의 측면 영역(210sp)은 하부 전극의 측벽(200ss)을 포함할 수 있다. 외측부의 측면 영역(210sp)은 하부 전극의 바닥면(200bs)까지 연장되므로, 외측부의 바닥 영역(210bp)은 하부 전극의 바닥면(200bs)의 일부를 포함할 수 있다. 외측부의 측면 영역(210sp)은 하부 전극의 상면(200us)까지 연장되므로, 외측부의 상면 영역(210up)은 하부 전극의 상면(200us)의 일부를 포함할 수 있다.
외측부의 측면 영역(210sp)은 식각 정지막(130), 하부 서포터 패턴(140) 및 상부 서포터 패턴(150)과 접촉할 수 있다. 식각 정지막(130), 하부 서포터 패턴(140) 및 상부 서포터 패턴(150)과 접촉하지 않는 외측부의 측면 영역(210sp)은 외측부의 측면 영역(210sp)의 제1 부분(210sp_1)일 수 있다.
하부 전극(200)과 상부 서포터 패턴(150)이 접촉하는 부분은 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)일 수 있다. 하부 전극(200)과 하부 서포터 패턴(140)이 접촉하는 부분은 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22)일 수 있다. 하부 전극(200)과 식각 정지막(130)이 접촉하는 부분은 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)일 수 있다.
커패시터 유전막(250)은 외측부의 상면 영역(210up), 외측부의 측면 영역(210sp)의 제1 부분(210sp_1)을 따라 연장될 수 있다. 커패시터 유전막(250)은 외측부의 바닥 영역(210bp), 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22) 및 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)을 따라 연장되지 않는다.
커패시터 유전막(250)이 형성되는 영역은 하부 전극의 외측부(210)의 제1 영역일 수 있다. 커패시터 유전막(250)이 형성되지 않는 영역은 하부 전극의 외측부(210)의 제2 영역일 수 있다. 상부 서포터 패턴(150)과 접촉하는 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)은 하부 전극의 외측부(210)의 제1 영역과, 하부 전극의 외측부(210)의 제2 영역을 포함할 수 있다.
식각 정지막(130), 하부 서포터 패턴(140) 및 상부 서포터 패턴(150)과 접촉하지 않는 하부 전극의 측벽(200ss)은 하부 전극의 측벽(200ss)의 제1 부분(200ss_1)일 수 있다. 하부 전극(200)과 상부 서포터 패턴(150)이 접촉하는 부분은 하부 전극의 측벽(200ss)의 제2_1 부분(200ss_21)일 수 있다. 하부 전극(200)과 하부 서포터 패턴(140)이 접촉하는 부분은 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22)일 수 있다. 하부 전극(200)과 식각 정지막(130)이 접촉하는 부분은 하부 전극의 측벽(200ss)의 제2_3 부분(200ss_23)일 수 있다.
하부 전극의 측벽(200ss)의 제2_1 부분(200ss_21)은 하부 전극(200)과 상부 서포터 패턴(150)의 경계면이다. 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22)은 하부 전극(200)과 하부 서포터 패턴(140)의 경계면이다. 하부 전극의 측벽(200ss)의 제2_3 부분(200ss_23)은 하부 전극(200)과 식각 정지막(130)의 경계면이다.
외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)은 하부 전극의 측벽(200ss)의 제2_1 부분(200ss_21)을 포함한다. 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22)은 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22)을 포함한다. 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)은 하부 전극의 측벽(200ss)의 제2_3 부분(200ss_23)을 포함한다.
커패시터 유전막(250)은 하부 전극의 측벽(200ss)의 제1 부분(200ss_1), 하부 전극의 상면(200us)을 따라 연장될 수 있다. 커패시터 유전막(250)은 하부 전극의 바닥면(200bs), 제2_1 부분(200ss_21), 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22) 및 하부 전극의 측벽(200ss)의 제2_3 부분(200ss_23)을 따라 연장되지 않는다.
커패시터 유전막(250)이 형성되는 영역은 하부 전극의 외부 표면(200s)의 제1 영역일 수 있다. 커패시터 유전막(250)이 형성되지 않는 영역은 하부 전극의 외부 표면(200s)의 제2 영역일 수 있다.
도 4는 하부 전극의 외측부(210)의 측면 영역(210sp)에서 금속 도펀트(Md)의 농도 변화를 개략적으로 도시한 도면이다. 예를 들어, 도 4에서의 금속 도펀트(Md)의 농도 변화는 하부 전극의 측벽(200ss)에서의 금속 도펀트(Md)의 농도 변화와 실질적으로 동일할 수 있다. 도 4는 하부 전극의 상면(200us)에서 하부 전극의 바닥면(200bs)까지의 외측부의 측면 영역(210sp)에서 금속 도펀트(Md)의 농도 변화를 보여줄 수 있다.
도 4에서, 하부 전극의 상면(200us)으로부터 멀어짐에 따라, 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)에서 금속 도펀트(Md)의 농도는 감소한다. 이 후, 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)에서 금속 도펀트(Md)의 농도는 0일 수 있다. 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)은 금속 도펀트(Md)를 포함하는 제1 서브 영역과, 금속 도펀트(Md)를 포함하지 않는 제2 서브 영역을 포함한다.
여기에서, "농도가 0이다"라는 것은 금속 도펀트(Md)가 존재하지 않는다는 것을 의미하는 것은 아니다. "농도가 0이다"라는 것은 분석 장비의 검출 한계(detect limit)보다 작은 양의 금속 도펀트(Md)가 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)에 도핑되어 있다는 것을 의미할 수 있다.
외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22) 및 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)에서, 금속 도펀트(Md)의 농도는 0일 수 있다. 반면, 외측부의 측면 영역(210sp)의 제1 부분(210sp_1)에서, 금속 도펀트(Md)의 농도는 C0일 수 있다.
다르게 설명하면, 하부 전극의 상면(200us)으로부터 멀어짐에 따라, 하부 전극의 측벽(200ss)의 제2_1 부분(200ss_21)에서 금속 도펀트(Md)의 농도는 감소한다. 이후, 하부 전극의 측벽(200ss)의 제2_1 부분(200ss_21)에서, 금속 도펀트(Md)의 농도는 0일 수 있다. 하부 전극의 측벽(200ss)의 제2_1 부분(200ss_21)은 금속 도펀트를 포함하는 부분과, 금속 도펀트를 포함하지 않는 부분을 포함할 수 있다.
이어서, 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22) 및 하부 전극의 측벽(200ss)의 제2_3 부분(200ss_23)에서, 금속 도펀트(Md)의 농도는 0일 수 있다. 하부 전극의 측벽(200ss)의 제1 부분(200ss_1)에서 금속 도펀트(Md)의 농도는 C0일 수 있다.
외측부의 상면 영역(210up)에서 금속 도펀트(Md)의 농도는 외측부의 측면 영역(210sp)의 제1 부분(210sp_1)에서 금속 도펀트(Md)의 농도와 실질적으로 동일할 수 있다. 따라서, 외측부의 상면 영역(210up) 또는 하부 전극의 상면(200us)에서, 금속 도펀트(Md)의 농도는 C0일 수 있다.
하부 전극의 외측부(210)의 적어도 일부는 금속 도펀트(Md)를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 하부 전극의 외측부(210)는 금속 도펀트(Md)가 도핑된 영역과, 도핑되지 않은 영역을 포함할 수 있다.
커패시터 유전막(250)은 외측부의 측면 영역(210sp)의 제1 부분(210sp_1)을 따라 연장된다. 하지만, 커패시터 유전막(250)은 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22) 및 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)을 따라 연장되지 않는다.
외측부의 측면 영역(210sp)의 제1 부분(210sp_1)에서 금속 도펀트(Md)의 농도는, 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21), 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22) 및 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)에서 금속 도펀트(Md)의 농도와 다르다. 예를 들어, 외측부의 측면 영역(210sp)의 제1 부분(210sp_1)에서 금속 도펀트(Md)의 농도는, 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21), 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22) 및 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)에서 금속 도펀트(Md)의 농도보다 크다.
여기에서, '영역에서의 농도 비교'는 영역에서의 평균 농도의 비교일 수 있다. 즉, 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)에서 금속 도펀트(Md)의 농도가 높은 부분이 있지만, 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21)에서 금속 도펀트(Md)의 평균 농도는 외측부의 측면 영역(210sp)의 제1 부분(210sp_1)에서 금속 도펀트(Md)의 평균 농도보다 작다.
하부 전극(200)은 하부 전극의 외부 표면(200s)의 적어도 일부를 따라 도핑된 금속 도펀트(Md)를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 하부 전극의 외부 표면(200s)은 금속 도펀트(Md)가 도핑된 영역과, 도핑되지 않은 영역을 포함할 수 있다.
하부 전극의 측벽(200ss)의 제1 부분(200ss_1)에서 금속 도펀트(Md)의 농도는, 하부 전극의 측벽(200ss)의 제2_1 부분(200ss_21), 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22) 및 하부 전극의 측벽(200ss)의 제2_3 부분(200ss_23)에서 금속 도펀트(Md)의 농도보다 크다.
다르게 설명하면, 하부 전극(200)과 커패시터 유전막(250) 사이에서 금속 도펀트(Md)의 농도(C0)는, 하부 전극(200)과 상부 서포터 패턴(150) 사이에서 금속 도펀트(Md)의 농도, 하부 전극(200)과 상부 서포터 패턴(150) 사이에서 금속 도펀트(Md)의 농도, 및 하부 전극(200)과 식각 정지막(130) 사이에서 금속 도펀트(Md)의 농도보다 크다.
도 5에서, 상부 서포터 패턴(150)은 금속 도펀트(Md)를 포함하지 않을 수 있다. 상부 서포터 패턴(150) 내에, 금속 도펀트(Md)는 도핑되지 않을 수 있다. 마찬가지로, 하부 서포터 패턴(140) 및 식각 정지막(130)도 도핑된 금속 도펀트(Md)를 포함하지 않을 수 있다.
도 6은 커패시터 유전막(250)이 형성되는 외측부의 측면 영역(210sp)의 제1 부분(210sp_1)에서의 금속 도펀트의 농도 변화를 나타낼 수 있다. 하부 전극의 외측부(210)에 포함된 금속 도펀트(Md)의 농도는 하부 전극의 외부 표면(200s)에서 멀어짐에 따라 감소한다.
도 6에서, 하부 전극의 외측부(210)는 금속 도펀트(Md)를 포함하고, 하부 전극의 내측부(220)는 금속 도펀트(Md)를 포함하지 않는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
도 7은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 8은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 7 및 도 8은 각각 도 2의 Line A를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다.
도 7을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22)의 일부 및 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)의 일부는 금속 도펀트(Md)를 포함할 수 있다.
각각의 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22) 및 외측부의 측면 영역(210sp)의 제2_3 부분(210sp_23)은 금속 도펀트(Md)를 포함하는 영역과, 금속 도펀트(Md)를 포함하지 않는 영역을 포함한다.
하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22)의 일부 및 하부 전극의 측벽(200ss)의 제2_3 부분(200ss_23)의 일부는 금속 도펀트(Md)를 포함할 수 있다.
도 8을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22)은 전체적으로 금속 도펀트(Md)를 포함할 수 있다.
하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22)은 전체적으로 금속 도펀트(Md)를 포함할 수 있다. 금속 도펀트(Md)는 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22) 전체를 따라 도핑될 수 있다.
도 9는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 9는 도 2의 Line B를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다.
도 9를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 상부 서포터 패턴(150)은 금속 도펀트(Md)를 포함할 수 있다. 상부 서포터 패턴(150)은 상부 서포터 패턴의 외부 표면(150s)을 따라 도핑된 금속 도펀트(Md)를 포함할 수 있다.
상부 서포터 패턴의 외부 표면(150s)에서 금속 도펀트(Md)의 농도는, 하부 전극(200)과 커패시터 유전막(250) 사이의 경계면인 하부 전극의 측벽(200ss)의 제1 부분(200ss_1)에서 금속 도펀트(Md)의 농도(C0)보다 작다.
도시하지 않았지만, 하부 서포터 패턴(140)은 하부 서포터 패턴의 외부 표면(140s)을 따라 도핑된 금속 도펀트(Md)를 포함할 수 있다. 식각 정지막(130)은 식각 정지막의 상면(130s)을 따라 도핑된 금속 도펀트(Md)를 포함할 수 있다.
하부 서포터 패턴의 외부 표면(140s) 및 식각 정지막의 상면(130s)에서 금속 도펀트(Md)의 농도는, 하부 전극의 측벽(200ss)의 제1 부분(200ss_1)에서 금속 도펀트(Md)의 농도(C0)보다 작다.
몇몇 실시예들에 따른 반도체 장치에서, 상부 서포터 패턴의 외부 표면(150s), 하부 서포터 패턴의 외부 표면(140s) 및 식각 정지막의 상면(130s) 중 적어도 하나는 도핑된 금속 도펀트(Md)를 포함할 수 있다.
도 10은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 11은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의성, 도 1 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 10 및 도 11은 각각 도 1의 점선 부분을 확대한 도면이다.
도 10을 참고하면, 몇몇 실시예들에 따른 반도체 장치는 하부 전극(200)과 상부 전극(260) 사이에 배치되는 삽입막(255)을 더 포함할 수 있다. 삽입막(255)은 커패시터 유전막(250) 내에 배치될 수 있다.
삽입막(255)은 커패시터 유전막(250)의 결정화를 촉진시킬 수 있다. 삽입막(255)에 의해, 커패시터 유전막(250)은 커패시터 유전막의 제1 부분(250a)과, 커패시터 유전막의 제2 부분(250b)으로 나뉠 수 있다. 삽입막(255))은 커패시터 유전막의 제1 부분(250a) 및 커패시터 유전막의 제2 부분(250b)과 접촉할 수 있다.
삽입막(255)은 예를 들어, 티타늄(Ti), 나이오븀(Nb), 몰리브덴(Mo) 및 주석(Sn)의 질화물 또는 산화물 중 적어도 하나를 포함할 수 있다. 또는, 삽입막(255)은 루테늄(Ru) 또는 루테늄 산화물 중 적어도 하나를 포함할 수 있다.
도 11을 참고하면, 몇몇 실시예들에 따른 반도체 장치는 커패시터 유전막(250) 및 상부 전극(260) 사이에 배치되는 보호막(265)을 더 포함할 수 있다.
보호막(265)은 커패시터 유전막(250)에 포함된 산소 원자가 상부 전극(260)으로 이동하는 것을 방지할 수 있다.
보호막(265)은 금속 산화물을 포함할 수 있다. 보호막(265)은 예를 들어, 티타늄 산화물, 탄탈륨 산화물, 몰리브텐 산화물, 주석 산화물 및 나이오븀 산화물 중 적어도 하나를 포함할 수 있다.
도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 도 13은 하부 전극의 외부 표면 부근에서 금속 도펀트의 농도 변화를 개략적으로 도시한 그래프이다. 설명의 편의상, 도 1 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 13은 도 2의 Line A를 따라 금속 도펀트의 농도를 나타낸 개략적인 그래프이다.
도 2, 도 12 및 도 13을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 외측부의 측면 영역(210sp)의 제2_1 부분(210sp_21) 및 외측부의 측면 영역(210sp)의 제2_2 부분(210sp_22)은 각각 전체적으로 금속 도펀트(Md)를 포함할 수 있다.
하부 전극의 측벽(200ss)의 제2_1 부분(200ss_21) 및 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22)은 각각 전체적으로 금속 도펀트(Md)를 포함할 수 있다. 금속 도펀트(Md)는 하부 전극의 측벽(200ss)의 제2_1 부분(200ss_22) 전체를 따라 도핑될 수 있다. 금속 도펀트(Md)는 하부 전극의 측벽(200ss)의 제2_2 부분(200ss_22) 전체를 따라 도핑될 수 있다.
도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 6을 이용하여 설명한 것과 다른 점을 중심을 설명한다.
도 14를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 하부 전극(200)은 랜딩 패드(120)의 상면을 따라 연장되는 바닥부(202)와, 바닥부(202)로부터 돌출된 측벽부(201)을 포함할 수 있다. 하부 전극의 측벽부(202)는 제2 방향(DR2)으로 길게 연장될 수 있다.
하부 전극의 외부 표면(200s)은 하부 전극의 제1 측벽(200ss1)과, 하부 전극의 제2 측벽(200ss2)를 포함할 수 있다. 하부 전극의 외부 표면(200s)은 하부 전극의 제1 측벽(200ss1)과, 하부 전극의 제2 측벽(200ss2)을 연결하는 하부 전극의 상면(200us)을 포함할 수 있다. 하부 전극의 외부 표면(200s)은 하부 전극의 제1 측벽(200ss1)과 연결되는 하부 전극의 제1 바닥면(200bs_1)과, 하부 전극의 제2 측벽(200ss2)과 연결되는 하부 전극의 제2 바닥면(200bs_2)을 포함할 수 있다. 하부 전극(200)은 물건을 담는 통의 모양을 가질 수 있다.
식각 정지막(130), 하부 서포터 패턴(140) 및 상부 서포터 패턴(150)은 하부 전극의 외측벽(200ss1)과 접촉할 수 있다.
커패시터 유전막(250)은 하부 전극의 제1 측벽(200ss1) 및 하부 전극의 제2 측벽(200ss2)을 따라 연장될 수 있다.
하부 전극의 바닥부(202)는 하부 전극의 외측부(210) 및 하부 전극의 내측부(220)를 포함할 수 있다. 하부 전극의 측벽부(201)는 하부 전극의 외측부(210) 및 하부 전극의 내측부(220)를 포함할 수 있다.
예를 들어, 하부 전극의 측벽부(201)의 제1 방향(DR1)의 폭에 대한 하부 전극의 외측부(210)의 두께의 비율은 0보다 크고, 0.5보다 작으면 된다. 하부 전극의 측벽부(201)의 제1 방향(DR1)의 폭은 서로 마주보는 하부 전극의 제1 측벽(200ss1)과, 하부 전극의 제2 측벽(200ss2) 사이의 거리일 수 있다.
도 15는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 6을 이용하여 설명한 것과 다른 점을 중심을 설명한다.
도 15를 참고하면, 몇몇 실시예들에 따른 반도체 장치는 하부 전극(200)과 접촉하고, 제2 방향(DR2)으로 길게 연장되는 절연 패턴(160)을 더 포함할 수 있다.
절연 패턴(160)은 식각 정지막(130) 상에 배치될 수 있다. 절연 패턴(160)은 측벽(160s)과 상면(160u)을 포함할 수 있다.
랜딩 패드(120)는 식각 정지막(130) 내에 배치될 수 있다. 하부 전극(200)은 식각 정지막(130) 상에 배치될 수 있다.
하부 전극(200)은 랜딩 패드(120)의 상면을 따라 연장되는 바닥부(202)와, 바닥부(202)로부터 돌출된 측벽부(201)을 포함할 수 있다. 하부 전극의 측벽부(202)는 제2 방향(DR2)으로 길게 연장될 수 있다. 하부 전극의 측벽부(202)는 절연 패턴의 측벽(160s)을 따라 연장될 수 있다.
하부 전극(200)의 외부 표면은 하부 전극의 제1 측벽(200ss1)과, 하부 전극의 제2 측벽(200ss2)를 포함할 수 있다. 하부 전극의 제2 측벽(200ss2)은 절연 패턴의 측벽(160s)과 마주볼 수 있다. 하부 전극(200)의 외부 표면은 하부 전극의 제1 측벽(200ss1)과, 하부 전극의 제2 측벽(200ss2)을 연결하는 하부 전극의 상면(200us)을 포함할 수 있다. 하부 전극(200)의 외부 표면은 하부 전극의 제2 측벽(200ss2)과 연결되고, 식각 정지막의 상면(130s) 및 랜딩 패드(120)의 상면과 마주보는 하부 전극의 바닥면(200bs)을 포함할 수 있다.
커패시터 유전막(250)은 하부 전극의 제1 측벽(200ss1)을 따라 연장될 수 있다. 하지만, 커패시터 유전막(250)은 하부 전극의 제2 측벽(200ss2)을 따라 연장되지 않는다. 커패시터 유전막(250)은 하부 전극의 제2 측벽(200ss2) 및 절연 패턴의 측벽(160s) 사이에 배치되지 않는다. 커패시터 유전막(250)은 절연 패턴의 상면(160u)을 따라 연장된다.
예를 들어, 하부 전극의 측벽부(201)의 제1 방향(DR1)의 폭에 대한 하부 전극의 외측부(210)의 두께의 비율은 0보다 크고, 0.5보다 작으면 된다.
몇몇 실시예들에 따른 반도체 장치에서, 하부 전극의 제1 측벽(200ss1)에서 금속 도펀트의 농도는 하부 전극의 제2 측벽(200ss2)에서 금속 도펀트의 농도보다 작다. 하부 전극의 제2 측벽(200ss2)은 금속 도펀트가 도핑된 영역과, 금속 도펀트가 도핑되지 않은 영역을 포함한다.
도 16 내지 도 21은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 16을 참고하면, 기판(100) 상의 층간 절연막(110) 내에 스토리지 컨택(115) 및 랜딩 패드(120)가 형성될 수 있다.
층간 절연막(110) 상에, 식각 정지막(130), 하부 몰드막(111), 하부 서포터막(140p), 상부 몰드막(112) 및 상부 서포터막(150p)가 순차적으로 형성될 수 있다.
도 17을 참고하면, 랜딩 패드(120) 상에, 식각 정지막(130), 하부 몰드막(111), 하부 서포터막(140p), 상부 몰드막(112) 및 상부 서포터막(150p)를 관통하는 하부 전극(200)이 형성될 수 있다.
하부 전극(200)의 일부는 식각 정지막(130)에 포함된 하부 전극 홀(130h) 내에 배치될 수 있다.
도 18을 참고하면, 인접하는 하부 전극(200)을 연결하는 상부 서포터 패턴(150) 및 하부 서포터 패턴(140)이 형성될 수 있다. 상부 서포터 패턴(150) 및 하부 서포터 패턴(140)은 각각 하부 전극(200)의 측벽의 일부와 접촉할 수 있다.
상부 서포터막(150p)의 일부를 제거하여, 상부 서포터 패턴(150)이 형성될 수 있다. 상부 서포터 패턴(150)이 형성되지 않은 영역을 통해, 상부 몰드막(112)이 제거될 수 있다.
이어서, 하부 서포터막(140p)의 일부를 제거하여, 하부 서포터 패턴(140)이 형성될 수 있다. 하부 서포터 패턴(140)이 형성되지 않은 영역을 통해, 하부 몰드막(111)이 제거될 수 있다.
이를 통해, 상부 서포터 패턴(150) 및 하부 서포터 패턴(140) 사이와, 하부 서포터 패턴(140) 및 식각 정지막(130) 사이에 공간이 형성될 수 있다.
도 19를 참고하면, 하부 전극(200)의 프로파일, 상부 서포터 패턴(150)의 프로파일, 하부 서포터 패턴(140)의 프로파일 및 식각 정지막(130)의 상면을 따라 계면층(225)이 형성될 수 있다.
계면층(225)은 금속 도펀트를 포함할 수 있다. 계면층(225)은 예들 들어, 주석(Sn), 몰리브덴(Mo), 나이오븀(Nb), 탄탈륨(Ta), 인듐(In), 니켈(Ni), 코발트(Co), 텅스텐(W), 티타늄(Ti), 바나듐(V), 인(P), 비소(As), 안티모니(Sb), 비스무트(Bi) 및 루테늄(Ru) 중 적어도 하나를 포함할 수 있다.
도 20을 참고하면, 열처리(230)을 통해, 계면층(225)에 포함된 금속 도펀트를 하부 전극(200) 내에 확산시킬 수 있다.
이를 통해, 금속 도펀트는 하부 전극(200)에 도핑될 수 있다.
도 도 20 및 21을 참고하면, 열처리(230) 후, 남아 있는 계면층(225)은 제거될 수 있다.
이어서, 하부 전극(200)의 프로파일, 상부 서포터 패턴(150)의 프로파일, 하부 서포터 패턴(140)의 프로파일 및 식각 정지막(130)의 상면을 따라 커패시터 유전막(250)이 형성될 수 있다.
도 1을 참고하면, 커패시터 유전막(250) 상에 상부 전극(260)이 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
120: 랜딩 패드 130: 식각 정지막
140, 150: 서포터 패턴 200: 하부 전극
250: 커패시터 유전막 260: 상부 전극

Claims (20)

  1. 기판 상의 랜딩 패드;
    상기 랜딩 패드 상에, 상기 랜딩 패드와 연결되고, 외측부와 상기 외측부 내의 내측부를 포함하는 하부 전극으로, 상기 외측부는 제1 영역과, 제2 영역을 포함하는 하부 전극;
    상기 하부 전극 상에, 상기 외측부의 제1 영역을 따라 연장되는 유전막; 및
    상기 유전막 상의 상부 전극을 포함하고,
    상기 하부 전극은 상기 외측부에 도핑된 금속 도펀트를 포함하고,
    상기 외측부의 제1 영역에서 상기 금속 도펀트의 농도는 상기 외측부의 제2 영역에서 상기 금속 도펀트의 농도와 다른 반도체 장치.
  2. 제1 항에 있어서,
    상기 외측부의 제1 영역에서 상기 금속 도펀트의 농도는 상기 외측부의 제2 영역에서 상기 금속 도펀트의 농도보다 큰 반도체 장치.
  3. 제2 항에 있어서,
    상기 금속 도펀트는 상기 외측부의 제2 영역을 따라 전체적으로 도핑된 반도체 장치.
  4. 제2 항에 있어서,
    상기 외측부의 제2 영역은 상기 금속 도펀트를 포함하는 제1 서브 영역과, 상기 금속 도펀트를 포함하지 않는 제2 서브 영역을 포함하는 반도체 장치.
  5. 제1 항에 있어서,
    상기 랜딩 패드 상에, 상기 랜딩 패드의 적어도 일부를 노출시키는 식각 정지막을 더 포함하고,
    상기 외측부의 제2 영역은 상기 식각 정지막과 접촉하는 반도체 장치.
  6. 제1 항에 있어서,
    상기 기판 상에, 상기 하부 전극의 일부와 접촉하는 서포터 패턴을 더 포함하고,
    상기 외측부의 제2 영역은 상기 서포터 패턴과 접촉하는 반도체 장치.
  7. 제1 항에 있어서,
    상기 외측부는 상기 하부 전극의 측벽을 포함하는 측면 영역과, 상기 하부 전극의 상면을 포함하는 상면 영역을 포함하고,
    상기 외측부의 측면 영역은 상기 외측부의 제1 영역과 상기 외측부의 제2 영역을 포함하는 반도체 장치.
  8. 제1 항에 있어서,
    상기 금속 도펀트는 주석(Sn), 몰리브덴(Mo), 나이오븀(Nb), 탄탈륨(Ta), 인듐(In), 니켈(Ni), 코발트(Co), 텅스텐(W), 바나듐(V), 인(P), 비소(As), 안티모니(Sb), 비스무트(Bi) 및 루테늄(Ru) 중 적어도 하나를 포함하는 반도체 장치.
  9. 제1 항에 있어서,
    상기 하부 전극은 기판의 두께 방향으로 길게 연장되는 필라(pillar) 형태 또는 실린더 형태를 갖는 반도체 장치.
  10. 제1 항에 있어서,
    상기 하부 전극은 상기 랜딩 패드의 상면을 따라 연장되는 바닥부와, 상기 바닥부로부터 돌출된 측벽부를 포함하는 반도체 장치.
  11. 기판 상의 랜딩 패드;
    상기 랜딩 패드 상에, 상기 랜딩 패드와 연결되고, 상기 기판의 두께 방향으로 연장되는 하부 전극;
    상기 하부 전극의 일부와 접촉하는 적어도 하나 이상의 서포터 패턴;
    상기 하부 전극의 외부 표면과, 상기 서포터 패턴의 외부 표면을 따라 연장되는 유전막; 및
    상기 유전막 상의 상부 전극을 포함하고,
    상기 하부 전극은 상기 하부 전극의 외부 표면의 적어도 일부를 따라 도핑된 금속 도펀트를 포함하고,
    상기 하부 전극과 상기 유전막 사이에서의 상기 금속 도펀트의 농도는 상기 하부 전극과 상기 서포터 패턴 사이에서의 상기 금속 도펀트의 농도보다 큰 반도체 장치.
  12. 제11 항에 있어서,
    상기 하부 전극과 상기 서포터 패턴 사이의 상기 하부 전극의 외부 표면은 상기 금속 도펀트가 없는 부분을 포함하는 반도체 장치.
  13. 제11 항에 있어서,
    상기 서포터 패턴은 상기 금속 도펀트를 비포함하는 반도체 장치.
  14. 제11 항에 있어서,
    상기 서포터 패턴은 상기 서포터 패턴의 외부 표면을 따라 도핑된 금속 도펀트를 포함하는 반도체 장치.
  15. 제14 항에 있어서,
    상기 서포터 패턴의 외부 표면에서의 상기 금속 도펀트의 농도는 상기 하부 전극과 상기 유전막 사이의 상기 하부 전극의 외부 표면에서의 상기 금속 도펀트의 농도보다 작은 반도체 장치.
  16. 제11 항에 있어서,
    상기 랜딩 패드 상에, 상기 랜딩 패드의 적어도 일부를 노출시키는 식각 정지막을 더 포함하고,
    상기 유전막은 상기 식각 정지막의 상면을 따라 연장되고,
    상기 식각 정지막은 상기 식각 정지막의 상면에 도핑된 상기 금속 도펀트를 포함하는 반도체 장치.
  17. 기판 상의 랜딩 패드;
    상기 랜딩 패드 상에, 상기 랜딩 패드의 적어도 일부를 노출시키는 식각 정지막;
    상기 식각 정지막 상에, 상기 식각 정지막과 이격되어 배치되고, 제1 두께를 갖는 제1 서포터 패턴;
    상기 제1 서포터 패턴 상에, 상기 제1 서포터 패턴과 이격되어 배치되고, 상기 제1 두께보다 큰 제2 두께를 갖는 제2 서포터 패턴;
    상기 랜딩 패드 상에, 상기 식각 정지막, 상기 제1 서포터 패턴 및 상기 제2 서포터 패턴과 접촉하는 측벽을 포함하는 하부 전극;
    상기 하부 전극, 상기 제1 서포터 패턴 및 상기 제2 서포터 패턴의 프로파일을 따라 연장되는 유전막; 및
    상기 유전막 상의 상부 전극을 포함하고,
    상기 하부 전극은 상기 하부 전극의 측벽의 일부를 따라 도핑된 금속 도펀트를 포함하고,
    상기 하부 전극과 상기 제2 서포터 패턴 사이의 상기 하부 전극의 측벽은 상기 금속 도펀트가 없는 부분을 포함하는 반도체 장치.
  18. 제17 항에 있어서,
    상기 하부 전극과 상기 제1 서포터 패턴 사이의 상기 하부 전극의 측벽은 상기 금속 도펀트가 없는 부분을 포함하는 반도체 장치.
  19. 제17 항에 있어서,
    상기 식각 정지막, 상기 제1 서포터 패턴 및 상기 제2 서포터 패턴은 상기 금속 도펀트를 비포함하는 반도체 장치.
  20. 제17 항에 있어서,
    상기 하부 전극은 티타늄 질화물(TiN)을 포함하고,
    상기 금속 도펀트는 주석(Sn), 몰리브덴(Mo), 나이오븀(Nb), 탄탈륨(Ta), 인듐(In), 니켈(Ni), 코발트(Co), 텅스텐(W), 바나듐(V), 인(P), 비소(As), 안티모니(Sb), 비스무트(Bi) 및 루테늄(Ru) 중 적어도 하나를 포함하는 반도체 장치.
KR1020190071903A 2019-06-18 2019-06-18 반도체 장치 및 이의 제조 방법 KR20200144209A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190071903A KR20200144209A (ko) 2019-06-18 2019-06-18 반도체 장치 및 이의 제조 방법
US16/781,151 US11069768B2 (en) 2019-06-18 2020-02-04 Semiconductor device and method of fabricating the same
CN202010552109.1A CN112103290A (zh) 2019-06-18 2020-06-17 半导体器件和制造半导体器件的方法
US17/342,610 US11527604B2 (en) 2019-06-18 2021-06-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190071903A KR20200144209A (ko) 2019-06-18 2019-06-18 반도체 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200144209A true KR20200144209A (ko) 2020-12-29

Family

ID=73750429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190071903A KR20200144209A (ko) 2019-06-18 2019-06-18 반도체 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11069768B2 (ko)
KR (1) KR20200144209A (ko)
CN (1) CN112103290A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716840B2 (en) 2021-07-05 2023-08-01 Samsung Electronics Co., Ltd. Semiconductor memory device including capacitor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210376055A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric mfm capacitor array and methods of making the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349245A (ja) 1999-06-02 2000-12-15 Sony Corp 誘電体キャパシタおよびメモリならびにそれらの製造方法
JP4047631B2 (ja) * 2002-05-28 2008-02-13 エルピーダメモリ株式会社 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
US20090065896A1 (en) 2007-09-07 2009-03-12 Seoul National University Industry Foundation CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
US8518788B2 (en) * 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP2012223692A (ja) 2011-04-19 2012-11-15 Hitachi Ltd 触媒
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US9012298B2 (en) 2012-12-31 2015-04-21 Intermolecular, Inc. Methods for reproducible flash layer deposition
KR102037868B1 (ko) 2013-03-05 2019-11-26 삼성전자주식회사 반도체 소자 및 그 제조방법
US9318546B1 (en) 2014-10-06 2016-04-19 Intermolecular, Inc. Doped electrode for DRAM capacitor stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716840B2 (en) 2021-07-05 2023-08-01 Samsung Electronics Co., Ltd. Semiconductor memory device including capacitor

Also Published As

Publication number Publication date
US20200403062A1 (en) 2020-12-24
CN112103290A (zh) 2020-12-18
US11069768B2 (en) 2021-07-20
US20210296429A1 (en) 2021-09-23
US11527604B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
CN109216328B (zh) 半导体器件
US9466660B2 (en) Semiconductor structures including molybdenum nitride, molybdenum oxynitride or molybdenum-based alloy material, and method of making such structures
KR102645021B1 (ko) 반도체 장치
KR20080061250A (ko) 반도체 집적회로장치
US11488958B2 (en) Semiconductor device electrodes including fluorine
US11711915B2 (en) Semiconductor devices and methods for fabricating thereof
US11527604B2 (en) Semiconductor device
EP3836192A1 (en) Film structure including hafnium oxide, electronic device including the same, and method of manufacturing the same
KR102494126B1 (ko) 커패시터를 포함하는 반도체 소자
US11854979B2 (en) Semiconductor device
US20240049440A1 (en) Semiconductor device
US20230402503A1 (en) Semiconductor device
US20210257367A1 (en) Semiconductor memory device
CN117794353A (zh) 电容器和包括该电容器的电子器件
CN116471922A (zh) 电容器和包括该电容器的半导体器件
CN117641896A (zh) 集成电路器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal