KR20200142213A - 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템 - Google Patents

반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템 Download PDF

Info

Publication number
KR20200142213A
KR20200142213A KR1020190069150A KR20190069150A KR20200142213A KR 20200142213 A KR20200142213 A KR 20200142213A KR 1020190069150 A KR1020190069150 A KR 1020190069150A KR 20190069150 A KR20190069150 A KR 20190069150A KR 20200142213 A KR20200142213 A KR 20200142213A
Authority
KR
South Korea
Prior art keywords
data
error
bits
ecc
bit
Prior art date
Application number
KR1020190069150A
Other languages
English (en)
Inventor
차상언
유예신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190069150A priority Critical patent/KR20200142213A/ko
Priority to US16/711,557 priority patent/US11436079B2/en
Priority to SG10202001791WA priority patent/SG10202001791WA/en
Priority to CN202010488607.4A priority patent/CN112084059A/zh
Publication of KR20200142213A publication Critical patent/KR20200142213A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리 셀 어레이를 포함하는 반도체 메모리 장치의 에러 정정 회로는 에러 정정 코드(error correction code, 이하 ‘ECC’) 및 ECC 엔진을 포함한다. 상기 ECC는 생성 매트릭스로 표현된다. 상기 ECC 엔진은 상기 ECC를 이용하여, 복수의 데이터 비트들을 포함하는 메인 데이터에 기초하여 패리티 데이터를 생성하고, 상기 패리티 데이터를 이용하여 상기 메인 데이터의 에러를 정정 및/또는 검출한다. 상기 데이터 비트들은 복수의 서브 데이터 유닛들로 분할된다. 상기 ECC는 상기 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할되는 복수의 칼럼 벡터들을 포함한다. 상기 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가진다.

Description

반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템{Error correction circuit of semiconductor memory device, semiconductor memory device and memory system}
본 발명은 메모리 장치에 관한 것으로, 보다 상세하게는 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템에 관한 것이다.
반도체 메모리 장치는 플래시 메모리 장치와 같은 불휘발성 메모리 장치와 DRAM과 같은 휘발성 메모리 장치로 구분될 수 있다. DRAM과 같은 휘발성 메모리 장치는 가격이 비교적 저렴하기 때문에 시스템 메모리와 같은 대용량 데이터를 저장하는데 사용되고 있다. 또한 DRAM과 같은 휘발성 반도체 메모리 장치에서는 집적도를 높이기 위하여 공정 스케일을 축소시키고 있다. 공정 스케일의 축소에 따라 비트 에러 비율(bit error rate)을 급격하게 증가하고 수율이 낮아질 것으로 예상된다. 따라서 반도체 메모리 장치의 신뢰성을 높일 수 있는 방안이 필요하다.
이에 따라, 본 발명의 일 목적은 성능 및 신뢰도를 향상시킬 수 있는 반도체 메모리 장치의 에러 정정 회로를 제공하는데 있다.
본 발명의 일 목적은 성능 및 신뢰도를 향상시킬 수 있는 반도체 메모리 장치를 제공하는데 있다.
본 발명의 일 목적은 성능 및 신뢰도를 향상시킬 수 있는 메모리 시스템을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 실시예들에 따른 메모리 셀 어레이를 포함하는 반도체 메모리 장치의 에러 정정 회로는 에러 정정 코드(error correction code, 이하 ‘ECC’) 및 ECC 엔진을 포함한다. 상기 ECC는 생성 매트릭스로 표현된다. 상기 ECC 엔진은 상기 ECC를 이용하여, 복수의 데이터 비트들을 포함하는 메인 데이터에 기초하여 패리티 데이터를 생성하고, 상기 패리티 데이터를 이용하여 상기 메인 데이터의 에러를 정정 및/또는 검출한다. 상기 데이터 비트들은 복수의 서브 데이터 유닛들로 분할된다. 상기 ECC는 상기 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할되는 복수의 칼럼 벡터들을 포함한다. 상기 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가진다.
상기 일 목적을 달성하기 위한 본 발명의 실시예들에 따른 반도체 메모리 장치는 메모리 셀 어레이, 에러 정정 회로 및 제어 로직 회로를 포함한다. 상기 메모리 셀 어레이는 복수의 뱅크 어레이들을 구비하고, 상기 뱅크 어레이들은 각각 메인 데이터를 저장하는 노멀 셀 영역과 상기 메인 데이터와 관련된 패리티 데이터를 저장하는 리던던시 셀 영역을 포함하며, 워드라인들과 비트라인들에 연결되는 복수의 동적 메모리 셀들을 구비한다. 상기 에러 정정 회로는 생성 매트릭스로 표현되는 에러 정정 코드(error correction code; 이하 ‘ECC’)를 이용하여, 상기 메인 데이터를 기초로 상기 패리티 데이터를 생성하고, 상기 패리티 데이터를 이용하여 상기 메인 데이터의 에러를 정정한다. 상기 제어 로직 회로는 외부로부터의 커맨드 및 어드레스에 기초하여 상기 에러 정정 회로를 제어하는 제어 로직 회로를 포함한다. 상기 메인 데이터의 복수의 데이터 비트들은 복수의 서브 데이터 유닛들로 분할된다. 상기 ECC는 상기 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할되는 복수의 칼럼 벡터들을 포함한다. 상기 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가진다.
상기 일 목적을 달성하기 위한 본 발명의 실시예들에 따른 메모리 시스템은 반도체 메모리 장치 및 메모리 컨트롤러를 포함한다. 상기 메모리 컨트롤러는 상기 반도체 메모리 장치를 제어한다. 상기 반도체 메모리 장치는 메모리 셀 어레이, 에러 정정 회로 및 제어 로직 회로를 포함한다. 상기 메모리 셀 어레이는 복수의 뱅크 어레이들을 구비하고, 상기 뱅크 어레이들은 각각 메인 데이터를 저장하는 노멀 셀 영역과 상기 메인 데이터와 관련된 패리티 데이터를 저장하는 리던던시 셀 영역을 포함하며, 워드라인들과 비트라인들에 연결되는 복수의 동적 메모리 셀들을 구비한다. 상기 에러 정정 회로는 생성 매트릭스로 표현되는 에러 정정 코드(error correction code; 이하 ‘ECC’)를 이용하여, 상기 메인 데이터를 기초로 상기 패리티 데이터를 생성하고, 상기 패리티 데이터를 이용하여 상기 메인 데이터의 에러를 정정한다. 상기 제어 로직 회로는 상기 메모리 컨트롤러로부터의 커맨드 및 어드레스에 기초하여 상기 에러 정정 회로를 제어하는 제어 로직 회로를 포함한다. 상기 메인 데이터의 복수의 데이터 비트들은 복수의 서브 데이터 유닛들로 분할된다. 상기 ECC는 상기 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할되는 복수의 칼럼 벡터들을 포함한다. 상기 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가진다.
본 발명의 실시예들에 따르면, ECC가 데이터 비트들에 상응하는 복수의 칼럼 벡터들을 포함하고, 상기 칼럼 벡터들은 복수의 코드 그룹으로 분할되고, 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가지고, 상기 하나의 심볼은 하나 또는 두 개의 서브 데이터 유닛을 포함할 수 있다. 따라서, 에러 정정 회로가 정정/검출할 수 없는 다중 에러 비트들이 발생하여도, 오정정 비트는 상기 다중 에러 비트들과 동일한 서브 데이터 유닛에 포함되므로, 메모리 컨트롤러의 에러 정정 회로는 상기 다중 에러 비트들과 오정정 비트를 포함하는 서브 데이터 유닛을 정정할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 도 1의 메모리 시스템에서 반도체 메모리 장치에 제공되는 또는 반도체 메모리 장치로부터 출력되는 복수의 버스트 길이들에 대응되는 메인 데이터를 나타낸다.
도 3은 본 발명의 실시예들에 따른 도 1의 메모리 컨트롤러의 구성을 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 도 3의 메모리 컨트롤러에서 ECC 디코더를 나타내는 블록도이다.
도 5는 본 발명의 실시예들에 따른 도 1의 메모리 시스템에서 반도체의 메모리 장치의 구성을 나타내는 블록도이다.
도 6은 본 발명의 실시예들에 따른 도 5의 반도체 메모리 장치에서 제1 뱅크 어레이를 나타낸다.
도 7은 본 발명의 실시예들에 따른 도 5의 반도체 메모리 장치에서 에러 정정 회로의 구성을 나타낸다.
도 8은 본 발명의 실시예들에 따른 도 7의 에러 정정 회로에서 ECC 디코더의 구성을 나타낸다.
도 9는 본 발명의 실시예들에 따른 도 7의 에러 정정 회로에서 사용되는 제1 ECC와 패리티 비트들 사이의 관계를 나타낸다.
도 10은 본 발명의 실시예들에 따른 도 9의 제1 ECC를 나타낸다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 도 10의 코드 그룹들을 나타낸다.
도 12는 도 11a의 제1 코드 그룹에서 세 개의 칼럼 벡터들의 배타적 논리합의 결과를 나타낸다.
도 13은 본 발명의 실시예들에 따른 도 9의 제1 ECC를 나타낸다.
도 14a 내지 도 14c는 본 발명의 실시예들에 따른 도 13의 코드 그룹들을 나타낸다.
도 15는 본 발명의 실시예들에 따른 도 5의 반도체 메모리 장치에서 제1 뱅크 어레이, 입출력 게이팅 회로 및 에러 정정 회로를 나타낸다.
도 16은 도 15의 반도체 메모리 장치에서 메인 데이터의 하나의 서브 데이터 유닛의 3 개의 에러 비트를 포함하는 경우를 나타낸다.
도 17은 본 발명의 실시예들에 따른 반도체 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템의 동작을 나타낸다.
도 19는 본 발명의 실시예들에 따른 반도체 메모리 장치를 보여주는 예시적 블록도이다.
도 20은 본 발명의 실시예들에 따른 도 19의 반도체 메모리 장치가 3D 칩 구조에 적용되는 예를 나타내는 블록도이다.
도 21은 본 발명의 실시예들에 따른 적층형 메모리 장치를 포함하는 반도체 패키지의 예를 나타내는 구조도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 메모리 시스템(20)은 메모리 컨트롤러(100) 및 적어도 하나의 반도체 메모리 장치(200)를 포함할 수 있다.
메모리 컨트롤러(Memory Controller; 100)는 메모리 시스템(Memory System; 20)의 동작을 전반적으로 제어하며, 외부의 호스트와 반도체 메모리 장치(200) 사이의 전반적인 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(100)는 호스트의 요청에 따라 반도체 메모리 장치(200)를 제어하여 데이터를 기입하거나(write) 데이터를 독출한다(read).
또한, 메모리 컨트롤러(100)는 반도체 메모리 장치(200)를 제어하기 위한 동작 커맨드(command)들을 인가하여, 반도체 메모리 장치(200)의 동작을 제어한다.
실시예에 따라, 반도체 메모리 장치(200)는 동적 메모리 셀들을 구비하는 DRAM(dynamic random access), DDR5(double data rate 4) SDRAM(synchronous DRAM) 또는 HBM(high bandwidth memory)와 같은 적층형 메모리 장치일 수 있다.
메모리 컨트롤러(100)는 반도체 메모리 장치(200)에 클럭 신호(CLK), 커맨드(CMD) 및 어드레스(ADDR)를 전송하고, 반도체 메모리 장치(200)와 메인 데이터(MD)를 주고받을 수 있다.
메모리 컨트롤러(100)는 에러 정정 회로(130)를 포함할 수 있다. 에러 정정 회로(130)는 반도체 메모리 장치(200)에 전송될 메인 데이터(MD)를 기초로 패리티 데이터를 생성하고, 상기 패리티 데이터를 저장하고, 반도체 메모리 장치(200)로부터 수신된 메인 데이터(MD)에 기초하여 체크 비트들을 생성하고, 패리티 데이터와 체크 비트들의 비교에 기초하여 메인 데이터(MD)의 에러 비트들을 심볼 단위로 정정할 수 있다.
반도체 메모리 장치(200)는 메인 데이터(MD)가 저장되는 메모리 셀 어레이(300), 에러 정정 회로(400) 및 제어 로직 회로(210)를 포함할 수 있다.
에러 정정 회로(400)는 생성 매트릭스로 표현되는 에러 정정 코드(error correction code, 이하 ‘ECC’)를 이용하여 메인 데이터(MD)에 대하여 ECC 인코딩을 수행하여 패리티 데이터를 생성하고, 메모리 셀 어레이(300)로부터 독출된 데이터에 대하여 ECC 디코딩을 수행하여 상기 독출된 데이터의 에러 비트를 정정/검출할 수 있다.
메인 데이터(MD)는 복수의 데이터 비트들을 포함하고, 복수의 데이터 비트들을 복수의 서브 데이터 유닛들로 분할될 수 있다. 상기 ECC는 상기 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할되는 복수의 칼럼 벡터들을 포함하고, 상기 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가질 수 있다. 따라서, 독출된 데이터에 에러 정정 회로(400)가 정정/검출할 수 없는 다중 에러 비트들이 포함되는 경우에도 메모리 컨트롤러(100)는 다중 에러 비트들을 포함하는 서브 데이터 유닛을 정정할 수 있다.
제어 로직 회로(210)는 ECC 인코딩과 ECC 디코딩을 수행하도록 에러정정 회로(400)을 제어할 수 있다.
반도체 메모리 장치(200)는 버스트 동작(burst operation)을 수행할 수 있다.
여기서 버스트 동작은 반도체 메모리 장치(200)가 메모리 컨트롤러(100)로부터 수신한 초기 어드레스로부터 어드레스를 순차적으로 감소 혹은 증가함으로써 다량의 데이터를 기입하거나 독출하는 동작을 의미한다. 버스트 동작의 기본 단위를 버스트 길이(burst length; BL)라고 한다. 실시예에 있어서, 버스트 길이(BL)는 초기 어드레스로부터 어드레스를 증가 혹은 감소함으로써 연속적으로 독출하거나 기입하는 동작의 회수일 수 있다.
도 2는 본 발명의 실시예들에 따른 도 1의 메모리 시스템에서 반도체 메모리 장치에 제공되는 또는 반도체 메모리 장치로부터 출력되는 복수의 버스트 길이들에 대응되는 메인 데이터를 나타낸다.
도 2를 참조하면, 반도체 메모리 장치(200)에는/각각으로부터는 복수의 버스트 길이들에 대응되는 메인 데이터(MD)가 입력/출력된다. 메인 데이터(MD)는 복수의 버스트 길이들 중 각각의 버스트 길이에 대응되는 데이터 세그먼트들(MD_SG1~MD_SGt, t는 8 이상의 자연수)을 포함할 수 있다. 도 2에서 버스트 길이(BL)는 8로 가정하였으나 이에 한정되는 것은 아니다. 즉, 반도체 메모리 장치(200)의 메모리 셀 어레이(300)에는 복수의 버스트 길이들에 대응되는 메인 데이터(MD)가 저장될 수 있다.
실시예에 있어서, t는 8 또는 12일 수 있다.
도 3은 본 발명의 실시예들에 따른 도 1의 메모리 컨트롤러의 구성을 나타내는 블록도이다.
도 3을 참조하면, 메모리 컨트롤러(100)는 중앙 처리 장치(central processing unit(CPU), 110), 데이터 버퍼(120), 에러 정정 회로(130), 커맨드 버퍼(180) 및 어드레스 버퍼(190)를 포함할 수 있다. 에러 정정 회로(130)는 패리티 생성기(140), 버퍼(145), 제2 ECC(155)를 저장하는 메모리(150) 및 ECC 디코더(160)를 포함할 수 있다.
중앙 처리 장치(110)는 호스트로부터 리퀘스트(REQ) 및 데이터(DTA)를 수신하고, 데이터(DTA)를 데이터 버퍼(120) 및 패리티 생성기(140)에 제공한다.
데이터 버퍼(120)는 데이터(DTA)를 버퍼링하여 제1 메인 데이터(MD1)를 반도체 메모리 장치(200)에 제공한다.
패리티 생성기(140)는 메모리(150)에 연결되고 제2 ECC(155)를 이용하여 데이터(DTA)에 대하여 ECC 인코딩을 수행하여 패리티 데이터(PRTc)를 생성하고, 패리티 데이터(PRTc)를 버퍼(145)에 저장한다.
ECC 디코더(160)는 독출 동작에서 반도체 메모리 장치(160)로부터 제2 메인 데이터(MD2)를 수신하고, 제2 ECC(155)와 패리티 데이터(PRTc)를 메인 데이터(MD2)에 심볼 단위로 ECC 디코딩을 수행하여 정정된 메인 데이터(C_MD2)를 중앙 처리 장치(110)에 제공할 수 있다.
커맨드 버퍼(180)는 리퀘스트(REQ)에 상응하는 커맨드(CMD)를 저장하고, 중앙 처리 장치(110)의 제어에 따라 반도체 메모리 장치(200)에 커맨드(CMD)를 전송하고, 어드레스 버퍼(190)는 어드레스(ADDR)를 저장하고 중앙 처리 장치(110)의 제어에 따라 반도체 메모리 장치(200)에 어드레스(ADDR)를 전송할 수 있다.
도 4는 본 발명의 실시예들에 따른 도 3의 메모리 컨트롤러에서 ECC 디코더를 나타내는 블록도이다.
도 4를 참조하면, ECC 인코더(160)는 체크 비트 생성기(161), 신드롬 생성기(163) 및 데이터 정정기(165)를 포함할 수 있다.
체크 비트 생성기(161)는 제2 메인 데이터(MD2)를 입력받고, 제2 ECC(155)를 이용하여 제2 메인 데이터(MD2)에 상응하는 체크 비트들(CHBc)을 생성한다.
신드롬 생성기(163)는 패리티 데이터(PRTC)와 체크 비트들(CHBc)을 심볼 단위로 비교하여 에러의 발생 유무와 에러의 위치를 나타내는 신드롬 데이터(SDRc)를 생성한다.
데이터 정정기(165)는 제2 메인 데이터(MD2)를 입력받고, 신드롬 데이터(SDRc)에 기초하여 제2 메인 데이터(MD2)를 에러 비트들을 심볼 단위로 정정하여 정정된 메인 데이터(C_MD2)를 출력할 수 있다.
반도체 메모리 장치(200)에서 제공되는 제2 메인 데이터(MD2)에서는 홀수의 다중 에러 비트들과 상기 다중 에러 비트들에 의하여 발생한 오정정 비트가 하나의 심볼에 군집되므로 데이터 정정기(165)는 제2 메인 데이터(MD2)를 에러 비트들을 심볼 단위로 정정할 수 있다.
도 5는 본 발명의 실시예들에 따른 도 1의 메모리 시스템에서 반도체의 메모리 장치의 구성을 나타내는 블록도이다.
도 5를 참조하면, 반도체 메모리 장치(200)는 제어 로직 회로(210), 어드레스 레지스터(220), 뱅크 제어 로직(230), 로우 어드레스 멀티플렉서(240), 칼럼 어드레스 래치(250), 로우 디코더(260), 칼럼 디코더(270), 메모리 셀 어레이(300), 센스 앰프부(285), 입출력 게이팅 회로(290), 데이터 입출력 버퍼(295), 에러 정정 회로(400) 및 리프레쉬 카운터(245)를 포함할 수 있다.
상기 메모리 셀 어레이(300)는 제1 내지 제8 뱅크 어레이들(310~380)을 포함할 수 있다. 또한, 상기 로우 디코더(260)는 제1 내지 제8 뱅크 어레이들(310~380)에 각각 연결된 제1 내지 제8 뱅크 로우 디코더들(260a~260h)을 포함하고, 상기 칼럼 디코더(270)는 제1 내지 제8 뱅크 어레이들(310~380)에 각각 연결된 제1 내지 제8 뱅크 칼럼 디코더들(270a~270h)을 포함하며, 상기 센스 앰프부(285)는 제1 내지 제8 뱅크 어레이들(310~380)에 각각 연결된 제1 내지 제8 뱅크 센스 앰프들(285a~285h)을 포함할 수 있다.
제1 내지 제8 뱅크 어레이들(310~380), 제1 내지 제8 뱅크 센스 앰프들(285a~285h), 제1 내지 제8 뱅크 칼럼 디코더들(270a~270h) 및 제1 내지 제8 뱅크 로우 디코더들(260a~260h)은 제1 내지 제8 뱅크들을 각각 구성할 수 있다. 제1 내지 제8 뱅크 어레이들(310~380) 각각은 복수의 워드라인들과 복수의 비트라인들 및 워드라인들(WL)과 비트라인들(BTL)이 교차하는 지점에 형성되는 복수의 메모리 셀들(MC)을 포함할 수 있다. 복수의 메모리 셀들(MC)은 DRAM 셀 구조를 가지는 동적 메모리 셀들일 수 있다
도 5에는 8개의 뱅크들을 포함하는 반도체 메모리 장치(200)의 예가 도시되어 있으나, 실시예에 따라, 반도체 메모리 장치(200)는 임의의 수의 뱅크들을 포함할 수 있다.
어드레스 레지스터(220)는 메모리 컨트롤러(30)로부터 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 칼럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다.
어드레스 레지스터(220)는 수신된 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(230)에 제공하고, 수신된 로우 어드레스(ROW_ADDR)는 로우 어드레스 멀티플렉서(240)에 제공하며, 수신된 칼럼 어드레스(COL_ADDR)를 칼럼 어드레스 래치(250)에 제공할 수 있다.
뱅크 제어 로직(230)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 상기 뱅크 제어 신호들에 응답하여, 제1 내지 제8 뱅크 로우 디코더들(260a~260h) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화되고, 제1 내지 제8 뱅크 칼럼 디코더들(270a~270h) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 칼럼 디코더가 활성화될 수 있다.
로우 어드레스 멀티플렉서(240)는 어드레스 레지스터(220)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레쉬 카운터(245)로부터 리프레쉬 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(240)는 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)를 로우 어드레스(RA)로서 선택적으로 출력할 수 있다. 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스(RA)는 제1 내지 제8 뱅크 로우 디코더들(260a~260h)에 각각 인가될 수 있다.
제1 내지 제8 뱅크 로우 디코더들(260a~260h) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 로우 디코더는 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스(RA)를 디코딩하여 상기 로우 어드레스에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 상기 활성화된 뱅크 로우 디코더는 로우 어드레스(RA)에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
칼럼 어드레스 래치(250)는 어드레스 레지스터(220)로부터 칼럼 어드레스(COL_ADDR)를 수신하고, 수신된 칼럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 또한, 칼럼 어드레스 래치(250)는, 버스트 모드에서, 수신된 칼럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수 있다. 칼럼 어드레스 래치(250)는 일시적으로 저장된 또는 점진적으로 증가된 칼럼 어드레스(COL_ADDR)를 제1 내지 제8 뱅크 칼럼 디코더들(270a~270h)에 각각 인가할 수 있다.
제1 내지 제8 뱅크 칼럼 디코더들(270a~270h) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 칼럼 디코더는 입출력 게이팅 회로(290)를 통하여 뱅크 어드레스(BANK_ADDR) 및 칼럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(290)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제8 뱅크 어레이들(310~380)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 및 제1 내지 제8 뱅크 어레이들(310~380)에 데이터를 기입하기 위한 기입 드라이버들을 포함할 수 있다.
제1 내지 제8 뱅크 어레이들(310~380) 중 하나의 뱅크 어레이에서 독출된 데이터는 상기 하나의 뱅크 어레이에 상응하는 센스 앰프에 의해 감지되고, 상기 독출 데이터 래치들에 저장될 수 있다. 상기 독출 데이터 래치들에 저장된 데이터는 에러 정정 회로(400)에 의하여 ECC(error correction code) 디코딩이 수행된 후에 데이터 입출력 버퍼(295)를 통하여 상기 메모리 컨트롤러(100)에 제공될 수 있다.
제1 내지 제8 뱅크 어레이들(310~380) 중 하나의 뱅크 어레이에 기입될 데이터(MD)는 메모리 컨트롤러(100)로부터 데이터 입출력 버퍼(295)에 제공될 수 있다. 데이터 입출력 버퍼(295)에 제공된 데이터(MD)는 에러 정정 회로(400)에 제공된다.
에러 정정 회로(400)는 데이터(MD)에 대하여 ECC 인코딩을 수행하여 패리티 데이터를 생성하고, 데이터(MD)와 패리티 데이터를 포함하는 코드워드(CW)를 입출력 게이팅 회로(290)에 제공한다. 입출력 게이팅 회로(290)는 상기 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이의 노멀 셀 영역(제1 메모리 영역)과 리던던시 셀 영역(제2 메모리 영역)에 데이터(MD)와 패리티 데이터를 각각 기입할 수 있다.
에러 정정 회로(400)는 상기 ECC 인코딩과 ECC 디코딩을 수행함에 있어, 생성 매트릭스로 표현되는 ECC를 사용할 수 있다. 상기 ECC는 데이터(MD)의 데이터 비트들에 상응하는 복수의 칼럼 벡터들을 포함할 수 있고, 상기 복수의 칼럼 벡터들은 상기 데이터 비트들이 분할되는 복수의 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할될 수 있다.
또한 칼럼 벡터들은 메인 데이터의 다중 에러 비트들에 의한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가질 수 있다. 상기 하나의 심볼은 상기 복수의 서브 데이터 유닛들 중 하나의 서브 데이터 유닛 또는 두 개의 서브 데이터 유닛들을 포함할 수 있다.
따라서 메인 데이터(MD)에 에러 정정 회로(400)가 정정/검출할 수 없는 다중 에러 비트들이 포함되어도, 다중 에러 비트들과 오정정 비트가 하나의 심볼에 군집되므로 메모리 컨트롤러(100)는 시스템 레벨에서 메인 데이터(MD)의 다중 에러 비트들을 심볼 단위로 정정할 수 있다.
제어 로직 회로(210)는 반도체 메모리 장치(200)의 동작을 제어할 수 있다. 예를 들어, 제어 로직 회로(210)는 반도체 메모리 장치(200)가 기입 동작 또는 독출 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직 회로(210)는 메모리 컨트롤러(100)로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더(211) 및 반도체 메모리 장치(200)의 동작 모드를 설정하기 위한 모드 레지스터(212)를 포함할 수 있다.
예를 들어, 커맨드 디코더(211)는 기입 인에이블 신호, 로우 어드레스 스트로브 신호, 칼럼 어드레스 스트로브 신호, 칩 선택 신호 등을 디코딩하여 커맨드(CMD)에 상응하는 상기 제어 신호들을 생성할 수 있다. 제어 로직 회로(210)는 입출력 게이팅 회로(290)를 제어하는 제1 제어 신호(CTL1) 및 에러 정정 회로(400)를 제어하는 제2 제어 신호(CTL2)를 생성할 수 있다.
도 6은 본 발명의 실시예들에 따른 도 5의 반도체 메모리 장치에서 제1 뱅크 어레이를 나타낸다.
도 6을 참조하면, 제1 뱅크 어레이(310)는 복수개의 워드라인들(WL1~WLm, m은 2이상의 정수), 복수개의 비트라인들(BL1~BLn, n은 2이상의 정수), 그리고 워드라인들(WL1~WLm)과 비트라인들(BL1~BLn) 사이의 교차점에 배치되는 복수개의 메모리 셀들(MCs)을 포함한다. 각 메모리 셀(MC)은 DRAM 셀 구조를 갖는다. 메모리 셀들(MCs)이 연결되는 워드라인들(WLs)을 제1 뱅크 어레이(310)의 로우들(rows)이라고 정의하고, 메모리 셀들(MCs)이 연결되는 비트라인들(BLs)을 제1 뱅크 어레이(310)의 칼럼들(columns)이라고 정할 수 있다.
도 7은 본 발명의 실시예들에 따른 도 5의 반도체 메모리 장치에서 에러 정정 회로의 구성을 나타낸다.
도 7을 참조하면, 에러 정정 회로(400)는 제1 ECC(415)를 저장하는 메모리(410), ECC 인코더(430) 및 ECC 디코더(450)를 포함할 수 있다. ECC 인코더(430) 및 ECC 디코더(450)는 ECC 엔진(420)을 구성할 수 있다.
제1 ECC(415)는 생성 매트릭스로 표현되고, 메인 데이터에 포함되는 데이터 비트들에 상응하는 복수의 칼럼 벡터들을 포함할 수 있다.
ECC 인코더(430)는 메모리(410)에 연결되고, 기입 동작에서 제1 ECC(415)를 이용하여 메인 데이터(MD)에 대하여 ECC 인코딩을 수행하여 패리티 데이터(PRT)를 생성할 수 있다. ECC 인코더(430)는 메인 데이터(MD)와 패리티 데이터(PRT)를 포함하는 코드워드(CW)를 입출력 게이팅 회로(290)에 제공할 수 있다.
ECC 디코더(450)는 메모리(410)에 연결되고, 독출 동작에서, 메인 데이터(MD) 및 패리티 데이터(PRT)를 포함하는 코드워드(CW)를 수신하고, 제1 ECC(415)를 이용하여 패리티 데이터(PRT)에 기초하여 메인 데이터(MD)에 대하여 ECC 디코딩을 수행하여 메인 데이터(MD)의 에러를 정정/검출하고 정정된 메인 데이터(C_MD)를 출력할 수 있다.
제1 ECC(415)는 메인 데이터(MD)의 하나의 에러 비트를 정정하고, 두 개의 에러 비트들을 검출할 수 있는 SECDED(single error correction/double error detection) 코드일 수 있다.
도 7에서 메모리(410)의 제1 ECC(415)가 ECC 인코더(430) 및 ECC 디코더(450)에 연결된다고 설명하였지만, 제1 ECC(415)는 ECC 인코더(430) 및 ECC 디코더(450) 내부에 배타적 오어 게이트들로 구현될 수 있다.
도 8은 본 발명의 실시예들에 따른 도 7의 에러 정정 회로에서 ECC 디코더의 구성을 나타낸다.
도 8을 참조하면, ECC 디코더(450)는 체크 비트 생성기(451), 신드롬 생성기(453) 및 데이터 정정기(455)를 포함할 수 있다.
체크 비트 생성기(451)는 제1 ECC(415)를 이용하여 메인 데이터(MD)의 데이터 비트들을 기초로 체크 비트들(CHB)을 생성한다. 신드롬 생성기(453)는 체크 비트들(CHB)과 패리티 데이터(PRT)의 패리티 비트들의 비교에 기초하여, 에러 비트의 발생 유무와 에러 비트의 위치를 나타내는 신드롬 데이터(SDR)를 생성한다.
데이터 정정기(455)는 메인 데이터(MD)와 신드롬 데이터(SDR)를 수신하고, 신드롬 데이터(SDR)에 기초하여 메인 데이터(MD)의 에러를 정정하고, 정정된 메인 데이터(C_MD)를 출력할 수 있다.
도 8 및 도 9에서 메인 데이터(MD)는 2p 비트(p는 6 이상의 자연수)의 데이터 비트들을 포함할 수 있고, 패리티 데이터(PRT)는 (p+2) 비트의 패리티 비트들을 포함할 수 있다.
다른 실시예에서, 메인 데이터(MD)는 3*2q 비트(q는 5 이상의 자연수)의 데이터 비트들을 포함하고, 패리티 데이터(PRT)는 (q+3) 비트의 패리티 비트들을 포함할 수 있다.
도 9는 본 발명의 실시예들에 따른 도 7의 에러 정정 회로에서 사용되는 제1 ECC와 패리티 비트들 사이의 관계를 나타낸다.
도 9에서는, 메인 데이터(MD)는 복수의 서브 데이터 유닛들(SUB1~SUBx, x는 6 이상의 자연수)를 포함하고, 패리티 데이터(PRT)는 8 비트의 패리티 비트들(PB1~PB8)을 포함하는 것으로 가정한다.
도 9를 참조하면, 제1 ECC(Ecc1, 415)는 서브 데이터 유닛들(SUB1~SUBx)에 상응하는 복수의 코드 그룹들(CG1~CGx)로 분할될 수 있다.
도 10은 본 발명의 실시예들에 따른 도 9의 제1 ECC를 나타낸다.
도 10에서는, 메인 데이터(MD)는 64 비트의 데이터 비트들(d0~d63)을 포함하는 것으로 가정한다. 즉 도 10에서는 x가 6임을 가정한다.
도 10을 참조하면, 메인 데이터(MD)의 데이터 비트들(d0~d63)은 제1 내지 제8 서브 데이터 유닛들(SDU1~SDU8)로 분할될 수 있다. 제1 내지 제8 서브 데이터 유닛들(SDU1~SDU8)은 각각 8 비트의 데이터 비트들을 포함할 수 있다.
제1 ECC(ECC1a)는 제1 내지 제8 서브 데이터 유닛들(SDU1~SDU8)에 대응되는 제1 내지 제8 코드 그룹들(CG11~CG18)을 포함할 수 있다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 도 10의 코드 그룹들을 나타낸다.
도 11a 및 도 11b를 참조하면, 제1 코드 그룹(CG11)은 제1 서브 데이터 유닛(SDU11)의 데이터 비트들(d0~d7)에 상응하는 칼럼 벡터들(CV11~CV18)을 포함하고, 제2 코드 그룹(CG12)은 제2 서브 데이터 유닛(SDU12)의 데이터 비트들(d8~d15)에 상응하는 칼럼 벡터들(CV21~CV28)을 포함하고, 제3 코드 그룹(CG13)은 제3 서브 데이터 유닛(SDU13)의 데이터 비트들(d16~d23)에 상응하는 칼럼 벡터들(CV31~CV38)을 포함하고, 제4 코드 그룹(CG14)은 제4 서브 데이터 유닛(SDU14)의 데이터 비트들(d24~d31)에 상응하는 칼럼 벡터들(CV41~CV48)을 포함한다.
또한, 제5 코드 그룹(CG15)은 제5 서브 데이터 유닛(SDU15)의 데이터 비트들(d32~d39)에 상응하는 칼럼 벡터들(CV51~CV58)을 포함하고, 제6 코드 그룹(CG16)은 제6 서브 데이터 유닛(SDU16)의 데이터 비트들(d40~d47)에 상응하는 칼럼 벡터들(CV61~CV68)을 포함하고, 제7 코드 그룹(CG17)은 제7 서브 데이터 유닛(SDU17)의 데이터 비트들(d48~d55)에 상응하는 칼럼 벡터들(CV71~CV78)을 포함하고, 제8 코드 그룹(CG18)은 제8 서브 데이터 유닛(SDU18)의 데이터 비트들(d56~d63)에 상응하는 칼럼 벡터들(CV81~CV88)을 포함한다.
도 11a를 참조하면, 제1 내지 제4 코드 그룹들(CG11~CG14) 각각은 공통 서브 매트릭스(SMC1) 및 개별 서브 매트릭스(SMI1)을 포함할 수 있고, 제1 내지 제 코드 그룹들(CG11~CG14) 각각의 공통 서브 매트릭스(SMC1)는 동일한 원소들을 가지고, 개별 서브 매트릭스(SMI1)은 서로 다른 원소들을 가짐을 알 수 있다.
도 11b를 참조하면 제5 내지 제8 코드 그룹들(CG15~CG18) 각각도 공통 서브 매트릭스와 개별 서브 매트릭스를 포함하고, 제1 내지 제4 코드 그룹들(CG11~CG14) 각각의 공통 서브 매트릭스(SMC1) 및 개별 서브 매트릭스(SMI1)와 위치가 스와핑되었음을 알 수 있다.
즉, 제1 내지 제8 코드 그룹들(CG11~CG18) 각각이 동일한 원소들로 구성되는 공통 서브 매트릭스를 포함하고, 서로 다른 원소들로 구성되는 개별 서브 매트릭스는 행 단위로 동일한 논리 레벨을 가지는 원소들을 포함하고 있다. 따라서, 메인 데이터(MD)가 제1 ECC(ECC1a)가 정정할 수 없거나 검출할 수 없는 다중의 에러 비트들이 포함되는 경우, 상기 다중 에러 비트들로 발생한 오정정 비트는 다중 에러 비트들과 하나 또는 두 개의 서브 데이터 유닛들에 군집될 수 있다.
도 12는 도 11a의 제1 코드 그룹에서 세 개의 칼럼 벡터들의 배타적 논리합의 결과를 나타낸다.
도 12에서는 제1 칼럼 벡터(CV11)와 제2 칼럼 벡터(CV12)의 배타적 논리합의 결과에 제3 내지 제8 칼럼 벡터들(CV13~CV18) 각각의 배타적 논리합의 결과를 나타낸다.
도 12를 참조하면, 제1 칼럼 벡터(CV11)와 제2 칼럼 벡터(CV12)의 배타적 논리합의 결과에 제3 내지 제8 칼럼 벡터들(CV13~CV18) 각각에 대하여 배타적 논리합 연산을 수행하면, 제4 칼럼 벡터(CV14), wp3 칼럼 벡터(CV13), 제8 칼럼 벡터(CV18), 제7 칼럼 벡터(CV17), 제6 칼럼 벡터(CV16) 및 제5 칼럼 벡터(CV15) 각각과 동일함을 알 수 있다.
이는 제1 코드 그룹(CG11)의 홀수의 멀티 칼럼 벡터들에 대하여 배타적 논리합 연산을 수행하여도 그 결과는 제1 코드 그룹(CG11)의 칼럼 벡터들 중 하나와 동일해진다. 그 이유는, 제1 코드 그룹(CG11)의 칼럼 벡터들(CG11~CG18)이 순차적으로 3, 3, 5, 5, 3, 3, 5, 5의 하이 레벨의 원소들을 포함하고, 이러한 패턴이 다른 코드 그룹들에서 반복되기 때문이다.
따라서, 코드워드 단위의 메인 데이터(MD)에 다중의 홀수 에러 비트들이 포함되는 경우, 상기 홀수 에러 비트들에 의하여 발생될 수 있는 오정정 비트는 상기 홀수 에러 비트들을 포함하는 서브 데이터 유닛 내에 발생될 수 있다. 즉, 제1 ECC(ECC1a)의 칼럼 벡터들은 메인 데이터(MD)의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가질 수 있다. 상기 하나의 심볼은 복수의 서브 데이터 유닛들 중 하나의 서브 데이터 유닛 또는 두 개의 서브 데이터 유닛들을 포함할 수 있다.
도 12는 제1 코드 그룹(CG11)에서 세 개의 칼럼 벡터들의 배타적 논리합 연산의 결과를 나타내었지만, 다른 코드 그룹들(CG12, CG13, CG14) 각각의 세 개의 칼럼 벡터들의 배타적 논리합 연산의 결과도 실질적으로 유사하다.
도 13은 본 발명의 실시예들에 따른 도 9의 제1 ECC를 나타낸다.
도 13에서는, 메인 데이터(MD)는 96 비트의 데이터 비트들(d0~d95)을 포함하는 것으로 가정한다. 즉 도 10에서는 x가 12임을 가정한다.
도 13을 참조하면, 메인 데이터(MD)의 데이터 비트들(d0~d95)은 제1 내지 제12 서브 데이터 유닛들(SDU21~SDU212)로 분할될 수 있다. 제1 내지 제12 서브 데이터 유닛들(SDU21~SDU212)은 각각 8 비트의 데이터 비트들을 포함할 수 있다.
제1 ECC(ECC1b)는 제1 내지 제12 서브 데이터 유닛들(SDU21~SDU212)에 대응되는 제1 내지 제12 코드 그룹들(CG21~CG212)을 포함할 수 있다.
도 14a 내지 도 14c는 본 발명의 실시예들에 따른 도 13의 코드 그룹들을 나타낸다.
도 14a 내지 도 14c를 참조하면, 제1 코드 그룹(CG21)은 제1 서브 데이터 유닛(SDU21)의 데이터 비트들(d0~d7)에 상응하는 칼럼 벡터들(CVb11~CVb18)을 포함하고, 제2 코드 그룹(CG22)은 제2 서브 데이터 유닛(SDU22)의 데이터 비트들(d8~d15)에 상응하는 칼럼 벡터들(CVb21~CVb28)을 포함하고, 제3 코드 그룹(CG23)은 제3 서브 데이터 유닛(SDU23)의 데이터 비트들(d16~d23)에 상응하는 칼럼 벡터들(CVb31~CVb38)을 포함하고, 제4 코드 그룹(CG24)은 제4 서브 데이터 유닛(SDU24)의 데이터 비트들(d24~d31)에 상응하는 칼럼 벡터들(CVb41~CVb48)을 포함한다.
또한, 제5 코드 그룹(CG25)은 제5 서브 데이터 유닛(SDU25)의 데이터 비트들(d32~d39)에 상응하는 칼럼 벡터들(CVb51~CVb58)을 포함하고, 제6 코드 그룹(CG26)은 제6 서브 데이터 유닛(SDU26)의 데이터 비트들(d40~d47)에 상응하는 칼럼 벡터들(CVb61~CVb68)을 포함하고, 제7 코드 그룹(CG27)은 제7 서브 데이터 유닛(SDU27)의 데이터 비트들(d48~d55)에 상응하는 칼럼 벡터들(CVb71~CVb78)을 포함하고, 제8 코드 그룹(CG28)은 제8 서브 데이터 유닛(SDU28)의 데이터 비트들(d56~d63)에 상응하는 칼럼 벡터들(CVb81~CVb88)을 포함한다.
또한, 제9 코드 그룹(CG29)은 제9 서브 데이터 유닛(SDU29)의 데이터 비트들(d64~d71)에 상응하는 칼럼 벡터들(CVb91~CVb98)을 포함하고, 제10 코드 그룹(CG210)은 제10 서브 데이터 유닛(SDU210)의 데이터 비트들(d72~d79)에 상응하는 칼럼 벡터들(CVb101~CVb108)을 포함하고, 제11 코드 그룹(CG211)은 제11 서브 데이터 유닛(SDU211)의 데이터 비트들(d80~d87)에 상응하는 칼럼 벡터들(CVb111~CVb118)을 포함하고, 제12 코드 그룹(CG212)은 제12 서브 데이터 유닛(SDU212)의 데이터 비트들(d88~d95)에 상응하는 칼럼 벡터들(CVb121~CVb128)을 포함한다.
도 14a를 참조하면, 제1 내지 제4 코드 그룹들(CG21~CG24) 각각은 공통 서브 매트릭스(SMC2) 및 개별 서브 매트릭스(SMI2)을 포함할 수 있고, 제1 내지 제 코드 그룹들(CG21~CG24) 각각의 공통 서브 매트릭스(SMC2)는 동일한 원소들을 가지고, 개별 서브 매트릭스(SMI2)은 서로 다른 원소들을 가짐을 알 수 있다.
또한, 도 14b 및 도 14c를 참조하면, 제5 내지 제8 코드 그룹들(CG25~CG28) 각각과 제8 내지 제9 코드 그룹들(CG29~CG212) 각각도 공통 서브 매트릭스와 개별 서브 매트릭스로 구성됨을 알 수 있다.
즉, 제1 내지 제12 코드 그룹들(CG21~CG212) 각각이 동일한 원소들로 구성되는 공통 서브 매트릭스를 포함하고, 서로 다른 원소들로 구성되는 개별 서브 매트릭스는 행 단위로 동일한 논리 레벨을 가지는 원소들을 포함하고 있다. 따라서, 메인 데이터(MD)가 제1 ECC(ECC1b)가 정정할 수 없거나 검출할 수 없는 다중의 에러 비트들이 포함되는 경우, 상기 에러 비트들로 발생한 오정정 비트는 다중 에러 비트들과 하나 또는 두 개의 서브 데이터 유닛들에 군집될 수 있다.
도 15는 본 발명의 실시예들에 따른 도 5의 반도체 메모리 장치에서 제1 뱅크 어레이, 입출력 게이팅 회로 및 에러 정정 회로를 나타낸다.
도 15를 참조하면, 반도체 메모리 장치(200)의 제1 뱅크 어레이(310)는 노멀 셀 영역(제1 메모리 영역, 311) 및 리던던시 셀 영역(제2 메모리 영역, 313)을 포함할 수 있다.
입출력 게이팅 회로(290)는 복수의 스위치들(291a, 291b, 291d)을 포함할 수 있다. 스위치들(291a, 291b)은 노멀 셀 영역(311)과 연결되고, 스위치(291d)는 리던던시 셀 영역(313)과 연결될 수 있다. 입출력 게이팅 회로(290)는 에러 정정 회로(400)로부터 메인 데이터(MD) 및 패리티 데이터(PRT)를 수신하고, 메인 데이터(MD)는 노멀 셀 영역(311)에 저장하고, 패리티 데이터(PRT)는 리던던시 셀 영역(313)에 저장할 수 있다.
입출력 게이팅 회로(290)는 제어 로직 회로(210)로부터의 제1 제어 신호(CTL1)에 기초하여 상술한 동작을 수행할 수 있고, 에러 정정 회로(400)는 제어 로직 회로(210)로부터의 제2 제어 신호(CTL2)에 기초하여 상술한 ECC 인코딩과 ECC 디코딩을 수행할 수 있다.
도 16은 도 15의 반도체 메모리 장치에서 메인 데이터의 하나의 서브 데이터 유닛의 3 개의 에러 비트를 포함하는 경우를 나타낸다.
도 16을 참조하면, 노멀 셀 영역(311)에서 독출된 메인 데이터(MD)가 제1 내지 제8 서브 데이터 유닛들(SDU1~SDU8)을 포함하고, 제1 서브 데이터 유닛(SDU1)은 제1 에러 비트(EB1), 제2 에러 비트(EB2) 및 제3 에러 비트(EB3)를 포함한다, 또한 제1 서브 데이터 유닛(SDU1)은 제1 에러 비트(EB1), 제2 에러 비트(EB2) 및 제3 에러 비트(EB3)에 의한 오정정 비트(MEB)를 포함한다.
도 10 내지 도 11b를 참조하여 설명한 제1 ECC(ECC1a)가 SECDED 코드이므로 메인 데이터(MD)에 다중의 홀수 에러 비트들이 포함되는 경우, 에러 정정 회로(400)는 홀수 에러 비트들을 정정할 수도 검출할 수도 없고, 오정정 비트(MEB)가 발생할 수 있다.
하지만, 제1 ECC(ECC1a)는 오정정 비트(MEB)와 제1 에러 비트(EB1), 제2 에러 비트(EB2) 및 제3 에러 비트(EB3)를 하나의 심볼에 군집시키는 칼럼 벡터들로 구성되므로, 메모리 컨트롤러(100)의 에러 정정 회로(130)는 제1 서브 데이터 유닛(SDU1)의 제1 에러 비트(EB1), 제2 에러 비트(EB2) 및 제3 에러 비트(EB3)와 오정정 비트(MEB)를 심볼 단위로 정정할 수 있다.
도 17은 본 발명의 실시예들에 따른 반도체 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 5 내지 도 17을 참조하면, 메모리 셀 어레이(300)를 구비하는 반도체 메모리 장치(200)의 동작 방법에서는, 에러 정정 회로(400)에서 제1 ECC(415)를 이용하여 메인 데이터(MD)에 기초하여 패리티 데이터(PRT)를 생성한다(S110).
이 때, 메인 데이터(MD)는 2p 비트(p는 6 이상의 자연수)의 데이터 비트들을 포함할 수 있고, 패리티 데이터(PRT)는 (p+2) 비트의 패리티 비트들을 포함하고, 메인 데이터(MD)의 데이터 비트들은 각각이 (p+2) 비트들을 포함하는 제1 내지 제8 서브 데이터 유닛들을 포함한다.
상기 제1 ECC는 생성 매트릭스로 표현되고, 복수의 칼럼 벡터들을 포함하고, 상기 칼럼 벡터들은 제1 내지 8 코드워드 그룹들에 상응하는 제1 내지 제8 코드 그룹들로 분할될 수 있다. 또한 칼럼 벡터들은 상기 메인 데이터의 다중의 홀수 에러 비트들에 의한 오정정 비트와 상기 홀수 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가질 수 있다.
에러 정정 회로(400)는 입출력 게이팅 회로(290)를 통하여 메인 데이터(MD)와 패리티 데이터(PRT)를 메모리 셀 어레이(300)에 저장한다(S220). 에러 정정 회로(400)는 입출력 게이팅 회로(290)를 통하여 메인 데이터(MD)와 패리티 데이터(PRT)를 메모리 셀 어레이(300)로부터 독출한다(S230). 에러 정정 회로(400)는 제1 ECC(415)를 이용하여 메인 데이터(MD)에 기초하여 체크 비트들(CHB)을 생성한다(S140). 에러 정정 회로(400)는 패리티 데이터(PRT)와 체크 비트들(CHB)의 비교에 기초하여 메인 데이터(MD)의 에러를 정정한다(S150).
예를 들어, 메인 데이터(MD)가 에러 정정 회로(400)가 정정/검출할 수 없는 홀수 에러 비트들을 포함하는 경우, 제1 ECC(415)는 홀수 에러 비트들과 홀수 에러 비트들에 의한 오정정 비트를 하나의 심볼에 군집시키는 칼럼 벡터들을 가지므로, 메모리 컨트롤러(100)에서 메인 데이터(MD)의 홀수 에러 비트들을 심볼 단위로 정정할 수 있다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템의 동작을 나타낸다.
도 1 내지 도 16 및 도 18을 참조하면, 반도체 메모리 장치(200)와 반도체 메모리 장치(200)를 제어하는 메모리 컨트롤러(100)를 구비하는 메모리 시스템(20)의 동작 방법에서는 메모리 컨트롤러(100)의 에러 정정 회로(130)는 제2 ECC(155)를 이용하여 반도체 메모리 장치(200)에 전송될 기입 데이터에 기초하여 패리티 데이터(PRTc)를 생성하고(S210), 패리티 데이터(PRTc)를 버퍼(145)에 저장한다.
메모리 컨트롤러(100)는 기입 데이터를 반도체 메모리 장치(200)에 전송한다(S220).
반도체 메모리 장침(200)의 에러 정정 회로(400)는 제1 ECC(415)를 이용하여 기입 데이터에 대하여 ECC 인코딩을 수행하여 패리티 데이터를 생성하고, 기입 데이터와 패리티 데이터를 메모리 셀 어레이(300)에 저장한다.
반도체 메모리 장치(200)의 에러 정정 회로(400)는 메모리 컨트롤러(100)로부터의 독출 커맨드에 응답하여 데이터와 패리티 데이터를 메모리 셀 어레이(300)로부터 독출하고, 제1 ECC(415)를 이용하여 독출된 데이터에 대하여 ECC 디코딩을 수행하고, 독출된 데이터를 메모리 컨트롤러(100)에 전송한다.
메모리 컨트롤러(100)는 기입 데이터에 응답하는 독출 데이터를 반도체 메모리 장치(200)로부터 수신한다(S230). 메모리 컨트롤러(100)의 ECC 디코더(160)는 제2 ECC(155)를 이용하여 독출 데이터에 기초하여 체크 비트들(CHBc)을 생성한다(S240). 메모리 컨트롤러(100)의 ECC 디코더(160)는 패리티 데이터(PRTc)와 체크 비트들(CHBc)의 비교에 기초하여 독출 데이터의 다중 에러 비트들을 심볼 단위로 정정한다(S250).
도 19는 본 발명의 실시예들에 따른 반도체 메모리 장치를 보여주는 예시적 블록도이다.
도 19를 참조하면, 반도체 메모리 장치(600)는, 스택드 칩 구조에서 소프트 데이터 페일의 분석 및 구제 기능을 제공하기 위해 제1 그룹 다이(610)와 제2 그룹 다이(620)를 포함할 수 있다.
상기 제1 그룹 다이(610)는 적어도 하나의 버퍼 다이(Buffer Die, 611)를 포함할 수 있다. 상기 제2 그룹 다이(620)는 상기 버퍼 다이(611) 의 상부에 적층되고 복수의 쓰루 실리콘 비아(이하 TSV) 라인들을 통해 데이터를 통신하는 복수의 메모리 다이들(620-1,620-2,...,620-u)을 포함할 수 있다.
상기 복수의 메모리 다이들(620-1,620-2,...,620-u) 각각은 셀 코어(622)를 포함할 수 있고, 상기 셀 코어(622)는 데이터 영역과 패리티 영역을 구비하는 메모리 셀 어레이, 입출력 게이팅 회로, 제어 로직 회로 등을 포함할 수 있다.
버퍼 다이(611)는 상기 복수의 TSV 라인들을 통해 수신되는 전송 데이터에 전송 에러가 발생된 경우에 전송 패리티 비트들을 이용하여 전송 에러를 정정함에 의해 에러 정정된 데이터를 생성하는 에러 정정 회로(612)를 포함할 수 있다. 여기서, 에러 정정 회로(612)는 전송로의 페일을 정정하기 위한 회로이므로 비아 에러 정정 회로로 칭해질 수 있다.
반도체 메모리 장치(600)는 상기 TSV 라인들을 통해 상기 데이터 및 제어신호들을 통신하는 스택 칩 타입 메모리 장치 혹은 스택드 메모리 장치일 수 있다. 상기 TSV 라인들은 실리콘 관통 전극들로도 칭해질 수 있다.
전송 데이터에 발생된 전송 에러는 상기 TSV 라인들에서 발생되는 노이즈에 기인하여 생성될 수 있다. 상기 TSV 라인들에서 발생되는 노이즈에 기인하여 생성되는 데이터 페일은 메모리 다이 자체에 기인하여 발생되는 데이터 페일과는 구별되는 것이므로 소프트 데이터 페일일 수 있다. 이러한 소프트 데이터 페일은 전송로 전송 페일에 의해 발생된 것이므로 ECC 동작 구현에 의해 검출 및 구제될 수 있다.
전송 데이터가 64비트인 경우에 상기 전송 패리티 비트들은 8비트로 설정될 수 있다. 실시예들에 따라서, 설정되는 비트수는 가변될 수 있다.
따라서, 하나의 메모리 다이(620-u)에 형성되는 데이터 TSV 라인 그룹(632)은 64개의 TSV 라인들(L1~Lu)로 구성될 수 있고, 패리티 TSV 라인 그룹(634)은 8개의 TSV 라인들(L10~Lv)로 구성될 수 있다
데이터 TSV 라인 그룹(632)의 TSV 라인들(L1~Lu)과 패리티 TSV 라인 그룹(634)의 TSV 라인들(L10~Lv)은 복수의 메모리 다이들(620-1~620-u)의 사이에 대응적으로 형성된 마이크로 범프(MCB)들에 연결될 수 있다.
복수의 메모리 다이들(620-1~620-u)들 각각은 하나의 액세스 트랜지스터와 하나의 스토리지 커패시터로 이루어진 DRAM 셀들을 가질 수 있다.
반도체 메모리 장치(600)는 데이터 버스(B10)를 통해 메모리 컨트롤러와 통신하기 위해 3D 칩 구조 또는 2.5D 칩 구조를 가질 수 있다. 상기 버퍼 다이(610)는 데이터 버스(B10)를 통해 메모리 컨트롤러 연결될 수 있다.
에러 정정 회로(612)는 데이터 TSV 라인 그룹(632)을 통해 수신되는 전송 데이터에 전송 에러가 발생되었는 지의 여부를 패리티 TSV 라인 그룹(634)을 통해 수신되는 전송 패리티 비트들을 이용하여 체크한다.
전송 에러가 발생되는 경우에 에러 정정 회로(612)는 전송 패리티 비트들을 이용하여 전송 데이터에 대한 전송 에러를 정정한다. 전송 에러의 비트 수가 정정 불가한 경우에 에러 정정 회로(612)는 데이터 에러 발생을 알리는 정보를 출력할 수 있다.
에러 정정 회로(612)는 도 7의 에러 정정 회로(400)로 구성될 수 있다. 따라서 에러 정정 회로(612)는 제1 ECC를 저장하는 메모리, ECC 인코더 및 ECC 디코더를 포함할 수 있다.
에러 정정 회로(612)는 제1 ECC를 이용하여 ECC 인코딩과 ECC 디코딩을 수행하고, 제1 ECC는 독출된 메인 데이터에 다중 홀수 에러 비트들이 포함되는 경우, 홀수 에러 비트들에 의한 오정정 비트와 홀수 에러 비트들을 하나의 심볼에 군집시키는 칼럼 벡터들을 포함할 수 있다.
도 20은 본 발명의 실시예들에 따른 도 19의 반도체 메모리 장치가 3D 칩 구조에 적용되는 예를 나타내는 블록도이다.
도 20은 인터포저 층의 개재 없이 호스트와 HBM을 직접 적으로 연결한 3D 칩 구조(700)를 나타낸다.
도 20을 참조하면, PCB(720)의 상부에는 플립 칩 범프(FB)들을 통해 SoC, CPG, 혹은 GPU 일 수 있는 호스트 다이(710)가 배치된다.
상기 호스트 다이(710)의 상부에는 도 19의 메모리 다이들(620)과 같은 HBM 구조를 형성하기 위한 메모리 다이들(D11~D14)이 적층된다.
도 20에서는 도 19의 버퍼 다이(610) 혹은 로직 다이가 생략되어 있으나, 메모리 다이(D11)와 호스트 다이(710) 사이에 버퍼 다이(610)가 배치될 수 있다.
상기 버퍼 다이(610)는 에러 정정 회로를 포함할 수 있고, 에러 정정 회로는 제1 ECC를 이용하여 ECC 인코딩과 ECC 디코딩을 수행하고, 제1 ECC는 독출된 메인 데이터에 다중 홀수 에러 비트들이 포함되는 경우, 홀수 에러 비트들에 의한 오정정 비트와 홀수 에러 비트들을 하나의 심볼에 군집시키는 칼럼 벡터들을 포함할 수 있다.
HBM(620) 구조를 구현하기 위해 메모리 다이들(D11~D14)에는 실리콘 관통 전극이라 불려지는 TSV 라인들이 형성된다. TSV 라인들은 메모리 다이들 사이에 형성된 마이크로 범프(MCB)들과 전기적으로 연결될 수 있다.
도 21은 본 발명의 실시예들에 따른 적층형 메모리 장치를 포함하는 반도체 패키지의 예를 나타내는 구조도이다.
도 21을 참조하면, 반도체 패키지(900)는 하나 이상의 적층형 메모리 장치(910) 및 메모리 컨트롤러(920)를 포함할 수 있다.
상기 적층형 메모리 장치(910) 및 메모리 컨트롤러(920)는 인터포저(Interposer, 930) 상에 장착되고, 적층형 메모리 장치(910) 및 메모리 컨트롤러(920)가 장착된 인터포저(930)는 패키지 기판(940) 상에 장착될 수 있다. 메모리 컨트롤러(920) 도 1의 메모리 컨트롤러(100)와 실질적으로 동일한 기능을 수행할 수 있다.
적층형 메모리 장치(910)는 다양한 형태로 구현이 가능하며, 일 실시예에 따라 적층형 메모리 장치(910)는 다수 개의 레이어들이 적층된 HBM(High Bandwidth Memory) 형태의 메모리 장치일 수 있다. 이에 따라, 적층형 메모리 장치(910)는 버퍼 다이 및 복수의 메모리 다이들을 포함하고 상기 버퍼 다이는 에러 정정 회로를 포함할 수 있고. 복수의 메모리 다이들은 각각 메모리 셀 어레이를 구비할 수 있다.
에러 정정 회로는 제1 ECC를 이용하여 ECC 인코딩과 ECC 디코딩을 수행하고, 상기 제1 ECC는 독출된 메인 데이터에 다중 홀수 에러 비트들이 포함되는 경우, 홀수 에러 비트들에 의한 오정정 비트와 홀수 에러 비트들을 하나의 심볼에 군집시키는 칼럼 벡터들을 포함할 수 있다.
인터포저(930) 상에는 다수 개의 적층형 메모리 장치(910)들이 장착될 수 있으며, 메모리 컨트롤러(920)는 다수개의 적층형 메모리 장치(910)들과 통신할 수 있다. 일 예로서, 적층형 메모리 장치(910)들 각각과, 메모리 컨트롤러(920)는 물리 영역을 포함할 수 있으며, 물리(PHY) 영역을 통해 적층형 메모리 장치(910)들과 메모리 컨트롤러(920) 사이에서 통신이 수행될 수 있다. 한편, 적층형 메모리 장치(910)가 직접 액세스 영역을 포함하는 경우, 패키지 기판(940)의 하부에 장착되는 도전 수단(예컨대, 솔더볼(950)) 및 직접 액세스 영역을 통해 테스트 신호가 스택형 메모리 장치(910) 내부로 제공될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에서는 ECC가 데이터 비트들에 상응하는 복수의 칼럼 벡터들을 포함하고, 상기 칼럼 벡터들은 복수의 코드 그룹으로 분할되고, 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가지고, 상기 하나의 심볼은 하나 또는 두 개의 서브 데이터 유닛을 포함할 수 있다.
따라서, 에러 정정 회로가 정정/검출할 수 없는 다중 에러 비트들이 발생하여도, 오정정 비트는 상기 다중 에러 비트들과 동일한 서브 데이터 유닛에 포함되므로, 메모리 컨트롤러의 에러 정정 회로는 상기 다중 에러 비트들과 오정정 비트를 포함하는 서브 데이터 유닛을 정정할 수 있다. 따라서 에러 정정의 성능과 신뢰도를 높일 수 있다.
본 발명은 ECC를 채용하는 메모리 장치 및 메모리 시스템에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 메모리 셀 어레이를 포함하는 반도체 메모리 장치의 에러 정정 회로로서,
    생성 매트릭스로 표현되는 에러 정정 코드(error correction code, 이하 ‘ECC’); 및
    상기 ECC를 이용하여, 복수의 데이터 비트들을 포함하는 메인 데이터에 기초하여 패리티 데이터를 생성하고, 상기 패리티 데이터를 이용하여 상기 메인 데이터의 에러를 정정 및/또는 검출하는 ECC 엔진을 포함하고,
    상기 데이터 비트들은 복수의 서브 데이터 유닛들로 분할되고,
    상기 ECC는 상기 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할되는 복수의 칼럼 벡터들을 포함하고,
    상기 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가지는 에러 정정 회로
  2. 제1항에 있어서,
    상기 하나의 심볼은 복수의 서브 데이터 유닛들 중 하나의 서브 데이터 유닛 또는 인접한 두 개의 서브 데이터 유닛들을 포함하고,
    상기 다중 에러 비트들은 홀수개의 에러 비트들을 포함하고,
    상기 칼럼 벡터들은 상기 오정정 비트가 상기 홀수개의 에러 비트들을 포함하는 서브 데이터 유닛에 포함되도록 하는 원소들을 가지는 에러 정정 회로.
  3. 제1항에 있어서,
    상기 다중 에러 비트들은 제1 에러 비트, 제2 에러 비트, 제3 에러 비트를 포함하고,
    상기 제1 에러 비트, 상기 제2 에러 비트 및 상기 제3 에러 비트가 상기 복수의 서브 데이터 유닛들 중 제1 서브 데이터 유닛에 포함되는 경우,
    상기 제1 서브 데이터 유닛에 상응하는, 상기 코드 그룹들 중 제1 코드 그룹의 칼럼 벡터들 중 서로 다른 세 개의 칼럼 벡터들의 배타적 논리합의 결과값은 상기 제1 코드 그룹의 칼럼 벡터들 중 상기 세 개의 칼럼 벡터들을 제외한 나머지 칼럼 벡터들 중 하나와 일치하는 에러 정정 회로.
  4. 제1항에 있어서,
    상기 다중 에러 비트들은 제1 에러 비트, 제2 에러 비트, 제3 에러 비트를 포함하고,
    상기 제1 에러 비트, 상기 제2 에러 비트 및 상기 제3 에러 비트가 상기 복수의 서브 데이터 유닛들 중 서로 다른 제1 서브 데이터 유닛 및 제2 서브 데이터 유닛에 포함되는 경우,
    상기 제1 서브 데이터 유닛과 상기 제2 서브 데이터 유닛에 상응하는, 상기 코드 그룹들 중 제1 코드 그룹과 제2 코드 그룹의 칼럼 벡터들 중 서로 다른 세 개의 칼럼 벡터들의 배타적 논리합의 결과값은 상기 제1 코드 그룹과 상기 제2 코드 그룹의 칼럼 벡터들 중 상기 세 개의 칼럼 벡터들을 제외한 나머지 칼럼 벡터들 중 하나와 일치하는 에러 정정 회로.
  5. 제1항에 있어서,
    상기 메인 데이터는 2p 비트(p는 6 이상의 자연수)의 상기 데이터 비트들을 포함하고,
    상기 패리티 데이터는 (p+2) 비트의 패리티 비트들을 포함하고,
    상기 ECC는 상기 메인 데이터의 하나의 에러 비트를 정정하고 두 개의 에러 비트들을 검출하는 SECDED(single error correction and double error detection) 코드이고,
    상기 서브 데이터 유닛들은 각각이 (p+2) 비트들을 포함하는 제1 내지 제8 서브 데이터 유닛들을 포함하고,
    상기 코드 그룹들은 상기 제1 내지 제8 서브 데이터 유닛들에 상응하는 제1 내지 제8 코드 그룹들을 포함하는 에러 정정 회로.
  6. 제5항에 있어서,
    제1 내지 제8 코드 그룹들은 각각 제1 내지 제(p+2) 칼럼 벡터들을 포함하고, 상기 제1 내지 제(p+2) 칼럼 벡터들은 각각 (p+2) 개의 원소들을 포함하는 에러 정정 회로.
  7. 제1항에 있어서,
    상기 메인 데이터는 3*2q 비트(q는 5 이상의 자연수)의 상기 데이터 비트들을 포함하고,
    상기 패리티 데이터는 (q+3) 비트의 패리티 비트들을 포함하고,
    상기 ECC는 하나의 에러 비트를 정정하고 두 개의 에러 비트들을 검출하는 SECDED(single error correction and double error detection) 코드이고,
    상기 서브 데이터 유닛들은 각각이 (q+3) 비트들을 포함하는 제1 내지 제12 서브 데이터 유닛들을 포함하고,
    상기 코드 그룹들은 상기 제1 내지 제12 서브 데이터 유닛들에 상응하는 제1 내지 제12 코드 그룹들을 포함하는 에러 정정 회로.
  8. 제7항에 있어서,
    제1 내지 제12 코드 그룹들은 각각 제1 내지 제(q+3) 칼럼 벡터들을 포함하고, 상기 제1 내지 제(q+3) 칼럼 벡터들은 각각 (q+3)개의 원소들을 포함하는 에러 정정 회로
  9. 제1항에 있어서, 상기 ECC 엔진은
    기입 동작에서, 상기 ECC를 이용하여 상기 메인 데이터에 ECC 인코딩을 수행하여 상기 패리티 데이터를 생성하는 ECC 인코더; 및
    독출 동작에서, 상기 ECC를 이용하고, 상기 패리티 데이터에 기초하여 상기 메인 데이터에 대하여 ECC 디코딩을 수행하는 ECC 디코더를 포함하는 에러 정정 회로.
  10. 제9항에 있어서, 상기 ECC 디코더는
    상기 ECC를 이용하여 상기 메인 데이터를 기초로 체크 비트들을 생성하는 체크 비트 생성기; 및
    상기 체크 비트들과 상기 패리티 데이터의 비교에 기초하여 신드롬 데이터를 생성하는 신드롬 생성기; 및
    상기 신드롬 데이터에 기초하여 상기 메인 데이터의 에러를 정정하는 데이터 정정기를 포함하는 에러 정정 회로.
  11. 복수의 뱅크 어레이들을 구비하고, 상기 뱅크 어레이들은 각각 메인 데이터를 저장하는 노멀 셀 영역과 상기 메인 데이터와 관련된 패리티 데이터를 저장하는 리던던시 셀 영역을 포함하며, 워드라인들과 비트라인들에 연결되는 복수의 동적 메모리 셀들을 구비하는 메모리 셀 어레이;
    생성 매트릭스로 표현되는 에러 정정 코드(error correction code; 이하 ‘ECC’)를 이용하여, 상기 메인 데이터를 기초로 상기 패리티 데이터를 생성하고, 상기 패리티 데이터를 이용하여 상기 메인 데이터의 에러를 정정하는 에러 정정 회로; 및
    외부로부터의 커맨드 및 어드레스에 기초하여 상기 에러 정정 회로를 제어하는 제어 로직 회로를 포함하고,
    상기 메인 데이터의 복수의 데이터 비트들은 복수의 서브 데이터 유닛들로 분할되고,
    상기 ECC는 상기 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할되는 복수의 칼럼 벡터들을 포함하고,
    상기 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가지는 반도체 메모리 장치.
  12. 제11항에 있어서,
    상기 하나의 심볼은 복수의 서브 데이터 유닛들 중 하나의 서브 데이터 유닛 또는 인접한 두 개의 서브 데이터 유닛들을 포함하고,
    상기 다중 에러 비트들은 홀수개의 에러 비트들을 포함하고,
    상기 칼럼 벡터들은 상기 오정정 비트가 상기 홀수개의 에러 비트들을 포함하는 서브 데이터 유닛에 포함되도록 하는 원소들을 가지는 반도체 메모리 장치.
  13. 제11항에 있어서,
    상기 다중 에러 비트들은 제1 에러 비트, 제2 에러 비트, 제3 에러 비트를 포함하고,
    상기 제1 에러 비트, 상기 제2 에러 비트 및 상기 제3 에러 비트가 상기 복수의 서브 데이터 유닛들 중 제1 서브 데이터 유닛에 포함되는 경우,
    상기 제1 서브 데이터 유닛에 상응하는, 상기 코드 그룹들 중 제1 코드 그룹의 칼럼 벡터들 중 서로 다른 세 개의 칼럼 벡터들의 배타적 논리합의 결과값은 상기 제1 코드 그룹의 칼럼 벡터들 중 상기 세 개의 칼럼 벡터들을 제외한 나머지 칼럼 벡터들 중 하나와 일치하는 반도체 메모리 장치.
  14. 제11항에 있어서,
    상기 메인 데이터는 2p 비트(p는 6 이상의 자연수)의 상기 데이터 비트들을 포함하고,
    상기 패리티 데이터는 2p-3 비트의 패리티 비트들을 포함하고,
    상기 ECC는 하나의 에러 비트를 정정하고 두 개의 에러 비트들을 검출하는 SECDED(single error correction and double error detection) 코드이고,
    상기 서브 데이터 유닛들은 각각이 2p-3 비트들을 포함하는 제1 내지 제8 서브 데이터 유닛들을 포함하고,
    상기 코드 그룹들은 상기 제1 내지 제8 서브 데이터 유닛들에 상응하는 제1 내지 제8 코드 그룹들을 포함하는 반도체 메모리 장치.
  15. 제11항에 있어서,
    적어도 하나의 버퍼 다이;
    상기 적어도 하나의 버퍼 다이 상에 적층되는 복수의 메모리 다이들; 및
    상기 메모리 다이들을 관통하는 복수의 관통 실리콘 비아(through silicon via)들을 포함하고,
    상기 메모리 다이들 각각은 상기 메모리 셀 어레이를 포함하고,
    상기 버퍼 다이는 상기 에러 정정 회로를 포함하는 반도체 메모리 장치.
  16. 반도체 메모리 장치; 및
    상기 반도체 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 반도체 메모리 장치는
    복수의 뱅크 어레이들을 구비하고, 상기 뱅크 어레이들은 각각 메인 데이터를 저장하는 노멀 셀 영역과 상기 메인 데이터와 관련된 패리티 데이터를 저장하는 리던던시 셀 영역을 포함하며, 워드라인들과 비트라인들에 연결되는 복수의 동적 메모리 셀들을 구비하는 메모리 셀 어레이;
    생성 매트릭스로 표현되는 제1 에러 정정 코드(error correction code; 이하 ‘ECC’)를 이용하여, 상기 메인 데이터를 기초로 상기 패리티 데이터를 생성하고, 상기 패리티 데이터를 이용하여 상기 메인 데이터의 에러를 정정하는 제1 에러 정정 회로; 및
    상기 메모리 컨트롤러로부터의 커맨드 및 어드레스에 기초하여 상기 에러 정정 회로를 제어하는 제어 로직 회로를 포함하고,
    상기 메인 데이터의 복수의 데이터 비트들은 복수의 서브 데이터 유닛들로 분할되고,
    상기 ECC는 상기 서브 데이터 유닛들에 상응하는 복수의 코드 그룹들로 분할되는 복수의 칼럼 벡터들을 포함하고,
    상기 칼럼 벡터들은 상기 메인 데이터의 다중 에러 비트들에 의하여 발생한 오정정 비트와 상기 다중 에러 비트들을 하나의 심볼에 군집시키는 원소들을 가지는 메모리 시스템.
  17. 제16항에 있어서,
    상기 하나의 심볼은 복수의 서브 데이터 유닛들 중 하나의 서브 데이터 유닛 또는 인접한 두 개의 서브 데이터 유닛들을 포함하고,
    상기 다중 에러 비트들은 홀수개의 에러 비트들을 포함하고,
    상기 칼럼 벡터들은 상기 오정정 비트가 상기 홀수개의 에러 비트들을 포함하는 서브 데이터 유닛에 포함되도록 하는 원소들을 가지고,
    상기 제1 ECC는 상기 메인 데이터의 하나의 에러 비트를 정정하고 두 개의 에러 비트들을 검출하는 SECDED(single error correction and double error detection) 코드인 메모리 시스템.
  18. 제16항에 있어서,
    상기 메모리 컨트롤러는 제2 에러 정정 회로를 포함하고,
    상기 제2 에러 정정 회로는
    제2 ECC를 이용하여 상기 반도체 메모리 장치로 전송되는 상기 메인 데이터에 기초하여 시스템 패리티 데이터를 패리티 생성기;
    상기 패리티 데이터를 저장하는 버퍼; 및
    상기 제2 ECC를 이용하여 상기 반도체 메모리 장치로부터 수신한 독출 메인 데이터에 기초하여 체크 비트들을 생성하고, 상기 패리티 데이터와 상기 체크 비트들의 비교에 기초하여 상기 독출 메인 데이터의 다중 에러 비트들을 정정하는 ECC 디코더를 포함하는 메모리 시스템.
  19. 제18항에 있어서,
    상기 제2 ECC 코드는 상기 독출 데이터의 상기 다중 에러 비트들을 심볼 단위로 정정하는 코드인 메모리 시스템.
  20. 제19항에 있어서,
    상기 ECC 디코더는 상기 독출 메인 데이터들의 서브 데이터 유닛들 중 하나의 서브 데이터 유닛 또는 두 개의 서브 데이터 유닛들을 하나의 심볼로 할당하고, 상기 할당된 심볼의 상기 다중 에러 비트들을 정정하는 메모리 시스템.
KR1020190069150A 2019-06-12 2019-06-12 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템 KR20200142213A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190069150A KR20200142213A (ko) 2019-06-12 2019-06-12 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템
US16/711,557 US11436079B2 (en) 2019-06-12 2019-12-12 Semiconductor memory devices having enhanced error correction circuits therein
SG10202001791WA SG10202001791WA (en) 2019-06-12 2020-02-28 Semiconductor memory devices having enhanced error correction circuits therein
CN202010488607.4A CN112084059A (zh) 2019-06-12 2020-06-02 具有改进的错误校正电路的半导体存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190069150A KR20200142213A (ko) 2019-06-12 2019-06-12 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20200142213A true KR20200142213A (ko) 2020-12-22

Family

ID=73735861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190069150A KR20200142213A (ko) 2019-06-12 2019-06-12 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템

Country Status (4)

Country Link
US (1) US11436079B2 (ko)
KR (1) KR20200142213A (ko)
CN (1) CN112084059A (ko)
SG (1) SG10202001791WA (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023101097A1 (ko) * 2021-12-03 2023-06-08 서울대학교산학협력단 온-다이 오류 정정 코드에서 오류 정정과 오류 검출을 동적 전환 가능한 메모리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11611358B2 (en) * 2019-12-24 2023-03-21 Kioxia Corporation Systems and methods for detecting or preventing false detection of three error bits by SEC
KR20210147686A (ko) * 2020-05-29 2021-12-07 에스케이하이닉스 주식회사 오류 정정 회로 및 오류 정정 인코딩 방법
KR20220039432A (ko) * 2020-09-22 2022-03-29 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20220139199A (ko) * 2021-04-07 2022-10-14 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US11955989B2 (en) 2022-08-21 2024-04-09 Nanya Technology Corporation Memory device and test method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4213814B2 (ja) 1999-05-11 2009-01-21 富士通株式会社 エラー訂正回路のチェック方法およびチェック機能付きエラー訂正回路
US8230305B2 (en) 2009-04-02 2012-07-24 Micron Technology, Inc. Extended single-bit error correction and multiple-bit error detection
KR102296738B1 (ko) 2015-06-01 2021-09-01 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 에러 정정 방법
US9842021B2 (en) 2015-08-28 2017-12-12 Intel Corporation Memory device check bit read mode
US10108512B2 (en) 2016-04-01 2018-10-23 Intel Corporation Validation of memory on-die error correction code
KR102608908B1 (ko) * 2016-06-23 2023-12-04 에스케이하이닉스 주식회사 데이터의 오류를 정정하는 방법 및 이를 이용하는 반도체장치
KR102258140B1 (ko) 2017-07-06 2021-05-28 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템
KR20190052754A (ko) * 2017-11-09 2019-05-17 삼성전자주식회사 적응적 온-다이 에러 체크 및 정정을 위한 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20190054533A (ko) * 2017-11-14 2019-05-22 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023101097A1 (ko) * 2021-12-03 2023-06-08 서울대학교산학협력단 온-다이 오류 정정 코드에서 오류 정정과 오류 검출을 동적 전환 가능한 메모리 장치

Also Published As

Publication number Publication date
SG10202001791WA (en) 2021-01-28
US11436079B2 (en) 2022-09-06
US20200394102A1 (en) 2020-12-17
CN112084059A (zh) 2020-12-15

Similar Documents

Publication Publication Date Title
CN110148434B (zh) 半导体存储器件、存储系统和操作半导体存储器件的方法
CN110120243B (zh) 半导体存储器装置、操作其的方法以及存储器系统
US11681579B2 (en) Semiconductor memory devices and memory systems including the same
US11385960B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
CN109785894B (zh) 半导体存储器装置、存储器系统和操作方法
KR102258140B1 (ko) 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템
US10956260B2 (en) Semiconductor memory devices, and methods of operating semiconductor memory devices
US10922171B2 (en) Error correction code circuits, semiconductor memory devices and memory systems
KR20200142213A (ko) 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템
US11762736B2 (en) Semiconductor memory devices
KR20210092391A (ko) 반도체 메모리 장치의 에러 정정 회로 및 반도체 메모리 장치
US20230142474A1 (en) Memory device and memory system including the same
US20240201868A1 (en) Semiconductor memory device and memory system including the same
KR20220050315A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US11860734B2 (en) Semiconductor memory devices and memory systems
KR20240012254A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
TW202405817A (zh) 半導體記憶體裝置和包括其的記憶體系統
CN117437966A (zh) 半导体存储器装置和包括半导体存储器装置的存储器系统

Legal Events

Date Code Title Description
A201 Request for examination