KR20200136431A - Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판 - Google Patents
Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판 Download PDFInfo
- Publication number
- KR20200136431A KR20200136431A KR1020207030190A KR20207030190A KR20200136431A KR 20200136431 A KR20200136431 A KR 20200136431A KR 1020207030190 A KR1020207030190 A KR 1020207030190A KR 20207030190 A KR20207030190 A KR 20207030190A KR 20200136431 A KR20200136431 A KR 20200136431A
- Authority
- KR
- South Korea
- Prior art keywords
- single crystal
- substrate
- lno
- silicon
- ysz
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 239000013078 crystal Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000002210 silicon-based material Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000000126 substance Substances 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000010070 molecular adhesion Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 48
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 238000000407 epitaxy Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
- C30B23/025—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
- C30B29/22—Complex oxides
- C30B29/30—Niobates; Vanadates; Tantalates
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/06—Joining of crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
LNO 재질의 단결정 층을 제조하는 방법 및 LNO 재질의 단결정 층의 에피택셜 성장을 위한 기판.
YSZ 재질의 단결정 시드 층을 실리콘 재질의 캐리어 기판으로의 전사에 이어서 LNO 재질의 단결정 층의 에피택셜 성장이 뒤따르는 것을 포함하는 LNO 재질의 상기 단결정 층을 생산하는 방법.
YSZ 재질의 단결정 시드 층을 실리콘 재질의 캐리어 기판으로의 전사에 이어서 LNO 재질의 단결정 층의 에피택셜 성장이 뒤따르는 것을 포함하는 LNO 재질의 상기 단결정 층을 생산하는 방법.
Description
본 발명은 LNO(lithium niobate) 재질의 단결정 층을 제조하는 방법 및 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판에 관한 것이다.
특정 재료들은 현재 대구경 웨이퍼 형태의 단결정 기판으로 사용할 수 없다. 더구나, 특정 재료들은, 특히 결함들의 밀도 또는 필요한 전기적 또는 광학적 성질들과 관련하여, 대구경에서 사용할 수 있지만, 품질 측면에서 특정의 특성들이나 사양들과 함께는 사용할 수 없다.
본 발명은 LNO 재질의 단결정 층을 제조하는 방법 및 이러한 LNO 재질의 단결정 층의 에피택셜 성장을 위한 기판을 제공함으로써 종래 기술의 이러한 한계들을 극복하는 것을 목표로 한다. 이러한 방식으로 현재 이용 가능한 LNO 재질의 단결정 기판들의 크기 문제를 해결할 수 있다.
본 발명은 YSZ 재질의 단결정 시드 층을 실리콘 재질의 캐리어 기판으로 전사하는 것에 이어서 LNO 재질의 단결정 층을 에피택셜 성장시키는 것이 뒤따르는 것을 포함하는 LNO 재질의 단결정 층을 제조하는 방법에 관한 것이다.
유리한 실시 예들에서, 상기 단결정 시드 층은 10 ㎛ 미만, 바람직하게는 2 ㎛ 미만, 더욱 바람직하게는 0.2 ㎛ 미만의 두께를 가질 수 있다.
유리한 실시 예들에서, YSZ 재질의 단결정 시드 층을 실리콘 재질의 캐리어 기판으로 전사하는 것은 YSZ 재질의 단결정 기판을 캐리어 기판에 결합하는 단계에 이어서 YSZ 재질의 상기 단결정 기판을 씨닝하는 단계를 포함할 수 있다.
유리한 실시 예들에서, 상기 씨닝하는 단계는 실리콘 재질의 상기 캐리어 기판으로 전사되도록 의도된 YSZ 재질의 상기 단결정 기판의 부분을 한정하는 약화된 구역을 형성하는 것을 포함할 수 있다.
유리한 실시 예들에서, 상기 약화된 구역을 형성하는 것은 원자 및/또는 이온 종들을 주입함으로써 얻어질 수 있다.
유리한 실시 예들에서, 상기 씨닝하는 단계는 YSZ 재질의 상기 단결정 기판의 상기 부분을 실리콘 재질의 상기 캐리어 기판으로 전사하도록 상기 약화된 구역에서 분리하는 것을 포함하며, 특히 상기 분리하는 것은 열적 및/또는 기계적 스트레스의 적용을 포함할 수 있다.
유리한 실시 예들에서, 상기 결합하는 단계는 분자 접착 단계일 수 있다.
유리한 실시 예들에서, YSZ 재질의 상기 단결정 시드 층은 실리콘 재질의 상기 캐리어 기판으로 각각 전달된 복수의 타일들의 형태로 있을 수 있다.
유리한 실시 예들에서, 실리콘 재질의 상기 캐리어 기판은 레이저 디본딩(debonding) 기술 및/또는 화학적 공격 및/또는 기계적 스트레스에 의해 분리되도록 구성된 분리 가능한 인터페이스를 포함할 수 있다.
본 발명은 또한 실리콘 재질의 캐리어 기판 상에 YSZ 재질의 단결정 시드 층을 포함하는 것을 특징으로 하는, LNO 재질의 단결정 층의 에피택셜 성장을 위한 기판에 관한 것이다.
유리한 실시 예들에서, YSZ 재질의 상기 단결정 시드 층은 복수의 타일들의 형태로 있을 수 있다.
유리한 실시 예들에서, 실리콘 재질의 상기 캐리어 기판은 레이저 디본딩 기술 및/또는 화학적 공격 및/또는 기계적 스트레스에 의해 분리되도록 구성된 분리 가능한 인터페이스를 포함할 수 있다.
본 발명은 또한 YSZ 재질의 단결정 시드 층을 실리콘 재질의 캐리어 기판으로 전사하는 것에 이어서 LixKyNazTilNbmO3 재질의 단결정 층을 에피택셜 성장시키는 것이 뒤따르는 것을 포함하는, LNO 재질의 격자 파라미터에 가까운 격자 파라미터를 갖는 LixKyNazTilNbmO3 재질의 단결정 층을 제조하는 방법에 관한 것이다.
본 발명은 또한 SrTiO3 또는 CeO2 또는 MgO 또는 Al2O3 재질의 단결정 시드 층을 실리콘, 사파이어, Ni 또는 Cu 재질의 캐리어 기판으로 전사하는 것에 이어서 LixKyNazTilNbmO3 재질의 단결정 층을 에피택셜 성장시키는 것이 뒤따르는 것을 포함하는 LN0 재질의 격자 파라미터에 가까운 격자 파라미터를 갖는 LixKyNazTilNbmO3 재질의 단결정 층을 제조하는 방법에 관한 것이다.
본 발명의 다른 특성들 및 장점들은 첨부된 도면들을 참조하여 이어지는 상세한 설명을 읽음으로써 더 잘 이해될 것이다.
도 1은 본 발명의 일 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도 2는 본 발명의 다른 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 다른 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도 3은 본 발명의 또 다른 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 다른 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도 4는 본 발명의 또 다른 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 다른 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도 5는 본 발명의 또 다른 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 다른 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도면들의 가독성을 향상시키기 위해, 다양한 층들은 반드시 축척으로 도시되는 것은 아니다.
도 1은 본 발명의 일 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도 2는 본 발명의 다른 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 다른 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도 3은 본 발명의 또 다른 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 다른 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도 4는 본 발명의 또 다른 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 다른 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도 5는 본 발명의 또 다른 실시 예에 따른 LNO 재질의 단결정 층을 제조하는 공정 및 본 발명의 상기 다른 실시 예에 따른 LNO 재질의 이러한 단결정 층의 에피택셜 성장을 위한 기판을 도시한다.
도면들의 가독성을 향상시키기 위해, 다양한 층들은 반드시 축척으로 도시되는 것은 아니다.
도 1은 YSZ 재질의 단결정 시드 층(200)이 전사되는 실리콘 재질의 캐리어 기판(100)을 도시한다. SrTiO3, CeO2, MgO 또는 Al2O3와 같은, 단결정 시드 층(200)을위한 다른 재료가 고려될 수 있으며, 이들은 LNO 재질의 격자 파라미터에 가까운 격자 파라미터를 갖는다. 실리콘 재질의 캐리어 기판(100)은 또한 사파이어, Ni, 또는 Cu 재질의 캐리어 기판(100)으로 대체될 수 있다. 실리콘의 사용은 300 mm 타입의 대규모 장비에 대한 LNO 재질 막들의 적용 분야를 넓히는 장점을 가질 뿐만아니라, 실리콘 이외의 이색적인 재료, 특히 LNO의 생산 라인에 대한 수용의 측면에서 요구사항이 높은 마이크로 전자 산업과도 호환될 수 있다. YSZ 재질의 단결정 시드 층(200)을 실리콘 재질의 캐리어 기판(100)에 결합하는 단계(1')는 바람직하게는 분자 접착 단계에 의해 수행된다. 이 분자 접착 단계는 바람직하게는 주변 온도에서 결합 단계를 포함하고, 일반적으로 최대 900 ℃ 또는 심지어 1100 ℃의 고온에서 몇 분에서 몇 시간 동안 수행되는 결합 인터페이스를 강화하기 위한 어닐링이 뒤따른다. 사파이어 재질의 캐리어 기판과 관련하여, 단결정 시드 층을 캐리어 기판에 결합하는 단계(1')는 또한 바람직하게는 상기 언급된 것과 동일한 크기의 전형적인 조건들을 사용하는 분자 접착 단계에 의해 수행된다. Ni 또는 Cu 재질의 캐리어 기판과 관련하여, 단결정 시드 층을 캐리어 기판에 결합하는 단계(1')는, 예를 들어 전착(ECD) 또는 전기 주조(전기 도금)에 의한 증착을 통해 단결정 시드 층 상에 Ni 또는 Cu 재료를 증착하는 단계로 대체된다. 이 기술은 일반적으로 타이(tie) 층 및 스트리핑(stripping)의 사용을 포함하며, 그 자체로 알려져 있으며 여기서 더 상세하게 설명하지 않을 것이다.
도 1은 YSZ 재질의 단결정 기판(20)을 실리콘 재질의 캐리어 기판(100)에 결합하는 단계(1')를 개략적으로 도시한다. 이는 실리콘 재질의 캐리어 기판(100)에 결합된 후 YSZ 재질의 단결정 기판(20)을 씨닝하는(thinning) 단계(2')가 뒤따른다. 도 1은, 예를 들어 화학적 및/또는 기계적 식각(연마, 연삭, 밀링 등)에 의해 구현될 수 있는 씨닝하는 단계(2')를 개략적으로 도시한다. 따라서, YSZ 재질의 단결정 시드 층(200)이 얻어지며, 이는 도 1에 개략적으로 도시된, LNO 재질의 단결정 층(10)의 에피택셜 성장을 위해 상기 기판 상에 LNO 재질의 단결정 층(300)을 에피택셜 성장시키는 단계(3')를 위한 단결정 시드로서 작용할 수 있다. 당업자는 본 발명의 LNO 재질의 단결정 층(10)의 에피택셜 성장을 위해 기판 상에 LNO 재질의 단결정 층(300)을 에피택셜 성장시키는 단계(3')를 최적화하기 위해, 벌크 단결정 기판상의 동종 에피택시 또는 이종 에피택시에서 일반적으로 사용되는 LNO 재질의 단결정 층을 에피택셜 성장시키는 데 사용되는 파라미터들을 조정할 수 있을 것이다. 따라서 LNO 재질의 에피택시는, 당업자에게 공지된 전구체들을 사용하여 전형적으로 650 내지 850 ℃ 사이의 온도에서 MOCVD에 의해 거행된다. 부수적으로, 본 발명은 LNO 재질의 에피택시에 한정되지 않고, LNO 재질의 격자 파라미터에 가까운 격자 파라미터를 갖는 LixKyNazTilNbmO3 유형의 삼방정계 결정 구조의 특정 복합물로 확장된다.
캐리어 기판(100)의 열팽창 계수는 LNO 재질의 단결정 층(300)을 에피택셜 성장시키는 단계(3') 동안 LNO 재질의 단결정 층(10)의 에피택셜 성장을 위한 기판의 열적 거동을 지배한다는 점에 유의해야 한다. 이는 LNO 재질의 단결정 층(10)의 에피택셜 성장을 위한 기판의 총 두께에 비해 YSZ 재질의 단결정 시드 층(200)의, 바람직하게는 1 ㎛ 미만의 낮은 두께에 기인하며, 이것은 수십 내지 수백 ㎛ 정도이다. 부수적으로, YSZ 재료는 LNO 재료의 단결정 층(300)을 위해 선택된 격자 파라미터에 가능한 한 가까운 격자 파라미터를, 바람직하게는 LNO 재료의 단결정 층(300)에서 가능한 한 적은 결함들을 야기하는 에피택셜 성장을 허용하기 위해 완화된 상태에서의 격자 파라미터를 갖는 단결정 시드 층을 제공하도록 선택된다. 부수적으로, 캐리어 기판(100)의 재료는 유리하게는 에피택시에 의해 얻어진 단결정 층(300)에서의 결함들을 감소시키는 것과 동일한 이유로 LNO 재료의 열팽창 계수에 특히 가까운 열팽창 계수를 갖는다. 바람직하게는, 따라서 사파이어 재질의 캐리어 기판(100)이 본 발명에 사용될 것이다.
도 2는, YSZ 재질의 단결정 기판(20')이 실리콘 재질의 캐리어 기판(100')으로 전사되도록 의도된 YSZ 재질의 단결정 기판(20')의 부분(200')을 한정하는 약화된 구역을 형성하기 위해 원자 및/또는 이온 종들을 주입하는 단계(0")를 겪는다는 점에서, 그리고 씨닝하는 단계(2")는 YSZ 재질의 단결정 기판(20')의 상기 부분(200')을 실리콘 재질의 캐리어 기판(100')으로 전사할 수 있도록 상기 약화된 구역에서 분리하는 단계를 포함한다는, 특히 이러한 분리하는 단계는 열적 및/또는 기계적 스트레스의 적용을 포함하는, 점에서, 도 1과 관련하여 설명된 실시 예와 다른 LNO 재질의 단결정 층을 생성하는 공정의 일 실시 예를 개략적으로 도시한다. 따라서, 본 실시 예의 장점은 YSZ 재질의 출발 단결정 기판(20')의 나머지 부분(201)을 회수할 수 있다는 것이며, 따라서 이는 동일한 공정을 다시 수행하기 위해 다시 사용될 수 있고, 따라서 비용을 감소시킬 수 있다. 따라서, 도 2에 도시된 LNO 재질의 단결정 층(10')의 에피택셜 성장을 위한 기판은 도 1과 함께 기술된 공정에서 이미 설명된 바와 같이 LNO 재질의 단결정 층(300')을 성장시키는 단계(3")에 사용된다. 일반적으로, 주입 단계(0")는 수소 이온들을 사용하여 거행된다. 당업자에게 잘 알려진 하나의 유리한 대안은 수소 이온들의 전부 또는 일부를 헬륨 이온들로 대체하는 것에 있다. 수소 주입 도즈(dose)는 전형적으로 6 x 1016 cm-2 에서 1 x 1017 cm-2 사이이다. 주입 에너지는 전형적으로 50 내지 170 keV 사이이다. 따라서 상기 분리하는 단계는 전형적으로 300 에서 600 ℃ 사이의 온도에서 거행된다. 200 nm 내지 1.5 ㎛ 정도의 단결정 시드 층의 두께가 따라서 얻어진다. 분리 동작 직후, 결합 인터페이스를 강화하거나 또는 좋은 수준의 거칠기를 복원하거나, 또는 주입 단계에서 생성될 수 있었던 결함들을 수정하거나 또는 그 외에 에피택시의 재개를 위해 상기 시드 층의 표면을 준비하기 위한, 목적과 함께 추가 기술 단계들이 유리하게 부가된다. 이러한 단계들은, 예를 들어 연마, (습식 또는 건식) 화학적 식각, 어닐링, 화학적 세정이다. 이들은 단독으로 또는 당업자가 조정할 수 있는 조합으로 사용될 수 있다.
도 3은 LNO 재질의 단결정 층(10, 10')의 에피택셜 성장을 위한 기판이 분리되도록 구성된 분리 가능한 인터페이스(40')를 포함한다는 점에서도 1 및 도 2와 관련하여 설명된 실시 예들과 다르다. 실리콘 재질의 캐리어 기판(100)의 경우, 이것은 결합 단계 동안 단결정 시드 층과 결합된, 예를 들어 실리콘 재질의 거친 표면일 수 있다. 그렇지 않으면, 거친 인터페이스가 실리콘 재질의 캐리어 기판(100) 내에 존재할 수 있으며, 후자는 예를 들어 두 개의 실리콘 웨이퍼들을 결합함으로써 얻어진다. 또 다른 실시 예는 단결정 시드 층과 결합될 면에서, 기계적 및/또는 열적 스트레스를 적용하는 동안, 예를 들어 당업자에게 공지된 웨이퍼의 가장자리에서 블레이드를 삽입하거나 또는 어닐링을 적용함으로써 분할되기 쉬운 다공성 실리콘 층을 도입하는 것일 수 있다. 분명히, 상기 인터페이스는 본 발명의 공정(예를 들어, 분리, 에피택셜 성장, 등) 동안 경험되는 다른 기계적 및/또는 열적 스트레스들을 견딜 수 있도록 선택된다. 사파이어 재질의 캐리어 기판의 경우, 이것은 단결정 시드 층과 결합될 사파이어의 표면상에 생성된 실리콘 산화물, 실리콘 질화물 및 실리콘 산화물의 스택(ONO 형 구조라고 함)일 수 있다. 이러한 스택은 사파이어 캐리어 기판을 통과하는 레이저를 적용할 때("레이저 리프트-오프" 유형의 분리 또는 디본딩) 실리콘 질화물 층에서 분리되기 쉽다. 당업자는 이러한 분리 가능한 인터페이스를 생성하기 위한 다른 공정들을 인식할 수 있을 것이다. 따라서 이러한 다양한 분리에 대한 구성들은 에피택셜 층을 성장 파라미터들과 호환할 수 없는 최종 캐리어로 전사하거나 또는 독립형 LNO 재질의 두꺼운 막을 준비하는 것의 어느 하나를 가능하게 한다.
도 4는 YSZ 재질의 단결정 시드 층(2000')이 실리콘 재질의 캐리어 기판(100")에 각각 전사된 복수의 타일들(2001', 2002', 2003')의 형태로 있다라는 점에서 도 1, 도 2 및 도 3과 관련하여 설명된 실시 예들과 다른 LNO 재질의 단결정 층을 생성하기 위한 공정의 일 실시 예를 개략적으로 도시한다. 상기 다양한 타일들은 임의의 형상(정사각형, 육각형, 스트립 등)을 취할 수 있으며, 몇 mm2 내지 수 cm2 까지 다양한 크기를 가질 수 있다. 칩들 사이의 간격은 추구하는 것이 최대 커버리지 밀도(이 경우 0.2 mm 미만의 간격이 바람직하게 선택됨)인지 또는 반대로 기판 내에서 상기 타일들의 최대 스프레드(spread)(이 경우 상기 간격은 수 밀리미터 및 심지어 센티미터일 수 있음)인지에 따라 크게 달라질 수 있다. 각 타일에 대해, 당업자는 원하는 전사를 적용할 수 있으며, 이들은 특정 공정에 제한되지 않는다. 따라서, 도 1에 개략적으로 도시된 공정과 관련하여 기술된 기술적인 교시들을 적용하거나 도 2에 개략적으로 예시된 공정과 관련하여 기술된 기술적인 교시들을 적용하거나, 심지어 상기 둘의 조합을 적용하는 것을 고려할 수 있다. 따라서, LNO 재질의 단결정 층(10")의 에피택셜 성장을 위한 기판의 각 타일 상에 LNO 재질의 단결정 층(3001, 3002, 3003)의 에피택셜 성장(3''')을 위해 후자를 씨닝(2''')함으로써 단결정 시드 층들(2001', 2002', 2003')을 생성하기 위해, 캐리어 기판(100")보다 작은 크기의 YSZ 재질의 단결정 기판들(2001, 2002, 2003)을 결합(1''')할 수 있다.
따라서,도 1 내지 4와 관련하여 설명된 다양한 실시 예들은 LNO 재질의 단결정 층으로 만들어진 구성 요소들과 실리콘 재질의 캐리어 기판으로 만들어진 구성 요소들의 공동 통합(co-integration)의 가능성을 열어 준다. 후자는 단순히 실리콘 기판일 수 있지만, 얇은 실리콘 층으로부터 실리콘 기판을 분리하는 실리콘 산화물 층을 포함하는 SOI 형 기판일 수도 있다. 도 1 내지 4와 관련하여 설명된 실시 예들의 경우, 캐리어 기판에 대한 접근은 당업자에게 공지된 리소그래피 및 식각에 의해 간단하게 달성될 수 있다. 도 4와 관련하여 설명된 실시 예의 경우, 타일들의 위치들과 그들의 간격을 선택하는 것도 가능하다.
도 5는 캐리어 기판(100") 및 이어서 LNO 재질의 단결정 층(10")의 에피택셜 성장을 위한 기판이, 예를 들어 레이저 디본딩(레이저 리프트-오프) 기술 및/또는 화학적 공격 및/또는 기계적 스트레스에 의해 분리될 수 있도록 구성된 분리 가능한 인터페이스(40)를 포함한다는 점에서 도 4와 관련하여 설명된 실시 예와 다른 일 실시 예를 개략적으로 도시한다. 이것은 캐리어 기판(100")의 일부가 도 3과 관련하여 이미 언급된 바와 같이 제거될 수 있게 한다. 하나의 예는 얇은 실리콘 층으로부터 실리콘 기판을 분리하는 실리콘 산화물 층을 포함하는 SOI 유형의 캐리어 기판(100)의 사용일 수 있다. 이 산화물 층은 이 산화물 층을, 예를 들어 불화수소(HF) 산 배스(bath)에 침지함에 의해, 선택적으로 식각함으로써, 분리 가능한 인터페이스(40)로 사용될 수 있다. 화학적 식각에 의해 매립 층을 분리하는 이 옵션은 복수의 작은 기판들의 처리와 결합할 경우 특히 유리하다. 특히, 언더-식각의 범위는 일반적으로 산업적으로 합리적인 처리 조건들 및 시간들을 유지하려는 경우 몇 센티미터 또는 심지어 몇 밀리미터로 제한된다. 복수의 작은 기판들을 처리하는 것은 직경이 최대 300 mm일 수 있는 기판들의 극단 가장자리들에서가 아니라 각 타일 사이의 매립층에 대한 가능한 접근을 통해 여러 화학적 식각 전면(front)들의 시작을 허용한다. SOI 유형 캐리어 기판의 경우, 여러 식각 전면의 시작을 허용하기 위해 타일들 사이의 얇은 실리콘 층을 부분적으로 제거할 수 있다.
실리콘의 얇은 층은 미리 결정된 두께(5 nm에서 600 nm 사이, 또는 심지어 의도된 적용 분야에 따라 더 두꺼울 수 있음)를 갖기 때문에 마이크로 전자 부품을 형성하는 데 사용할 수 있으므로, 단일 기판에서 LNO 재질들에 기반한 부품들의 공동-통합을 허용한다.
따라서, 에피택시에 의해 단결정 층(3001, 3002, 3003)을 형성 한 후, 이 구조를 최종 기판에 결합하고 분리 가능한 인터페이스(40)에서 캐리어 기판(100")의 일부를 분리하는 것을 또한 생각할 수도 있다. 따라서 최종 기판은 예를 들어 이전에 수행된 성장의 파라미터들과 호환되지 않는 추가 기능들을 제공할 수 있다(예를 들어, 가요성 플라스틱 유형의 최종 기판 또는 금속 라인들을 포함하는 최종 기판). 추가적으로 그리고 일반적으로, 분리 가능한 인터페이스는 반드시 캐리어 기판 내부에 위치할 필요는 없으며, 도 3과 관련하여 이미 설명된 바와 같이 상기 캐리어 기판에 결합된 YSZ 재질의 시드 층과의 인터페이스에 위치할 수도 있다(예를 들어, 실리콘 산화물의 두 층들 사이의 실리콘 질화물 층의 스택은, 특히 사파이어 유형의 캐리어 기판에 적합한, 레이저 디본딩을 허용한다).
Claims (12)
- YSZ 재질의 단결정 시드 층(200, 200', 2000')을 실리콘 재질의 캐리어 기판(100, 100', 100")으로 전사하는 것에 이어서 LNO 재질의 단결정 층(300, 300', 3001, 3002, 3003)을 에피택셜 성장시키는 것이 뒤따르는 것을 포함하는 LNO 재질의 상기 단결정 층(300, 300', 3001, 3002, 3003)을 제조하는 방법.
- 청구항 1에 있어서,
상기 단결정 시드 층(200, 200', 2000')은 10 ㎛ 미만의 두께, 바람직하게는 2 ㎛ 미만의 두께, 보다 바람직하게는 0.2 ㎛ 미만의 두께를 갖는 것을 특징으로 하는 방법. - 청구항 1 및 2 중의 하나에 있어서,
YSZ 재질의 상기 단결정 시드 층(200, 200', 2000')을 실리콘 재질의 상기 캐리어 기판(100, 100', 100")으로 전사하는 것은, YSZ 재질의 단결정 기판(20, 20', 2001, 2002, 2003)을 상기 캐리어 기판(100, 100', 100")에 결합시키는 단계(1', 1'', 1''')에 이어서 YSZ 재질의 상기 단결정 기판(20, 20', 2001, 2002, 2003)을 씨닝(thinning)하는 단계(2', 2'', 2''')가 뒤따르는 것을 포함하는 것을 특징으로 하는 방법. - 청구항 3에 있어서,
상기 씨닝하는 단계(2'')는, 실리콘 재질의 상기 캐리어 기판(100, 100', 100")으로 전사되도록 의도된 YSZ 재질의 상기 단결정 기판(20')의 부분(200')을 한정하는 약화된 구역을 형성하는 것을 포함하는 것을 특징으로 하는 방법. - 청구항 4에 있어서,
상기 약화된 구역을 형성하는 것은 원자 및/또는 이온 종들을 주입(0'')함으로써 얻어지는 것을 특징으로 하는 방법. - 청구항 4 및 5 중의 하나에 있어서,
상기 씨닝하는 단계(2'')는, 실리콘 재질의 상기 캐리어 기판(100, 100', 100")으로 YSZ 재질의 상기 단결정 기판(20')의 상기 부분(200')을 전사하도록 상기 약화된 구역에서 분리하는 것을 포함하며, 특히 상기 분리하는 것은 열적 및/또는 기계적 스트레스의 적용을 포함하는 것을 특징으로 하는 방법. - 청구항 3 내지 6 중의 하나에 있어서,
상기 결합하는 단계(1', 1'', 1''')는 분자적 접착 단계인 것을 특징으로 하는 방법. - 청구항 1 내지 7 중의 하나에 있어서,
YSZ 재질의 상기 단결정 시드 층(200, 200', 2000')은 실리콘 재질의 상기 캐리어 기판(100, 100', 100")으로 각각 전사된 복수의 타일들(2001', 2002', 2003')의 형태로 있는 것을 특징으로 하는 방법. - 청구항 1 내지 8 중의 하나에 있어서,
실리콘 재질의 상기 캐리어 기판(100, 100', 100")은 레이저 디본딩 기술 및/또는 화학적 공격에 의해 및/또는 기계적 스트레스에 의해 분리되도록 구성된 분리 가능한 인터페이스(40, 40')를 포함하는 것을 특징으로 하는 방법. - 실리콘 재질의 캐리어 기판(100, 100', 100") 상에 YSZ 재질의 단결정 시드 층(200, 200', 2000')을 포함하는 것을 특징으로 하는 LNO 재질의 단결정 층(300, 300', 3001, 3002, 3003)의 에피택셜 성장을 위한 기판.
- 청구항 10에 있어서,
YSZ 재질의 상기 단결정 시드 층(200, 200', 2000')은 복수의 타일들(2001', 2002', 2003')의 형태로 존재하는 것을 특징으로 하는 LNO 재질의 단결정 층(300, 300', 3001, 3002, 3003)의 에피택셜 성장을 위한 기판. - 청구항 10 및 11 중의 하나에 있어서,
실리콘 재질의 상기 캐리어 기판(100, 100', 100")은 레이저 디본딩 기술 및/또는 화학적 공격에 의해 및/또는 기계적 스트레스에 의해 분리되도록 구성된 분리 가능한 인터페이스(40, 40')를 포함하는 것을 특징으로 하는 LNO 재질의 단결정 층(300, 300', 3001, 3002, 3003)의 에피택셜 성장을 위한 기판.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1800256A FR3079533B1 (fr) | 2018-03-28 | 2018-03-28 | Procede de fabrication d'une couche monocristalline de materiau lno et substrat pour croissance par epitaxie d'une couche monocristalline de materiau lno |
| FR1800256 | 2018-03-28 | ||
| PCT/IB2019/000200 WO2019186263A1 (fr) | 2018-03-28 | 2019-03-26 | Procédé de fabrication d'une couche monocristalline de matériau lno et substrat pour croissance par épitaxie d'une couche monocristalline de matériau lno |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200136431A true KR20200136431A (ko) | 2020-12-07 |
| KR102636118B1 KR102636118B1 (ko) | 2024-02-13 |
Family
ID=63834054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207030190A KR102636118B1 (ko) | 2018-03-28 | 2019-03-26 | Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US11828000B2 (ko) |
| EP (1) | EP3775331A1 (ko) |
| JP (1) | JP7355289B2 (ko) |
| KR (1) | KR102636118B1 (ko) |
| CN (1) | CN111902572A (ko) |
| FR (1) | FR3079533B1 (ko) |
| SG (1) | SG11202009412QA (ko) |
| WO (1) | WO2019186263A1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH082998A (ja) * | 1994-06-15 | 1996-01-09 | Sumitomo Electric Ind Ltd | 酸化物誘電体薄膜及びその製造方法 |
| US20110171812A1 (en) * | 2000-11-27 | 2011-07-14 | Fabrice Letertre | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| WO2017046548A1 (fr) * | 2015-09-18 | 2017-03-23 | Soitec | Procede de transfert de paves monocristallins |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1482549B1 (en) * | 2003-05-27 | 2011-03-30 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of fabrication of a heteroepitaxial microstructure |
| US7407869B2 (en) * | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| KR100476901B1 (ko) * | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | 소이 반도체기판의 형성방법 |
| US9564320B2 (en) * | 2010-06-18 | 2017-02-07 | Soraa, Inc. | Large area nitride crystal and method for making it |
| US8860005B1 (en) * | 2013-08-08 | 2014-10-14 | International Business Machines Corporation | Thin light emitting diode and fabrication method |
| FR3034569B1 (fr) | 2015-04-02 | 2021-10-22 | Soitec Silicon On Insulator | Electrolyte solide avance et sa methode de fabrication |
-
2018
- 2018-03-28 FR FR1800256A patent/FR3079533B1/fr active Active
-
2019
- 2019-03-26 US US17/042,737 patent/US11828000B2/en active Active
- 2019-03-26 CN CN201980021529.2A patent/CN111902572A/zh active Pending
- 2019-03-26 KR KR1020207030190A patent/KR102636118B1/ko active IP Right Grant
- 2019-03-26 JP JP2020549801A patent/JP7355289B2/ja active Active
- 2019-03-26 WO PCT/IB2019/000200 patent/WO2019186263A1/fr unknown
- 2019-03-26 EP EP19721697.1A patent/EP3775331A1/fr active Pending
- 2019-03-26 SG SG11202009412QA patent/SG11202009412QA/en unknown
-
2023
- 2023-10-18 US US18/489,345 patent/US20240044043A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH082998A (ja) * | 1994-06-15 | 1996-01-09 | Sumitomo Electric Ind Ltd | 酸化物誘電体薄膜及びその製造方法 |
| US20110171812A1 (en) * | 2000-11-27 | 2011-07-14 | Fabrice Letertre | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| WO2017046548A1 (fr) * | 2015-09-18 | 2017-03-23 | Soitec | Procede de transfert de paves monocristallins |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102636118B1 (ko) | 2024-02-13 |
| JP2021518323A (ja) | 2021-08-02 |
| FR3079533A1 (fr) | 2019-10-04 |
| US11828000B2 (en) | 2023-11-28 |
| CN111902572A (zh) | 2020-11-06 |
| EP3775331A1 (fr) | 2021-02-17 |
| FR3079533B1 (fr) | 2021-04-09 |
| WO2019186263A1 (fr) | 2019-10-03 |
| SG11202009412QA (en) | 2020-10-29 |
| US20210095391A1 (en) | 2021-04-01 |
| JP7355289B2 (ja) | 2023-10-03 |
| US20240044043A1 (en) | 2024-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102654904B1 (ko) | 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| JP2001007362A (ja) | 半導体基材および太陽電池の製造方法 | |
| CN101558487B (zh) | 制造复合材料晶片的方法 | |
| KR102640296B1 (ko) | AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| CN114070227A (zh) | 一种氮化铝声波谐振器的制备方法及谐振器 | |
| US11976380B2 (en) | Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material | |
| US11295950B2 (en) | Structure comprising single-crystal semiconductor islands and process for making such a structure | |
| KR102636118B1 (ko) | Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| CN101558486A (zh) | 制造复合材料晶片的方法以及相应的复合材料晶片 | |
| KR102636121B1 (ko) | Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판 | |
| JPH03125459A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |