KR20200133516A - Method for manufacturing of an electrically insulated circuit board - Google Patents
Method for manufacturing of an electrically insulated circuit board Download PDFInfo
- Publication number
- KR20200133516A KR20200133516A KR1020190058877A KR20190058877A KR20200133516A KR 20200133516 A KR20200133516 A KR 20200133516A KR 1020190058877 A KR1020190058877 A KR 1020190058877A KR 20190058877 A KR20190058877 A KR 20190058877A KR 20200133516 A KR20200133516 A KR 20200133516A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- solder resist
- manufacturing
- layer
- forming solution
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/285—Permanent coating compositions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Abstract
Description
본 발명은 회로기판 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a circuit board.
솔더 레지스트는 회로기판 상 솔더링 되는 부품 홀이나 표면실장기구 이외의 배선회로를 피복해 부품실장 때 이루어지는 납땜 등에 의해 의도하지 않는 접속이 발생되지 않게 하는 절연성 피막을 의미한다. 상기 솔더 레지스트는 회로기판 회로의 단락이나 합지, 부식, 오염 등을 방지하고, 회로기판 위에 지속 구비됨을 통해 외부의 충격, 습기, 화학물질로부터 회로를 보호해주는 역할을 담당한다. 상기 솔더 레지시트는 화상방법에 따라서 솔더 레지스트 형성용액을 직접 회로기판 상에 선택적으로 처리하여 구현하는 직접 인쇄화상법이나, 솔더 레지스트 형성용액을 회로기판 전면에 처리한 뒤 원하는 부분만을 남겨두도록 노광 및 현상시켜 구현하는 사진 화상법으로 나눌 수 있다. Solder resist refers to an insulating film that covers a part hole to be soldered on a circuit board or a wiring circuit other than a surface mount mechanism to prevent unintended connection from occurring due to soldering made during component mounting. The solder resist prevents short circuits, lamination, corrosion, contamination, etc. of the circuit board circuit, and plays a role of protecting the circuit from external shock, moisture, and chemical substances by being continuously provided on the circuit board. The solder resist sheet is a direct printing imaging method implemented by selectively treating a solder resist forming solution directly onto a circuit board according to an image method, or by treating the solder resist forming solution on the entire surface of the circuit board and then exposing and leaving only a desired part. It can be divided into photographic imaging methods that are developed and implemented.
사진 화상법의 경우 원하는 부분만을 남겨두도록 마스킹 공정, 노광공정 및 현상공정을 거쳐야 하므로 제조공정이 복잡하고 제조시간이 연장될 수 있는 문제가 있다. 또한, 사진 화상법으로는 전극 간 피치 간격이 좁고, 전극 두께가 낮은 사이 공간의 경우 정교한 노광 작업이 용이하지 않고, 현상 후 잔류물이 남을 수 있는 문제가 있다. In the case of the photographic imaging method, a masking process, an exposure process, and a developing process must be performed to leave only a desired part, so the manufacturing process is complicated and the manufacturing time may be prolonged. In addition, in the case of a space between electrodes having a narrow pitch gap and a low electrode thickness according to the photographic imaging method, it is not easy to perform elaborate exposure work, and there is a problem that a residue may remain after development.
이에 최근에는 직접 인쇄 화상법에 대한 시도가 늘어나고 있는데, 이의 일예가 스크린 프린팅법이다. 그러나 스크린 프린팅법은 솔더 레지스트가 코팅될 영역에 솔더 레지스트 형성용액이 도포된 후 흐름이 발생해 솔더 레지스트가 형성되지 않아야 하는 곳까지 전극을 타고 솔더 레지스트 형성용액이 번지는 일이 빈번한 문제가 있다. 또한, 솔더 레지스트가 형성되어야 하는 영역에 솔더 레지스트 경계가 미치지 못하게 형성되어 전극의 오픈 영역이 발생하고, 이로 인해 SMT 공정에서 납땜이 형성되지 않아야 할 전극에 납땜에 형성되는 문제가 있다.Accordingly, in recent years, there have been increasing attempts for direct printing imaging, an example of which is the screen printing method. However, in the screen printing method, after the solder resist forming solution is applied to the area to be coated with the solder resist, there is a problem in that the solder resist forming solution spreads along the electrode to the place where the solder resist should not be formed due to flow. In addition, there is a problem that the solder resist boundary is formed so that the solder resist boundary does not reach the region where the solder resist is to be formed, so that an open region of the electrode is generated, and thus soldering is formed on the electrode to which the solder should not be formed in the SMT process.
이에 따라서 위와 같은 종래의 제조방법에 따른 문제점을 해결하여 제조공정이 매우 용이하고, 제조시간도 단축되며, 얇고 균일한 피복층을 구현하면서도 피복층이 형성되는 선택영역의 경계를 넘어 과도히 피복층이 흘러 형성되거나, 상기 경계에 미치지 못하게 피복층이 형성되는 것이 방지되는 회로기판의 제조방법에 대한 연구가 시급한 실정이다. Accordingly, by solving the problems of the conventional manufacturing method as described above, the manufacturing process is very easy, the manufacturing time is shortened, and while implementing a thin and uniform coating layer, the coating layer flows excessively beyond the boundary of the selected area where the coating layer is formed. Or, there is an urgent need for research on a method of manufacturing a circuit board in which the coating layer is prevented from being formed so as not to reach the boundary.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 얇고 균일한 피복층을 구현함으로써 제조공정이 용이하고 제조시간도 단축할 수 있는 제공하는 것에 목적이 있다. The present invention has been devised in consideration of the above points, and an object of the present invention is to provide a thin and uniform coating layer that facilitates the manufacturing process and shortens the manufacturing time.
상술한 과제를 해결하기 위하여 본 발명은 (1) 지지기재 상에 소정의 높이와 폭으로 배설된 전극을 구비한 회로기판을 준비하는 단계, (2) 상기 회로기판에서 상기 전극이 노출된 일면 상부에서 상기 회로기판을 덮도록 솔더 레지스트 형성용액을 전기분사 시키는 단계, 및 (3) 전기분사된 상기 솔더 레지스트 형성용액을 고화시켜 솔더 레지스트층을 제조하는 단계;를 포함하는 회로기판 제조방법을 제공한다.In order to solve the above-described problem, the present invention provides the steps of: (1) preparing a circuit board having electrodes disposed at a predetermined height and width on a support substrate, and (2) an upper portion of one surface of the circuit board exposed to the electrode. In a circuit board manufacturing method comprising: electrospraying a solder resist forming solution to cover the circuit board, and (3) solidifying the electrosprayed solder resist forming solution to prepare a solder resist layer; .
본 발명의 일 실시예에 의하면, 상기 솔더 레지스트 형성용액은 주제 수지, 경화제 및 용매를 포함할 수 있다.According to an embodiment of the present invention, the solder resist forming solution may include a main resin, a curing agent, and a solvent.
또한, 상기 용매는 지방족 탄화수소류, 방향족 탄화수소류, 알코올류, 글리콜 에테르류, 글리콜 에테르의 에스테르화물 및 석유계 용매로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. In addition, the solvent may include at least one selected from the group consisting of aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, glycol ethers, esterified products of glycol ethers, and petroleum solvents.
또한, 상기 솔더 레지스트 형성용액은 점도가 5 ~ 100 cP 일 수 있다.In addition, the solder resist forming solution may have a viscosity of 5 to 100 cP.
또한, 상기(2) 단계 수행 전 상기 회로기판에서 절연처리 되지 않을 영역에 마스킹층을 형성시키는 단계, 및 상기 (3) 단계 이후 상기 마스킹층을 제거하는 단계를 더 수행할 수 있다.In addition, forming a masking layer on a region of the circuit board that is not to be insulated before performing step (2), and removing the masking layer after step (3) may be further performed.
또한, 상기 마스킹층은 아크릴계 또는 실리콘계 점착층을 포함할 수 있다.In addition, the masking layer may include an acrylic or silicone adhesive layer.
또한, 상기 솔더 레지스트 형성용액은 휘발 전 기준 5㎛ 이상의 두께로 전기분사될 수 있다. In addition, the solder resist forming solution may be electrosprayed to a thickness of 5 μm or more before volatilization.
또한, 상기 고화는 40 ~ 50℃ 온도에서 3 ~ 5분 간 수행되는 건조공정과, 120 ~ 150℃에서 3 ~ 5 분간 수행되는 경화공정을 포함할 수 있다.In addition, the solidification may include a drying process performed at a temperature of 40 to 50°C for 3 to 5 minutes, and a curing process performed at 120 to 150°C for 3 to 5 minutes.
또한, 상기 회로기판은 PCB, FPCB 및 COF로 이루어진 군에서 선택된 어느 하나일 수 있다.In addition, the circuit board may be any one selected from the group consisting of PCB, FPCB, and COF.
또한, 본 발명은 지지기재 상에 소정의 높이와 폭으로 배설된 전극을 구비한 회로기판, 및 상기 회로기판의 상기 전극의 노출된 일면 적어도 일부를 덮도록 구비되는 솔더 레지스트층을 포함하는 회로기판을 제공한다. In addition, the present invention is a circuit board including a circuit board having electrodes disposed at a predetermined height and width on a support substrate, and a solder resist layer provided to cover at least a part of an exposed surface of the electrode of the circuit board Provides.
본 발명의 일 실시예에 의하면, 상기 솔더 레지스트층은 평균두께가 2㎛ ~ 40㎛일 수 있다.According to an embodiment of the present invention, the solder resist layer may have an average thickness of 2 μm to 40 μm.
본 발명에 의한 회로기판은 회로기판 상에 납땜 방지 피복을 구비시키는데 있어서 종래의 제조방법에 대비해 제조공정이 매우 용이하고, 제조시간도 단축시킬 수 있다. 또한, 구비되는 피복이 매우 얇게 구현가능하고, 동시에 두께 균일성이 매우 우수하여 코팅품질이 뛰어나다. 나아가 피복층이 형성되는 선택영역의 경계를 넘어서 피복층이 흘러 형성되거나, 상기 경계에 미치지 못하게 피복층이 형성되는 것과 같은 코팅오차가 최소화 또는 방지되어 코팅오차에 기인하는 후속 SMT 공정에서의 불량 방지에 효과적임에 따라서 회로기판의 신뢰성과 품질을 향상시키기에 매우 적합하다. In the circuit board according to the present invention, when the circuit board is provided with an anti-solder coating, the manufacturing process is very easy and the manufacturing time can be shortened compared to the conventional manufacturing method. In addition, the provided coating can be implemented very thin, and at the same time, the thickness uniformity is very excellent, so the coating quality is excellent. Furthermore, coating errors such as the coating layer flowing beyond the boundary of the selected area where the coating layer is formed, or the coating layer is formed so as not to reach the boundary is minimized or prevented, which is effective in preventing defects in the subsequent SMT process caused by coating errors. Therefore, it is very suitable for improving the reliability and quality of circuit boards.
도 1은 본 발명의 일 실시예에 의한 회로기판의 제조공정 모식도,
도 2는 본 발명의 일 실시예에 의한 회로기판을 마스킹필름을 이용해 구현하는 제조공정 단계별 구현된 물품의 단면도,
도 3은 본 발명의 비교예에 따른 회로기판의 광학사진, 그리고,
도 4는 본 발명의 일실시예에 따른 회로기판의 단면 SEM 사진이다. 1 is a schematic diagram of a manufacturing process of a circuit board according to an embodiment of the present invention;
2 is a cross-sectional view of an article implemented in stages in a manufacturing process for implementing a circuit board according to an embodiment of the present invention using a masking film;
3 is an optical photograph of a circuit board according to a comparative example of the present invention, and,
4 is a cross-sectional SEM photograph of a circuit board according to an embodiment of the present invention.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily implement the present invention. The present invention may be implemented in various different forms, and is not limited to the embodiments described herein. In the drawings, parts not related to the description are omitted in order to clearly describe the present invention, and the same reference numerals are added to the same or similar components throughout the specification.
도 1을 참조하면, 본 발명의 일 실시예에 의한 회로기판(200)의 절연처리는 (1) 지지기재 상에 소정의 높이와 폭으로 배설된 전극을 구비한 회로기판(200)을 준비하는 단계, (2) 상기 회로기판(200)에서 상기 전극이 노출된 일면 상부에서 상기 회로기판(200)을 덮도록 솔더 레지스트 형성용액(20a)을 전기분사 시키는 단계 및 (3) 전기분사된 상기 솔더 레지스트 형성용액(20a)을 고화시켜 솔더 레지스트층(20)을 제조하는 단계를 포함하여 제조될 수 있다.Referring to FIG. 1, the insulating treatment of the
상기 (1) 단계는 회로기판(200)을 준비하는 단계로서, 상기 회로기판은 지지기재 상에 소정의 높이와 폭으로 전극이 배설되고, 상기 전극은 일면 또는 양면에 배설될 수 있다. 상기 회로기판(200)은 통상적인 전기, 전자분야에서 사용하는 회로기판일 수 있고, 일예로 PCB, FPCB 및 COF로 이루어진 군에서 선택된 어느 하나일 수 있다. 다만 이들이 하나의 회로기판으로 일체화되는 경우도 상기 회로기판(200)으로 사용될 수 있음을 밝혀둔다. The step (1) is a step of preparing the
상기 회로기판(200)은 지지기재(210) 및 상기 지지기재(210) 상에 배설된 전극(221)을 포함한다. 상기 지지기재(210)는 공지된 회로기판의 지지기재의 재질과 구조를 적절히 채택할 수 있어서 본 발명은 이에 대해 특별히 한정하지 않는다. 일예로 회로기판(200)이 COF일 때 상기 지지기재(210)는 폴리이미드계 필름일 수 있다. 상기 폴리이미드계 필름은 일예로 두께가 10 ~ 50㎛일 수 있다. 또한, 상기 전극(221)은 공지된 회로기판에 구비되는 전극의 재질, 높이, 폭을 가질 수 있고, 전극의 패턴은 회로설계에 따라서 적절히 변경될 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 상기 전극(221)은 일예로 구리이거나 주석, 니켈, 팔라듐, 금, 은 중 어느 하나 이상으로 도금된 구리일 수 있다. 또한, 상기 전극(221)은 높이가 1 ~ 20㎛일 수 있으나 이에 제한되는 것은 아니다. The
한편, 솔더 레지스트층(20)을 회로기판(200)상 어느 특정한 영역에만 선택적으로 구비시킬 경우 회로기판(200)을 준비한 뒤 후술하는 (2) 단계의 전기분사 공정을 수행하기 전에 솔더 레지스트층(20)이 형성되지 않을 회로기판(200) 상 영역을 마스킹하는 단계를 더 수행할 수 있다. On the other hand, when the
도 2를 참조하여 설명하면, 상기 마스킹은 공지된 마스킹 필름의 경우 제한 없이 사용할 수 있으며, 일예로 도 2(a)에 도시된 것과 같이 마스킹층(50) 및 상기 마스킹층(50) 상에 각각 구비되는 보호필름(40)과 이형필름(60)을 포함할 수 있다.Referring to FIG. 2, the masking may be used without limitation in the case of a known masking film, and as an example, as shown in FIG. 2(a), each of the
상기 마스킹층(50)은 회로기판 상에 접착 또는 점착되는 층으로서 회로기판에서 솔더 레지스트층이 형성되지 않을 영역에 후술하는 (2) 단계 및 (3) 단계 수행 시에도 회로기판 상에 부착되는 층이다. 상기 마스킹층(50)은 회로기판(200)의 전극(221)이나 지지기재(210)에 물리, 화학적 영향을 미치지 않은 공지의 마스킹층(50)의 경우 제한 없이 사용될 수 있다. 바람직하게는 제거가 용이하고, 제거 시 회로기판에 잔류물을 남기지 않는 것이 좋다. 또한 더욱 바람직하게는 후술하는 (2) 단계의 전기방사 시 솔더 레지스트층 형성용액(20a) 내 용매에 의해 용해되는 등의 침해를 받지 않는 것을 선택하는 것이 좋다. 상기 마스킹층(50)은 일예로 아크릴계 또는 실리콘계 점착층을 포함할 수 있다.The
또한, 상기 보호필름(40)은 타발공정 등에서 상기 마스킹층(50)을 보호하기 위한 역할을 하는 층으로서, 도 2(b)에 도시된 것과 같이 회로기판 상 마스킹 될 영역의 모양으로 마스킹 필름(70)이 타발된 후 회로기판에 마스킹층(50')이 부착되기 전 제거될 수 있다. 상기 보호필름(40)은 타발공정과 같은 외력이 가해지는 경우에도 마스킹층(50)을 보호할 수 있는 재질과 두께를 갖는 것일 수 있고, 일예로 PET, PI, PC, PAN, PES 등의 내열성 필름일 수 있으며, 상기 두께는 보호필름의 재질, 타발공정 시 가해지는 외력의 정도 등을 고려하여 적절히 조절될 수 있다. In addition, the
또한, 상기 이형필름(60)은 마스킹층(50)을 지지하여 회로기판으로 이송 및 부착작업을 용이하게 하는 역할을 하며, 마스킹층(50)에서 쉽게 제거될 수 있는 재질인 경우 제한 없이 사용될 수 있으며, 일예로 PET 필름일 수 있다. 또한, 쉽게 제거되기 위해 일면에 대전방지처리 등이 수행된 것일 수 있으나 이에 제한되는 것은 아니다. 또한, 상기 이형필름(60)의 두께는 작업용이성 및 지지성을 고려하여 적절히 조절될 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. In addition, the
도 2를 참조하여 회로기판(200) 상에 마스킹층(50')을 형성시키는 공정에 대해 설명하면, 도 2a와 같이 준비된 마스킹필름(70)을 회로기판에서 솔더 레지스트층이 형성되지 않을 영역의 모양으로 타발공정을 수행하여 도 2b와 같은 타발된 마스킹 필름(70')을 제조할 수 있다. 이후 도 5c와 같이 보호필름(40)을 제거한 상태로 상기 마스킹 필름(70')의 마스킹층(50')이 회로기판에서 솔더 레지스트층이 형성되지 않을 영역에 대응되도록 부착시킬 수 있다. 이후 회로기판(200) 상 부착된 마스킹필름(70'')에서 이형필름(60)을 제거하여 도 5d와 같이 회로기판(200)의 선택된 영역이 마스킹된 회로기판을 준비할 수 있다. Referring to FIG. 2, a process of forming the
다음으로 상기 (2) 단계는 준비된 회로기판(200)에서 상기 전극이 노출된 일면 상부에서 상기 회로기판(200)을 덮도록 솔더 레지스트 형성용액(20a)을 전기분사 시키는 단계이다. Next, the step (2) is a step of electrospraying a solder resist forming
상기 전기분사는 통상의 전기분사 장치(3)를 통해 수행될 수 있다. 상기 캐리어 필름(10) 상으로 전기분사되는 솔더 레지스트 형성용액(20a)은 주제수지, 경화제 및 용매를 포함할 수 있다. 상기 주제수지는 솔더 레지스트를 형성하는 것으로 알려진 공지의 물질인 경우 제한 없이 사용될 수 있으며, 일예로 에폭시 수지, 페놀수지, 불포화 폴리에스테르 수지, 알키드 수지, 멜라민 수지, 우레탄계 수지, 아크릴계 수지일 수 있으나 이에 제한되지 않는다.The electrospray can be performed through a
또한, 상기 경화제는 선택된 주제수지 및 주제수지에 구비된 작용기를 고려하여 공지의 경화제를 적절히 선택하여 사용할 수 있고, 일예로 이미다졸류, 벤조구아나민이나 아세토구아나민과 같은 구아나민류, 디아미노디페닐메탄, 다시안디아미드, 멜라민 등의 폴리아민류, 에틸디아미노-S-트리아진 등의 트리아진 유도체류, 트리메틸아민, 트리에탄올아민, N,N-디메틸옥틸아민, N-벤질디메틸아민, 피리딘, N-메틸모르폴린, 헥사(n-메틸)멜라민, 2,4,6-트리스(디메틸아미노페놀), 테트라메틸구아니딘, m-아미노페놀 등의 아민류, 폴리비닐페놀, 폴리비닐페놀브롬화물, 페놀노볼락, 알킬페놀노볼락 등의 폴리페놀류, 트리부틸포스핀, 트리페닐포스핀, 트리스-2-시아노에틸포스핀 등의 유기 포스핀류 등을 1종 또는 2종 이상 혼합하여 사용할 수 있으나 이에 제한되는 것은 아니다. 상기 경화제는 상기 주제수지 100 중량부에 대해 1 ~ 25 중량부로 포함되는 것이 좋으나 이에 제한되는 것은 아니다. In addition, the curing agent may be used by appropriately selecting a known curing agent in consideration of the selected main resin and functional groups provided in the main resin. For example, imidazoles, guanamines such as benzoguanamine or acetoguanamine, diamino Polyamines such as diphenylmethane, dashiandiamide and melamine, triazine derivatives such as ethyldiamino-S-triazine, trimethylamine, triethanolamine, N,N-dimethyloctylamine, N-benzyldimethylamine, pyridine , N-methylmorpholine, hexa (n-methyl) melamine, 2,4,6-tris (dimethylaminophenol), tetramethylguanidine, amines such as m-aminophenol, polyvinylphenol, polyvinylphenol bromide, Polyphenols such as phenol novolak and alkylphenol novolak, organic phosphines such as tributylphosphine, triphenylphosphine, and tris-2-cyanoethylphosphine may be used in combination of one or two or more. It is not limited thereto. The curing agent is preferably included in an amount of 1 to 25 parts by weight based on 100 parts by weight of the main resin, but is not limited thereto.
또한, 상기 용매는 상술한 주제수지와 경화제를 용해 및 반응시키기에 적합한 공지의 용매일 수 있으며, 일예로, 지방족 탄화수소류, 방향족 탄화수소류, 알코올류, 글리콜 에테르류, 글리콜 에테르의 에스테르화물 및 석유계 용매로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. 구체적으로 상기 지방족 탄화수소류 는 에틸아세테이트, 헥산, 옥탄 및 데칸 등으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. 또한, 상기 방향족 탄화수소류는 에틸 벤젠, 프로필 벤젠, 톨루엔 및 크실렌으로 이루어진 군에서 선택된 1 종 이상을 포함할 수 있다. 또한, 상기 알코올류는 에탄올, 프로판올, 이소프로판올, 부탄올, 2-메톡시 프로판올 및 헥산올로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. 또한, 상기 글리콜 에테르류는 디에틸렌 글리콜 모노 에틸 에테르, 디에틸렌 글리콜 모노 메틸 에테르 및 디프로필렌 글리콜 모노 메틸 에테르로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. 또한, 상기 글리콜 에테르의 에스테르화물은 일예로 디에틸렌글리콜 모노에틸 에테르 아세테이트일 수 있다. 또한, 상기 석유계 용매는 아세톤, 메틸에틸케톤과 같은 케톤류, 솔벤트 나프타, 석유 나프타 등을 1종 이상 포함할 수 있다. 이들은 1종 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.In addition, the solvent may be a known solvent suitable for dissolving and reacting the above-described main resin and the curing agent, for example, aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, glycol ethers, esterified products of glycol ethers and petroleum It may include at least one selected from the group consisting of solvents. Specifically, the aliphatic hydrocarbons may include at least one selected from the group consisting of ethyl acetate, hexane, octane, and decane. In addition, the aromatic hydrocarbons may include at least one selected from the group consisting of ethyl benzene, propyl benzene, toluene, and xylene. In addition, the alcohols may include at least one selected from the group consisting of ethanol, propanol, isopropanol, butanol, 2-methoxy propanol, and hexanol. In addition, the glycol ethers may include at least one selected from the group consisting of diethylene glycol mono ethyl ether, diethylene glycol mono methyl ether, and dipropylene glycol mono methyl ether. In addition, the esterified product of the glycol ether may be diethylene glycol monoethyl ether acetate as an example. In addition, the petroleum-based solvent may include one or more ketones such as acetone and methyl ethyl ketone, solvent naphtha, petroleum naphtha, and the like. These may be used alone or in combination of two or more.
다만, 전기분사 후 회로기판(200) 상에서 용매의 휘발이 지연될 경우 흐름성으로 인한 두께 편차가 발생하고 평활도가 저해될 수 있다. 또한, 마스킹층이 용매에 의해 부분적으로 용해될 수 있고, 이로 인해 마스킹층의 제거 후에도 회로기판 상에 마스킹층 잔류물이 잔존할 수 있고, 마스킹층 용해에 따른 솔더레지스트 용액이 침투됨에 따라서 솔더 레지스트층이 형성되지 않아야 할 영역까지 침범하여 층이 형성되거나, 솔더 레지스트층의 경계에서 공차가 발생할 우려가 있다. 나아가 건조시간이 연장되어 생산성 및 제조원가가 상승되는 우려가 있을 수 있다. 이에 따라서 상기 용매는 바람직하게는 상온, 일예로 25℃에서 휘발도가 높은 용매가 유리하며, 일예로 에틸아세테이트를 사용할 수 있다. However, if the volatilization of the solvent on the
또한, 상기 솔더 레지스트 형성용액(20a)은 상술한 주제수지, 경화제 및 용매 이외에 첨가제를 더 포함할 수 있다. 상기 첨가제로서 점착성, 무광택성, 전기절연성을 향상시키는데 유리한 실리콘 파우더를 포함할 수 있다. 또한, 첨가제로서 황산바륨, 탈크, 탄산칼슘, 알루미나, 유리 분말, 석영 분말, 실리카 등의 무기 충전재; 유리 섬유, 탄소 섬유, 질화붕소 섬유 등의 섬유 강화재; 산화티탄, 산화아연, 카본 블랙, 철흑, 유기 안료, 유기 염료 등의 착색제; 힌더드 페놀계 화합물, 인계 화합물, 힌더드 아민계 화합물 등의 산화 방지제; 벤조트리아졸계 화합물, 벤조페논계 화합물 등의 자외선 흡수제 등을 배합할 수도 있다. 또한, 용도에 따라 점도 조정제, 난연제, 항균제, 방미제, 노화 방지제, 대전 방지제, 가소제, 윤활제, 발포제 등을 배합할 수도 있다.In addition, the solder resist forming
또한, 솔더 레지스트 형성용액(20a)은 점도가 5 ~ 100 cP 일 수 있으며, 이를 통해 두께가 균일하고, 얇으면서도 회로기판에 마스킹층이 잔류물이 존재하지 않으며, 표면 조도가 우수한 솔더 레지스트층을 형성시키기에 보다 유리할 수 있다. 만일 솔더 레지스트 형성용액(20a)이 점도가 5cp 미만인 경우 후술하는 마스킹층의 용해에 따른 잔류물의 생성 우려가 있다. 또한, 흐름성 제어가 용이하지 않아서 모세관 현상 등을 통해 전극을 타고 목적하지 않은 영역을 침범하여 형성될 수 있다. 또한, 만일 점도가 100cp를 초과하는 경우 전기분사가 어려워 기공이 있는 솔더 레지스트층이 구현될 수 있고, 전기분사시 노즐에서 불균일한 토출로 인하여 분사되는 입자의 크기가 달라서 솔더 레지스트층의 두께 편차가 발생할 수 있고, 건조시간이 연장될 수 있다.In addition, the solder resist forming solution (20a) may have a viscosity of 5 to 100 cP, and through this, a solder resist layer having a uniform thickness, thin but no masking layer residue on the circuit board, and excellent surface roughness is formed. It may be more advantageous to form. If the viscosity of the solder resist forming
상술한 솔더 레지스트 형성용액(20a)은 전기분사 장치(3)의 분사노즐을 통해 전기분사 되는데, 상기 전기분사 장치(3)는 통상적인 전기분사 장치를 사용할 수 있다. 이때 분사노즐에 인가되는 전압은 10 ~ 50 kV일 수 있고, 분사노즐과 회로기판(200) 사이의 에어갭은 10 ~ 30㎝일 수 있으나 이에 제한되는 것은 아니다. 또한, 상기 전기분사 장치(3)는 분사노즐에 인접해서 구비되는 에어노즐을 더 포함할 수 있고, 솔더 레지스트 형성용액(20a)이 전기분사될 때 상기 에어노즐을 통해 공기가 함께 분사되는 전기-에어 분사방식을 사용할 수도 있다. The above-described solder resist forming
한편, 솔더 레지스트 형성용액(20a)의 분사량이 과량일 경우 일예로 솔더 레지스트 형성용액(20a)의 분사량이 20㎛/min 이상이거나 및/또는 휘발 전 기준 5㎛ 이상의 두께로 전기 분사되는 경우 흐름성 제어 곤란에 따른 불균일 두께의 솔더 레지스트층이 형성될 수 있다. 또한, 과량으로 분사된 형성용액에 포함된 용매에 의해 마스킹층이 용해되고 이로 인해 마스킹층의 잔류물이 회로기판에 남아 있을 수 있다(도 3 참조). 또는 솔더 레지스트 형성용액(20a)의 분사량이 과소할 경우 오히려 솔더 레지스트층이 구비되는 선택적 영역의 경계에서 마스킹층을 제거하는 공정 시 구현된 솔더 레지스트층의 뜯김이 발생할 수 있다. 이 경우 솔더 레지스트층이 구비되어야 하는 목적한 영역의 경계선과 실제 구현된 솔더 레지스트층의 경계선 간에 오차가 현저히 증가할 우려가 있다. On the other hand, when the spraying amount of the solder resist forming solution (20a) is excessive, for example, when the spraying amount of the solder resist forming solution (20a) is 20 μm/min or more and/or electric spraying with a thickness of 5 μm or more before volatilization, flowability A solder resist layer having an uneven thickness may be formed due to difficulty in control. In addition, the masking layer is dissolved by the solvent contained in the forming solution sprayed in an excessive amount, and thus the residue of the masking layer may remain on the circuit board (see FIG. 3). Alternatively, when the spraying amount of the solder resist forming
다음으로 (3) 단계로서, 전기분사된 상기 솔더 레지스트 형성용액(20a)을 고화시켜 솔더 레지스트층(20)을 제조하는 단계를 수행한다. Next, as step (3), a step of preparing the solder resist
전기분사된 솔더 레지스트 형성용액(20a)은 고화되어 솔더 레지스트층(20)으로 구현될 수 있는데, 여기서 상기 고화는 건조 및/또는 경화일 수 있다. 즉, 건조만으로 최종 솔더 레지스트층(20)이 형성되는 경우에 상기 고화는 건조를 의미하며, 솔더 레지스트층(20)이 경화가 필요한 조성일 경우 상기 고화는 건조 및 경화를 의미한다. The electrosprayed solder resist forming
한편, 전기분사된 솔더 레지스트 형성용액(20a)은 용액 내 용매의 휘발특성이 강할 경우 전기분사 되면서 회로기판(200)에 도달하기 전 공기 중이나 회로기판(200)에 닿으면서 자연 건조될 수 있다. 이 경우 솔더 레지스트 형성용액(20a)이 건조만으로 솔더 레지스트층(20)이 구현될 수 있는 조성일 경우 별도의 건조장치 없이도 전기분사 후 자연건조를 통해 솔더 레지스트층(20)이 구현될 수 있다. 또는, 솔더 레지스트 형성용액(20a)이 건조만으로 솔더 레지스트층(20)으로 구현되는 조성일지라도 분사되는 솔더 레지스트 형성용액(20a)의 양이 많거나, 사용된 용매의 휘발특성이 약할 경우 전기분사 후 자연건조를 통한 건조 이외에 추가적인 소정의 건조장치를 통한 건조를 거쳐서 솔더 레지스트층(20)을 구현시킬 수 있다. 상기 건조장치는 소정의 열을 가할 수 있는 통상의 건조장치일 수 있고, 일예로 열풍 건조장치 및/또는 전자기파를 이용한 건조장치(일예로 적외선 건조장치)일 수 있다. 한편, 별도의 건조장치를 통과시키는 경우 상기 건조장치에서의 건조조건은 40 ~ 50℃ 온도에서 3 ~ 5 분간 수행될 수 있으나 솔더 레지스트층(20)의 두께 등을 고려하여 적절히 변경될 수 있다. On the other hand, when the electrosprayed solder resist forming
또는, 솔더 레지스트 형성용액(20a)이 경화를 통해 솔더 레지스트층(20)으로구현되는 경우에는 상술한 자연건조를 통한 건조가 이루어지더라도 이후에 별도의 가온장치를 거쳐서 경화가 이루어질 수 있다. 일예로 경화공정은 120 ~ 150℃에서 3 ~ 5 분간 수행될 수 있고, 부가적으로 열처리와 동시에 가압공정을 수행할 수 있으며, 가압공정 시 가해지는 압력은 0.5 ~ 3.0 MPa일 수 있다. 다만 경화 시 열처리되는 온도, 시간 및 압력 등은 솔더 레지스트층(20)의 재질, 두께 등을 고려하여 적절히 변경될 수 있다. Alternatively, when the solder resist forming
한편, 솔더 레지스트층(20)이 회로기판(200) 상 일부 영역에만 선택적으로 구비되는 실시예에 있어서 상술한 (3) 단계를 통해 도 2(e)에 도시된 것과 같이 회로기판(200) 상에 솔더 레지스트층(20)이 구현된 뒤, 마스킹층(50')을 제거하는 공정을 더 수행할 수 있다. On the other hand, in the embodiment in which the solder resist
상기 마스킹층(50')의 제거는 마스킹층의 접착력(또는 점착력) 보다 접착력이 높은 필름(일예로 테이프류)을 통해 수행될 수 있으나 이에 제한되는 것은 아니며, 마스킹층(50')의 재질 등에 따라서 적절히 선택될 수 있다. The removal of the
상술한 제조방법으로 구현되는 회로기판은 지지기재(210) 상에 소정의 높이와 폭으로 배설된 전극(221)을 구비한 회로기판(200) 및 상기 회로기판(200)의 상기 전극(221)의 노출된 일면 적어도 일부를 덮도록 구비되는 솔더 레지스트층(20)을 포함하며, 도 2(f)에 도시된 것과 같이 상기 회로기판(1000')은 회로기판(200)의 선택적 영역에만 솔더 레지스트층(20)이 구비될 수 있다. The circuit board implemented by the above-described manufacturing method includes a
또한, 상기 솔더 레지스트층(20)은 평균두께가 2㎛ ~ 40㎛일 수 있으며, 소정의 평균두께를 가질 때 위치별 두께편차가 5% 이하, 보다 바람직하게는 3% 이하로 매우 균일한 두께의 층으로 구현된 것일 수 있다. 솔더 레지스트층(20)의 향상된 두께 균일성은 일정한 열과 압력이 솔더 레지스트층(20)에 전체적으로 가해질 수 있어서 회로기판과의 결합상태가 향상되는 이점이 있다.In addition, the solder resist
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although an embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiment presented in the present specification, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same idea. It will be possible to easily propose other embodiments by changing, deleting, adding, etc., but it will be said that this is also within the scope of the present invention.
3: 전기분사장치
20: 솔더 레지스트층
70: 마스킹 필름
200: 회로기판
1000': 회로기판3: electrospray device 20: solder resist layer
70: masking film 200: circuit board
1000': circuit board
Claims (11)
(2) 상기 회로기판에서 상기 전극이 노출된 일면 상부에서 상기 회로기판을 덮도록 솔더 레지스트 형성용액을 전기분사 시키는 단계; 및
(3) 전기분사된 상기 솔더 레지스트 형성용액을 고화시켜 솔더 레지스트층을 제조하는 단계;를 포함하는 회로기판 제조방법.(1) preparing a circuit board having electrodes disposed at a predetermined height and width on a support substrate;
(2) electrospraying a solder resist forming solution so as to cover the circuit board from an upper surface of the circuit board to which the electrode is exposed; And
(3) preparing a solder resist layer by solidifying the electrosprayed solder resist forming solution.
상기 솔더 레지스트 형성용액은 주제 수지, 경화제 및 용매를 포함하는 것을 특징으로 하는 회로기판 제조방법.The method of claim 1,
The solder resist forming solution comprises a base resin, a curing agent, and a solvent.
상기 용매는 지방족 탄화수소류, 방향족 탄화수소류, 알코올류, 글리콜 에테르류, 글리콜 에테르의 에스테르화물 및 석유계 용매로 이루어진 군에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 회로기판 제조방법.The method of claim 2,
The solvent is a circuit board manufacturing method, characterized in that it contains at least one selected from the group consisting of aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, glycol ethers, esterified products of glycol ethers, and petroleum solvents.
상기 솔더 레지스트 형성용액은 점도가 5 ~ 100 cP인 것을 특징으로 하는 회로기판 제조방법.The method of claim 1,
The method of manufacturing a circuit board, wherein the solder resist forming solution has a viscosity of 5 to 100 cP.
상기 (2) 단계 수행 전 상기 회로기판에서 절연처리 되지 않을 영역에 마스킹층을 형성시키는 단계, 및
상기 (3) 단계 이후 상기 마스킹층을 제거하는 단계를 더 수행하는 것을 특징으로 하는 회로기판 제조방법. The method of claim 1,
Forming a masking layer in a region not to be insulated on the circuit board before performing the (2) step,
After the step (3), the step of removing the masking layer is further performed.
상기 마스킹층은 아크릴계 또는 실리콘계 점착층을 포함하는 것을 특징으로 하는 회로기판 제조방법.The method of claim 5,
The method of manufacturing a circuit board, wherein the masking layer comprises an acrylic or silicone adhesive layer.
상기 솔더 레지스트 형성용액은 휘발 전 기준 5㎛ 이상의 두께로 전기분사되는 것을 특징으로 하는 회로기판 제조방법.The method of claim 5,
The method for manufacturing a circuit board, wherein the solder resist forming solution is electrosprayed to a thickness of 5 μm or more before volatilization.
상기 고화는 40 ~ 50℃ 온도에서 3 ~ 5분 간 수행되는 건조공정과, 120 ~ 150℃에서 3 ~ 5 분간 수행되는 경화공정을 포함하는 것을 특징으로 하는 회로기판 제조방법.The method of claim 1,
The solidification is a method of manufacturing a circuit board, characterized in that it includes a drying process performed at a temperature of 40 to 50°C for 3 to 5 minutes, and a curing process performed at 120 to 150°C for 3 to 5 minutes.
상기 회로기판은 PCB, FPCB 및 COF로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 회로기판 제조방법.The method of claim 1,
The circuit board manufacturing method, characterized in that any one selected from the group consisting of PCB, FPCB and COF.
상기 회로기판의 상기 전극의 노출된 일면 적어도 일부를 덮도록 구비되는 솔더 레지스트층;을 포함하는 회로기판.A circuit board having electrodes disposed at a predetermined height and width on the support substrate; And
And a solder resist layer provided to cover at least a portion of the exposed surface of the electrode of the circuit board.
상기 솔더 레지스트층은 평균두께가 2㎛ ~ 40㎛인 것을 특징으로 하는 회로기판.The method of claim 10,
A circuit board, wherein the solder resist layer has an average thickness of 2 μm to 40 μm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190058877A KR20200133516A (en) | 2019-05-20 | 2019-05-20 | Method for manufacturing of an electrically insulated circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190058877A KR20200133516A (en) | 2019-05-20 | 2019-05-20 | Method for manufacturing of an electrically insulated circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200133516A true KR20200133516A (en) | 2020-11-30 |
Family
ID=73641868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190058877A KR20200133516A (en) | 2019-05-20 | 2019-05-20 | Method for manufacturing of an electrically insulated circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20200133516A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR890008604A (en) | 1987-11-30 | 1989-07-12 | 가와하라 미츠오 | Photosensitive thermosetting resin composition and solder resist pattern formation method using the same |
-
2019
- 2019-05-20 KR KR1020190058877A patent/KR20200133516A/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR890008604A (en) | 1987-11-30 | 1989-07-12 | 가와하라 미츠오 | Photosensitive thermosetting resin composition and solder resist pattern formation method using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3469686B2 (en) | Method of depositing solder on printed circuit board and printed circuit board | |
US20090027864A1 (en) | Printed circuit board and manufacturing method thereof | |
CN103260356B (en) | Fly tail type rigid-flexible printed circuit board and manufacture method thereof | |
JPH0471293A (en) | Filling of conductive substance and the like in through hole and the like in printed-wiring board | |
US8327534B2 (en) | Method of fabricating printed circuit board assembly | |
US20140231127A1 (en) | Multi-Finish Printed Circuit Board | |
JP5309352B2 (en) | Interlayer insulation sheet for electronic component built-in module, electronic component built-in module, and method of manufacturing electronic component built-in module | |
CN110572939B (en) | 3D printing circuit board and method thereof | |
KR20200133516A (en) | Method for manufacturing of an electrically insulated circuit board | |
JP2011254050A (en) | Manufacturing method of printed circuit board | |
KR20130041645A (en) | Printed circuit board | |
KR20200133515A (en) | Method for manufacturing of a solder resist film and circuit board using the same | |
JP2013183079A (en) | Printed circuit board and manufacturing method of the same | |
US20090145548A1 (en) | Method Of Forming Printed Circuit By Printing Method | |
KR100714773B1 (en) | Solder resist forming method of pcb | |
JP4316270B2 (en) | Solder resist film-formed circuit board and manufacturing method thereof | |
JP2009206297A (en) | Manufacturing method of printed wiring board | |
JP3616657B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JP2740974B2 (en) | Method of forming solder resist coating | |
KR20050027655A (en) | Duplicate coating method for psr | |
JPH08204316A (en) | Printed wiring board and its manufacture | |
KR20230160023A (en) | Pcb with improved waterproof performance due to silk screen coating | |
KR20010101321A (en) | Ink compositions for masking of pcb and masking method using the same | |
WO2022097484A1 (en) | Laminate for semi-additive manufacturing and printed wiring board using same | |
KR101138537B1 (en) | Method for opening laser mask of ultra thin core and printed-circuit-board fabricated using the same |