KR20200127073A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR20200127073A KR20200127073A KR1020190050337A KR20190050337A KR20200127073A KR 20200127073 A KR20200127073 A KR 20200127073A KR 1020190050337 A KR1020190050337 A KR 1020190050337A KR 20190050337 A KR20190050337 A KR 20190050337A KR 20200127073 A KR20200127073 A KR 20200127073A
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- area
- pixel
- line
- pixel electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000000903 blocking effect Effects 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 8
- 238000013459 approach Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000005259 measurement Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
- G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G02F2001/134354—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/30—Gray scale
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
본 개시는 표시 장치에 관한 것으로서, 보다 구체적으로 표시 장치의 영역별로 커패시턴스를 상이하게 한 표시 장치에 관한 것이다.The present disclosure relates to a display device, and more particularly, to a display device in which capacitance is different for each area of the display device.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display device is one of the most widely used flat panel display devices. It consists of two display panels on which electric field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween, and voltage is applied to the electric field generating electrode. It is applied to create an electric field in the liquid crystal layer, and through this, the orientation of the liquid crystal molecules in the liquid crystal layer is determined and the polarization of the incident light is controlled to display an image.
액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.The liquid crystal display device also includes a switching element connected to each pixel electrode and a plurality of signal lines such as a gate line and a data line for controlling the switching element to apply voltage to the pixel electrode.
실시예들은 데이터 전압에 의한 휘도 차이를 보상할 수 있는 표시 장치를 제공하기 위한 것이다.Embodiments are to provide a display device capable of compensating for a difference in luminance due to a data voltage.
본 발명의 일 실시예에 따른 표시 장치는 제1 영역 및 제2 영역을 포함하는 기판, 상기 기판에 위치하는 복수의 화소를 포함하고, 상기 화소는 화소 전극과 중첩하는 제1 데이터선 및 제2 데이터선을 포함하고, 상기 제1 영역에 위치하는 화소는 상기 제1 데이터선과 상기 화소 전극 사이의 제1 커패시턴스가 상기 제2 데이터선과 상기 화소 전극 사이의 제2 커패시턴스보다 작고, 상기 제2 영역에 위치하는 화소는 상기 제1 데이터선과 상기 화소 전극 사이의 제1 커패시턴스가 상기 제2 데이터선과 상기 화소 전극 사이의 제2 커패시턴스보다 크다. A display device according to an exemplary embodiment of the present invention includes a substrate including a first region and a second region, and a plurality of pixels positioned on the substrate, wherein the pixels include a first data line and a second data line overlapping a pixel electrode. In a pixel including a data line and located in the first area, a first capacitance between the first data line and the pixel electrode is smaller than a second capacitance between the second data line and the pixel electrode, and is located in the second area. In the positioned pixel, a first capacitance between the first data line and the pixel electrode is greater than a second capacitance between the second data line and the pixel electrode.
상기 표시 패널은 제1 영역에서 제2 영역 방향으로 스캔이 이루어질 수 있다. The display panel may be scanned in a direction from a first area to a second area.
상기 복수의 화소는 상기 기판에 위치하는 게이트선, 상기 게이트선과 절연되어 위치하는 데이터선, 상기 데이터선은 상기 제1 데이터선 및 상기 제2 데이터선을 포함하고, 상기 제1 데이터선 및 제2 데이터선과 중첩하여 위치하는 상기 화소 전극, 상기 화소 전극과 연결되어 있는 화소 전극 돌출부를 포함하고, 상기 제1 영역에 위치하는 화소는 상기 제2 데이터선과 중첩하는 제2 화소 전극 돌출부를 포함할 수 있다. The plurality of pixels include a gate line on the substrate, a data line insulated from the gate line, the data line includes the first data line and the second data line, and the first data line and the second data line The pixel electrode overlapping the data line and a pixel electrode protrusion connected to the pixel electrode may be included, and the pixel located in the first region may include a second pixel electrode protrusion overlapping the second data line. .
상기 제2 영역에 위치하는 화소에서 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적은, 상기 제1 영역에 위치하는 화소의 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적보다 더 넓을 수 있다. The area of the first pixel electrode protrusion overlapping the first data line in the pixel located in the second region is greater than the area of the first pixel electrode protrusion overlapping the first data line of the pixel located in the first region. It can be wide.
상기 제1 데이터선은 상기 화소의 화소 전극과 전기적으로 연결되어 있고, 상기 제2 데이터선은 상기 제1 데이터선과 전기적으로 연결된 화소 전극과 전기적으로 연결되어 있지 않을 수 있다. The first data line may be electrically connected to a pixel electrode of the pixel, and the second data line may not be electrically connected to a pixel electrode electrically connected to the first data line.
상기 화소는 표시 영역 및 광차단 영역을 포함하고, 상기 제1 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 좁을 수 있다. The pixel includes a display area and a light blocking area, and a pixel located in the first area may have a width of the first data line narrower than a width of the second data line in the light blocking area.
상기 제2 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 넓을 수 있다. In the pixel located in the second area, a width of the first data line in the light blocking area may be wider than a width of the second data line.
상기 게이트선과 상기 데이터선 사이에 위치하는 복수의 반도체층을 더 포함하며, 상기 복수의 반도체층은 상기 게이트선과 상기 데이터선이 서로 교차하는 영역에 위치하는 더미 반도체층을 포함할 수 있다. A plurality of semiconductor layers disposed between the gate line and the data line may be further included, and the plurality of semiconductor layers may include a dummy semiconductor layer disposed in a region where the gate line and the data line cross each other.
상기 게이트선은 서로 나란한 제1 게이트선, 제2 게이트선 및 상기 제1 게이트선과 상기 제2 게이트선 사이에 위치하는 게이트 전극을 포함하고, 상기 복수의 반도체층 중 일부는 상기 게이트 전극과 중첩하여 위치하며 트랜지스터를 구성할 수 있다. The gate line includes a first gate line, a second gate line, and a gate electrode positioned between the first gate line and the second gate line, and some of the plurality of semiconductor layers overlap the gate electrode. It is located and can constitute a transistor.
상기 제1 데이터선 및 상기 제2 데이터선은 상기 화소 전극의 일 가장자리에서 구부러져 있으며, 상기 제2 데이터선이 구부러진 길이가 상기 제1 데이터선이 구부러진 길이보다 더 길 수 있다. The first data line and the second data line are bent at one edge of the pixel electrode, and a length of the second data line may be longer than a length of the first data line.
상기 게이트선과 동일 층에 위치하는 유지 전극선을 더 포함하고, 상기 유지 전극선은 제1 유지 전극선, 제2 유지 전극선 및 제3 유지 전극선을 포함하고, 상기 제1 유지 전극선은 상기 화소 전극의 일 가장자리와 인접하여 위치하고, 상기 제3 유지 전극선은 상기 화소 전극의 다른 일 가장자리와 인접하여 위치하고, 상기 제2 유지 전극선은 상기 화소 전극의 중앙과 중첩하여 위치할 수 있다. A storage electrode line positioned on the same layer as the gate line, the storage electrode line including a first storage electrode line, a second storage electrode line, and a third storage electrode line, and the first storage electrode line The third storage electrode line may be positioned adjacent to the other edge of the pixel electrode, and the second storage electrode line may be positioned to overlap the center of the pixel electrode.
상기 제1 데이터선은 상기 제1 유지 전극선과 상기 제2 유지 전극선 사이에 위치하고, 상기 제2 데이터선은 상기 제2 유지 전극선과 상기 제3 유지 전극선 사이에 위치할 수 있다.The first data line may be located between the first storage electrode line and the second storage electrode line, and the second data line may be located between the second storage electrode line and the third storage electrode line.
본 발명의 다른 일 실시예에 따른 표시 장치는 제1 영역 및 제2 영역을 포함하는 기판, 상기 기판에 위치하는 복수의 화소를 포함하고, 상기 화소는 화소 전극과 중첩하는 제1 데이터선 및 제2 데이터선을 포함하고, 상기 제1 영역에 위치하는 화소는 상기 제1 데이터선과 상기 화소 전극 사이의 제1 커패시턴스가 상기 제2 데이터선과 상기 화소 전극 사이의 제2 커패시턴스보다 작고, 상기 제1 영역에서 상기 제1 커패시터와 상기 제2 커패시턴스의 차이는 상기 제2 영역에 가까워질수록 단계적으로 감소할 수 있다. A display device according to another exemplary embodiment of the present invention includes a substrate including a first region and a second region, and a plurality of pixels disposed on the substrate, wherein the pixels include a first data line and a first data line overlapping a pixel electrode. 2 In a pixel including a data line, a first capacitance between the first data line and the pixel electrode is smaller than a second capacitance between the second data line and the pixel electrode, and the first area In, the difference between the first capacitor and the second capacitance may be gradually decreased as the second area approaches.
상기 제2 영역에 위치하는 화소는 상기 제1 데이터선과 상기 화소 전극 사이의 제1 커패시턴스가 상기 제2 데이터선과 상기 화소 전극 사이의 제2 커패시턴스보다 크고, 상기 제2 영역에서 상기 제1 커패시턴스와 상기 제2 커패시턴스의 차이는 상기 제1 영역에서 멀어질수록 단계적으로 증가할 수 있다. In the pixel located in the second area, a first capacitance between the first data line and the pixel electrode is greater than a second capacitance between the second data line and the pixel electrode, and the first capacitance and the first capacitance in the second area The difference in the second capacitance may increase step by step as the distance from the first region increases.
상기 기판의 중앙 영역에서 상기 제1 커패시턴스와 상기 제2 커패시턴스는 동일할 수 있다. In the central region of the substrate, the first capacitance and the second capacitance may be the same.
상기 복수의 화소는 상기 기판에 위치하는 게이트선, 상기 게이트선과 절연되어 위치하는 데이터선, 상기 데이터선은 상기 제1 데이터선 및 상기 제2 데이터선을 포함하고, 상기 제1 데이터선 및 제2 데이터선과 중첩하여 위치하는 상기 화소 전극, 상기 화소 전극과 연결되어 있는 화소 전극 돌출부를 포함하고, 상기 제1 영역에 위치하는 화소는 상기 제2 데이터선과 중첩하는 제2 화소 전극 돌출부를 포함하고, 상기 제2 영역에 위치하는 화소에서, 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적은 상기 제1 영역에 위치하는 화소의 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적보다 클 수 있다. The plurality of pixels include a gate line on the substrate, a data line insulated from the gate line, the data line includes the first data line and the second data line, and the first data line and the second data line The pixel electrode overlapping a data line and a pixel electrode protrusion connected to the pixel electrode, and the pixel located in the first region includes a second pixel electrode protrusion overlapping the second data line, and the In the pixel located in the second area, the area of the first pixel electrode protrusion overlapping the first data line may be larger than the area of the first pixel electrode protrusion overlapping the first data line of the pixel located in the first area. have.
상기 화소는 표시 영역 및 광차단 영역을 포함하고, 상기 제1 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 좁고, 상기 제2 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 넓을 수 있다. The pixel includes a display area and a light blocking area, and a pixel located in the first area has a width of the first data line smaller than that of the second data line in the light blocking area, and is located in the second area. In the pixel, a width of the first data line may be larger than a width of the second data line in the light blocking area.
상기 제1 데이터선은 상기 화소의 화소 전극과 전기적으로 연결되어 있고, 상기 제2 데이터선은 상기 제1 데이터선과 전기적으로 연결된 화소 전극과 전기적으로 연결되어 있지 않을 수 있다.The first data line may be electrically connected to a pixel electrode of the pixel, and the second data line may not be electrically connected to a pixel electrode electrically connected to the first data line.
본 발명의 다른 일 실시예에 따른 표시 장치는 제1 영역 및 제2 영역을 포함하는 기판, 상기 기판에 위치하는 복수의 화소를 포함하고, 상기 화소는 화소 전극과 중첩하는 제1 데이터선 및 제2 데이터선을 포함하고, 상기 제1 영역에 위치하는 화소는 상기 제2 데이터선과 중첩하는 제2 화소 전극 돌출부를 포함하고, 상기 제2 영역에 위치하는 화소에서 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적은, 상기 제1 영역에 위치하는 화소의 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적보다 크다.A display device according to another exemplary embodiment of the present invention includes a substrate including a first region and a second region, and a plurality of pixels disposed on the substrate, wherein the pixels include a first data line and a first data line overlapping a pixel electrode. 2 A pixel including a data line, wherein the pixel positioned in the first region includes a second pixel electrode protrusion overlapping the second data line, and a first pixel positioned in the second region overlaps the first data line. The area of the pixel electrode protrusion is larger than the area of the first pixel electrode protrusion overlapping the first data line of the pixel located in the first area.
본 발명의 다른 일 실시예에 따른 표시 장치는 제1 영역 및 제2 영역을 포함하는 기판, 상기 기판에 위치하는 복수의 화소를 포함하고, 상기 화소는 화소 전극과 중첩하는 제1 데이터선 및 제2 데이터선을 포함하고, 상기 화소는 표시 영역 및 광차단 영역을 포함하고, 상기 제1 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 좁고, 상기 제2 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 넓다. A display device according to another exemplary embodiment of the present invention includes a substrate including a first region and a second region, and a plurality of pixels disposed on the substrate, wherein the pixels include a first data line and a first data line overlapping a pixel electrode. 2 a data line is included, the pixel includes a display area and a light blocking area, and the pixel located in the first area has a width of the first data line narrower than the width of the second data line in the light blocking area, In the pixel located in the second area, a width of the first data line in the light blocking area is wider than a width of the second data line.
실시예들에 따르면, 데이터 전압에 의한 휘도 차이를 보상할 수 있는 표시 장치를 제공한다. According to embodiments, a display device capable of compensating for a difference in luminance due to a data voltage is provided.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 간략하게 도시한 것이다.
도 2는 제1 영역(A1)에 위치하는 하나의 화소의 배치도이다.
도 3a는 도 2의 표시 장치를 IIIa-IIIa'선을 따라 잘라 도시한 단면도이다. 도 3b는 도 2의 표시 장치를 IIIb-IIIb'선을 따라 잘라 도시한 단면도이다.
도 4는 제2 영역(A2)에 위치하는 하나의 화소의 배치도이다.
도 5는 표시 장치에서 휘도에 영향을 미치는 다양한 원인 및 그 결과를 도시한 것이다.
도 6은 화이트 박스를 포함하지 않는 이미지를 표시할 때 표시 장치의 휘도를 측정한 것이다. 도 6(a)는 측정 지점을 표시하였고, 도 6(b)는 측정 지점에서의 휘도를 측정한 이미지이다.
도 7은 화이트 박스를 포함하는 이미지를 표시할 때 표시 장치의 휘도를 측정한 것이다. 도 7(a)는 측정 지점을 표시하였고, 도 7(b) 측정 지점에서의 휘도를 측정한 이미지이다. 도 7(c)는 도 3b와 동일한 단면에 대하여 위치별 휘도를 나타낸 것이다. 도 7(d)는 제1 데이터선 부근에서 휘도가 높게 나타나고, 제2 데이터선 부근에서 휘도가 낮게 나타나는 이유를 도시한 것이다
도 8은 자기 커패시턴스가 이웃 커패시턴스보다 큰 경우에, 표시 장치의 화이트 박스의 상하 영역에서의 휘도를 나타난 것이다. 도 8(a)는 자기 커패시턴스가 이웃 커패시턴스 보다 클 때, 화이트 박스를 상단 및 하단에서의 밝기를 나타낸 것이다. 도 8(b)는 화이트 박스 상단에서의 전압 거동을 나타낸 것이다. 도 8(c)는 화이트 박스 하단에서의 전압 거동을 나타낸 것이다.
도 9는 자기 커패시턴스가 이웃 커패시턴스보다 작은 경우에, 표시 장치의 화이트 박스의 상하 영역에서의 휘도를 나타난 것이다. 도 9(a)는 자기 커패시턴스가 이웃 커패시턴스 보다 작을 때, 화이트 박스를 상단 및 하단에서의 밝기를 나타낸 것이다. 도 9(b)는 화이트 박스 상단에서의 전압 거동을 나타낸 것이다. 도 9(c)는 화이트 박스 하단에서의 전압 거동을 나타낸 것이다.
도 10은 다른 일 실시예에서 제1 영역(A1)에 위치하는 화소의 평면도이다.
도 11은 다른 일 실시예에서 제2 영역(A2)에 위치하는 화소의 평면도이다.
도 12는 본 발명의 다른 일 실시예에 따른 표시 장치를 도시한 것이다. 1 schematically illustrates a display device according to an exemplary embodiment of the present invention.
2 is a layout diagram of one pixel positioned in the first area A1.
3A is a cross-sectional view of the display device of FIG. 2 taken along line IIIa-IIIa'. 3B is a cross-sectional view of the display device of FIG. 2 taken along line IIIb-IIIb'.
4 is a layout diagram of one pixel positioned in the second area A2.
5 illustrates various causes and results that affect luminance in a display device.
6 is a measurement of luminance of a display device when an image not including a white box is displayed. FIG. 6(a) shows a measurement point, and FIG. 6(b) is an image measuring the luminance at the measurement point.
7 is a measurement of luminance of a display device when an image including a white box is displayed. Fig. 7(a) shows a measurement point, and Fig. 7(b) is an image of measuring luminance at the measurement point. 7(c) shows the luminance for each position in the same cross section as in FIG. 3B. 7(d) shows the reason why the luminance appears high near the first data line and the luminance appears low near the second data line.
FIG. 8 shows the luminance in the upper and lower regions of the white box of the display device when the self-capacitance is greater than the neighboring capacitance. Fig. 8(a) shows the brightness of the white box at the top and bottom when the self capacitance is greater than the neighboring capacitance. Figure 8(b) shows the voltage behavior at the top of the white box. 8(c) shows the voltage behavior at the bottom of the white box.
9 shows the luminance in the upper and lower regions of the white box of the display device when the self-capacitance is smaller than the neighboring capacitance. 9(a) shows the brightness of the white box at the top and bottom when the self capacitance is smaller than the neighboring capacitance. 9(b) shows the voltage behavior at the top of the white box. 9(c) shows the voltage behavior at the bottom of the white box.
10 is a plan view of a pixel positioned in the first area A1 according to another exemplary embodiment.
11 is a plan view of a pixel positioned in a second area A2 according to another exemplary embodiment.
12 illustrates a display device according to another exemplary embodiment of the present invention .
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention. The present invention may be implemented in various different forms and is not limited to the embodiments described herein.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly describe the present invention, parts irrelevant to the description have been omitted, and the same reference numerals are assigned to the same or similar components throughout the specification.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.In addition, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, so the present invention is not necessarily limited to the illustrated bar. In the drawings, the thicknesses are enlarged to clearly express various layers and regions. And in the drawings, for convenience of description, the thickness of some layers and regions is exaggerated.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.In addition, when a part such as a layer, film, region, plate, etc. is said to be "on" or "on" another part, this includes not only "directly over" another part, but also a case where another part is in the middle. . Conversely, when one part is "directly above" another part, it means that there is no other part in the middle. In addition, to be "on" or "on" the reference part means that it is located above or below the reference part, and does not necessarily mean that it is located "above" or "on" the direction opposite to the gravity. .
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.In addition, throughout the specification, when referred to as "on a plane", it means when the target portion is viewed from above, and when referred to as "cross-sectional view", it means when the cross-section of the target portion vertically cut is viewed from the side.
그러면 이하에서 도면을 참고로 하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.Hereinafter, a display device according to an exemplary embodiment of the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1000)를 간략하게 도시한 것이다. 도 1을 참고로 하면 본 발명의 일 실시예에 따른 표시 장치(1000)는 제1 영역(A1) 및 제2 영역(A2)을 포함한다. 도 1에 도시된 바와 같이 표시 장치(100)의 제2 방향(DR2)으로의 중앙을 기준으로 일측에는 제1 영역(A1) 및 제2 영역(A2)이 위치한다. 스캔은 제1 영역(A1)에서 제2 영역(A2)의 방향으로 이루어진다. 이후 상세하게 설명하겠지만, 제1 영역(A1) 및 제2 영역(A2)에서 데이터선과 화소 전극 사이의 커패시턴스(Cdp)가 서로 상이하다. 1 schematically illustrates a
즉 본 실시예에 따른 표시 장치의 하나의 화소에서, 화소 전극은 2개의 데이터선과 중첩한다. 이때 하나의 데이터선은 해당 화소에 연결된 데이터선(이하, 제1 데이터선)이고, 다른 데이터선은 이웃하는 화소에 연결된 데이터선(이하, 제2 데이터선)이다. That is, in one pixel of the display device according to the present embodiment, the pixel electrode overlaps the two data lines. In this case, one data line is a data line (hereinafter, referred to as a first data line) connected to a corresponding pixel, and the other data line is a data line (hereinafter, referred to as a second data line) connected to a neighboring pixel.
제1 영역(A1)에 위치하는 화소는 제1 데이터선과 화소 전극 사이의 커패시턴스(이하, 자기 커패시턴스(Cdp1))가, 제2 데이터선과 화소 전극 사이의 커패시턴스(이하, 이웃 커패시턴스(Cdp2))보다 작다. In the pixel located in the first area A1, the capacitance between the first data line and the pixel electrode (hereinafter, self-capacitance Cdp1) is greater than the capacitance between the second data line and the pixel electrode (hereinafter, the neighboring capacitance Cdp2). small.
또한 제2 영역(A2)에 위치하는 화소는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 크다. 이렇게 표시 장치의 영역별로 각 화소의 자기 커패시턴스(Cdp1) 및 이웃 커패시턴스(Cdp2)를 다르게 함으로써, 데이터 전압에 의한 휘도 편차를 보상할 수 있다. 구체적인 효과는 이후 별도로 상세하게 설명한다. In addition, the pixel located in the second area A2 has a higher self capacitance Cdp1 than the neighboring capacitance Cdp2. In this way, by varying the self capacitance Cdp1 and the neighboring capacitance Cdp2 of each pixel for each area of the display device, it is possible to compensate for the luminance deviation due to the data voltage. Specific effects will be described in detail later separately.
그러면 이하에서 도면을 참고로 하여 제1 영역(A1) 및 제2 영역(A2)에 위치하는 화소에 대하여 상세하게 설명한다.Hereinafter, the pixels located in the first area A1 and the second area A2 will be described in detail with reference to the drawings.
본 명세서에서 화소의 의미는 하나의 트랜지스터 및 이와 연결된 화소 전극이 차지하는 면적을 포함하는 것으로 도 2는 하나의 화소를 도시한 것이다. In this specification, the meaning of a pixel includes an area occupied by one transistor and a pixel electrode connected thereto, and FIG. 2 illustrates one pixel.
도 2는 제1 영역(A1)에 위치하는 하나의 화소의 배치도이다. 도 3a는 도 2의 표시 장치를 IIIa-IIIa'선을 따라 잘라 도시한 단면도이다. 도 3b는 도 2의 표시 장치를 IIIb-IIIb'선을 따라 잘라 도시한 단면도이다. 2 is a layout diagram of one pixel positioned in the first area A1. 3A is a cross-sectional view of the display device of FIG. 2 taken along line IIIa-IIIa'. 3B is a cross-sectional view of the display device of FIG. 2 taken along line IIIb-IIIb'.
도 2 및 도 3a를 참고로 하면, 투명한 유리 또는 플라스틱 따위로 만들어진 제1 기판(110) 위에 위치하는 복수의 게이트선(121)을 포함한다. Referring to FIGS. 2 and 3A, a plurality of
게이트선(121)은 게이트 신호를 전달하며 제1 방향(DR1)으로 뻗어 있다. 게이트선(121)은 서로 이격된 제1 게이트선(121a) 및 제2 게이트선(121b), 제1 게이트선(121a) 및 제2 게이트선(121b)을 연결하는 게이트 전극(124)을 포함한다.The
또한 게이트선(121)과 같은 층에 유지 전극선(129)이 위치할 수 있다. 유지 전극선(129)은 제2 방향(DR2)으로 뻗어있는 제1 유지 전극선(129a), 제2 유지 전극선(129b), 제3 유지 전극선(129c)을 포함하고, 제1 유지 전극선(129a), 제2 유지 전극선(129b) 및 제3 유지 전극선(129c)은 제1 방향(DR1)과 나란하게 뻗은 가로 유지 전극선(129d)과 연결되어 있다. 제2 유지 전극선(129b)은 서로 이격된 두 부분을 포함할 수 있으며, 가로 유지 전극선(129d)과 연결되지 않은 제2 유지 전극선(129b)은 섬형으로 위치할 수 있다. Also, the
게이트선(121) 및 유지 전극선(129) 위에는 산화 규소 또는 질화 규소 따위의 절연 물질로 만들어진 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수 있다. A
게이트 절연막(140) 위에는 복수의 반도체층(154)이 위치한다. 반도체층(154)은 게이트 전극(124)과 중첩하여 위치할 수 있다. 또한 반도체층(154)과 동일 층에 위치하는 더미 반도체층(155)은 게이트선(121)과 데이터선(171)이 교차하는 위치, 유지 전극선(129)과 데이터선(171)이 교차하는 위치에 위치할 수 있다. 이러한 더미 반도체층(155)은 배선이 교차되는 영역에서 단차를 완화시켜 준다. 그러나 더미 반도체층(155)이 트랜지스터 등을 구성하는 것은 아니다.A plurality of
다음 반도체층(154) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 데이터선(171)에 연결된 복수의 소스 전극(173) 및 복수의 드레인 전극(175)이 위치한다. Next, a plurality of
데이터선(171)은 제2 방향(DR2)으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)은 제1 데이터선(171a) 및 제2 데이터선(171b)을 포함한다. 제1 데이터선(171a) 및 제2 데이터선(171b)은 유지 전극선(129)과 중첩하지 않고 화소 전극(191)과 중첩하여 화소 영역에 위치한다. The
구체적으로 제1 데이터선(171a)은 제1 유지 전극선(129a) 및 제2 유지 전극선(129b) 사이에 위치할 수 있다. 또한 제2 데이터선(171b)은 제2 유지 전극선(129b) 및 제3 유지 전극선(129c) 사이에 위치할 수 있다. Specifically, the
제1 데이터선(171a)은 중첩하는 화소의 트랜지스터를 구성한다. 그러나 제2 데이터선(171b)은 제2 방향으로 이웃하는 다른 화소(미도시)의 트랜지스터를 구성한다. 즉, 본 실시예에서 하나의 화소 전극(191)에 2개의 데이터선이 중첩하지만, 이 중 하나의 데이터선(171a)만 화소 전극(191)과 전기적으로 연결되어 있고, 다른 데이터선(171b)은 이웃하는 화소 전극과 전기적으로 연결되어 있다.The
제2 데이터선(171b)은 화소 전극(191)의 제2 방향(DR2)으로의 가장자리 부근에서 구부러져 위치할 수 있다. 제1 데이터선(171a) 또한 화소 전극(191)의 제2 방향(DR2)으로의 가장자리 부근에서 구부러져 위치할 수 있다. 이때, 제1 데이터선(171a)이 구부러진 길이보다 제2 데이터선(171b)이 구부러진 길이가 더 길 수 있다. The
제1 데이터선(171a)의 일부는 소스 전극(173)을 구성한다. 소스 전극(173)은 데이터선(171)으로부터 뻗어 나와 게이트 전극(124)과 중첩하고 대체적으로 U자 형상을 가질 수 있다. 드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다. A part of the
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(154)과 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널 영역은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 형성된다. One
다음, 데이터선(171) 위에 복수의 컬러 필터(230)가 위치한다. 컬러 필터는 적색 컬러 필터(미도시), 녹색 컬러 필터(미도시) 및 청색 컬러 필터(미도시)를 포함할 수 있다. 각 컬러 필터는 하나의 화소 전극(191)과 대응하는 영역에 각각 하나씩 위치할 수 있다. Next, a plurality of
다음, 절연막(180)이 위치한다. 절연막(180)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어질 수 있다.Next, the insulating
절연막(180) 및 컬러 필터(230)은 드레인 전극(175)과 중첩하는 접촉 구멍(181)을 포함한다. 접촉 구멍(181)을 통해 화소 전극(191)이 드레인 전극(175)과 물리적, 전기적으로 연결되며 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.The insulating
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체를 포함할 수 있다. 화소 전극은 제1 방향(DR1)으로 뻗은 가로 줄기부(192) 및 가로 줄기부와 교차하며 제2 방향(DR2)으로 뻗은 세로 줄기부(193)를 포함한다. 미세 가지부(199)는 각 줄기부에서 뻗어나와 있다.The
화소 전극(191)은 각각 제1 유지 전극선(129a) 및 제3 유지 전극선(129c)과 중첩하며 제2 방향(DR2)을 따라 뻗어 있는 외곽 세로 줄기부(195)를 포함한다. 외곽 세로 줄기부(195)는 화소 전극(191)의 가로 줄기부(192)의 가장자리와 연결되어 있다. The
또한 화소 전극(191)은 외곽 가로 줄기부(196)를 포함한다. 외곽 가로 줄기부(196)는 트랜지스터(TFT)와 인접하여 위치하며, 외곽 가로 줄기부(196)의 일부는 드레인 전극(175)과 접촉 구멍(181)을 통해 연결되어 전압을 전달받는다.In addition, the
외곽 가로 줄기부(196)의 일부는 돌출되어, 제1 데이터선(171a)과 중첩하는 제1 돌출부(196a) 및 제2 데이터선과 중첩하는 제2 돌출부(196c)를 포함한다. 서로 중첩하는 제1 데이터선(171a)과 제1 돌출부(196a)는 자기 커패시턴스(Cdp1)를 구성한다. 또한 서로 중첩하는 제2 데이터선(171b)과 제2 돌출부(196b)는 이웃 커패시턴스(Cdp2)를 구성한다. A part of the outer
도 1을 참고로 하면, 제1 돌출부(196a)의 면적보다 제2 돌출부(196b)의 면적이 더 크다. 따라서 제2 돌출부(196b)와 제2 데이터선(171b) 사이의 이웃 커패시턴스(Cdp2) 값이 자기 커패시턴스(Cdp1)의 값보다 크다. 이렇게 표시 장치의 제1 영역(A1)에 위치하는 화소는 도 2에 도시된 바와 같이 이웃 커패시턴스(Cdp2)의 값이 자기 커패시턴스(Cdp1)의 값보다 크기 때문에 데이터 전압에 의한 휘도 편차를 보상할 수 있다. 구체적인 효과에 대하여는 후술한다.Referring to FIG. 1, the area of the
도 2를 참고로 하면, 게이트선(121)의 일부와 중첩하는 중첩 화소 전극(197)을 포함한다. 중첩 화소 전극(197)은 제1 방향(DR1)을 따라 뻗어 있을 수 있다. Referring to FIG. 2, an overlapping
다음, 도 2 및 도 3a을 참고로 하면 화소 전극(191) 위에 차광 부재(220)가 위치한다. 차광 부재(220)는 제1 방향(DR1)을 따라 위치하며, 트랜지스터 및 게이트선(121) 등과 중첩하여 위치한다. 도 2에서 차광 부재(220)와 중첩하는 영역을 광차단 영역, 차광 부재(200)와 중첩하지 않는 영역을 표시 영역이라고 지칭하기로 한다. Next, referring to FIGS. 2 and 3A, the
다음 도 3a를 참고로 하면 제2 기판(210)에 공통 전극(270)이 위치한다. 제1 표시판(100)과 제2 표시판(200) 사이에는 액정 분자(31)를 포함하는 액정층(3)이 위치한다. Next, referring to FIG. 3A, the
도 3b는 도 2에 대하여 다른 단면을 도시한 것이다. 도 3b를 참고로 하면, 제1 기판(110)에 제1 유지 전극선(129a), 제2 유지 전극선(129b) 및 제3 유지 전극선(129c)이 서로 이격되어 위치하고, 그 사이에 제1 데이터선(171a) 및 제2 데이터선(171b)이 위치한다. 그 외 다른 구성요소에 대한 설명은 도 3a에서와 동일한바 동일한 구성요소에 대한 구체적인 설명은 생략한다. FIG. 3B shows another cross-section with respect to FIG. 2. Referring to FIG. 3B, the first
그러면 이하에서 도 4를 참고로 하여 도 1의 제2 영역(A2)에 위치하는 하나의 화소의 배치에 대하여 설명한다. 도 4는 제2 영역(A2)에 위치하는 하나의 화소의 배치도이다. 도 4를 참고로 하면, 제2 영역(A2)에 위치하는 화소의 배치는 외곽 가로 줄기부(196)의 돌출부(196a)에 관한 구성을 제외하고는 도 2에서와 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.Hereinafter, an arrangement of one pixel positioned in the second area A2 of FIG. 1 will be described with reference to FIG. 4. 4 is a layout diagram of one pixel positioned in the second area A2. Referring to FIG. 4, the arrangement of the pixels positioned in the second area A2 is the same as in FIG. 2 except for the configuration of the
도 4를 참고로 하면 본 실시예에 따른 화소는 외곽 가로 줄기부(196)가 제2 돌출부를 포함하지 않고, 제1 돌출부(196a)만을 포함한다. 따라서 제1 돌출부(196a)와 제1 데이터선(171)는 자기 커패시턴스(Cdp1)를 구성하고, 자기 커패시턴스(Cdp1)의 값이 이웃 커패시턴스(Cdp2)의 값보다 커지게 된다. 본 실시예에서, 제2 돌출부는 위치하지 않지만 외곽 가로 줄기부(196)와 제2 데이터선(171b)이 일부 중첩하는바 중첩 영역에서 이웃 커패시턴스(Cdp2)가 형성된다. 그러나 제2 데이터선(171b)에는 제1 데이터선(171a)과 중첩하는 제1 돌출부(196a)와 대응하는 구성이 없기 때문에, 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 크다. Referring to FIG. 4, in the pixel according to the present exemplary embodiment, the outer
또한, 도 4의 제1 돌출부(196a)의 면적이 도 2의 제1 돌출부(196a)의 면적보다 더 크다. 도 2의 제1 돌출부(196a)는 제2 데이터선(171b)이 화소 전극(191)의 제2 방향(DR2)으로의 가장자리 부근에서 구부러져 위치하는바 이러한 제2 데이터선(171b)의 구부러진 부분에 의한 커패시턴스를 보상하기 위하여 위치하는 구조이다. 따라서 도 4의 화소는 도 2의 화소에서보다 제1 돌출부(196a)의 면적이 더 커야 하며, 이 경우에 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 커지게 된다.Further, the area of the
즉 본 실시예에 따른 표시 장치는 제1 영역(A1)에 위치하는 화소가 제2 데이터선과 중첩하는 제2 돌출부를 더 포함하여 자기 커패시턴스(Cdp1)보다 이웃 커패시턴스(Cdp2)가 더 크고, 제2 영역(A2)에 위치하는 화소는 제1 데이터선과 중첩하는 제1 돌출부의 면적이 더 넓고 제2 돌출부를 포함하지 않는바 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 더 크다. 이렇게 표시 장치의 영역별로 자기 커패시턴스(Cdp1) 및 이웃 커패시턴스(Cdp2)의 크기를 서로 다르게 하는 경우, 데이터 전압에 의한 휘도 편차를 보상할 수 있다.That is, the display device according to the present exemplary embodiment further includes a second protrusion in which the pixel located in the first area A1 overlaps the second data line, so that the neighboring capacitance Cdp2 is larger than the self capacitance Cdp1, and the second Since the pixel located in the area A2 has a larger area of the first protrusion overlapping the first data line and does not include the second protrusion, the self capacitance Cdp1 is greater than the neighboring capacitance Cdp2. When the magnetic capacitance Cdp1 and the neighboring capacitance Cdp2 are different from each other for each area of the display device, a luminance deviation due to the data voltage may be compensated.
도 5는 표시 장치에서 휘도에 영향을 미치는 다양한 원인 및 그 결과를 도시한 것이다. 도 5를 참고로 하면, 중간에 화이트 박스가 위치하는 이미지를 표시할 때, 자기 커패시턴스(Cdp1)가 크면 화이트 박스 상단에서는 이미지가 밝게 나타나고 하단에서는 어둡게 나타난다. 반대로, 자기 커패시턴스(Cdp1)가 감소하면 화이트 박스 상단에서는 이미지가 어둡게 나타나고, 하단에서는 밝게 나타난다. 5 illustrates various causes and results that affect luminance in a display device. Referring to FIG. 5, when displaying an image with a white box in the middle, if the magnetic capacitance Cdp1 is large, the image appears bright at the top of the white box and dark at the bottom. Conversely, when the self-capacitance (Cdp1) decreases, the image appears dark at the top of the white box and brighter at the bottom.
표시 장치의 휘도는 TFT leakage와 데이터 전압에 의해서도 영향을 받는다. 특히 본 실시예에 따른 표시 장치는 데이터선(171)과 화소 전극(191)이 표시 영역에서 중첩하기 때문에 데이터 전압에 의한 휘도 영향이 크다. 도 5를 참고로 하면, 데이터 전압에 의한 휘도 변화는 화이트 박스 상단 및 하단에서 모두 밝게 나타난다. The luminance of the display device is also affected by TFT leakage and data voltage. In particular, in the display device according to the present exemplary embodiment, since the
따라서 이렇게 데이터 전압에 의해 화이트 박스 상단 및 하단에서 표시 장치가 밝게 시인되는 문제가 발생한다. 그러나 본 실시예에 따른 표시 장치는 화이트 박스 상단, 즉 표시 장치의 상단에서는 자기 커패시턴스(Cdp1)를 이웃 커패시턴스(Cdp2)보다 작게 하여 표시 장치가 어둡게 시인되도록 하여 데이터 전압에 의해 밝아진 휘도를 보상할 수 있다. 또한, 화이트 박스 하단, 즉 표시 장치의 하단에서는 자기 커패시턴스(Cdp1)를 이웃 커패시턴스(Cdp2)보다 크게 하여 표시 장치가 어둡게 시인되도록 함으로써 데이터 전압에 의해 밝아진 휘도를 보상한다. Accordingly, a problem occurs in that the display device is brightly recognized at the top and bottom of the white box by the data voltage. However, in the display device according to the present exemplary embodiment, the self-capacitance Cdp1 at the top of the white box, that is, at the top of the display device, is made smaller than the neighboring capacitance Cdp2 so that the display device is viewed darkly, thereby compensating for the luminance brightened by the data voltage. have. In addition, at the bottom of the white box, that is, at the bottom of the display device, the self capacitance Cdp1 is made larger than the neighboring capacitance Cdp2 so that the display device is darkly recognized, thereby compensating for the brightness brightened by the data voltage.
도 6은 화이트 박스를 포함하지 않는 이미지를 표시할 때 표시 장치의 휘도를 측정한 것이다. 도 6(a)는 측정 지점을 표시하였고, 도 6(b)는 측정 지점에서의 휘도를 측정한 이미지이다. 도 6(a)에서 표시 패널(1100) 및 패드(700)가 도시되었다. 도 6(b)를 참고로 하면 화이트 박스가 존재하지 않는 영상의 경우 화소 내 위치별 휘도 편차가 없는 것을 확인할 수 있었다.6 is a measurement of luminance of a display device when an image not including a white box is displayed. FIG. 6(a) shows a measurement point, and FIG. 6(b) is an image measuring the luminance at the measurement point. In FIG. 6A, the display panel 1100 and the
도 7은 화이트 박스를 포함하는 이미지를 표시할 때 표시 장치의 휘도를 측정한 것이다. 도 7(a)는 측정 지점을 표시하였고, 도 7(b) 측정 지점에서의 휘도를 측정한 이미지이다. 도 7(a)애서 표시 패널(1100) 및 패드(700)가 도시되었다. 도 7(b)를 참고로 하면, 화이트 박스를 포함하는 이미지의 경우 화소 내에서 위치별로 휘도 편차가 나타나는 것을 확인할 수 있었다. 도 7(c)는 도 3b와 동일한 단면에 대하여 위치별 휘도를 나타낸 것이다. 도 7(c)를 참고로 하면 화소 전극(191)과 전기적으로 연결된 제1 데이터선(171a) 부근에서는 휘도가 높게 나타나고, 화소 전극(191)과 전기적으로 연결되지 않은 제2 데이터선(171b) 부근에서는 휘도가 낮게 나타나는 것을 확인할 수 있었다.7 is a measurement of luminance of a display device when an image including a white box is displayed. Fig. 7(a) shows a measurement point, and Fig. 7(b) is an image of measuring luminance at the measurement point. In FIG. 7A, the display panel 1100 and the
도 7(d)는 제1 데이터선(171a) 부근에서 휘도가 높게 나타나고, 제2 데이터선(171b) 부근에서 휘도가 낮게 나타나는 이유를 도시한 것이다. 도 7(d)를 참고로 하면, 화소 전극과 연결되어 데이터 전압(15V)이 공급되는 제1 데이터선(171a) 부근에서는 포텐셜이 상승하게 되고 휘도가 높아지게 된다. 그러나 이웃하는 화소 전극과 연결되어 해당 화소 구동시 데이터 전압이 공급되지 않는 제2 데이터선(171b) 부근에서는 포텐셜이 감소하게 되고 따라서 휘도가 낮아진다.7(d) shows the reason why the luminance appears high in the vicinity of the
도 8은 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 큰 경우에, 표시 장치의 화이트 박스의 상하 영역에서의 휘도를 나타난 것이다. 도 8(a)는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2) 보다 클 때, 화이트 박스를 상단 및 하단에서의 밝기를 나타낸 것이다. 도 8(a)에서 표시 패널(1100) 및 패드(700)가 도시되었다. 도 8(a)를 참고로 하면 화이트 박스 상단은 더 밝게 나타나고, 화이트 박스 하단은 더 어둡게 나타난다. 도 8(b)는 화이트 박스 상단에서의 전압 거동을 나타낸 것이다. 도 8(b)에서와 같이 화이트 박스 상단에서는 데이터 전압이 벌어지는 방향으로 구동하는 바 이미지가 밝게 나타난다. 도 8(c)는 화이트 박스 하단에서의 전압 거동을 나타낸 것이다. 도 8(c)에서 와 같이 화이트 박스 하단에서는 데이터 전압이 서로 가까워지는 방향으로 구동하는바 이미지가 어둡게 나타난다.FIG. 8 shows the luminance in the upper and lower regions of the white box of the display device when the self-capacitance Cdp1 is greater than the neighboring capacitance Cdp2. 8(a) shows the brightness of the white box at the top and bottom when the self capacitance Cdp1 is greater than the neighboring capacitance Cdp2. In FIG. 8A, the display panel 1100 and the
도 9는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 작은 경우에, 표시 장치의 화이트 박스의 상하 영역에서의 휘도를 나타난 것이다. 도 9(a)는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2) 보다 작을 때, 화이트 박스를 상단 및 하단에서의 밝기를 나타낸 것이다. 도 9(a)에서 표시 패널(1100) 및 패드(700)가 도시되었다. 도 9(a)를 참고로 하면 화이트 박스 상단은 더 어둡게 나타나고, 화이트 박스 하단은 더 밝게 나타난다. 도 9(b)는 화이트 박스 상단에서의 전압 거동을 나타낸 것이다. 도 9(b)에서와 같이 화이트 박스 상단에서는 데이터 전압이 서로 가까워지는 방향으로 구동하는바 이미지가 어둡게 나타난다. 도 9(c)는 화이트 박스 하단에서의 전압 거동을 나타낸 것이다. 도 9(c)에서와 같이 화이트 박스 하단에서는 데이터 전압이 서로 멀어지는 방향으로 구동하는바 이미지가 어둡게 나타난다.9 shows the luminance in the upper and lower regions of the white box of the display device when the self-capacitance Cdp1 is smaller than the neighboring capacitance Cdp2. 9(a) shows the brightness of the white box at the top and bottom when the self-capacitance Cdp1 is smaller than the neighboring capacitance Cdp2. In FIG. 9A, the display panel 1100 and the
즉, 본 실시에예 따른 표시 장치는 자기 커패시턴스(Cdp1)과 이웃 커패시턴스(Cdp2)의 크기 차이에 따라 화이트 박스 상단/하단에서의 휘도가 달라지는 현상을 이용하여, 데이터 전압에 의해 표시 장치 전체에서 휘도가 증가하여 밝게 표시되는 현상을 해결하였다.That is, the display device according to the present exemplary embodiment uses a phenomenon in which the luminance at the top/bottom of the white box varies according to the difference between the self capacitance Cdp1 and the neighboring capacitance Cdp2, The phenomenon that is displayed brightly by increasing is solved.
즉 밝은 휘도를 보상하기 위하여 자기 커패시턴스(Cdp1)와 이웃 커패시턴스(Cdp2)를 적절히 조절하여 휘도가 낮아지도록 하는 경우 데이터 전압에 의한 휘도 밝음이 보상된다. That is, when the self capacitance Cdp1 and the neighboring capacitance Cdp2 are appropriately adjusted to compensate for the bright luminance so that the luminance is lowered, the luminance brightness due to the data voltage is compensated.
이때 표시 장치의 중앙을 기준으로 하여 영역별로 휘도를 감소시키는 방법이 상이하다. 즉, 도 5를 참고로 할 때, 표시 장치의 상단, 즉 화이트 박스의 상단의 휘도를 감소시키기 위하여는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 작아야 한다. 따라서 이웃 커패시턴스(Cdp2)를 증가시킬 수 있도록 도 2에 도시된 바와 같이 제2 돌출부(196b)를 추가한다.In this case, a method of reducing the luminance for each area is different based on the center of the display device. That is, referring to FIG. 5, in order to reduce the luminance of the upper end of the display device, that is, the upper end of the white box, the self-capacitance Cdp1 must be smaller than the neighboring capacitance Cdp2. Accordingly, as shown in FIG. 2, a
다시 도 5를 참고로 할 때, 표시 장치의 하단, 즉 화이트 박스의 하단에서 휘도를 감소시키기 위하여는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 커야 한다. 따라서 자기 커패시턴스(Cdp1)를 증가시킬 수 있도록, 도 4에 도시된 바와 같이 제1 돌출부(196a)의 면적을 증가시킨다. Referring back to FIG. 5, in order to reduce the luminance at the lower end of the display device, that is, at the lower end of the white box, the self capacitance Cdp1 must be greater than the neighboring capacitance Cdp2. Accordingly, the area of the
이상에서는 화소 전극(191)의 일부인 제1 돌출부(196a) 및 제2 돌출부(196b)를 이용하여 자기 커패시턴스(Cdp1)와 이웃 커패시턴스(Cdp2)를 조절하는 실시예를 설명하였다. 그러나 자기 커패시턴스(Cdp1)와 이웃 커패시턴스(Cdp2)는 화소 전극(191)이 아니라 데이터선의 폭을 조절하여 조절할 수 도 있다.In the above, an embodiment in which the self-capacitance Cdp1 and the neighboring capacitance Cdp2 are adjusted using the
도 10 및 도 11은 다른 일 실시예에 따른 표시 장치에서 제1 영역(A1) 및 제2 영역(A2)에 위치하는 화소를 도시한 것이다. 10 and 11 illustrate pixels positioned in a first area A1 and a second area A2 in a display device according to another exemplary embodiment.
도 10은 제1 영역(A1)에 위치하는 화소의 평면도이고, 도 11은 제2 영역(A2)에 위치하는 화소의 평면도이다.10 is a plan view of a pixel located in the first area A1, and FIG. 11 is a plan view of a pixel located in the second area A2.
도 10을 참고로 하면 본 실시예에 따른 화소는 제2 데이터선(171b)이 차광 부재(220)와 중첩하는 영역에서 폭이 확장되어 있다. 즉, 화소 전극(191)과 동일한 층에 있는 별도의 돌출부의 구성을 추가하지 않고, 제2 데이터선(171b)의 폭을 증가시킴으로써 기존 화소 전극(191)과 제2 데이터선(171b)이 중첩하는 면적을 증가시켰다. 따라서 이웃 커패시턴스(Cdp2)를 자기 커패시턴스(Cdp1)보다 크게 하였고, 표시 장치의 상단 영역인바 이 경우 도 5에서 확인할 수 있는 바와 같이 휘도가 감소하며, 따라서 도 2와 유사하게 데이터 전압에 의한 휘도 증가를 보상할 수 있다. 그 외 다른 구성은 앞서 설명한 바와 동일한바, 동일한 구성요소에 대한 구체적인 설명은 생략한다. Referring to FIG. 10, the width of the pixel according to the present exemplary embodiment is extended in a region where the
도 11을 참고로 하면 본 실시예예 따른 화소는 제1 데이터선(171a)이 차광 부재(220)와 중첩하는 영역에서 폭이 확장되어 있다. 즉, 제1 돌출부(196a)의 면적을 변화시키지 않고, 제1 데이터선(171a)의 폭을 증가시킴으로써 기존 화소 전극(191)과 제1 데이터선(171a)이 중첩하는 면적을 증가시켰다. 따라서 자기 커패시턴스(Cdp1)를 이웃 커패시턴스(Cdp2) 보다 크게 하였다. 제2 영역(A2)은 표시 장치의 하단 영역인바 이 경우 도 5에서 확인할 수 있는 바와 같이 휘도가 감소하며, 따라서 도 4와 유사하게 데이터 전압에 의한 휘도 증가를 보상할 수 있다. 그 외 구성은 앞서 설명한 바와 동일한바, 동일한 구성요소에 대한 구체적인 설명은 생략한다.Referring to FIG. 11, the width of the pixel according to the present exemplary embodiment is extended in a region where the
이상에서는 표시 장치는 제1 영역(A1) 및 제2 영역(A2)으로 구분하여, 제1 영역(A1)에서는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 작고, 제2 영역(A2)에서는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 큰 구성을 설명하였다. 그러나 다른 일 실시예에서, 자기 커패시턴스(Cdp1)와 이웃 커패시턴스(Cdp2) 사이의 차이는 단계적으로 증가 및 감소할 수 있다.In the above, the display device is divided into a first area A1 and a second area A2. In the first area A1, the self capacitance Cdp1 is smaller than the neighboring capacitance Cdp2, and in the second area A2 A configuration in which the self-capacitance (Cdp1) is larger than the neighboring capacitance (Cdp2) has been described. However, in another embodiment, the difference between the self-capacitance Cdp1 and the neighboring capacitance Cdp2 may increase and decrease in steps.
도 12는 본 발명의 다른 일 실시예에 따른 표시 장치(1000)를 도시한 것이다. 도 12를 참고로 하면, 표시 장치(1000)의 중앙에서 제일 먼 상부 영역은 자기 커패시턴스(Cdp1)와 이웃 커패시턴스(Cdp2)의 차이가 크다. 그러나 중앙으로 가까워질수록 자기 커패시턴스(Cdp1)와 이웃 커패시턴스(Cdp2)의 차이가 감소하며, 표시 장치의 중앙에서는 자기 커패시턴스(Cdp1)와 이웃 커패시턴스(Cdp2)가 동일해진다. 12 illustrates a
표시 장치(1000)의 중앙을 지나면서 하단에서는 자기 커패시턴스(Cdp1)가 이웃 커패시턴스(Cdp2)보다 크며, 중앙에서 멀어질수록 그 차이는 커진다. 이렇게 단계적으로 자기 커패시턴스(Cdp1)와 이웃 커패시턴스(Cdp2)의 차이를 조절하는 경우 데이터 전압에 의한 휘도 증가를 효과적으로 보상할 수 있다.The self-capacitance Cdp1 is greater than the neighboring capacitance Cdp2 at the bottom while passing through the center of the
이때 자기 커패시턴스(Cdp1)과 이웃 커패시턴스(Cdp2)의 값은 다양한 방법으로 조절될 수 있다. 즉 도 2 내지 4에 도시된 바와 같이 화소 전극(191)과 동잃층에 위치하는 제1 돌출부(196a) 및 제2 돌출부(196b)의 면적을 이용하여 조절할 수도 있고, 도 10 내지 도 11에 도시된 바와 같이 제1 데이터선(171a) 및 제2 데이터선(171b)의 폭을 이용하여 조절할 수 도 있다. In this case, the values of the self capacitance Cdp1 and the neighbor capacitance Cdp2 may be adjusted in various ways. That is, as shown in FIGS. 2 to 4, the
돌출부의 면적이 커지거나 데이터선의 폭이 커질수록 커패시턴스가 증가하는바, 당업자는 이러한 면적이나 폭을 표시 장치(1000)의 영역별로 단계적으로 증가하거나 감소하도록 하여 커패시턴스를 조절할 수 있다. As the area of the protrusion increases or the width of the data line increases, the capacitance increases, and a person skilled in the art may adjust the capacitance by gradually increasing or decreasing the area or width for each area of the
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
Claims (20)
상기 기판에 위치하는 복수의 화소를 포함하고,
상기 화소는 화소 전극과 중첩하는 제1 데이터선 및 제2 데이터선을 포함하고,
상기 제1 영역에 위치하는 화소는 상기 제1 데이터선과 상기 화소 전극 사이의 제1 커패시턴스가 상기 제2 데이터선과 상기 화소 전극 사이의 제2 커패시턴스보다 작고,
상기 제2 영역에 위치하는 화소는 상기 제1 데이터선과 상기 화소 전극 사이의 제1 커패시턴스가 상기 제2 데이터선과 상기 화소 전극 사이의 제2 커패시턴스보다 큰 표시 장치.A substrate including a first region and a second region;
A plurality of pixels positioned on the substrate,
The pixel includes a first data line and a second data line overlapping the pixel electrode,
In the pixel located in the first area, a first capacitance between the first data line and the pixel electrode is smaller than a second capacitance between the second data line and the pixel electrode,
The pixel positioned in the second area has a first capacitance between the first data line and the pixel electrode greater than a second capacitance between the second data line and the pixel electrode.
상기 표시 패널은 제1 영역에서 제2 영역 방향으로 스캔이 이루어지는 표시 장치. In claim 1,
The display device scans the display panel from a first area to a second area.
상기 복수의 화소는
상기 기판에 위치하는 게이트선;
상기 게이트선과 절연되어 위치하는 데이터선;
상기 데이터선은 상기 제1 데이터선 및 상기 제2 데이터선을 포함하고,
상기 제1 데이터선 및 제2 데이터선과 중첩하여 위치하는 상기 화소 전극;
상기 화소 전극과 연결되어 있는 화소 전극 돌출부를 포함하고,
상기 제1 영역에 위치하는 화소는 상기 제2 데이터선과 중첩하는 제2 화소 전극 돌출부를 포함하는 표시 장치.In claim 1,
The plurality of pixels
A gate line positioned on the substrate;
A data line insulated from the gate line;
The data line includes the first data line and the second data line,
The pixel electrode overlapping the first data line and the second data line;
A pixel electrode protrusion connected to the pixel electrode,
The pixel positioned in the first area includes a second pixel electrode protrusion overlapping the second data line.
상기 제2 영역에 위치하는 화소에서 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적은,
상기 제1 영역에 위치하는 화소의 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적보다 더 넓은 표시 장치. In paragraph 3,
An area of the protruding portion of the first pixel electrode overlapping the first data line in the pixel located in the second area,
A display device that is larger than an area of a protrusion of a first pixel electrode overlapping the first data line of a pixel positioned in the first area.
상기 제1 데이터선은 상기 화소의 화소 전극과 전기적으로 연결되어 있고,
상기 제2 데이터선은 상기 제1 데이터선과 전기적으로 연결된 화소 전극과 전기적으로 연결되어 있지 않는 표시 장치. In claim 1,
The first data line is electrically connected to a pixel electrode of the pixel,
The second data line is not electrically connected to a pixel electrode electrically connected to the first data line.
상기 화소는 표시 영역 및 광차단 영역을 포함하고,
상기 제1 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 좁은 표시 장치.In clause 5,
The pixel includes a display area and a light blocking area,
In the pixel located in the first area, a width of the first data line in the light blocking area is narrower than a width of the second data line.
상기 제2 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 넓은 표시 장치. In paragraph 6,
In the pixel located in the second area, a width of the first data line in the light blocking area is wider than a width of the second data line.
상기 게이트선과 상기 데이터선 사이에 위치하는 복수의 반도체층을 더 포함하며,
상기 복수의 반도체층은 상기 게이트선과 상기 데이터선이 서로 교차하는 영역에 위치하는 더미 반도체층을 포함하는 표시 장치. In claim 1,
Further comprising a plurality of semiconductor layers positioned between the gate line and the data line,
The plurality of semiconductor layers include a dummy semiconductor layer positioned in a region where the gate line and the data line cross each other.
상기 게이트선은 서로 나란한 제1 게이트선, 제2 게이트선 및 상기 제1 게이트선과 상기 제2 게이트선 사이에 위치하는 게이트 전극을 포함하고,
상기 복수의 반도체층 중 일부는 상기 게이트 전극과 중첩하여 위치하며 트랜지스터를 구성하는 표시 장치. In clause 8,
The gate line includes a first gate line, a second gate line, and a gate electrode positioned between the first gate line and the second gate line in parallel with each other,
Some of the plurality of semiconductor layers are positioned to overlap the gate electrode and constitute a transistor.
상기 제1 데이터선 및 상기 제2 데이터선은 상기 화소 전극의 일 가장자리에서 구부러져 있으며,
상기 제2 데이터선이 구부러진 길이가 상기 제1 데이터선이 구부러진 길이보다 더 긴 표시 장치. In claim 1,
The first data line and the second data line are bent at one edge of the pixel electrode,
The display device in which the second data line is bent is longer than the first data line is bent.
상기 게이트선과 동일 층에 위치하는 유지 전극선을 더 포함하고,
상기 유지 전극선은 제1 유지 전극선, 제2 유지 전극선 및 제3 유지 전극선을 포함하고,
상기 제1 유지 전극선은 상기 화소 전극의 일 가장자리와 인접하여 위치하고,
상기 제3 유지 전극선은 상기 화소 전극의 다른 일 가장자리와 인접하여 위치하고,
상기 제2 유지 전극선은 상기 화소 전극의 중앙과 중첩하여 위치하는 표시 장치. In paragraph 3,
Further comprising a storage electrode line positioned on the same layer as the gate line,
The storage electrode line includes a first storage electrode line, a second storage electrode line, and a third storage electrode line,
The first storage electrode line is located adjacent to one edge of the pixel electrode,
The third storage electrode line is located adjacent to the other edge of the pixel electrode,
The second storage electrode line is positioned to overlap the center of the pixel electrode.
상기 제1 데이터선은 상기 제1 유지 전극선과 상기 제2 유지 전극선 사이에 위치하고,
상기 제2 데이터선은 상기 제2 유지 전극선과 상기 제3 유지 전극선 사이에 위치하는 표시 장치. In clause 11,
The first data line is located between the first storage electrode line and the second storage electrode line,
The second data line is positioned between the second storage electrode line and the third storage electrode line.
상기 기판에 위치하는 복수의 화소를 포함하고,
상기 화소는 화소 전극과 중첩하는 제1 데이터선 및 제2 데이터선을 포함하고,
상기 제1 영역에 위치하는 화소는 상기 제1 데이터선과 상기 화소 전극 사이의 제1 커패시턴스가 상기 제2 데이터선과 상기 화소 전극 사이의 제2 커패시턴스보다 작고,
상기 제1 영역에서 제1 커패시터와 상기 제2 커패시턴스의 차이는 상기 제2 영역에 가까워질수록 단계적으로 감소하는 표시 장치. A substrate including a first region and a second region;
A plurality of pixels positioned on the substrate,
The pixel includes a first data line and a second data line overlapping the pixel electrode,
In the pixel located in the first area, a first capacitance between the first data line and the pixel electrode is smaller than a second capacitance between the second data line and the pixel electrode,
The difference between the first capacitor and the second capacitance in the first region gradually decreases as the first capacitor approaches the second region.
상기 제2 영역에 위치하는 화소는 상기 제1 데이터선과 상기 화소 전극 사이의 제1 커패시턴스가 상기 제2 데이터선과 상기 화소 전극 사이의 제2 커패시턴스보다 크고,
상기 제2 영역에서 제1 커패시턴스와 상기 제2 커패시턴스의 차이는 상기 제1 영역에서 멀어질수록 단계적으로 증가하는 표시 장치.In claim 13,
In the pixel located in the second area, a first capacitance between the first data line and the pixel electrode is greater than a second capacitance between the second data line and the pixel electrode,
The difference between the first capacitance and the second capacitance in the second area gradually increases as the distance from the first area increases.
상기 기판의 중앙 영역에서 상기 제1 커패시턴스와 상기 제2 커패시턴스는 동일한 표시 장치. In claim 13,
The first capacitance and the second capacitance are the same in a central area of the substrate.
상기 복수의 화소는
상기 기판에 위치하는 게이트선;
상기 게이트선과 절연되어 위치하는 데이터선;
상기 데이터선은 상기 제1 데이터선 및 상기 제2 데이터선을 포함하고,
상기 제1 데이터선 및 제2 데이터선과 중첩하여 위치하는 상기 화소 전극;
상기 화소 전극과 연결되어 있는 화소 전극 돌출부를 포함하고,
상기 제1 영역에 위치하는 화소는 상기 제2 데이터선과 중첩하는 제2 화소 전극 돌출부를 포함하고,
상기 제2 영역에 위치하는 화소에서, 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적은 상기 제1 영역에 위치하는 화소의 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적보다 큰 표시 장치.In claim 13,
The plurality of pixels
A gate line positioned on the substrate;
A data line insulated from the gate line;
The data line includes the first data line and the second data line,
The pixel electrode overlapping the first data line and the second data line;
A pixel electrode protrusion connected to the pixel electrode,
The pixel located in the first area includes a second pixel electrode protrusion overlapping the second data line,
In the pixel located in the second area, the area of the first pixel electrode protrusion overlapping the first data line is larger than the area of the first pixel electrode protrusion overlapping the first data line of the pixel located in the first area. Display device.
상기 화소는 표시 영역 및 광차단 영역을 포함하고,
상기 제1 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 좁고,
상기 제2 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 넓은 표시 장치. In claim 13,
The pixel includes a display area and a light blocking area,
In the pixel located in the first area, the width of the first data line is smaller than the width of the second data line in the light blocking area,
In the pixel located in the second area, a width of the first data line in the light blocking area is wider than a width of the second data line.
상기 제1 데이터선은 상기 화소의 화소 전극과 전기적으로 연결되어 있고,
상기 제2 데이터선은 상기 제1 데이터선과 전기적으로 연결된 화소 전극과 전기적으로 연결되어 있지 않는 표시 장치. In claim 13,
The first data line is electrically connected to a pixel electrode of the pixel,
The second data line is not electrically connected to a pixel electrode electrically connected to the first data line.
상기 기판에 위치하는 복수의 화소를 포함하고,
상기 화소는 화소 전극과 중첩하는 제1 데이터선 및 제2 데이터선을 포함하고,
상기 제1 영역에 위치하는 화소는 상기 제2 데이터선과 중첩하는 제2 화소 전극 돌출부를 포함하고,
상기 제2 영역에 위치하는 화소에서 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적은, 상기 제1 영역에 위치하는 화소의 상기 제1 데이터선과 중첩하는 제1 화소 전극 돌출부의 면적보다 큰 표시 장치.A substrate including a first region and a second region;
A plurality of pixels positioned on the substrate,
The pixel includes a first data line and a second data line overlapping the pixel electrode,
The pixel located in the first area includes a second pixel electrode protrusion overlapping the second data line,
The area of the first pixel electrode protrusion overlapping the first data line in the pixel located in the second region is larger than the area of the first pixel electrode protrusion overlapping the first data line of the pixel located in the first region. Display device.
상기 기판에 위치하는 복수의 화소를 포함하고,
상기 화소는 화소 전극과 중첩하는 제1 데이터선 및 제2 데이터선을 포함하고,
상기 화소는 표시 영역 및 광차단 영역을 포함하고,
상기 제1 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 좁고,
상기 제2 영역에 위치하는 화소는 상기 광차단 영역에서 상기 제1 데이터선의 폭이 상기 제2 데이터선의 폭보다 넓은 표시 장치.
A substrate including a first region and a second region;
A plurality of pixels positioned on the substrate,
The pixel includes a first data line and a second data line overlapping the pixel electrode,
The pixel includes a display area and a light blocking area,
In the pixel located in the first area, the width of the first data line is smaller than the width of the second data line in the light blocking area,
In the pixel located in the second area, a width of the first data line in the light blocking area is wider than a width of the second data line.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190050337A KR20200127073A (en) | 2019-04-30 | 2019-04-30 | Display device |
US16/802,442 US11226527B2 (en) | 2019-04-30 | 2020-02-26 | Display device |
CN202010365114.1A CN111856827A (en) | 2019-04-30 | 2020-04-30 | Display device |
US17/543,725 US11762251B2 (en) | 2019-04-30 | 2021-12-06 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190050337A KR20200127073A (en) | 2019-04-30 | 2019-04-30 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200127073A true KR20200127073A (en) | 2020-11-10 |
Family
ID=72984954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190050337A KR20200127073A (en) | 2019-04-30 | 2019-04-30 | Display device |
Country Status (3)
Country | Link |
---|---|
US (2) | US11226527B2 (en) |
KR (1) | KR20200127073A (en) |
CN (1) | CN111856827A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210127842A (en) * | 2020-04-14 | 2021-10-25 | 삼성디스플레이 주식회사 | Liquid crystal device |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100317621B1 (en) * | 1999-02-24 | 2001-12-22 | 구본준, 론 위라하디락사 | Liquid Crystal Display |
JP2004133028A (en) * | 2002-10-08 | 2004-04-30 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display device |
KR100898785B1 (en) * | 2002-10-24 | 2009-05-20 | 엘지디스플레이 주식회사 | Liquid crystal display |
KR100905015B1 (en) | 2002-12-26 | 2009-06-30 | 엘지디스플레이 주식회사 | Liquid crystal display device for preventing overbrightness of most outer pixels |
JP3958306B2 (en) * | 2003-09-02 | 2007-08-15 | シャープ株式会社 | Liquid crystal display |
JP4276965B2 (en) * | 2004-02-04 | 2009-06-10 | シャープ株式会社 | Display device |
KR101240646B1 (en) | 2005-09-07 | 2013-03-08 | 삼성디스플레이 주식회사 | Liquid crystal display |
WO2007114471A1 (en) * | 2006-04-04 | 2007-10-11 | Sharp Kabushiki Kaisha | Liquid crystal display device |
KR101308164B1 (en) * | 2008-09-23 | 2013-09-12 | 엘지디스플레이 주식회사 | Liquid crystal panel and liquid crystal display device having the same |
KR101641538B1 (en) | 2008-12-24 | 2016-07-22 | 삼성디스플레이 주식회사 | Display panel |
KR101668380B1 (en) * | 2009-05-19 | 2016-10-24 | 삼성디스플레이 주식회사 | Liquid crsytal display |
WO2012093621A1 (en) * | 2011-01-06 | 2012-07-12 | シャープ株式会社 | Liquid-crystal display device |
US9495923B2 (en) * | 2011-05-18 | 2016-11-15 | Sharp Kabushiki Kaisha | Liquid crystal display device, method of driving liquid crystal display device, and television receiver |
KR20160061536A (en) * | 2014-11-21 | 2016-06-01 | 삼성디스플레이 주식회사 | Liquid display device |
TWI560889B (en) * | 2015-04-22 | 2016-12-01 | Au Optronics Corp | Pixel structure and display panel |
KR102342287B1 (en) | 2015-09-30 | 2021-12-22 | 엘지디스플레이 주식회사 | Array Substrate For Liquid Crystal Display Device |
KR102435674B1 (en) * | 2017-12-06 | 2022-08-24 | 삼성디스플레이 주식회사 | Liquid crystal display device |
KR102495984B1 (en) * | 2018-03-22 | 2023-02-07 | 삼성디스플레이 주식회사 | Display device |
KR102509111B1 (en) * | 2018-05-17 | 2023-03-13 | 삼성디스플레이 주식회사 | Display device |
-
2019
- 2019-04-30 KR KR1020190050337A patent/KR20200127073A/en not_active Application Discontinuation
-
2020
- 2020-02-26 US US16/802,442 patent/US11226527B2/en active Active
- 2020-04-30 CN CN202010365114.1A patent/CN111856827A/en active Pending
-
2021
- 2021-12-06 US US17/543,725 patent/US11762251B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN111856827A (en) | 2020-10-30 |
US11226527B2 (en) | 2022-01-18 |
US11762251B2 (en) | 2023-09-19 |
US20200348571A1 (en) | 2020-11-05 |
US20220107537A1 (en) | 2022-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107797321B (en) | Array substrate, liquid crystal display panel and liquid crystal display device | |
US10281785B2 (en) | Liquid crystal display device having large holding capacitance in the pixel | |
US8054398B2 (en) | Liquid crystal display and panel therefor | |
JP4707980B2 (en) | Thin film transistor display panel | |
KR102007833B1 (en) | Array substrate for fringe field switching mode liquid crystal display device | |
US10622384B2 (en) | Liquid crystal display panel and liquid crystal display | |
US9766525B2 (en) | Active-matrix substrate and display device | |
CN104813386B (en) | TFT substrate | |
CN100451782C (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
US10620487B2 (en) | Pixel structure, array substrate, display device and method for manufacturing the same | |
TW201622112A (en) | Display panel | |
US7561243B2 (en) | Liquid crystal display device with spacers facing capacitive element | |
US20190088790A1 (en) | Planarisation layers | |
KR100959367B1 (en) | In-Plane Switching mode Liquid Crystal Display Device | |
CN103869567A (en) | Array substrate and display device | |
KR102168876B1 (en) | Liquid Crystal Display Device | |
KR19980026722A (en) | Liquid Crystal Display and Manufacturing Method | |
US7764342B2 (en) | Liquid crystal display apparatus | |
WO2010103676A1 (en) | Active matrix substrate, display panel, display device, and electronic device | |
JP5815127B2 (en) | Liquid crystal display element and liquid crystal display device | |
US11762251B2 (en) | Display device | |
KR101900814B1 (en) | Array substrate for fringe field switching mode liquid crystal display device | |
KR20070071948A (en) | Array substrate for liquid crystal display and method for manufacturing the same | |
JP2006126772A (en) | Liquid crystal display | |
US11668986B2 (en) | Array substrate, display panel and display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |