JP2004133028A

JP2004133028A - Liquid crystal display device

Info

Publication number: JP2004133028A
Application number: JP2002294847A
Authority: JP
Inventors: Hideyuki Takahashi; 高橋　英幸; Kohei Nagayama; 永山　耕平
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2002-10-08
Filing date: 2002-10-08
Publication date: 2004-04-30

Abstract

<P>PROBLEM TO BE SOLVED: To reduce deterioration in image quality due to an imbalance between the coupling capacitance of pixel electrodes arranged in a delta shape and a signal line. <P>SOLUTION: A notch 11b is provided on a side edge of a pixel electrode 10b overlapping a signal line S1 so as to make the coupling capacitance Cp2o between the pixel electrode 10b and the signal line S1 equal to the coupling capacitance Cp2e between a pixel electrode 10d, adjacent to the pixel electrode 10b in a column direction, and a signal line S2. Also, a notch 11d is provided on a side edge of the pixel electrode 10d overlapping the signal line S1 so as to make the coupling capacitance Cp1e between the pixel electrode 10d and the signal line S1 equal to the coupling capacitance Cp1o between the pixel electrode 10b and the signal line S2. Furthermore, a shield 20b which is an extension of an auxiliary capacitance line C2 along the signal line S1 is provided on the notch 11b part and a shield 20d which is an extension of an auxiliary capacitance line C3 along the signal line S1 is provided on the notch 11d part. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、画素電極がデルタ型に配置された液晶表示装置に関する。
【０００２】
【従来の技術】
近年、走査線と信号線を直交するようにアレイ基板上に配線し、走査線と信号線の各交差部に画素電極を備え、各画素電極を薄膜トランジスタを介して走査線と信号線に接続したアクティブマトリクス型の液晶表示装置が普及してきている。この液晶表示装置では、アレイ基板に対向して対向基板が配置され、アレイ基板と対向基板の間隙に液晶層が設けられ、アレイ基板の液晶層との反対側の背面にバックライトが配置される。また、各画素電極間に信号線や補助容量線を画素電極と重なるように配線することによって、各画素電極間でバックライトからの光が漏れることを防止した構造が知られている（例えば、特許文献１、特許文献２参照）。
【０００３】
【特許文献１】
特開２０００−２６７１３０号公報
【０００４】
【特許文献２】
特開２００１−２４２４８２号公報
【０００５】
【発明が解決しようとする課題】
このような構造の液晶表示装置では、高品質な表示品位とするための設計のポイントとして、（１）画素電極間の光漏れを防ぐ、（２）信号線と画素電極間のカップリング容量を小さくする、（３）信号線の寄生容量を小さくする、（４）開口率を大きくする、といった点がある。
【０００６】
ところが、画素電極がデルタ型に配置され、信号線が列方向に配線され補助容量線が行方向に配線された液晶表示装置では、これらの条件のバランスをとろうすると、行方向に隣合う画素電極で信号線との重なり面積が異なることとなり、また列方向に隣合う画素電極でも信号線との重なり面積が異なることとなる。
【０００７】
このため、画素電極の側辺と信号線との間のカップリング容量が画素電極の行方向の両側辺で異なるとともに、列方向に隣接する画素電極でもカップリング容量が異なってしまい、これらの不均衡に起因して画質が劣化するという問題があった。
【０００８】
特に、画像信号の極性を反転させる駆動法として、Ｈライン反転駆動法、Ｖライン反転駆動法、ＨＶライン反転駆動法を用いた場合には、画素電極の行方向の両側辺でカップリング容量を等しくする必要があるため、画質劣化の傾向が顕著であった。
【０００９】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、デルタ型に配置された画素電極と信号線とのカップリング容量の不均衡に起因する画質劣化を低減し得る液晶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
第１の本発明に係る液晶表示装置は、複数の画素電極がデルタ型に配置され、画素電極との重なり面積が行方向および列方向に隣合う他の画素電極との重なり面積と異なるように信号線が列方向へ向けて各画素電極間に配線され、補助容量線が行方向へ各画素電極間に配線されたアレイ基板と、各画素電極の信号線との重なり面積が大きい方の側辺のカップリング容量が、列方向に隣合う画素電極の信号線との重なり面積が小さい方の側辺のカップリング容量に等しくなるように、各画素電極の信号線との重なり面積が大きい方の側辺に設けられた切欠と、前記切欠が設けられた部分に補助容量線を信号線に沿って延出することにより設けられたシールドと、前記アレイ基板に対向して配置された対向基板と、前記アレイ基板と前記対向基板との間隙に設けられた液晶層と、を有することを特徴とする。
【００１１】
本発明にあっては、各画素電極の信号線との重なり面積が大きい方の側辺のカップリング容量が、列方向に隣合う他の画素電極の信号線との重なり面積が小さい方の側辺のカップリング容量に等しくなるように、各画素電極の信号線との重なり面積が大きい方の側辺に切欠を設けたことで、各画素電極の行方向の両側辺でカップリング容量がほぼ等しくなるようにしている。
【００１２】
また、切欠が設けられた部分に補助容量線を信号線に沿って延出することによってシールドを設けたことで、切欠の部分でバックライトからの光が漏れることを防ぐようにしている。
【００１３】
第２の本発明に係る液晶表示装置は、前記切欠が長方形の形状であって、列方向に隣接する画素電極で切欠の長辺の長さが異なることを特徴とする。
【００１４】
第３の本発明に係る液晶表示装置は、前記切欠が長方形の形状であって、列方向に隣接する画素電極で切欠の短辺の長さが異なることを特徴とする。
【００１５】
第４の本発明に係る液晶表示装置は、各画素電極での開口率が等しくなるように、補助容量線と信号線との交差部における画素電極と信号線との重なり面積が補助容量線の奇数行と偶数行とで互いに異なることを特徴とする。
【００１６】
第５の本発明に係る液晶表示装置は、各画素電極での開口率が等しくなるように、補助容量線の幅が奇数行と偶数行とで互いに異なることを特徴とする。
【００１７】
第６の本発明に係る液晶表示装置は、前記補助容量線を走査線として兼用することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００１９】
一実施の形態における液晶表示装置は、図１の組立図に示すように、アレイ基板１００に対向して対向基板２００が配置され、アレイ基板１００と対向基板２００がシール材３００を介して接着される。シール材３００の注入口から液晶材４００が注入されて液晶層５００が形成される。また、アレイ基板１００の液晶層との反対側の背面にはバックライト６００が配置される。
【００２０】
アレイ基板１００は、図２の平面図に示すように、ガラス基板１０５上に走査線を駆動する走査線駆動回路１１０、信号線を駆動する信号線駆動回路１２０、走査線と信号線が交差するように配線され、各交差部に画素電極が配置された画素エリア１３０が一体的に形成される。外部からの画像信号は、ガラス基板１０５に設けられたＯＬＢパッド１４０を介して入力され、信号線駆動回路１２０により信号線を介して画素エリア１３０内の画素電極に出力される。
【００２１】
画素エリア１３０では、図３の平面図に示すように、各画素電極１０がデルタ型に配置され、信号線駆動回路１２０のシフトレジスタ１５０から信号線Ｓが画素電極間に位置するように列方向に配線され、走査線Ｙが行方向に配線される。各画素電極１０は、それぞれに設けられた薄膜トランジスタを介して走査線Ｙ、信号線Ｓに接続される。画素電極１０が設けられた各画素のアドレスは、同図に示すように（１，１）〜（ＮＸ，ＮＹ）と振り付けられる。ここで、ＮＸ、ＮＹは、それぞれ走査線方向、信号線方向の画素数である。各画素については、赤（Ｒ）、青（Ｂ）、緑（Ｇ）の着色層が、走査線Ｙの奇数行と偶数行とで行方向の画素ピッチの３／２だけズレるように配置される。
【００２２】
本液晶表示装置では、Ｒ、Ｇ、Ｂを１組とする画像信号がＯＬＢパッド１４０を介して入力され、この画像信号を走査線駆動回路１１０と信号線駆動回路１２０により各画素電極１０に順次出力する。具体的には、まず１段目の走査線について、Ｒ信号、Ｂ信号を破棄してＧ信号を画素（１，１）に出力し、Ｂ信号を画素（２，１）に、Ｒ信号を画素（３，１）に、Ｇ信号を画素（４，１）に出力し、このようにしてＢ信号をこの走査線の最後の画素（ＮＸ，１）に出力するまで、画像信号を順次出力する。次いで、２段目の走査線について、Ｂ信号を画素（１，２）に、Ｒ信号を画素（２，２）に、Ｇ信号を画素（３，２）に出力し、このようにしてＲ信号をこの走査線の最後の画素（ＮＸ，２）に出力するまで、画像信号を順次出力する。このようにして、最終段の走査線における最後の画素（ＮＸ，ＮＹ）まで画像信号を出力する。
【００２３】
シフトレジスタ１５０は、画像信号を各画素へ出力する順番を逆にできるように組み込まれる。例えば、画素（ＮＸ−１，ＮＹ）、画素（ＮＸ，ＮＹ）に画像信号出力した後、画素（ＮＸ−４、ＮＹ）、画素（ＮＸ−３，ＮＹ）、画素（ＮＸ−２，ＮＹ）に画像信号を出力できるようにシフトレジスタ１５０が組み込まれる。
【００２４】
画像信号の極性を反転する駆動法としては、Ｈライン反転駆動法、Ｖライン反転駆動法、ＨＶライン反転駆動法のいずれを用いてもよい。
【００２５】
本液晶表示装置における画素電極周辺の構造は、図４の平面図に示すように、信号線Ｓが、画素電極との重なり面積が行方向および列方向に隣合う他の画素電極との重なり面積と異なるように列方向へ向けて各画素電極間に配線される。具体的には、信号線Ｓ１は、行方向に隣合う画素電極１０ａと画素電極１０ｂの間で画素電極１０ａとの重なり面積よりも画素電極１０ｂとの重なり面積の方が大きくなるように配線される。また、信号線Ｓ１は、列方向に隣合う画素電極１０ｂと画素電極１０ｃおよび画素電極１０ｄとで重なり面積が異なるように配線される。信号線Ｓ２‥といった他の信号線Ｓについても同様である。
【００２６】
信号線Ｓがこのように配線されるのは、従来技術の欄で説明した（１）〜（４）の条件のバランスをとるためである。特に、信号線Ｓは、下方に配置されたバックライトからの光が画素電極間で漏れないように遮蔽する役割を兼ねており、光遮蔽の観点からは画素電極１０と信号線Ｓの重なり面積が大きいことが望まれる。
【００２７】
補助容量線Ｃ１〜Ｃ３は行方向へ各画素電極間に配線され、走査線Ｙ１、Ｙ２は補助容量線Ｃ１、Ｃ２にそれぞれに平行に配線される。
【００２８】
画素電極１０ｂの信号線Ｓとの重なり面積が大きい方の側辺には切欠１１ｂが設けられ、この位置に補助容量線Ｃ２を信号線Ｓ１に沿って延出したシールド２０ｂが設けられる。走査線Ｙ１に沿った他の画素電極についても同様である。ここでは、画素電極１０ｂと信号線Ｓ１との間のカップリング容量をＣｐ２ｏ、画素電極１０ｂと信号線Ｓ２との間のカップリング容量をＣｐ１ｏとする。Ａ−Ａ部についての断面模式図を図５に示す。
【００２９】
また、画素電極１０ｄの信号線Ｓとの重なり面積が大きい方の側辺には切欠１１ｂとは大きさの異なる切欠１１ｄが設けられ、この位置に補助容量線Ｃ３を信号線Ｓ１に沿って延出したシールド２０ｄが設けられる。走査線Ｙ２に沿った他の画素電極も同様である。ここでは、画素電極１０ｄと信号線Ｓ１との間のカップリング容量をＣｐ１ｅ、画素電極１０ｄと信号線Ｓ２との間のカップリング容量をＣｐ２ｅとする。Ｂ−Ｂ部についての断面模式図を図６に示す。
【００３０】
このときの画素電極１０ｂ、１０ｄについての等価回路は図７に示すようになる。同図において、Ｖｃｓは、補助容量線Ｃにおける一定電位である。Ｃｓは補助容量線Ｃと画素電極１０との間のカップリング容量、Ｃｌｃは液晶容量である。
【００３１】
次に、液晶表示装置の比較例について説明する。比較例の画素電極周辺の構造は、図８に示すように、上記（１）〜（４）の条件のバランスがとれるように、画素電極との重なり面積が行方向および列方向に隣合う他の画素電極との重なり面積と異なるように信号線Ｓが列方向へ向けて各画素電極間に配線される。具体的には、信号線Ｓ１は、行方向に隣合う画素電極１０ｊと画素電極１０ｋの間で画素電極１０ｊとの重なり面積よりも画素電極１０ｋとの重なり面積の方が大きくなるように配線される。また、信号線Ｓ１は、列方向に隣合う画素電極１０ｋと画素電極１０ｌおよび画素電極１０ｍとで重なり面積が異なるように配線される。他の信号線Ｓについても同様である。
【００３２】
画素電極１０ｋについては、信号線Ｓ１とのカップリング容量をＣｐ２ｏ、信号線Ｓ２とのカップリング容量をＣｐ１ｏとする。画素電極１０ｍについては、信号線Ｓ１とのカップリング容量をＣｐ１ｅ、信号線Ｓ２とのカップリング容量をＣｐ２ｅとする。各カップリング容量の符号は、便宜上図４と同一の符号を用いることとする。Ｃ−Ｃ部についての断面模式図を図９に、Ｄ−Ｄ部についての断面模式図を図１０に示す。
【００３３】
このように、各画素電極１０と信号線Ｓとの重なり面積が、行方向および列方向に隣合う他の画素電極１０と異なるため、Ｃｐ１ｏ＜Ｃｐ２ｏ、Ｃｐ２ｅ＜Ｃｐ１ｅとなり、また、Ｃｐ１ｏ≠Ｃｐ１ｅ≠Ｃｐ２ｅ、Ｃｐ２ｏ≠Ｃｐ１ｅ≠Ｃｐ２ｅとなる。このようなカップリング容量の不均衡は画質劣化の要因となる。
【００３４】
これに対し、本実施の形態の液晶表示装置では、各画素電極１０の信号線Ｓとの重なり面積が大きい方の側辺のカップリング容量が、列方向に隣合う他の画素電極１０の信号線Ｓとの重なり面積が小さい方の側辺のカップリング容量に等しくなるように、各画素電極１０に切欠１１を設ける。具体的には、図４に示したように、画素電極１０ｂの信号線Ｓ１側の側辺に切欠１１ｂを設けることによって、画素電極１０ｂと信号線Ｓ１との重なり面積を低減し、カップリング容量Ｃｐ２ｏを低減する。切欠１１ｂの面積は、このカップリング容量Ｃｐ２ｏが、画素電極１０ｄの信号線Ｓ２とのカップリング容量Ｃｐ２ｅに等しくなる面積とする。同様に、画素電極１０ｄの信号線Ｓ１側の側辺に切欠１１ｄを設けることによって、画素電極１０ｄと信号線Ｓ１との重なり面積を低減し、カップリング容量Ｃｐ１ｅを低減する。切欠１１ｄの面積は、このカップリング容量Ｃｐ１ｅが、画素電極１０ｂの信号線Ｓ２とのカップリング容量Ｃｐ１ｏに等しくなる面積とする。
【００３５】
このとき、カップリング容量Ｃｐ１ｏとカップリング容量Ｃｐ２ｅが既に異なるっているので、切欠１１ｂと切欠１１ｄの面積も異なることとなる。ここでは、切欠１１を長方形の形状とし、切欠１１ｂと切欠１１ｄとで長辺の長さが異なるようにする。あるいは、切欠１１ｂと切欠１１ｄとで短辺の長さが異なるようにする。
【００３６】
この構成によって、Ｃｐ２ｏ＝Ｃｐ２ｅ、Ｃｐ１ｅ＝Ｃｐ１ｏとなると、これに付随して画素電極１０ｂでカップリング容量Ｃｐ２ｏがカップリング容量Ｃｐ１ｏにほぼ等しくなり、また画素電極１０ｄでもカップリング容量Ｃｐ１ｅがカップリング容量Ｃｐ２ｅにほぼ等しくなるので、各画素電極１０のカップリング容量の不均衡を低減することができる。
【００３７】
また、切欠１１ｂの部分に、補助容量線Ｃ２を信号線Ｓ１に沿って延出したシールド２０ｂを設けることにより、バックライトによる下斜方向からの光が画素電極１０ａと画素電極１０ｂ間で漏れ易くなることを防止する。切欠１１ｄの部分についても、同様に、補助容量線Ｃ３を信号線Ｓ１に沿って延出したシールド２０ｄを設ける。
【００３８】
切欠１１とシールド２０を設けることによって各画素電極１０で開口率が異なってくる。そこで、各画素電極で開口率が等しくなるように、補助容量線Ｃと信号線Ｓとの交差部における信号線Ｓと画素電極１０との重なり面積が補助容量線Ｃの奇数行と偶数行とで互いに異なるようにする。具体的には、図４に示すように、補助容量線Ｃ２と信号線Ｓ１の交差部における信号線Ｓ１と画素電極１０ｂとの重なり面積が、補助容量線Ｃ３と信号線Ｓ１との交差部における信号線Ｓ１と画素電極１０ｃとの重なり面積と異なるように、補助容量線Ｃ２と信号線Ｓ１の交差部で信号線Ｓ１を２段階的なクランプ形状に配線する。補助容量線Ｃ２と他の信号線Ｓとの交差部でも同様である。また、偶数行の他の補助容量線Ｃについても同様とする。
【００３９】
したがって、本実施の形態によれば、各画素電極１０の信号線Ｓとの重なり面積が大きい方の側辺のカップリング容量が、列方向に隣合う他の画素電極１０の信号線Ｓとの重なり面積が小さい方の側辺のカップリング容量に等しくなるように、各画素電極１０の信号線Ｓとの重なり面積が大きい方の側辺に切欠１１を設けるようにしたことで、各画素電極１０の行方向の両側辺でカップリング容量がほぼ等しくなるので、各画素電極１０のカップリング容量の不均衡を低減でき、もって画質を向上させることができる。
【００４０】
本実施の形態によれば、切欠１１を設けた部分に補助容量線Ｃを信号線Ｓに沿って延出することによりシールド２０を設けたことで、切欠１１の部分でのバックライト６００からの光の漏れが防止されるので、画質を向上させることができる。
【００４１】
本実施の形態によれば、各画素電極１０での開口率が等しくなるように、補助容量線Ｃと信号線Ｓとの交差部における信号線Ｓと画素電極１０との重なり面積が補助容量線Ｃの奇数行と偶数行とで互いに異なるようにしたことで、開口率のばらつきが防止されるので、画質を向上させることができる。
【００４２】
なお、図１１の平面図に示すように、各画素電極１０の開口率が等しくなるように、補助容量線Ｃの幅を奇数行と偶数行で異なるようにしてもよい。図１１の基本的な構成は図４と同様であるが、補助容量線Ｃ１の線幅は、切欠１１の面積が大きい画素電極１０ａ，１０ｂの開口率が、切欠１１の面積が小さい画素電極１０ｃ、１０ｄの開口率に等しくなるように、補助容量線Ｃ２の線幅よりも小さく調整される。ただし、列方向における画素ピッチは等しいものとする。
【００４３】
また、図１２の平面図に示すように、補助容量線Ｃを走査線Ｙとして兼用することによって、各画素電極１０の開口率を向上させることもできる。図１２の基本的な構成は図４と同様であるが、画素電極１０ｂについてみれば、走査線Ｙ１が取り除かれ、補助容量線Ｃ１が走査線Ｙ１に代えて走査線駆動回路１１０に接続された構成である。画素電極１０ｄでも、同様に走査線Ｙ２が取り除かれて補助容量線Ｃ２が走査線駆動回路１１０に接続される。このように、走査線Ｙを取り除くことによって、走査線Ｙが占めていた面積の分だけ開口率を向上させることができる。
【００４４】
【発明の効果】
以上、説明したように、本発明に係る液晶表示装置によれば、デルタ型に配置された各画素電極の信号線とのカップリング容量の不均衡に起因する画質劣化を低減でき、画質を向上させることができる。
【図面の簡単な説明】
【図１】一実施の形態における液晶表示装置の概略構成を示す組立図である。
【図２】上記液晶表示装置のアレイ基板の概略構成を示す平面図である。
【図３】上記アレイ基板上に画素電極がデルタ型に配置された構成を示す平面図である。
【図４】上記画素電極の周辺構造を示す平面図である。
【図５】図４のＡ−Ａ部における画素電極と信号線との間のカップリング容量を模式的に示す断面図である。
【図６】図４のＢ−Ｂ部における画素電極と信号線との間のカップリング容量を模式的に示す断面図である。
【図７】図４の画素電極と信号線との間のカップリング容量についての等価回路を示す図である。
【図８】比較例の画素電極の周辺構造を示す平面図である。
【図９】図８のＣ−Ｃ部における画素電極と信号線との間のカップリング容量を模式的に示す断面図である。
【図１０】図８のＤ−Ｄ部における画素電極と信号線との間のカップリング容量を模式的に示す断面図である。
【図１１】画素電極の別の周辺構造を示す平面図である。
【図１２】画素電極のさらに別の周辺構造を示す平面図である。
【符号の説明】
１０，１０ａ〜１０ｄ，１０ｊ〜１０ｍ…画素電極
１１，１１ｂ，１１ｄ…切欠
２０，２０ｂ，２０ｄ…シールド
１００…アレイ基板
１０５…ガラス基板
１１０…走査線駆動回路
１２０…信号線駆動回路
１３０…画素エリア
１４０…ＯＬＢパッド
１５０…シフトレジスタ
２００…対向基板
３００…シール材
４００…液晶材
５００…液晶層
６００…バックライト
Ｃ，Ｃ１〜Ｃ３…補助容量線
Ｓ，Ｓ１，Ｓ２…信号線
Ｙ，Ｙ１，Ｙ２…走査線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a liquid crystal display device in which pixel electrodes are arranged in a delta shape.
[0002]
[Prior art]
In recent years, a scanning line and a signal line are wired on an array substrate so as to be orthogonal, a pixel electrode is provided at each intersection of the scanning line and the signal line, and each pixel electrode is connected to the scanning line and the signal line via a thin film transistor. Active matrix type liquid crystal display devices have become widespread. In this liquid crystal display device, an opposing substrate is arranged opposite to the array substrate, a liquid crystal layer is provided in a gap between the array substrate and the opposing substrate, and a backlight is arranged on a back surface of the array substrate opposite to the liquid crystal layer. . Further, a structure is known in which a signal line or an auxiliary capacitance line is wired between pixel electrodes so as to overlap with the pixel electrodes, thereby preventing light from a backlight from leaking between the pixel electrodes (for example, Patent Documents 1 and 2).
[0003]
[Patent Document 1]
JP 2000-267130 A
[Patent Document 2]
JP 2001-242482 A
[Problems to be solved by the invention]
In the liquid crystal display device having such a structure, as points of design for achieving high-quality display quality, (1) light leakage between pixel electrodes is prevented, and (2) coupling capacitance between signal lines and pixel electrodes is reduced. In other words, (3) the parasitic capacitance of the signal line is reduced, and (4) the aperture ratio is increased.
[0006]
However, in a liquid crystal display device in which pixel electrodes are arranged in a delta shape, signal lines are arranged in a column direction, and auxiliary capacitance lines are arranged in a row direction, when these conditions are to be balanced, a pixel adjacent in the row direction is required. The overlapping area of the electrode with the signal line is different, and the overlapping area of the pixel electrode adjacent in the column direction with the signal line is also different.
[0007]
For this reason, the coupling capacitance between the side of the pixel electrode and the signal line differs on both sides in the row direction of the pixel electrode, and the coupling capacitance also differs on the pixel electrode adjacent in the column direction. There is a problem that image quality is deteriorated due to the balance.
[0008]
In particular, when the H-line inversion driving method, the V-line inversion driving method, or the HV-line inversion driving method is used as the driving method for inverting the polarity of the image signal, the coupling capacitance is set on both sides of the pixel electrode in the row direction. Since it is necessary to make them equal, the tendency of image quality deterioration is remarkable.
[0009]
The present invention has been made in view of the above, and an object of the present invention is to provide a liquid crystal capable of reducing image quality deterioration due to an imbalance in coupling capacitance between a pixel electrode and a signal line arranged in a delta shape. It is to provide a display device.
[0010]
[Means for Solving the Problems]
In the liquid crystal display device according to the first aspect of the invention, a plurality of pixel electrodes are arranged in a delta shape, and an overlapping area with the pixel electrode is different from an overlapping area with another pixel electrode adjacent in the row direction and the column direction. The side of the array substrate, in which the signal lines are routed between the pixel electrodes in the column direction and the auxiliary capacitance lines are routed between the pixel electrodes in the row direction, and the side where the overlapping area of the signal lines of each pixel electrode is larger The larger the overlapping area with the signal line of each pixel electrode is such that the coupling capacitance of the side is equal to the coupling capacitance of the side with the smaller overlapping area with the signal line of the pixel electrode adjacent in the column direction. A shield provided by extending an auxiliary capacitance line along a signal line in a portion where the notch is provided; and a counter substrate disposed to face the array substrate. And the array substrate and the counter substrate And having a liquid crystal layer provided in the gap, the.
[0011]
According to the present invention, the coupling capacitance of the side having a larger overlapping area with the signal line of each pixel electrode is closer to the side having the smaller overlapping area with the signal line of another pixel electrode adjacent in the column direction. A notch is provided on the side having a larger overlapping area with the signal line of each pixel electrode so as to be equal to the coupling capacitance of each side, so that the coupling capacitance is substantially reduced on both sides in the row direction of each pixel electrode. I try to be equal.
[0012]
Further, by providing a shield by extending the auxiliary capacitance line along the signal line in the portion where the notch is provided, it is possible to prevent light from the backlight from leaking in the notch portion.
[0013]
The liquid crystal display device according to a second aspect of the present invention is characterized in that the notch has a rectangular shape, and the length of the long side of the notch differs between pixel electrodes adjacent in the column direction.
[0014]
The liquid crystal display device according to a third aspect of the present invention is characterized in that the notch has a rectangular shape, and the short side of the notch differs between pixel electrodes adjacent in the column direction.
[0015]
In the liquid crystal display device according to the fourth aspect of the present invention, the overlapping area of the pixel electrode and the signal line at the intersection of the auxiliary capacitance line and the signal line is set so that the aperture ratio of each pixel electrode is equal. The odd rows and the even rows are different from each other.
[0016]
A liquid crystal display device according to a fifth aspect of the present invention is characterized in that the width of the auxiliary capacitance line is different between the odd-numbered rows and the even-numbered rows so that the aperture ratios of the pixel electrodes are equal.
[0017]
A liquid crystal display device according to a sixth aspect of the invention is characterized in that the auxiliary capacitance line is also used as a scanning line.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0019]
In the liquid crystal display device according to one embodiment, as shown in the assembly diagram of FIG. 1, a counter substrate 200 is arranged to face an array substrate 100, and the array substrate 100 and the counter substrate 200 are bonded via a sealant 300. You. The liquid crystal material 400 is injected from the injection port of the sealing material 300 to form the liquid crystal layer 500. Further, a backlight 600 is arranged on the back surface of the array substrate 100 opposite to the liquid crystal layer.
[0020]
As shown in the plan view of FIG. 2, the array substrate 100 has a scanning line driving circuit 110 for driving scanning lines, a signal line driving circuit 120 for driving signal lines, and a scanning line and a signal line crossing each other on a glass substrate 105. And the pixel area 130 in which the pixel electrode is arranged at each intersection is integrally formed. An image signal from the outside is input via an OLB pad 140 provided on the glass substrate 105, and is output to a pixel electrode in the pixel area 130 via a signal line by a signal line driving circuit 120.
[0021]
In the pixel area 130, as shown in the plan view of FIG. 3, the respective pixel electrodes 10 are arranged in a delta shape, and the shift register 150 of the signal line driving circuit 120 moves the signal line S from the shift register 150 in the column direction so as to be located between the pixel electrodes. , And the scanning lines Y are wired in the row direction. Each pixel electrode 10 is connected to a scanning line Y and a signal line S via a thin film transistor provided respectively. The address of each pixel provided with the pixel electrode 10 is assigned as (1, 1) to (NX, NY) as shown in FIG. Here, NX and NY are the number of pixels in the scanning line direction and the signal line direction, respectively. For each pixel, the red (R), blue (B), and green (G) colored layers are arranged so as to be shifted by 3/2 of the pixel pitch in the row direction between the odd-numbered rows and the even-numbered rows of the scanning line Y. You.
[0022]
In the present liquid crystal display device, an image signal having a set of R, G, and B is input via the OLB pad 140, and the image signal is sequentially applied to each pixel electrode 10 by the scanning line driving circuit 110 and the signal line driving circuit 120. Output. Specifically, first, for the first scanning line, the R signal and the B signal are discarded, the G signal is output to the pixel (1, 1), the B signal is output to the pixel (2, 1), and the R signal is output. The G signal is output to the pixel (3,1), and the image signal is sequentially output until the B signal is output to the last pixel (NX, 1) of this scanning line. I do. Next, for the second scanning line, the B signal is output to the pixel (1, 2), the R signal is output to the pixel (2, 2), and the G signal is output to the pixel (3, 2). Image signals are sequentially output until a signal is output to the last pixel (NX, 2) of this scanning line. In this way, an image signal is output up to the last pixel (NX, NY) in the last scanning line.
[0023]
The shift register 150 is incorporated so that the order in which the image signal is output to each pixel can be reversed. For example, after outputting an image signal to the pixel (NX-1, NY) and the pixel (NX, NY), the pixel (NX-4, NY), the pixel (NX-3, NY), and the pixel (NX-2, NY) The shift register 150 is incorporated so that an image signal can be output to the CPU.
[0024]
As a driving method for inverting the polarity of the image signal, any of an H line inversion driving method, a V line inversion driving method, and an HV line inversion driving method may be used.
[0025]
As shown in the plan view of FIG. 4, the structure around the pixel electrode in the present liquid crystal display device is such that the signal line S has an overlap area with the pixel electrode and an overlap area with another pixel electrode adjacent in the row direction and the column direction. In this case, wiring is performed between the pixel electrodes in the column direction. Specifically, the signal line S1 is wired so that the overlapping area with the pixel electrode 10b is larger than the overlapping area with the pixel electrode 10a between the pixel electrodes 10a and 10b adjacent in the row direction. You. In addition, the signal line S1 is wired so that the pixel electrode 10b and the pixel electrode 10c and the pixel electrode 10d adjacent to each other in the column direction overlap and have different areas. The same applies to other signal lines S such as signal line S2 #.
[0026]
The reason why the signal lines S are wired in this way is to balance the conditions (1) to (4) described in the section of the related art. In particular, the signal line S also serves to shield light from a backlight disposed below from leaking between the pixel electrodes, and from the viewpoint of light shielding, the overlapping area of the pixel electrode 10 and the signal line S. Is desired to be large.
[0027]
The storage capacitance lines C1 to C3 are wired between the pixel electrodes in the row direction, and the scanning lines Y1 and Y2 are wired in parallel with the storage capacitance lines C1 and C2, respectively.
[0028]
A notch 11b is provided on the side of the pixel electrode 10b having a larger overlapping area with the signal line S, and a shield 20b is provided at this position. The shield 20b extends the auxiliary capacitance line C2 along the signal line S1. The same applies to other pixel electrodes along the scanning line Y1. Here, the coupling capacitance between the pixel electrode 10b and the signal line S1 is Cp2o, and the coupling capacitance between the pixel electrode 10b and the signal line S2 is Cp1o. FIG. 5 shows a schematic cross-sectional view of the AA section.
[0029]
A notch 11d having a size different from that of the notch 11b is provided on the side of the pixel electrode 10d having a larger overlapping area with the signal line S, and an auxiliary capacitance line C3 extends along the signal line S1 at this position. A protruding shield 20d is provided. The same applies to other pixel electrodes along the scanning line Y2. Here, the coupling capacitance between the pixel electrode 10d and the signal line S1 is Cp1e, and the coupling capacitance between the pixel electrode 10d and the signal line S2 is Cp2e. FIG. 6 shows a schematic cross-sectional view of the portion BB.
[0030]
The equivalent circuit for the pixel electrodes 10b and 10d at this time is as shown in FIG. In the figure, Vcs is a constant potential in the auxiliary capacitance line C. Cs is a coupling capacitance between the auxiliary capacitance line C and the pixel electrode 10, and Clc is a liquid crystal capacitance.
[0031]
Next, a comparative example of the liquid crystal display device will be described. As shown in FIG. 8, the structure around the pixel electrode of the comparative example is such that the overlapping area with the pixel electrode is adjacent to each other in the row direction and the column direction so that the conditions (1) to (4) can be balanced. The signal line S is wired between the pixel electrodes in the column direction so as to have a different overlapping area from the pixel electrodes. Specifically, the signal line S1 is wired so that the overlapping area with the pixel electrode 10k is larger than the overlapping area with the pixel electrode 10j between the pixel electrode 10j and the pixel electrode 10k adjacent in the row direction. You. In addition, the signal line S1 is wired so that the pixel electrode 10k and the pixel electrode 101 and the pixel electrode 10m adjacent to each other in the column direction overlap and have different areas. The same applies to other signal lines S.
[0032]
Regarding the pixel electrode 10k, the coupling capacitance with the signal line S1 is Cp2o, and the coupling capacitance with the signal line S2 is Cp1o. For the pixel electrode 10m, the coupling capacitance with the signal line S1 is Cp1e, and the coupling capacitance with the signal line S2 is Cp2e. For the sake of convenience, the same reference numerals as those in FIG. FIG. 9 is a schematic cross-sectional view of the CC section, and FIG. 10 is a schematic cross-sectional view of the DD section.
[0033]
As described above, since the overlapping area between each pixel electrode 10 and the signal line S is different from the other pixel electrodes 10 adjacent in the row direction and the column direction, Cp1o <Cp2o, Cp2e <Cp1e, and Cp1o {Cp1e}. Cp2e, Cp2o ≠ Cp1e ≠ Cp2e. Such an imbalance in coupling capacity causes image quality deterioration.
[0034]
On the other hand, in the liquid crystal display device of the present embodiment, the coupling capacitance of the side having the larger overlapping area with the signal line S of each pixel electrode 10 is caused by the signal of the other pixel electrode 10 adjacent in the column direction. A notch 11 is provided in each pixel electrode 10 so that the overlapping area with the line S is equal to the coupling capacitance of the side having the smaller side. Specifically, as shown in FIG. 4, by providing a notch 11b on the side of the pixel electrode 10b on the signal line S1 side, the overlapping area between the pixel electrode 10b and the signal line S1 is reduced, and the coupling capacitance is reduced. Cp2o is reduced. The area of the notch 11b is an area where the coupling capacitance Cp2o is equal to the coupling capacitance Cp2e of the pixel electrode 10d with the signal line S2. Similarly, by providing the notch 11d on the side of the pixel electrode 10d on the signal line S1 side, the overlapping area between the pixel electrode 10d and the signal line S1 is reduced, and the coupling capacitance Cp1e is reduced. The area of the notch 11d is an area where the coupling capacitance Cp1e is equal to the coupling capacitance Cp1o of the pixel electrode 10b with the signal line S2.
[0035]
At this time, since the coupling capacitance Cp1o and the coupling capacitance Cp2e are already different, the areas of the notch 11b and the notch 11d are also different. Here, the notch 11 has a rectangular shape, and the length of the long side is different between the notch 11b and the notch 11d. Alternatively, the length of the short side is different between the notch 11b and the notch 11d.
[0036]
According to this configuration, when Cp2o = Cp2e and Cp1e = Cp1o, the coupling capacitance Cp2o of the pixel electrode 10b becomes substantially equal to the coupling capacitance Cp1o, and the coupling capacitance Cp1e of the pixel electrode 10d also increases. Since it is almost equal to Cp2e, the imbalance of the coupling capacitance of each pixel electrode 10 can be reduced.
[0037]
Further, by providing a shield 20b in which the auxiliary capacitance line C2 extends along the signal line S1 in the notch 11b, light from the lower oblique direction due to the backlight easily leaks between the pixel electrode 10a and the pixel electrode 10b. Prevent from becoming. Similarly, a shield 20d that extends the auxiliary capacitance line C3 along the signal line S1 is provided in the notch 11d.
[0038]
By providing the notch 11 and the shield 20, the aperture ratio of each pixel electrode 10 becomes different. Therefore, the overlapping area of the signal line S and the pixel electrode 10 at the intersection of the auxiliary capacitance line C and the signal line S is set to be equal to the odd-numbered row and the even-numbered row of the auxiliary capacitance line C so that the aperture ratios of the respective pixel electrodes are equal. To make them different from each other. Specifically, as shown in FIG. 4, the overlapping area between the signal line S1 and the pixel electrode 10b at the intersection of the auxiliary capacitance line C2 and the signal line S1 is the intersection area between the auxiliary capacitance line C3 and the signal line S1. The signal line S1 is wired in a two-step clamp shape at the intersection of the auxiliary capacitance line C2 and the signal line S1 so that the overlapping area between the signal line S1 and the pixel electrode 10c is different. The same applies to the intersection between the auxiliary capacitance line C2 and another signal line S. The same applies to the other storage capacitor lines C in the even-numbered rows.
[0039]
Therefore, according to the present embodiment, the coupling capacitance of the side having the larger overlapping area with the signal line S of each pixel electrode 10 is different from that of the signal line S of another pixel electrode 10 adjacent in the column direction. The notch 11 is provided on the side having a larger overlapping area with the signal line S of each pixel electrode 10 so as to be equal to the coupling capacitance of the side having the smaller overlapping area. Since the coupling capacitance is substantially equal on both sides in the row direction of 10, the imbalance of the coupling capacitance of each pixel electrode 10 can be reduced, and the image quality can be improved.
[0040]
According to the present embodiment, the shield 20 is provided by extending the auxiliary capacitance line C along the signal line S in the portion where the notch 11 is provided, so that the backlight 600 at the portion of the notch 11 Since light leakage is prevented, image quality can be improved.
[0041]
According to the present embodiment, the overlap area between the signal line S and the pixel electrode 10 at the intersection of the auxiliary capacitance line C and the signal line S is set such that the aperture ratio of each pixel electrode 10 becomes equal. By making the odd-numbered rows and the even-numbered rows of C different from each other, variation in the aperture ratio is prevented, so that the image quality can be improved.
[0042]
Note that, as shown in the plan view of FIG. 11, the width of the auxiliary capacitance line C may be different between the odd-numbered rows and the even-numbered rows so that the aperture ratios of the pixel electrodes 10 are equal. The basic configuration of FIG. 11 is the same as that of FIG. 4 except that the line width of the auxiliary capacitance line C1 is such that the aperture ratio of the pixel electrodes 10a and 10b having the large area of the notch 11 is Is adjusted to be smaller than the line width of the auxiliary capacitance line C2 so as to be equal to the aperture ratio of 10d. However, pixel pitches in the column direction are assumed to be equal.
[0043]
In addition, as shown in the plan view of FIG. 12, by using the auxiliary capacitance line C as the scanning line Y, the aperture ratio of each pixel electrode 10 can be improved. The basic configuration of FIG. 12 is the same as that of FIG. 4, but regarding the pixel electrode 10b, the scanning line Y1 is removed, and the auxiliary capacitance line C1 is connected to the scanning line driving circuit 110 instead of the scanning line Y1. Configuration. Similarly, in the pixel electrode 10d, the scanning line Y2 is removed and the auxiliary capacitance line C2 is connected to the scanning line driving circuit 110. As described above, by removing the scanning line Y, the aperture ratio can be improved by the area occupied by the scanning line Y.
[0044]
【The invention's effect】
As described above, according to the liquid crystal display device of the present invention, it is possible to reduce the image quality deterioration due to the imbalance of the coupling capacitance with the signal line of each pixel electrode arranged in a delta type, and to improve the image quality. Can be done.
[Brief description of the drawings]
FIG. 1 is an assembly diagram illustrating a schematic configuration of a liquid crystal display device according to an embodiment.
FIG. 2 is a plan view showing a schematic configuration of an array substrate of the liquid crystal display device.
FIG. 3 is a plan view showing a configuration in which pixel electrodes are arranged in a delta pattern on the array substrate.
FIG. 4 is a plan view showing a peripheral structure of the pixel electrode.
FIG. 5 is a cross-sectional view schematically illustrating a coupling capacitance between a pixel electrode and a signal line in an AA section of FIG. 4;
FIG. 6 is a cross-sectional view schematically showing a coupling capacitance between a pixel electrode and a signal line in a BB section of FIG. 4;
FIG. 7 is a diagram showing an equivalent circuit for a coupling capacitance between a pixel electrode and a signal line in FIG. 4;
FIG. 8 is a plan view showing a peripheral structure of a pixel electrode of a comparative example.
FIG. 9 is a cross-sectional view schematically illustrating a coupling capacitance between a pixel electrode and a signal line in a CC section of FIG. 8;
FIG. 10 is a cross-sectional view schematically showing a coupling capacitance between a pixel electrode and a signal line in a DD section of FIG. 8;
FIG. 11 is a plan view showing another peripheral structure of the pixel electrode.
FIG. 12 is a plan view showing still another peripheral structure of the pixel electrode.
[Explanation of symbols]
10, 10a to 10d, 10j to 10m: Pixel electrodes 11, 11b, 11d: Notches 20, 20b, 20d: Shield 100: Array substrate 105: Glass substrate 110: Scan line drive circuit 120: Signal line drive circuit 130: Pixel area 140 OLB pad 150 shift register 200 counter substrate 300 sealing material 400 liquid crystal material 500 liquid crystal layer 600 backlight C, C1 to C3 auxiliary capacitance lines S, S1, S2 signal lines Y, Y1, Y2 … Scan line

Claims

A plurality of pixel electrodes are arranged in a delta shape, and the signal line is directed in the column direction between each pixel electrode so that the overlapping area with the pixel electrode is different from the overlapping area with other pixel electrodes adjacent in the row and column directions. An array substrate in which auxiliary capacitance lines are wired between the pixel electrodes in the row direction,
The coupling capacitance of the side having the larger overlapping area with the signal line of each pixel electrode is equal to the coupling capacitance of the side having the smaller overlapping area with the signal line of the pixel electrode adjacent in the column direction. A notch provided on the side having a larger overlapping area with the signal line of each pixel electrode;
A shield provided by extending an auxiliary capacitance line along a signal line in a portion where the notch is provided;
A counter substrate arranged to face the array substrate,
A liquid crystal layer provided in a gap between the array substrate and the counter substrate,
A liquid crystal display device comprising:

2. The liquid crystal display device according to claim 1, wherein the notch has a rectangular shape, and the length of the long side of the notch differs between pixel electrodes adjacent in the column direction.

2. The liquid crystal display device according to claim 1, wherein the notch has a rectangular shape, and a short side of the notch differs between pixel electrodes adjacent in the column direction.

The overlapping area between the pixel electrode and the signal line at the intersection of the auxiliary capacitance line and the signal line is different between the odd-numbered rows and the even-numbered rows of the auxiliary capacitance lines so that the aperture ratios at the respective pixel electrodes are equal. The liquid crystal display device according to claim 1.

4. The liquid crystal display device according to claim 1, wherein the width of the auxiliary capacitance line is different between the odd-numbered rows and the even-numbered rows so that the aperture ratios of the respective pixel electrodes are equal.

6. The liquid crystal display device according to claim 1, wherein the auxiliary capacitance line is also used as a scanning line.