KR20200116530A - 전압 레벨 및 드룹 이벤트의 온보드 모니터링 - Google Patents

전압 레벨 및 드룹 이벤트의 온보드 모니터링 Download PDF

Info

Publication number
KR20200116530A
KR20200116530A KR1020207027346A KR20207027346A KR20200116530A KR 20200116530 A KR20200116530 A KR 20200116530A KR 1020207027346 A KR1020207027346 A KR 1020207027346A KR 20207027346 A KR20207027346 A KR 20207027346A KR 20200116530 A KR20200116530 A KR 20200116530A
Authority
KR
South Korea
Prior art keywords
processor
detector
frequency
clock
voltage
Prior art date
Application number
KR1020207027346A
Other languages
English (en)
Other versions
KR102479013B1 (ko
Inventor
아미타브 메흐라
다나 지. 루이스
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20200116530A publication Critical patent/KR20200116530A/ko
Application granted granted Critical
Publication of KR102479013B1 publication Critical patent/KR102479013B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/255—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with counting of pulses during a period of time proportional to voltage or current, delivered by a pulse generator with fixed frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

프로세서[100]는 프로세서의 다수의 지점들에 배치된 복수의 전압 드룹 검출기들[130]을 포함한다. 검출기들은 전압 레벨들을 모니터링 하며, 드룹 이벤트가 실시간으로 검출되면 프로세서에 알린다. 다수의 드룹들이 동시에 검출되며, 각 검출된 드룹 이벤트가 상기 검출된 드룹에 기초하여 동작하도록 클럭 제어 모듈과 같은 프로세서 모듈로 전송되는 경보(alert)를 생성한다. 각 검출기는 주기적 신호를 생성하는 링 오실레이터[206] 및 해당 신호에 기반하는 대응되는 카운트를 사용하며, 여기서 신호의 주파수는 모니터링되는 대응되는 지점에서의 전압에 기초하여 변화한다.

Description

전압 레벨 및 드룹 이벤트의 온보드 모니터링
관련 기술의 설명
최신 프로세서 설계는 과거 설계에 비해 더 많은 전력을 끌어내고 회로 밀도를 증가시키는 추세가 지속되고 있다. 이러한 추세는 프로세서 부하의 변화로 인한 전압 레벨의 변화와 같은, 노이즈 및 기타 변동들에 대한 내성을 낮추면서 프로세서의 전력 예산에 더 많은 요구 사항을 부과한다. 임계 크기 이상에서, 이러한 변동들을 전압 "드룹(droop)"이라고 한다. 드룹은 프로세서의 동작에 악영향을 미칠 수 있다. 예를 들어, 드룹은 데이터 손상, 논리 게이트 작동 실패, 인스트럭션 처리의 둔화, 인스트럭션들을 모두 제대로 실행하는 것에 대한 실패와 같은 원치 않는 결과들을 초래할 수 있다. 그러나, 기존 프로세서 설계에서 전압과 드룹의 검출 및 모니터링은 상대적으로 비효율적이다.
본 개시는 첨부된 도면들을 참조함으로써 더 잘 이해될 수 있으며, 그 많은 특징들 및 이점들이 당업자에게 명백해질 수 있다. 서로 다른 도면들에서 동일한 참조 부호들의 사용은 유사하거나 동일한 아이템들을 나타낸다.
도 1은 일부 실시예들에 따른 프로세서의 상이한 지점들에서의 전압들 및 전압 드룹들을 검출 및 모니터링하기 위한 복수의 드룹 검출기들을 갖는 프로세서를 포함하는 프로세싱 시스템이다.
도 2는 일부 실시예들에 따른 프로세서의 전력 버스에서 전압을 모니터링하기 위한 링 오실레이터 및 비교 모듈을 사용하는 도 1의 드룹 검출기의 블록도이다.
도 3은 일부 실시예들에 따른 도 1의 프로세서의 한 지점에서의 전압들 및 드룹 이벤트의 검출 및 모니터링을 예시하는 도면이다.
도 4는 일부 실시예들에 따른 도 1의 프로세서에서 클록 및 클록 스트레칭을 예시하는 도면이다.
도 5는 일부 실시예들에 따른 도 1의 드룹 검출기들에 사용되는 링 오실레이터의 출력을 카운팅하는 블록도이다.
도 6은 일부 실시예들에 따른 프로세서의 드룹 이벤트를 모니터링하는 방법을 예시하는 흐름도이다.
도 7은 일부 실시예들에 따른 프로세서의 다수의 지점들에서 드룹 이벤트들을 동시에 모니터링하는 방법을 예시하는 흐름도이다.
하나 이상의 전압/드룹 검출기들(검출기들)를 사용하여 프로세서의 다수의 지점들에서 전압들 및 전압 드룹들을 검출하고 모니터링하는 방법들 및 시스템들이 본원에 개시된다. 검출기들은 전압 레벨들을 모니터링하고 드룹 이벤트가 실시간으로 검출되면 프로세서에 알리기 위해 프로세서에 걸쳐 다양한 지점들에 배치된다. 일부 실시예들에서, 다수의 드룹들이 동시에 검출되며, 각 검출된 드룹 이벤트가 상기 검출된 드룹에 기초하여 동작하도록 클럭 제어 모듈과 같은 프로세서 모듈로 전송되는 경보(alert)를 생성한다. 각 검출기는 주기적 신호를 생성하는 링 오실레이터(ring oscillator) 및 해당 신호에 기반하는 대응되는 카운트를 사용하며, 여기서 신호의 주파수는 모니터링되는 대응되는 지점에서의 전압에 기초하여 변화한다. 따라서, 드룹 이벤트로 인해 입력 전압(예를 들어, 프로세서로 전송되는 서플라이 전압)이 떨어질 때, 링 오실레이터의 주기적 신호는 주파수에서 감소되고 드룹을 나타내는 카운트의 대응되는 변화를 일으킨다. 검출기는 또한 전압 레벨들을 모니터링하고 드룹 이벤트 전, 동안 및 후에 전압의 정확한 판독을 제공하여, 프로세서가 드룹 이벤트들에 더 잘 응답하도록 한다.
검출기는 또한 링 오실레이터로부터 미리 결정된 기준(임계값) 값과 카운트를 수신하는 비교 모듈을 사용한다. 임계값은 지정된 허용 가능한 값이며, 이 값보다 낮은 서플라이 전압은 드룹 이벤트를 겪는 것으로 특성화된다. 링 오실레이터로부터의 카운트가 임계값 아래로 떨어지면, 비교 모듈은 프로세서에 경보를 보낸다. 그런 다음, 프로세서는 이에 제한되는 것은 아니나, 실행되는 인스트럭션들의 개수를 줄이거나 시스템 클록들 중 하나 이상에 대한 클록 스트레칭을 수행하는 것을 포함하여, 여러 개선 조치들 중 하나를 취한다. 게다가, 일부 실시예들에서, 검출기들은 프로세서 내에 형성되고 동시에 제조되며 프로세서를 형성할 때와 동일한 프로세스들을 사용한다. 또 다른 실시예들에서, 검출기로부터의 카운트들 및 경보들은 추후 분석을 위해 메모리에 저장된다. 링 오실레이터를 사용함으로써, 드룹 검출기들은 비교적 작은 회로 풋프린트를 지원한다. 이는 프로세서의 상이한 지점들에서 다수의 검출기들의 사용을 허용하여, 드룹 이벤트들에 대한 보다 세분화된 응답들을 가능하게 할 뿐만 아니라 드룹 이벤트들의 상대적으로 빠른 검출 및 개선을 지원한다.
도 1은 일부 실시예들에 따른 프로세서의 상이한 지점들에서의 전압들 및 전압 드룹들을 검출 및 모니터링하기 위한 복수의 드룹 검출기들을 갖는 프로세서(102)를 포함하는 프로세싱 시스템(100)이다. 도 1은 이에 제한되는 것은 아니나, 제1 프로세서 코어(104), 제2 프로세서 코어(106), 입력/출력(I/O) 버퍼(108), 레벨 1(L1) 캐시(메모리)(110), L2 캐시(112), L3 캐시(114), 제1 기준 클록(116), 제2 기준 클록(118), 클록 제어 모듈(120), 및 복수의 드룹 검출기들(검출기들)(130A-130F)을 포함하여 다수의 내부 모듈들을 갖는 프로세서(102)를 예시한다. 프로세서(102)는 또한 제1 클록(116)으로의 제1 제어 라인(122) 및 제2 클록(118)으로의 제2 제어 라인(124)을 갖는, 클록 제어 모듈(120)로부터 각 기준 클록(116, 118)으로의 제어 라인들을 포함한다. 프로세서(102)의 예시된 모듈들은 단지 대표적이며, 다른 실시예들에서, 프로세서(102)는 다른 모듈들, 장치들 및 회로들을 포함한다.
프로세서(102)는 일반적으로 전자 장치를 대신하여 태스크들을 수행하기 위해 컴퓨터 프로그램들의 형태로 구성된 인스트럭션 세트를 실행하도록 구성된다. 따라서, 프로세서(102)는 데스크탑 또는 랩탑 컴퓨터, 서버, 스마트 폰, 태블릿, 게임 콘솔 등과 같은 다양한 전자 장치들 중 임의의 것에 사용될 수 있다. 제1 및 제2 코어들(104, 106)은 프로세서의 인스트럭션들을 실행하고, 서로 독립적으로 동작하며, 자체 클록들을 가지고, 상이한 프로세스들, 인스트럭션 및 I/O 신호들을 실행하는 능력을 갖는다. I/O 버퍼(108)는 프로세서(102) 외부로부터의 신호들뿐만 아니라, 프로세서(102) 내의 모듈들로 및 로부터의 입력 및 출력 신호들을 제어한다.
L1, L2 및 L3 캐시 메모리(110, 112, 114)는 일반적으로 데이터를 저장하도록 구성된 각각의 메모리 장치들이며, 따라서 랜덤 액세스 메모리(Random Access Memory; RAM) 메모리 모듈들, 비휘발성 메모리 장치들(예를 들어, 플래시 메모리) 등일 수 있다. L1, L2 및 L3 캐시 메모리(110, 112, 114)는 코어들(104, 106)에 의한 추후 검색을 위해 다른 시스템 메모리로부터 검색된 데이터를 저장하고, 프로세싱 시스템(100)을 위한 메모리 계층을 형성한다. 추가로, 프로세서(102)의 메모리 계층은 도 1에 도시되지 않은 추가 캐시들과 같은 다른 메모리 모듈들을 포함할 수 있다.
제1 및 제2 기준 클록들(116, 118)은 대응되는 코어들(104, 106) 및 다른 모듈들에 안정된 시스템 동기화 신호를 제공한다. 클록 제어 모듈(120)은 클록들(116, 118)의 주파수를 제어한다. 상이한 실시예들에서, 클록들(116, 118)은 동일하거나 상이한 주파수들에서 동작하고, 각 클록 신호의 주파수는 감소("클록 스트레칭(clock stretching)")되거나 클록 제어 모듈(120)에 의해 지시된 대로 그리고 프로세서(102)에서의 동작 조건들에 기초하여 증가된다.
검출기들(130A-130F)은 실시간으로 프로세서(102)의 한 지점에서 전압을 모니터링함으로써 드룹 이벤트를 검출한다. 일부 실시예들에서, 검출기들(130A-130F)은 링 오실레이터 및 비교 모듈을 각각 포함한다. 검출기들(130A-130F)은 링 오실레이터를 사용하여 드룹 이벤트들을 검출하고, 그 결과 본원에 더 설명된 바와 같이 프로세서(102)로 전송되는 경보 신호를 생성한다. 링 오실레이터는 파워 서플라이 전압 및 주변 온도들이 안정적일 때 안정적인 주기 신호를 생성한다. 서플라이 전압 또는 온도 중 하나 또는 둘 모두가 변경되면, 링 오실레이터의 주기적 신호도 변경 크기에 정비례하여 변경된다. 링 오실레이터는 또한 링 오실레이터의 주기적 신호의 단일 클록 사이클의 지속시간을 나타내는 카운트를 생성한다. 카운트는 링 오실레이터에 의해 검출된 프로세서(102)에서의 전압 레벨들의 정확한 표현이다. 카운트는 또한 드룹 이벤트가 프로세서(102)에 전달되는 동안, 이전 및 이후에 전압 레벨들을 모니터링하는데 사용된다. 이러한 방식으로, 프로세서(102)에 전달된 전압 레벨들은 실시간으로 측정되고 정량화되며, 이 데이터는 추가 분석을 위해 프로세서(102)에 의해 사용된다. 예를 들어, 일부 실시예들에서, 데이터는 서로 다른 유형의 드룹 이벤트들에 대한 서로 다른 응답들을 지원하기 위해 서로 다른 드룹 이벤트들을 특성화하는 데 사용된다. 비교 모듈은 카운트를 수신하고 카운트가 미리 결정된 임계 레벨 아래로 떨어지면 경보를 생성한다. 동작 동안, 드룹 검출기는 카운트를 모니터링하고, 모니터링된 전압의 변화로 인해 카운트가 변경되면 경보를 전송한다.
전력이 프로세서(102) 전체에 분배됨에 따라 서플라이 전압의 변화들이 존재한다. 따라서, 검출기들(130A-130F)은 서로 다른 지점들에서 전압 레벨들을 동시에 모니터링하기 위해 다수의 지점들에서 프로세서(102) 내에 위치된다. 일부 실시예들에서, 다수의 검출기들(130A-130F) 각각은 단일 지점에서 전압을 감지하여 전체로서 프로세서(102)에 걸쳐 드룹들이 검출된다. 또 다른 실시예들에서, 단일 검출기(130A)는 프로세서(102) 내의 다수의 지점들에 전기적으로 연결되어 다수의 위치들에서 드룹들을 모니터링하고 검출한다.
일부 실시예들에서, 클록 제어 모듈(120)은 검출기들(130A-130F)로부터 제어 신호들을 수신하고 드룹 이벤트가 검출될 때마다 클록 스트레칭 동작들을 시작하도록 지시된대로 신호들을 클록들(116, 118)로 전송한다. 클록 제어 모듈(120)은 일반적으로 클록 스트레칭 기술들을 사용하여 클록들(116, 118)의 출력 주파수를 변경함으로써 프로세서(102)의 기준 클록들(116, 118)을 관리하도록 구성된다. 클록 스트레칭이 발생하면, 클록(116, 118) 주파수들이 감소되고, 프로세서(102)에 있는 모든 모듈들의 전력 사용량도 감소되며, 코어들(104, 106)은 더 느린 속도로 인스트럭션들을 실행하여 전력 사용량을 더욱 줄이고 클럭 스트레칭 응답을 일으키는 드룹 이벤트를 완화시킨다. 이러한 방식으로, 드룹 이벤트는 프로세서(102)에 대한 악영향을 최소화하도록 완화된다.
도 2는 일부 실시예들에 따른 프로세서(102)의 전력 버스(204)에서 전압(212)을 모니터링하기 위한 링 오실레이터(206) 및 비교 모듈(208)을 사용하는 도 1의 드룹 검출기(130A)의 블록도이다. 검출기(130A)는 전압 감지 라인(212)을 통해 도 1의 프로세서(102)의 모듈(202)에 전력을 제공하는 로컬 전력 버스(204)에 전기적으로 연결된다. 모듈(202)은 드룹의 검출이 요구되는 프로세서(102)의 모듈을 나타내며, 도 1과 관련하여 설명된 바와 같이 프로세서(102)의 코어, 캐시, I/O 버퍼 등이다. 대안적인 실시예에서, 검출기(130A)는 모듈(202)에 공급되는 전압을 감지하기 위해 전력 핀에 연결된다. 검출기(130A)는 링 오실레이터(206) 및 비교 모듈(208)을 포함하며, 이는 링 오실레이터(206)의 출력을 임계값(216)과 비교하고 도 1의 클록 제어 모듈(120)에 전송되는 응답(210)을 생성한다.
링 오실레이터(206)는 파워 서플라이 전압 및 주변 온도들이 안정적일 때 안정적인 주기 신호를 생성한다. 서플라이 전압 또는 온도 중 하나 또는 둘 모두가 변경되면, 링 오실레이터(206)의 주기적 신호도 변경 크기에 정비례하여 변경된다. 링 오실레이터(206)는 링 오실레이터(206)에 의해 생성된 주기적 신호의 주파수의 정량적 표현인 카운트(214)를 생성한다. 예로서, 100MHz 링 오실레이터(즉, 100MHz 신호를 생성하는 링 오실레이터)에 의해 생성된 카운트는 1000일 수 있다. 링 오실레이터(206)의 주기적 신호가 변함에 따라, 대응되는 카운트(214)도 비례하여 변화한다. 앞의 예에 따라, 100MHz 링 오실레이터가 이제 95MHz에서 작동하는 경우, 카운트는 1050일 수 있다. 일부 실시예들에서, 카운트(214)는 링 오실레이터(206)로부터의 출력 신호의 각 개별 사이클에 대해 고유한 카운트(214)를 제공하기 위해 매 클록 사이클마다 리셋된다. 또한, 일부 실시예들에서, 카운트(214)는 시간이 지남에 따라 증가하여, 더 느린 클록 사이클에 대해 증가된 카운트(214) 및 더 빠른 클록 사이클들에 대해 감소된 카운트(214)를 초래한다. 대안으로, 일부 실시예들에서, 카운트(214)는 시간이 지남에 따라 감소하여, 더 빠른 클록 사이클에 대해 더 큰 카운트(214) 및 더 느린 클록 사이클에 대해 더 작은 카운트(214)를 초래한다. 일 실시예에서, 검출기(130A)는 총 지속시간에서 3 밀리 볼트(mV) 및 1 나노초(ns) 미만의 드룹들을 검출한다.
검출기(130A)는 또한 미리 결정된 최소 기준 주파수의 십진 표현인 임계값(216)을 포함한다. 비교 모듈(208)은 링 오실레이터(206)로부터의 카운트(214)를 입력으로서 사용하고, 그 십진수 값을 입력 임계값(216)과 비교한다. 이들 두 입력들로부터, 비교 모듈(208)은 응답(210)을 생성하고 추가 동작을 위해 프로세서(102)의 클록 제어 모듈(120)로 응답(210)을 전송한다. 일부 실시예들에서, 카운트(214)는 프로세서(102)에 의해 추후 검색을 위해 메모리에 저장된다.
동작 시, 검출기(130A)는 전압 감지 라인(212)을 모니터링한다. 링 오실레이터(206)는 양자화되고 카운트(214)로서 비교 모듈(208)로 전송되는 주기적 신호를 생성한다. 비교 모듈(208)은 또한 임계값(216)을 수신하고 두 값들을 비교한다. 공칭 동작(즉, 드룹이 없는 경우) 동안, 카운트(214)는 임계값(216)보다 높고 비교 모듈(208)은 응답(210)을 생성하지 않는다. 일단 로컬 전력 버스(204) 상의 드룹 조건이 나타나면, 링 오실레이터(206)의 주기적 신호 주파수가 감소되고 카운트(214)가 감소하게 한다. 비교 모듈(208)은 카운트(214)를 임계값(216)과 비교하고, 카운트가 임계값(216) 아래로 떨어지면, 비교 모듈은 클록 제어 모듈(120)로 전송되는 응답(210)을 생성한다. 따라서, 검출기들(130A-130F)은 프로세서(102) 상의 지점에 인가되는 전압을 실시간으로 모니터링하고, 드룹 이벤트 전, 도중 및 후에 정확한 전압 데이터를 제공한다.
일부 실시예들에서, 카운트(214)는 매 프로세서 클록 사이클마다 리셋된다. 응답(210)을 수신할 때, 클록 제어 모듈(120)은 이에 제한되는 것은 아니나, 본원에 설명된 바와 같이 제1 클록(116) 및 제2 클록(118)으로부터의 신호들을 스트레칭하거나, 프로세서(102)가 실행되는 인스트럭션들의 개수를 감소시키는 것을 포함하여, 추가 조치를 취한다. 다른 조치들이 가능하며, 주어진 예들은 제한되지 않는다.
도 3은 일부 실시예들에 따른 도 1의 프로세서(102)의 한 지점에서의 전압들 및 드룹 이벤트(300)의 검출 및 모니터링을 예시하는 도면이다. 드룹 이벤트(300)는 드룹 이벤트의 일례이지만, 더 길거나 더 짧은 기간 또는 크기를 갖는 이벤트들을 포함하여, 다른 드룹 이벤트들이 가능하다. 드룹 이벤트(300)는 수평 축(306)에 나노초(ns)의 시간과 수직 축(304)에 전압이 있는 그래프에 디스플레이된다. 그래프는 또한 100 % 공칭 전압(308) 기준선 및 임계값(216) 기준선(도 2에 예시됨)을 디스플레이한다. 도 3에서, 임계값(216)은 공칭 전압(308)의 97%로 설정되지만, 다른 값들도 가능하다. 도면은 또한 전압 드룹(302)의 파형을 디스플레이하는데, 드룹(302)는 총 약 10ns의 지속시간과 약 3ns 동안 공칭 전압 레벨(308)을 3% 미만을 초과하는 크기를 가지며 다음 5ns에 걸쳐 공칭 전압(308)으로 복귀된다. 도 1과 관련하여 설명된 바와 같이, 크기가 1ns 및 50mV의 짧은 드룹 이벤트들은 누락된 인스트럭션들 및 모듈 오작동들과 같은 프로세서(102)의 동작에 악영향을 일으킨다. 도 2에 예시된 바와 같은 검출기(130A)는 드룹 이벤트(300)와 같은 드룹들을 검출 및 모니터링하는데 사용되며 도 2에 예시된 바와 같이 응답(210)을 클록 제어 모듈(120)로 전송한다.
도 4는 일부 실시예들에 따른 도 1의 프로세서(102)에서 클록 및 클록 스트레칭 신호들(400)을 예시하는 도면이다. 신호들(400)은 100 % 주파수 레벨에서 실행되는 클록의 클록 신호(402)를 포함한다. 이 예에서, 클록 신호(402)는 카운트(214)가 1000인 구형파이다. 한편, 클록 신호(404)는 클록 신호(402)의 100 % 주파수 속도와 비교하여 감소된 주파수 속도(예를 들어, 공칭 주파수의 75 %에서 실행되는 클록)에서 실행되는 클록을 예시한다. 감소된 레이트 클록 신호(404)의 결과적인 카운트(214)는 1250이고, 카운트(214)는 시간에 따라 증가하고, 따라서 주파수 레이트가 감소함에 따라 증가하는 카운트(214)를 형성한다. 감소된 레이트 클록 신호(404)는 또한 클록 신호(404)가 본원에 설명된 바와 같이 원래 클록 신호(402)로부터 느려짐에 따라 "클록 스트레칭"으로 지칭된다. 하이브리드 클록 신호(406)는 시스템 클록을 스트레칭하는 클록의 예이고, 공칭 레이트(예를 들어, 클록 신호(402))에서 감소된 레이트(예를 들어, 클록 신호(404))로 전환되는 클록 신호를 예시한다. 하이브리드 클록 신호(406)는 중단 또는 스퓨리어스(spurious) 노이즈 없이 하나의 주파수에서 다른 주파수로 매끄럽운 전환을 거친다. 일부 실시예들에서, 하이브리드 클록 신호(406)는 도 2에 예시된 바와 같이 드룹 이벤트를 검출 및 모니터링 하고 클록 제어 모듈(120)에 대한 응답(210)을 생성하는 검출기(130A)의 결과로서 형성되며, 클록 제어 모듈(120)은 제1 클록(116) 주파수 레이트를 감소시키기 위해 제1 제어 라인(122)을 생성한다.
도 5는 일부 실시예들에 따른 도 1의 드룹 검출기들(130A-130F)에 사용되는 링 오실레이터(500)의 출력을 카운팅하는 블록도이다. 도 5는 100% 주파수 레이트에서 실행되는 도 4의 클록 신호(402) 및 감소된 주파수 레이트에서 실행되는 도 4의 스트레칭된 클록 신호(404)의 그래프를 포함한다. 주어진 사이클의 경우, 도 1의 검출기(130A)는 도 4에 설명된 바와 같은 클록의 주파수를 나타내는 카운트(214)를 생성한다. 적어도 하나의 실시예에서, 카운트(214)는 단일 클록 사이클이 활성화되어 더 낮은 주파수들에 대해 더 높은 카운트(214)가 될 때 증가된다. 다른 실시예들에서, 카운트(214)는 주어진 값으로부터 감소되고, 더 낮은 주파수들에 대해 더 작은 카운트(214)가 된다. 클록 신호(402)의 경우, 하나 사이클의 카운트(502)는 1000이며, 클록 사이클의 끝에 카운트 리셋(504)이 있다. 카운트는 각 클록 사이클에 대해 계속되며, 이 예에서는, 0에서 시작하여 1000까지 증가한 다음 클록이 계속 동작함에 따라 재설정되고 반복되는 연속적인 데이터 흐름이 발생한다. 감소된 클록 신호(404)의 경우, 카운트(506)는 1500이다. 이로 인해 0에서 시작하여 1500으로 증가한 다음 0으로 재설정된 다음 다시 증가하기 시작하는 연속적인 데이터 흐름이 발생한다. 일부 실시예들에서, 카운트(214)는 임의의 수에서 시작하여 클록 신호가 활성화되는 한 감소될 수 있다.
도 6은 일부 실시예들에 따른 도 1의 프로세서(102)의 드룹 이벤트(300)를 모니터링하는 방법(600)을 예시하는 흐름도이다. 방법(600)은, 블록(602)에서, 도 1에 설명된 바와 같은 프로세서(102)에서 전압을 모니터링하는 단일 드룹 검출기(130A)를 포함한다. 이 실시예에서, 프로세서(102)의 한 지점에 공급되는 전압을 모니터링하는 데 사용되는 단일 검출기(130A)가 있다. 흐름도는, 검출기(130A)가 도 2에 설명된 바와 같이 링 오실레이터(206) 및 비교 모듈(208)을 사용하여 감지된 전압에 기초하여 카운트(214)를 생성하는, 블록(604)에서 계속된다. 카운트(214)는 링 오실레이터(206)의 출력의 디지털 표현이다. 링 오실레이터(206)의 출력은 입력 전압 또는 온도의 변화에 따라 변할 것이고, 따라서 카운트(214)의 변화들을 초래할 것이다. 다음으로, 블록(606)에서, 비교 모듈(208)은 카운트(214) 및 임계값(216)을 입력들로서 받아들여 두 값이 일치하는지 또는 다른 지를 결정하고, 다른 경우 그 차이의 크기를 계산한다. 다음으로, 결정 블록(610)에서, 비교 모듈은 카운트(214)가 임계값(216)을 초과하는지 여부와 그 크기에 따라 결정된다. 이러한 방식으로, 검출기(130A)는 드룹 이벤트를 감지한다. 블록(610)에서 결정이 "아니오"이면, 흐름은 시작 블록(602)으로 다시 순환된다. 그러나, 블록(610)에서의 결정이 "예"이면, 드룹 이벤트가 검출되고 방법(600)은 블록(612)로 계속된다. 블록(612)에서, 비교 모듈(208)은 응답(210)을 생성하고 추가 동작을 위해 프로세서(102)의 클록 제어 모듈(120)로 응답(210)을 전송한다. 마지막으로, 블록(614)에서, 클록 제어 모듈(120)은 전력 사용을 제한하고 드룹 이벤트의 효과를 최소화하도록 제1 클로(116)의 클록 주파수를 감소시킨다.
도 7은 일부 실시예들에 따른 도 1의 프로세서(120)의 다수의 지점들에서 드룹 이벤트들(300)을 동시에 모니터링하는 방법(700)을 예시하는 흐름도이다. 방법 (700)은 상기에 설명된 방법(600)과 유사하지만, 프로세서(102)의 다수의 지점들을 동시에 모니터링하기 위해 다수의 검출기들(130A-130F)을 사용한다. 추가로, 방법(700)은 예를 들어, 프로세서(102) 내의 상이한 시스템 클록들 또는 상이한 모듈들에 영향을 미칠 수 있는 다수의 응답들을 사용한다.
방법(700)은, 블록(702)에서, 도 1에 설명된 바와 같은 프로세서(102)에서 전압을 모니터링하는 단일 드룹 검출기(130A)를 포함한다. 흐름도는, 검출기(130A)가 도 2에 설명된 바와 같이 링 오실레이터(206) 및 비교 모듈(208)을 사용하여 감지된 전압에 기초하여 카운트(214)를 생성하는, 블록(704)에서 계속된다. 카운트(214)는 링 오실레이터(206)의 출력의 디지털 표현이다. 링 오실레이터(206)의 출력은 입력 전압 또는 온도의 변화에 따라 변할 것이고, 따라서 카운트(214)의 변화들을 초래할 것이다. 다음으로, 블록(706)에서, 비교 모듈(208)은 카운트(214) 및 제1 임계값(708)을 입력들로서 받아들여 두 값이 일치하는지 또는 다른 지를 결정하고, 다른 경우 그 차이의 크기를 계산한다. 다음으로, 결정 블록(710)에서, 비교 모듈은 카운트(214)가 임계값(708)을 초과하는지 여부와 그 크기에 따라 결정된다. 이러한 방식으로, 검출기(130A)는 드룹 이벤트를 감지한다. 블록(710)에서 결정이 "아니오"이면, 흐름은 시작 블록(702)으로 다시 순환된다. 그러나, 대답이 "예"이면, 드룹 이벤트가 검출되고 방법(700)은 블록(712)로 계속된다. 블록(712)에서, 비교 모듈(208)은 응답(210)을 생성하고 추가 동작을 위해 프로세서(102)의 클록 제어 모듈(120)로 응답(210)을 전송한다. 마지막으로, 블록(714)에서, 클록 제어 모듈(120)은 전력 사용을 제한하고 드룹 이벤트의 효과를 최소화하도록 제1 클록(116)의 클록 주파수를 감소시킨다.
상기에 설명된 바와 같이 블록들(702, 704, 706, 710, 712, 및 714)과 유사한 방식으로, 제2 검출기는 제1 검출기와 동시에 프로세서(102)의 개별 지점을 모니터링한다. 방법(700)은 블록(722)에서 계속되며, 단일 드룹 검출기(130A)는 도 1에 설명된 바와 같은 프로세서(102)에서 전압을 모니터링한다. 흐름도는, 검출기(130A)가 도 2에 설명된 바와 같이 링 오실레이터(206) 및 비교 모듈(208)을 사용하여 감지된 전압에 기초하여 카운트(214)를 생성하는, 블록(724)에서 계속된다. 카운트(214)는 링 오실레이터(206)의 출력의 디지털 표현이다. 링 오실레이터(206)의 출력은 입력 전압 또는 온도의 변화에 따라 변할 것이고, 따라서 카운트(214)의 변화들을 초래할 것이다. 다음으로, 블록(726)에서, 비교 모듈(208)은 카운트(214) 및 제2 임계값(728)을 입력들로서 받아들여 두 값이 일치하는지 또는 다른 지를 결정하고, 다른 경우 그 차이의 크기를 계산한다. 다음으로, 결정 블록(730)에서, 비교 모듈은 카운트(214)가 제1 임계값(728)을 초과하는지 여부와 그 크기에 따라 결정된다. 이러한 방식으로, 검출기(130A)는 드룹 이벤트를 감지한다. 블록(730)에서의 결정이 "아니오"이면, 흐름은 시작 블록(722)으로 다시 순환된다. 그러나, 대답이 "예"이면, 드룹 이벤트가 검출되고 방법(700)은 블록(732)로 계속된다. 블록(732)에서, 비교 모듈(208)은 응답(210)을 생성하고 추가 동작을 위해 프로세서(102)의 클록 제어 모듈(120)로 응답(210)을 전송한다. 마지막으로, 블록(734)에서, 클록 제어 모듈(120)은 전력 사용을 제한하고 드룹 이벤트의 효과를 최소화하도록 제2 클록(118)의 클록 주파수를 감소시킨다. 제1 측면에서, 방법은 제1 검출기에 의해, 프로세서의 제1 지점에서의 제1 전압 레벨을 모니터링하는 단계로서, 제1 검출기는 제1 링 오실레이터를 포함하고, 제1 검출기는 제1 전압 레벨을 나타내는 제1 카운트를 생성하는, 상기 모니터링하는 단계, 제1 전압 드룹 조건을 검출하기 위해 제1 카운트를 제1 미리 결정된 임계값과 비교하는 단계, 및 제1 전압 드룹 조건을 검출하는 것에 응답하여 제1 클록 신호의 주파수를 조정하는 단계를 포함할 수 있다.
제1 측면의 일 실시예에서, 상기 방법은 제1 전압 드룹 조건을 검출하는 것에 응답하여 제2 클록 신호의 주파수를 조정하는 단계를 포함한다. 특정 실시예에서, 제2 클록 신호의 주파수를 조정하는 단계는 제1 클록 주파수를 조정하는 것과 다른 크기로 제2 클록 신호의 주파수를 조정하는 단계를 포함한다. 다른 실시예에서, 상기 방법은 제1 전압 드룹 조건을 검출하는 것에 응답하여 프로세서가 사이클당 실행되는 동작들의 수를 조정하는 단계를 포함한다.
제1 측면의 다른 실시예에서, 상기 방법은 제2 검출기에 의해, 프로세서의 제2 지점에서의 제2 전압 레벨을 모니터링하는 단계로서, 제2 검출기는 제2 링 오실레이터를 포함하고, 제2 검출기는 제2 전압 레벨을 나타내는 제2 카운트를 생성하는, 상기 모니터링하는 단계, 제2 전압 드룹 조건을 검출하기 위해 제2 카운트를 제2 미리 결정된 임계값과 비교하는 단계, 및 제2 전압 드룹 조건을 검출하는 것에 응답하여 제2 클록 신호의 주파수를 조정하는 단계를 포함할 수 있다. 특정 실시예에서, 제1 임계값은 제2 임계값과 다르다. 다른 특정 실시예에서, 제2 클록 신호의 주파수를 조정하는 단계는 제1 클록 주파수를 조정하는 것과 다른 크기로 제2 클록 신호의 주파수를 조정하는 단계를 포함한다.
제2 측면에서, 방법은, 복수의 검출기들에 의해, 프로세서 상의 복수의 지점들에서의 전압 레벨들을 모니터링하는 단계로서, 각 검출기는 링 오실레이터를 포함하고, 각 검출기는 대응되는 전압 레벨을 나타내는 카운트를 생성하는, 상기 모니터링 단계, 제1 전압 드룹 조건을 검출하기 위해 카운트들을 복수의 미리 결정된 임계값들과 비교하는 단계, 및 제1 전압 드룹 조건에 기초하여 복수의 클록들의 주파수들을 조정하는 단계를 포함할 수 있다.
제2 측면의 일 실시예에서, 검출기들은 다른 크기들로 복수의 클록들 중 다른 클록들의 주파수들을 조정한다. 다른 실시예에서, 상기 방법은 제2 전압 드룹 조건을 검출하기 위해 카운드들을 복수의 미리 결정된 임계값들과 비교하는 단계, 및 제2 전압 드룹 조건에 기초하여 복수의 클록들의 주파수들을 조정하는 단계를 포함한다. 또 다른 실시예에서, 상기 방법은 프로세서가 상기 비교에 기초하여 실행되는 동작들의 수를 감소시키는 단계를 포함한다.
제3 측면에서, 모니터링 시스템은 프로세서 상의 제1 지점에 배치된 제1 검출기를 포함할 수 있으며, 제1 검출기는 제1 전압 레벨을 모니터링하고, 제1 검출기는 제1 링 오실레이터를 포함하며, 제1 검출기는 제1 전압 레벨을 나타내는 제1 카운트를 생성한다. 상기 방법은 또한 제1 전압 드룹 조건을 검출하기 위해 제1 카운트를 제1 미리 결정된 임계값과 비교하는 제1 비교 모듈, 및 제1 클록 제어 모듈로서, 제1 클록 제어 모듈은 제1 비교 모듈이 제1 전압 드룹 조건을 검출하는 것에 응답하여 제1 클록 신호의 주파수를 조정하는, 상기 제1 클록 제어 모듈을 포함한다.
제3 측면의 일 실시예에서, 제1 클록 제어 모듈은 제1 비교 모듈이 제1 전압 드룹 조건을 검출하는 것에 응답하여 제2 클록 신호의 주파수를 조정한다. 특정 실시예에서, 제1 클록 제어 모듈은 제1 클록 주파수와 다른 크기로 제2 클록 신호의 주파수를 조정한다. 추가 실시예에서, 프로세서는 제1 비교 모듈이 제1 전압 드룹 조건을 검출하는 것에 응답하여 프로세서가 사이클당 실행되는 동작들의 수를 조정한다.
제3 측면의 다른 실시예에서, 모니터링 시스템은 프로세서 상의 제2 지점에 배치된 제2 검출기로서, 제2 검출기는 제2 전압 레벨을 모니터링하고, 제2 검출기는 제2 링 오실레이터를 포함하며, 제2 검출기는 제2 전압 레벨을 나타내는 제2 카운트를 생성하는, 상기 제2 검출기, 제2 전압 드룹 조건을 검출하기 위해 제2 카운트를 제2 미리 결정된 임계값과 비교하는 제2 비교 모듈, 및 제2 클록 제어 모듈로서, 제2 클록 제어 모듈은 제2 클록 신호의 주파수를 조정하는, 상기 제2 클록 제어 모듈을 포함한다. 특정 실시예에서, 제1 임계값은 제2 임계값과 다르다. 다른 특정 실시예에서, 제2 클록 제어 모듈은 제1 클록 제어 모듈이 제1 클록 신호의 주파수를 조정하는 것과 다른 크기로 제2 클록 신호의 주파수를 조정한다. 또 다른 특정 실시예에서, 제1 클록 신호는 프로세서의 프로세서 코어에 제공되며, 제2 클록 신호는 프로세서의 캐시에 제공된다. 추가 특정 실시예에서, 프로세서는 제2 비교 모듈이 제2 전압 드룹 조건을 검출하는 것에 응답하여 프로세서가 실행되는 동작들의 수를 감소시킨다.
일반적인 설명에서 상술한 모든 활동들 또는 요소들이 필요한 것은 아니며, 특정 활동 또는 장치의 일부가 필요하지 않을 수 있으며, 설명된 것들 외에 하나 이상의 추가 활동들이 수행될 수 있거나, 또는 요소들이 포함될 수 있음에 유의한다. 또한, 활동들이 나열되는 순서가 반드시 수행되는 순서는 아니다. 또한, 개념들은 특정 실시예들을 참조하여 설명되었다. 그러나, 당업자는 이하의 청구 범위에 기재된 본 개시의 범위를 벗어나지 않고 다양한 수정들 및 변경들이 이루어질 수 있음을 이해한다. 따라서, 명세서 및 도면들은 제한적인 의미라기 보다는 예시적인 것으로 간주되어야 하며, 이러한 모든 수정들은 본 개시의 범위 내에 포함되는 것으로 의도된다.
이점들, 다른 장점들 및 문제들에 대한 해결책들이 특정 실시예들과 관련하여 상기에 설명되었다. 그러나, 이점들, 장점들, 문제에 대한 솔루션들 및 이점, 장점 또는 솔루션을 발생시키거나 더 두드러지게 만들 수 있는 임의의 특징(들)은 일부 또는 모든 청구항들의 중요하거나, 요구되거나 또는 필수 특징으로 해석되어서는 안된다. 게다가, 개시된 주제는 본원의 교시의 이점을 갖는 당업자에게 명백하게 다르지만 동등한 방식으로 수정 및 실시될 수 있으므로, 위에 개시된 특정 실시예들은 단지 예시일 뿐이다. 이하의 청구 범위에 기재된 것 이외에, 본원에 도시된 구성 또는 설계의 세부 사항들에 대한 제한은 없다. 따라서, 상기 개시된 특정 실시예들은 변경되거나 수정될 수 있으며, 이러한 모든 변형들은 개시된 주제의 범위 내에서 고려된다는 것은 명백하다. 따라서, 본원에서 요구되는 보호는 아래의 청구 범위에 명시된 바와 같다.

Claims (20)

  1. 방법에 있어서,
    제1 검출기[130A]에 의해, 프로세서[100]의 제1 지점에서 제1 전압 레벨[212]을 모니터링하는 단계로서, 상기 제1 검출기는 제1 링 오실레이터[206]를 포함하고, 상기 제1 검출기는 상기 제1 전압 레벨을 나타내는 제1 카운트[214]를 생성하는, 상기 모니터링하는 단계;
    제1 전압 드룹 조건을 검출하기 위해 상기 제1 카운트를 제1 미리 결정된 임계값[216]과 비교하는 단계; 및
    상기 제1 전압 드룹 조건을 검출하는 것에 응답하여 제1 클록 신호[116]의 주파수를 조정하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 제1 전압 드룹 조건을 검출하는 것에 응답하여 제2 클록 신호[118]의 주파수를 조정하는 단계를 더 포함하는, 방법.
  3. 제2항에 있어서, 상기 제2 클록 신호의 주파수를 조정하는 단계는 상기 제1 클록 주파수를 조정하는 것과 다른 크기로 상기 제2 클록 신호의 주파수를 조정하는 단계를 포함하는, 방법.
  4. 제1항에 있어서, 상기 제1 전압 드룹 조건을 검출하는 것은 응답하여 상기 프로세서가 사이클당 실행되는 동작들의 수를 조정하는 단계를 더 포함하는, 방법.
  5. 제1항에 있어서,
    제2 검출기[130B]에 의해, 상기 프로세서의 제2 지점에서 제2 전압 레벨을 모니터링하는 단계로서, 상기 제2 검출기는 제2 링 오실레이터를 포함하고, 상기 제2 검출기는 상기 제2 전압 레벨을 나타내는 제2 카운트를 생성하는, 상기 모니터링하는 단계;
    제2 전압 드룹 조건을 검출하기 위해 상기 제2 카운트를 제2 미리 결정된 임계값과 비교하는 단계; 및
    상기 제2 전압 드룹 조건을 검출하는 것에 응답하여 제2 클록 신호의 주파수를 조정하는 단계를 더 포함하는, 방법.
  6. 제5항에 있어서, 상기 제1 임계값은 상기 제2 임계값과 다른, 방법.
  7. 제5항에 있어서, 상기 제2 클록 신호의 주파수를 조정하는 단계는 상기 제1 클록 주파수를 조정하는 것과 다른 크기로 상기 제2 클록 신호의 주파수를 조정하는 단계를 포함하는, 방법.
  8. 방법에 있어서,
    복수의 검출기들[130]에 의해, 프로세서[100] 상의 복수의 지점들에서 전압 레벨들을 모니터링하는 단계로서, 각 검출기는 링 오실레이터[206]를 포함하고, 각 검출기는 대응되는 전압 레벨을 나타내는 카운트[214]를 생성하는, 상기 모니터링하는 단계;
    제1 전압 드룹 조건을 검출하기 위해 상기 카운트들을 복수의 미리 결정된 임계값들[216]과 비교하는 단계; 및
    상기 제1 전압 드룹 조건에 기초하여 복수의 클록들[116, 118]의 주파수들을 조정하는 단계를 포함하는, 방법.
  9. 제8항에 있어서, 상기 검출기들은 다른 크기들로 상기 복수의 클록들 중 다른 클록들의 주파수들을 조정하는, 방법.
  10. 제8항에 있어서,
    제2 전압 드룹 조건을 검출하기 위해 상기 카운트들을 상기 복수의 미리 결정된 임계값들과 비교하는 단계; 및
    상기 제2 전압 드룹 조건. f에 기초하여 상기 복수의 클록들의 주파수들을 조정하는 단계를 더 포함하는, 방법.
  11. 제8항에 있어서, 상기 프로세서가 상기 비교에 기초하여 실행되는 동작들의 수를 감소시키는 단계를 더 포함하는, 방법.
  12. 모니터링 시스템에 있어서,
    프로세서[100] 상의 제1 지점에 배치된 제1 검출기[130A]로서, 상기 제1 검출기는 제1 전압 레벨[212]을 모니터링하고, 상기 제1 검출기는 제1 링 오실레이터[206]를 포함하며, 상기 제1 검출기는 상기 제1 전압 레벨을 나타내는 제1 카운트[214]를 생성하는, 상기 제1 검출기;
    제1 전압 드룹 조건을 검출하기 위해 상기 제1 카운트를 제1 미리 결정된 임계값[216]과 비교하는 제1 비교 모듈[208]; 및
    제1 클록 제어 모듈[120]로서, 상기 제1 클록 제어 모듈은 상기 제1 비교 모듈이 상기 제1 전압 드룹 조건을 검출하는 것에 응답하여 제1 클록 신호[116]의 주파수를 조정하는, 상기 제1 클록 제어 모듈을 포함하는, 모니터링 시스템.
  13. 제12항에 있어서, 상기 제1 클록 제어 모듈은 상기 제1 비교 모듈이 상기 제1 전압 드룹 조건을 검출하는 것에 응답하여 제2 클록 신호[118]의 주파수를 조정하는, 모니터링 시스템.
  14. 제13항에 있어서, 상기 제1 클록 제어 모듈은 상기 제1 클록 주파수와 다른 크기로 상기 제2 클록 신호의 주파수를 조정하는, 모니터링 시스템.
  15. 제12항에 있어서, 상기 프로세서는 상기 제1 비교 모듈이 상기 제1 전압 드룹 조건을 검출하는 것에 응답하여 상기 프로세서가 사이클당 실행되는 동작들의 수를 조정하는, 모니터링 시스템.
  16. 제12항에 있어서,
    프로세서 상의 제2 지점에 배치된 제2 검출기[130B]로서, 상기 제2 검출기는 제2 전압 레벨을 모니터링하고, 상기 제2 검출기는 제2 링 오실레이터를 포함하며, 상기 제2 검출기는 상기 제2 전압 레벨을 나타내는 제2 카운트를 생성하는, 상기 제2 검출기;
    제2 전압 드룹 조건을 검출하기 위해 상기 제2 카운트를 제2 미리 결정된 임계값과 비교하는 제2 비교 모듈; 및
    제2 클록 제어 모듈로서, 상기 제2 클록 제어 모듈은 제2 클록 신호의 주파수를 조정하는, 상기 제2 클록 제어 모듈을 더 포함하는, 모니터링 시스템.
  17. 제16항에 있어서, 상기 제1 임계값은 상기 제2 임계값과 다른, 모니터링 시스템.
  18. 제16항에 있어서, 상기 제2 클록 제어 모듈은 상기 제1 클록 제어 모듈이 상기 제1 클록 신호의 주파수를 조정하는 것과 다른 크기로 상기 제2 클록 신호의 주파수를 조정하는, 모니터링 시스템.
  19. 제16항에 있어서, 상기 제1 클록 신호는 상기 프로세서의 프로세서 코어에 제공되고, 상기 제2 클록 신호는 상기 프로세서의 캐시에 제공되는, 모니터링 시스템.
  20. 제16항에 있어서, 상기 프로세서는 상기 제2 비교 모듈이 상기 제2 전압 드룹 조건을 검출하는 것에 응답하여 상기 프로세서가 실행되는 동작들의 수를 감소시키는, 모니터링 시스템.
KR1020207027346A 2018-02-28 2019-02-27 전압 레벨 및 드룹 이벤트의 온보드 모니터링 KR102479013B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/907,744 US10627883B2 (en) 2018-02-28 2018-02-28 Onboard monitoring of voltage levels and droop events
US15/907,744 2018-02-28
PCT/US2019/019783 WO2019168944A1 (en) 2018-02-28 2019-02-27 Onboard monitoring of voltage levels and droop events

Publications (2)

Publication Number Publication Date
KR20200116530A true KR20200116530A (ko) 2020-10-12
KR102479013B1 KR102479013B1 (ko) 2022-12-19

Family

ID=67685815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207027346A KR102479013B1 (ko) 2018-02-28 2019-02-27 전압 레벨 및 드룹 이벤트의 온보드 모니터링

Country Status (6)

Country Link
US (1) US10627883B2 (ko)
EP (1) EP3759571A4 (ko)
JP (1) JP2021515324A (ko)
KR (1) KR102479013B1 (ko)
CN (1) CN111954859A (ko)
WO (1) WO2019168944A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11531385B2 (en) * 2018-09-17 2022-12-20 Samsung Electronics Co., Ltd. Voltage droop monitoring circuits, system-on chips and methods of operating the system-on chips
JP7043578B1 (ja) * 2020-12-18 2022-03-29 華邦電子股▲ふん▼有限公司 半導体記憶装置
KR20220159029A (ko) * 2021-05-25 2022-12-02 삼성전자주식회사 동적 전력 모니터 및 주파수 컨트롤러를 포함하는 시스템-온-칩 및 이의 동작 방법
US11835998B2 (en) * 2021-06-29 2023-12-05 Advanced Micro Devices, Inc. System and method for enabling clock stretching during overclocking in response to voltage droop
US11886275B2 (en) * 2022-06-21 2024-01-30 Microsoft Technology Licensing, Llc Efficient system on chip power delivery with adaptive voltage headroom control
US20240201768A1 (en) * 2022-12-15 2024-06-20 International Business Machines Corporation Voltage droop and overshoot management using non-linear slope detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150016614A (ko) * 2011-03-21 2015-02-12 인텔 코포레이션 멀티-코어 프로세서에서의 전력 소모 관리

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762629B2 (en) * 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US6882238B2 (en) * 2003-03-21 2005-04-19 Intel Corporation Method and apparatus for detecting on-die voltage variations
JP4209377B2 (ja) * 2004-10-20 2009-01-14 株式会社ルネサステクノロジ 半導体装置
JP5277528B2 (ja) * 2006-10-11 2013-08-28 日本電気株式会社 監視システム、光伝送装置、光伝送システム及び監視レベル設定方法
US7599808B2 (en) * 2007-08-31 2009-10-06 International Business Machines Corporation Application of multiple voltage droop detection and instruction throttling instances with customized thresholds across a semiconductor chip
US8368385B2 (en) 2009-09-25 2013-02-05 Intel Corporation Methods and systems to detect voltage changes within integrated circuits
US8775854B2 (en) * 2009-11-13 2014-07-08 Marvell World Trade Ltd. Clock turn-on strategy for power management
US8648645B2 (en) 2010-05-25 2014-02-11 Oracle International Corporation Microprocessor performance and power optimization through self calibrated inductive voltage droop monitoring and correction
US8847777B2 (en) 2011-03-25 2014-09-30 Apple Inc. Voltage supply droop detector
JP2014052969A (ja) * 2012-09-10 2014-03-20 Renesas Electronics Corp クロック周波数制御装置、半導体装置
US9194914B2 (en) 2013-07-16 2015-11-24 Advanced Micro Devices, Inc. Power supply monitor for detecting faults during scan testing
US10060955B2 (en) * 2014-06-25 2018-08-28 Advanced Micro Devices, Inc. Calibrating power supply voltages using reference measurements from code loop executions
US9692396B2 (en) 2015-05-13 2017-06-27 Qualcomm Incorporated Ring oscillator architecture with controlled sensitivity to supply voltage
US20160370837A1 (en) * 2015-06-17 2016-12-22 Samsung Electronics Co., Ltd. First droop event mitigation by clock generation frequency staggering for core power delivery
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
US10296076B2 (en) * 2016-05-16 2019-05-21 Qualcomm Incorporated Supply voltage droop management circuits for reducing or avoiding supply voltage droops
US10642336B2 (en) * 2016-07-12 2020-05-05 Advanced Micro Devices, Inc. Clock adjustment for voltage droop
JP2018019152A (ja) * 2016-07-26 2018-02-01 ルネサスエレクトロニクス株式会社 電源制御コントローラ、半導体装置及び半導体システム
JP2018050219A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150016614A (ko) * 2011-03-21 2015-02-12 인텔 코포레이션 멀티-코어 프로세서에서의 전력 소모 관리

Also Published As

Publication number Publication date
WO2019168944A1 (en) 2019-09-06
US10627883B2 (en) 2020-04-21
EP3759571A4 (en) 2021-11-03
KR102479013B1 (ko) 2022-12-19
CN111954859A (zh) 2020-11-17
US20190265767A1 (en) 2019-08-29
JP2021515324A (ja) 2021-06-17
EP3759571A1 (en) 2021-01-06

Similar Documents

Publication Publication Date Title
KR102479013B1 (ko) 전압 레벨 및 드룹 이벤트의 온보드 모니터링
US9535774B2 (en) Methods, apparatus and system for notification of predictable memory failure
US8860502B2 (en) Method and apparatus for monitoring timing of critical paths
KR101526051B1 (ko) 열적 제어 장치 및 방법론
US9563226B2 (en) Dynamic clock regulation based on duty cycle thresholds
US10705901B2 (en) System and method to control memory failure handling on double-data rate dual in-line memory modules via suspension of the collection of correctable read errors
US10141955B2 (en) Method and apparatus for selective and power-aware memory error protection and memory management
US20050188263A1 (en) Detecting and correcting a failure sequence in a computer system before a failure occurs
US20190146567A1 (en) Processor throttling based on accumulated combined current measurements
US20160132096A1 (en) System and method for controlling idle state exits to manage di/dt issues
CN102959488B (zh) 用于控制电源电压的方法和系统
US20220019258A1 (en) Adaptive clock modulation
CN113126892A (zh) 控制存储系统方法、电子设备和计算机程序产品
KR20220150202A (ko) 메모리 칩 행 해머 위협 배압 신호 및 호스트 측 응답을 위한 방법 및 장치
US11675410B2 (en) Predicting processor power disturbances by monitoring performance characteristics
US10572183B2 (en) Power efficient retraining of memory accesses
US8762792B2 (en) Event monitor having switch matrix, separate counter, and compare circuitry
US10642342B2 (en) Predicting voltage guardband and operating at a safe limit
US20190266036A1 (en) System and Method to Control Memory Failure Handling on Double-Data Rate Dual In-Line Memory Modules
CN108647124A (zh) 一种存储跳变信号的方法及其装置
JP2014021786A (ja) コンピュータ・システム
CN117546121A (zh) 用于通过减少每周期指令数来控制多处理器核心系统中的电流供应的系统和方法
US20240211021A1 (en) Extended Power Threshold Management of Power Rails
CN112787305B (zh) Vlsi和soc的电压降管理
US9829940B2 (en) Semiconductor device, semiconductor system, and method for controlling the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
GRNT Written decision to grant