CN108647124A - 一种存储跳变信号的方法及其装置 - Google Patents

Abstract

本申请提供了一种存储跳变信号的方法，包括：监控模块检测服务器的第一信号发生跳变，并向缓冲模块发送信号跳变指示，所述信号跳变指示信号持续时间为至少一个时钟周期，所述第一信号跳变包括高电平信号变为低电平信号、低电平信号变为高电平信号；缓存模块根据所述跳变指示，缓存所述第一信号；存储控制模块将缓存后的所述第一信号存储至存储卡中。因此，本申请实施例提供的方法，能够有效的存储服务器的跳变信号，实现对关键信号的检测、存储，当服务器发生故障时，能够简单快捷的存储卡中存储的跳变信号进行分析，以实现服务器的故障排查。

Description

一种存储跳变信号的方法及其装置

技术领域

本申请涉及计算机领域，并且更具体地，涉及一种存储跳变信号的方法及其装置。

背景技术

在服务器的调试与使用过程中，有时会因为故障产生关机、宕机等问题。为了排查这些问题，调试人员需要了解故障发生时各个信号的状态。

现有技术中，调试人员可以采用示波器监控相应信号，并尝试复现该故障，查看故障发生时监控的信号是否有异常。但是这种方式效率低下。

基板管理控制器(Baseboard Management Controller，BMC)可以监控部分重要信号并记录到日志中，但是其所能记录的重要信号是有限的。

此外，现有技术还存在服务器上集成微控制单元(Microcontroller Unit，MCU)，并将带监控信号接给MCU，MCU采用中断监测的方式监控信号跳变并进行存储的设计方法。但是MCU上面需要不断加载、执行指令，该类型的设备都有程序跑死的风险。并且MCU的启动也需要一段时间，导致MCU可能在一些时候监控不到信号的跳变。

因此，现有技术不能有效存储服务器的跳变信号。

发明内容

本申请提供一种存储服务器跳变信号的方法，能够有效存储服务器的跳变信号。

一方面，提供了一种存储跳变信号的方法，包括：监控模块检测服务器的第一信号发生跳变，并向缓冲模块发送信号跳变指示，所述信号跳变指示信号持续时间为至少一个时钟周期，所述第一信号跳变包括高电平信号变为低电平信号、低电平信号变为高电平信号；缓存模块根据所述跳变指示，缓存所述第一信号；存储控制模块将缓存后的所述第一信号存储至存储卡中。

结合第一方面，在第一方面的第一种可能的实现方式中，所述检测所述服务器信号发生跳变之前，所述方法还包括：当所述服务器中的缓存模块上电时，缓存模块缓存当前信号中的第二信号。

结合第一方面及其上述实现方式，在第一方面的第二种可能的实现方式中，所述监控模块、缓冲模块、存储控制模块由时钟模块提供时钟。

结合第一方面及其上述实现方式，在第一方面的第三种可能的实现方式中，所述监控模块、缓冲模块、存储控制模块采用现场可编程门阵列FPGA实现。

第二方面，提供一种存储跳变信号的装置，包括：监控模块，所述监控模块用于检测服务器的第一信号发生跳变，并向缓冲模块发送信号跳变指示，所述信号跳变指示信号持续时间为至少一个时钟周期，所述第一信号跳变包括高电平信号变为低电平信号、低电平信号变为高电平信号；缓存模块，所述缓存模块用于根据所述跳变指示，缓存所述第一信号；存储控制模块将缓存后的所述第一信号存储至存储卡中。

结合第二方面，在第二方面的第一种可能的实现方式中，当所述服务器中的缓存模块上电时，缓存模块缓用于存当前信号中的第二信号。

结合第二方面及其上述实现方式，在第二方面的第二种可能的实现方式中，所述监控模块、缓冲模块、存储控制模块由时钟模块提供时钟。

结合第二方面及其上述实现方式，在第二方面的第三种可能的实现方式中，所述监控模块、缓冲模块、存储控制模块采用现场可编程门阵列FPGA实现。

因此，本申请实施例提供的方法，能够有效的存储服务器的跳变信号，实现对关键信号的检测、存储，当服务器发生故障时，能够简单快捷的存储卡中存储的跳变信号进行分析，以实现服务器的故障排查。

附图说明

图1是本申请一个实施例的方法的示意性流程图。

图2是本申请一个实施例的装置的示意性结构图。

图3是本申请另一实施例的装置的示意性装置图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

图1示出了本申请一个方法的示意性流程图，如图1所示，方法100包括：

步骤110，监控模块检测服务器的第一信号发生跳变，并向缓冲模块发送信号跳变指示，所述信号跳变指示信号持续时间为至少一个时钟周期，所述第一信号跳变包括高电平信号变为低电平信号、低电平信号变为高电平信号；

步骤120，缓存模块根据所述跳变指示，缓存所述第一信号；

步骤130，存储控制模块将缓存后的所述第一信号存储至存储卡中。

具体地，步骤110中，服务器所有的待监测信号接给信号跳变监控模块，该模块将这些信号转接至缓冲模块，并监控是否有信号发生跳变，即是否有信号从高电平变成低电平或从低电平变成高电平。若有信号发生跳变，则向缓冲模块发送信号跳变指示，所述信号跳变指示信号持续时间为至少一个时钟周期。

应理解，在步骤120中为检测模块检测到的任一跳变信号。

步骤130中，存储控制模块不断按照存入缓冲时的顺序将缓冲数据依次存储到存储卡，例如SD卡中。

当服务器发生故障时，关机取出SD卡，查看故障发生时的数据记录，也就可以实现故障排查工作。

因此，本申请实施例提供的方法，能够有效的存储服务器的跳变信号，实现对关键信号的检测、存储，当服务器发生故障时，能够简单快捷的存储卡中存储的跳变信号进行分析，以实现服务器的故障排查。

可选地，作为本申请一个实施例，所述检测所述服务器信号发生跳变之前，所述方法还包括：当所述服务器中的缓存模块上电时，缓存模块缓存当前信号中的第二信号。

也就是说，缓冲模块在刚刚上电时，抓取一次数据进行缓冲。此后每当收到一次跳变监控结果输出信号，即有信号发生跳变时，再抓取数据进行缓冲。

可选地，作为本申请一个实施例，所述监控模块、缓冲模块、存储控制模块采用现场可编程门阵列FPGA实现。

可选地，作为本申请一个实施例，所述监控模块、缓冲模块、存储控制模块由时钟模块提供时钟。

具体地，图2示出了本申请一个实施例的装置的示意图，如图2所示，图中包括实时时钟(英文：Real-Time Clock，简写：RTC)模块，基板管理控制器(英文：BaseboardManagement Controller，简写：BMC)模块，实时时钟(英文：Real-Time Clock，简写：RTC)模块，集成电路(英文：Integrated Circuit Inter，简写：I2C)模块、运算模块、时间寄存器模块、信号跳变监控模块、缓冲模块、存储控制模块、SD存储卡。

图中时钟模块、I2C模块、运算模块、时间寄存器、信号跳变监控模块、缓冲模块、存储控制模块都是采用FPGA实现的，RTC模块、BMC和SD卡不是采用FPGA实现的。

时钟模块给缓冲模块、I2C模块等部分提供时钟；

I2C读写寄存器模块连接到RTC上，可以读取RTC获得当前的时间；

BMC也通过I2C信号接到RTC实时时钟上，并且将复位信号接给I2C模块，在BMC读写RTC时，先通过复位信号让I2C模块处于复位状态，再访问RTC，从而避免I2C总线冲突。该设计的目的是使BMC可以通过I2C总线向RTC设置当前的时间；

I2C模块、运算模块、时间寄存器、缓冲模块依次相连。I2C模块不断从RTC中读取当前时间发给运算模块，运算模块将当前的时间数据转换为格雷码的形式，并输出到时间寄存器中；

所有的待监控信号都接给信号跳变监控模块，该模块将这些信号转接至缓冲模块，并监控是否有信号发生跳变，即是否有信号从高电平变成低电平或从低电平变成高电平。若有信号发生跳变，则发出跳变监控结果输出信号到缓冲模块，信号持续时间为1个时钟周期；

缓冲模块在刚刚上电时，抓取一次数据进行缓冲。此后每当收到一次跳变监控结果输出信号，即有信号发生跳变时，再抓取数据进行缓冲；

存储控制模块不断按照存入缓冲时的顺序将缓冲数据依次存储到SD卡中。

当服务器发生故障时，关机取出SD卡，查看故障发生时的数据记录，既可以实现故障排查工作。

发明针对现有技术不能实现对服务器故障进行高效全面的排查的问题进行创新设计。采用FPGA检测关键信号的跳变，并在跳变信号时进行一次数据存储，设计可以精确监控关键信号的变化过程，实现了对服务器关键信号状态的有效存储。方便故障后的追查。由于仅仅在信号有故障的时候存储信号，可以达到节省存储空间的效果。由于采用FPGA实现各个模块功能，其稳定性高，不会发生程序跑飞、初始化等影响导致在一些时候监控不到信号的情况。

因此，采用本发明技术方案，可以将相应模块集成到主板上并安装SD卡存储设备。当服务器出现故障时，取出SD卡，查看故障发生时的数据记录，既可以实现故障排查工作，操作便捷。

图3示出了本申请另一实施例的装置的示意性框图。如图3所示，该装置300包括：

监控模块310，所述监控模块310用于检测服务器的第一信号发生跳变，并向缓冲模块发送信号跳变指示，所述信号跳变指示信号持续时间为至少一个时钟周期，所述信号跳变包括高电平信号变为低电平信号、低电平信号变为高电平信号；

缓存模块320，所述缓存模块320用于根据所述跳变指示，缓存所述第一信号；

存储控制模块330，所述存储控制模块330用于将缓存后的所述第一信号存储至存储卡中。

可选地，作为本申请一个实施例，当所述服务器中的缓存模块上电时，缓存模块缓用于存当前信号中的第二信号。

可选地，作为本申请一个实施例，所述监控模块、缓冲模块、存储控制模块由时钟模块提供时钟。

可选地，作为本申请一个实施例，所述监控模块、缓冲模块、存储控制模块采用现场可编程门阵列FPGA实现。

应理解，图3能够实现上述图1或图2实施例描述的有益效果，为简洁起见，在此不再赘述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者第二设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种存储跳变信号的方法，其特征在于，包括：

监控模块检测服务器的第一信号发生跳变，并向缓冲模块发送信号跳变指示，所述信号跳变指示信号持续时间为至少一个时钟周期，所述第一信号跳变包括高电平信号变为低电平信号、低电平信号变为高电平信号；

缓存模块根据所述跳变指示，缓存所述第一信号；

存储控制模块将缓存后的所述第一信号存储至存储卡中。

2.根据权利要求1所述的方法，其特征在于，所述检测所述服务器信号发生跳变之前，所述方法还包括：

当所述服务器中的缓存模块上电时，缓存模块缓存当前信号中的第二信号。

3.根据权利要求1或2所述的方法，其特征在于，所述监控模块、缓冲模块、存储控制模块由时钟模块提供时钟。

4.根据权利要求1至4中任一项所述的方法，其特征在于，所述监控模块、缓冲模块、存储控制模块采用现场可编程门阵列FPGA实现。

5.一种存储跳变信号的装置，其特征在于，包括：

监控模块，所述监控模块用于检测服务器的第一信号发生跳变，并向缓冲模块发送信号跳变指示，所述信号跳变指示信号持续时间为至少一个时钟周期，所述信号跳变包括高电平信号变为低电平信号、低电平信号变为高电平信号；

缓存模块，所述缓存模块用于根据所述跳变指示，缓存所述第一信号；

存储控制模块，所述存储控制模块用于将缓存后的所述第一信号存储至存储卡中。

6.根据权利要求5所述的装置，其特征在于，当所述服务器中的缓存模块上电时，缓存模块缓用于存当前信号中的第二信号。

7.根据权利要求5或6所述的装置，其特征在于，所述监控模块、缓冲模块、存储控制模块由时钟模块提供时钟。

8.根据权利要求5至7中任一项所述的装置，其特征在于，所述监控模块、缓冲模块、存储控制模块采用现场可编程门阵列FPGA实现。