KR20200096245A - 디스플레이 및 상기 디스플레이를 포함하는 전자 기기 - Google Patents

디스플레이 및 상기 디스플레이를 포함하는 전자 기기 Download PDF

Info

Publication number
KR20200096245A
KR20200096245A KR1020207017660A KR20207017660A KR20200096245A KR 20200096245 A KR20200096245 A KR 20200096245A KR 1020207017660 A KR1020207017660 A KR 1020207017660A KR 20207017660 A KR20207017660 A KR 20207017660A KR 20200096245 A KR20200096245 A KR 20200096245A
Authority
KR
South Korea
Prior art keywords
transistor
display
oxide
function
semiconductor layer
Prior art date
Application number
KR1020207017660A
Other languages
English (en)
Inventor
케이 타카하시
코지 쿠스노키
카즈노리 와타나베
수수무 카와시마
코우헤이 토요타카
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200096245A publication Critical patent/KR20200096245A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

신규 디스플레이를 제공한다. 전류 밀도에 대하여 마이크로 발광 다이오드의 색도 변화가 작은 디스플레이를 제공한다. 정지 화상 표시 시에, 구동 회로에서의 소비전력을 저감할 수 있는 디스플레이를 제공한다. 복수의 화소는 각각 표시 소자와 마이크로 컨트롤러를 가지고, 마이크로 컨트롤러는 제 1 트랜지스터와, 삼각파 생성 회로와, 콤퍼레이터와, 스위치와, 정전류 회로를 가지고, 제 1 트랜지스터는 오프 상태가 됨으로써 화소에 기록되는 데이터에 따른 전위를 유지하는 기능을 가지고, 삼각파 생성 회로는 삼각파의 신호를 생성하는 기능을 가지고, 콤퍼레이터는 전위와 삼각파의 신호에 따른 출력 신호를 생성하는 기능을 가지고, 스위치는 출력 신호에 따라 정전류 회로를 흐르는 전류를 표시 소자에 흘릴지 여부를 제어하는 기능을 가지는 디스플레이이다.

Description

디스플레이 및 상기 디스플레이를 포함하는 전자 기기
본 발명의 일 형태는 디스플레이 및 상기 디스플레이를 포함하는 전자 기기에 관한 것이다.
근년, 마이크로 발광 다이오드(이하 마이크로 LED(LED: Light Emitting Diode))를 포함하는 디스플레이, 조명 장치가 제안되고 있다(예를 들어 특허문헌 1). 마이크로 LED를 포함하는 디스플레이는 고휘도화가 가능하기 때문에, 벽이나 책상에 영상을 투사하여 시인(視認)하는 것, 옥외에서의 시인성이 향상되는 것 등의 이점이 있어, 차세대 디스플레이로서 연구개발이 활발하다.
마이크로 LED는 전류 밀도에 비례하여 휘도가 변화된다. 마이크로 LED는 전류 밀도에 대하여 색도가 약간 변화된다. 특허문헌 2에는 마이크로 LED에 대하여 펄스폭 변조(PWM: Pulse Width Modulation) 제어를 수행하는 구성에 대하여 개시(開示)되어 있다. PWM 제어를 수행하여 구동함으로써 양호한 색도 및 원하는 휘도를 얻을 수 있게 된다.
미국 특허출원공개공보 US2014/0367705호 미국 특허출원공개공보 US2010/0102752호
마이크로 LED에 대하여 PWM 제어로 휘도의 제어를 수행하는 구성은 양호한 색도로 표시를 수행하는 데 유효하다. 하지만 정지 화상 등의 표시를 수행하는 경우에도 구동 회로를 계속 동작시킬 필요가 있다.
본 발명의 일 형태는 신규 디스플레이 및 상기 디스플레이를 포함하는 전자 기기를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 정지 화상 표시 시에, 소비전력의 저감을 위하여 구동 회로의 동작을 정지하여도, 전류 밀도에 대하여 마이크로 발광 다이오드의 색도 변화가 작은 디스플레이를 제공하는 것을 과제 중 하나로 한다.
또한 본 발명의 일 형태는 반드시 상기 과제 모두를 해결할 필요는 없고, 적어도 하나의 과제를 해결할 수 있는 것이면 좋다. 또한 상기 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 이들 이외의 과제는 명세서, 청구범위, 도면 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 청구범위, 도면 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 복수의 화소를 가지고, 화소는 표시 소자와 마이크로 컨트롤러를 가지고, 표시 소자는 마이크로 발광 다이오드를 가지고, 마이크로 컨트롤러는 제 1 트랜지스터와, 삼각파 생성 회로와, 콤퍼레이터와, 스위치와, 정전류 회로를 가지고, 제 1 트랜지스터는 오프 상태가 됨으로써 화소에 기록되는 데이터에 따른 전위를 유지하는 기능을 가지고, 삼각파 생성 회로는 삼각파의 신호를 생성하는 기능을 가지고, 콤퍼레이터는 전위와 삼각파의 신호에 따른 출력 신호를 생성하는 기능을 가지고, 스위치는 출력 신호에 따라 정전류 회로를 흐르는 전류를 표시 소자에 흘릴지 여부를 제어하는 기능을 가지는 디스플레이이다.
본 발명의 일 형태는 복수의 화소와 삼각파 생성 회로를 가지고, 화소는 표시 소자와 마이크로 컨트롤러를 가지고, 삼각파 생성 회로는 삼각파의 신호를 생성하는 기능과 화소에 삼각파의 신호를 출력하는 기능을 가지고, 표시 소자는 마이크로 발광 다이오드를 가지고, 마이크로 컨트롤러는 제 1 트랜지스터와, 콤퍼레이터와, 스위치와, 정전류 회로를 가지고, 제 1 트랜지스터는 오프 상태가 됨으로써 화소에 기록되는 데이터에 따른 전위를 유지하는 기능을 가지고, 콤퍼레이터는 전위와 삼각파의 신호에 따른 출력 신호를 생성하는 기능을 가지고, 스위치는 출력 신호에 따라 정전류 회로를 흐르는 전류를 표시 소자에 흘릴지 여부를 제어하는 기능을 가지는 디스플레이이다.
본 발명의 일 형태에 있어서, 제 1 트랜지스터는 채널 형성 영역을 가지는 제 1 반도체층을 가지고, 제 1 반도체층은 산화물 반도체를 가지는 디스플레이가 바람직하다.
본 발명의 일 형태에 있어서, 콤퍼레이터 및 스위치는 제 2 트랜지스터를 가지고, 제 2 트랜지스터는 채널 형성 영역을 가지는 제 2 반도체층을 가지고, 제 2 반도체층은 실리콘을 가지는 디스플레이가 바람직하다.
본 발명의 일 형태에 있어서, 정전류 회로는 제 3 트랜지스터와 제 4 트랜지스터를 가지고, 제 3 트랜지스터는 채널 형성 영역을 가지는 제 3 반도체층을 가지고, 제 3 반도체층은 산화물 반도체를 가지고, 제 4 트랜지스터는 채널 형성 영역을 가지는 제 4 반도체층을 가지고, 제 4 반도체층은 실리콘을 가지는 디스플레이가 바람직하다.
본 발명의 일 형태에 있어서, 마이크로 발광 다이오드는 갈륨 질화물 및 인듐·질화 갈륨 화합물을 가지는 활성층 및 클래드층을 포함하는 소자인 디스플레이가 바람직하다.
본 발명의 일 형태는 상기 디스플레이를 포함하는 전자 기기이다.
또한 그 외의 본 발명의 일 형태에 대해서는 이하의 실시형태에서의 설명 및 도면에 기재되어 있다.
본 발명의 일 형태로 하면 신규 디스플레이 및 상기 디스플레이를 포함하는 전자 기기를 제공할 수 있다. 또는 본 발명의 일 형태로 하면 정지 화상 표시 시에, 소비전력의 저감을 위하여 구동 회로의 동작을 정지하여도, 전류 밀도에 대하여 마이크로 발광 다이오드의 색도 변화가 작은 디스플레이를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 이들 이외의 효과는 명세서, 청구범위, 도면 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 청구범위, 도면 등의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1은 디스플레이의 구성예를 설명하는 블록도 및 회로도.
도 2는 디스플레이의 구성예를 설명하는 파형도.
도 3은 디스플레이의 구성예를 설명하는 블록도 및 회로도.
도 4는 디스플레이의 구성예를 설명하는 회로도.
도 5는 디스플레이의 구성예를 설명하는 회로도.
도 6은 디스플레이의 구성예를 설명하는 회로도.
도 7은 디스플레이의 구성예를 설명하는 회로도.
도 8은 디스플레이의 구성예를 설명하는 회로도.
도 9는 반도체 장치의 단면 구조를 설명하는 도면.
도 10은 디스플레이의 실장예(實裝例)를 설명하는 도면.
도 11은 DOSRAM의 구성예를 나타내는 단면도.
도 12는 디스플레이의 응용예를 설명하는 도면.
도 13은 디스플레이의 응용예를 설명하는 도면.
이하에서, 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 본 명세서 등에서 '제 1', '제 2', '제 3'이라는 서수사는 구성요소의 혼동을 피하기 위하여 붙인 것이다. 따라서 구성요소의 개수를 한정하는 것이 아니다. 또한 구성요소의 순서를 한정하는 것이 아니다. 또한 예를 들어, 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성요소가 다른 실시형태 또는 청구범위에서 "제 2"로 언급된 구성요소가 될 수도 있다. 또한 예를 들어, 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성요소가 다른 실시형태 또는 청구범위에서 생략될 수도 있다.
또한 도면에서 동일한 요소 또는 같은 기능을 가지는 요소, 동일한 재질의 요소, 또는 동시에 형성되는 요소 등에는 동일한 부호를 붙이는 경우가 있고, 이의 반복적인 설명은 생략하는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태에 따른 디스플레이의 구성예에 대하여 설명한다.
도 1의 (A)는 본 발명의 일 형태의 디스플레이의 블록도이다. 도 1의 (A)에 도시된 디스플레이(10)는 게이트 드라이버(13), 소스 드라이버(14), 전원 회로(15), 및 표시부(11)를 가진다. 표시부(11)는 복수의 화소(20)를 가진다.
게이트 드라이버(13)는 화소(20)를 구동하기 위한 신호, 예를 들어 주사 신호를 배선(GL)에 출력하는 기능을 가진다. 소스 드라이버(14)는 화소(20)를 구동하기 위한 신호, 예를 들어 화소 데이터(화상 데이터, 비디오 데이터라고도 함)를 배선(SL)에 출력하는 기능을 가진다. 전원 회로(15)는 화소(20)를 구동하기 위한 전원 전압, 예를 들어 전압(VDD)을 배선(VL)에 출력하는 기능을 가진다.
도 1의 (B)는 도 1의 (A)에 도시된 화소(20)의 구성을 설명하기 위한 도면이다. 화소(20)는 마이크로 컨트롤러(30) 및 표시 소자(90)를 가진다.
마이크로 컨트롤러(30)는 배선(SL), 배선(GL), 및 배선(VL)에 접속된다. 배선(SL)은 화상 데이터를 화소(20)에 전송하는 기능을 가지는 배선이다. 배선(GL)은 화소 데이터를 화소에 기록 또는 유지시키기 위한 주사 신호를 전송하는 기능을 가지는 배선이다. 배선(VL)은 전원 전압(VDD)을 화소(20)에 전송하는 기능을 가지는 배선이다.
표시 소자(90)는 마이크로 LED이다. 마이크로 LED는 예를 들어, 한 변이 10μm 내지 100μm 정도의 발광 다이오드이다. 표시 소자(90)가 가지는 발광 다이오드에는 무기 재료, 예를 들어 갈륨 질화물 및 인듐·질화 갈륨 화합물을 사용할 수 있다. 상기 구성으로 함으로써 유기 재료를 사용한 표시 소자에 비하여 장수명화를 도모할 수 있다. 표시 소자(90)가 가지는 발광 다이오드는 자발광 소자이고 우수한 흑색 표시의 실현이 가능하기 때문에, 콘트라스트 비가 양호한 디스플레이로 할 수 있다. 또한 표시 소자(90)는 적, 녹, 청와 같은, 다른 파장의 광을 사출할 수 있기 때문에, 컬러 필터나 편광판이 필요 없는 컬러 표시를 저소비전력으로 실현할 수 있다.
또한 표시 소자(90)는 출력 전류에 대한 고속 응답이 가능하기 때문에, 화소에 정전류 회로를 제공하여 듀티 구동을 수행하는 시간 계조 방식을 채용할 수 있다. 그러므로 표시 소자(90)에 대하여 펄스폭 변조 제어를 수행하여 구동할 수 있어, 양호한 색도와 원하는 휘도를 얻을 수 있다.
또한 표시 소자(90)는 유기 재료를 사용한 표시 소자에 비하여 발광 효율이 높기 때문에, 옥외에서의 시인성이 양호한 디스플레이로 할 수 있다. 또한 표시 소자(90)는 휘도를 매우 높게 할 수 있기 때문에, 조명으로서의 이용이 가능하다.
마이크로 컨트롤러(30)는 표시 소자(90)에 대하여, 입력되는 화소 데이터에 따른 PWM 제어에 의한 계조 표시를 수행하는 기능을 가진다. 마이크로 컨트롤러(30)는 화소 데이터를 유지하는 기능을 가진다. 마이크로 컨트롤러(30)가 화소 데이터를 유지하는 기능을 가짐으로써, 마이크로 컨트롤러(30)에서 화소 데이터를 유지하고 있는 기간에, 화소 데이터를 출력하는 기능을 가지는 회로, 예를 들어 소스 드라이버(14)의 기능을 간헐적으로 정지시키는 것이 가능하게 된다.
마이크로 컨트롤러(30)는 화소 데이터에 따라 듀티비가 다른 신호를 생성하기 위한 회로를 가진다. 마이크로 컨트롤러(30)는 스위치 및 정전류 회로를 가진다. 마이크로 컨트롤러(30)는 내부에서 생성한 신호에 따라 스위치의 온(on) 또는 오프(off)를 제어하는 기능을 가진다. 마이크로 컨트롤러(30)는 스위치를 간헐적으로 온으로 함으로써, 정전류 회로에서 생성한 전류(Iled)를 표시 소자(90)에 흘리는 기능을 가진다. 상기 구성으로 함으로써 발광 소자 LED마다 다른 PWM 제어를 수행할 수 있기 때문에, 양호한 색도 및 원하는 휘도를 얻을 수 있다.
본 발명의 일 형태의 구성으로 함으로써, 정지 화상 표시 시 등, 화소 데이터의 반복적인 기록이 필요 없는 기간에 소스 드라이버(14)의 동작을 정지시켜 소비전력의 저감을 도모할 수 있고, 또한 발광 다이오드인 표시 소자(90)에 대하여 PWM 제어를 수행하는 것이 가능하게 되기 때문에, 색도 변화가 작은 디스플레이로 할 수 있다.
도 1의 (C)는 도 1의 (B)에 도시된 마이크로 컨트롤러(30)의 구성예를 설명하기 위한 도면이다. 마이크로 컨트롤러(30)는 트랜지스터(31), 용량 소자(32), 삼각파 생성 회로(33), 콤퍼레이터(34), 정전류 회로(35), 및 스위치(36)를 가진다.
트랜지스터(31)의 소스 및 드레인 중 한쪽은 배선(SL)에 접속된다. 트랜지스터(31)의 게이트는 배선(GL)에 접속된다. 트랜지스터(31)의 소스 및 드레인 중 다른 쪽은 콤퍼레이터(34)의 비반전 입력 단자에 접속된다. 도 1의 (C)에 도시된 바와 같이, 트랜지스터(31)의 소스 및 드레인 중 다른 쪽과 콤퍼레이터(34)의 비반전 입력 단자가 접속되는 노드를 노드(VS)라고 한다. 노드(VS)에는 용량 소자(32)가 접속된다. 용량 소자(32)는 노드(VS)에서의 전하 유지 특성을 높이기 위한 것이며, 생략될 수 있다.
트랜지스터(31)는 오프 시에 소스와 드레인 사이를 흐르는 전류(오프 전류)가 낮은 것이 바람직하다. 오프 전류가 매우 낮은 트랜지스터를 사용함으로써, 노드(VS)의 전위, 즉 화소(20)에 기록된 화소 데이터에 따른 전위를 장시간 유지할 수 있다. 그러므로 트랜지스터(31)를 샘플&홀드 회로로서 기능시킬 수 있다. 상기 트랜지스터(31)에는, 예를 들어 금속 산화물을 채널 형성 영역에 사용한 트랜지스터(이하 OS 트랜지스터)를 사용할 수 있다. 금속 산화물로서는 In과, Zn과, M(M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가진다. OS 트랜지스터에 대해서는 이하의 실시형태에서 자세히 설명한다.
삼각파 생성 회로(33)는 PWM 제어를 수행하기 위한 삼각파를 출력하는 기능을 가진다. 삼각파 생성 회로(33)는 콤퍼레이터(34)의 반전 입력 단자에 접속된다. 도 1의 (C)에 도시된 바와 같이, 삼각파 생성 회로(33)와 콤퍼레이터(34)의 반전 입력 단자가 접속되는 노드를 노드(VT)라고 한다.
콤퍼레이터(34)는 비교 회로로서 기능한다. 비반전 입력 단자는 트랜지스터(31)의 소스 및 드레인 중 한쪽, 즉 노드(VS)와 접속되어, 노드(VS)의 전위가 공급된다. 반전 입력 단자는 삼각파 생성 회로(33)의 삼각파를 공급하는 배선, 즉 노드(VT)와 접속되어, 노드(VT)의 전위가 공급된다. 출력 단자는 노드(VS)의 전위와 노드(VT)의 전위의 대소 관계를 변화시키는 전위(VPWM)를 출력한다. 즉 콤퍼레이터(34)는 마이크로 컨트롤러(30)에 유지된 화소 데이터에 따른 전위와 삼각파의 신호에 따른 출력 신호를 생성한다.
정전류 회로(35)는 정전류원으로서 기능하는 회로이다. 정전류 회로(35)는 배선(VL)에 접속된다. 정전류 회로(35)는 스위치(36)와 직렬로 접속된다. 정전류 회로(35)는 외부로부터 정전류를 흘리기 위한 데이터를 기록하여 유지시킨 상태로 하고 정전류를 흘리는 구성으로 하여도 좋고, 내부에서 전위를 생성하고 상기 전위에 따른 정전류를 흘리는 구성으로 하여도 좋다.
스위치(36)는 정전류 회로(35)가 흘리는 전류를 표시 소자(90)에 흘리는 전류(Iled)로서 흘릴지 여부를 온 또는 오프로 제어하는 스위치로서 기능한다. 스위치(36)의 온 또는 오프는 콤퍼레이터(34)의 출력 단자의 신호에 의하여 제어된다.
삼각파 생성 회로(33), 콤퍼레이터(34), 스위치(36), 및 정전류 회로(35)를 구성하는 트랜지스터에는 실리콘을 채널 형성 영역에 사용한 트랜지스터(Si 트랜지스터)를 사용하는 것이 바람직하다. Si 트랜지스터로서는 단결정 실리콘을 반도체층에 가지는 트랜지스터를 들 수 있다. Si 트랜지스터는 OS 트랜지스터에 비하여 온 시에 소스와 드레인 사이를 흐르는 전류(온 전류)가 크다. Si 트랜지스터는 PWM 제어와 같은 동작의 고속 전환이 요구되는 스위치(36) 등의 회로에 적용하는 것에 적합하다. 다만 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 삼각파 생성 회로(33), 콤퍼레이터(34), 스위치(36), 및 정전류 회로(35)를 구성하는 트랜지스터를 OS 트랜지스터로 하여도 좋다.
삼각파 생성 회로(33), 콤퍼레이터(34), 스위치(36), 및 정전류 회로(35)를 구성하는 트랜지스터를 Si 트랜지스터로 함으로써, 트랜지스터(31)를 구성하는 OS 트랜지스터를 적층시키는 구성으로 할 수 있다. 상기 구성으로 함으로써 마이크로 컨트롤러(30)를 구성하는 회로의 배치 면적을 축소할 수 있다.
또한 상술한 정전류 회로(35)에는, 외부로부터 정전류를 흘리기 위한 데이터를 기록하고 유지시키기 위하여 오프 전류가 낮은 OS 트랜지스터를 사용하는 구성이 바람직하다. 상기 구성으로 함으로써 Si 트랜지스터와 OS 트랜지스터가 적층되므로 회로의 배치 면적의 축소를 도모할 수 있고, 이 외에도 트랜지스터 수를 삭감할 수 있어 바람직하다.
도 2는 도 1의 (A) 내지 (C)에서 설명한 본 발명의 일 형태의 디스플레이의 동작을 설명하기 위한 파형도이다. 도 2에서는 도 1의 (C)에 도시된 배선(SL), 배선(GL), 노드(VS), 노드(VT), 콤퍼레이터(34)의 출력 단자의 전위(VPWM)의 각 파형을 도시하였다.
도 2에 도시된 바와 같이, 배선(SL)에는 각 행의 화소에 공급하는 화소 데이터에 상당하는 전위가 공급된다. 노드(VS)에는 화소 데이터에 상당하는 전위가 유지된다. 노드(VS)에 유지된 전위는 배선(GL)을 L레벨로 함으로써 계속 유지된다. 노드(VT)에는 일정한 진폭 전압 및 주파수의 삼각파에 의한 전위가 공급된다. 노드(VS) 및 노드(VT)에서의 전위의 대소 관계에 따라 전위(VPWM)의 변화에 의한 펄스폭(듀티)가 결정된다. 노드(VS)에 유지된 전위는 배선(GL)을 H레벨로 함으로써 경신된다. 노드(VS)에 유지되는 전위가 경신됨으로써 전위(VPWM)가 변화된다. 전위(VPWM)가 변화되고 설정한 간격으로 주기적으로 전류(Iled)가 흐름으로써 원하는 계조로 전환할 수 있다.
본 발명의 일 형태의 구성으로 함으로써, 정지 화상 표시 시 등, 화소 데이터의 반복적인 기록이 필요 없는 기간에 소스 드라이버(14)의 동작을 정지시켜도 화소(20)에서의 PWM 제어에 따른 계조 표시를 수행할 수 있다. 그러므로 소비전력의 저감을 도모할 수 있고, 또한 색도 변화가 작은 디스플레이로 할 수 있다.
또한 본 발명의 일 형태는 도 1의 (A) 내지 (C)에서 설명한 구성에 한정되지 않는다. 다른 구성으로서 도 3의 (A) 내지 (C)의 구성으로 할 수도 있다.
도 3의 (A)에 도시된 디스플레이(10A)는 게이트 드라이버(13), 소스 드라이버(14), 전원 회로(15), 표시부(11), 삼각파 생성 회로(16)를 가진다. 즉 도 3의 (A)는 도 1의 (A) 내지 (C)에서 설명한 삼각파 생성 회로(33)를 표시부(11) 외에 배치하고 삼각파 생성 회로(16)로 하는 구성에 상당한다. 표시부(11)는 복수의 화소(20A)를 가진다.
도 3의 (B)는 도 3의 (A)에 도시된 화소(20A)의 구성을 설명하기 위한 도면이다. 화소(20A)는 마이크로 컨트롤러(30A) 및 표시 소자(90)를 가진다. 마이크로 컨트롤러(30A)는 배선(SL), 배선(GL), 배선(VL), 배선(TL)에 접속된다. 배선(TL)은 삼각파 생성 회로(33D)가 생성하는 삼각파를 전송하는 기능을 가지는 배선이다.
도 3의 (C)는 도 3의 (B)에 도시된 마이크로 컨트롤러(30A)의 구성예를 설명하기 위한 도면이다. 마이크로 컨트롤러(30A)는 트랜지스터(31), 용량 소자(32), 콤퍼레이터(34), 정전류 회로(35), 및 스위치(36)를 가진다. 즉 도 3의 (C)는 도 1의 (C)에서 설명한 삼각파 생성 회로(33)가 삭감된 구성에 상당한다. 마이크로 컨트롤러(30A)에서, 삼각파는 배선(TL)을 통하여 공급된다.
또한 본 발명의 일 형태는 도 3의 (A) 내지 (C)에서 설명한 구성에 한정되지 않는다. 다른 구성으로서 도 4의 (A) 및 (B)의 구성으로 할 수도 있다.
도 4의 (A)는 디스플레이의 화소(20B)의 구성을 설명하기 위한 도면인데, 3개의 표시 소자(90_R, 90_G, 90_B)의 각각에 공급하는 전류(Iled_R, Iled_G, Iled_B)를 하나의 마이크로 컨트롤러(30B)로 제어하는 구성을 도시한 것이다. 마이크로 컨트롤러(30B)는 배선(SL), 배선(GL_R), 배선(GL_G), 배선(GL_B), 배선(VL)에 접속된다. 배선(GL_R), 배선(GL_G), 배선(GL_B)은 배선(SL)에 공급되는 화소 데이터를 상이한 타이밍에서 마이크로 컨트롤러(30B)에 기록하기 위한 신호가 공급되는 배선이다.
도 4의 (B)는 도 4의 (A)에 도시된 마이크로 컨트롤러(30B)의 구성예를 설명하기 위한 도면이다. 마이크로 컨트롤러(30B)는 도 1의 (C)에서 설명한 각 구성요소, 삼각파 생성 회로(33) 외에, 트랜지스터(31_R, 31_G, 31_B), 용량 소자(32), 콤퍼레이터(34), 정전류 회로(35), 및 스위치(36)를 가진다. 트랜지스터(31_R, 31_G, 31_B)에는 배선(GL_R), 배선(GL_G), 배선(GL_B)에 의하여 상이한 타이밍에서 화소 데이터를 기록하기 위한 신호가 공급된다. 그리고 마이크로 컨트롤러(30B) 내의 각기 다른 노드(VS_R, VS_G, VS_B)에 화소 데이터를 유지함으로써, 각색에 대응하는 표시 소자(90)에 각기 다른 PWM 제어(VPWM_R, VPWM_G, VPWM_B)를 실시할 수 있다.
또한 본 발명의 일 형태는 도 4의 (A) 및 (B)에서 설명한 구성에 한정되지 않는다. 다른 구성으로서 도 5의 (A) 및 (B)의 구성으로 할 수도 있다.
도 5의 (A)는 디스플레이의 화소(20C)의 구성을 설명하기 위한 도면인데, 3개의 표시 소자(90_R, 90_G, 90_B)의 각각에 공급하는 전류(Iled_R, Iled_G, Iled_B)를 하나의 마이크로 컨트롤러(30C)로 제어하는 구성을 도시한 것이다. 마이크로 컨트롤러(30C)는 배선(GL), 배선(SL_R), 배선(SL_G), 배선(SL_B), 배선(VL)에 접속된다. 배선(SL_R), 배선(SL_G), 배선(SL_B)은 배선(GL)을 H레벨로 하는 타이밍에서 각기 다른 화소 데이터를 마이크로 컨트롤러(30C)에 기록하기 위한 배선이다.
도 5의 (B)는 도 5의 (A)에 도시된 마이크로 컨트롤러(30C)의 구성예를 설명하기 위한 도면이다. 마이크로 컨트롤러(30C)는 도 1의 (C)에서 설명한 각 구성요소, 삼각파 생성 회로(33) 외에, 복수의 트랜지스터(31_R, 31_G, 31_B), 용량 소자(32), 콤퍼레이터(34), 정전류 회로(35), 및 스위치(36)를 가진다. 트랜지스터(31_R, 31_G, 31_B)에는 배선(GL)에 의하여 같은 타이밍에서 배선(SL_R), 배선(SL_G), 배선(SL_B)으로부터 화소 데이터를 기록하기 위한 신호가 공급된다. 그리고 마이크로 컨트롤러(30C) 내의 각기 다른 노드(VS_R, VS_G, VS_B)에 화소 데이터를 유지함으로써, 각색에 대응하는 표시 소자(90)에 각기 다른 PWM 제어(VPWM_R, VPWM_G, VPWM_B)를 실시할 수 있다.
다음으로 도 1의 (C) 등에서 설명한 정전류 회로(35)의 구성예에 대하여, 도 6의 (A), (B) 및 도 7의 (A), (B)를 사용하여 설명한다.
도 6의 (A)에는 OS 트랜지스터를 사용한 정전류 회로(35A)의 구성예를 나타내었다. 도 6의 (A)에는 OS 트랜지스터로 구성되는 트랜지스터(41), Si 트랜지스터로 구성되는 p채널형 트랜지스터(42), 및 용량 소자(43)를 도시하였다. 배선(GLP)에는 트랜지스터(41)의 온 또는 오프를 제어하는 신호가 공급된다. 배선(SLP)에는 노드(MN)에 유지하기 위한 신호가 공급된다. 노드(MN)는 유지하는 신호의 전위에 따라 트랜지스터(42)를 흐르는 Iled를 생성한다. 용량 소자(43)는 노드(MN)에 공급되는 전하를 유지한다. 트랜지스터(41)를 오프 전류가 낮은 OS 트랜지스터로 함으로써, 노드(MN)의 누설 전류로 인한 전위의 변동을 억제할 수 있다.
도 6의 (B)에는 OS 트랜지스터를 사용한 정전류 회로(35B)의 구성예를 나타내었다. 도 6의 (B)에는 OS 트랜지스터로 구성되는 트랜지스터(44) 및 트랜지스터(45), Si 트랜지스터로 구성되는 p채널형 트랜지스터(46) 및 트랜지스터(47), 및 용량 소자(48)를 도시하였다. 배선(GLP)에는 트랜지스터(44) 및 트랜지스터(45)의 온 또는 오프를 제어하는 신호가 공급된다. 배선(SLP)에는 노드(MN)에 유지하기 위한 신호가 공급된다. 노드(MN)는 유지하는 신호의 전위에 따라 트랜지스터(46)를 흐르는 Iled를 생성한다. 용량 소자(48)는 노드(MN)에 공급되는 전하를 유지한다. 트랜지스터(44) 및 트랜지스터(45)를 오프 전류가 낮은 OS 트랜지스터로 함으로써, 노드(MN)의 누설 전류로 인한 전위의 변동을 억제할 수 있다. 또한 도 6의 (B)의 구성에서 트랜지스터(46) 및 트랜지스터(47)는 커런트 미러를 구성한다. 그러므로 전류 프로그래밍 방식에 의한 데이터의 기록을 수행할 수 있어, 화소들 간의 트랜지스터 특성의 편차의 영향을 받기 어렵게 할 수 있다.
도 7의 (A), (B)에는 Si 트랜지스터를 사용한 정전류 회로의 구성예를 나타내었다. 도 7의 (A)에 도시된 정전류 회로(35C)에서는, Si 트랜지스터로 구성되는 복수의 트랜지스터로 밴드갭 기준 회로(51) 및 연산 증폭기(52) 등을 구성한다. 밴드갭 기준 회로(51)에 의하여 내부에서 전위(Vc)를 생성하여 전류(Iled)를 생성한다. 도 7의 (A)의 구성은 외부로부터 전위(Vc)를 공급하는 구성으로 함으로써, 도 7의 (B)에 도시된 정전류 회로(35D)와 같이, 밴드갭 기준 회로(51)를 생략할 수 있다.
다음으로 도 1의 (C) 등에서 설명한 트랜지스터(31)의 다른 구성예에 대하여 도 8의 (A), (B)를 사용하여 설명한다.
도 8의 (A)에 도시된 마이크로 컨트롤러(30)가 가지는 트랜지스터(31_DG)는 트랜지스터에 백 게이트를 제공한 구성을 가진다. 상기 백 게이트는 프런트 게이트와 전기적으로 접속되어 있고, 온 전류를 높게 하는 효과를 가진다. 또한 도 8의 (B)에 도시된 마이크로 컨트롤러(30)가 가지는 트랜지스터(31_BG)와 같이, 백 게이트에 프런트 게이트와 다른 정전위(VBG)를 공급할 수 있는 구성으로 하여도 좋다. 상기 구성으로 함으로써 트랜지스터의 문턱 전압을 제어할 수 있다. 또한 트랜지스터가 백 게이트를 가지는 구성은 본 실시형태에서의 다른 회로, 예를 들어 정전류 회로에도 유효하다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 설명한 OS 트랜지스터의 자세한 사항에 대하여 설명한다.
OS 트랜지스터에 사용하는 반도체 재료로서는 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는, 인듐을 포함하는 산화물 반도체 등이고, 예를 들어, 후술하는 CAAC-OS 또는 CAC-OS 등을 사용할 수 있다. CAAC-OS는 결정을 구성하는 원자가 안정적이고, 신뢰성을 중시하는 트랜지스터 등에 적합하다. 또한 CAC-OS는 이동도 특성이 높기 때문에 고속 구동을 수행하는 트랜지스터 등에 적합하다.
OS 트랜지스터는 에너지 갭이 크기 때문에, 매우 낮은 오프 전류 특성을 나타낸다. 또한 OS 트랜지스터는 임팩트 이온화, 애벌란시(avalanche) 항복, 및 단채널 효과 등이 일어나지 않는 등, Si 트랜지스터와는 상이한 특징을 가지고, 신뢰성이 높은 회로를 형성할 수 있다.
OS 트랜지스터가 가지는 반도체층은, 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다.
반도체층을 구성하는 산화물 반도체가 In-M-Zn계 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비로서, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한 성막되는 반도체층의 원자수비는 각각, 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층으로서는 캐리어 밀도가 낮은 산화물 반도체를 사용한다. 예를 들어 반도체층에는 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더욱 바람직하게는 1×1011/cm3 이하, 더욱더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상인 산화물 반도체를 사용할 수 있다. 이러한 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부른다. 상기 산화물 반도체는, 결함 준위 밀도가 낮고, 안정된 특성을 가지는 산화물 반도체라고 할 수 있다.
또한 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 것을 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 산화물 반도체에 14족 원소의 하나인 실리콘이나 탄소가 포함되면, 산소 결손이 증가되어, n형화된다. 그러므로 반도체층에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 알칼리 금속 및 알칼리 토금속은 산화물 반도체와 결합하면 캐리어를 생성하는 경우가 있고, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 그러므로 반도체층에서의 알칼리 금속 또는 알칼리 토금속의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 반도체층을 구성하는 산화물 반도체에 질소가 포함되어 있으면, 캐리어인 전자가 생김으로써 캐리어 밀도가 증가되어 n형화되기 쉽다. 이 결과, 질소가 포함된 산화물 반도체가 사용된 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 반도체층에서의 질소 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)는 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
또한 반도체층은 예를 들어 비단결정 구조이어도 좋다. 비단결정 구조는 예를 들어 c축으로 배향된 결정을 가지는 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor), 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조에서, 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC-OS는 결함 준위 밀도가 가장 낮다.
비정질 구조의 산화물 반도체막은, 예를 들어 원자 배열이 무질서하며 결정 성분을 가지지 않는다. 또는 비정질 구조의 산화물막은 예를 들어 완전한 비정질 구조이며, 결정부를 가지지 않는다.
또한 반도체층이 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 포함하는 단층 구조 또는 적층 구조를 가지는 경우가 있다.
이하에서는, 비단결정의 반도체층의 일 형태인 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란 예를 들어 산화물 반도체를 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한 이하에서는 산화물 반도체에서, 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합한 상태를 모자이크상 또는 패치상이라고도 한다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란 인듐 산화물(이하 InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하 InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하 GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하 GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리됨으로써 모자이크상이 되고, 모자이크상의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하 클라우드상이라고도 함)이다.
즉 CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합되는 구성을 가지는 복합 산화물 반도체이다. 또한 본 명세서에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을, 제 1 영역은 제 2 영역과 비교하여 In의 농도가 높은 것으로 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수임)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조는, 복수의 IGZO의 나노 결정이 c축 배향을 가지고 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편 CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란 In, Ga, Zn, 및 O를 포함한 재료 구성에서, 일부에 Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역과 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크상으로 무작위로 분산되는 구성을 말한다. 따라서 CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어 In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는, 명확한 경계를 관찰할 수 없는 경우가 있다.
또한 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어 있는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크상으로 무작위로 분산되는 구성을 말한다.
CAC-OS는 예를 들어 기판을 가열하지 않는 조건하에서 스퍼터링법에 의하여 형성할 수 있다. 또한 CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉 X선 회절 측정으로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한 CAC-OS는, 프로브 직경이 1nm의 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역과, 상기 링 영역에 복수의 휘점이 관측된다. 따라서 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과 상이한 성질을 가진다. 즉 CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크상인 구조를 가진다.
여기서 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 발현된다. 따라서 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편 GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉 GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써 누설 전류가 억제되어 양호한 스위칭 동작을 실현할 수 있다.
따라서 CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서 CAC-OS는 다양한 반도체 장치의 구성 재료로서 적합하다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 Si 트랜지스터와 OS 트랜지스터의 적층 구조를 가지는 마이크로 컨트롤러(30)에 적용할 수 있는 반도체 장치(900)의 단면 구성예에 대하여 도면을 사용하여 설명한다. 또한 본 실시형태에서 설명하는 단면 구성예는 상기 실시형태에서 설명한 정전류 회로에도 적용할 수 있다.
<반도체 장치(900)의 단면 구성예>
도 9에 반도체 장치(900)의 일부의 단면을 도시하였다. 도 9에 도시된 반도체 장치(900)에서는 기판(231) 위에 층(300) 및 층(301)이 적층되어 있다. 도 9에서는 기판(231)으로서 단결정 반도체 기판(예를 들어 단결정 실리콘 기판)을 사용하는 경우를 도시하였다. 층(300)에 포함되는 트랜지스터는 소스, 드레인, 및 채널이 기판(231)의 일부에 형성된다. 또한 층(301)에는 박막 트랜지스터(예를 들어 OS 트랜지스터)가 포함된다.
[층(300)]
도 9에서 층(300)은 기판(231) 위에 트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c)를 가진다. 도 9에서는 트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c)의 채널 길이 방향의 단면을 도시하였다.
상술한 바와 같이, 트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c)의 채널은 기판(231)의 일부에 형성된다. 집적 회로에 고속 동작이 요구되는 경우에는 기판(231)으로서 단결정 반도체 기판을 사용하는 것이 바람직하다.
트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c)는 소자 분리층(232)에 의하여 각각 전기적으로 분리된다. 소자 분리층의 형성은 LOCOS(Local Oxidation of Silicon)법이나, STI(Shallow Trench Isolation)법 등을 사용할 수 있다.
또한 트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c) 위에 절연층(234), 절연층(235), 절연층(237)이 제공되고, 절연층(237) 내에 전극(238)이 매설되어 있다. 전극(238)은 콘택트 플러그(236)를 통하여 트랜지스터(233a)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다.
또한 전극(238) 및 절연층(237) 위에, 절연층(239), 절연층(240), 및 절연층(241)이 제공되고, 절연층(239), 절연층(240), 및 절연층(241) 내에 전극(242)이 매설되어 있다. 전극(242)은 전극(238)과 전기적으로 접속된다.
또한 전극(242) 및 절연층(241) 위에 절연층(243) 및 절연층(244)이 제공되고, 절연층(243) 및 절연층(244) 내에 전극(245)이 매설되어 있다. 전극(245)은 전극(242)과 전기적으로 접속된다.
또한 전극(245) 및 절연층(244) 위에 절연층(246) 및 절연층(247)이 제공되고, 절연층(246) 및 절연층(247) 내에 전극(249)이 매설되어 있다. 전극(249)은 전극(245)과 전기적으로 접속된다.
또한 전극(249) 및 절연층(247) 위에 절연층(248) 및 절연층(250)이 제공되고, 절연층(248) 및 절연층(250) 내에 전극(251)이 매설되어 있다. 전극(251)은 전극(249)과 전기적으로 접속된다.
[층(301)]
층(301)은 층(300) 위에 제공된다. 도 9에서 층(301)은 트랜지스터(368a), 트랜지스터(368b), 용량 소자(369a), 및 용량 소자(369b)를 가진다. 도 9에서는 트랜지스터(368a) 및 트랜지스터(368b)의 채널 길이 방향의 단면을 도시하였다. 또한 트랜지스터(368a) 및 트랜지스터(368b)는 백 게이트를 가지는 트랜지스터이다.
트랜지스터(368a) 및 트랜지스터(368b)의 반도체층에 금속 산화물의 1종인 산화물 반도체를 사용한다. 즉 트랜지스터(368a) 및 트랜지스터(368b)에 OS 트랜지스터를 사용한다.
트랜지스터(368a) 및 트랜지스터(368b)는 절연층(361) 및 절연층(362) 위에 제공되어 있다. 또한 절연층(362) 위에 절연층(363) 및 절연층(364)이 제공되어 있다. 트랜지스터(368a) 및 트랜지스터(368b)의 백 게이트는 절연층(363) 및 절연층(364) 내에 매설되어 있다. 절연층(364) 위에 절연층(365) 및 절연층(366)이 제공되어 있다. 또한 전극(367)이 절연층(361) 내지 절연층(366) 내에 매설되어 있다. 전극(367)은 전극(251)과 전기적으로 접속되어 있다.
또한 트랜지스터(368a), 트랜지스터(368b), 용량 소자(369a), 및 용량 소자(369b) 위에 절연층(371), 절연층(372), 및 절연층(373)이 형성되고, 절연층(373) 위에 전극(375)이 형성되어 있다. 전극(375)은 콘택트 플러그(374)를 통하여 전극(367)과 전기적으로 접속된다.
또한 전극(375) 위에 절연층(376), 절연층(377), 절연층(378), 및 절연층(379)이 제공되어 있다. 또한 전극(380)이 절연층(376) 내지 절연층(379) 내에 매설되어 있다. 전극(380)은 전극(375)과 전기적으로 접속되어 있다.
또한 전극(380) 및 절연층(379) 위에 절연층(381) 및 절연층(382)이 제공되어 있다. 절연층(382) 위에 절연층(383)이 제공되어 있다.
<구성 재료에 대하여>
[기판]
기판으로서 사용하는 재료에는 큰 제한이 없지만, 적어도 이후의 가열 처리를 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 예를 들어 기판으로서 실리콘이나 탄소화 실리콘 등을 재료로 한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄 등을 재료로 한 화합물 반도체 기판 등을 사용할 수 있다. 또한 SOI 기판이나 반도체 기판 위에 스트레인드 트랜지스터(strained transistor)나 FIN형 트랜지스터 등의 반도체 소자가 제공된 것 등을 사용할 수도 있다. 또는 고전자 이동도 트랜지스터(HEMT: High Electron Mobility Transistor)에 적용할 수 있는 비소화 갈륨, 비소화 알루미늄 갈륨, 비소화 인듐 갈륨, 질화 갈륨, 인화 인듐, 실리콘 저마늄 등을 사용하여도 좋다. 즉 기판은 단순한 지지 기판에 한정되지 않고, 다른 트랜지스터 등의 디바이스가 형성된 기판이어도 좋다.
또한 기판으로서 바륨보로실리케이트 유리나 알루미노보로실리케이트 유리 등의 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 사용할 수도 있다. 또한 기판으로서 가요성 기판(플렉시블 기판)을 사용하여도 좋다. 가요성 기판을 사용하는 경우, 가요성 기판 위에 트랜지스터나 용량 소자 등을 직접 제작하여도 좋고, 다른 제작 기판 위에 트랜지스터나 용량 소자 등을 제작하고, 그 후 박리하여 가요성 기판으로 전치(轉置)하여도 좋다. 또한 제작 기판으로부터 박리하여 가요성 기판으로 전치하기 위하여, 제작 기판과 트랜지스터나 용량 소자 등 사이에 박리층을 제공하면 좋다.
가요성 기판으로서는 예를 들어 금속, 합금, 수지 또는 유리, 혹은 이들의 섬유 등을 사용할 수 있다. 기판에 사용하는 가요성 기판은, 선팽창률이 낮을수록 환경으로 인한 변형이 억제되어 바람직하다. 기판에 사용하는 가요성 기판은, 예를 들어 선팽창률이 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재질을 사용하면 좋다. 수지로서는 예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 아크릴 등이 있다. 특히 아라미드는 선팽창률이 낮기 때문에, 가요성 기판으로서 적합하다.
[절연층]
절연층에는 질화 알루미늄, 산화 알루미늄, 질화산화 알루미늄, 산화질화 알루미늄, 산화 마그네슘, 질화 실리콘, 산화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼, 알루미늄 실리케이트 등에서 선택된 재료를 단층으로 또는 적층하여 사용한다. 또한 산화물 재료, 질화물 재료, 산화질화물 재료, 질화산화물 재료 중 복수의 재료를 혼합한 재료를 사용하여도 좋다.
또한 본 명세서 등에서 질화산화물이란 산소보다 질소의 함유량이 많은 화합물을 말한다. 또한 산화질화물이란, 질소보다 산소의 함유량이 많은 화합물을 말한다. 또한 각 원소의 함유량은, 예를 들어 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 등을 사용하여 측정할 수 있다.
또한 반도체층으로서 금속 산화물의 1종인 산화물 반도체를 사용하는 경우에는, 반도체층 내의 수소 농도의 증가를 방지하기 위하여 절연층 내의 수소 농도를 저감하는 것이 바람직하다. 구체적으로는, 절연층 내의 수소 농도를 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에서 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더욱 바람직하게는 5×1018atoms/cm3 이하로 한다. 특히 반도체층과 접하는 절연층의 수소 농도를 저감하는 것이 바람직하다.
또한 반도체층 내의 질소 농도의 증가를 방지하기 위하여 절연층 내의 질소 농도를 저감하는 것이 바람직하다. 구체적으로는, 절연층 내의 질소 농도를 SIMS에서 5×1019atoms/cm3 이하, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 절연층 중 적어도 반도체층과 접하는 영역은 결함이 적은 것이 바람직하고, 대표적으로는 전자 스핀 공명법(ESR: Electron Spin Resonance)으로 관찰되는 시그널이 적은 것이 바람직하다. 예를 들어 상술한 시그널로서는 g값이 2.001에서 관찰되는 E' 센터를 들 수 있다. 또한 E' 센터는 실리콘의 댕글링 본드에 기인한다. 예를 들어 절연층으로서 산화 실리콘층 또는 산화질화 실리콘층을 사용하는 경우, E' 센터 기인의 스핀 밀도가 3×1017spins/cm3 이하, 바람직하게는 5×1016spins/cm3 이하인 산화 실리콘층 또는 산화질화 실리콘층을 사용하면 좋다.
또한 상술한 시그널 외에 이산화질소(NO2)에 기인하는 시그널이 관찰되는 경우가 있다. 상기 시그널은 N의 핵스핀에 의하여 3개의 시그널로 분열되어 있고, 각각의 g값이 2.037 이상 2.039 이하(제 1 시그널로 함), g값이 2.001 이상 2.003 이하(제 2 시그널로 함), 및 g값이 1.964 이상 1.966 이하(제 3 시그널로 함)에서 관찰된다.
예를 들어 절연층으로서, 이산화질소(NO2)에 기인하는 시그널의 스핀 밀도가 1×1017spins/cm3 이상 1×1018spins/cm3 미만인 절연층을 사용하는 것이 적합하다.
또한 이산화질소(NO2)를 포함하는 질소 산화물(NOx)은 절연층 내에 준위를 형성한다. 상기 준위는 산화물 반도체층의 에너지 갭 내에 위치한다. 그러므로 질소 산화물(NOx)이 절연층과 산화물 반도체층의 계면으로 확산되면, 상기 준위가 절연층 측에서 전자를 트랩하는 경우가 있다. 이 결과, 트랩된 전자가 절연층과 산화물 반도체층의 계면 근방에 머무르기 때문에, 트랜지스터의 문턱 전압을 플러스 방향으로 시프트시킨다. 따라서 절연층으로서 질소 산화물의 함유량이 적은 막을 사용하면, 트랜지스터의 문턱 전압의 시프트를 저감할 수 있다.
질소 산화물(NOx)의 방출량이 적은 절연층으로서는 예를 들어 산화질화 실리콘층을 사용할 수 있다. 상기 산화질화 실리콘층은, 승온 이탈 가스 분석법(TDS: Thermal Desorption Spectroscopy)에서, 질소 산화물(NOx)의 방출량보다 암모니아의 방출량이 많은 막이고, 대표적으로는 암모니아의 방출량이 1×1018/cm3 이상 5×1019/cm3 이하이다. 또한 상기 암모니아의 방출량은, TDS에서의 가열 처리의 온도가 50℃ 이상 650℃ 이하, 또는 50℃ 이상 550℃ 이하의 범위에서의 총량이다.
질소 산화물(NOx)은 가열 처리에서 암모니아 및 산소와 반응하기 때문에, 암모니아의 방출량이 많은 절연층을 사용함으로써 질소 산화물(NOx)이 저감된다.
또한 산화물 반도체층에 접하는 절연층 중 적어도 하나는 가열에 의하여 산소가 방출되는 절연층을 사용하여 형성하는 것이 바람직하다. 구체적으로는, 절연층의 표면 온도가 100℃ 이상 700℃ 이하, 바람직하게는 100℃ 이상 500℃ 이하의 가열 처리에서 수행되는 TDS에서, 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 1.0×1019atoms/cm3 이상, 또는 1.0×1020atoms/cm3 이상인 절연층을 사용하는 것이 바람직하다. 또한 본 명세서 등에서, 가열에 의하여 방출되는 산소를 '과잉 산소'라고도 한다.
또한 과잉 산소를 포함하는 절연층은 절연층에 산소를 첨가하는 처리를 수행하여 형성할 수도 있다. 산소를 첨가하는 처리는 산화성 분위기하에서의 열처리나 플라스마 처리 등으로 수행할 수 있다. 또는 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법 등을 사용하여 산소를 첨가하여도 좋다. 산소를 첨가하는 처리에 사용하는 가스로서는 16O2 또는 18O2 등의 산소 가스, 아산화질소 가스, 또는 오존 가스 등 산소를 포함하는 가스를 들 수 있다. 또한 본 명세서에서는 산소를 첨가하는 처리를 '산소 도핑 처리'라고도 한다. 산소 도핑 처리는 기판을 가열하여 수행하여도 좋다.
또한 절연층으로서 폴리이미드, 아크릴계 수지, 벤조사이클로뷰텐계 수지, 폴리아마이드, 에폭시계 수지 등, 내열성을 가지는 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 외에 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인보론 유리) 등을 사용할 수 있다. 또한 이들 재료로 형성되는 절연층을 복수 적층시킴으로써, 절연층을 형성하여도 좋다.
또한 실록산계 수지란 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는 치환기로서 유기기(예를 들어 알킬기나 아릴기)나 플루오로기를 사용하여도 좋다. 또한 유기기는 플루오로기를 가져도 좋다.
절연층의 형성 방법은 특별히 한정되지 않는다. 또한 절연층에 사용하는 재료에 따라서는 소성 공정이 필요한 경우가 있다. 이 경우 절연층의 소성 공정과 다른 열처리 공정을 겸함으로써, 효율적으로 트랜지스터를 제작할 수 있게 된다.
[전극]
전극을 형성하기 위한 도전성 재료로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐 등에서 선택된 금속 원소를 1종류 이상 포함하는 재료를 사용할 수 있다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
또한 상기 금속 원소 및 산소를 포함하는 도전성 재료를 사용하여도 좋다. 또한 상기 금속 원소 및 질소를 포함하는 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함하는 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물(ITO: Indium Tin Oxide), 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 인듐 갈륨 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함하는 인듐 갈륨 아연 산화물을 사용하여도 좋다.
또한 상기 재료로 형성되는 도전층을 복수 적층하여 사용하여도 좋다. 예를 들어 상술한 금속 원소를 포함하는 재료와, 산소를 포함하는 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함하는 재료와, 질소를 포함하는 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함하는 재료와, 산소를 포함하는 도전성 재료와, 질소를 포함하는 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 질소를 포함하는 도전성 재료와 산소를 포함하는 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 반도체층에 산화물 반도체를 사용하고, 게이트 전극으로서 상술한 금속 원소를 포함하는 재료와 산소를 포함하는 도전성 재료를 조합한 적층 구조를 사용하는 경우에는, 산소를 포함하는 도전성 재료를 반도체층 측에 제공하는 것이 좋다. 산소를 포함하는 도전성 재료를 반도체층 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 반도체층에 공급되기 쉬워진다.
또한 전극으로서는 예를 들어 텅스텐, 폴리실리콘 등의 매립성이 높은 도전성 재료를 사용하면 좋다. 또한 매립성이 높은 도전성 재료와, 타이타늄층, 질화 타이타늄층, 질화 탄탈럼층 등의 배리어층(확산 방지층)을 조합하여 사용하여도 좋다. 또한 전극을 '콘택트 플러그'라고 하는 경우가 있다.
특히 게이트 절연층과 접하는 전극에 불순물이 투과하기 어려운 도전성 재료를 사용하는 것이 바람직하다. 불순물이 투과하기 어려운 도전성 재료로서, 예를 들어 질화 탄탈럼을 들 수 있다.
절연층에 불순물이 투과하기 어려운 절연성 재료를 사용하고, 게이트 절연층과 접하는 전극에 불순물이 투과하기 어려운 도전성 재료를 사용함으로써, 트랜지스터로의 불순물의 확산을 더 억제할 수 있다. 따라서 트랜지스터의 신뢰성을 더 높일 수 있다. 즉 반도체 장치의 신뢰성을 더 높일 수 있다.
[반도체층]
반도체층으로서, 단결정 반도체, 다결정 반도체, 미결정 반도체, 또는 비정질 반도체 등을 단독으로 또는 조합하여 사용할 수 있다. 반도체 재료로서는 예를 들어 실리콘이나 저마늄 등을 사용할 수 있다. 또한 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나 유기 반도체 등을 사용할 수 있다.
또한 반도체층으로서 유기 반도체를 사용하는 경우에는 방향족 고리를 가지는 저분자 유기 재료나 π전자 공액 도전성 고분자 등을 사용할 수 있다. 예를 들어 루브렌, 테트라센, 펜타센, 페릴렌다이이미드, 테트라사이아노퀴노다이메테인, 폴리싸이오펜, 폴리아세틸렌, 폴리파라페닐렌바이닐렌 등을 사용할 수 있다.
또한 반도체층을 적층하여도 좋다. 반도체층을 적층하는 경우에는 각각 상이한 결정 상태를 가지는 반도체를 사용하여도 좋고, 각각 상이한 반도체 재료를 사용하여도 좋다.
또한 산화물 반도체의 밴드 갭은 2eV 이상이기 때문에, 반도체층에 산화물 반도체를 사용하면 오프 전류가 매우 적은 트랜지스터를 실현할 수 있다. 구체적으로는, 소스와 드레인 사이의 전압이 3.5V, 실온(대표적으로는 25℃)하에서 채널 폭 1μm당 오프 전류를 1×10-20A 미만, 1×10-22A 미만, 또는 1×10-24A 미만으로 할 수 있다. 즉 온 오프비를 20자릿수 이상으로 할 수도 있다. 또한 반도체층에 산화물 반도체가 사용된 트랜지스터는, 소스와 드레인 사이의 절연 내압이 높다. 따라서 신뢰성이 양호한 트랜지스터를 제공할 수 있다. 또한 출력 전압이 크고 내압이 높은 트랜지스터를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치 등을 제공할 수 있다. 또한 출력 전압이 크고 내압이 높은 반도체 장치 등을 제공할 수 있다.
또한 본 명세서 등에서, 채널이 형성되는 반도체층에 결정성을 가지는 실리콘을 사용한 트랜지스터를 '결정성 Si 트랜지스터'라고도 한다.
결정성 Si 트랜지스터는, OS 트랜지스터보다 비교적 높은 이동도를 얻기 쉽다. 한편 결정성 Si 트랜지스터는 OS 트랜지스터와 같은 매우 적은 오프 전류의 실현이 어렵다. 따라서 반도체층에 사용하는 반도체 재료는 목적이나 용도에 따라 적절히 사용하는 것이 중요하다. 예를 들어 목적이나 용도에 따라 OS 트랜지스터와 결정성 Si 트랜지스터 등을 조합하여 사용하여도 좋다.
반도체층으로서 산화물 반도체층을 사용하는 경우에는 산화물 반도체층을 스퍼터링법으로 형성하는 것이 바람직하다. 산화물 반도체층은 스퍼터링법으로 형성하면 산화물 반도체층의 밀도를 높일 수 있기 때문에 적합하다. 스퍼터링법으로 산화물 반도체층을 형성하는 경우, 스퍼터링 가스로서는 희가스(대표적으로는 아르곤), 산소, 또는 희가스 및 산소의 혼합 가스를 사용하면 좋다. 또한 스퍼터링 가스의 고순도화도 필요하다. 예를 들어 스퍼터링 가스로서 사용하는 산소 가스나 희가스는, 노점이 -60℃ 이하, 바람직하게는 -100℃ 이하까지 고순도화된 가스를 사용한다. 고순도화된 스퍼터링 가스를 사용하여 성막함으로써, 산화물 반도체층에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
또한 스퍼터링법으로 산화물 반도체층을 형성하는 경우, 스퍼터링 장치가 가지는 성막실 내의 수분을 가능한 한 제거하는 것이 바람직하다. 예를 들어 크라이오펌프(cryopump)와 같은 흡착식의 진공 배기 펌프를 사용하여, 성막실 내를 고진공(5×10-7Pa부터 1×10-4Pa 정도까지)으로 배기하는 것이 바람직하다. 특히 스퍼터링 장치의 대기 시에서의 성막실 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 분압을 1×10-4Pa 이하로 하는 것이 바람직하고, 5×10-5Pa 이하로 하는 것이 더 바람직하다.
[금속 산화물]
산화물 반도체는 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여, 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되어 있는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
여기서 산화물 반도체가 인듐, 원소 M, 및 아연을 가지는 경우를 생각한다. 또한 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등으로 한다. 그 외의 원소 M에 적용할 수 있는 원소로서 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등이 있다. 다만 원소 M으로서 상술한 원소를 복수 조합하여도 되는 경우가 있다.
또한 본 명세서 등에서, 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
[금속 산화물의 구성]
이하에서는 본 발명의 일 형태에 개시되는 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
또한 본 명세서 등에서, CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한 CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
CAC-OS 또는 CAC-metal oxide란, 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 활성층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 정공)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭시키는 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어 CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분에 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 그러므로 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류, 및 높은 전계 효과 이동도를 얻을 수 있다.
즉 CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
[금속 산화물의 구조]
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와 그 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 가지며 a-b면 방향에서 복수의 나노 결정이 연결되어 변형을 가지는 결정 구조가 되어 있다. 또한 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되어 있는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만, 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 변형에서 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서, 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인하는 것은 어렵다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이다.
또한 CAAC-OS는 인듐 및 산소를 가지는 층(이하 In층)과 원소 M, 아연, 및 산소를 가지는 층(이하 (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편 CAAC-OS는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 금속 산화물의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 금속 산화물이라고 할 수도 있다. 따라서 CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 금속 산화물이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체(금속 산화물)는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
[금속 산화물을 가지는 트랜지스터]
이어서, 상기 금속 산화물을 트랜지스터의 채널 형성 영역에 사용하는 경우에 대하여 설명한다.
또한 상기 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 높은 전계 효과 이동도의 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한 트랜지스터에는 캐리어 밀도가 낮은 금속 산화물을 사용하는 것이 바람직하다. 금속 산화물막의 캐리어 밀도를 낮추는 경우에는, 금속 산화물막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 예를 들어 금속 산화물은 캐리어 밀도를 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상으로 하면 좋다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 금속 산화물의 트랩 준위에 포획된 전하는, 소실될 때까지 필요한 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 금속 산화물을 채널 형성 영역에 가지는 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 금속 산화물 내의 불순물 농도를 저감하는 것이 유효하다. 또한 금속 산화물 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
[불순물]
여기서 금속 산화물 내에서의 각 불순물의 영향에 대하여 설명한다.
금속 산화물에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 금속 산화물에서 결함 준위가 형성된다. 그러므로 금속 산화물에서의 실리콘이나 탄소의 농도와 금속 산화물과의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS)에 의하여 얻어지는 농도)를, 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 금속 산화물에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하여 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되어 있는 금속 산화물을 채널 형성 영역에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 금속 산화물 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, SIMS에 의하여 얻어지는 금속 산화물 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 금속 산화물에 질소가 포함되면, 캐리어인 전자가 생김으로써 캐리어 밀도가 증가하여 n형화되기 쉽다. 이 결과, 질소가 포함되어 있는 금속 산화물을 채널 형성 영역에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서 상기 금속 산화물에서, 채널 형성 영역의 질소는 가능한 한 저감되어 있는 것이 바람직하다. 예를 들어 금속 산화물 내의 질소 농도는, SIMS에서, 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 금속 산화물에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함된 금속 산화물을 채널 형성 영역에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 금속 산화물 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 금속 산화물에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물 농도가 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
<성막 방법에 대하여>
절연층을 형성하기 위한 절연성 재료, 전극을 형성하기 위한 도전성 재료, 또는 반도체층을 형성하기 위한 반도체 재료는 스퍼터링법, 스핀 코팅법, CVD(Chemical Vapor Deposition)법(열 CVD법, MOCVD(Metal Organic Chemical Vapor Deposition)법, PECVD(Plasma Enhanced CVD)법, 고밀도 플라스마 CVD(High density plasma CVD)법, LPCVD(low pressure CVD)법, APCVD(atmospheric pressure CVD)법 등을 포함함), ALD(Atomic Layer Deposition)법, MBE(Molecular Beam Epitaxy)법, PLD(Pulsed Laser Deposition)법, 딥법(dipping method), 스프레이 도포법, 액적 토출법(잉크젯법 등), 또는 인쇄법(스크린 인쇄, 오프셋 인쇄 등)을 사용하여 형성할 수 있다.
플라스마 CVD법은 비교적 저온에서 고품질의 막을 얻을 수 있다. MOCVD법, ALD법, 또는 열 CVD법 등 성막 시에 플라스마를 사용하지 않는 성막 방법을 사용하면, 피형성면에 대미지가 생기기 어렵다. 예를 들어 반도체 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받음으로써 차지 업하는 경우가 있다. 이때, 축적된 전하로 인하여 반도체 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편 플라스마를 사용하지 않는 성막 방법의 경우, 이러한 플라스마 대미지가 생기지 않기 때문에, 반도체 장치의 수율을 높일 수 있다. 또한 성막 중의 플라스마 대미지가 생기지 않기 때문에, 결함이 적은 막을 얻을 수 있다.
CVD법 및 ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과 달리, 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어렵고, 양호한 단차 피복성을 가지는 성막 방법이다. 특히 ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 가지기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만 ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용하는 것이 바람직한 경우도 있다.
CVD법 및 ALD법은 원료 가스의 유량비에 의하여, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어 CVD법 및 ALD법에서는 원료 가스의 유량비에 따라 임의의 조성의 막을 성막할 수 있다. 또한 예를 들어 CVD법 및 ALD법에서는 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우에 비하여, 반송이나 압력 조정에 걸리는 시간만큼, 성막에 걸리는 시간을 짧게 할 수 있다. 따라서 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
또한 ALD법으로 성막하는 경우에는, 재료 가스로서 염소를 포함하지 않는 가스를 사용하는 것이 바람직하다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태에서의 마이크로 컨트롤러 및 표시 소자의 실장 방법의 일례에 대하여 도면을 참조하여 설명한다.
본 실시형태의 디스플레이는 표시 소자로서 마이크로 LED를 사용한다. 또한 본 실시형태에서는 더블 헤테로 접합 구조를 가지는 마이크로 LED에 대하여 설명한다. 다만 본 발명의 일 형태는 이에 한정되지 않고, 양자 우물 접합 구조를 가지는 마이크로 LED를 사용하여도 좋다.
디스플레이의 표시 소자로서 마이크로 LED를 사용함으로써, 액정 소자나 유기 일렉트로루미네선스 소자를 사용한 디스플레이에 비하여, 휘도를 높일 수 있다. 디스플레이의 표시 소자로서 마이크로 LED를 사용함으로써, 액정 표시 장치와 같은, 항상 백라이트를 점등시키는 등의 구성이 필요 없어지기 때문에 소비전력을 저감할 수 있다. 또한 표시 소자로서 마이크로 LED를 사용한 디스플레이는 콘트라스트가 높고 시야각이 넓기 때문에 표시 품위를 높일 수 있다.
마이크로 LED의 광을 사출하는 영역의 면적은 1mm2 이하인 것이 바람직하고, 10000μm2 이하인 것이 더 바람직하고, 1000μm2 이하인 것이 더욱 바람직하고, 100μm2 이하인 것이 더욱더 바람직하다.
또한 마이크로 LED는 전극 사이에서 클래드층이 활성층을 끼우는 구조를 가진다. 전극은 광을 사출할 수 있도록 가시광을 투과시키는 도전성 재료를 사용하는 것이 바람직하다. 활성층에서는 전자와 정공이 결합하여 광을 발한다. 즉 활성층은 발광층이라고 할 수 있다. 활성층을 끼우는 한 쌍의 클래드층의 한쪽은 n형 클래드층이고, 다른 쪽은 p형 클래드층이다. 클래드층 및 활성층을 포함하는 적층 구조는 적색, 황색, 녹색, 또는 청색 등의 광을 일으키도록 형성된다. 상기 적층 구조에는 갈륨·인 화합물, 갈륨·비소 화합물, 갈륨·알루미늄·비소 화합물, 알루미늄·갈륨·인듐·인 화합물, 갈륨 질화물, 인듐·질화 갈륨 화합물, 셀레늄·아연 화합물 등을 사용할 수 있다. 예를 들어 갈륨 질화물, 인듐·질화 갈륨 화합물을 사용할 수 있다.
마이크로 LED는 예를 들어 사파이어 웨이퍼 등의 캐리어 기판 위에 형성된다. 마이크로 LED는 상기 캐리어 기판으로부터 디스플레이의 기판 위로 전치된다.
예를 들어 도 10의 (A)에 도시된 바와 같이, 마이크로 LED는 색깔(예를 들어 적, 녹, 청)마다 다른 캐리어 기판(1001R, 1001G, 1001B) 위에 형성된다. 그리고 각각의 마이크로 LED(LED 칩(1002R, 1002G, 1002B)이 기판(1003) 위로 전치된다. 기판(1003)은 마이크로 컨트롤러가 미리 제공된 트랜지스터 기판이다. 상기 구성으로 함으로써 상기 실시형태에서 설명한 디스플레이로 할 수 있다.
또한 디스플레이에 대한 마이크로 컨트롤러 및 표시 소자의 실장 방법은 도 10의 (A)에 한정되지 않는다. 예를 들어 도 10의 (B)에 도시된 바와 같이, 마이크로 LED는 색깔(예를 들어 적, 녹, 청)마다 다른 캐리어 기판(1001R, 1001G, 1001B) 위에 형성되고, 각각의 마이크로 LED(LED 칩(1002R, 1002G, 1002B)가 일체화된 LED 칩(1004)으로서 기판(1003) 위로 전치되어도 좋다. 기판(1003)은 마이크로 컨트롤러가 미리 제공된 트랜지스터 기판이다. 상기 구성으로 함으로써 마이크로 컨트롤러가 제공된 트랜지스터 기판으로 전치되는 LED 칩 수가 삭감되고, 상기 실시형태에서 설명한 디스플레이로 할 수 있다.
또한 디스플레이에 대한 마이크로 컨트롤러 및 표시 소자의 실장 방법은 도 10의 (A), (B)에 한정되지 않는다. 예를 들어 도 10의 (C)에 도시된 바와 같이, 마이크로 LED는 색깔(예를 들어 적, 녹, 청)마다 다른 캐리어 기판(1001R, 1001G, 1001B)과, 이에 더하여 마이크로 컨트롤러를 형성한 캐리어 기판(1005)에서, 각각의 마이크로 LED(LED 칩(1002R, 1002G, 1002B)과, 마이크로 컨트롤러의 회로 구성을 가지는 반도체 칩(1006)을 준비한다. 그리고 LED 칩(1002R, 1002G, 1002B)과 반도체 칩(1006)이 일체화된 LED 칩(1007)으로서 기판(1008) 위로 전치하는 구성이어도 좋다. 기판(1008)은 전극 및 배선이 제공된 기판이다. 상기 구성으로 함으로써 마이크로 컨트롤러와 마이크로 LED가 미리 전기적으로 접속된 칩을 사용하여, 상기 실시형태에서 설명한 디스플레이로 할 수 있다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 위의 실시형태에서 예시한 디스플레이에 적용할 수 있는 반도체 장치에 대하여 설명한다. 이하에서 예시하는 반도체 장치는 기억 장치로서 기능할 수 있다.
본 실시형태에서는 산화물 반도체를 사용한 기억 장치의 일례로서 DOSRAM(등록 상표)에 대하여 설명한다. 또한 'DOSRAM'의 명칭은 Dynamic Oxide Semiconductor Random Access Memory에서 유래된다. DOSRAM이란 메모리 셀이 1T1C(하나의 트랜지스터와 하나의 용량 소자)형 셀이며, 기록 트랜지스터는 산화물 반도체가 적용된 트랜지스터인 기억 장치를 말한다.
도 11을 사용하여 DOSRAM(1000)의 적층 구조 예에 대하여 설명한다. DOSRAM(1300)에서는 데이터의 판독을 수행하는 감지 증폭기부(1302)와, 데이터를 저장하는 셀 어레이부(1303)가 적층되어 있다.
도 11에 도시된 바와 같이, 감지 증폭기부(1302)에는 비트선(BL), Si 트랜지스터(Ta10, Ta11)가 제공되어 있다. Si 트랜지스터(Ta10, Ta11)는 단결정 실리콘 웨이퍼에 반도체층을 가진다. Si 트랜지스터(Ta10, Ta11)는 감지 증폭기를 구성하고, 비트선(BL)에 전기적으로 접속되어 있다.
셀 어레이부(1303)는 복수의 메모리 셀(1301)을 가진다. 메모리 셀(1301)은 트랜지스터(Tw1) 및 용량 소자(C1)를 가진다. 셀 어레이부(1303)에서 2개의 트랜지스터(Tw1)는 반도체층을 공유한다. 도시되지 않은 도전체에 의하여 반도체층과 비트선(BL)은 전기적으로 접속되어 있다.
도 11에 도시된 바와 같은 적층 구조는 트랜지스터군을 가지는 회로가 복수 적층되어 구성되는 다양한 반도체 장치에 적용할 수 있다.
도 11 중의 금속 산화물, 절연체, 도전체 등은 단층이어도 좋고, 적층이어도 좋다. 이들의 제작에는 스퍼터링법, 분자선 에피택시법(MBE법), 펄스 레이저 어블레이션법(PLA법), CVD법, 원자층 퇴적법(ALD법) 등, 각종 성막 방법을 사용할 수 있다. 또한 CVD법에는 플라스마 CVD법, 열 CVD법, 유기 금속 CVD법 등이 있다.
여기서는 트랜지스터(Tw1)의 반도체층은 금속 산화물(산화물 반도체)로 구성되어 있다. 여기서는 반도체층이 3층의 금속 산화물층으로 구성된 예를 나타내었다. 반도체층은 In, Ga, 및 Zn을 포함하는 금속 산화물로 구성되는 것이 바람직하다.
여기서 금속 산화물은 산소 결손을 형성하는 원소 또는 산소 결손과 결합하는 원소가 첨가됨으로써 캐리어 밀도가 증대되어 저저항화되는 경우가 있다. 예를 들어 금속 산화물을 사용한 반도체층을 선택적으로 저저항화함으로써, 반도체층에 소스 영역 또는 드레인 영역을 제공할 수 있다.
또한 금속 산화물을 저저항화하는 원소로서는 대표적으로는 붕소 또는 인을 들 수 있다. 또한 수소, 탄소, 질소, 플루오린, 황, 염소, 타이타늄, 희가스 등을 사용하여도 좋다. 희가스의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤 및 제논 등이 있다. 상기 원소의 농도는 이차 이온 질량 분석법(SIMS) 등을 사용하여 측정할 수 있다.
특히 붕소 및 인은 비정질 실리콘 또는 저온 폴리실리콘의 제조 라인의 장치를 사용할 수 있기 때문에 바람직하다. 기존의 설비를 전용할 수 있어, 설비 투자를 억제할 수 있다.
선택적으로 저저항화된 반도체층을 가지는 트랜지스터는 예를 들어 더미 게이트를 사용함으로써 형성할 수 있다. 구체적으로는 반도체층 위에 더미 게이트를 제공하고, 상기 더미 게이트를 마스크로서 사용하고, 상기 반도체층을 저저항화하는 원소를 첨가하면 좋다. 즉 반도체층이 더미 게이트와 중첩되지 않은 영역에 상기 원소가 첨가되어 저저항화된 영역이 형성된다. 또한 상기 원소의 첨가 방법으로서는 이온화된 원료 가스를 질량 분리하여 첨가하는 이온 주입법, 이온화된 원료 가스를 질량 분리하지 않고 첨가하는 이온 도핑법, 플라스마 잠입 이온 주입법 등을 사용할 수 있다.
도전체에 사용되는 도전 재료에는 인 등 불순물 원소를 도핑한 다결정 실리콘으로 대표되는 반도체, 니켈 실리사이드 등의 실리사이드, 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 스칸듐 등의 금속, 또는 상술한 금속을 성분으로 하는 금속 질화물(질화 탄탈럼, 질화 타이타늄, 질화 몰리브데넘, 질화 텅스텐) 등이 있다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘이 첨가된 인듐 주석 산화물 등의 도전성 재료를 사용할 수 있다.
절연체에 사용되는 절연 재료에는 질화 알루미늄, 산화 알루미늄, 질화산화 알루미늄, 산화질화 알루미늄, 산화 마그네슘, 질화 실리콘, 산화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼, 알루미늄 실리케이트 등이 있다. 또한 본 명세서 등에서 산화질화물이란 산소의 함유량이 질소보다 많은 화합물이고, 질화산화물이란 질소의 함유량이 산소보다 많은 화합물을 말한다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태의 디스플레이를 포함하는 전자 기기에 대하여 도면을 참조하여 설명한다.
이하에서 예시하는 전자 기기에는 상기 실시형태에서 설명한 디스플레이를 탑재할 수 있다. 이에 의하여 저소비전력화가 가능하면서, 색도 변화가 작으며, 휘도가 높은 영상을 표시할 수 있는 전자 기기를 제공할 수 있다.
전자 기기로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형의 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 웨어러블 디스플레이, 파친코기 등의 대형 게임기 등 비교적 큰 화면을 포함하는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등을 들 수 있다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 12의 (A)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(1100)에서는 하우징(1101)에 디스플레이(1102)가 제공되어 있다. 여기서는 스탠드(1103)에 의하여 하우징(1101)이 지지되어 있는 구성을 도시하였다.
디스플레이(1102)에 본 발명의 일 형태의 디스플레이를 적용할 수 있다. 이로써 저소비전력화가 가능하면서, 색도 변화가 작으며, 휘도가 높은 영상을 표시할 수 있는 텔레비전 장치를 제공할 수 있다.
도 12의 (B)에 휴대형 전자 기기(1110)를 도시하였다. 휴대형 전자 기기(1110)에서는 하우징(1111)에 디스플레이(1112)가 제공되어 있다. 또한 도 12의 (B)에는 하우징(1111)에 촬상 장치(1113)를 도시하였다.
디스플레이(1112)에 본 발명의 일 형태의 디스플레이를 적용할 수 있다. 이로써 저소비전력화가 가능하면서, 색도 변화가 작으며, 휘도가 높은 영상을 표시할 수 있는 휴대형 전자 기기(1110)를 제공할 수 있다. 또한 디스플레이(1112)는 휘도를 높게 할 수 있기 때문에, 촬상 장치(1113)를 이용할 때의 광원으로서 이용할 수 있다. 이로써 편리성이 우수한 휴대형 전자 기기(1110)를 제공할 수 있다.
도 12의 (C)에 투영형 표시 디바이스(1120) 및 투영되는 영상을 도시하였다. 투영형 표시 디바이스(1120)는 하우징(1121)에 디스플레이 및 투사 렌즈가 제공되어 있다. 또한 도 12의 (C)에는 투영형 표시 디바이스(1120)로부터 투영되는 영상(1122)을 비추기 위한 스크린(1123)을 도시하였다.
하우징(1121) 내의 디스플레이에 본 발명의 일 형태의 디스플레이를 적용할 수 있다. 이로써 저소비전력화가 가능하면서, 색도 변화가 작으며, 휘도가 높은 영상을 스크린에 투영할 수 있는 투영형 표시 디바이스(1120)를 제공할 수 있다.
또한 본 발명의 일 형태의 디스플레이는 휘도가 높아, 옥외에서의 시인성이 우수하다. 그러므로 예를 들어, 자동차의 헤드라이트로서 이용할 수 있다.
도 13의 (A)에 자동차(1200)를 도시하였다. 자동차(1200)는 광원으로서 이용할 수 있는 디스플레이(1201)가 헤드라이트로서 제공되어 있다.
디스플레이(1201)에 본 발명의 일 형태의 디스플레이를 적용할 수 있다. 이로써 저소비전력화가 가능하면서, 색도 변화가 작으며, 휘도가 높은 광을 사출할 수 있는 자동차(1200)를 제공할 수 있다. 또한 디스플레이(1201)는 휘도가 높은 광을 사출할 수 있고, 이 외에도 디스플레이로서 시인성이 높은 영상을 표시할 수 있기 때문에 의사소통 수단으로서 이용할 수 있다. 또한 도 13의 (B)에 도시된 바와 같이, 복수의 디스플레이(1201_1, 1201_2)를 포함함으로써 광의 사출 방향을 확산할 수 있고, 이 외에도 색깔에 따라 방향 지시기의 기능이나 브레이크등의 기능 등을 나눠 표시시킬 수도 있다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
10: 디스플레이, 11: 표시부, 13: 게이트 드라이버, 14: 소스 드라이버, 15: 전원 회로, 20: 화소, 30: 마이크로 컨트롤러, 90: 표시 소자, SL: 배선, GL: 배선, VL: 배선, 31: 트랜지스터, 32: 용량 소자, 33: 삼각파 생성 회로, 34: 콤퍼레이터, 35: 정전류 회로, 36: 스위치

Claims (7)

  1. 디스플레이로서,
    복수의 화소를 포함하고,
    상기 화소는 표시 소자와 마이크로 컨트롤러를 가지고,
    상기 표시 소자는 마이크로 발광 다이오드를 가지고,
    상기 마이크로 컨트롤러는 제 1 트랜지스터와, 삼각파 생성 회로와, 콤퍼레이터와, 스위치와, 정전류 회로를 가지고,
    상기 제 1 트랜지스터는 오프 상태가 됨으로써 상기 화소에 기록되는 데이터에 따른 전위를 유지하는 기능을 가지고,
    상기 삼각파 생성 회로는 삼각파의 신호를 생성하는 기능을 가지고,
    상기 콤퍼레이터는 상기 전위와 상기 삼각파의 신호에 따른 출력 신호를 생성하는 기능을 가지고,
    상기 스위치는 상기 출력 신호에 따라 상기 정전류 회로를 흐르는 전류를 상기 표시 소자에 흘릴지 여부를 제어하는 기능을 가지는, 디스플레이.
  2. 디스플레이로서,
    복수의 화소와 삼각파 생성 회로를 포함하고,
    상기 화소는 표시 소자와 마이크로 컨트롤러를 가지고,
    상기 삼각파 생성 회로는 삼각파의 신호를 생성하는 기능과 상기 화소에 상기 삼각파의 신호를 출력하는 기능을 가지고,
    상기 표시 소자는 마이크로 발광 다이오드를 가지고,
    상기 마이크로 컨트롤러는 제 1 트랜지스터와, 콤퍼레이터와, 스위치와, 정전류 회로를 가지고,
    상기 제 1 트랜지스터는 오프 상태가 됨으로써 상기 화소에 기록되는 데이터에 따른 전위를 유지하는 기능을 가지고,
    상기 콤퍼레이터는 상기 전위와 상기 삼각파의 신호에 따른 출력 신호를 생성하는 기능을 가지고,
    상기 스위치는 상기 출력 신호에 따라 상기 정전류 회로를 흐르는 전류를 상기 표시 소자에 흘릴지 여부를 제어하는 기능을 가지는, 디스플레이.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 트랜지스터는 채널 형성 영역을 가지는 제 1 반도체층을 가지고,
    상기 제 1 반도체층은 산화물 반도체를 가지는, 디스플레이.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 콤퍼레이터 및 상기 스위치는 제 2 트랜지스터를 가지고,
    상기 제 2 트랜지스터는 채널 형성 영역을 가지는 제 2 반도체층을 가지고,
    상기 제 2 반도체층은 실리콘을 가지는, 디스플레이.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 정전류 회로는 제 3 트랜지스터와 제 4 트랜지스터를 가지고,
    상기 제 3 트랜지스터는 채널 형성 영역을 가지는 제 3 반도체층을 가지고,
    상기 제 3 반도체층은 산화물 반도체를 가지고,
    상기 제 4 트랜지스터는 채널 형성 영역을 가지는 제 4 반도체층을 가지고,
    상기 제 4 반도체층은 실리콘을 가지는, 디스플레이.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 마이크로 발광 다이오드는 갈륨 질화물 및 인듐·질화 갈륨 화합물을 가지는 활성층 및 클래드층을 포함하는 소자인, 디스플레이.
  7. 전자 기기로서,
    제 1 항 내지 제 6 항 중 어느 한 항에 기재된 디스플레이를 포함하는, 전자 기기.
KR1020207017660A 2017-12-25 2018-12-11 디스플레이 및 상기 디스플레이를 포함하는 전자 기기 KR20200096245A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017247227 2017-12-25
JPJP-P-2017-247227 2017-12-25
JPJP-P-2018-029746 2018-02-22
JP2018029746 2018-02-22
PCT/IB2018/059848 WO2019130138A1 (ja) 2017-12-25 2018-12-11 ディスプレイおよび当該ディスプレイを備えた電子機器

Publications (1)

Publication Number Publication Date
KR20200096245A true KR20200096245A (ko) 2020-08-11

Family

ID=67066737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017660A KR20200096245A (ko) 2017-12-25 2018-12-11 디스플레이 및 상기 디스플레이를 포함하는 전자 기기

Country Status (6)

Country Link
US (3) US11222583B2 (ko)
JP (2) JP7394627B2 (ko)
KR (1) KR20200096245A (ko)
CN (2) CN116386518A (ko)
TW (2) TWI798308B (ko)
WO (1) WO2019130138A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016196390A1 (en) * 2015-06-05 2016-12-08 Sxaymiq Technologies Llc Emission control apparatuses and methods for a display panel
CN112639937B (zh) 2018-09-05 2023-06-23 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
JP2021089423A (ja) 2019-11-12 2021-06-10 株式会社半導体エネルギー研究所 機能パネル、表示装置、入出力装置、情報処理装置
US11610877B2 (en) 2019-11-21 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
DE102020100335A1 (de) * 2020-01-09 2021-07-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bildelement für eine anzeigevorrichtung und anzeigevorrichtung
CN111243521B (zh) * 2020-03-31 2021-04-30 厦门天马微电子有限公司 像素驱动电路、驱动方法及显示面板
CN111883047A (zh) * 2020-07-17 2020-11-03 南京中电熊猫液晶显示科技有限公司 一种Micro LED显示装置的像素驱动电路及其驱动方法
CN112562579A (zh) * 2020-12-08 2021-03-26 南京中电熊猫液晶显示科技有限公司 一种Micro LED显示装置的像素驱动电路及其驱动方法
CN112863427B (zh) * 2021-01-13 2022-05-13 厦门天马微电子有限公司 发光面板的亮度调节方法、发光面板及显示装置
WO2022172124A1 (ja) 2021-02-12 2022-08-18 株式会社半導体エネルギー研究所 表示装置、電子機器
CN113641211B (zh) * 2021-08-13 2023-06-30 艾尔普仪表科技(芜湖)有限公司 一种电流输出型函数信号发生器
CN113948040B (zh) * 2021-11-22 2023-07-07 视涯科技股份有限公司 显示面板
CN114822378B (zh) * 2022-03-28 2023-11-14 南昌大学 一种全彩led器件控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102752A1 (en) 2008-10-28 2010-04-29 Industrial Technology Research Institute Control circuit and method for backlight sources, and image display apparatus and lighting apparatus using the same
US20140367705A1 (en) 2013-06-17 2014-12-18 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19930174A1 (de) 1999-06-30 2001-01-04 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Ansteuerschaltung für LED und zugehöriges Betriebsverfahren
JP3529718B2 (ja) 2000-10-03 2004-05-24 ローム株式会社 携帯形電話機の発光装置およびその駆動ｉｃ
US7180479B2 (en) * 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
CN100409290C (zh) * 2001-12-14 2008-08-06 三洋电机株式会社 数字驱动型显示装置
JP3973471B2 (ja) * 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
JP4089289B2 (ja) * 2002-05-17 2008-05-28 株式会社日立製作所 画像表示装置
JP5008110B2 (ja) * 2004-03-25 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置
KR100618025B1 (ko) 2004-07-06 2006-08-30 엘지이노텍 주식회사 디스플레이 장치의 플리커 현상을 제거한 인버터 회로와제거방법
US20060214876A1 (en) 2005-03-23 2006-09-28 Sony Ericsson Mobile Communications Ab Electronic device having a light bus for controlling light emitting elements
KR101127848B1 (ko) 2005-06-17 2012-03-21 엘지디스플레이 주식회사 백 라이트 유닛과 이를 이용한 액정 표시장치
EP1879170A1 (en) 2006-07-10 2008-01-16 THOMSON Licensing Current drive for light emitting diodes
CN100561552C (zh) * 2007-03-28 2009-11-18 中国科学院微电子研究所 用于有机电致发光显示器或照明器件的容错电路
JP2010266490A (ja) * 2009-05-12 2010-11-25 Sony Corp 表示装置
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
JP6157178B2 (ja) * 2013-04-01 2017-07-05 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP6333523B2 (ja) * 2013-06-12 2018-05-30 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP6180318B2 (ja) 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路
JP2015225104A (ja) 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置
US9219197B1 (en) 2014-05-30 2015-12-22 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US9590137B2 (en) 2014-05-30 2017-03-07 Mikro Mesa Technology Co., Ltd. Light-emitting diode
US9231153B2 (en) * 2014-05-30 2016-01-05 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US10158043B2 (en) 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
US9105813B1 (en) 2014-05-30 2015-08-11 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
CN105552190B (zh) 2015-04-30 2018-10-09 美科米尚技术有限公司 微型发光二极管
CN105405943A (zh) 2015-05-21 2016-03-16 美科米尚技术有限公司 微型发光二极管
WO2016196390A1 (en) * 2015-06-05 2016-12-08 Sxaymiq Technologies Llc Emission control apparatuses and methods for a display panel
US10395589B1 (en) * 2015-09-18 2019-08-27 Apple Inc. Hybrid microdriver architectures having relaxed comparator requirements
CN106711301B (zh) 2015-11-12 2020-10-27 美科米尚技术有限公司 发光二极管与其制作方法
US10332446B2 (en) * 2015-12-03 2019-06-25 Innolux Corporation Driving circuit of active-matrix organic light-emitting diode with hybrid transistors
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
JP2018013765A (ja) * 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
US10984703B2 (en) 2017-03-24 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system which corrects image data, and electronic device
CN107038994B (zh) * 2017-06-02 2020-06-30 南京迈智芯微光电科技有限公司 一种数字驱动的半导体显示器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102752A1 (en) 2008-10-28 2010-04-29 Industrial Technology Research Institute Control circuit and method for backlight sources, and image display apparatus and lighting apparatus using the same
US20140367705A1 (en) 2013-06-17 2014-12-18 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device

Also Published As

Publication number Publication date
US11222583B2 (en) 2022-01-11
TW202405777A (zh) 2024-02-01
JP2024023416A (ja) 2024-02-21
US11783757B2 (en) 2023-10-10
JPWO2019130138A1 (ja) 2021-01-14
US20220122526A1 (en) 2022-04-21
TWI798308B (zh) 2023-04-11
CN111417997B (zh) 2023-05-26
US20210174734A1 (en) 2021-06-10
JP7394627B2 (ja) 2023-12-08
TW201928925A (zh) 2019-07-16
US20240021150A1 (en) 2024-01-18
CN116386518A (zh) 2023-07-04
CN111417997A (zh) 2020-07-14
WO2019130138A1 (ja) 2019-07-04

Similar Documents

Publication Publication Date Title
TWI798308B (zh) 顯示器及包括該顯示器的電子裝置
CN105655351B (zh) 显示器件
KR102072340B1 (ko) 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR102553553B1 (ko) 촬상 장치, 및 그 동작 방법 및 전자 기기
JP6034048B2 (ja) 表示装置、電子機器
US20160293586A1 (en) Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
JP7213383B2 (ja) 表示装置
US10027896B2 (en) Image display system, operation method of the same, and electronic device
US11508307B2 (en) Method for operating display device
US11450694B2 (en) Display apparatus and electronic device
CN109074767A (zh) 显示装置和电子设备
KR102605008B1 (ko) 반도체 장치, 전자 부품, 및 전자 기기
JP7399229B2 (ja) 表示装置
WO2022219449A1 (ja) 半導体装置、及び半導体装置の作製方法
US20240155869A1 (en) Method for fabricating display device
WO2021070009A1 (ja) 表示装置、および電子機器
JP2017037341A (ja) 表示装置
CN117178361A (zh) 半导体装置及半导体装置的制造方法
CN116997952A (zh) 显示装置及电子设备
JP2007266599A (ja) 発光素子及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal