KR20200089456A - 전자부품 패키지 및 이를 포함하는 휴대 장치 - Google Patents

전자부품 패키지 및 이를 포함하는 휴대 장치 Download PDF

Info

Publication number
KR20200089456A
KR20200089456A KR1020190006180A KR20190006180A KR20200089456A KR 20200089456 A KR20200089456 A KR 20200089456A KR 1020190006180 A KR1020190006180 A KR 1020190006180A KR 20190006180 A KR20190006180 A KR 20190006180A KR 20200089456 A KR20200089456 A KR 20200089456A
Authority
KR
South Korea
Prior art keywords
electronic component
shielding layer
magnetic powder
component package
circuit board
Prior art date
Application number
KR1020190006180A
Other languages
English (en)
Other versions
KR102623747B1 (ko
Inventor
김소연
배석
이진웅
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190006180A priority Critical patent/KR102623747B1/ko
Publication of KR20200089456A publication Critical patent/KR20200089456A/ko
Application granted granted Critical
Publication of KR102623747B1 publication Critical patent/KR102623747B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명의 한 실시예에 따른 전자부품 패키지는 인쇄회로기판, 상기 인쇄회로기판 상에 탑재된 복수의 전자부품, 상기 인쇄회로기판 상에 배치된 차폐층을 포함하고, 상기 차폐층은 55 내지 75wt%의 실리콘계 고분자 수지 및 상기 실리콘계 고분자 수지 내에 분산된 25 내지 45wt%의 자성 분말을 포함하고, 상기 자성 분말은 Fe, Si 및 Al를 포함하며, D50이 10 내지 45㎛이다.

Description

전자부품 패키지 및 이를 포함하는 휴대 장치{ELECTRONIC PARTS PACKAGE AND MOBILE DEVICE COMPRISING THE SAME}
본 발명은 전자부품 패키지 및 이를 포함하는 휴대 장치에 관한 것이다.
휴대 장치는 프로세서 유닛, 안테나 모듈 및 카메라 모듈 등을 포함한다. 프로세서 유닛은 PCB(Printed Circuit Board)에 배치된 복수의 전자부품의 형태로 구현될 수 있으며, 이들 복수의 전자부품 중 일부는 전자파를 발생시킬 수 있다.
도 1(a)는 PCB(10) 상에 배치된 복수의 전자부품(12)을 예시하며, 도 1(b)는 복수의 전자부품으로부터 발생하는 전자파를 나타낸다. 여기서, 전자부품은, 예를 들어 다이오드, 트랜지스터, 인덕터, 캐패시터 등의 다양한 수동 소자 또는 능동 소자일 수 있다.
복수의 전자부품으로부터 발생하는 전자파는 이웃하여 배치된 안테나 모듈 또는 카메라 모듈에 대하여 노이즈 및 간섭으로 작용할 수 있다.
쉴드캔 또는 쉴드테이프를 이용하여 복수의 전자부품으로부터 발생하는 전자파를 차폐시키고자 하는 시도가 있기는 하지만, 복수의 전자부품의 높이 및 배치 형상이 다양하게 변형될 수 있으므로, 적용이 용이하지 않은 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 전자파 차폐 기능을 가진 전자부품 패키지 및 이를 포함하는 휴대 장치를 제공하는 것이다.
본 발명의 한 실시예에 따른 전자부품 패키지는 인쇄회로기판, 상기 인쇄회로기판 상에 탑재된 복수의 전자부품, 상기 인쇄회로기판 상에 배치된 차폐층을 포함하고, 상기 차폐층은 55 내지 75wt%의 실리콘계 고분자 수지 및 상기 실리콘계 고분자 수지 내에 분산된 25 내지 45wt%의 자성 분말을 포함하고, 상기 자성 분말은 Fe, Si 및 Al를 포함하며, D50이 10 내지 45㎛이다.
상기 차폐층은 상기 인쇄회로기판 상에서 상기 복수의 전자부품의 상면 및 측면 중 적어도 하나를 덮도록 배치될 수 있다.
상기 자성 분말은 상기 차폐층에 대하여 25 내지 40wt%로 포함되고, D50이 15 내지 40㎛일 수 있다.
상기 자성 분말은 상기 차폐층에 대하여 27 내지 35wt%로 포함되고, D50이 20 내지 30㎛일 수 있다.
상기 자성 분말은 C, P, S 및 Mn 중 적어도 하나를 더 포함할 수 있다.
상기 차폐층의 두께는 상기 복수의 전자부품의 높이에 따라 달라질 수 있다.
상기 차폐층은 상기 복수의 전자부품 사이에서 가장 높은 두께를 가지고, 상기 복수의 전자부품의 높이가 높아질수록 두께가 낮아질 수 있다.
상기 차폐층 중 두께가 가장 낮은 제1 영역의 두께는 상기 제1 영역에 배치된 전자부품의 높이의 0.5배 이상일 수 있다.
상기 차폐층은 자성 분말의 함량, 성분 및 D50 중 적어도 하나가 상이한 복수의 서브층을 포함할 수 있다.
상기 인쇄회로기판 상에서 상기 복수의 전자부품을 덮는 차폐 케이스를 더 포함하며, 상기 차폐층은 상기 인쇄회로기판 상에서 상기 복수의 전자부품 사이에 배치될 수 있다.
본 발명의 한 실시예에 따른 휴대 장치는 인쇄회로기판, 상기 인쇄회로기판 상에 탑재된 복수의 전자부품, 그리고 상기 인쇄회로기판 상에 배치된 차폐층을 포함하고, 상기 차폐층은 55 내지 75wt%의 실리콘계 고분자 수지 및 상기 실리콘계 고분자 수지 내에 분산된 25 내지 45wt%의 자성 분말을 포함하고, 상기 자성 분말은 Fe, Si 및 Al를 포함하며, D50이 10 내지 45㎛인 전자부품 패키지; 그리고 상기 전자부품 패키지의 측면에 배치된 카메라 모듈을 포함하고, 상기 차폐층은 상기 전자부품 패키지와 상기 카메라 모듈 사이에 더 배치된다.
상기 전자부품 패키지의 측면에 배치된 안테나 모듈을 더 포함하고, 상기 차폐층은 상기 전자부품 패키지와 상기 안테나 모듈 사이에 더 배치될 수 있다.
본 발명의 실시예에 따르면, 전자파 차폐 기능을 가진 전자부품 패키지가 얻어질 수 있다. 이에 따라, 전자부품 패키지의 주변에 배치된 다른 모듈의 성능을 높일 수 있다. 또한, 본 발명의 실시예에 따르면, 전자부품 패키지에 포함된 소자를 외부의 충격 또는 영향으로부터 물리적으로 보호할 수 있다.
도 1(a)는 PCB(10) 상에 배치된 복수의 전자부품(12)을 예시하며, 도 1(b)는 복수의 전자부품으로부터 발생하는 전자파를 나타낸다.
도 2는 본 발명의 한 실시예에 따른 전자부품 패키지의 단면도이다.
도 3은 본 발명의 한 실시예에 따른 전자부품 패키지에 포함되는 차폐층의 한 예이다.
도 4 내지 5는 본 발명의 한 실시예에 따른 전자부품 패키지에 포함되는 차폐층의 자성 입자의 한 예이다.
도 6은 본 발명의 다른 실시예에 따른 전자부품 패키지의 단면도이다.
도 7 내지 8은 본 발명의 또 다른 실시예에 따른 전자부품 패키지의 단면도이다.
도 9는 본 발명의 실시예에 따른 휴대 장치의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 2는 본 발명의 한 실시예에 따른 전자부품 패키지의 단면도이고, 도 3은 본 발명의 한 실시예에 따른 전자부품 패키지에 포함되는 차폐층의 한 예이며, 도 4 내지 5는 본 발명의 한 실시예에 따른 전자부품 패키지에 포함되는 차폐층의 자성 입자의 한 예이다.
도 2를 참조하면, 전자부품 패키지(100)는 인쇄회로기판(110) 및 인쇄회로기판(110) 상에 탑재된 복수의 전자부품(120)을 포함한다.
여기서, 전자부품(120)은 다이오드, 트랜지스터, 인덕터, 캐패시터 등의 다양한 수동 소자 또는 능동 소자를 의미할 수 있으며, 전자부품 패키지(100)는 프로세서의 기능을 수행할 수 있다. 예를 들어, 전자부품 패키지(100)는 휴대 장치 등에 포함되는 메인 프로세서일 수 있다. 또는, 전자부품 패키지(100)는 휴대 장치 등에 포함되는 일부 모듈, 예를 들어 안테나 모듈 또는 카메라 모듈에 포함되는 프로세서일 수도 있다.
여기서, 각각의 전자부품(120)은 전자파를 발생시킬 수 있다. 전자부품(120)이 발생시키는 전자파는 동일한 전자부품 패키지(100) 내에서 이웃하여 배치된 다른 전자부품(120)에 대하여 노이즈 또는 간섭으로 작용할 수 있다. 전자부품(120)이 발생시키는 전자파는 전자부품 패키지(100)에 이웃하여 배치되는 안테나 모듈 또는 카메라 모듈 등에 노이즈 또는 간섭으로 작용할 수도 있다. 이에 따라, 안테나 모듈 또는 카메라 모듈의 성능에 영향을 미칠 수 있다.
본 발명의 실시예에 따르면, 전자부품 패키지(100)는 인쇄회로기판(110) 상에 배치된 차폐층(130)을 포함한다. 이때, 차폐층(130)은 인쇄회로기판(110) 상에서 복수의 전자부품(120)의 상면 및 측면 중 적어도 하나를 덮도록 배치될 수 있다. 차폐층(130)은 인쇄회로기판(110) 상에서 복수의 전자부품(120)의 상면 및 측면 중 적어도 하나와 직접 접촉하도록 배치되거나, 소정 간격으로 이격되도록 배치될 수 있다. 차폐층(130)은 전자부품(120)으로부터 발생된 전자파를 흡수하거나, 산란시키거나, 반사시킬 수 있으며, 이에 따라 이웃하는 전자부품 또는 이웃하는 모듈에 미치는 노이즈 또는 간섭을 상쇄시킬 수 있다.
도 3을 참조하면, 차폐층(130)은 고분자 수지 및 고분자 수지 내에 분산된 자성 분말(132)을 포함한다.
고분자 수지는 차폐층(130) 전체에 대하여 55 내지 75wt%, 바람직하게는 60 내지 75wt%, 더욱 바람직하게는 65 내지 73wt%로 포함되고, 자성 분말(132)은 25 내지 45wt%, 바람직하게는 25 내지 40wt%, 더욱 바람직하게는 27 내지 35wt%로 포함될 수 있다. 자성 분말(132)이 25wt% 미만으로 포함될 경우, 원하는 수준의 차폐 성능을 얻지 못할 수 있으며, 45wt%를 초과하여 포함될 경우 자성 분말이 고분자 수지 내에서 분산되기 어려울 수 있다.
여기서, 고분자 수지는, 예를 들어 실리콘계 고분자 수지, 아크릴계 고분자 수지, 에폭시계 고분자 수지, 우레탄계 고분자 수지, 폴리아미드계 고분자 수지, 폴리에틸렌계 고분자 수지, EVA(ethylene vinyl acetate copolymer)계 고분자 수지, 폴리에스테르계 고분자 수지 및 PVC(polyvinyl chloride)계 고분자 수지로 이루어진 그룹으로부터 선택될 수 있다. 실리콘계 고분자 수지는 실리콘을 포함하는 고분자 수지를 의미할 수 있으며, 예를 들어 오르가노폴리실록산, 폴리디메틸실록산(PDMS) 등을 포함하는 고분자 수지일 수 있다. 차폐층(130)이 실리콘계 고분자 수지를 포함할 경우, 자성 분말이 더욱 용이하게 분산될 수 있으며, 150℃ 이상에서 1시간 이상 처리하면 쉽게 열 경화되어 전자부품을 보호할 수 있다. 또한, 실리콘계 고분자 수지의 탄성으로 인하여, 인쇄회로기판(110) 상에 배치된 복수의 전자부품(120)의 높이 또는 배치 형상에 대한 제약을 주지 않고, 용이하게 성형할 수 있다.
자성 분말(132)은 Fe 및 Si를 포함하는 자성 분말일 수 있으며, Al을 더 포함할 수 있다. 자성 분말(132)이 Fe, Si 및 Al을 포함하는 경우, 자성 분말의 높은 투자율, 포화자속밀도 및 전기 비저항 특성으로 인하여 전자부품(120)으로부터 발생한 전자파를 흡수하거나, 산란시키거나, 반사시켜 전자파로 인한 노이즈를 상쇄시킬 수 있다. 여기서, 자성 분말(132)은 C 및 P 중 적어도 하나를 더 포함할 수도 있다. 그리고, 자성 분말(132)은 S 및 Mn 중 적어도 하나를 더 포함할 수도 있다.
이때, 자성 분말(132)의 D50은 10 내지 45㎛, 바람직하게는 15 내지 40㎛, 더욱 바람직하게는 20 내지 30㎛일 수 있다. 여기서, D10은 입도분석자료에서 통과 백분율의 10%에 대응하는 입경을 의미하고, D50은 입도분석자료에서 통과 백분율의 50%에 대응하는 입경을 의미하며, D90은 입도분석자료에서 통과 백분율의 90%에 대응하는 입경을 의미할 수 있다. D50은 평균 입자 크기와 혼용될 수도 있다. 자성 분말의 D50이 이러한 수치 범위를 만족하는 경우, 전자부품(120)으로부터 발생한 전자파를 흡수하거나, 산란시키거나, 반사시키기 위한 표면적이 충분히 확보될 수 있다.
본 발명의 실시예에 따른 차폐층(130)은, 복수의 전자부품(120)이 탑재된 인쇄회로기판(110) 상에 차폐층(130)을 이루는 수지 조성물을 도포한 후 이를 경화시키는 방식으로 형성될 수 있다. 이에 따라, 본 발명의 실시예에 따른 차폐층(130)은 복수의 전자부품(120)이 다양한 높이 또는 배치 구조를 가지더라도 제약 없이 적용될 수 있다.
이에 따라, 인쇄회로기판(110) 상에 탑재된 복수의 전자부품(120)의 높이가 서로 상이하더라도, 차폐층(130)의 상면의 높이는 고르게 형성될 수 있으며, 차폐층(130)의 두께(D)는 복수의 전자부품(120)의 높이에 따라 달라질 수 있다. 예를 들어, 전자부품(120)의 측면, 즉 복수의 전자부품(120) 사이에 배치된 차폐층(130)의 두께(D2)는 전자부품(120)의 상면에 배치된 차폐층(130)의 두께(D1)보다 두꺼울 수 있다. 그리고, 전자부품(120)의 높이가 커질수록 전자부품(120)의 상면에 배치된 차폐층(130)의 두께는 낮아질 수 있다.
다만, 차폐층(130) 중 두께가 가장 낮은 영역, 즉 높이가 가장 높은 전자부품(120)의 상면에 배치된 차폐층(130)의 두께는 해당하는 전자부품(120)의 높이의 0.5배 이상, 바람직하게는 1배 이상, 더욱 바람직하게는 2배 이상일 수 있다. 이에 따라, 전자부품 패키지(100)의 차폐 효과가 보장될 수 있다.
한편, 도 3 내지 도5에서 도시된 바와 같이, 자성 분말은 면 방향에서 짧은 길이(SL)에 대한 긴 길이(LL)의 비가 1 이상일 수 있으며, 본 명세서에서, 자성 분말의 D50은 면 방향에서 긴 길이(LL)를 의미할 수 있다. 그리고, 자성 분말은 두께 방향의 길이가 면 방향의 길이에 비하여 현저하게 짧은 판상형 플레이크일 수 있다. 예를 들어, 두께 방향의 길이는 면 방향에서 짧은 길이(SL)의 0.5배 이하, 바람직하게는 0.1 배 이하, 더욱 바람직하게는 0.01배 이하일 수 있다.
그리고, 자성 분말(132)의 θ50은 차폐층(130)의 수평 방향(XY 방향) 성분과 40°이하, 바람직하게는 20°이하, 더욱 바람직하게는 10°이하의 각도를 이루며 배치될 수 있다. 여기서, θ50은 전체 입자의 수평 방향 각도의 누적분포에서 누적 백분율이 50%에 도달될 때의 해당 각도를 의미하며, θ50은 평균 각도와 혼용될 수 있다.
이에 따르면, 전자부품(120)의 상부를 향하여 발생한 전자파가 자성 분말(132)의 면 방향에서 흡수되거나, 산란되거나, 반사될 수 있으므로, 전자파로 인한 노이즈나 간섭을 최소화할 수 있다.
이하, 본 발명의 실시예에 따른 차폐층의 성능을 실시예를 이용하여 더욱 상세하게 설명하고자 한다.
<실시예 1>
실리콘계 고분자 수지 70wt%에 제1 자성 분말을 30wt%로 분산시킨 조성물을 복수의 전자부품이 탑재된 인쇄회로기판 상에 도포하고, 150℃에서 1시간 동안 경화시킨 후 노이즈 개선 성능을 측정하였다.
<실시예 2>
실리콘계 고분자 수지 60wt%에 제1 자성 분말을 40wt%로 분산시킨 조성물을 복수의 전자부품이 탑재된 인쇄회로기판 상에 도포하고, 150℃에서 1시간 동안 경화시킨 후 노이즈 개선 성능을 측정하였다.
<실시예 3>
실리콘계 고분자 수지 70wt%에 제2 자성 분말을 30wt%로 분산시킨 조성물을 복수의 전자부품이 탑재된 인쇄회로기판 상에 도포하고, 150℃에서 1시간 동안 경화시킨 후 노이즈 개선 성능을 측정하였다.
<실시예 4>
실리콘계 고분자 수지 60wt%에 제2 자성 분말을 30wt%로 분산시킨 조성물을 복수의 전자부품이 탑재된 인쇄회로기판 상에 도포하고, 150℃에서 1시간 동안 경화시킨 후 노이즈 개선 성능을 측정하였다.
제1 자성 분말은 Fe-Si-Al계 자성 분말로, C, P, S 및 Mn을 더 포함하며, D50이 20 내지 30㎛인 자성 분말이고, 제2 자성 분말은 Fe-Si-Al계 자성 분말로, C 및 P를 더 포함하며, D50이 30 내지 40㎛인 자성 분말이다.
표 1은 실시예 1 내지 4의 노이즈 개선 효과를 측정한 결과이다.
실험번호 노이즈 개선 효과(dB)
실시예 1 7.8
실시예 2 6.61
실시예 3 5.3
실시예 4 5.22
표 1을 참조하면, 차폐층이 55 내지 75wt%인 실리콘계 고분자 수지 및 25 내지 45wt% 자성 분말을 포함하고, 자성 분말이 Fe, Si 및 Al을 포함하며, D50이 10 내지 45㎛인 경우 노이즈 개선 효과를 얻을 수 있음을 알 수 있다. 특히, 자성 분말의 D50이 20 내지 30㎛인 실시예 1 내지 2에서 더욱 높은 노이즈 개선 효과를 얻을 수 있음을 알 수 있다. 또한, 자성 분말이 27 내지 35wt%로 포함되는 실시예 1에서 가장 높은 노이즈 개선 효과를 얻을 수 있음을 알 수 있다. 이는 자성 분말의 D50이 20 내지 30㎛인 경우, 전자파가 흡수, 산란, 반사되기 위한 표면적이 최대화되기 때문임을 알 수 있다.
도 6은 본 발명의 다른 실시예에 따른 전자부품 패키지의 단면도이다. 도 2 내지 5에서 설명한 내용과 동일한 내용에 대해서는 중복된 설명을 생략한다.
도 6을 참조하면, 차폐층(130)은 자성 분말의 함량, 성분, D50, θ50 중 적어도 하나가 상이한 복수의 서브층(600, 610)을 포함할 수도 있다. 예를 들어, 제1 서브층(600)은 복수의 전자부품(120)에 직접 접촉하도록 배치되며, 제2 서브층(610)은 제1 서브층(600) 상에 배치될 수 있다.
이때, 제1 서브층(600)에 포함된 자성 분말의 함량은 제2 서브층(610)에 포함된 자성 분말의 함량보다 낮을 수 있다.
또는, 제1 서브층(600)에 포함된 자성 분말의 함량은 제2 서브층(610)에 포함된 자성 분말의 함량보다 높을 수도 있다.
또는, 제1 서브층(600)에 포함된 자성 분말의 D50은 제2 서브층(610)에 포함된 자성 분말의 D50보다 작을 수 있다.
또는, 제1 서브층(600)에 포함된 자성 분말의 D50은 제2 서브층(610)에 포함된 자성 분말의 D50보다 클 수도 있다.
또는, 제1 서브층(600)에 포함된 자성 분말의 θ50은 제2 서브층(610)에 포함된 자성 분말의 θ50보다 클 수 있다.
또는, 제1 서브층(600)에 포함된 자성 분말의 θ50은 제2 서브층(610)에 포함된 자성 분말의 θ50보다 작을 수도 있다. 예를 들어, 자성 분말이 판상형인 경우, 복수의 전자부품(120) 사이에 배치된 제1 서브층(600)에 포함된 자성 분말의 θ50이 45°내지 90°인 경우, 복수의 전자부품(120)이 측면으로 방사하는 전자파가 차폐될 수 있고, 복수의 전자부품(120)의 상면에 배치된 제2 서브층(610)에 포함된 자성 분말의 θ50이 40°이하인 경우, 복수의 전자부품(120)이 상면으로 방사하는 전자파가 차폐될 수 있다.
이상과 같이, 제1 서브층(600)과 제2 서브층(610)에 각각 포함되는 자성 분말의 함량, 성분, D50, θ50 중 적어도 하나는 복수의 전자부품(120)의 종류, 배치 구조, 간격, 전자파의 크기, 전자파의 방사 방향 등에 따라 달라질 수 있다.
도 7 내지 8은 본 발명의 또 다른 실시예에 따른 전자부품 패키지의 단면도이다. 도 2 내지 6에서 설명한 내용과 동일한 내용에 대해서는 중복된 설명을 생략한다.
도 7 내지 도 8을 참고하면, 전자부품 패키지(100)는 인쇄회로기판(110) 상에서 복수의 전자부품(120)을 덮는 차폐 케이스(140)를 더 포함할 수 있다.
이때, 도 7과 같이 차폐층(120)은 인쇄회로기판(110) 상에서 복수의 전자부품(120) 사이에 배치될 수 있다. 이에 따라, 전자부품 패키지(100) 내에 포함된 복수의 전자부품(120) 간 전자파로 인한 노이즈 또는 간섭은 차폐층(120)에 의하여 차폐될 수 있으며, 전자부품 패키지(100)에 이웃하여 배치된 다른 모듈에 대한 노이즈 또는 간섭은 차폐 케이스(140)에 의하여 차폐될 수 있다.
또는, 도 8과 같이 차폐 케이스(140)의 내벽면에 차폐층(120)이 더 도포될 수도 있다. 이에 따라, 전자부품 패키지(100)에 이웃하여 배치된 다른 모듈에 대한 노이즈 또는 간섭이 더욱 효율적으로 차단될 수 있다.
도 9는 본 발명의 실시예에 따른 휴대 장치의 단면도이다.
도 9를 참조하면, 휴대 장치는 전자부품 패키지(100) 및 전자부품 패키지(100)의 측면에 배치된 다른 모듈(200)을 포함할 수 있다. 여기서, 모듈(200)은 안테나 모듈 또는 카메라 모듈일 수 있다.
이때, 전자부품 패키지(100)와 모듈(200) 사이에는 차폐층(300)이 더 배치될 수 있으며, 차폐층(300)은 전자부품 패키지(100)에 포함된 차폐층(130)과 동일한 차폐층일 수 있다.
이에 따라, 전자부품 패키지(100)에 이웃하여 배치된 다른 모듈에 대한 노이즈 또는 간섭이 더욱 효율적으로 차단될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 인쇄회로기판,
    상기 인쇄회로기판 상에 탑재된 복수의 전자부품,
    상기 인쇄회로기판 상에 배치된 차폐층을 포함하고,
    상기 차폐층은 55 내지 75wt%의 실리콘계 고분자 수지 및 상기 실리콘계 고분자 수지 내에 분산된 25 내지 45wt%의 자성 분말을 포함하고,
    상기 자성 분말은 Fe, Si 및 Al를 포함하며, D50이 10 내지 45㎛인 전자부품 패키지.
  2. 제1항에 있어서,
    상기 차폐층은 상기 인쇄회로기판 상에서 상기 복수의 전자부품의 상면 및 측면 중 적어도 하나를 덮도록 배치된 전자부품 패키지.
  3. 제2항에 있어서,
    상기 자성 분말은 상기 차폐층에 대하여 25 내지 40wt%로 포함되고, D50이 15 내지 40㎛인 전자부품 패키지.
  4. 제3항에 있어서,
    상기 자성 분말은 상기 차폐층에 대하여 27 내지 35wt%로 포함되고, D50이 20 내지 30㎛인 전자부품 패키지.
  5. 제4항에 있어서,
    상기 자성 분말은 C, P, S 및 Mn 중 적어도 하나를 더 포함하는 전자부품 패키지.
  6. 제2항에 있어서,
    상기 차폐층의 두께는 상기 복수의 전자부품의 높이에 따라 달라지는 전자부품 패키지.
  7. 제6항에 있어서,
    상기 차폐층은 상기 복수의 전자부품 사이에서 가장 높은 두께를 가지고, 상기 복수의 전자부품의 높이가 높아질수록 두께가 낮아지는 전자부품 패키지.
  8. 제7항에 있어서,
    상기 차폐층 중 두께가 가장 낮은 제1 영역의 두께는 상기 제1 영역에 배치된 전자부품의 높이의 0.5배 이상인 전자부품 패키지.
  9. 제2항에 있어서,
    상기 차폐층은 자성 분말의 함량, 성분 및 D50 중 적어도 하나가 상이한 복수의 서브층을 포함하는 전자부품 패키지.
  10. 제1항에 있어서,
    상기 인쇄회로기판 상에서 상기 복수의 전자부품을 덮는 차폐 케이스를 더 포함하며,
    상기 차폐층은 상기 인쇄회로기판 상에서 상기 복수의 전자부품 사이에 배치된 전자부품 패키지.
  11. 인쇄회로기판,
    상기 인쇄회로기판 상에 탑재된 복수의 전자부품, 그리고
    상기 인쇄회로기판 상에 배치된 차폐층을 포함하고,
    상기 차폐층은 55 내지 75wt%의 실리콘계 고분자 수지 및 상기 실리콘계 고분자 수지 내에 분산된 25 내지 45wt%의 자성 분말을 포함하고,
    상기 자성 분말은 Fe, Si 및 Al를 포함하며, D50이 10 내지 45㎛인 전자부품 패키지; 그리고
    상기 전자부품 패키지의 측면에 배치된 카메라 모듈을 포함하고,
    상기 차폐층은 상기 전자부품 패키지와 상기 카메라 모듈 사이에 더 배치된 휴대 장치.
  12. 제11항에 있어서,
    상기 전자부품 패키지의 측면에 배치된 안테나 모듈을 더 포함하고,
    상기 차폐층은 상기 전자부품 패키지와 상기 안테나 모듈 사이에 더 배치된 휴대 장치.
KR1020190006180A 2019-01-17 2019-01-17 전자부품 패키지 및 이를 포함하는 휴대 장치 KR102623747B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190006180A KR102623747B1 (ko) 2019-01-17 2019-01-17 전자부품 패키지 및 이를 포함하는 휴대 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190006180A KR102623747B1 (ko) 2019-01-17 2019-01-17 전자부품 패키지 및 이를 포함하는 휴대 장치

Publications (2)

Publication Number Publication Date
KR20200089456A true KR20200089456A (ko) 2020-07-27
KR102623747B1 KR102623747B1 (ko) 2024-01-12

Family

ID=71894065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006180A KR102623747B1 (ko) 2019-01-17 2019-01-17 전자부품 패키지 및 이를 포함하는 휴대 장치

Country Status (1)

Country Link
KR (1) KR102623747B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137257A1 (ja) * 2014-03-14 2015-09-17 株式会社カネカ 電子端末機器及びその組立方法
KR20160098930A (ko) * 2015-02-11 2016-08-19 엘지이노텍 주식회사 자성시트 및 이를 포함하는 무선충전용 자성부재
JP2018082142A (ja) * 2016-11-16 2018-05-24 Tdk株式会社 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137257A1 (ja) * 2014-03-14 2015-09-17 株式会社カネカ 電子端末機器及びその組立方法
KR20160098930A (ko) * 2015-02-11 2016-08-19 엘지이노텍 주식회사 자성시트 및 이를 포함하는 무선충전용 자성부재
JP2018082142A (ja) * 2016-11-16 2018-05-24 Tdk株式会社 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ

Also Published As

Publication number Publication date
KR102623747B1 (ko) 2024-01-12

Similar Documents

Publication Publication Date Title
US7760044B2 (en) Substrate for semiconductor package
US7129422B2 (en) EMI absorbing shielding for a printed circuit board
US9991211B2 (en) Semiconductor package having an EMI shielding layer
US7741567B2 (en) Integrated circuit package having integrated faraday shield
US5864088A (en) Electronic device having the electromagnetic interference suppressing body
US10109593B2 (en) Self shielded system in package (SiP) modules
US9545043B1 (en) Shielding encapsulation for electrical circuitry
US20130176683A1 (en) Electronic assembly
US10631446B2 (en) Electromagnetic wave absorber and electronic device
US10497651B2 (en) Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
US11687129B1 (en) Compute device housing with layers of electromagnetic interference shields, and devices and systems for the same
US20150123251A1 (en) Semiconductor package
KR101926797B1 (ko) 인쇄회로기판
US10149417B2 (en) Magnetism suppressing sheet and manufacturing method thereof
JP5720358B2 (ja) 電波抑制シートとこのシートを具備した電子機器及び電波抑制用部品
KR102623747B1 (ko) 전자부품 패키지 및 이를 포함하는 휴대 장치
KR20140128667A (ko) 정전 방전 보호 소자 및 그 제조 방법, 그리고 상기 정전 방전 보호 소자를 구비하는 칩 부품
US20120152608A1 (en) Printed circuit board with a screen
US20160081234A1 (en) Package structure
KR102413152B1 (ko) 전자기파 및 방사선 차폐를 위한 박막 시트
WO2022194217A1 (zh) 用于抑制电磁辐射的芯片封装散热组件
CN107734947A (zh) 电磁屏蔽罩及电子设备
TWI552278B (zh) 半導體封裝件及其製法
JP2011091451A (ja) 電子装置
KR20140126107A (ko) 패키지 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant